KR100727690B1

KR100727690B1 - 확장형 부분 응답 최대 확률(ｅｐｒｍｌ) 채널을 구현하기 위한 장치

Info

Publication number: KR100727690B1
Application number: KR1020000037544A
Authority: KR
Inventors: 라즈믹 카라베드; 조나단제이. 아시레이; 제임스윌슨 라에
Original assignee: 인피니언 테크놀로지스 노쓰 아메리카 코포레이션
Priority date: 1999-07-01
Filing date: 2000-07-01
Publication date: 2007-06-13
Also published as: US6408419B1; SG87896A1; EP1065852A2; JP2001053623A; EP1065852B1; DE60025413D1; EP1065852A3; DE60025413T2; KR20010021043A

Abstract

본 발명에 따른 제 1 트렐리스 코드(12A,20A)는 EPRML 최소 거리 채널 에러, 코드 워드당 최소한 6 번의 전이 및 최대한 12 개의 연속적인 0 에 기인하여 3 바이트 에러 전파를 가진 24/26 비율의 트렐리스 코드이다. 본 발명에 따른 제 2 트렐리스 코드(12B,20B)는 제 1 트렐리스 코드에서 유래한 48/51 비율의 트렐리스 코드이다. 제 2 트렐리스 코드는 EPRML 최소 거리 채널 에러, 코드 워드당 최소한 12 번의 전이 및 최대한 12 개의 연속적인 0 에 기인하여 4 바이트 에러 전파를 가진다. 본 발명에 따른 제 3 트렐리스 코드(12C,20C)는 EPRML 최소 거리 채널 에러, 코드 워드당 최소한 14 번의 전이 및 최대한 11 개의 연속적인 0 에 기인하여 4 바이트 에러 전파를 가진 48/51 비율의 트렐리스 코드이다.

Description

확장형 부분 응답 최대 확률(ＥＰＲＭＬ) 채널을 구현하기 위한 장치{APPARATUS FOR IMPLEMENTING AN EXTENDED PARTIAL RESPONSE MAXIMUM LIKELIHOOD(EPRML) CHANNEL}

도 1 은 본 발명의 실시예에 따른 EPRML 의 선도이다.

도 2A 는 본 발명의 실시예에 따른 전형적인 엔코더의 블록 선도이다.

도 2B 는 본 발명의 실시예에 따른 전형적인 디코더의 블록 선도이다.

도 3, 4A, 4B 및 5 내지 8은 도 2A 및 2B 의 본 발명의 실시예에 따른 전형적인 트렐리스 코드의 특성을 나타낸 도면이다.

도 9A 는 본 발명의 실시예에 따른 전형적인 엔코더의 블록 선도이다.

도 9B 는 본 발명의 실시예에 따른 전형적인 디코더의 블록 선도이다.

도 10A 는 본 발명의 실시예에 따른 전형적인 엔코더의 블록 선도이다.

도 10B 는 본 발명의 실시예에 따른 전형적인 디코더의 블록 선도이다.

도 11A, 11B, 12A, 12B 및 13 내지 14는 다른 본 발명의 실시예에 따른 전형적인 트렐리스 코드의 특성을 나타낸 도면이다.

도 15A 는 본 발명의 실시예에 따른 전형적인 엔코더의 블록 선도이다.

도 15A 는 본 발명의 실시예에 따른 전형적인 디코더의 블록 선도이다.

＊도면의 주요 부분에 대한 부호의 설명＊

10 : 채널 12 : 엔코더

14 : 프리코더 16 : EPR 채널

18 : 검출기 19 : 포스트코더

20 : 검출기 12A, 12B, 12C : 엔코더

14A, 14B, 14C : 프리코더 20A, 20B, 20C : 디코더

본 발명은 디스크 드라이브의 엔코딩 및 확장형 부분 응답 최대 확률(EPRML) 채널을 구현하기 위한 장치에 관한 것이다.

기록 밀도를 더 높이기 위해 자기 기록 채널의 설계자는 아날로그 피크 검출 기술에서 샘플링된 데이타 검출 기술로 전환했다. 샘플링된 데이타 검출 시스템에서 리드백(readback) 신호는 필터링되며 1/T (여기서 T 는 채널 기호의 지속 시간이다.)의 채널 비율로 샘플링된다. 그러한 기술을 확장형 부분 응답 최대 확률(EPRML)이라고 한다. 확장형 부분 응답 최대 확률의 이산 시간 전송 함수는 (1+D-D²-D³)이며, 여기서 D 는 단위 시간 T 를 가진 단위 시간 지연 연산자이다. 따라서, 확장형 부분 응답 채널의 무잡음 출력은 2T만큼 시간적으로 지연된 입력 신호의 변형 및 3T만큼 시간적으로 지연된 입력 신호의 변형을 빼고 T 시간만큼 앞선 입력 신호의 변형을 더한 입력 신호와 동일하다. EPRML 시스템에서 잡음 부분 응답 채널의 출력은 채널 비율로 샘플링되며 최대 확률 비터비(Viterbi) 검출기를 사용해서 검출된다.

변조 코드는 기록된 비트 시퀀스의 검출 능력을 증가시키기 위해 EPRML 채널로 입력 신호를 발생시키기 위해 사용된다. 상기 코드를 통해서 연속적인 영의 최대 수의 감소 및 코드 워드당 전이의 최소 수를 최대화하는 것이 바람직하다. 더욱이, EPRML 최소 거리 채널 에러에 기인한 에러 전파를 최소화하는 것이 바람직하다.

게다가, 기록 밀도를 더 높이기 위해, 가능한 한 효과적인 코드를 가지는 것이 바람직하다. 일반적으로, 코드 효율은 최종 코드 워드에서 출력 비트의 수에 대한 엔코딩되는 입력 비트의 수의 비인 레이트로 표현된다. 비율 접근 개체를 가지는 것이 바람직하다.

본 발명에 따른 제 1 트렐리스 코드는 EPRML 최소 거리 채널 에러, 코드 워드당 최소한 6 번의 전이 및 최대한 12 개의 연속적인 0 에 기인하여 3 바이트 에러 전파를 가진 24/26 비율의 트렐리스 코드이다. 본 발명에 따른 제 2 트렐리스 코드는 제1 트렐리스 코드로 부터 파생된 48/51 비율의 트렐리스 코드이다. 제 2 트렐리스 코드는 EPRML 최소 거리 채널 에러, 코드 워드당 최소한 12 번의 전이 및 최대한 12 개의 연속적인 0 에 기인하여 4 바이트 에러 전파를 가진다. 본 발명에 따른 제 3 트렐리스 코드는 EPRML 최소 거리 채널 에러, 코드 워드당 최소한 14 번의 전이 및 최대한 11 개의 연속적인 0 에 기인하여 4 바이트 에러 전파를 가진 48/51 비율의 트렐리스 코드이다.

본 발명은 덧붙인 상세한 설명을 도면과 결합하여 고려함으로써 보다 잘 이해된다.

본 발명의 실시예에 따른 EPRML 채널을 도시한 도면 특히 도 1 을 보자. 채널(10)은 본 발명에 따른 엔코더(12), 프리코더(14), EPR 채널(16), 비터비 검출기(18), 포스트코더(19) 및 디코더(20)를 포함한다. 엔코더(12)는 본 발명에 따른 하나 또는 그 이상의 새로운 트렐리스 코드를 발생하며, 계속해서 보다 상세히 설명될 것이다.

도 1 에 도시된 바와 같이, 라인(22)으로의 입력 신호는 엔코더(12)의 입력으로 송신된다. 엔코더(12)는 입력 신호로 부터 엔코딩된 출력 신호를 생성하며, 아래에서 보다 상세히 설명될 것이다. 엔코더(12)의 출력은 프리코더(14)에 코딩된 시퀀스를 제공하는 라인(24)과 결합된다.

프리코더(14)는 입력과 출력을 가지며 코딩된 시퀀스에 기초한 프리코딩된 시퀀스를 발생시킨다. 특히, 발명의 실시예에 따르면 프리코더(14)는 전송 함수(1/1

D

D²

D³)에 의해 한정된다. 프리코더(14)는 입력 x, 출력 y 및 상태 s 를 가지는 유한 상태 기계일 수도 있으며 시간 n 에서 다음과 같이 성립한다:

초기 상태 S_초기= ( 상태₁ 상태₂ 상태₃), 여기서 상태_k(K= 1, 2 및 3) 는 시간 n-k 에서 프리코더의 출력이며,

출력 y = x + 상태₁ + 상태₂ + 상태₃( mod 2 ) 및

최종 상태 S_최종= ( y 상태₁ 상태₂)

프리코더(14)는 특정 실시예와 관련하여 상세히 설명될 것이다. 프리코더(14)의 출력은 프리코딩된 시퀀스를 EPR 채널(16)에 제공하는 라인(26)과 결합된다. 프리코더(14)의 출력은 또한 엔코더(12)로 역제공되며, 아래에서 보다 상세히 설명될 것이다.

검출기(18)는 라인(28)을 따라 EPR 채널(16)의 출력을 수신한다. 검출기(18)은 비터비 검출기일 수도 있다. 검출기(18)는 라인(30)을 따라 본질적으로 프리코더의 역과정을 수행하는 포스트코더(19)로 검출된 출력을 제공한다. 포스트코더의 출력은 디코더(20)로 제공된다. 디코더(20)는 엔코더(12)의 역과정을 수행하며 트렐리스 코드의 실시예에 해당하는 몇 가지 실시예가 있으며, 아래에서 설명될 것이다.

전술한 바와 같이, 엔코더의 제 1 실시예는 EPRML 최소 거리 채널 에러, 코드 워드당 최소한 6 번의 전이 및 최대한 12 개의 연속적인 0 에 기인하여 3 바이트 에러 전파를 가진 24/26 비율의 트렐리스 코드를 충족시킨다. 본 발명의 실시예에 따른 엔코더 12A 의 블록 선도는 도 2A 에 도시된다. 특히, 도시된 대로 엔코더(12A)는 제1 맵(map) F 및 제 2 맵 f 에 의해 특정되며 아래에서 보다 더 상세히 설명될 것이다. 두개의 맵 M1 및 M2가 맵 F를 한층 더 특정하며 아래에서 보다 더 상세히 설명될 것이다. 실시예에 따른 디코더는 도 2B 에 도시된다. 디코더(20A)는 맵 FF 에 의해 특정되고 맵 FF 는 맵 MM1 및 MM2 에 의해 한층 더 특정되며 아래에서 보다 더 상세히 설명될 것이다.

실시예에 따른 엔코더 12A 는 24 비트 데이타((a₁1 a₁2 ... a₁12)(a₂1 a₂2 ...a₂12))를 수신하고 26 비트 코드-워드((b₁1 b₁2 ... b₁12) e1 (b₂1 b₂2 ...b₂12) e2 )를 출력하는 유한 상태 기계로서 구현된다. a₁1 은 수신된 첫번 째 비트이고 b₁1 은 송신된 첫번 째 비트이다.

전술한 바와 같이, 코드-워드는 (1/(1

D

D^∧2

D^∧3))의 프리코더를 통해 전달된다. 이 실시예에서, 프리코더의 출력(14A)은 코드-워드의 이미지(image)를 스패닝(span)하는, 26 비트 마다 짝수개의 1 을 갖는다. 특히, 만약 (x₁x_{2 ...}x₂₆) = (b₁1 b₁2 ... b₁12) e1 (b₂1 b₂2 ...b₂12) e2 이 초기 상태 S_초기= ( 상태₁ 상태₂ 상태₃) 를 가지는 프리코더로의 입력이면 y₁ + y₂ +...+ y₂₆= 0 mod2 이며, 여기서 y_k는 입력 x_k대응하는 프리코더의 출력이다.

전술한 바와 같이, 엔코더 12A 는 두 맵 F 및 f 에 의해 특정된다.

여기서

F:(a₁1 a₁2 ... a₁12)(a₂1 a₂2 ...a ₂12) = = = > (b₁1 b₁2 ... b₁12) e1 (b₂1 b₂2 ...b₂12) 및

f:(a₁1 a₁2 ... a₁12)(a₂1 a₂2 ...a ₂12)× s_초기 = = = > e₂

또한 전술한 대로, 맵 F 는 두 맵 M1 및 M2 로 설명될 수도 있다. 맵 M1 은 12 비트인 a = (a1_---a12) 를 11 비트인 (b1_{- - -}b11)에 맵핑한다. 다음으로 맵 M1의 도메인을 분할하는 몇몇 집합이 정의된다.

(‘ 을 여집합, ∧ 을 논리곱 ,∨ 을 논리합,

을 배타적 논리합 이라하자.)

C1 = {(a1..a12): a2 = a3, a4 = a5, a6 = a7 } ( 2⁹ 의 포인트를 가짐.)

C2 = {(a1..a12): a1 = a2, a3 = a4, a5 = a6, a7 = a8 } ( 2⁸ 의 포인트를 가짐.)

C3 = {(a1..a12): a2 = a3 = a4 = a5 = a6 } ( 2⁸ 의 포인트를 가짐.)

C4 = {(a1..a12): a1 + a2 +...+ a12 <= 1 } (12 + 1 = 13 의 포인트를 가짐.) 이라하자:

C = C1 ∪ C2 ∪ C3 ∪ C4

B1 = C1 ∩ C4'

B2 = C2 ∩ C1' ∩ C4'

B3 = C3 ∩ C1'∩ C2' ∩ C4'

B4 = C4

B = B1 ∪ B2 ∪ B3 ∪ B4

G = B'

보조 정리 1 B = C

보조 정리 2 Bi들은 쌍으로 서로소 라고하자:

V1 = {a2 = a4, a6 = a8}

V2 = {a1 = 1, a2 = 1, a4 = a6}

V3 = {1 = a2 = a4 = a6} 이라하면:

R1 = V1

R2 = V2 ∩ V1'

R3 = V3 ∩ V2' ∩ V1'

맵 M1 에 대한 맵핑은 도 3 에 도시된다. 특히, 왼쪽 두 번째 열은 비트

a = (a1...a12)가 속하는 집합(특히, M1의 부분 집합)을 정의한다.(특히 맵의 분할을 정의한다.) 최상 열은 12 비트 a = (a1...a12)가 맵핑되는 11 비트 b = (b1...b11)을 정의한다. 표의 나머지는 특별한 맵핑을 정의한다. 예를 들어 12 비트 a = (a1...a12) 가 상술한 G 에 의해 정의되는 집합에 속하면, 11 비트 (b1...b11) = (a1...a11)이다. 마찬가지로, 12 비트 a = (a1...a12) 가 상술한 B2 에 의해 정의되는 집합에 속하면, 비트는 b = ( b1 ... b11 ) = ( 0, 1, 0, a2, a4, a6 ,a8, a9, a10, a11, a12 )로 맵핑된다.

맵 M2 는 12 비트인 a = (a1---a12) 를 10 비트인(v1---v10)에 맵핑한다. 맵 M2 의 도메인을 분할하는 몇몇 집합이 정의된다.

E1 = {(a1..a12): a4 = a5, a6 = a7, a8 = a9, a10 = a11 } ( 2⁸ 의 포인트를 가짐.)

E2 = {(a1..a12): a3 = a4, a5 = a6, a7 = a8, a9 = a10 } ( 2⁸ 의 포인트를 가짐.)

E3 = {(a1..a12): a4 = a5 = a6 = a7 = a8 = a9= a10 } ( 2⁶ 의 포인트를 가짐.)

E4 = {(a1..a12): a1 + a2 +...+ a12 <= 2 } (66 + 12 + 1 = 79 의 포인트를 가짐.)

E5 = {(a1..a12): a6 + a7 + a8 + a9 + a10 + a11 + a12 = 0 } 이라하자:

E = E1 ∪ E2 ∪ E3 ∪ E4

D1 = E1 ∩ E4'

D2 = E2 ∩ E1' ∩ E4'

D3 = E3 ∩ E1'∩ E2' ∩ E4'

D4 = E4

D5 = E5 ∩ E1' ∩ E2' ∩ E3' ∩ E4'

D = D1 ∪ D2 ∪ D3 ∪ D4 ∪ D5

보조 정리 1 E = D

보조 정리 2 Di들은 쌍으로 서로소이다.

T1 = {a1=1 a2=1 a3=a5 a7=a9}

T2 = {a2=a3 a5=a7 a9=a11}

T3 = {a1=a3 a7=a11}

T4 = {a1=0 a2=a3=a5=a7=a9=1 a11=0} 이라하면:

맵 M2 의 실제적인 맵핑은 도 4A 및 도 4B 에 도시된다. 예를 들어 만일 집합 a = (a1...a12)가 집합 GG 에 속하면 10 비트 집합 v=(v1...v10)은 (a3,a4,a5,a6,a7,a8,a9,a10,a11,a12)의 값을 취한다.

엔코더의 특성화를 위해 맵 F 및 f 를 정의하는 것이 필요하다.

f:(a₁1 a₁2 ... a₁12)(a₂1 a₂2 ...a₂12)× s_초기 = = = > e2

를 상기하자.

도 7 의 표는 맵 F 의 설명을 완성한다. 예를 들어 만일 A1 이 집합 G 에 있고 A2 가 집합 GG 에 있으면, b₁1...b₁11 은 M1(A1); b₁12 는 a₁12; e1 은 1; b₂1 은 a₂1 ;b₂2 는 a₂2; 및 b₂3b₂4...b₂12 는 M2(A2)이다.

다음 등식은 맵 f 를 설명한다.

e2 = b₂9 + b₂5 + b₂1 + b₁10 + b₁6 + b₁2 + 상태₁+ 상태₂ 여기서 s_초기= (상태₁상태₂ 상태₃)

따라서, 현재의 코드-워드는 프리코더(14A)를 통해 전달되며 프리코더의 최종 상태는 다음 코드워드인 e2 의 계산을 위한 초기 상태이다. 실시예에 따른 디코더 20A 는 엔코더의 반대인 블럭 맵이다. 디코더 20A 는 26 비트 (b₁1 b₁2 ... b₁12) e1 (b₂1 b₂2 ...b₂12) e2 를 수신하여 24 비트 데이타 (a₁1 a₁2 ... a₁12)(a₂1 a₂2 ...a₂12)를 출력한다. 전술한 대로, 디코더는 맵 FF 에 의해 특정될 수 있다. 여기서,

FF:(b₁1 b₁2 ... b₁12) e1 (b₂1 b₂2 ...b ₂12) e2 ===> (a₁1 a₁2 ... a₁12)(a₂1 a₂2 ...a₂12)

맵 MM1 은 도 5 에 정의되며 11 비트(b1...b11)을 12 비트(a1...a12)로 맵핑한다. 예를 들어, 만일 b2 = 1 및 b3 = 1 이면, ( a1...a12 ) = ( b1, b4, b4 ,b5, b5, b6, b6, b7, b8, b9, b10, b11 ) 이다.

맵 MM2 는 10 비트 (v1...v10)을 12 비트 (a1...a12)로 맵핑한다. MM2 는 도 6 에 도시된다. 예를 들어, 만일 v2=0 및 v3=1 이면, ( a1...a12 ) = (v1, v4, v5, v6, v6, v7, v7, v8, v8, v9, v9, v10 ) 이다.

도 8 의 표는 맵 FF 의 특성을 완성한다. 예를 들어, 만일 e1 = 1 이면, (a₁1 a₁2 ... a₁10) = (b₁1 b₁2 ... b₁10), a₁11 = b₁11, a₁12 = b₁12, a₂1 = b₂1, a₂2 = b₂2 및 (a₂3 a₂4...a₂12) = (b₂3 b₂4...b ₂12) 이다.

본 발명의 제 2 실시예에 따른 48/51 비율의 트렐리스 코드는 상술한 24/26 트렐리스 코드로 부터 생성될 수도 있다. 특히, 본 실시예에 따른 트렐리스 코드는 EPRML 최소 거리 채널 에러, 코드 워드당 최소한 12 번의 전이 및 최대한 12 개의 연속적인 0 에 기인하여 4 바이트 에러 전파를 가진다. 도 9A 는 본 실시예에 따른 엔코더(12B)의 블록 선도를 도시한다. 본 실시예에 따른 엔코더(12B)는 전술한 맵 F 와 유사하게 특정되는 한 쌍의 맵 FA 및 FB 를 포함한다. 게다가, 맵 fa 가 제공되며, 아래에서 더욱 상세히 설명될 것이다. 실시예에 따른 디코더(20B)는 도 9B 에 도시된다. 아래에서 더욱 상세히 설명될 것처럼, 디코더(20A)는 일반적으로 상술한 맵 FF 와 유사한 한 쌍의 맵 FFA 및 FFB 를 포함한다.

실시예에 따른 엔코더(12B)는 다음과 같이 특정된다:(a₁1 a₁2 ... a₁12)(a ₂1 a₂2 ...a₂12)(a₃1 a₃2 ... a₃12)(a ₄1 a₄2 ...a₄12) = = = > (b₁1 b₁2 ... b₁12) e1 (b₂1 b₂2 ...b₂12)(b₃1 b₃2 ... b₃12) e2 (b₄1 b₄2 ...b₄12) e3,

여기서,

(b₁1 b₁2 ... b₁12) e1 (b₂1 b₂2 ...b ₂12) = FA((a₁1 a₁2 ... a₁12)(a₂1 a₂2 ...a₂12)(a₃1 a₃2 ... a₃12))

(b₃1 b₃2 ... b₃12) e2 (b₄1 b₄2 ...b ₄12) = FB((a₃1 a₃2 ... a₃12)(a₄1 a₄2 ... a₄12)), 여기서 맵 FA 및 FB 는 맵 F 에 대해 전술한 대로이다.

맵 fa 는 다음 등식으로 설명된다: e3 = b₄9 + b₄5 + b₄1 + b₃10 + b₃6 + b₃2 + b₂10 + b₂6 + b₂2 + b₁11 + b₁7 + b₁3 + 상태₁

제 1 25 코드 워드에 대한 엔코딩은 24 데이타 비트가 수신된 후 시작될 수도 있다. 따라서, 엔코딩을 시작하기 위해 48 데이타 비트 모두를 수신할 필요는 없다.

실시예에 따른 디코더(20B)는 다음과 같이 특정된다:(b₁1 b₁2 ... b₁12) e1 (b₂1 b₂2 ...b₂12)(b₃1 b₃2 ... b₃12) e2 (b₄1 b₄2 ...b₄12) e3 = = = > (a₁1 a₁2 ... a₁12)(a₂1 a₂2 ...a₂12)(a₃1 a₃2 ... a₃12)(a₄1 a₄2 ...a₄12),

여기서,

(a₁1 a₁2 ... a₁12)(a₂1 a₂2 ...a₂12) = FFA((b₁1 b₁2 ... b₁12) e1 (b₂1 b₂2 ...b₂12)), (a₃1 a₃2 ... a₃12)(a₄1 a₄2 ...a₄12) = FFB((b₃1 b₃2 ... b₃12) e2 (b₄1 b₄2 ...b₄12)),

여기서 맵 FFA 및 FFB 는 (비터비 디코더에서 패리티(parity)목적을 위해 사용되는 e3 를 가지는)맵 FF 를 참조하여 전술한 대로이다.

제 1 24 데이타 비트에 대한 디코딩은 25 코드-워드 비트가 수신된 후 시작될 수도 있다. 따라서, 디코딩을 시작하기 위해 51 코드 워드 비트 모두를 수신할 필요는 없다.

끝으로, 본 발명의 다른 실시예에 따른 48/51 트렐리스 코드가 설명된다. 본 실시예에 따라, EPRML 최소 거리 채널 에러, 코드 워드당 최소한 14 번의 전이 및 최대한 11 개의 연속적인 0 에 기인하여 4 바이트 에러 전파를 가진 48/51 비율의 트렐리스 코드가 제공된다.

코드(TC) 엔코더는 다음과 같이 특정된다:

(a₁1 a₁2 ... a₁12)(a₂1 a₂2 ...a₂12)(a₃1 a₃2 ... a₃12)(a₄1 a₄2 ...a₄12) = = = > (b₁1 b₁2 ... b₁12) e1 (b₂1 b₂2 ...b ₂12)(b₃1 b₃2 ... b₃12) e2 (b₄1 b₄2 ...b₄12) e3

a₁1 은 수신된 첫번 째 비트이고 b₁1 은 송신된 첫번 째 비트이다. 본 실시예에 따른 프리코더(14)는 코드-워드의 이미지(image)를 스패닝(span)하는, 51 비트 마다 짝수개의 1 을 갖는다. 특히, 만일

(x₁x_{2 ...}x₅₁) = (b₁1 b₁2 ... b₁12) e1 (b₂1 b₂2 ...b₂12)(b₃1 b₃2 ... b₃12) e2 (b₄1 b₄2 ...b₄12) e3 가 초기 상태 S_초기= ( 상태₁ 상태₂ 상태₃)를 가지는 프리코더(14)로의 입력이면, y₁ + y₂ +...+ y₅₁= 0 mod2 이며, 여기서 y_k 는 입력 x_k 에 대응하는 프리코더의 출력이다.

우선, 도 10A 및 10B 에 도시된 24/25 비율의 코드 C 를 정의한다. 코드 C 에 대한 엔코더는 맵 F1 에 의해 특정되는 엔코더 (12C) 를 포함하며, 맵 F1 은 맵 M3 에 의해 한층 더 특정되는데 아래에서 보다 상세히 설명될 것이다. 코드 C 디코더(20C)(도 10B)는 차례로 맵 FF1 에 의해 특정되며, 맵 FF1 은 맵 MM3 에 의해 한층 더 특정되는데 아래에서 보다 상세히 설명될 것이다.

코드 C 엔코더 12C 는 24 비트 데이타(a₁1 a₁2 ... a₁12)(a₂1 a₂2 ...a₂12)를 수신하여 25 비트 코드워드(b₁1 b₁2 ... b₁12) e1 (b₂1 b₂2 ...b₂12)를 출력하는 유한 상태 기계로서 구체화될 수도 있다.

전술한 대로, 엔코더(12C)는 맵 F1 에 의해 특정될 수 있으며, 여기서 F1:(a₁1 a₁2 ... a₁12)(a₂1 a₂2 ...a ₂12) = = = > (b₁1 b₁2 ... b₁12) e1 (b₂1 b ₂2 ...b₂12)

디코더 20C 는 맵 FF1 에 의해 특정될 수 있는데, 여기서

FF1:(b₁1 b₁2 ... b₁12) e1 (b₂1 b₂2 ...b₂12) e2 ===> (a₁1 a₁2 ... a₁12)(a₂1 a₂2 ...a₂12)

맵 M3 는 맵 F1 을 상술하기 위해 사용된다. 맵 M3 는 12 비트 a = (a1---a12)를 10 비트 (b1---b10)으로 맵핑한다. 다음으로 맵 M3 의 도메인을 분할하는 몇몇 집합을 정의한다.

(‘ 을 여집합, ∧ 을 논리곱 ,∨ 을 논리합,

을 배타적 논리합 이라하자.)

C1 = {(a1..a12): a2 = a3, a4 = a5, a6 = a7 a8 = a9} ( 2⁸ 의 포인트를 가짐.)

C2 = {(a1..a12): a3 = a4, a5 = a6, a7 = a8, a9 = a10 } ( 2⁸ 의 포인트를 가짐.)

C3 = {(a1..a12): a3 = a4 = a5 = a6 = a7 = a8 = a9 } ( 2⁶ 의 포인트를 가짐.)

C4 = {(a1..a12): a1 + a2 +...+ a12 <= 2 } (66 + 12 + 1 = 79 의 포인트를 가짐.)

C5 = {(a1..a12): a1 + a2 +...+ a6 = 0 } ∩ C1'∩ C2' ∩ C3' ∩ C4'

이라하자:

C = C1 ∪ C2 ∪ C3 ∪ C4

B1 = C1 ∩ C4'

B2 = C2 ∩ C1' ∩ C4'

B3 = C3 ∩ C1'∩ C2' ∩ C4'

B4 = C4

B5 = C5

B = B1 ∪ B2 ∪ B3 ∪ B4 ∪ B5

G = B'

보조 정리 1 B = C

보조 정리 2 Bi들은 쌍으로 서로소 라고하자:

이어, 맵 M3 는 도 11A 및 11B 에 도시된 대로 12 비트를 10 비트로 맵핑한 다. 이어, 도 13 의 표는 맵 F1 의 특성을 완성한다.

코드 C 디코더(20C) 는 엔코더의 반대인 블럭 맵이다. 디코더는 25 비트 (b₁1 b₁2 ... b₁12) e1 (b₂1 b₂2 ...b₂12) 를 수신하여 24 비트 데이타 (a₁1 a₁2 ... a₁12)(a₂1 a₂2 ...a₂12)를 출력한다. 디코더는 맵 FF1 에 의해 특정될 수 있다. 여기서,

FF1:(b₁1 b₁2 ... b₁12) e1 (b₂1 b₂2 ...b₂12) ===> (a₁1 a₁2 ... a₁12)(a₂1 a ₂2 ...a₂12). 맵 MM3 는 맵 FF1 을 특정하기 위해 사용된다. 맵 MM 은 도 12A및 도 12B 에 도시된다. 끝으로, 도 13 은 맵 MM2 로 부터 맵 FF1 의 특성을 완성한다.

전술한 24/25 비율의 코드 C 는 48/51 비율을 갖는 트렐리스 코드 TC 를 생성하기 위해 사용된다. 코드 TC 엔코더 및 디코더의 블록 선도는 도15A 및 15B 에 각각 도시된다. 특히, 코드 TC 엔코더(12D)는 전술한 맵 FF1 과 유사하게 한 쌍의 맵 F1A 및 F1B 를 포함한다.

코드 TC 엔코더는 다음과 같이 특정된다.

(b₁1 b₁2 ... b₁12) e1 (b₂1 b₂2 ...b ₂12) = F1A((a₁1 a₁2 ... a₁12)(a₂1 a₂2 ...a₂12)),

(b₃1 b₃2 ... b₃12) e2 (b₄1 b₄2 ...b ₄12) = F1B((a₃1 a₃2 ... a₃12)(a₄1 a₄2 ...a₄12)),및 여기서 맵 F1A 및 F1B 는 전술된 맵 F1 과 유사하며,

e3 = b₄9 + b₄5 + b₄1 + b₃10 + b₃6 + b₃2 + b₂10 + b₂6 + b₂2 + b₁11 + b₁7 + b₁3 + 상태₁,mod 2

엔코딩을 시작하기 위해 48 데이타 비트 모두를 수신하는 것은 불필요하다. 24 데이타 비트가 수신되자마자 제 1 25 코드-워드 비트는 엔코딩될 수도 있다.

코드 TC 디코더는 다음과 같이 특정된다:

(b₁1 b₁2 ... b₁12) e1 (b₂1 b₂2 ...b ₂12)(b₃1 b₃2 ... b₃12) e2 (b₄1 b₄2 ...b₄12) e3 = = = > (a₁1 a₁2 ... a₁12)(a₂1 a₂2 ...a₂12)(a₃1 a₃2 ... a₃12)(a₄1 a₄2 ...a₄12),

여기서

(a₁1 a₁2 ... a₁12)(a₂1 a₂2 ...a₂12) = FF1A((b₁1 b₁2 ... b₁12) e1 (b₂1 b₂2 ...b₂12)),

(a₃1 a₃2 ... a₃12)(a₄1 a₄2 ...a₄12) = FF1B((b₃1 b₃2 ... b₃12) e2 (b₄1 b₄2 ...b₄12)), 여기서 맵 FF1A 및 FF1B 는 (비터비 검출기에서 패리티(parity) 목적을 위해 사용되는 e3 를 가지는) 전술한 맵 FF1 과 유사하다.

디코딩을 시작하기 위해 51 비트 모두를 수신할 필요는 없다. 25 코드-워드 비트가 수신된 후, 제 1 24 데이타 비트는 디코딩될 수도 있다.

변조 코드로 연속적인 0 의 최대 수의 감소 및 코드 워드당 전송의 최소 수를 최대화하며, EPRML 최소 거리 채널 에러에 기인한 에러 전파를 최소화하며, EPRML 최소 거리 채널 에러에 기인한 에러 전파를 최소화한다.

Claims

확장형 부분 응답 최대 확률(EPRML) 채널을 구현하기 위한 장치에 있어서,

입력 신호(22)를 수신하기 위해 결합되며, 적어도 제 1 맵(F) 및 제 2 맵(f)으로의 분할을 포함하는 트렐리스 코드를 구현하기 위한 엔코더(12; 12A; 12B; 12C; 12D);

상기 엔코더(12; 12A; 12B; 12C; 12D)로부터의 코딩된 신호를 수신하기 위해 결합되며, 코딩된 신호(24)에 대해 프리코딩 동작을 수행하기 위한 프리코더(14; 14A; 14B; 14C; 14D);

상기 프리코더(14; 14A; 14B; 14C; 14D)로부터의 출력을 수신하기 위해 결합된 확장형 부분 응답(EPR) 채널(16);

상기 EPR 채널(16)의 출력(28)을 검출하기 위한 검출기(18); 및

상기 엔코더(12; 12A; 12B; 12C; 12D)를 반전하기 위해 상기 검출기(18)의 출력(30)을 수신하도록 결합된 디코더(20; 20A; 20B; 20C; 20D)를 포함하는,

확장형 부분 응답 최대 확률(EPRML) 채널을 구현하기 위한 장치로서,

상기 제 1 맵(F)은 한 쌍의 서브-맵들(M1,M2;FA,FB)을 포함하고,

상기 프리코더(14; 14A; 14B; 14C; 14D)의 출력은 상기 제 2 맵(f)에만 데이터를 제공하기 위해서 상기 엔코더(12; 12A, 12B; 12C; 12D)에 다시 결합되는 것을 특징으로 하는,

확장형 부분 응답 최대 확률(EPRML) 채널을 구현하기 위한 장치.
제 1 항에 있어서, 상기 트렐리스 코드는 EPRML 최소 거리 채널 에러들에 기인한 3 바이트 에러 전파를 가지는 24/26 비율의 트렐리스 코드인 것을 특징으로 하는, 확장형 부분 응답 최대 확률(EPRML) 채널을 구현하기 위한 장치.
제 1 항 또는 제 2 항에 있어서, 상기 코드는 코드워드당 최소 6 번의 전이를 가지는 것을 특징으로 하는, 확장형 부분 응답 최대 확률(EPRML) 채널을 구현하기 위한 장치.
제 1 항 또는 제 2 항에 있어서, 상기 코드는 최대 12 개의 연속적인 '0'들을 가지는 것을 특징으로 하는, 확장형 부분 응답 최대 확률(EPRML) 채널을 구현하기 위한 장치.
제 1 항에 있어서, 상기 트렐리스 코드는 EPRML 최소 거리 채널 에러들에 기인한 4 바이트 에러 전파를 가지는 48/51 비율의 트렐리스 코드인 것을 특징으로 하는, 확장형 부분 응답 최대 확률(EPRML) 채널을 구현하기 위한 장치.
제 5 항에 있어서, 상기 코드는 코드 워드당 최소 12 번의 전이를 가지는 것을 특징으로 하는, 확장형 부분 응답 최대 확률(EPRML) 채널을 구현하기 위한 장치.
제 5항에 있어서, 상기 코드는 최대 12 개의 연속적인 '0'들을 가지는 것을 특징으로 하는, 확장형 부분 응답 최대 확률(EPRML) 채널을 구현하기 위한 장치.
제 5 항에 있어서, 상기 코드는 코드워드당 최소 14 번의 전이를 가지는 것을 특징으로 하는, 확장형 부분 응답 최대 확률(EPRML) 채널을 구현하기 위한 장치.
제 5 항에 있어서, 상기 코드는 최대 11 개의 연속적인 '0'들을 가지는 것을 특징으로 하는, 확장형 부분 응답 최대 확률(EPRML) 채널을 구현하기 위한 장치.
삭제