JPH0846526A - ディジタル信号の符号化方法、装置、復号装置及び符号化復号化方法 - Google Patents
ディジタル信号の符号化方法、装置、復号装置及び符号化復号化方法Info
- Publication number
- JPH0846526A JPH0846526A JP10362695A JP10362695A JPH0846526A JP H0846526 A JPH0846526 A JP H0846526A JP 10362695 A JP10362695 A JP 10362695A JP 10362695 A JP10362695 A JP 10362695A JP H0846526 A JPH0846526 A JP H0846526A
- Authority
- JP
- Japan
- Prior art keywords
- output
- digital signal
- bit
- conversion
- alternately
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Error Detection And Correction (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】 パーシャルレスポンスのクラス4の検出回路
で検出可能なDCフリーの符号化信号を得る。 【構成】 入力端子1からのディジタル信号がスイッチ
2に供給されて1ビット毎に2組に分離され、分離され
たディジタル信号がそれぞれ8−9変換回路3a、3b
に供給されて、NRZI変換後にDCフリーとなる変換
が行われる。この8−9変換回路3a、3bで変換され
たディジタル信号がそれぞれ加算器(エクスクルーシブ
オア回路)4a、4bに供給され、加算器4a、4bか
らのディジタル信号がそれぞれ1ビット分の遅延器5
a、5bを通じて加算器4a、4bに供給される。これ
によって加算器4a、4bからは、それぞれNRZI変
換されたディジタル信号が出力される。これらの加算器
4a、4bから出力されたディジタル信号がスイッチ6
に供給されて1ビット毎に交互に組み合わせられる。
で検出可能なDCフリーの符号化信号を得る。 【構成】 入力端子1からのディジタル信号がスイッチ
2に供給されて1ビット毎に2組に分離され、分離され
たディジタル信号がそれぞれ8−9変換回路3a、3b
に供給されて、NRZI変換後にDCフリーとなる変換
が行われる。この8−9変換回路3a、3bで変換され
たディジタル信号がそれぞれ加算器(エクスクルーシブ
オア回路)4a、4bに供給され、加算器4a、4bか
らのディジタル信号がそれぞれ1ビット分の遅延器5
a、5bを通じて加算器4a、4bに供給される。これ
によって加算器4a、4bからは、それぞれNRZI変
換されたディジタル信号が出力される。これらの加算器
4a、4bから出力されたディジタル信号がスイッチ6
に供給されて1ビット毎に交互に組み合わせられる。
Description
【0001】
【産業上の利用分野】本発明は、DC成分を再生するの
が困難である例えばデータ信号を磁気記録する場合に使
用して好適な符号化方法に関するものである。
が困難である例えばデータ信号を磁気記録する場合に使
用して好適な符号化方法に関するものである。
【0002】
【従来の技術】ディジタルデータ信号の符号化において
は、誤りの伝播を避けるなどの目的で、例えば図3に示
すようなNRZI(Non Return to Zero Inverted )変
換によるプリコードが行われている。
は、誤りの伝播を避けるなどの目的で、例えば図3に示
すようなNRZI(Non Return to Zero Inverted )変
換によるプリコードが行われている。
【0003】すなわち図3において、入力端子21から
の信号が加算器(エクスクルーシブオア回路)22を通
じて出力端子23に取り出されると共に、この出力信号
が1ビット分の遅延器24を通じて加算器22に供給さ
れる。これによって例えば図4の上段に示すような入力
信号に対して、下段に示すような出力信号が取り出さ
れ、NRZI変換によるプリコードが行われる。
の信号が加算器(エクスクルーシブオア回路)22を通
じて出力端子23に取り出されると共に、この出力信号
が1ビット分の遅延器24を通じて加算器22に供給さ
れる。これによって例えば図4の上段に示すような入力
信号に対して、下段に示すような出力信号が取り出さ
れ、NRZI変換によるプリコードが行われる。
【0004】さらに、このようなNRZI変換の符号化
において、8−9変換等の符号変換を組み合わせること
によって、符号化信号をDCフリー化することができ
る。すなわち記録符号化において、符号系列中のシンボ
ル“1”に値+1を割り当て、シンボル“0”に値−1
を割り当てたときのDSV(Digital Sum Variation )
が常に有限である符号化信号をDCフリーであると称す
る。
において、8−9変換等の符号変換を組み合わせること
によって、符号化信号をDCフリー化することができ
る。すなわち記録符号化において、符号系列中のシンボ
ル“1”に値+1を割り当て、シンボル“0”に値−1
を割り当てたときのDSV(Digital Sum Variation )
が常に有限である符号化信号をDCフリーであると称す
る。
【0005】そして磁気記録ではDC成分を再生するこ
とが困難なため符号化信号を磁気記録する場合には、符
号化信号をDCフリー化することが有効である。上述の
NRZI変換では、前段に8−9変換等の符号変換を組
み合わせることにより、符号化信号を容易にDCフリー
化することができ、磁気記録を良好に行うことができる
ものである。NRZI変換後の符号化信号をDCフリー
化するものとして、特開昭57−176866号公報が
知られている。
とが困難なため符号化信号を磁気記録する場合には、符
号化信号をDCフリー化することが有効である。上述の
NRZI変換では、前段に8−9変換等の符号変換を組
み合わせることにより、符号化信号を容易にDCフリー
化することができ、磁気記録を良好に行うことができる
ものである。NRZI変換後の符号化信号をDCフリー
化するものとして、特開昭57−176866号公報が
知られている。
【0006】ところで上述のNRZI変換による符号化
では、パーシャルレスポンスのクラス1を用いることに
よって符号の検出を行うことができる。一方、近年発達
しているディジタル通信の分野においては、パーシャル
レスポンスのクラス4を用いる検出方法が用いられ、い
わゆるビタビ復号法等の誤り訂正能力を高くした検出法
が確立されている。
では、パーシャルレスポンスのクラス1を用いることに
よって符号の検出を行うことができる。一方、近年発達
しているディジタル通信の分野においては、パーシャル
レスポンスのクラス4を用いる検出方法が用いられ、い
わゆるビタビ復号法等の誤り訂正能力を高くした検出法
が確立されている。
【0007】このようなパーシャルレスポンスのクラス
4を用いて検出を行う場合には、例えば図5に示すよう
なI(Interleaved )−NRZI変換を用いてプリコー
ドを行う必要がある。
4を用いて検出を行う場合には、例えば図5に示すよう
なI(Interleaved )−NRZI変換を用いてプリコー
ドを行う必要がある。
【0008】すなわち図5において、入力端子41から
の信号が加算器(エクスクルーシブオア回路)42を通
じて出力端子43に取り出されると共に、この出力信号
が1ビット分の遅延器44、45を通じて2ビット分遅
延され加算器42に供給される。これによって例えば図
6の上段に示すような入力信号に対して、下段に示すよ
うな出力信号が取り出され、I−NRZI変換によるプ
リコードが行われる。
の信号が加算器(エクスクルーシブオア回路)42を通
じて出力端子43に取り出されると共に、この出力信号
が1ビット分の遅延器44、45を通じて2ビット分遅
延され加算器42に供給される。これによって例えば図
6の上段に示すような入力信号に対して、下段に示すよ
うな出力信号が取り出され、I−NRZI変換によるプ
リコードが行われる。
【0009】ところがこのようなI−NRZI変換にお
いて、この符号化信号をDCフリー化する技術が実現さ
れていなかった。すなわち上述のNRZI変換では前段
に8−9変換等の符号変換を組み合わせることによっ
て、符号化信号をDCフリー化することができるが、I
−NRZI変換ではこのように符号化信号をDCフリー
化する技術が実現されていなかった。
いて、この符号化信号をDCフリー化する技術が実現さ
れていなかった。すなわち上述のNRZI変換では前段
に8−9変換等の符号変換を組み合わせることによっ
て、符号化信号をDCフリー化することができるが、I
−NRZI変換ではこのように符号化信号をDCフリー
化する技術が実現されていなかった。
【0010】そこで従来は、例えば磁気記録にI−NR
ZI変換による符号化方法を用いる場合には、スクラン
ブルやランダマイズなどの手法でDC成分を抑圧する
か、DC成分を再生する何らかの手段を設ける必要があ
った。しかしながらこのような方法では、余分の回路構
成等が必要となり、また依然として再生できない符号が
存在するなどの問題を残していた。
ZI変換による符号化方法を用いる場合には、スクラン
ブルやランダマイズなどの手法でDC成分を抑圧する
か、DC成分を再生する何らかの手段を設ける必要があ
った。しかしながらこのような方法では、余分の回路構
成等が必要となり、また依然として再生できない符号が
存在するなどの問題を残していた。
【0011】
【発明が解決しようとする課題】この出願はこのような
点に鑑みて成されたものであって、解決しようとする問
題点は、従来のI−NRZI変換による符号化では符号
化信号をDCフリー化する技術が実現されておらず、こ
のため例えばビタビ復号法等の誤り訂正能力を高くした
検出法が確立されているパーシャルレスポンスのクラス
4を用いて検出を行うことができなかったというもので
ある。
点に鑑みて成されたものであって、解決しようとする問
題点は、従来のI−NRZI変換による符号化では符号
化信号をDCフリー化する技術が実現されておらず、こ
のため例えばビタビ復号法等の誤り訂正能力を高くした
検出法が確立されているパーシャルレスポンスのクラス
4を用いて検出を行うことができなかったというもので
ある。
【0012】
【課題を解決するための手段】このため本発明において
は、ディジタル信号を1ビット毎に交互に分離し、分離
されたディジタル信号に対してそれぞれNRZI変換後
にDCフリーとなるような変換を施し、変換されたディ
ジタル信号を1ビット毎に交互に組合わせるようにした
ものである。
は、ディジタル信号を1ビット毎に交互に分離し、分離
されたディジタル信号に対してそれぞれNRZI変換後
にDCフリーとなるような変換を施し、変換されたディ
ジタル信号を1ビット毎に交互に組合わせるようにした
ものである。
【0013】
【作用】これによれば、入力されたディジタル信号に対
して、I−NRZI変換でDCフリーの符号化信号を得
ることができる。
して、I−NRZI変換でDCフリーの符号化信号を得
ることができる。
【0014】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。
明する。
【0015】ところで図6に示すI−NRZI変換は、
2つ前のデータとの加算をすることにより施される。そ
こで図中に実線及び破線で示すように、入力信号及び出
力信号を1ビット毎に2組に分離すると、それぞれの組
は図7のA及びBに示すようになる。ここでこの図7の
A及びBの入力信号及び出力信号について検討すると、
それぞれがNRZI変換を行ったものと等価である。
2つ前のデータとの加算をすることにより施される。そ
こで図中に実線及び破線で示すように、入力信号及び出
力信号を1ビット毎に2組に分離すると、それぞれの組
は図7のA及びBに示すようになる。ここでこの図7の
A及びBの入力信号及び出力信号について検討すると、
それぞれがNRZI変換を行ったものと等価である。
【0016】そこで図1において、入力端子1には記録
されるディジタル信号が8ビットのシリアル信号で供給
される。この入力端子1からのディジタル信号がスイッ
チ2に供給されて1ビット毎に2組に分離される。この
分離されたディジタル信号がそれぞれ8−9変換回路3
a、3bに供給されて、NRZI変換後にDCフリーと
なるようにされた変換が行われる。
されるディジタル信号が8ビットのシリアル信号で供給
される。この入力端子1からのディジタル信号がスイッ
チ2に供給されて1ビット毎に2組に分離される。この
分離されたディジタル信号がそれぞれ8−9変換回路3
a、3bに供給されて、NRZI変換後にDCフリーと
なるようにされた変換が行われる。
【0017】この8−9変換回路3a、3bで変換され
た信号がそれぞれ加算器(実際には桁上がりは不要なた
めエクスクルーシブオア回路で構成される)4a、4b
に供給される。そしてこの加算器4a、4bからのディ
ジタル信号がそれぞれ1ビット分の遅延器5a、5bを
通じて加算器4a、4bに供給される。これによって加
算器4a、4bからは、それぞれNRZI変換されたデ
ィジタル信号が出力される。
た信号がそれぞれ加算器(実際には桁上がりは不要なた
めエクスクルーシブオア回路で構成される)4a、4b
に供給される。そしてこの加算器4a、4bからのディ
ジタル信号がそれぞれ1ビット分の遅延器5a、5bを
通じて加算器4a、4bに供給される。これによって加
算器4a、4bからは、それぞれNRZI変換されたデ
ィジタル信号が出力される。
【0018】これらの加算器4a、4bからそれぞれ出
力されたディジタル信号が、スイッチ6に供給されて、
1ビット毎に交互に組み合わせられる。これによってス
イッチ6からは、NRZI変換されたディジタル信号が
1ビット毎に交互に組み合わせられることによって、上
述のI−NRZI変換によって得られるディジタル信号
と等価の符号化信号が取り出される。
力されたディジタル信号が、スイッチ6に供給されて、
1ビット毎に交互に組み合わせられる。これによってス
イッチ6からは、NRZI変換されたディジタル信号が
1ビット毎に交互に組み合わせられることによって、上
述のI−NRZI変換によって得られるディジタル信号
と等価の符号化信号が取り出される。
【0019】すなわちこれらの回路において、例えば入
力端子1に各ビットがa0 a1 a2a3 a4 a5 ・・・
とされたディジタル信号が供給されると、このディジタ
ル信号がスイッチ2で分離されて、それぞれa0 a2 a
4 ・・・、a1 a3 a5 ・・・とされたディジタル信号
が取り出される。これらのディジタル信号が8−9変換
回路3a、3bに供給されて、それぞれb0 b2 b4 ・
・・、b1 b3 b5 ・・・に変換される。
力端子1に各ビットがa0 a1 a2a3 a4 a5 ・・・
とされたディジタル信号が供給されると、このディジタ
ル信号がスイッチ2で分離されて、それぞれa0 a2 a
4 ・・・、a1 a3 a5 ・・・とされたディジタル信号
が取り出される。これらのディジタル信号が8−9変換
回路3a、3bに供給されて、それぞれb0 b2 b4 ・
・・、b1 b3 b5 ・・・に変換される。
【0020】これらのディジタル信号がさらにNRZI
変換されることによって、それぞれc0 c2 c4 ・・
・、c1 c3 c5 ・・・のディジタル信号が形成され
る。ここでこれらのディジタル信号は、それぞれのDS
Vが有限(最大mとする)とされたDCフリーの信号で
ある。そこでこれらのディジタル信号がスイッチ6で1
ビット毎に交互に組み合わせられることによって、取り
出されるc0 c1 c2 c3c4 c5 ・・・のディジタル
信号もDSVが有限(最大2m)とされたDCフリーの
信号とされる。
変換されることによって、それぞれc0 c2 c4 ・・
・、c1 c3 c5 ・・・のディジタル信号が形成され
る。ここでこれらのディジタル信号は、それぞれのDS
Vが有限(最大mとする)とされたDCフリーの信号で
ある。そこでこれらのディジタル信号がスイッチ6で1
ビット毎に交互に組み合わせられることによって、取り
出されるc0 c1 c2 c3c4 c5 ・・・のディジタル
信号もDSVが有限(最大2m)とされたDCフリーの
信号とされる。
【0021】従って8−9変換回路3a、3bで変換さ
れたディジタル信号がそれぞれNRZI変換されること
によって、それぞれのディジタル信号はDCフリーのN
RZI変換されたディジタル信号とされる。そしてこれ
らのNRZI変換されたディジタル信号がスイッチ6で
1ビット毎に交互に組み合わされることによって、DC
フリーで、且つI−NRZI変換で得られるディジタル
信号と等価の符号化信号とされる。
れたディジタル信号がそれぞれNRZI変換されること
によって、それぞれのディジタル信号はDCフリーのN
RZI変換されたディジタル信号とされる。そしてこれ
らのNRZI変換されたディジタル信号がスイッチ6で
1ビット毎に交互に組み合わされることによって、DC
フリーで、且つI−NRZI変換で得られるディジタル
信号と等価の符号化信号とされる。
【0022】こうして上述の符号化によれば、NRZI
変換後にDCフリーとなるようにされた符号変換回路を
2組設け、ディジタル信号を1ビット毎に2組に分離
し、分離されたディジタル信号をそれぞれ符号変換回路
に供給し、変換されたディジタル信号を1ビット毎に交
互に組み合わせることによって、I−NRZI変換後に
DCフリーである符号化信号を得ることができるもので
ある。
変換後にDCフリーとなるようにされた符号変換回路を
2組設け、ディジタル信号を1ビット毎に2組に分離
し、分離されたディジタル信号をそれぞれ符号変換回路
に供給し、変換されたディジタル信号を1ビット毎に交
互に組み合わせることによって、I−NRZI変換後に
DCフリーである符号化信号を得ることができるもので
ある。
【0023】そしてさらに、スイッチ6からのディジタ
ル信号が記録アンプ7を通じて記録ヘッド8に供給さ
れ、磁気テープTに記録される。またこの磁気テープT
に記録されたディジタル信号が再生ヘッド11で再生さ
れる。この再生ヘッド11からの再生ディジタル信号
が、再生アンプ12を通じて、いわゆるビタビ復号器等
のパーシャルレスポンスのクラス4の検出回路13に供
給される。
ル信号が記録アンプ7を通じて記録ヘッド8に供給さ
れ、磁気テープTに記録される。またこの磁気テープT
に記録されたディジタル信号が再生ヘッド11で再生さ
れる。この再生ヘッド11からの再生ディジタル信号
が、再生アンプ12を通じて、いわゆるビタビ復号器等
のパーシャルレスポンスのクラス4の検出回路13に供
給される。
【0024】これによって検出回路13からは、上述の
I−NRZI変換を復号したディジタル信号が出力され
る。さらにこの検出回路13からのディジタル信号が、
スイッチ14に供給されて1ビット毎に2組に分離され
る。この分離されたディジタル信号がそれぞれ9−8変
換回路15a、15bに供給されて、上述の8−9変換
回路3a、3bと逆の変換が行われる。
I−NRZI変換を復号したディジタル信号が出力され
る。さらにこの検出回路13からのディジタル信号が、
スイッチ14に供給されて1ビット毎に2組に分離され
る。この分離されたディジタル信号がそれぞれ9−8変
換回路15a、15bに供給されて、上述の8−9変換
回路3a、3bと逆の変換が行われる。
【0025】そしてこの9−8変換回路15a、15b
で変換されたディジタル信号がスイッチ16に供給され
て、1ビット毎に交互に組み合わせられる。これによっ
てスイッチ16からは、上述の2組に分離されたディジ
タル信号が元に戻されたディジタル信号が出力され、こ
のディジタル信号が出力端子17に取り出される。
で変換されたディジタル信号がスイッチ16に供給され
て、1ビット毎に交互に組み合わせられる。これによっ
てスイッチ16からは、上述の2組に分離されたディジ
タル信号が元に戻されたディジタル信号が出力され、こ
のディジタル信号が出力端子17に取り出される。
【0026】すなわち再生ヘッド11からは上述のc0
c1 c2 c3 c4 c5 ・・・の信号が再生される。この
再生信号がいわゆるビタビ復号器等のパーシャルレスポ
ンスのクラス4の検出回路13に供給される。これによ
って検出回路13からは、例えば上述のb0 b1 b2 b
3 b4 b5 ・・・のディジタル信号が取り出される。
c1 c2 c3 c4 c5 ・・・の信号が再生される。この
再生信号がいわゆるビタビ復号器等のパーシャルレスポ
ンスのクラス4の検出回路13に供給される。これによ
って検出回路13からは、例えば上述のb0 b1 b2 b
3 b4 b5 ・・・のディジタル信号が取り出される。
【0027】このディジタル信号がスイッチ14で分離
されて、それぞれb0 b2 b4 ・・・、b1 b3 b5 ・
・・とされる。そしてこれらのディジタル信号が9−8
変換回路15a、15bに供給されて、それぞれa0 a
2 a4 ・・・、a1 a3 a5・・・とされたディジタル
信号が出力される。さらにこれらのディジタル信号がス
イッチ16で1ビット毎に交互に選択されることによっ
て、出力端子17には、a0 a1 a2 a3 a4 a5 ・・
・とされたディジタル信号が出力される。
されて、それぞれb0 b2 b4 ・・・、b1 b3 b5 ・
・・とされる。そしてこれらのディジタル信号が9−8
変換回路15a、15bに供給されて、それぞれa0 a
2 a4 ・・・、a1 a3 a5・・・とされたディジタル
信号が出力される。さらにこれらのディジタル信号がス
イッチ16で1ビット毎に交互に選択されることによっ
て、出力端子17には、a0 a1 a2 a3 a4 a5 ・・
・とされたディジタル信号が出力される。
【0028】すなわち再生ヘッド11からの再生信号
が、いわゆるビタビ復号器等のパーシャルレスポンスの
クラス4の検出回路13で検出され、検出されたディジ
タル信号が9−8変換回路15a、15bで変換されて
出力端子17から出力される。
が、いわゆるビタビ復号器等のパーシャルレスポンスの
クラス4の検出回路13で検出され、検出されたディジ
タル信号が9−8変換回路15a、15bで変換されて
出力端子17から出力される。
【0029】次に、図2を参照して本発明の他の実施例
について説明する。なお、図1に示す実施例と同一の構
成部分には、同一の符号を付しその説明を省略する。こ
の図2に示す他の実施例が図1の実施例と異なる点は、
図1における加算器4a、4b、1ビット分の遅延器5
a、5b及びスイッチ6が、切換スイッチ26、加算器
27、1ビット分の遅延器28a、28bとなっている
点である。
について説明する。なお、図1に示す実施例と同一の構
成部分には、同一の符号を付しその説明を省略する。こ
の図2に示す他の実施例が図1の実施例と異なる点は、
図1における加算器4a、4b、1ビット分の遅延器5
a、5b及びスイッチ6が、切換スイッチ26、加算器
27、1ビット分の遅延器28a、28bとなっている
点である。
【0030】具体的には、8−9変換器3a、3bから
のディジタル信号がそれぞれ切換スイッチ26に供給さ
れて、1ビット毎に選択されて組み合わされたディジタ
ル信号が出力される。この切換スイッチ26からのディ
ジタル信号は、加算器27に供給される。そして、この
加算器27の出力が、1ビット分の遅延器28a、28
bを介して加算器27に供給され、切換スイッチ26か
らのディジタル信号と加算される。
のディジタル信号がそれぞれ切換スイッチ26に供給さ
れて、1ビット毎に選択されて組み合わされたディジタ
ル信号が出力される。この切換スイッチ26からのディ
ジタル信号は、加算器27に供給される。そして、この
加算器27の出力が、1ビット分の遅延器28a、28
bを介して加算器27に供給され、切換スイッチ26か
らのディジタル信号と加算される。
【0031】これにより、I−NRZI変換によるプリ
コードが行われることになる。ここで、図1に示す加算
器4a、4b、1ビット分の遅延器5a、5b及びスイ
ッチ6からなる回路は、図7に示す切換スイッチ26、
加算器27、1ビット分の遅延器28a、28bとから
なる回路と等価である。従って、この実施例において
も、図1に示す実施例と同様にDCフリーの符号化信号
を得ることができる。
コードが行われることになる。ここで、図1に示す加算
器4a、4b、1ビット分の遅延器5a、5b及びスイ
ッチ6からなる回路は、図7に示す切換スイッチ26、
加算器27、1ビット分の遅延器28a、28bとから
なる回路と等価である。従って、この実施例において
も、図1に示す実施例と同様にDCフリーの符号化信号
を得ることができる。
【0032】こうして上述の符号化方法によれば、上述
の符号化信号をいわゆるビタビ復号器等のパーシャルレ
スポンスのクラス4を用いて検出し、この検出ディジタ
ル信号を1ビット毎に2組に分離し、この分離されたデ
ィジタル信号をそれぞれ符号変換手段の逆変換手段に供
給し、この逆変換されたディジタル信号を1ビット毎に
交互に組み合わせることによって、上述の符号化信号を
容易に復号することができるものである。
の符号化信号をいわゆるビタビ復号器等のパーシャルレ
スポンスのクラス4を用いて検出し、この検出ディジタ
ル信号を1ビット毎に2組に分離し、この分離されたデ
ィジタル信号をそれぞれ符号変換手段の逆変換手段に供
給し、この逆変換されたディジタル信号を1ビット毎に
交互に組み合わせることによって、上述の符号化信号を
容易に復号することができるものである。
【0033】さらに上述の符号化ディジタル信号はDC
フリーであるので、この符号化ディジタル信号を良好に
磁気記録することができるものである。
フリーであるので、この符号化ディジタル信号を良好に
磁気記録することができるものである。
【0034】またこの磁気記録された信号を再生し、こ
の再生された符号化信号をパーシャルレスポンスのクラ
ス4を用いて検出し、この検出信号を1ビット毎に2組
に分離し、この分離された信号をそれぞれ符号変換手段
の逆変換手段に供給し、この逆変換された信号を1ビッ
ト毎に交互に組み合わせることによって、再生された符
号化信号から容易に出力信号を得ることができるもので
ある。
の再生された符号化信号をパーシャルレスポンスのクラ
ス4を用いて検出し、この検出信号を1ビット毎に2組
に分離し、この分離された信号をそれぞれ符号変換手段
の逆変換手段に供給し、この逆変換された信号を1ビッ
ト毎に交互に組み合わせることによって、再生された符
号化信号から容易に出力信号を得ることができるもので
ある。
【0035】なお上述の符号化方法において、NRZI
変換後にDCフリーとなるようにされた符号変換は、上
述の8−9変換に限らず、8−10変換などの変換を用
いることができ、NRZI変換後にDCフリーとなるよ
うな符号変換であればいずれの変換にも適用することが
できる。
変換後にDCフリーとなるようにされた符号変換は、上
述の8−9変換に限らず、8−10変換などの変換を用
いることができ、NRZI変換後にDCフリーとなるよ
うな符号変換であればいずれの変換にも適用することが
できる。
【0036】
【発明の効果】この発明によれば、NRZI変換後にD
Cフリーとなるようにされた符号変換手段を2組設け、
入力信号を1ビット毎に2組に分離し、この分離された
信号をそれぞれ符号変換手段に供給し、この変換された
信号を1ビット毎に交互に組み合わせることによって、
I−NRZI変換でDCフリーの符号化信号を得ること
ができるようになった。
Cフリーとなるようにされた符号変換手段を2組設け、
入力信号を1ビット毎に2組に分離し、この分離された
信号をそれぞれ符号変換手段に供給し、この変換された
信号を1ビット毎に交互に組み合わせることによって、
I−NRZI変換でDCフリーの符号化信号を得ること
ができるようになった。
【0037】また、上述の符号化信号をいわゆるビタビ
復号器等のパーシャルレスポンスのクラス4を用いて検
出し、この検出信号を1ビット毎に2組に分離し、この
分離された信号をそれぞれ符号変換手段の逆変換手段に
供給し、この逆変換された信号を1ビット毎に交互に組
み合わせることによって、上述の符号化信号から容易に
出力信号を得ることができるようになった。
復号器等のパーシャルレスポンスのクラス4を用いて検
出し、この検出信号を1ビット毎に2組に分離し、この
分離された信号をそれぞれ符号変換手段の逆変換手段に
供給し、この逆変換された信号を1ビット毎に交互に組
み合わせることによって、上述の符号化信号から容易に
出力信号を得ることができるようになった。
【0038】さらに上述の符号化信号はDCフリーであ
るので、この符号化信号を良好に磁気記録することがで
きるようになった。
るので、この符号化信号を良好に磁気記録することがで
きるようになった。
【0039】またこの磁気記録された信号を再生し、こ
の再生された符号化信号をパーシャルレスポンスのクラ
ス4を用いて検出し、この検出信号を1ビット毎に2組
に分離し、この分離された信号をそれぞれ符号変換手段
の逆変換手段に供給し、この逆変換された信号を1ビッ
ト毎に交互に組み合わせることによって、再生された符
号化信号を容易に復号することができるようになった。
の再生された符号化信号をパーシャルレスポンスのクラ
ス4を用いて検出し、この検出信号を1ビット毎に2組
に分離し、この分離された信号をそれぞれ符号変換手段
の逆変換手段に供給し、この逆変換された信号を1ビッ
ト毎に交互に組み合わせることによって、再生された符
号化信号を容易に復号することができるようになった。
【図1】本発明によるディジタル信号の符号化及び復号
化を行う装置の一例のブロック図である。
化を行う装置の一例のブロック図である。
【図2】本発明によるディジタル信号の符号化及び復号
化を行う装置の他の例のブロック図である。
化を行う装置の他の例のブロック図である。
【図3】従来のNRZI変換を行う回路の構成図であ
る。
る。
【図4】図3に示すNRZI変換を説明するための図で
ある。
ある。
【図5】従来のI−NRZI変換を行う回路の構成図で
ある。
ある。
【図6】図5に示すI−NRZI変換を説明するための
図である。
図である。
【図7】I−NRZI変換を説明するための図である。
1 入力端子 2 スイッチ 3a、3b 8−9変換回路 4a、4b 加算器(エクスクルーシブオア回路) 5a、5b 1ビット分の遅延器 6 スイッチ 7 記録アンプ 8 記録ヘッド T 磁気テープ 11 再生ヘッド 12 再生アンプ 13 ビタビ復号器等のパーシャルレスポンスのクラス
4の検出回路 14 スイッチ 15a、15b 9−8変換回路 16 スイッチ 17 出力端子
4の検出回路 14 スイッチ 15a、15b 9−8変換回路 16 スイッチ 17 出力端子
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H03H 17/00 A 8842−5J H03M 7/14 B 9382−5K // H03M 5/06 9382−5K
Claims (10)
- 【請求項1】 ディジタル信号の符号化方法において、 (a) 上記ディジタル信号を第1及び第2の出力端子から
1ビット毎に交互に出力する (b) 上記第1及び第2の出力端子から出力された上記デ
ィジタル信号に対し、それぞれNRZI変換後にDCフ
リーとなるような変換を施す (c) 上記ステップ(b) で得た2つの出力を1ビット毎に
交互に組合わせるとともに、実質的にI−NRZI変換
されたディジタル信号を得るようにしたディジタル信号
の符号化方法。 - 【請求項2】 請求項1記載のディジタル信号の符号化
方法において、 上記ステップ(c) は、上記ステップ(b) で得た2つの出
力を1ビット毎に交互に組合わせ、組合わされたディジ
タル信号に対してI−NRZI変換を行うようにしたデ
ィジタル信号の符号化方法。 - 【請求項3】 請求項1記載のディジタル信号の符号化
方法において、 上記ステップ(c) は、上記ステップ(b) で得た2つのデ
ィジタル信号に対してそれぞれI−NRZI変換を行
い、I−NRZI変換の行われたディジタル信号を1ビ
ット毎に交互に出力するようにしたディジタル信号の符
号化方法。 - 【請求項4】 ディジタル信号の符号化装置において、 上記ディジタル信号を第1及び第2の出力端子から1ビ
ット毎に交互に出力する切換手段と、 上記第1の出力端子から出力された上記ディジタル信号
に対し、NRZI変換後にDCフリーとなる変換を施す
第1の変換手段と、 上記第2の出力端子から出力された上記ディジタル信号
に対し、NRZI変換後にDCフリーとなる変換を施す
第2の変換手段と、 上記第1の変換手段の出力及び上記第2の変換手段の出
力が供給され、上記第1の変換手段の出力及び上記第2
の変換手段の出力を1ビット毎に交互に組合わせるとと
もに、実質的にI−NRZI変換されたディジタル信号
を得る符号化手段とを備えるディジタル信号の符号化装
置。 - 【請求項5】 請求項4記載のディジタル信号の符号化
装置において、 上記符号化手段は、 上記第1の変換手段の出力と上記第2の変換手段の出力
とを1ビット毎に交互に出力するスイッチ手段と、 一方の入力として上記スイッチ手段の出力が供給される
エクスクルーシブオア回路と、 上記エクスクルーシブオア回路の出力を2ビット分遅延
させて上記エクスクルーシブオア回路の他方の入力とし
て出力する遅延回路とからなるディジタル信号の符号化
装置。 - 【請求項6】 請求項4記載のディジタル信号の符号化
装置において、 上記符号化手段は、 上記第1の変換手段の出力が一方の入力として供給され
る第1のエクスクルーシブオア回路と、 上記第1のエクスクルーシブオア回路の出力を1ビット
分遅延させて上記第1のエクスクルーシブオア回路の他
方の入力として出力する第1の遅延回路と、 上記第2の変換手段の出力が一方の入力として供給され
る第2のエクスクルーシブオア回路と、 上記第2のエクスクルーシブオア回路の出力を1ビット
分遅延させて上記第2のエクスクルーシブオア回路の他
方の入力として出力する第2の遅延回路と、 上記第1及び第2のエクスクルーシブオア回路の出力を
1ビット毎に交互に出力するスイッチ手段とからなるデ
ィジタル信号の符号化装置。 - 【請求項7】 ディジタル信号の復号装置において、 上記ディジタル信号を切換手段の第1及び第2の出力端
子から1ビット毎に交互に出力し、上記第1及び第2の
出力端子から出力された上記ディジタル信号に対し、そ
れぞれNRZI変換後にDCフリーとなるような変換を
施し、変換されたディジタル信号を1ビット毎に交互に
組合わせるとともに、実質的にI−NRZI変換するこ
とにより符号化したディジタル信号をパーシャルレスポ
ンスのクラス4で検出する検出手段と、 上記検出手段の出力を第3及び第4の出力端子から1ビ
ット毎に交互に出力する切換手段と、 上記第3の出力端子から出力された上記ディジタル信号
に対し、上記第1の出力端子から出力された上記ディジ
タル信号に対する変換と逆の変換を施す上記第3の変換
と、 上記第2の出力端子から出力された上記ディジタル信号
に対し、上記第2の出力端子から出力された上記ディジ
タル信号に対する変換と逆の変換を施す上記第4の変換
と、 上記第3の変換手段の出力及び上記第4の変換手段の出
力が供給され、上記第3の変換手段の出力及び上記第4
の変換手段の出力を1ビット毎に交互に組合わせる統合
手段とを備えるディジタル信号の復号装置。 - 【請求項8】 ディジタル信号の符号化復号化方法にお
いて、 (a) 上記ディジタル信号を第1及び第2の出力端子から
1ビット毎に交互に出力する (b) 上記第1及び第2の出力端子から出力された上記デ
ィジタル信号に対し、それぞれNRZI変換後にDCフ
リーとなるような変換を施す (c) 上記ステップ(b) で得た2つのディジタル信号を1
ビット毎に交互に組合わせるとともに、実質的にI−N
RZI変換されたディジタル信号を得る (d) 上記ステップ(c) で得たディジタル信号をパーシャ
ルレスポンスのクラス4で検出する (e) 上記ステップ(c) で得たディジタル信号を第3及び
第4の出力端子から1ビット毎に交互に出力する (f) 上記第3及び第4の出力端子から出力された上記デ
ィジタル信号に対し、それぞれ上記ステップ(b) と逆の
変換を施す (g) 上記ステップ(f) で得た2つのディジタル信号を1
ビット毎に交互に組合わせるようにしたディジタル信号
の符号化復号化方法。 - 【請求項9】 請求項8記載のディジタル信号の符号化
復号化方法において、 さらにステップ(c) と(d) の間に、 (c')上記ステップ(c) で得たディジタル信号を記録媒体
に記録する (c")上記記録媒体に記録されたディジタル信号を再生す
る ステップを有するようにしたディジタル信号の符号化復
号化方法。 - 【請求項10】 請求項9記載のディジタル信号の符号
化復号化方法において、 上記記録媒体は、磁気記録媒体であるようにしたディジ
タル信号の符号化復号化方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10362695A JPH0846526A (ja) | 1994-05-25 | 1995-04-27 | ディジタル信号の符号化方法、装置、復号装置及び符号化復号化方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6-111180 | 1994-05-25 | ||
JP11118094 | 1994-05-25 | ||
JP10362695A JPH0846526A (ja) | 1994-05-25 | 1995-04-27 | ディジタル信号の符号化方法、装置、復号装置及び符号化復号化方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0846526A true JPH0846526A (ja) | 1996-02-16 |
Family
ID=26444249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10362695A Pending JPH0846526A (ja) | 1994-05-25 | 1995-04-27 | ディジタル信号の符号化方法、装置、復号装置及び符号化復号化方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0846526A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0886275A1 (en) * | 1996-10-11 | 1998-12-23 | SANYO ELECTRIC Co., Ltd. | Digital recording method, digital disk, digital disk recording device, and digital disk reproducing device |
WO1999013458A1 (fr) * | 1997-09-05 | 1999-03-18 | Sony Corporation | Enregistreur magnetique et procede d'enregistrement, lecteur magnetique et procede de lecture, enregistreur/lecteur magnetique et procede d'enregistrement/lecture |
EP0932258A1 (en) * | 1996-10-13 | 1999-07-28 | SANYO ELECTRIC Co., Ltd. | Method and circuit for digital modulation and method and circuit for digital demodulation |
US6163421A (en) * | 1997-09-05 | 2000-12-19 | Sony Corporation | Azimuth magnetic recording and reproducing apparatus and method employing waveform equalization |
KR100448281B1 (ko) * | 2001-08-30 | 2004-09-10 | 주식회사 대우일렉트로닉스 | 그룹화 된 가중치 블록을 이용한 균형 부호화 및 복호화방법 |
CN105991160B (zh) * | 2015-02-12 | 2018-09-28 | 浙江大华技术股份有限公司 | 一种信号处理装置 |
-
1995
- 1995-04-27 JP JP10362695A patent/JPH0846526A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1336964A1 (en) * | 1996-10-11 | 2003-08-20 | SANYO ELECTRIC Co., Ltd. | Digital disk recording apparatus, and digital disk reproduction apparatus, with DC component reduction |
EP0886275A4 (en) * | 1996-10-11 | 2000-03-08 | Sanyo Electric Co | DIGITAL RECORDING METHOD, DIGITAL DISK, DIGITAL DISK RECORDING DEVICE, AND DIGITAL DISK PLAYER |
US6198710B1 (en) | 1996-10-11 | 2001-03-06 | Sanyo Electric Co., Ltd. | Digital recording method, digital disk, digital disk recording device, and digital disk reproducing device |
US6324138B1 (en) | 1996-10-11 | 2001-11-27 | Sanyo Electric Co., Ltd. | Digital disk recording and reproduction apparatus |
EP0886275A1 (en) * | 1996-10-11 | 1998-12-23 | SANYO ELECTRIC Co., Ltd. | Digital recording method, digital disk, digital disk recording device, and digital disk reproducing device |
EP0932258A1 (en) * | 1996-10-13 | 1999-07-28 | SANYO ELECTRIC Co., Ltd. | Method and circuit for digital modulation and method and circuit for digital demodulation |
EP0932258A4 (en) * | 1996-10-13 | 1999-12-08 | Sanyo Electric Co | DIGITAL MODULATION METHOD AND CIRCUIT AND DIGITAL DEMODULATION METHOD AND CIRCUIT |
EP1087532A1 (en) * | 1996-10-13 | 2001-03-28 | SANYO ELECTRIC Co., Ltd. | Digital modulation method, digital modulation circuit, digital demodulation circuit and digital demodulation method |
US6654425B1 (en) | 1996-10-13 | 2003-11-25 | Sanyo Electric Co., Ltd. | Method and circuit for digital modulation and method and circuit for digital demodulation |
WO1999013458A1 (fr) * | 1997-09-05 | 1999-03-18 | Sony Corporation | Enregistreur magnetique et procede d'enregistrement, lecteur magnetique et procede de lecture, enregistreur/lecteur magnetique et procede d'enregistrement/lecture |
US6163421A (en) * | 1997-09-05 | 2000-12-19 | Sony Corporation | Azimuth magnetic recording and reproducing apparatus and method employing waveform equalization |
KR100448281B1 (ko) * | 2001-08-30 | 2004-09-10 | 주식회사 대우일렉트로닉스 | 그룹화 된 가중치 블록을 이용한 균형 부호화 및 복호화방법 |
CN105991160B (zh) * | 2015-02-12 | 2018-09-28 | 浙江大华技术股份有限公司 | 一种信号处理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6744580B2 (en) | Method and apparatus for reproducing data and method and apparatus for recording and/or reproducing data | |
JP4179639B2 (ja) | マルチチャンネル情報信号の算術符号化/復号化 | |
EP0758825A1 (en) | Method and apparatus for generating dc-free sequences with conveying partial information by the sequence of codeword digital sums of successive codewords | |
KR100189906B1 (ko) | 비터비 복호화방법 및 그 회로 | |
JP2821223B2 (ja) | 再生装置 | |
US5657013A (en) | Data recording apparatus | |
JP4138031B2 (ja) | n−ビットソースワードから対応したm−ビットチャネルワードへの符号化装置、並びに、逆向きの復号化装置 | |
US6055664A (en) | Encoding device and decoding device suitable for dubbing | |
JPH0846526A (ja) | ディジタル信号の符号化方法、装置、復号装置及び符号化復号化方法 | |
JP3976343B2 (ja) | デジタル情報信号の送信、記録及び再生 | |
KR920006997B1 (ko) | 디지탈데이터변복조회로와 디지탈데이터변조방법 | |
JP2002539706A (ja) | 変換がパリティ反転であるようなnビット・ソースワードから対応するmビット・チャネルワードへのエンコーディング及びその逆を行うデコーディング | |
JPH08235785A (ja) | 記録信号変調装置、記録信号復調装置、記録信号変調方法および記録信号復調方法 | |
JPH11154873A (ja) | 符号化回路、符号化方法、ディジタル信号伝送装置およびディジタル磁気記録装置 | |
JPS62190997A (ja) | 複合カラ−映像信号のデイジタル磁気記録再生装置 | |
KR950003636B1 (ko) | 디지탈 변/복조 부호 룩업 테이블 | |
JPS6168775A (ja) | テレビジヨン信号デイジタル記録再生装置 | |
JPS58162142A (ja) | デイジタル信号伝送方式 | |
JP2979551B2 (ja) | 情報データ処理装置 | |
JPH08147893A (ja) | ディジタル信号処理方法およびその装置 | |
JPH05109202A (ja) | デイジタル記録再生装置 | |
JPS60248025A (ja) | 2進デ−タ変換・復号方式 | |
JP3319287B2 (ja) | プリコーダ | |
JP3928186B2 (ja) | ディジタル信号記録装置および再生装置 | |
JP2732565B2 (ja) | 符号化装置 |