KR100708429B1 - 파워 시퀀서 제어 회로 - Google Patents

파워 시퀀서 제어 회로 Download PDF

Info

Publication number
KR100708429B1
KR100708429B1 KR1020027017070A KR20027017070A KR100708429B1 KR 100708429 B1 KR100708429 B1 KR 100708429B1 KR 1020027017070 A KR1020027017070 A KR 1020027017070A KR 20027017070 A KR20027017070 A KR 20027017070A KR 100708429 B1 KR100708429 B1 KR 100708429B1
Authority
KR
South Korea
Prior art keywords
power
loads
signal
power supply
master
Prior art date
Application number
KR1020027017070A
Other languages
English (en)
Other versions
KR20030014267A (ko
Inventor
덜리레이몬드에스.
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20030014267A publication Critical patent/KR20030014267A/ko
Application granted granted Critical
Publication of KR100708429B1 publication Critical patent/KR100708429B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electronic Switches (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Dc-Dc Converters (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Sources (AREA)

Abstract

복수의 부하에 전력을 연속적으로 인가하는 시스템 및 방법이 개시된다. 이 시스템은 슬레이브 또는 마스터로서 이러한 다른 시스템과 함께 동작할 수 있다. 마스터로서 동작할 때, 본 시스템은 턴온되자 마자 활성화되어, 그의 출력 채널에 연결된 부하에 전력을 연속적으로 인가하기 시작한다. 슬레이브로서 동작할 때, 본 시스템은 먼저 그것이 연결되어 있는 마스터로부터 인에이블 입력 신호를 수신해야 한다. 마스터/슬레이브의 지정은 스위치로 선택가능하다. 즉, 직렬 연결된 유닛은, 어떠한 배선 변경도 없이, 단일로부터 복수의 마스터로, 또는 그 반대로 재구성될 수 있다. 본 발명의 새로운 시스템은 부착된 모든 부하에 동시에 전원을 투입으로 인해 야기되는 시동 전류 서지를 제거하여, 소자 상에서의 스트레스를 감소시킴으로써, 전력 분배 네트워크에 대한 신뢰성을 개선하고 비용을 줄인다.
전원 시퀀서, 서지 전류, 분배 네트워크, 마스터, 슬레이브, 스트레스

Description

전원 시퀀서 제어 회로{POWER SEQUENCER CONTROL CIRCUIT}
본 발명은 전력 제어에 관한 것으로서, 특히 전자 회로에 대한 전력 인가를 조정하는 것에 관한 것이다.
US-A-3 205 368은 복수의 부하의 활성화 및 비 활성화를 제어하는 장치를 개시한다. 각 부하의 활성화는, 부하들이 동시에 활성화되지 못하도록 연속적인 방식으로 이루어진다. 릴레이 권선을 포함하는 복수의 회로 소자들은 부하들의 연속적인 활성화 간에 시간 지연을 야기시킨다.
US-A-5 563 455는 전력 분배를 시퀀싱하고 제어하는 방법 및 장치를 개시한다. AC 전원 시퀀서/제어기는 제 1 부하에 연결된 제 1 출력을 통하는 전류를 감지하고, 감지된 전류가 제 1 임계 전압을 초과하여 제 1 부하가 턴온되었음을 나타내면, AC 전원 시퀀서/제어기는 제 2 부하에 연결된 제 2 출력에 전력을 제공하여 제 2 부하를 턴온시킨다.
전자 시스템은 종종 몇 개의 모듈로 이루어지는 바, 각 모듈은 공통 소스로부터 AC 전력을 얻는다. 또한, 전자 장비에서 이용되는 전원 장치는 특징적으로, 시동시 높은 순간 전류를 요구한다. 따라서, 모든 모듈을 동시에 스위칭시키게 되면, 상당량의 결합 시동 전류가 야기될 수 있다. 이러한 동시 시동과 관련된 과잉의 과도 전류는 강한 자계 또는 전압 스파이크를 유도할 수 있는 바, 이는 전자 장치에 과도한 스트레스를 주어, 전자 장치를 고장낼 수 있다.
복수의 장치의 동시 작동으로부터 비롯되는 높은 누적 시동 전류는 종종 랙 장착(rack-mounted)식의 전자 테스트 시스템에 있어서 문제가 된다. 이러한 시스템은 전형적으로 몇 개의 전자 테스트 장비 및 기구들로 이루어지는 바, 이들은 장비 랙 내에 함께 장착되어 동일한 AC 전원에 플러깅된다. 랙은 일반적으로 단일의 마스터 전원 스위치를 갖는 바, 이 스위치가 닫히면, 랙 내의 모든 장비는 한 번에 활성화된다. (주목할 사항으로서, 전력 공급 정지(power outage)로 인해 라인을 통해 되돌아오는 전력 또한 전원 스위치를 턴온시킬 때와 동일한 과도 전류를 생성할 수 있다.) 쇄도 시동 전류(inrush startup currents)라고도 일컬어지는 시동 전류가 부가될 수 있기 때문에, 결합 과도 전류는 손상을 야기시키킬 정도로 충분히 높아지게 된다.
이러한 문제의 또 하나의 예는 개인용 컴퓨터 내의 분산형 전원 장치이다. 현대의 개인용 컴퓨터의 중앙 프로세서는 동작 속도 및 처리력이 크게 증가하였다. 하지만, 이러한 성능의 개선과 함께, 복잡성 및 전류 소모도 증가했다. 29,000개의 트랜지스터 만을 포함하는 최초의 IBM 개인용 컴퓨터에서 이용되는 CPU는 단지 5MHz의 클럭 속도에서 동작했으며, 단지 0.05A의 동작 전류 만을 필요로 했다. 오늘날, AMD의 애슬론(Athlon) 프로세서 등의 CPU는 2,200만 개의 트랜지스터를 포함하고, 1GHz 이상의 클럭 속도에서 동작하며, 그리고 35A의 동작 전류를 소모한다. 컴퓨터 전원 장치는 CPU 뿐 아니라, 디스크 드라이브, 주변 회로 카드, 주변 모듈 등을 지원해야 한다. 컴퓨터가 최초로 스위치 온되면, 이러한 다양한 부하가 동시에 걸리게 되어, 전원 장치는 상당히 큰 쇄도 전류를 지원해야 하는 부담을 갖게 되는데, 이는 큰 자계 및 전압 스파이크를 야기시킨다. 큰 과도 전류와 관련된 전자계 또한 이러한 시스템의 초기화를 방해할 수 있다.
일반적으로, 전자 전원 장치에는 서지 저지기(surge arrestor) 및 소프트 시동 회로(soft-start circuit) 등의 보호 장치가 포함된다. 이러한 장치는 라인 전압 서지의 영향을 완화시키고 시동 전류의 크기를 감소시킴에 있어서의 효력을 제한한다. 이러한 조치에도 불구하고, 피크 시동 전류는 종종 전원 장치의 정격 정상 상태 전류 보다 상당히 더 커진다. 상기 설명한 바와 같이, 복수의 전원 장치의 결합 시동 전류는 전자기 효과를 유도할 정도로 충분히 높아질 수 있다. 이러한 현상은 전원 장치 또는 지원 회로를 방해할 수 있고, 서지 저지기 등에는 적합하지 않다. 또한, 이러한 집합적인 시동 전류는 주전원 및 관련 스위칭 소자에 심각한 과부하가 걸리게 한다.
상기 설명한 것 등의 신뢰성 문제는 비용에 관련된다. 동시 시동 전류가 가해지는 전원 부품은 필연적으로 과도하게 구성된다. 설계 엔지니어의 통상적인 "최악의 경우"의 기준은 장치의 허용 오차가, 공칭 동작 조건을 훨씬 초과할 수도 있는 시동 전류 요구에 의한 고장을 피할 수 있도록 충분해야 한다고 규정하고 있다. 불행히도, 보다 큰 변압기, 보다 무거운 스위치 컨택 등은 전형적으로 비용이 든다. 큰 쇄도 전류를 공급하는 회로와, 전압 및 자기 서지에 견디는 출력 모듈과 관련하여, 비용이 부가된다. 따라서, 동시 시동 전류의 허용 요구는 전력 분배 소자의 배용을 증가시킨다.
상기 설명한 문제를 고려하면, 동시 시동 전류를 피할 수 있도록 복수의 부하에 전력을 인가하는 자동 시스템을 구비하는 것이 바람직하다. 이 시스템은 전력 손실 및 복구의 경우에도 정상적으로 재시동을 행할 수 있어야 한다. 이 시스템은 AC 또는 DC 기반의 전원으로 동작할 수 있는 것이 유익하다. 또한, 이 시스템은 비싸지 않아야 하며, 예를 들어 컴퓨터 주변 장치, 테스트 장비 랙, 자동화된 제조 라인 등의 다양한 응용에 있어서 전력 시퀀싱을 행하도록 용이하게 적용가능해야 한다.
상기 설명한 문제의 대부분은 전력 시퀀싱 시스템 및 방법에 의해 해결된다. 본원에 개시되는 시스템은 주전원에 복수의 부하를 연속적으로 연결함으로써, 시동 전류를 시간에 대해 분배하며, 부품 스트레스 및 서지 전류와 관련된 간섭 가능성을 최소화한다. 이 시스템은 최초의 전력을 인가하는 동안, 또는 전력 정지 이후 전력을 복구하는 동안에도 동작한다. 이 시스템은 간단하고 비싸지 않으며, 그리고 다양한 제품 내에 통합된다. 또한, 이 시스템은 집적 회로에 용이하게 제조되거나, 온칩 주변 장치로서 기존 IC의 기판 상에 배치될 수 있다.
한 세트의 제어가능한 전력 스위칭 소자와, 타이밍, 신호 분배 및 제어를 위한 관련 회로로 이루어지는 전원 시퀀서가 고려된다. 전력 스위칭 소자는 분배 회로를 통해 논리 천이(logic transition)의 점진적으로 지연된 버젼을 수신한다. 따라서, 스위칭 소자는 상기 회로에 의해 시간적 시퀀스(timed sequence)로 활성화되며, 복수의 부하들을 전원에 연속적으로 연결시킨다. 부하들은 동시에 연결되는 것이 아니라 단계적으로 연결되기 때문에, 결합 시동과 관련된 대량의 전류를 피할 수 있다. 이러한 설계의 또 다른 특징은 직렬 연결된 복수의 전원 시퀀서의 성능이다. 즉, 직렬 연결된 각 시퀀서는 이전 시퀀서가 그 시퀀스를 완료한 후에만 인에이블된다. 예를 들어, 시퀀서(A 및 B)는 각각 8개의 부하를 지원하고, B는 A에 의해 인에이블된다고 가정하자. 최초로 전력이 인가되면, 시퀀서(A)는 그의 8개의 부하를 규칙적인 간격으로 전원에 연결시킨다. 시퀀서(B)는 시퀀서(A)의 부하중에서 8번째 부하가 연결될 때 까지 활성화되지 않으며 그 부하들은 전원으로부터 분리된다. 8번째 부하가 연결되면, 시퀀서(A)는 시퀀서(B)를 인에이블시킴으로써, 시퀀서(B)가 그 8개의 부하들을 순차적으로 연결할 수 있게 한다. 실제로, 이러한 2개의 직렬 연결된 시퀀서는 16개의 부하 용량을 갖는 단일 시퀀서로서 동작한다. 임의의 많은 시퀀서들이 이러한 방식으로 연결될 수 있는 바, 각 시퀀서는 다음 시퀀서를 인에이블시키고, 그 자신은 이전 시퀀서에 의해 인에이블된다.
예시적인 실시예에서, 전원 시퀀서는 논리 제어 타이머 및 시프트 레지스터로 이루어지는 바, 상기 시프트 레지스터는 복수의 부하에 전력을 분배하는 일련의 릴레이를 활성화한다. 릴레이는 고정된 시간 간격으로 연속적으로 동작하며, 이에 따라 전력이 모든 부하들에 한 번에 인가되는 것이 아니라 단계적으로 인가된다. 결과적으로, 전력이 부하들에 동시에 인가되는 경우 보다 피크 시동 전류가 훨씬 더 낮아진다. 예를 들어, 16개의 동일한 전기 부하들을 포함하는 테스트 랙에서, 전원 시퀀서는 쇄도 전류를 모든 부하들이 동시에 동작하는 경우에 요구되는 쇄도 전류의 1/16로 감소시킨다. 시동 시퀀스를 제어하는 논리는 마스터 또는 슬레이브 모드중 어느 하나로 동작하도록 구성될 수 있다. 마스터 모드에서, 시동 시퀀스는 시스템이 활성화되자 마자 시작된다. 한편, 슬레이브 모드에서는, 시퀀싱이 시작되기 전에 인에이블 입력 신호가 요구된다. 이러한 특징은, 많은 수의 부하를 포함하거나, 또는 부하들이 광범위하게 분리되어 있는 상황에서도 이용할 수 있도록, 복수의 전원 시퀀서를 "직렬 연결(daisy-chain)"할 수 있게 한다.
주목할 사항으로서, 임의의 경우에서는, 복수의 부하를 갖는 시스템은 수동으로 온라인이 되어, 전력이 부하에 연속적으로 인가될 수 있기는 하지만, 이것은 전력 정지에 대해 시스템을 보호하지 못한다. 전력 정지 이후 시스템 전력이 갑자기 복구될 때, 종종 전류 서지가 발생한다. 전력 정지가 발생했을 때 동작하고 있던 모든 장치들은 전력이 복구될 때 동시에 재시동되기 때문에, 종종 큰 결합 시동 전류를 야기시킨다. 이에 따라, 단순히 복수의 부하들에 전력을 수동으로 시퀀싱하는 것 만으로는 전류 서지에 대해 시스템을 보호하지 못한다.
본원에서 설명하는 시스템은 AC 및 DC 전력 분배 모두에 적용될 수 있고, 많은 응용들에 대해, 전원 장치 및 입력 회로의 비용을 최소화하고 EMI 방출을 감소시키는 데에 유익하게 적용될 수 있다. 본 시스템은 비싸지 않고 일정 규모로 제조할 수 있으며, 저 비용의 집적 회로로서 쉽게 제조될 수 있다. 따라서, 이 시스템은 전력 스트립(power strip) 등의 제품에 부가 가치 특징으로서 포함될 수 있다.
상기 설명한 시스템에 부가하여, 본 발명은 복수의 부하들에 전력을 연속적으로 인가하는 방법을 제공한다. 이 방법은 전압 단계의 시퀀스를 생성하는 단계를 포함하는 바, 여기서 시퀀스 내의 각 전압 단계는 이전의 단계에 대해 소정 간격 만큼 지연된다. 점진적으로 지연된 일련의 전압 단계들은 전력 스위칭 소자를 작동시키는 바, 이러한 전력 스위칭 소자는 개별적인 부하에 전력을 전달한다.
본 발명의 다른 목적 및 장점은 첨부 도면을 참조하여 설명되는 하기의 상세한 설명으로부터 보다 명확해질 것이다.
도 1은 본원에서 설명되는 전력 시퀀싱 시스템의 예시적인 실시예의 블록도이다.
도 2는 클럭, 시프트 레지스터 및 전력 스위칭 소자들의 상대적인 타이밍을 보여주는 전원 시퀀서에 대한 타이밍도이다.
도 3은 시퀀서의 전력 스위칭 부분의 일 실시예를 나타낸다.
도 4는 전원 시퀀서의 일 실시예의 프론트 패널 레이아웃, 및 직렬로 배열되어 있는 복수의 시퀀스들의 연결을 나타낸다.
도 5는 복수개의 전원 시퀀서들을 함께 연결할 때에 이용되는 마스터/슬레이브 회로의 일 실시예를 나타낸다.
본 발명은 많은 변경 및 대안적인 형태를 갖지만, 본원에서는 특정한 실시예에 대해 예시적으로 설명한다. 주목할 사항으로서, 본원에 개시되는 내용은 예시적인 것으로서, 본 발명은 개시된 특정 형태로 한정되지 않는다. 본 발명은 첨부된 청구항에 의해 규정되는 본 발명의 정신 및 범위 내에 있는 모든 변경, 등가 및 대안을 포함한다.
하기의 설명은 랙 장착식의 테스트 시스템에 이용하기 위한 전원 시퀀서의 일 실시예에 관한 것이다. 이러한 예시적인 실시예는 본 발명의 시스템의 기본적인 원리를 설명하기 위해 제시된 것으로서, 본 발명의 시스템 및 방법은 개시된 실시예에 한정되지 않는다. 반대로, 본 발명의 시스템 및 방법은 매우 광범위한 전력 분배 및 제어 응용들에 이용될 수 있는 바, 그 몇개의 예에 대해 하기에서 설명한다.
도 1은 전원 시퀀서의 일 실시예의 블록도이다. 여기에서 원으로된 항목 번호는 신호 라인들의 그룹, 즉 버스를 나타낸다. 버스 내의 개별적인 신호 라인은 버스 항목 번호-라인 번호로 표시된다. 예를 들어, 시프트 레지스터(18)의 8번째 출력을 MOSFET 구동기 모듈(26)의 대응 입력에 연결하는 신호 라인은 22-8로 표시된다. 도 1에서 버스 신호의 수는 신호 라인의 시작점 부근에 표기되어 있다. 또한, 하기의 설명에서, 논리 신호는 "하이" 및 "로우"라 불리는 2개의 가능한 상태를 갖는 것으로 가정한다.
도 1의 실시예에서, 모든 전력은 궁극적으로 AC 라인(52)으로부터 나온다. AC 라인은, AC-DC 전원 장치(10)에 연결되는 바, 이는 내부 회로에 12V를 제공한다. AC 라인은 또한 릴레이 모듈(38)에 연결된다. 본 실시예에서, 릴레이 모듈은 시퀀서 출력 버스(40 및 42) 상의 8개의 부하 채널에 선택적으로 전력을 인가하기 위한 8개의 릴레이 쌍을 포함한다. 특정의 적용에 따르면, 이러한 릴레이들은 통상의 전자 기계적 장치이거나, 또는 임의 타입의 고체 릴레이가 될 수 있다. AC-DC 전원 장치(10)의 12V 출력은 선형 조정기 또는 DC-DC 스위칭 전원 장치(12)에 의해 5V로 하향 조정된 다음 논리에 분배된다. 본 실시예에서, 클럭 발생기(16)는 시퀀서에 대한 타이밍 소스의 역할을 하고, 수정 발진기, 멀티바이브레이터 또는 적절한 타이밍 신호를 제공할 수 있는 유사한 장치가 될 수 있다. 클럭 발생기(16)는 신호 라인(17) 상의 펄스 시퀀스를 시프트 레지스터들(18 및 20)에 제공하는 바, 본 실시예에서 시프트 레지스터들(18 및 20)은 분배 네트워크의 역할을 한다. 시프트 레지스터는 일반적으로 디지털 논리 설계에 이용되는 클럭 구동 다단식 장치이다. 시프트 레지스터의 입력에서의 논리 레벨은 버킷 브리게이드(bucket-brigade) 방식으로 그 단(state)들을 통해 연속적으로 클럭된다. 시프트 레지스터들(18 및 20)의 경우에는, 각 단에 출력 라인이 연결되기 때문에, 입력 상태는 시프트 레지스터에 의해 지연 및 분배된다. 시프트 레지스터들(18 및 20)은 제어 논리(14)에 의해 리셋 상태로 유지된다. 리셋 상태에 있는 동안, 이들은 클럭 발생기로부터의 펄스를 무시하며, 그들의 출력 라인들(22 및 24)은 모두 로우가 된다. 제어 논리(14)가 리셋 상태를 유지하는 기간은 전원 시퀀서가 마스터로서 동작하는지, 아니면 슬레이브로서 동작하는 지에 의존하는 바, 이는 마스터/슬레이브 모드 신호 라인(44)의 상태에 의해 결정된다. 전원 시퀀서가 마스터로서 동작하는 경우, 리셋 상태는 전원 온/오프 스위치(46)가 스위치 온이 된 후 짧은 초기화 기간에 이어 해제된다. 하지만, 시퀀서가 슬레이브로서 동작하는 경우, 리셋 상태는 마스터가 슬레이브 인에이블 전송 라인(48) 및 슬레이브 인에이블 리턴 라인(50)을 통해 인에이블 출력 신호를 전송할 때 까지 유지된다. 이러한 동작 모드에 의해, 몇 개의 전원 시퀀서가 직렬로 연결될 수 있게 되어, 보다 많은 수의 부하, 또는 멀리 위치하는 부하를 연속적으로 활성화시킬 수 있게 된다. 인에이블 신호는 마스터로부터 슬레이브에 대해 DC 절연되기 때문에, 1개의 마스터에 의해 구동될 수 있는 슬레이브의 수는 제한되지 않는다.
본 실시예에서 시프트 레지스터들(18 및 20)은 8개의 단들을 포함하는 바, 그 입력들에서의 논리 레벨을 클럭의 각 천이시에 연속적인 단을 통해 전달한다. 각 단에서의 논리 레벨은 각 핀, 즉 버스들(22 및 24) 상에 발생된다. 이러한 경우, 제 1 시프트 레지스터(18)에 대한 직렬 입력은 하이 논리 레벨로 하드 와이어되고, 제 2 시프트 레지스터(20)에 대한 입력은 이전 시프트 레지스터(18)의 마지막 단에 연결된다. 따라서, 리셋 상태가 제거되자 마자, 시프트 레지스터들(18 및 20)은 제 1 시프트 레지스터(18)의 각 단을 통해 논리 하이를 연속적으로 전달한 다음, 동일한 방법으로 제 2 시프트 레지스터(18)의 각 단을 통해 논리 하이를 연속적으로 전달함으로써 클럭 발생기에 응답한다. 시프트 레지스터들(18 및 20)의 출력들은 MOSFET 모듈들(26 및 28) 의해 버퍼링되어, 릴레이 모듈(38) 내의 릴레이들을 작동시킨다. 이러한 이벤트의 시퀀스는 도 2의 타이밍도에 나타나있다.
도 1의 실시예에 나타낸 몇 개의 신호들의 논리 상태는 도 2에서 시간의 함수로서 나타난다. 주목할 사항으로서, 각 트레이스에 대한 항목 번호는 대응하는 신호의 항목 번호에 100을 더함으로써 얻어진다. 예를 들어, (시프트 레지스터(18)의 세 번째 출력인) 신호(22-3)의 천이를 나타내는 트레이스는 122-3로 나타낸다. 모든 타이밍은 클럭(117)에 관련되며, 천이는 클럭의 상승 에지 상에서 발생하는 것으로 (임의로) 가정한다. 즉, 수직 점선은 동시 발생을 나타낸다. 도시된 실시예에서, 클럭 주기는 약 0.5초이다. 따라서, 예를 들어 트레이스(140-2 및 14-4)의 상승 에지는 1.0초 떨어져 있다. 하지만, 클럭 주기는 응용에 따라 0.1초부터 몇 시간까지 될 수 있다.
도 2의 트레이스들(122-1 내지 122-8)은, 논리 하이가 클럭(117)의 주기에 부합하여 시프트 레지스터(18)의 단들을 통해 어떻게 전달되는 지를 나타내다. 트레이스들(124-1 내지 124-8)에서 분명한 바와 같이, 이것은 시프트 레지스터(20)의 경우에도 그러하다. 주목할 사항으로서, 시프트 레지스터(20)에서의 첫 번째 상태 변경은 시프트 레지스터(18)의 마지막 (여덟 번째) 단의 상태가 변경될 때 까지 일어나지 않는다. 이는 시프트 레지스터들이 직렬로 연결되어있음을 나타낸다. 하기에서 보다 상세히 설명되는 바와 같이, 각각의 시퀀서 메인 출력 채널은 양극(double-pole) 연결을 포함한다. 즉, 2개의 스위칭 소자들이 각 부하에 결합되어, 부하를 전원에 연결하기 위해서는 2개의 스위칭 소자들을 모두 닫아야 한다. 예를 들어, 도 1의 출력 채널은 신호 라인(40-5 및 40-6)을 포함하는 바, 신호 라인(40-5)은 부하를 전원의 하이측에 연결하고, 신호 라인(40-6)은 부하를 전원의 로우측에 연결한다. 따라서, 이 회로는 제 2 릴레이에 의해 완료된다. 이는 도 2에서 클럭 트레이스(117)와 트레이스들(140-2, 140-4 및 142-8) 간의 관계로부터 분명해진다. 예를 들어, 시프트 레지스터(18)의 제 1 출력(신호 라인(22-1))은 MOSFET(신호 라인(32-1))에 의해 버퍼링되며, 출력 채널(1)과 관련된 2개의 릴레이들중 하나(신호 라인(40-1))를 작동시킨다. 유사하게, 시프트 레지스터(18)의 제 2 출력(신호 라인(22-2))은 MOSFET(신호 라인(32-2)에 의해 버퍼링되고, 나머지 릴레이(신호 라인(40-2))를 작동시킴으로써, 출력 채널(1)의 연결을 완료한다. 이는 도 2에서 140-2의 상승 에지와 122-2의 상승 에지를 연결하는 점선에 의해 표시된다.
도 1에서 MOSFET 구동기 모듈들(26 및 28)은 각각 8개의 MOSFET 트랜지스터를 포함한다. 이러한 MOSFET은 개별적인 장치이거나, 집적 회로로서 결합될 수 있다. 대안적인 실시예에서는, 릴레이 코일을 구동시킬 수 있는 다른 타입의 전류 증폭 디바이스, 예를 들어 바이폴라 트랜지스터가 이용될 수 있다. 각 시프트 레지스터의 출력은 버스(22 및 24)를 통해 MOSFET의 게이트에 연결된다. 시프트 레지스터단이 하이가 되면, 대응하는 출력 라인이 각 MOSFET의 게이트를 하이로 구동시켜 이를 턴온시킨다. 각 MOSFET의 드레인은 모듈(38) 내의 릴레이 코일에 연결되며, 각 부하에 대해서는 2개의 MOSFET 및 2개의 릴레이가 있다. MOSFET 구동기에는 또한 LED 모듈(34 및 36)이 결합되어, 각 부하 채널에 1개의 LED가 관련되며, 각 LED는 대응하는 채널이 활성화될 때(즉, 관련된 MOSFET이 모두 턴온될 때) 점등된다. 따라서, 예를 들어 모듈(34) 내의 LED(3)는 라인들(32-5 및 32-6)에 연결된 입력들을 갖는 NOR 게이트에 의해 구동되는 바, 이 라인들이 로우가 될 때 점등된다. 이것은 출력 채널(3)에 관련된 2개의 릴레가 모두 닫혔음을 나타내는 역할을 한다.
예로서, 도 3은 MOSFET 구동기 모듈(28) 및 릴레이 모듈(38)의 여덟 번째 출력 채널과 관련된 회로를 예시한다. 주목할 사항으로서, 220 VAC 라인(52)의 2개의 위상들 각각은 릴레이에 연결되는 바, 라인(52-1) 상의 φ1은 상부 릴레이(58)에 연결되고, 라인(52-2) 상의 φ2는 하부 릴레이(60)에 연결된다. 릴레이가 닫히면, 이는 출력 라인(42-7 또는 42-8)을 통해 그의 관련 위상을 출력 소켓(62)에 연결한다. 상기 설명한 바와 같이, MOSFET 구동기 모듈은 릴레이 모듈(38)의 각 릴레이에 대해 MOSFET을 포함한다. 도 3에 나타낸 2개의 MOSFET(54 및 56)은 시프트 레지스터의 여덟 번째 출력쌍인 24-7 및 24-8에 의해 구동된다. 상부 릴레이(58)는 버스 라인(30-7)을 통해 MOSFET(54)에 연결되고, 하부 릴레이(60)는 버스 라인(30-8)을 통해 MOSFET(56)에 연결된다. 어떠한 MOSFET이 스위치 온되면, 이는 그 각각의 릴레이 코일을 통과하는 전류를 줄인다. 이에 의해, 보통 개방되어 있는 릴레이 접촉이 닫혀, 220 VAC 라인의 위상중 하나를 부하에 연결한다. 본 실시예에서, 부하에 대한 연결을 완료하기 위해서는 2개의 릴레이가 모두 닫혀야 하기 때문에, 하나의 부하와 다음 부하 간의 활성화 간격은 1.0초이다. 대안적인 실시예들에서, 라인의 전압은 110 VAC 또는 DC 값이 될 수 있으며, 상기 간격은 더 크거나 더 작게 될 수 있다.
도 4a는 전원 시퀀서의 대안적인 실시예의 프론트 패널을 도시한다. 유닛을 턴온 또는 턴오프시키는 전원 스위치(64 및 66), 및 유닛을 마스터 또는 슬레이브(하기에서 보다 상세히 설명함)로서 구성하는 모드 스위치(68 및 70)가 제공된다. LED들(72)의 열은 어느 출력이 활성인지를 나타낸다. 또한, (전화의 벽 잭에 이용되는 것과 동일한 타입의) 모듈러 RJ-11 잭의 쌍이 제공되는 바, 이중 하나의 잭(74)이 입력이고, 나머지 잭(76)은 출력이다. 이러한 잭들 각각과 관련되는 LED(78 및 80)는 언제 대응하는 입력 또는 출력이 활성인지를 나타낸다.
전원 시퀀서는 출력 용량을 증가시키기 위해 용이하게 결합될 수 있다. 2개 또는 그 이상의 시퀀서가 RJ-11 또는 다른 커넥터를 이용하여 서로 연결될 수 있다. (RJ-11 커넥터가 특히 저렴하고 용이하게 입수할 수 있는 것으로 여겨진다.) 전원 시퀀서는, 도 4b에 도시된 바와 같이, 지정된 마스터의 출력을 지정된 슬레이브의 입력에 연결함으로써 마스터 및 슬레이브로서 연결될 수 있다. 활성화되면, 마스터는 상기 설명한 방법으로 그 출력에 전력을 연속적으로 인가한다. 하지만, 슬레이브는 마스터가 그의 시퀀스를 완료할 때 까지 오프를 유지한 다음, 그 출력에 연속적으로 전원을 넣기 시작한다. 따라서, 마스터/슬레이브의 결합 동작은 2배의 채널을 갖는 단일 시퀀서의 동작과 같다. 또한, 이러한 방식으로 복수의 전원 시퀀서를 직렬로 연결할 수 있는 바, 여기서 각 시퀀서는 다음 시퀀서를 인에이블시킨다. 이는 단일 전원 시퀀서의 성능을 임의의 복수의 부하에게로 확장한다. 도 4b에 도시된 연결 방식에 부가하여, 복수의 시퀀서의 결합 동작은 각 시퀀서가 마스터 또는 슬레이브로서 적절하게 구성될 것을 요구한다. 상기 설명한 바와 같이, 이것은 도 4b의 실시예에서 프론트 패널의 모드 스위치를 이용함으로써 행해진다. 주목할 사항으로서, 어떠한 수의 전원 시퀀서가 직렬로 연결될 수 있기는 하지만, 그 직렬 연결의 첫 번째 것 만이 마스터가 될 수 있으며, 나머지 시퀀서들은 모두 슬레이브로서 구성되어야 한다. 이에 의해, 마스터에 의해 인에이블 출력 신호가 발생되어, 슬레이브로부터 슬레이브로 릴레이될 수 있다. 모드 스위치가 전원 시퀀서를 마스터 또는 슬레이브로서 재구성할 수 있는 능력은 매우 유익하다. 예를 들어, 복잡한 시스템은 1개의 마스터와 99개의 슬레이브를 갖는 100개의 직렬 연결된 전원 시퀀서로 이루어진다. 모드 스위치를 이용하여, 이러한 시스템은 어떠한 배선 변경도 없이 50개의 마스터와 50개의 슬레이브를 갖는 시스템으로 쉽게 재구성될 수 있다.
마스터/슬레이브 상호 연결의 중요한 고유 특징은, 잡음 내성(noise immunity)이 매우 높다는 것이다. 전원 시퀀서의 슬레이브 입력은 시퀀서 회로의 나머지 것들로부터 절연되며, 이에 따라 직렬 시퀀서의 직렬 결합에 있어서의 각 시퀀서는 다른 모든 것들로부터 분리된다. 또한, 슬레이브를 인에이블시키기 위해서는 비교적 높은 신호 레벨이 요구된다. 결과적으로, 직렬로 연결될 수 있는 전원 시퀀서의 수는 누적 잡음에 의해 한정되지 않으며, 환경 잡음에 의해 슬레이브가 잘못 트리거링될 가능성이 낮아진다. 이를 달성하는 회로의 실시예가 도 5에 나타나있다.
도 5는 마스터(82)의 일부를 나타내는 바, 이는 도 1에 나타낸 MOSFET 모듈(38) 내의 MOSFET(86)을 포함한다. 이 MOSFET(86)의 부하는 단순함을 위해 레지스터로서 나타내었지만, 실제로는 (도 3에 나타낸) 릴레이의 1차 코일 및 다른 구성 요소를 포함한다. 또한, MOSFET(86)은 슬레이브(84) 내의 인에이블 릴레이(90)를 구동시킨다. 마스터(82)와 슬레이브(84) 간의 연결은 2개의 컨덕터 케이블에 의해 이루어지는 바, 이중에서 하나의 컨덕터(92)는 인에이블 릴레이(90)에 12V를 공급하고, 그 리턴 경로(94)는 MOSFET(86)을 통과하는 릴레이 전류를 줄인다. 마스터/슬레이브 인터페이스의 고유하게 높은 잡음 내성으로 인해, 이러한 케이블은 전형적으로 100 피트(ft.) 정도의 길이를 갖는다. 그 공칭 부하(88) 및 슬레이브 내의 인에이블 릴레이(90)에 병렬로, MOSFET(86)은 마스터 출력 잭(76)과 관련된 LED(80)도 구동시킨다. 이 LED는 슬레이브 인에이블 신호가 활성임을 나타낸다. 유사하게, 슬레이브 입력 잭(74)과 관련된 LED(78)는 인에이블 릴레이(90)에 병렬로 연결되며, 슬레이브가 마스터로부터 인에이블 입력 신호를 수신하고 있음을 나타내는 데에 이용된다. 주목할 사항으로서, 도 5에서, 릴레이(90)는 마스터(82)를 슬레이브(84)로부터 분리시킴으로써, 둘 사이의 전기적인 간섭은 무시할 수 있을 정도가 된다. 또한, 보다 많은 슬레이브를 부가하더라도, 잡음 감수성을 악화시키지 않는다.
본 발명의 시스템 및 방법은 본원에 개시되는 예시적인 실시예에 한정되지 않는다. 상기 전원 시퀀서가 다양한 전력 분배 응용에 적용될 수 있음은 명백하다. 예를 들어, 이 기술은 큰 복수 소자의 전기 표지(sign)에 유익한 바, 이러한 경우에는 큰 시동 전류가 시간에 따라 분배됨으로써, 스위치 및 배선 상에서의 스트레스를 줄일 수 있다. 이는 또한, 컴퓨터 및 다른 전자 장비의 전원 장치의 비용을 절약할 수 있다. 즉, 복수의 부하를 동시에 시동시켜야 하는 필요성을 없앰으로써, 견고하지만 바싼 소장의 이용을 피할 수 있다. 단순함 및 저비용으로 인해, 본 발명의 설계는 대랑 생산을 가능하게 한다.
본원에 개시된 전원 시퀀서의 예시적인 실시예는 개별적인 구성 요소 또는 모듈을 포함한다. 하지만, 본 발명의 시스템 및 방법은 이러한 실시에 한정되지 않으며, 다양한 실행 장치에 의한 실시에 적절하다. 예를 들어, 논리 및 제어 기능은 프로그램가능한 논리 내에서 실시되거나, 또는 저비용의 범용 마이크로제어기를 이용하여 실시될 수 있다. 결과적으로, 비용을 절약하고, 공간을 감소시키며, 제조성을 개선시킨다.
대부분의 전원 시퀀서 회로는 집적 회로 내에 결합될 수 있는 것으로 간주된다. 고전력 응용에 있어서 그 예외는, 실제 전력 스위칭 소자일 것이다. 하지만, 중간 전력 레벨을 포함하는 많은 경우에 있어서, 반도체 스위치가 전자 기계적 릴레이에 의해 대체될 수 있다. 따라서, 전체 시퀀서를 단일 IC 또는 하이브리드로 할 수 있다. 이에 따라, 전원 시퀀서 IC는 전력 스트립 또는 랩탑 컴퓨터 등의 기존의 많은 제품에 대한 저가의 개선책이 될 수 있다.
본원의 개시의 이익을 갖는 당업자라면 본 발명이 복수의 전기 부하에 대한 전력을 시퀀싱하는 시스템 및 방법을 제시한다는 것을 알 수 있을 것이다. 본 발명의 다양한 양상의 다른 변형 및 대안적인 실시예가 본원의 설명에 비추어 당업자에게 명백해질 것이다. 본원에 개시된 부하 활성화 간격 및 전력 출력 채널의 수 및 순서 등의 상세한 사항은 특정 실시예를 예시하는 것이다.
본 발명은 전자 회로에 전력을 인가하는 분야를 포함하는 복수의 산업적인 응용에 적용할 수 있다. 본원의 개시의 이익을 갖는 당업자라면 본 발명이 복수의 부하에 전력을 연속적으로 인가하는 시스템 및 방법을 제공한다는 것을 알 수 있을 것이다. 본 발명의 시스템은 인에이블 신호를 수신하는 슬레이브로서, 또는 인에이블 신호를 생성하는 마스터로서 동작할 수 있는 바, 이들 모두는 복수의 회로 부하에 동시에 전원을 넣음으로써 야기되는 시동 전류 서지를 제거하기 위한 것이다. 하기의 청구항은 이러한 모든 변형 및 수정을 포함하며, 이에 따라 상세한 설명 및 도면은 한정적인 것이 아닌 예시적인 것으로서 간주되어야 한다.

Claims (33)

  1. 복수의 부하를 전원에 연결하기 위한 방법으로서,
    제 1 연결 회로를 통해, 제 1 복수의 부하 각각을 클럭 신호의 연속적인 천이에 의해 결정되는 소정의 시간 간격에서 상기 전원에 연속적으로 연결하는 단계와, 여기서 상기 제 1 접속 회로는 제 3 접속 회로로부터 인에이블 입력 신호를 수신할 때 까지 상기 제 1 복수의 부하중 어느 것도 상기 전원에 연결하지 않으며; 그리고
    상기 제 1 복수의 부하중 마지막 부하를 상기 전원에 연결함과 동시에, 제 2 복수의 부하를 상기 전원에 연결하기 위해 제 2 연결 회로에 인에이블 신호를 전송하는 단계를 포함하는 것을 특징으로 하는 복수의 부하를 전원에 연결하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 제 1 복수의 부하를 상기 전원에 연결하는 단계는 상기 전원이 활성화된 이후 소정의 간격 동안 지연되는 것을 특징으로 하는 복수의 부하를 전원에 연결하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 전원은 220VAC 또는 110VAC 라인 전압인 것을 특징으로 하는 복수의 부하를 전원에 연결하기 위한 방법.
  4. 제 1 항에 있어서,
    상기 전원은 적어도 12V의 DC 전압인 것을 특징으로 하는 복수의 부하를 전원에 연결하기 위한 방법.
  5. 제 1 항에 있어서,
    상기 소정의 시간 간격은 적어도 0.016초인 것을 특징으로 하는 복수의 부하를 전원에 연결하기 위한 방법.
  6. 제 1 항에 있어서,
    상기 부하는 상기 전원으로부터 동작할 수 있는 디바이스 또는 시스템을 포함하는 것을 특징으로 하는 복수의 부하를 전원에 연결하기 위한 방법.
  7. 복수의 부하를 전원에 연결하는 시스템으로서,
    타이밍 신호원과;
    상기 타이밍 신호를 수신하고, 상기 타이밍 신호의 연속적인 천이에 의해 결정되는 복수의 점진적으로 지연된 신호들을 분배하는 분배 네트워크와;
    각각 상기 복수의 점진적으로 지연된 신호들중 하나에 의해 활성화되는 복수의 제어가능한 전력 스위칭 소자와; 그리고
    상기 제어가능한 전력 스위칭 소자가 모두 활성화될 때 인에이블 출력 신호를 발생시키고, 인에이블 입력 신호가 수신될 때 까지 상기 분배 네트워크의 동작을 금지시켜, 상기 인에이블 입력 신호가 수신된 이후 까지 상기 부하중 어느 것도 상기 전원에 연결되지 않게 하는 제어 회로를 포함하는 것을 특징으로 하는 복수의 부하를 전원에 연결하는 시스템.
  8. 제 7 항에 있어서,
    상기 제어 회로는 상기 전원이 최초로 활성화된 이후 소정의 간격 동안 상기 분배 네트워크의 동작을 금지시켜, 상기 전원이 최초로 활성화된 이후 상기 소정의 간격 이후 까지 상기 부하중 어느 것도 상기 전원에 연결되지 않도록 하는 것을 특징으로 하는 복수의 부하를 전원에 연결하는 시스템.
  9. 제 7 항에 있어서,
    상기 분배 네트워크는 직렬 입력 및 병렬 출력을 갖는 시프트 레지스터를 포함하는 것을 특징으로 하는 복수의 부하를 전원에 연결하는 시스템.
  10. 제 7 항에 있어서,
    상기 제어가능한 전력 스위칭 소자는 전자 기계적 릴레이 또는 고체 릴레이를 포함하는 것을 특징으로 하는 복수의 부하를 전원에 연결하는 시스템.
  11. 제 7 항에 있어서,
    상기 타이밍 신호원, 상기 제어 회로 및 상기 분배 네트워크는 집적 회로 상에서 결합되는 것을 특징으로 하는 복수의 부하를 전원에 연결하는 시스템.
  12. 제 7 항에 있어서,
    상기 분배 네트워크는 상기 전력 스위칭 소자를 활성화시킬 수 있는 전류 증폭 디바이스를 포함하는 것을 특징으로 하는 복수의 부하를 전원에 연결하는 시스템.
  13. 제 7 항에 있어서,
    상기 타이밍 신호원, 상기 제어 회로 및 상기 분배 네트워크는 실행 디바이스로서 구현되는 것을 특징으로 하는 복수의 부하를 전원에 연결하는 시스템.
  14. 제 13 항에 있어서,
    상기 실행 디바이스는 마이크로제어기를 포함하는 것을 특징으로 하는 복수의 부하를 전원에 연결하는 시스템.
  15. 연결 회로로서,
    제 1 전원 전압을 수신하는 제 1 입력 단자와;
    인에이블 입력 신호를 수신하는 제 2 입력 단자와;
    인에이블 출력 신호를 전송하는 제 1 출력 단자와; 그리고
    클럭 신호의 연속적인 천이에 의해 결정되는 간격들에서 상기 제 1 전원 전압을 복수의 부하 회로에 결합시키는 제 2 출력 단자 세트를 포함하고, 상기 복수의 부하 회로는 제 2 전원 전압에 연결하기 위한 다른 복수의 부하 회로로부터 분리된 별개의 회로이며,
    상기 연결 회로는, 제 3 연결 회로로부터 인에이블 입력 신호를 수신할 때 까지, 상기 제 1 복수의 부하중 어느 것도 상기 전원에 연결시키지 않는 것을 특징으로 하는 연결 회로.
  16. 제 15 항에 있어서,
    임의의 타이밍 신호를 점진적으로 지연시켜 된 타이밍 신호들을 전송하기 위한 분배 네트워크의 기능을 하는 구동기 및 시프트 레지스터를 더 포함하는 것을 특징으로 하는 연결 회로.
  17. 제 15 항에 있어서,
    점진적으로 지연된 타이밍 신호들에 의해 연속적으로 활성화되는 복수의 전력 스위칭 소자들을 더 포함하는 것을 특징으로 하는 연결 회로.
  18. 제 15 항에 있어서,
    상기 연결 회로는 제 2 그룹의 마스터 및 슬레이브 유닛과 직렬로 결합되는 제 1 그룹의 마스터 및 슬레이브 유닛으로서 구성됨으로써, 상기 제 2 그룹 내의 마스터는 상기 제 1 그룹 내의 마스터로부터 전송되는 인에이블 입력 신호를 무시하도록 구성될 수 있는 것을 특징으로 하는 연결 회로.
  19. 복수의 부하를 전원에 연결하는 방법으로서,
    제 1 연결 회로에 의해, 클럭 신호의 복수의 연속적인 천이중 각각의 것에 응답하여 제 1 복수의 부하 각각을 전원에 연속적으로 연결하는 단계와; 그리고
    상기 복수의 부하중 마지막 것을 상기 전원에 연결함과 동시에, 제 2 복수의 부하를 상기 전원에 연결하기 위해 제 2 연결 회로에 인에이블 출력 신호를 전송하는 단계를 포함하고,
    상기 제 1 연결 회로는 복수의 비트 위치를 포함하는 시프트 레지스터를 구비하고, 상기 각 비트 위치는 상기 복수의 부하중 하나의 각각의 전력 연결에 대응하며,
    상기 시프트 레지스터는 상기 클럭 신호의 소정의 연속적인 천이에 응답하여 소정의 비트 위치로부터의 인에이블 신호를 인접하는 비트 위치에 전달하고, 상기 제1 연결 회로는 또한 상기 전달에 응답하여 상기 인접하는 비트 위치에 대응하는 상기 각각의 전력 연결을 상기 전원에 연결하는 것을 특징으로 하는 복수의 부하를 전원에 연결하는 방법.
  20. 제 19 항에 있어서,
    상기 전원에 상기 제 1 복수의 부하를 연결하는 단계는 상기 전원이 활성화된 이후 소정의 간격 동안 지연되는 것을 특징으로 하는 복수의 부하를 전원에 연결하는 방법.
  21. 제 19 항에 있어서,
    상기 제 1 연결 회로는, 제 3 연결 회로로부터 인에이블 입력 신호를 수신할 때 까지, 상기 제 1 복수의 부하중 어느 것도 상기 전원에 연결하지 않는 것을 특징으로 하는 복수의 부하를 전원에 연결하는 방법.
  22. 제 19 항에 있어서,
    상기 전원은 220VAC 또는 110VAC 라인 전압이거나, 또는 적어도 12V의 DC 전압인 것을 특징으로 하는 복수의 부하를 전원에 연결하는 방법.
  23. 제 19 항에 있어서,
    상기 부하는 상기 전원으로부터 동작할 수 있는 디바이스 또는 시스템을 포함하는 것을 특징으로 하는 복수의 부하를 전원에 연결하는 방법.
  24. 복수의 부하를 전원에 연결하는 시스템으로서,
    타이밍 신호원과;
    상기 타이밍 신호를 수신하고, 복수의 점진적으로 지연된 신호들을 분배하는 분배 네트워크와, 여기서 상기 점진적으로 지연된 신호들 각각은 상기 타이밍 신호의 복수의 연속적인 천이 각각에 대응하여 표명되며;
    각각 상기 복수의 점진적으로 지연된 신호들중 대응하는 것의 표명에 의해 활성화되는 복수의 제어가능한 전력 스위칭 소자와;
    복수의 비트 위치를 포함하는 시프트 레지스터와, 여기서 상기 각 비트 위치는 상기 복수의 점진적으로 지연된 신호들 각각에 대응하고, 상기 시프트 레지스터는 상기 타이밍 신호의 소정의 연속적인 천이에 대응하여 소정의 비트 위치로부터의 인에이블 신호를 인접하는 비트 위치에 전달하며, 상기 분배 네트워크는 또한 상기 전달에 응답하여 상기 인접하는 비트 위치에 대응하는 상기 점진적으로 지연된 신호를 표명하며; 그리고
    상기 제어가능한 전력 스위칭 소자가 모두 활성화될 때 인에이블 출력 신호를 발생시키는 제어 회로를 포함하는 것을 특징으로 하는 복수의 부하를 전원에 연결하는 시스템.
  25. 제 24 항에 있어서,
    상기 제어 회로는 마스터 또는 슬레이브로서 구성될 수 있고,
    상기 제어 회로가 슬레이브로서 구성되는 경우, 상기 제어 회로는 인에이블 입력 신호를 수신할 때 까지 상기 분배 네트워크의 동작을 금지시킴으로써, 상기 인에이블 입력 신호를 수신한 이후 까지 상기 부하중 어느 것도 상기 전원에 연결되지 않는 것을 특징으로 하는 복수의 부하를 전원에 연결하는 시스템.
  26. 제 24 항에 있어서,
    상기 제어 회로는 상기 전원이 최초로 활성화된 이후 소정의 간격 동안 상기 분배 네트워크의 동작을 금지시킴으로써, 상기 전원이 최초로 활성화된 이후 소정의 간격 이후 까지 상기 부하중 어느 것도 상기 전원에 연결되지 않는 것을 특징으로 하는 복수의 부하를 전원에 연결하는 시스템.
  27. 제 24 항에 있어서,
    상기 제어가능한 전력 스위칭 소자는 전자 기계적 릴레이 또는 고체 릴레이를 포함하는 것을 특징으로 하는 복수의 부하를 전원에 연결하는 시스템.
  28. 제 24 항에 있어서,
    상기 타이밍 소스, 상기 제어 회로 및 상기 분배 네트워크는 집적 회로 상에서 결합되는 것을 특징으로 하는 복수의 부하를 전원에 연결하는 시스템.
  29. 제 24 항에 있어서,
    상기 분배 네트워크는 상기 전력 스위칭 소자를 활성화시킬 수 있는 전류 증폭 디바이스를 포함하는 것을 특징으로 하는 복수의 부하를 전원에 연결하는 시스템.
  30. 연결 회로로서,
    제 1 전원 전압을 수신하는 제 1 입력 단자와;
    인에이블 입력 신호를 수신하는 제 2 입력 단자와;
    인에이블 출력 신호를 전송하는 제 1 출력 단자와; 그리고
    클럭 신호의 복수의 연속적인 천이 각각에 응답하여 상기 제 1 전원 전압을 복수의 부하 회로 각각에 결합시키는 제 2 출력 단자 세트를 포함하고, 상기 복수의 부하 회로는 제 2 전원 전압에 연결하기 위한 다른 복수의 부하 회로로부터 분리된 별개의 회로이며,
    상기 연결 회로는, 제 3 연결 회로로부터 인에이블 입력 신호를 수신할 때 까지, 상기 제 1 복수의 부하중 어느 것도 상기 전원에 연결시키지 않는 것을 특징으로 하는 연결 회로.
  31. 제 30 항에 있어서,
    임의의 타이밍 신호를 점진적으로 지연시켜 된 타이밍 신호들을 전송하기 위한 분배 네트워크의 기능을 하는 구동기 및 시프트 레지스터를 더 포함하는 것을 특징으로 하는 연결 회로.
  32. 제 30 항에 있어서,
    점진적으로 지연된 타이밍 신호들에 의해 연속적으로 활성화되는 복수의 전력 스위칭 소자들을 더 포함하는 것을 특징으로 하는 연결 회로.
  33. 제 30 항에 있어서,
    상기 연결 회로는 제 2 그룹의 마스터 및 슬레이브 유닛과 직렬로 결합되는 제 1 그룹의 마스터 및 슬레이브 유닛으로서 구성됨으로써, 상기 제 2 그룹 내의 마스터는 상기 제 1 그룹 내의 마스터로부터 전송되는 인에이블 입력 신호를 무시하도록 구성될 수 있는 것을 특징으로 하는 연결 회로.
KR1020027017070A 2000-06-14 2001-03-09 파워 시퀀서 제어 회로 KR100708429B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/594,220 2000-06-14
US09/594,220 US6766222B1 (en) 2000-06-14 2000-06-14 Power sequencer control circuit
PCT/US2001/007549 WO2001096993A2 (en) 2000-06-14 2001-03-09 Control circuit for sequentially switching electrical loads

Publications (2)

Publication Number Publication Date
KR20030014267A KR20030014267A (ko) 2003-02-15
KR100708429B1 true KR100708429B1 (ko) 2007-04-18

Family

ID=24378028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027017070A KR100708429B1 (ko) 2000-06-14 2001-03-09 파워 시퀀서 제어 회로

Country Status (8)

Country Link
US (1) US6766222B1 (ko)
EP (1) EP1290537B1 (ko)
JP (1) JP4698120B2 (ko)
KR (1) KR100708429B1 (ko)
CN (1) CN1223921C (ko)
DE (1) DE60106438T2 (ko)
TW (1) TW523655B (ko)
WO (1) WO2001096993A2 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020080480A (ko) * 2001-01-11 2002-10-23 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 전력 관리 방법 및 디바이스
US6993417B2 (en) * 2001-09-10 2006-01-31 Osann Jr Robert System for energy sensing analysis and feedback
US7253732B2 (en) * 2001-09-10 2007-08-07 Osann Jr Robert Home intrusion confrontation avoidance system
US20030088795A1 (en) * 2001-11-02 2003-05-08 Sun Microsystems, Inc. In-rush current controller
US7444532B2 (en) * 2001-12-03 2008-10-28 Dell Products L.P. System and method for autonomous power sequencing
US20030177404A1 (en) * 2002-03-14 2003-09-18 Jorgenson Joel A. Power distribution control system and method for limiting transient current conditions in computer architectures
US6968465B2 (en) * 2002-06-24 2005-11-22 Hewlett-Packard Development Company, L.P. Multiple server in-rush current reduction
GB2390237C (en) * 2002-06-25 2007-01-08 Olsen Electronics Ltd A power distribution system
US6801146B2 (en) * 2002-11-14 2004-10-05 Fyre Storm, Inc. Sample and hold circuit including a multiplexer
US8144106B2 (en) * 2003-04-24 2012-03-27 Samsung Electronics Co., Ltd. Liquid crystal display and driving method thereof
US7151327B2 (en) * 2003-06-20 2006-12-19 Bruce Merdjan System and method for supply distribution
WO2005015584A2 (en) * 2003-08-06 2005-02-17 Biosource, Inc Power efficient flow through capacitor system
DE10344285A1 (de) * 2003-09-24 2005-05-12 Infineon Technologies Ag Prozessor-Anordnung, Textilgewebestruktur, Flächenverkleidungsstruktur und Verfahren zum Weiterleiten von elektrischer Energieversorgung zwischen einer Vielzahl einander örtlich benachbart angeordneter Prozessorelemente
US20050134119A1 (en) * 2003-12-18 2005-06-23 Bliley Paul D. Time slotting power switching
CN1731336A (zh) * 2004-08-06 2006-02-08 鸿富锦精密工业（深圳）有限公司 多设备依序启动的电路系统及方法
JP4346033B2 (ja) * 2005-03-22 2009-10-14 株式会社リコー 電源装置および画像形成装置
WO2008114342A1 (ja) * 2007-03-16 2008-09-25 Fujitsu Microelectronics Limited 電源スイッチ回路及び半導体集積回路装置
CN101226810B (zh) * 2007-12-18 2011-08-03 江苏万工科技集团有限公司 一种用于电子多臂机上的防浪涌方法
CN201174061Y (zh) * 2008-02-22 2008-12-31 鸿富锦精密工业（深圳）有限公司 时序控制电路
US8103387B2 (en) * 2008-04-28 2012-01-24 Lockheed Martin Corporation Adaptive power system
CN101807105B (zh) * 2009-02-17 2014-12-10 国家电网公司 时序控制电路
JP4788804B2 (ja) * 2009-06-01 2011-10-05 株式会社デンソー 電子制御装置
CN102347633B (zh) * 2010-08-03 2013-12-25 联想(北京)有限公司 一种电源模块和电源系统
JP5539141B2 (ja) * 2010-09-29 2014-07-02 キヤノン株式会社 通信システム及びその制御方法
US8680710B2 (en) * 2010-12-17 2014-03-25 Texas Instruments Incorporated Analog power sequencer and method
TWI431445B (zh) 2010-12-22 2014-03-21 Ind Tech Res Inst 控制系統與其初始化方法
CN102591441B (zh) * 2011-01-12 2016-08-03 国网山东省电力公司鄄城县供电公司 电源供应系统
CN102857085A (zh) * 2011-06-28 2013-01-02 鸿富锦精密工业（深圳）有限公司 电子装置
US8832341B2 (en) 2011-09-27 2014-09-09 International Business Machines Corporation Dynamically determining a primary or slave assignment based on receiving a power signal from the cable at the port of a device
JP2015503806A (ja) * 2012-01-13 2015-02-02 トムソン ライセンシングＴｈｏｍｓｏｎ Ｌｉｃｅｎｓｉｎｇ 周辺機器に対する電力の供給を制御する装置および方法
US9411407B2 (en) 2012-12-12 2016-08-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Sequential power up of devices in a computing cluster based on relative commonality
US9360908B2 (en) 2012-12-12 2016-06-07 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Sequential power up of devices in a computing cluster based on device function
US9836104B2 (en) * 2013-01-30 2017-12-05 Hewlett Packard Enterprise Development Lp Power sequencing by slave power sequencers sharing a command bus
US9148056B2 (en) 2014-01-08 2015-09-29 Freescale Semiconductor, Inc. Voltage regulation system for integrated circuit
US9323272B2 (en) 2014-06-30 2016-04-26 Freescale Semiconductor, Inc. Integrated circuit with internal and external voltage regulators
US9348346B2 (en) 2014-08-12 2016-05-24 Freescale Semiconductor, Inc. Voltage regulation subsystem
CN104932314A (zh) * 2015-06-16 2015-09-23 山东超越数控电子有限公司 一种多个电源排序器的简易级联与监视方法
US10212658B2 (en) * 2016-09-30 2019-02-19 Kinetic Technologies Systems and methods for managing communication between devices
US10630293B2 (en) * 2017-03-31 2020-04-21 Adanced Micro Devices, Inc. High speed transmitter
US20200019229A1 (en) * 2018-07-11 2020-01-16 Qualcomm Incorporated Power sequencing based on active rail
CN112231000A (zh) * 2020-10-14 2021-01-15 北京百瑞互联技术有限公司 一种快速低功耗soc睡眠唤醒控制方法、装置及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699390A (en) * 1971-09-23 1972-10-17 Kenneth L Blakeslee Electronic sequential switch
US4144552A (en) * 1977-04-21 1979-03-13 Dan Sibalis Sequential timing circuitry

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3205368A (en) 1961-01-17 1965-09-07 Honeywell Inc Control apparatus for controlling a plurality of loads
US3714519A (en) * 1970-10-05 1973-01-30 J Swinea Solid state timer
US4692817A (en) * 1977-11-30 1987-09-08 Morgan Industries, Inc. Programmed conversation recording system
US4172525A (en) * 1977-12-09 1979-10-30 Bell & Howell Company Document sorter
US4296449A (en) * 1979-08-27 1981-10-20 General Electric Company Relay switching apparatus
US4443709A (en) * 1982-04-08 1984-04-17 Honeywell Information Systems Inc. Frequency responsive system power sequencer
US4593349A (en) * 1982-07-22 1986-06-03 Honeywell Information Systems Inc. Power sequencer
US4500795A (en) * 1982-09-30 1985-02-19 Hochstein Peter A Electrical timing control switch
JPS6061816A (ja) * 1983-09-13 1985-04-09 Fujitsu Ltd 電源制御回路方式
JPS60112126A (ja) * 1983-11-24 1985-06-18 Fujitsu Ltd 電源集中制御装置
US4769555A (en) * 1985-10-01 1988-09-06 Pulizzi Engineering Inc. Multi-time delay power controller apparatus with time delay turn-on and turn-off
US4674031A (en) * 1985-10-25 1987-06-16 Cara Corporation Peripheral power sequencer based on peripheral susceptibility to AC transients
EP0430671A2 (en) 1989-12-01 1991-06-05 International Business Machines Corporation Power sequencing
CA2025110C (en) * 1990-09-12 1996-10-15 Jacques Bourgouin Method and device for driving multiple latching relays
JPH04145834A (ja) * 1990-10-04 1992-05-19 Nec Corp 順序制御機能付き電源投入切断装置
US5424903A (en) * 1993-01-12 1995-06-13 Tandy Corporation Intelligent power switcher
US5398001A (en) * 1993-06-02 1995-03-14 National Semiconductor Corporation Self-timing four-phase clock generator
US5430598A (en) * 1994-10-20 1995-07-04 Rodolfo; Eulogio F. Programmable time interval power strip
US5563455A (en) 1995-02-27 1996-10-08 Sun Microsystems, Inc. Method and apparatus for sequencing and controlling power distribution
US5644174A (en) * 1996-03-22 1997-07-01 Sun Microsystems, Inc. Universal AC sequencer for a server
US5763960A (en) * 1997-02-27 1998-06-09 International Business Machines Corporation Power supply controlled operation sequencing method and apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699390A (en) * 1971-09-23 1972-10-17 Kenneth L Blakeslee Electronic sequential switch
US4144552A (en) * 1977-04-21 1979-03-13 Dan Sibalis Sequential timing circuitry

Also Published As

Publication number Publication date
TW523655B (en) 2003-03-11
KR20030014267A (ko) 2003-02-15
JP4698120B2 (ja) 2011-06-08
EP1290537A2 (en) 2003-03-12
WO2001096993A2 (en) 2001-12-20
CN1223921C (zh) 2005-10-19
CN1436328A (zh) 2003-08-13
EP1290537B1 (en) 2004-10-13
DE60106438T2 (de) 2005-03-03
WO2001096993A3 (en) 2002-08-01
DE60106438D1 (de) 2004-11-18
US6766222B1 (en) 2004-07-20
JP2004503996A (ja) 2004-02-05

Similar Documents

Publication Publication Date Title
KR100708429B1 (ko) 파워 시퀀서 제어 회로
EP0709962B1 (en) System for suppressing power transients when connecting a disk drive in an operating RAID system
US6262566B1 (en) DC-to-DC controller having a multi-phase synchronous buck regulator
US6101076A (en) Electromagnetic safety enhancement circuit for universal serial bus systems
US7467309B2 (en) Point of load regulator having a pinstrapped configuration and which performs intelligent bus monitoring
TW463097B (en) Hot plug control of MP based computer system
US20080126814A1 (en) Hot-Swap Power Controller Generating Sequenced Power-Good Signals
US7555665B2 (en) Method and apparatus of disabling converters in a power module
JP2009531934A (ja) 容量帰還を用いる信号ドライバのための方法およびシステム
JP2010055474A (ja) シリアルバスシステム及びハングアップスレーブリセット方法
CN112131165A (zh) 用于集成电路的方法和系统
US7489167B2 (en) Voltage detection and sequencing circuit
CN117667487A (zh) 嵌入式设备及其自恢复电路
US7080264B2 (en) Methods and apparatus for providing microprocessor firmware control of power sequencing on a CPCI card
KR101139135B1 (ko) Ｉ２ｃ 또는 단일 와이어 브로드캐스트 인터페이스를 위한구성 가능한 데이터 포트
JP3435941B2 (ja) データ転送システム及びコンピュータシステム並びに活線挿抜用機能回路基板
US7602163B2 (en) Coupled inductor output regulation
JP2002169634A (ja) 活線挿抜装置
US20070043893A1 (en) Bus communication apparatus and bus communication method
CN109739158B (zh) 一种m.2连接器供电控制电路
CN216751712U (zh) 电源延时电路及热插拔装置
CN116909365A (zh) 一种基于龙芯ls2k0500芯片的全国产化通用bmc板卡
CN116954343A (zh) 一种多个多相电源控制器的控制系统及方法
CN115220558A (zh) 电源供应电路及计算系统
CN101799714A (zh) 一种插槽电源控制方法及装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 11