CN112131165A - 用于集成电路的方法和系统 - Google Patents

用于集成电路的方法和系统 Download PDF

Info

Publication number
CN112131165A
CN112131165A CN202010410596.8A CN202010410596A CN112131165A CN 112131165 A CN112131165 A CN 112131165A CN 202010410596 A CN202010410596 A CN 202010410596A CN 112131165 A CN112131165 A CN 112131165A
Authority
CN
China
Prior art keywords
terminal
circuit
address
slave device
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010410596.8A
Other languages
English (en)
Inventor
田渕善久
神谷知德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN112131165A publication Critical patent/CN112131165A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/404—Coupling between buses using bus bridges with address mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0052—Assignment of addresses or identifiers to the modules of a bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本公开涉及用于集成电路的方法和系统。本发明涉及用于更改第一从设备和第二从设备的地址的集成电路、系统和方法，其中每个从设备都连接到同一主机。本技术的各种实施方案可提供用于集成电路的方法和系统。该系统可提供最多两个集成电路(即，从设备)，该两个集成电路连接到主机设备(即，主设备)并且被配置为与主机设备通信。集成电路中的至少一个可包括第一接口和第二接口，其中第二接口以与第一接口相反的方式连接到主机。

Description

用于集成电路的方法和系统
技术领域
本发明涉及用于更改第一从设备和第二从设备的地址的集成电路、系统和方法，其中每个从设备都连接到同一主机。
背景技术
许多系统需要由单个主机设备控制的多个从设备。在一些情况下，从设备彼此完全相同，并且具有公共的第一地址。然而，每个从设备都可能需要独立于其他从设备进行操作，因此可能期望的是将每个从设备的第一地址更改为相对于其他从设备的地址唯一的新地址。用于更改第一地址的常规方法需要附加的引脚和/或需要对从设备独立地供电以更改第一地址，这增加了每个从设备和/或系统的总成本。
发明内容
本发明涉及用于更改第一从设备和第二从设备的地址的集成电路、系统和方法，其中每个从设备都连接到同一主机。
本技术的各种实施方案可提供用于集成电路的方法和系统。该系统可提供最多两个集成电路(即，从设备)，该两个集成电路连接到主机设备(即，主设备)并且被配置为与主机设备通信。集成电路中的至少一个可包括第一接口和第二接口，其中第二接口以与第一接口相反的方式连接到主机。
本发明解决的技术问题是，用于更改多个从设备的默认地址的常规电路和方法需要附加的引脚和/或需要对从设备独立地供电以更改默认地址，这增加了每个从设备和/或系统的总成本。
根据第一方面，一种集成电路包括：第一端子对；第一接口电路，该第一接口电路包括：第二时钟端子；以及第二数据端子；开关电路，该开关电路连接在第一输入端子对和第一接口电路之间，其中开关电路被配置为将第一端子对中的每个端子选择性地连接到第二时钟端子和第二数据端子；以及控制电路，该控制电路连接到开关电路和第一接口电路，并且包括：第三时钟端子，该第三时钟端子连接到第二数据端子；以及第三数据输入端子，该第三数据输入端子连接到第二时钟端子。
在一个实施方案中，控制电路包括第二接口电路和寄存器。
在一个实施方案中，开关电路包括：第一开关，该第一开关被适配为将第一输入端子对中的第一端子选择性地连接到第二时钟端子和第二数据端子中的一者；以及第二开关，该第二开关被适配为将第一输入端子对中的第二端子选择性地连接到第二时钟端子和第二数据端子中的一者。
在一个实施方案中，控制电路被配置为根据时钟信号和数据信号生成输出信号；并且开关电路响应于来自控制电路的输出信号。
在一个实施方案中，第一端子对包括：第一数据端子，该第一数据端子被配置为接收时钟信号；以及第一时钟端子，该第一时钟端子被配置为接收数据信号。
在一个实施方案中，第一接口电路具有第一地址并且控制电路具有不同于第一地址的第二地址。
根据第二方面，一种用于更改第一从设备和第二从设备的地址的方法，其中每个从设备都连接到同一主机，该方法包括：经由公共通信总线在第一从设备的第一端子对和第二从设备的第二端子对处从主机接收第一通信信号；其中：在初始条件下，第一从设备和第二从设备具有相同的第一地址；并且第一通信信号包括第一地址；第二从设备包括：第一接口电路，该第一接口电路具有第一地址；以及第二接口电路，该第二接口电路具有第二地址；利用第一从设备识别第一地址；利用第一从设备确认第一通信信号；向第一从设备分配新地址，包括用新地址覆写第一地址；以及防止第二从设备识别第一通信信号，包括：将第一接口电路以反向方式连接到主机；以及将第二接口电路以正向方式连接到主机设备。
在一个实施方案中，该方法还包括：总线切换，该总线切换包括：将第一接口电路以正向方式连接到主机设备；以及将第二接口电路以反向方式连接到主机设备；经由公共通信总线在第一从设备和第二从设备的端子处从主机设备接收第二通信信号，其中第二通信信号包括第一地址；以及利用第二从设备识别第一地址。
根据第三方面，一种系统包括：主机设备，该主机设备包括：第一端子对，该第一端子对包括：第一时钟端子；以及第一数据端子；以及集成电路，该集成电路连接到主机设备并且包括：最多第一从设备和第二从设备；其中：第一从设备包括：第二端子对，该第二端子对包括：第二时钟端子，该第二时钟端子经由第一通信总线连接到第一时钟端子；以及第二数据端子，该第二数据端子经由第二通信总线连接到第一数据端子；并且第二从设备包括：第三端子对，该第三端子对包括：第三时钟端子，该第三时钟端子经由第二通信总线连接到第一数据端子；第三数据端子，该第三数据端子经由第一通信总线连接到第一时钟端子；第一接口电路，该第一接口电路包括第四端子对；开关电路，该开关电路连接在第三输入端子对和第一接口电路之间，其中开关电路被配置为将第三输入端子对中的每个输入端子选择性地连接到第四端子对；以及控制电路，该控制电路连接到开关电路和第一接口电路。
在一个实施方案中，第四端子对包括：第四时钟端子；以及第四数据端子；控制电路包括第五端子对，该第五端子对包括：第五时钟端子，该第五时钟端子连接到第四数据端子；以及第五数据端子，该第五数据端子连接到第五时钟端子；并且开关电路包括：第一开关，该第一开关被配置为将第三时钟端子选择性地连接到第四时钟端子和第四数据端子中的一个；以及第二开关，该第二开关被配置为将第三数据端子选择性地连接到第四时钟端子和第四数据端子中的一者。
本发明实现的技术效果是提供一种具有多个从设备的系统，其中可更改每个从设备的默认地址而无需附加的引脚或对从设备独立地供电。
附图说明
当结合以下示例性附图考虑时，可参照具体实施方式更全面地了解本技术。在以下附图中，通篇以类似附图标记指代各附图中的类似元件和步骤。
图1是根据本技术的示例性实施方案的系统的框图；
图2是根据本技术的示例性实施方案的集成电路的框图；
图3是根据本技术的示例性实施方案的集成电路的操作流程图；
图4是根据本技术的示例性实施方案的处于第一状态的接口电路的时序图；
图5是根据本技术的示例性实施方案的处于第二状态的接口电路的时序图；
图6是根据本技术的第一实施方案的系统的操作图；以及
图7是根据本技术的第二实施方案的系统的操作图。
具体实施方式
本技术可在功能块部件和各种加工步骤方面进行描述。此类功能块可通过被配置为执行指定功能并且实现各种结果的任何数量的部件来实现。例如，本技术可采用可执行多种功能的各种控制器、放大器、信号转换器、开关设备、电流源、电压源、逻辑门、存储器设备、半导体器件诸如晶体管、电容器等。此外，本技术可集成在任何数量的电子系统(诸如汽车、航空、“智能设备”、便携式设备和消费性电子产品)中，并且所描述的系统仅为本技术的示例性应用。
参照图1和图2，示例性系统100可被集成在电子设备(未示出)(诸如相机、移动电话、膝上型计算机等)中，以在各种部件之间提供通信和功能。例如，系统100可包括诸如微控制器的主机设备105(即，主设备)以及形成在印刷电路板(PCB)110上的一个或多个集成电路(即，从设备)。在各种实施方案中，PCB 110可经由通信总线与主机设备105通信，该通信总线包括数据线140和时钟线145。在各种实施方案中，数据线140在主机设备105与PCB110之间发射数据信号，并且时钟线在主机设备105与PCB 110之间发射时钟信号。根据示例性实施方案，系统100可被配置为I2C(内置集成电路)，其包括串行计算机总线。因此，数据线140可被称为串行数据线，并且时钟线150可被称为串行时钟线。
PCB 110可被配置为从主机设备105接收各种数据信号和时钟信号和向主机设备发射各种数据信号和时钟信号。例如，数据线140和时钟线145可将主机设备105和PCB 110彼此连接。PCB 110可包括可用于任意数量的功能的任意数量的子电路和/或设备。根据示例性实施方案，PCB 110可包括最多第一子电路115(即，第一从设备)和第二子电路120(即，第二从设备)。第一子电路115和第二子电路120中的每一个都可被配置为大规模集成电路。
第一子电路115和第二子电路120可被配置为与主机设备105通信。例如，第一子电路115和第二子电路120可连接到数据线140和时钟线145两者。在一个实施方案中，第一子电路115和第二子电路120可彼此基本上完全相同。另选地，第一子电路115和第二子电路120可彼此不同。在各种实施方案中，并且在初始状态期间，每个子电路115、120都可具有相同的第一地址(例如，地址XX)。根据示例性实施方案，每个子电路115、120都可被配置为用于控制致动器(未示出)的驱动电路。
第一子电路115和第二子电路120中的每一个都可包括时钟端子(SCL)和数据端子(SDA)。根据示例性实施方案，第一子电路115可包括第一时钟端子SCL1和第一数据端子SDA1。第一时钟端子SCL1可连接到时钟线145，并且第一数据端子SDA1可连接到数据线140。
第二子电路120可包括第二时钟端子SCL2和第二数据端子SDA2。根据示例性实施方案，第二子电路120可以与第一子电路115相反(反向)的方式连接。例如，第二时钟端子SCL2可连接到数据线140，并且第二数据端子SDA2可连接到时钟线145(称为反向连接)。第二子电路120可利用反向连接将第二子电路的第一地址更改为不同于第一地址的新地址。在示例性实施方案中，第二子电路120还可包括第一接口电路125、开关电路135、控制电路130和存储器230。
开关电路135可被配置为将第二数据端子SDA2选择性地连接到第一接口电路125和控制电路130。开关电路15还可将第二时钟端子SCL2选择性地连接到第一接口电路125和控制电路130。例如，开关电路135可直接连接到第二数据端子SDA2、第二时钟端子SCL2、第一接口电路125和控制电路130。
在示例性实施方案中，开关电路135可包括第一开关SW1和第二开关SW2。第一开关SW1可直接连接到第二时钟端子SCL2，并且第二开关SW2可直接连接到第二数据端子SDA2。根据示例性实施方案，开关电路135响应于来自控制电路130的控制信号CTRL。例如，第一开关SW1和第二开关SW2可根据控制信号CTRL的值来操作。
第一接口电路125可被配置为与主机设备105通信。在示例性实施方案中，第一接口电路125可包括时钟端子(CLOCK)和数据端子(DATA)。第一集成电路125的时钟端子可经由开关电路135连接到数据线140和时钟线145中的一者。类似地，第一集成电路125的数据端子可经由开关电路135连接到数据线140和时钟线145中的一者。此外，第一接口电路125可被配置为经由次级通信总线225与存储器230通信。
存储器230可被配置为存储数据，诸如地址和其他相关信息。存储器230可包括任何合适类型的存储器，诸如易失性和非易失性存储器设备。例如，存储器230可包括被配置为暂时存储数据(诸如第一地址)的任意数量的寄存器，诸如第一寄存器215和第二寄存器220。
控制电路130可包括被配置为与主机设备105通信的第二接口电路200。在示例性实施方案中，第二接口电路200具有第二地址SS。第二接口电路200可包括时钟端子(CLOCK)和数据端子(DATA)。第二集成电路200的时钟端子可经由开关电路135连接到数据线140和时钟线145中的一者。类似地，第二集成电路200的数据端子可经由开关电路135连接到数据线140和时钟线145中的一者。此外，第二接口电路200的数据端子可连接到第一接口电路125的时钟端子，并且第二接口电路的时钟端子可连接到第一接口电路125的数据端子。
控制电路130还可包括决策电路205，以实现开关电路135的更可靠的操作。例如，决策电路205可连接到第二接口电路200并且执行一个或多个功能，以确认主机设备105所发送的地址与第二接口电路200的第二地址SS匹配并且因此生成输出信号。在一个实施方案中，决策电路205可被配置为识别链接到第二接口电路200的特殊地址。在另一实施方案中，决策电路205可被配置为生成计数值并且将该计数值与计数阈值进行比较。计数值可基于控制电路130接收到或以其他方式检测到反向开始条件和第二地址的次数。决策电路205可包括适于确认从主机设备105所发送的信息的任意数量的电路和/或设备。
控制电路130还可包括控制寄存器210，该控制寄存器被配置为根据来自决策电路205的输出信号生成控制信号CTRL。例如，控制信号CTRL可包括逻辑“1”(高)和逻辑“0”(低)。控制电路130可将控制信号CTRL传送或以其他方式发射到开关电路135，其中第一开关SW1和第二开关SW2响应于控制信号CTRL。
在操作中，主机设备105被配置为识别每个子电路115、120并且将地址从第一地址XX更改为不同于第一地址XX的新地址(例如，YY或ZZ)。在一些情况下，仅对一个子电路进行地址更改。然而，在其他情况下，可能期望的是将这两个子电路的地址更改为彼此不同并且不同于第一地址XX的地址。
参照图1至图7，并且根据各种实施方案，在初始状态期间并且在这两个子电路115、120都连接到主机设备105之后，这两个子电路115、120可共用公共的第一地址XX，并且因此主机设备105不能与每个子电路单独地通信。因此，可能期望的是将一个或两个子电路的地址从第一地址XX更改为新地址(例如，YY或ZZ)。此外，在初始状态(实施方式)下，第一子电路115利用正向引脚连接(即，第一子电路115的数据端子连接到数据线140，并且第一子电路115的时钟端子连接到时钟线145)来连接到主机设备105，第二子电路120利用反向引脚连接(即，第二子电路120的数据端子连接到时钟线145，并且第一接口电路的时钟端子连接到数据线140)来连接到主机设备105。此外，第一接口电路125利用反向引脚连接(即，第一接口电路125的数据端子连接到时钟线145，并且第一接口电路125的时钟端子连接到数据线140)来连接到主机设备105，并且第二接口电路200利用正向引脚连接(即，第二接口电路200的数据端子连接到数据线140，并且第二接口电路200的时钟端子连接到时钟线145)来连接到主机设备105。
在初始状态期间，主机设备105能够使用第一地址XX仅与第一子电路115通信，因为该第一子电路利用正向引脚连接来连接。第二子电路120的第一接口电路125和第二接口电路200都不识别第一地址，因为第一接口电路125利用反向引脚连接来连接并且第二接口电路200仅能够确认第二地址SS。因此，主机设备105可将第一子电路115的地址从第一地址XX更改为新地址诸如地址YY，而不会干扰第二子电路120的地址。
然后，第二子电路120和/或控制电路130可确定或以其他方式检测反向开始条件(300)。例如，并且参照图5，控制电路130可检测时钟端子SCL2上的信号的变化。在示例性实施方案中，控制电路130检测时钟端子SCL2上的信号何时从高信号更改为低信号。在反向开始条件期间，第一开关SW1和第二开关SW2和/或第一接口电路125的端子(即，引脚)可处于第一位置(诸如图1所示)。例如，第一开关SW1将第二时钟端子SCL2(和数据线140)连接到第一接口电路125的数据端子和第二接口电路200的数据端子，并且第二开关SW2将第二数据端子SDA2(和时钟线145)连接到第一接口电路125的数据端子和第二接口电路200的时钟端子。如果未检测到反向开始条件，则该过程结束。
如果检测到反向开始条件，则控制电路130可确定第二接口电路200是否从主机设备105接收到第二地址SS(305)(除第一地址之外)，其中第二地址SS不同于第一地址XX。如果未检测到第二地址SS，则该过程结束。如果检测到第二地址SS，则控制电路130可执行对第二地址SS的一个或多个附加识别/检测(310)。如果仍未检测到第二地址SS，则该过程结束。
如果检测到第二地址SS，则将第一开关SW1和第二开关SW2切换到第二位置(315)(诸如图2所示)。第二位置可能与第一位置相对。例如，第二位置可被限定为第一开关SW1将第二时钟端子SCL2(和数据线140)连接到第一接口电路125的数据端子和第二接口电路200的时钟端子，并且第二开关SW2将第二数据端子SDA2(和时钟线145)连接到第一接口电路125的时钟端子和第二接口电路200的数据端子。
在第二位置，第一接口电路125现利用正向引脚连接来连接到数据线140和时钟线145，并且第二接口电路200利用反向引脚连接来连接到数据线140和时钟线145。根据本发明的引脚连接，主机设备105可与第一接口电路125通信并且可将第一接口电路125的地址从第一地址XX更改为新地址，诸如地址ZZ。例如，并且参照图4，第一接口电路125可检测开始条件。开始条件可被限定为数据端子SDA2处的信号的变化。在示例性实施方案中，第一接口电路125检测数据端子SDA2上的信号何时从高信号更改为低信号。因此，在该过程结束时，第一子电路115具有地址YY并且利用正向引脚连接来连接到主机设备105，并且第二子电路120包括：第一集成电路125，该第一集成电路具有地址ZZ并且利用正向引脚连接来连接到主设备105；以及第二集成电路200，该第二集成电路具有第二地址SS并且利用反向引脚连接来连接到主机设备105。
在上述描述中，已结合具体示例性实施方案描述了所述技术。所示和所述特定具体实施方式用于展示所述技术及其最佳模式，而不旨在以任何方式另外限制本技术的范围。实际上，为简洁起见，方法和系统的常规制造、连接、制备和其它功能方面可能未详细描述。此外，多张图中示出的连接线旨在表示各种元件之间的示例性功能关系和/或步骤。在实际系统中可能存在多个替代的或另外的功能关系或物理连接。
已结合具体示例性实施方案描述了所述技术。然而，可在不脱离本技术的范围的情况下作出各种修改和变化。以示例性而非限制性方式考虑说明和附图，并且所有此类修改旨在包括在本技术的范围内。因此，应通过所述的一般实施方案及其在法律意义上的等同形式，而不是仅通过上述具体示例确定所述技术的范围。例如，除非另外明确说明，否则可以任何顺序执行任何方法或工艺实施方案中列举的步骤，并且不限于具体示例中提供的明确顺序。另外，任何装置实施方案中列举的部件和/或元件可以多种排列组装或者以其它方式进行操作配置，以产生与本技术基本上相同的结果，因此不限于具体示例中阐述的具体配置。
上文已经针对具体实施方案描述了有益效果、其它优点和问题解决方案。然而，任何有益效果、优点、问题解决方案或者可使任何具体有益效果、优点或解决方案出现或变得更明显的任何要素都不应被解释为关键、所需或必要特征或组成部分。
术语“包含”、“包括”或其任何变型形式旨在提及非排它性的包括，使得包括一系列要素的过程、方法、制品、组合物或装置不仅仅包括这些列举的要素，而且还可包括未明确列出的或此类过程、方法、制品、组合物或装置固有的其它要素。除了未具体引用的那些，本技术的实施所用的上述结构、布置、应用、比例、元件、材料或部件的其它组合和/或修改可在不脱离其一般原理的情况下变化或以其它方式特别适于具体环境、制造规范、设计参数或其它操作要求。
上文已结合示例性实施方案描述了本技术。然而，可在不脱离本技术的范围的情况下对示例性实施方案作出改变和修改。这些和其它改变或修改旨在包括在本技术的范围内，如以下权利要求书所述。
根据第一方面，一种集成电路包括：第一端子对；第一接口电路，该第一接口电路包括：第二时钟端子；以及第二数据端子；开关电路，该开关电路连接在第一输入端子对和第一接口电路之间，其中开关电路被配置为将第一端子对中的每个端子选择性地连接到第二时钟端子和第二数据端子；以及控制电路，该控制电路连接到开关电路和第一接口电路，并且包括：第三时钟端子，该第三时钟端子连接到第二数据端子；以及第三数据输入端子，该第三数据输入端子连接到第二时钟端子。
在一个实施方案中，控制电路包括第二接口电路和寄存器。
在一个实施方案中，开关电路包括：第一开关，该第一开关被适配为将第一输入端子对中的第一端子选择性地连接到第二时钟端子和第二数据端子中的一者；以及第二开关，该第二开关被适配为将第一输入端子对中的第二端子选择性地连接到第二时钟端子和第二数据端子中的一者。
在一个实施方案中，控制电路被配置为根据时钟信号和数据信号生成输出信号。
在一个实施方案中，开关电路响应于来自控制电路的输出信号。
在一个实施方案中，第一端子对包括：第一数据端子，该第一数据端子被配置为接收时钟信号；以及第一时钟端子，该第一时钟端子被配置为接收数据信号。
在一个实施方案中，第一接口电路具有第一地址并且控制电路具有不同于第一地址的第二地址。
根据第二方面，一种用于更改第一从设备和第二从设备的地址的方法，其中每个从设备都连接到同一主机，该方法包括：经由公共通信总线在第一从设备的第一端子对和第二从设备的第二端子对处从主机接收第一通信信号；其中：在初始条件下，第一从设备和第二从设备具有相同的第一地址；并且第一通信信号包括第一地址；第二从设备包括：第一接口电路，该第一接口电路具有第一地址；以及第二接口电路，该第二接口电路具有第二地址；利用第一从设备识别第一地址；利用第一从设备确认第一通信信号；向第一从设备分配新地址，包括用新地址覆写第一地址；以及防止第二从设备识别第一通信信号，包括：将第一接口电路以反向方式连接到主机；将第二接口电路以正向方式连接到主机设备。
在一个实施方案中，该方法还包括：总线切换，该总线切换包括：将第一接口电路以正向方式连接到主机设备；以及将第二接口电路以反向方式连接到主机设备。
在一个实施方案中，该方法还包括：经由公共通信总线在第一从设备和第二从设备的端子处从主机设备接收第二通信信号，其中第二通信信号包括第一地址；以及利用第二从设备识别第一地址。
在一个实施方案中，在第一实例中，第一从设备和第一接口电路具有相同的第一地址，并且第二接口电路具有第二地址。
在一个实施方案中，在第二实例中，第一从设备具有新地址，第二接口电路具有第二地址，并且第一接口电路设备具有第一地址。
根据第三方面，一种系统包括：主机设备，该主机设备包括：第一端子对，该第一端子对包括：第一时钟端子；以及第一数据端子；以及集成电路，该集成电路连接到主机设备并且包括：最多第一从设备和第二从设备；其中：第一从设备包括：第二端子对，该第二端子对包括：第二时钟端子，该第二时钟端子经由第一通信总线连接到第一时钟端子；以及第二数据端子，该第二数据端子经由第二通信总线连接到第一数据端子；并且第二从设备包括：第三端子对，该第三端子对包括：第三时钟端子，该第三时钟端子经由第二通信总线连接到第一数据端子；第三数据端子，该第三数据端子经由第一通信总线连接到第一时钟端子；第一接口电路，该第一接口电路包括第四端子对；开关电路，该开关电路连接在第三输入端子对和第一接口电路之间，其中开关电路被配置为将第三输入端子对中的每个输入端子选择性地连接到第四端子对；以及控制电路，该控制电路连接到开关电路和第一接口电路。
在一个实施方案中，第四端子对包括：第四时钟端子；以及第四数据端子。
在一个实施方案中，控制电路包括第五端子对，该第五端子对包括：第五时钟端子，该第五时钟端子连接到第四数据端子；以及第五数据端子，该第五数据端子连接到第五时钟端子。
在一个实施方案中，控制电路被配置为根据时钟信号和数据信号生成输出信号。
在一个实施方案中，第一开关和第二开关响应于输出信号。
在一个实施方案中，控制电路包括第二接口电路和寄存器。
在一个实施方案中，开关电路包括：第一开关，该第一开关被配置为将第三时钟端子选择性地连接到第四时钟端子和第四数据端子中的一者；以及第二开关，该第二开关被配置为将第三数据端子选择性地连接到第四时钟端子和第四数据端子中的一者。
在一个实施方案中，在初始条件下，第一从设备和第一接口电路具有相同的第一地址并且控制电路具有不同于第一地址的第二地址。

Claims (10)

1.一种集成电路，其特征在于包括：
第一端子对；
第一接口电路，所述第一接口电路包括：
第二时钟端子；和
第二数据端子；
开关电路，所述开关电路连接在第一输入端子对和所述第一接口电路之间，其中所述开关电路被配置为将所述第一端子对中的每个端子选择性地连接到所述第二时钟端子和所述第二数据端子；和
控制电路，所述控制电路连接到所述开关电路和所述第一接口电路，并且包括：
第三时钟端子，所述第三时钟端子连接到所述第二数据端子；和
第三数据输入端子，所述第三数据输入端子连接到所述第二时钟端子。
2.根据权利要求1所述的集成电路，其特征在于所述控制电路包括第二接口电路和寄存器。
3.根据权利要求1所述的集成电路，其特征在于所述开关电路包括：
第一开关，所述第一开关被适配为将所述第一输入端子对中的第一端子选择性地连接到所述第二时钟端子和所述第二数据端子中的一者；和
第二开关，所述第二开关被适配为将所述第一输入端子对中的第二端子选择性地连接到所述第二时钟端子和所述第二数据端子中的一者。
4.根据权利要求1所述的集成电路，其特征在于：
所述控制电路被配置为根据时钟信号和数据信号生成输出信号；并且
所述开关电路响应于来自所述控制电路的所述输出信号。
5.根据权利要求1所述的集成电路，其特征在于所述第一端子对包括：
第一数据端子，所述第一数据端子被配置为接收时钟信号；和
第一时钟端子，所述第一时钟端子被配置为接收数据信号。
6.根据权利要求1所述的集成电路，其特征在于所述第一接口电路具有第一地址并且所述控制电路具有不同于所述第一地址的第二地址。
7.一种用于更改第一从设备和第二从设备的地址的方法，其中每个从设备都连接到同一主机，所述方法包括：
经由公共通信总线在所述第一从设备的第一端子对和所述第二从设备的第二端子对处从所述主机接收第一通信信号；其中：
在初始条件下，所述第一从设备和所述第二从设备具有相同的第一地址；并且
所述第一通信信号包括所述第一地址；
所述第二从设备包括：
第一接口电路，所述第一接口电路具有第一地址；和
第二接口电路，所述第二接口电路具有第二地址；
利用所述第一从设备识别所述第一地址；
利用所述第一从设备确认所述第一通信信号；
向所述第一从设备分配新地址，包括用所述新地址覆写所述第一地址；以及
防止所述第二从设备识别所述第一通信信号，包括：
将所述第一接口电路以反向方式连接到所述主机；以及
将所述第二接口电路以正向方式连接到主机设备。
8.根据权利要求7所述的方法，其特征还在于包括：
总线切换，所述总线切换包括：
将所述第一接口电路以所述正向方式连接到所述主机设备；以及
将所述第二接口电路以所述反向方式连接到所述主机设备；
经由所述公共通信总线在所述第一从设备和所述第二从设备的端子处从所述主机设备接收第二通信信号，其中所述第二通信信号包括所述第一地址；以及
利用所述第二从设备识别所述第一地址。
9.一种系统，其特征在于包括：
主机设备，所述主机设备包括：
第一端子对，所述第一端子对包括：
第一时钟端子；和
第一数据端子；和
集成电路，所述集成电路连接到所述主机设备并且包括：
最多第一从设备和第二从设备；其中：
所述第一从设备包括：
第二端子对，所述第二端子对包括：
第二时钟端子，所述第二时钟端子经由第一通信总线连接到所述第一时钟端子；和
第二数据端子，所述第二数据端子经由第二通信总线连接到所述第一数据端子；并且
所述第二从设备包括：
第三端子对，所述第三端子对包括：
第三时钟端子，所述第三时钟端子经由所述第二通信总线连接到所述第一数据端子；
第三数据端子，所述第三数据端子经由所述第一通信总线连接到所述第一时钟端子；
第一接口电路，所述第一接口电路包括第四端子对；
开关电路，所述开关电路连接在第三输入端子对和所述第一接口电路之间，其中所述开关电路被配置为将所述第三输入端子对中的每个输入端子选择性地连接到第四端子对；和
控制电路，所述控制电路连接到所述开关电路和所述第一接口电路。
10.根据权利要求9所述的系统，其特征在于：
所述第四端子对包括：
第四时钟端子；和
第四数据端子；
所述控制电路包括第五端子对，所述第五端子对包括：
第五时钟端子，所述第五时钟端子连接到所述第四数据端子；和
第五数据端子，所述第五数据端子连接到所述第五时钟端子；并且
所述开关电路包括：
第一开关，所述第一开关被配置为将所述第三时钟端子选择性地连接到所述第四时钟端子和所述第四数据端子中的一者；和
第二开关，所述第二开关被配置为将所述第三数据端子选择性地连接到所述第四时钟端子和所述第四数据端子中的一者。
CN202010410596.8A 2019-06-24 2020-05-15 用于集成电路的方法和系统 Pending CN112131165A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/449,663 2019-06-24
US16/449,663 US10817451B1 (en) 2019-06-24 2019-06-24 Methods and system for an integrated circuit

Publications (1)

Publication Number Publication Date
CN112131165A true CN112131165A (zh) 2020-12-25

Family

ID=72944790

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010410596.8A Pending CN112131165A (zh) 2019-06-24 2020-05-15 用于集成电路的方法和系统

Country Status (2)

Country Link
US (1) US10817451B1 (zh)
CN (1) CN112131165A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11106618B2 (en) * 2019-06-26 2021-08-31 STMicroelectronics (Alps) SAS Method for addressing an integrated circuit on a bus and corresponding device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112020002619T5 (de) * 2019-05-31 2022-03-17 Ams International Ag Ein inter-integrated circuit (i2c) gerät
KR102439905B1 (ko) * 2020-11-06 2022-09-05 삼성전기주식회사 싱글 핀을 이용해 주소를 지정하는 슬레이브 디바이스 및 슬레이브 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110202698A1 (en) * 2010-01-20 2011-08-18 Texas Instruments Deutschland Gmbh Apparatus and method for increased address range of an i2c or i2c compatible bus
JP2013092852A (ja) * 2011-10-25 2013-05-16 Renesas Electronics Corp バス接続回路、半導体装置及びバス接続回路の動作方法
CN103279434A (zh) * 2013-05-10 2013-09-04 青岛海信宽带多媒体技术有限公司 从设备地址修改方法和装置
US20140025851A1 (en) * 2012-07-17 2014-01-23 International Business Machines Corporation Double density i2c system
US20180348835A1 (en) * 2017-05-31 2018-12-06 Canon Kabushiki Kaisha Electronic device and method of controlling the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8667204B2 (en) * 2011-01-24 2014-03-04 Rpx Corporation Method to differentiate identical devices on a two-wire interface
US9152598B2 (en) 2012-11-28 2015-10-06 Atmel Corporation Connecting multiple slave devices to a single master controller in bus system
US9665528B2 (en) * 2014-11-20 2017-05-30 International Business Machines Corporation Bus serialization for devices without multi-device support
US20190108149A1 (en) * 2017-10-10 2019-04-11 Qualcomm Incorporated I3c in-band interrupts directed to multiple execution environments

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110202698A1 (en) * 2010-01-20 2011-08-18 Texas Instruments Deutschland Gmbh Apparatus and method for increased address range of an i2c or i2c compatible bus
JP2013092852A (ja) * 2011-10-25 2013-05-16 Renesas Electronics Corp バス接続回路、半導体装置及びバス接続回路の動作方法
US20140025851A1 (en) * 2012-07-17 2014-01-23 International Business Machines Corporation Double density i2c system
CN103279434A (zh) * 2013-05-10 2013-09-04 青岛海信宽带多媒体技术有限公司 从设备地址修改方法和装置
US20180348835A1 (en) * 2017-05-31 2018-12-06 Canon Kabushiki Kaisha Electronic device and method of controlling the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11106618B2 (en) * 2019-06-26 2021-08-31 STMicroelectronics (Alps) SAS Method for addressing an integrated circuit on a bus and corresponding device

Also Published As

Publication number Publication date
US10817451B1 (en) 2020-10-27

Similar Documents

Publication Publication Date Title
CN112131165A (zh) 用于集成电路的方法和系统
CN101398801B (zh) 扩展内部集成电路总线的方法及装置
CN109509422B (zh) 显示面板驱动电路及显示装置
US7337977B2 (en) Universal micro memory card
US8230151B2 (en) Configurable data port for I2C or single-wire broadcast interface
CN107818803B (zh) 执行校准操作的半导体器件以及半导体系统
US11360676B2 (en) Memory system
US20120131243A1 (en) Multiplexing pin control circuit for computer system
US20030233507A1 (en) Electronic card with multiple interfaces
US6799238B2 (en) Bus speed controller using switches
US7281150B1 (en) Methods and apparatus for controlling operation of a data storage system
CN209821822U (zh) 一种pcie设备热插拔的控制电路及计算机
US20090119420A1 (en) Apparatus and method for scaleable expanders in systems management
CN112148656B (zh) 通信系统和用于主机设备与多个从设备之间的通信的方法
CN112799986B (zh) 通用序列总线切换电路与相关的电子装置
EP1869563B1 (en) Configurable data port for i2c or single-wire broadcast interface
US11163348B2 (en) Connectors that connect a storage device and power supply control device, and related power supply control devices and host interface devices
GB2556688A (en) Interface assembly for the connecting of a peripheral device to an interface of a host system, method and electronic device, in particular computer system
US11138144B2 (en) Methods and system for an integrated circuit
US10255224B1 (en) Intelligent PCIe slot lane assignment method
CN102147635A (zh) 时序控制电路
CN215181981U (zh) 端口复用电路、设备及电子设备
CN211906032U (zh) 一种初始化控制电路及电子设备
US20180032461A1 (en) Control circuit board, micro-server, control system and control method thereof
CN101799714B (zh) 一种插槽电源控制方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination