KR100673193B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100673193B1 KR100673193B1 KR1020050057931A KR20050057931A KR100673193B1 KR 100673193 B1 KR100673193 B1 KR 100673193B1 KR 1020050057931 A KR1020050057931 A KR 1020050057931A KR 20050057931 A KR20050057931 A KR 20050057931A KR 100673193 B1 KR100673193 B1 KR 100673193B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- insulating film
- metal layer
- interlayer insulating
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 125000006850 spacer group Chemical group 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 239000007943 implant Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 트랜지스터가 형성된 반도체 기판을 제공하는 단계와, 상기 전체 구조물상에 층간 절연막을 형성하는 단계와, 상기 층간절연막상에 금속층을 형성하는 단계를 포함하며, 상기 층간절연막 형성전, 후에 수소 가스 분위기에서 열처리 공정을 수행하여 소자의 누설전류를 감소하며, 금속층의 마이크로 크랙 및 단선을 방지할 수 있다.
리퀴지 특성, 서브스레시올드 슬로프 특성
Description
도 1a 내지 도 1b는 본 발명의 제 1 실시예에 따른 반도체 소자의 제조공정 단면도
도 2a 내지 도 2b는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조공정 단면도
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 11 : 소자분리막
12 : 게이트 산화막 13 : 게이트 전극
14 : 스페이서 15 : 층간 절연막
16 : 금속층 17 : 보호막
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 누설 전류(leakage current) 특성 및 서브스레시올드 슬로프(sub-threshold slope) 특성을 개선하기 위한 반도체 소자의 제조방법에 관한 것이다.
반도체 회로 구성시 메모리(memory) 소자 및 로직 회로(logic circuit)에서 사용되는 NMOS 및 PMOS 트랜지스터(transistor)의 리퀴지 전류 레벨(leakage current level)을 줄이기 위한 방법으로 정션 임플란트 튜닝(junction implant tuning) 방법이 있다.
그러나, 정션 임플란트 튜닝시 이온 변화 및 문턱 전압 쉬프트(threshold voltage shift) 현상이 발생되고 콘택(contact) 저항 및 면저항이 변화되게 되므로 이를 이용하여 누설전류 특성을 개선하는 것이 용의하지 않을뿐더러, 누설전류의 레벨을 낮추는데 한계가 있다
이에, 금속층(metal layer) 형성 후 보호막 형성 전, 후로 수소 가스(H2)가 포함된 분위기에서의 열처리 공정을 수행하는 방법이 제안되었다.
그러나, 상기 금속층이 수소 이온의 확산(diffusion) 운동을 방해하는 장벽(barrier) 역할을 하므로 실리콘 기판 내부 혹은 실리콘 외벽, 실리콘과 실리콘 산화막(SiO2) 계면에 존재하는 댕글링 본드(dangling bond) 및 전위(dislocation)를 효과적으로 제거할 수 없는 문제점이 있으며, 이로 인해여 누설(leakage) 특성 및 서브스레시올드 슬로프(sub-threshold slope) 특성이 저하되게 된다.
누설 특성이 저하되면 온 전류(on current) 대비 오프 전류(off current)의 비율이 증가되고, 오프 동작시 일정 홀딩 타임(holding time) 동안 발생하는 누설 전류 레벨이 증가한다. 그 결과, 회로의 오동작이 유발되고, 신호 왜곡 현상이 발생되며, 전력 소모가 증가되는 문제가 발생된다.
또한, 서브스레시올드 슬로프 특성이 저하되면 서브스레시올드 스윙(swing)값이 증가되어 소자의 스피드(speed)가 저하되게 된다.
그리고, 금속층 형성 후 보호막 형성 전, 후로 열처리 공정을 수행하면 층간 절연막 및 금속간 절연막의 축소(shrinkage)를 가져오게 되고, 층간절연막 및 금속간 절연막과 접촉한 계면에 WSix와 같은 압축 스트레스(compressive stress)가 심한 물질이 존재하는 경우 서로 다른 스트레스 방향 및 열팽창 계수로 인하여 마이크로 크랙(micro crack)이 발생되어 금속층의 단선을 초래할 수 있는 문제점이 있다.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위하여 안출한 것으로써, 누설 특성 및 서브스레시올드 슬로프 특성을 개선할 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 금속층의 마이크로 크랙 및 단선을 방지하는데 있다.
본 발명에 따른 반도체 소자의 제조방법은 트랜지스터가 형성된 반도체 기판을 제공하는 단계와, 상기 전체 구조물상에 층간 절연막을 형성하는 단계와, 상기 층간절연막상에 금속층을 형성하는 단계를 포함하며, 상기 층간절연막 형성전, 후에 수소 가스 분위기에서 열처리 공정을 수행하는 단계를 실시하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
전술한 바와 같이 금속층을 형성한 다음에 수소 가스 분위기에서 열처리 공정을 진행할 경우 금속층이 수소 이온의 운동방향을 방해하여 수소 이온이 반도체 기판 내부 혹은 실리콘 외벽, 실리콘과 실리콘 산화막 계면에 존재하는 댕글링 본드(dangling bond) 및 전위(dislocation)를 효과적으로 본딩(bonding)시킬 수 없는 문제점이 있으며, 이로 인해 소자의 리퀴지 특성 및 서브스레시올드 슬로프 특성이 나빠지는 현상이 발생된다.
이에, 본 발명에서는 수소 가스 분위기에서의 열처리 공정을 금속층 형성 전에 실시하여 소자의 리퀴지 특성 및 서브스레시올드 슬로프 특성을 개선하고자 한다.
-제 1 실시예-
도 1a 내지 도 1b는 본 발명의 제 1 실시예에 따른 반도체 소자의 제조공정 단면도이다.
먼저, 도 1a에 도시하는 바와 같이, 반도체 기판(10)상에 메모리(memory) 소자 및 로직 회로(logic circuit)에서 사용되는 NMOS 또는/및 PMOS 트랜지스터를 형성한다.
예를 들어, 반도체 기판(10)에 소자분리막(11)을 형성하여 필드 영역(field region) 및 액티브 영역(active region)을 정의하고, 반도체 기판(10)의 소정 영역에 게이트 산화막(12)을 개재하여 게이트 전극(13)을 형성하고, 상기 게이트 전극(13) 양측 액티브 영역의 반도체 기판(10)에 LDD 접합(미도시)을 형성한 다음, 상기 게이트 양측면에 스페이서(14)를 형성하고, 상기 게이트 전극(13) 및 스페이서(14) 양측 액티브 영역의 반도체 기판(10)에 소오스 및 드레인 영역(미도시)을 형성하여 NMOS 또는/및 PMOS 트랜지스터들을 형성한다. 여기서, 소자분리막은 STI(Shallow Trench Isolation)을 사용하였으나, LOCOS(LOCal Oxidation of Silicon)을 사용하여 소자분리막을 형성할 수 있다.
그런 다음, 상기 반도체 기판(10) 내부 혹은 실리콘 외벽, 실리콘과 실리콘 산화막 계면에 존재하는 댕글링 본드(dangling bond) 및 전위(dislocation)를 제거하기 위하여 수소 가스 분위기에서 열처리 공정을 수행한다.
이어서, 도 1b에 도시하는 바와 같이 전면에 층간 절연막(15)을 형성하고 평탄화시킨 후에 상기 층간 절연막(15)상에 금속층(16)을 형성한다. 그런 다음, 상기 금속층(16)상에 보호막(17)을 형성하여 본 발명의 제 1 실시예에 따른 반도체 소자 제조를 완료한다.
-제 2 실시예-
먼저, 도 2a에 도시하는 바와 같이, 반도체 기판(10)상에 메모리(memory) 소자 및 로직 회로(logic circuit)에서 사용되는 NMOS 또는/및 PMOS 트랜지스터를 형성한다.
예를 들어, 반도체 기판(10)에 소자분리막(11)을 형성하여 필드 영역(field region) 및 액티브 영역(active region)을 정의하고, 반도체 기판(10)의 소정 영역에 게이트 산화막(12)을 개재하여 게이트 전극(13)을 형성하고, 상기 게이트 전극(13) 양측 액티브 영역의 반도체 기판(10)에 LDD 접합(미도시)을 형성한 다음, 상기 게이트 양측면에 스페이서(14)를 형성하고, 상기 게이트 전극(13) 및 스페이서(14) 양측 액티브 영역의 반도체 기판(10)에 소오스 및 드레인 영역(미도시)을 형성하여 NMOS 또는/및 PMOS 트랜지스터들을 형성한다. 여기서, 소자분리막은 STI(Shallow Trench Isolation)을 사용하였으나, LOCOS(LOCal Oxidation of Silicon)을 사용하여 소자분리막을 형성할 수 있다.
이어서, 전면에 층간 절연막(15)을 형성하고 평탄화 공정으로 표면을 평탄화시킨다.
그런 다음, 상기 반도체 기판(10) 내부 혹은 실리콘 외벽, 실리콘과 실리콘 산화막 계면에 존재하는 댕글링 본드(dangling bond) 및 전위(dislocation)를 제거하기 위하여 수소 가스 분위기에서 열처리 공정을 수행한다.
그리고 나서, 도 2b에 도시하는 바와 같이 상기 층간 절연막(15)상에 금속층(16)을 형성하고. 상기 금속층(16)상에 보호막(17)을 형성하여 본 발명의 제 2 실 시예에 따른 반도체 소자 제조를 완료한다.
상술한 바와 같이, 본 발명은 다음과 같은 효과가 있다.
첫째, 금속층을 형성하기 전에 수소 가스 분위기에서 열처리 공정을 수행하여 댕글링 본드 및 전위를 효과적으로 제거할 수 있으므로 소자의 리퀴지 특성 및 서브스레시올드 슬로프 특성을 향상시킬 수 있다.
둘째, 소자의 리퀴지 특성을 개선시킬 수 있으므로 회로의 오동작 및 신호의 왜곡 현상을 감소시킬 수 있고 있고, 전력 소모를 줄일 수 있다.
셋째, 서브스레시올드 슬로프 특성을 개선하여 서브스레시올드 스윙값을 낮출 수 있으므로 소자의 스피드를 개선시킬 수 있다.
넷째, 금속층을 형성하기 전에 수소 가스 분위기에서 열처리 공정을 수행하므로 금속층과 절연막간 스트레스 방향이 서로 다르고 열팽창 계수가 다름으로 인해 유발되는 금속층의 마이크로 크랙 및 단선을 방지할 수 있다.
Claims (4)
- 삭제
- 삭제
- 소자분리막에 의해 정의된 반도체 기판 상부의 활성영역에 트랜지스터를 형성하는 단계;상기 트랜지스터가 형성된 상기 반도체 기판 상부에 층간절연막을 형성하는 단계;상기 층간절연막이 형성된 상기 반도체 기판을 열처리하는 단계; 및상기 결과물 상부에 금속층을 형성하는 단계를 포함하는 반도체 소자의 제조방법.
- 제 3항에 있어서,상기 열처리 공정을 수소 가스 분위기에서 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057931A KR100673193B1 (ko) | 2005-06-30 | 2005-06-30 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057931A KR100673193B1 (ko) | 2005-06-30 | 2005-06-30 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070002407A KR20070002407A (ko) | 2007-01-05 |
| KR100673193B1 true KR100673193B1 (ko) | 2007-01-22 |
Family
ID=37869409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050057931A KR100673193B1 (ko) | 2005-06-30 | 2005-06-30 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100673193B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100885895B1 (ko) * | 2007-07-02 | 2009-02-26 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| KR100872981B1 (ko) * | 2007-07-19 | 2008-12-08 | 주식회사 동부하이텍 | 반도체 소자의 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475018B1 (ko) | 1997-12-22 | 2005-07-12 | 삼성전자주식회사 | 반도체메모리소자의제조방법 |
| KR100486229B1 (ko) | 1998-02-02 | 2005-08-05 | 삼성전자주식회사 | 수소열처리를이용한티타늄실리사이드트랜지스터의전기적특성개선방법 |
-
2005
- 2005-06-30 KR KR1020050057931A patent/KR100673193B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475018B1 (ko) | 1997-12-22 | 2005-07-12 | 삼성전자주식회사 | 반도체메모리소자의제조방법 |
| KR100486229B1 (ko) | 1998-02-02 | 2005-08-05 | 삼성전자주식회사 | 수소열처리를이용한티타늄실리사이드트랜지스터의전기적특성개선방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070002407A (ko) | 2007-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100546161B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| JPH11330454A (ja) | 半導体デバイス及びその製造方法 | |
| KR100823109B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JP2008060408A (ja) | 半導体装置 | |
| JP2010050202A (ja) | 半導体装置およびその製造方法 | |
| JP5268385B2 (ja) | 半導体装置 | |
| JP2003017555A (ja) | 半導体集積回路装置およびその製造方法 | |
| US20070290208A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100673193B1 (ko) | 반도체 소자의 제조방법 | |
| US7271066B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP2000138177A (ja) | 半導体装置の製造方法 | |
| US20220093411A1 (en) | Method for fabricating high-voltage (hv) transistor | |
| TWI755545B (zh) | 包含隔離結構之半導體結構及其製作方法 | |
| JPH1167682A (ja) | 半導体装置の製造方法 | |
| US7582520B2 (en) | Method of fabricating complementary metal-oxide-semiconductor transistor and metal-oxide-semiconductor transistor | |
| JP2002203968A (ja) | Ｍｏｓトランジスタの製造方法及びｍｏｓトランジスタ | |
| KR100677774B1 (ko) | 반도체 소자의 제조방법 | |
| KR100459930B1 (ko) | 부분적으로 셀프 얼라인 된 살리사이드 콘택 형성 방법 | |
| KR101017042B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20100078341A (ko) | 반도체 소자의 제조 방법 | |
| JP2009278031A (ja) | 半導体装置の製造方法 | |
| KR100439191B1 (ko) | 살리사이드 콘택 형성 방법 | |
| KR100694457B1 (ko) | 반도체 소자 제조 방법 | |
| KR20050069529A (ko) | 반도체 소자 형성 방법 | |
| KR100567875B1 (ko) | 반도체소자의 게이트 유전체 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |