KR100662070B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100662070B1
KR100662070B1 KR1020050043947A KR20050043947A KR100662070B1 KR 100662070 B1 KR100662070 B1 KR 100662070B1 KR 1020050043947 A KR1020050043947 A KR 1020050043947A KR 20050043947 A KR20050043947 A KR 20050043947A KR 100662070 B1 KR100662070 B1 KR 100662070B1
Authority
KR
South Korea
Prior art keywords
power supply
semiconductor element
opening
supply line
circuit portion
Prior art date
Application number
KR1020050043947A
Other languages
English (en)
Other versions
KR20060046166A (ko
Inventor
스미카즈 호소야마다
가즈토 츠지
요시히로 구보타
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20060046166A publication Critical patent/KR20060046166A/ko
Application granted granted Critical
Publication of KR100662070B1 publication Critical patent/KR100662070B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 전원선의 구조를 개량하여 반도체 소자를 안정적으로 동작시키는 것을 가능하게 하고, 간이(簡易)하며 저비용의 반도체 장치를 제공하는 것을 과제로 한다.
반도체 장치는 중앙에 설치한 회로부가 외부로부터의 전원을 공급하기 위한 전원용 전극과 전원선에 의해 접속된 반도체 소자와 반도체 소자를 탑재하는 동시에, 반도체 소자를 둘러싸는 영역에 배열 설치한 제 1 접속 단자가 전원용 전극과 전기적으로 접합된 기판과, 회로부의 중앙에 배치된 전원선 위에 형성된 제 1 개구부와, 회로부의 외주부에 배치된 전원선 위에 형성된 제 2 개구부와, 기판 위의 반도체 소자를 둘러싸는 영역에 배열 설치한 제 2 접속 단자와 전기적으로 접합되는 동시에, 제 1 개구부에서의 전원선과 제 2 개구부에서의 전원선을 접속하는 도체층을 구비한다.
반도체 소자, 개구부, 도체층, 전원 전류

Description

반도체 장치{SEMICONDUCTOR DEVICE}
도 1은 종래의 반도체 장치의 구성을 나타내는 도면.
도 2는 본 발명의 일 실시예에 따른 반도체 소자의 회로부의 전원선 위에 형성되는 도체층을 설명하기 위한 도면.
도 3은 도 2의 반도체 소자에서의 전원선과 도체층의 접속 관계를 나타내는 단면도.
도 4는 본 발명의 일 실시예에서의 반도체 장치의 구성을 나타내는 도면.
도 5는 본 발명의 다른 실시예에서의 반도체 장치의 구성을 나타내는 도면.
도 6은 도 5의 반도체 장치에서의 기판, 반도체 소자 및 도체층의 접속 관계를 나타내는 단면도.
도 7은 본 발명의 다른 실시예에서의 반도체 장치의 구성을 나타내는 도면.
도 8은 도 7의 반도체 장치에서의 TAB 테이프, 반도체 소자 및 도체층의 접속 관계를 나타내는 단면도.
도 9는 도 2의 (b)의 반도체 소자의 단면 구조를 나타내는 단면도.
도 10은 도 4의 반도체 장치에서의 배선 기판, 반도체 소자 및 도체층의 접속 관계를 나타내는 측면도.
*도면의 주요 부분에 대한 부호의 설명*
1: 반도체 소자
2: 전극 패드
4: 전원선
5: 코어부
7: 본딩 리드
8: 와이어
10: 종래의 반도체 장치
11, 11a, 11b: 반도체 소자
12: 전극 패드
12a, 12b: 범프
13: 개구부
14: 전원선
15: 배선층
15a: 절연막
16: 도체층
17: 본딩 리드
18: 와이어
19: 기판
20: 반도체 장치
21: 배선 기판
21a: 다이 부재
22: 기판
23: 접속 단자
24: 접속 단자
27: 리드
28: TAB 테이프
29: 전원용 리드
30: 반도체 장치
40: 반도체 장치
본 발명은 반도체 장치에 관한 것으로, 특히, 반도체 소자의 전원선을 통해서 전원을 반도체 소자의 회로부에 공급하는 전원 배선을 갖는 반도체 장치에 관한 것이다.
종래에 와이어 본딩 방식을 사용하여 반도체 소자를 실장한 반도체 장치에서, 기판에 탑재된 반도체 소자의 외주부의 전극과, 기판 위의 본딩 리드는 와이어 등에 의해 전기적으로 접합된다. 동작시에는 전원 전류가 반도체 소자의 외주부의 전극으로부터 전원선을 거쳐서, 반도체 소자의 중앙의 회로부에 공급된다.
도 1은 종래의 반도체 장치(10)의 구성을 나타낸다. 도 1의 점선으로 나타 내는 기판으로서 사용되는 인터포저(interposer)에는 LSI 등의 반도체 소자(1)가 탑재된다. 반도체 소자(1)는 회로부를 형성하는 코어부(5)와, 코어부(5)의 외주에 배치되는 복수의 전극 패드(2)와, 전원선(4)을 구비한다.
이들 전극 패드(2) 중, 전원용으로 배열 설치된 전극 패드(2)가 반도체 소자(1)의 회로부와 전원선(4)에 의해 접속되어 있다. 또한, 복수의 전극 패드(2) 중, 접지용으로 배열 설치된 전극 패드(2)가 반도체 소자(1)의 회로부와 전원선(4)에 의해 접속되어 있다. 동작시에서, 도시를 생략한 전원으로부터의 전원 전류가 반도체 소자(1)의 외주로부터 전원선(4)을 거쳐서, 중앙의 코어부(5)에 형성된 회로부에 공급된다.
반도체 장치(1)의 기판 위에는 반도체 소자(1)를 둘러싸는 영역에 복수의 본딩 리드(7)가 배열 설치되어 있다. 복수의 본딩 리드(7) 중, 전원용 본딩 리드(7)는 도시를 생략한 전원과 접속되고, 또한 복수의 본딩 리드(7) 중, 접지용 본딩 리드(7)는 접지되어 있다. 기판 위에 설치한 본딩 리드(7)는 모두 반도체 소자(1) 외주의 전극 패드(2)와 와이어(8)에 의해 전기적으로 접합되어 있다.
반도체 장치의 전원 배선에 관한 기술로서, 예를 들면 특허문헌 1에는 복수의 배선층을 갖는 반도체 장치에 설치한 전원 배선이 나타나 있다. 이 반도체 장치는 복수의 반도체 소자와 전원 배선을 쓰루홀(through-hole)을 통해서 접속한 배선 구조를 갖는다.
또한, 특허문헌 2에는 다층 배선 구조를 갖는 반도체 집적 회로가 나타나 있다. 반도체 집적 회로의 외부에 있는 전계 및 자계로부터의 영향을 차단하기 위해 서, 그 반도체 집적 회로는 복수의 도체층 중, 적어도 1개의 도체층을 전원 또는 그라운드와 접속시켜서, 기판 위의 소자(트랜지스터)의 외주를 전면적으로 덮도록 형성한 배선 구조를 갖는다.
[특허문헌 1] 일본국 특개평03-008360호 공보
[특허문헌 2] 일본국 특개소64-089447호 공보
그런데, 도 1에 나타낸 종래의 반도체 장치(10)에서는 동작시에, 전원선(4)을 통해서 전원 전류가 반도체 소자(1)의 코어부(5)로 공급되지만, 코어부(5)의 중앙에서의 전원 전압이 코어부(5)의 외주부에서의 전원 전압에 비해서 저하하는 경향이 있다. 특히, 고속 동작시에는 저항이나 인덕터 등의 수동 부품에서 전원 전류가 소비되기 때문에, 코어부(5)의 중앙에서의 전원 전압이 코어부(5)의 외주부에서의 전원 전압에 비해서 낮아지고, 반도체 소자(1)의 회로부가 소정의 동작을 실행할 수 없는 경우가 발생한다. 따라서, 종래의 반도체 장치(10)의 경우, 이 전압 강하가 반도체 소자(1)의 동작 불량을 발생시키는 원인이 된다.
본 발명은 상기의 점에 감안하여 이루어진 것으로서, 그 목적은 전원선의 구조를 개량하여, 반도체 소자를 안정적으로 동작시키는 것을 가능하게 하는 간이하며 저비용의 반도체 장치를 제공하는 것에 있다.
상기 과제를 해결하기 위한 본 발명의 제 1 태양은 중앙에 설치한 회로부가 외부로부터의 전원을 공급하기 위한 전원용 전극과 전원선에 의해 접속된 반도체 소자와, 상기 반도체 소자를 탑재하는 동시에, 상기 반도체 소자를 둘러싸는 영역에 배열 설치한 제 1 접속 단자가 상기 전원용 전극과 전기적으로 접합된 기판과, 상기 회로부의 중앙에 배치된 전원선 위에 형성된 제 1 개구부와, 상기 회로부의 외주부에 배치된 전원선 위에 형성된 제 2 개구부와, 상기 기판 위의 상기 반도체 소자를 둘러싸는 상기 영역에 배열 설치한 제 2 접속 단자와 전기적으로 접합되는 동시에, 상기 제 1 개구부에서의 전원선과 상기 제 2 개구부에서의 전원선을 서로 접속하는 도체층을 구비하는 것을 특징으로 하는 반도체 장치이다.
상기 과제를 해결하기 위한 본 발명의 제 2 태양은 중앙에 설치한 회로부가 외부로부터의 전원을 공급하기 위한 전원용 범프(bump)와 전원선에 의해 접속된 반도체 소자와, 상기 반도체 소자를 탑재하는 동시에, 상기 반도체 소자 위의 상기 전원용 범프와 대향하는 영역에 배열 설치한 제 1 접속 단자가 상기 전원용 범프와 전기적으로 접합된 기판과, 상기 회로부의 중앙에 배치된 전원선 위에 형성된 제 1 개구부와, 상기 회로부의 외주부에 배치된 전원선 위에 형성된 제 2 개구부와, 상기 기판 위의 상기 회로부와 대향하는 영역에 배열 설치한 제 2 접속 단자와 전기적으로 접합되는 동시에, 상기 제 1 개구부에서의 전원선과 상기 제 2 개구부에서의 전원선을 서로 접속하는 도체층을 구비하는 것을 특징으로 하는 반도체 장치이다.
상기 과제를 해결하기 위한 본 발명의 제 3 태양은 중앙에 설치한 회로부가 외부로부터의 전원을 공급하기 위한 전원용 범프와 전원선에 의해 접속된 반도체 소자와, 상기 반도체 소자를 탑재하는 동시에, 상기 반도체 소자를 둘러싸는 영역 에 배열 설치한 제 1 리드가 상기 전원용 범프와 전기적으로 접합된 TAB 테이프와, 상기 회로부의 중앙에 배치된 전원선 위에 형성된 제 1 개구부와, 상기 회로부의 외주부에 배치된 전원선 위에 형성된 제 2 개구부와, 상기 TAB 테이프 위의 상기 반도체 소자와 대향하는 영역에 배열 설치한 제 2 리드와 전기적으로 접합되는 동시에, 상기 제 1 개구부에서의 전원선과 상기 제 2 개구부에서의 전원선을 서로 접속하는 도체층을 구비하는 것을 특징으로 하는 반도체 장치이다.
또한, 상기 제 1 내지 제 3 태양 중 어느 한 태양의 반도체 장치에서, 상기 도체층은 은(Ag), 금(Au), 동(Cu) 중 어느 한 도전성 물질을 사용하여 형성되도록 구성해도 좋다.
또한, 상기 제 1 내지 제 3 태양 중 어느 한 태양의 반도체 장치에서, 상기 제 1 개구부에서의 전원선과 상기 제 2 개구부에서의 전원선은 금속 도금층을 통해서 상기 도체층과 접속하도록 구성해도 좋다.
이하, 본 발명의 실시예에 대해서 도면을 사용하여 상세하게 설명한다.
도 4는 본 발명의 일 실시예에서의 반도체 장치의 구성을 나타낸다. 도 10은 도 4의 반도체 장치의 구조를 나타내는 측면도이다.
도 4에 나타내는 반도체 장치(20)는 배선 기판(21) 위에 탑재된 LSI 등의 반도체 소자(11)를 구비하고 있다. 배선 기판(21)은, 예를 들면 인터포저로서 사용된다. 반도체 소자(11)는 중앙에 형성되는 회로부(코어부)와, 회로부의 외주에 배치되는 복수의 전극 패드(12)와, 전원선(14)을 포함한다. 도 10에 나타낸 바와 같이, 반도체 소자(11)는 표면측에 형성한 회로부를 위를 향하도록 하고 이면(裏面) 측의 저면을 아래를 향하도록 다이(die) 부재(21a)를 통해서 배선 기판(21) 위에 탑재된다.
복수의 전극 패드(12) 중, 전원용으로 배열 설치된 전극 패드(12)가 반도체 소자(11)의 회로부와 전원선(14)에 의해 접속되어 있다. 또한, 복수의 전극 패드(12) 중, 접지용으로 배열 설치된 전극 패드(12)가 반도체 소자(11)의 회로부와 전원선(14)에 의해 접속되어 있다. 동작시에서, 도시를 생략한 전원으로부터의 전원 전류가 반도체 소자(11)의 외주부로부터 전원선(14)을 거쳐서, 중앙의 회로부에 공급된다.
반도체 장치(20)의 배선 기판(21) 위에는 반도체 소자(11)를 둘러싸는 영역에 복수의 본딩 리드(17)가 배열 설치되어 있다. 복수의 본딩 리드(17) 중, 전원용 본딩 리드(17)는 도시를 생략한 전원과 접속되고, 또한 복수의 본딩 리드(17) 중, 접지용 본딩 리드(17)는 접지되어 있다. 반도체 소자(11) 외주의 각 전극 패드(12)는 각각, 복수의 본딩 리드(17) 중 어느 하나와, 와이어(18)에 의해 전기적으로 접합되어 있다.
상술한 종래의 반도체 장치의 동작시에 반도체 소자의 회로부 중앙에 공급되는 전원 전압이 강하(降下)하는 문제를 해결하기 위해서, 도 4의 반도체 장치(20)에서는 반도체 소자(11)의 회로부의 중앙 및 외주부에 배열 설치된 전원선(14) 위에, 각각, 개구부(13)가 형성되어 있다. 반도체 소자(11)의 회로부를 대략 전체면에 걸쳐서 덮는 도체층(16)이 이들 개구부(13) 위에 형성되어 있으며, 회로부 중앙의 개구부(13)에서의 전원선(14)과, 회로부의 외주부의 개구부(13)에서의 전원선 (14)이 도체층(16)에 의해 서로 접속되어 있다.
이 도체층(16)은 은 페이스트(paste) 등의 도전성 재료를 반도체 소자(11) 위에 도포함으로써 형성할 수 있다. 반도체 장치(20)의 배선 기판(21) 위의 복수의 본딩 리드(17) 중, 도체층용 본딩 리드(17)는 이 도체층(16)과, 와이어(18)에 의해 전기적으로 접합되어 있다. 이들 도체층용 본딩 리드(17)(도 4의 예에서는 8개)는 도시를 생략한 전원과 접속되는 본딩 리드와, 접지되는 본딩 리드를 포함한다. 따라서, 동작시에는 도시를 생략한 전원으로부터의 전원 전류가 도체층용 본딩 리드(17) 및 와이어(18)를 거쳐서 도체층(16)에도 직접 공급된다.
본 발명의 반도체 장치에서는 이 도체층(16)을 형성함으로써, 동작시에 반도체 소자(11)의 회로부 중앙에 공급되는 전원 전류를 증가시키는 것이 가능하다. 따라서, 동작시에서 반도체 소자(11)의 회로부 중앙에서의 전원 전압이 저하하는 것을 방지할 수 있고, 반도체 소자(11)를 안정적으로 동작시키는 것이 가능하다.
도 2는 도 4의 반도체 소자(11)의 회로부의 전원선(14) 위에 형성되는 도체층(16)을 설명하기 위한 도면이다.
우선, 도체층(16)을 형성하기 전에, 도 2의 (a)에 나타낸 바와 같이, 반도체 소자(11)의 전원선(14) 위에, 복수의 개구부(13)를 형성한다. 복수의 개구부(13)가 형성되는 위치는 전압 강하가 발생하는 반도체 소자(11)의 회로부의 중앙에 가까운 전원선(14) 위와, 반도체 소자(11)의 회로부의 외주부에 가까운 전원선(14) 위에 균등하게 배치되어 있다. 각 개구부(13)에서, 반도체 소자(11)의 전원선(14)의 일부를 다른 배선층이나 절연층 등으로 막지 않도록 개구시킨다. 이들 개구부 (13)는 반도체 소자(11)의 제조 공정 내에서 형성하는 것이 가능하다. 또는 반도체 소자(11)의 제조 후, 이들 개구부(13)를 형성하도록 할 수도 있다.
도 2의 (b)에 나타낸 바와 같이, 복수의 개구부(13)를 형성한 후에, 도체층(16)을 형성한다. 반도체 소자(11) 위의 개구부(13)가 모두 덮이도록, 은 페이스트 등의 도전성 물질을 도포 또는 인쇄함으로써, 도체층(16)이 형성되고, 각 개구부(13)에서 전원선(14)과 도체층(16)이 서로 접속된다.
도 9는 도 2의 (b)의 반도체 소자(11)의 단면 구조를 나타내는 단면도이다. 도 9에 나타낸 바와 같이, 반도체 소자(11)는 실리콘 등의 기판(19)과, 기판(19) 위에 형성한 배선층(15)과, 배선층(15) 위에 형성한 도체층(16)과, 전극 패드(12)로 구성된다. 배선층(15)은 절연층(15a), 전원선(14), 그 밖의 배선층 등을 포함한다. 개구부(13)는 배선층(15)의 절연층(15a)을 제거하여, 전원선(14)이 노출되도록 형성된다. 도체층(16)은 반도체 소자(11) 위의 모든 개구부(13)가 덮이도록, 은 페이스트 등을 도포 또는 인쇄함으로써 형성된다.
본 실시예에서, 사용하는 은 페이스트는 은(Ag)의 함유율이 60% 이상이며, 가열하여 경화시키는 것이고, 경화물의 은 함유율은 99% 이상이다. 물론, 도체층(16)의 형성 재료로서, 은(Ag) 이외에, 금(Au), 동(Cu) 등의 금속이나, 그 밖의 도전성 물질을 사용할 수도 있다.
도 3은 도 2의 (b)의 반도체 소자(11)의 개구부(13)에서의 전원선(14)과 도체층(16)의 접속 관계를 나타내는 단면도이다.
도 2의 반도체 소자(11)의 배선은 알루미늄(Al)이나 동(Cu)으로 형성되어 있 으며, 전원선(14)의 배선폭은 10 수μm 정도로 미세하기 때문에, 은 페이스트의 경화시의 응력에 의해 단선 등이 발생하지 않도록, 은 페이스트를 도포 전에 무전해 도금을 사용하여 니켈(Ni)이나 금(Au)을 개구부(13)의 전원선(14) 위에 도금한다.
도 3에 나타낸 바와 같이, 반도체 소자(11)의 회로부에 설치한 개구부(13)에서, 전원선(14) 위에, 우선, Ni 도금층(17a)이나 Au 도금층(17b)이 형성되고, 이 도금층(17a, 17b) 위에, 또한, 은 페이스트의 도포 및 경화에 의해 도체층(16)이 반도체 소자(11)의 회로부의 중앙 및 외주부를 포함하는 대략 전체면을 덮도록 형성된다. 이러한 구조를 갖기 때문에, 반도체 소자(11)의 회로부 중앙에 설치한 개구부(13)와, 반도체 소자(11)의 회로부의 외주부에 설치한 개구부(13)는 도체층(16)에 의해 서로 접속되어 있으며, 각 개구부(13)에서 도체층(16)이 전원선(14)과 전기적으로 접속되어 있다.
이상에서 설명한 바와 같이, 도 4의 반도체 장치(20)에서, 반도체 소자(11)의 회로부에, 개구부(13) 및 도체층(16)을 형성함으로써, 동작시에 반도체 소자(11)의 회로부 중앙에 공급되는 전원 전류를 증가시키는 것이 가능하다. 따라서, 동작시에서, 반도체 소자(11)의 회로부 중앙에서의 전원 전압이 저하하는 것을 방지할 수 있고, 반도체 소자(11)를 안정적으로 동작시키는 것을 가능하다. 또한, 본 실시예에서의 개구부(13) 및 도전층(16)은 주지의 배선 기술을 사용하여, 반도체 소자(11) 위에 용이하게 형성할 수 있으므로, 간이하며 저비용의 반도체 장치를 제공할 수 있다.
이어서, 본 발명의 다른 실시예에서의 반도체 장치에 대해서, 도 5와 도 6을 사용하여 설명한다.
IC, LSI칩 등을 실장하는 칩 실장 기술에는 와이어 본딩 방식, 플립칩 본딩 방식, TAB(Tape Automated Bonding) 방식 등이 있으며, 이들 방식은 디바이스나 제품 분야마다 나누어 사용되고 있다.
상술한 도 4의 반도체 장치(20)는 와이어 본딩 방식을 사용하여 반도체 소자를 실장하는 경우에 본 발명을 적용한 예이다. 이에 대하여 도 5와 도 6에 나타낸 반도체 장치(30)는 플립칩 본딩 방식을 사용하여 반도체 소자를 실장할 경우에 본 발명을 적용한 예이다.
도 5는 본 실시예의 반도체 소자(11a)의 회로 형성면(이면측)의 구성만을 나타낸다. 도 6은 본 실시예의 반도체 장치(30)에서의 기판(22), 반도체 소자(11a) 및 도체층(16)의 접속 관계를 나타내는 단면도이다.
본 실시예의 반도체 장치(30)는 기판(22) 위에 탑재된 LSI 등의 반도체 소자(11a)를 구비하고 있다. 복수의 전극 패드(12)를 배치한 도 2의 (b)의 반도체 소자(11)와 달리 반도체 소자(11a)의 외주부에는 도 5에 나타낸 바와 같이, 복수의 전극 패드(12) 대신에, 복수의 범프(12a)가 배치되어 있다.
도 5에 나타낸 바와 같이, 반도체 소자(11a)는 중앙에 형성되는 회로부(코어부)와, 회로부의 외주에 배치되는 복수의 범프(12a)와, 전원선(14)과, 복수의 개구부(13)와, 도체층(16)으로 구성된다.
복수의 범프(12a) 중, 전원용으로 배열 설치된 범프(12a)가 반도체 소자(11a)의 회로부와 전원선(14)에 의해 접속되어 있다. 또한, 복수의 범프(12a) 중, 접지용으로 배열 설치된 범프(12a)가 반도체 소자(11a)의 회로부와 전원선(14)에 의해 접속되어 있다. 동작시에서, 도시를 생략한 전원으로부터의 전원 전류가 반도체 소자(11a)의 외주부로부터 전원선(14)을 거쳐서, 중앙의 회로부에 공급된다.
또한, 반도체 소자(11a)의 회로부의 중앙 및 외주부에 배열 설치된 전원선(14) 위에, 각각 개구부(13)가 형성되어 있다. 반도체 소자(11a)의 회로부를 대략 전체면에 걸쳐 덮는 도체층(16)이 이들 개구부(13) 위에 형성되어 있으며, 회로부 중앙의 개구부(13)에서의 전원선(14)과, 회로부의 외주부의 개구부(13)에서의 전원선(14)이 도체층(16)에 의해 서로 접속되어 있다. 이 도체층(16)은 도 2를 참조하여 상술한 형성 방법과 마찬가지로, 은 페이스트 등의 도전성 재료를 반도체 소자(11a)에 도포하여 경화시킴으로써 형성할 수 있다. 여기에서는 중복하는 설명을 생략한다.
도 6에 나타낸 바와 같이, 반도체 장치(30)의 기판(22)의 반도체 소자(11a)의 회로부와 대향하는 영역에는 접속 단자(24)가 배열 설치되고, 또한 기판(22)의 반도체 소자(11a)의 복수의 범프(12a)와 대향하는 영역에는 복수의 접속 단자(23)가 배열 설치되어 있다. 복수의 접속 단자(23) 중, 전원용 접속 단자(23)는 도시를 생략한 전원과 접속되고, 또한 복수의 접속 단자(23) 중, 접지용 접속 단자(23)는 접지되어 있다.
도 6의 반도체 장치(30)에서, 반도체 소자(11a) 외주의 각 범프(12a)는 각각 기판(22) 위에 설치한 복수의 접속 단자(23) 중 어느 하나와 전기적으로 접합되어 있다. 또한, 반도체 소자(11a) 중앙의 도체층(16)도, 기판(22) 위에 설치한 접속 단자(24)와 전기적으로 접속되어 있다.
도 4의 예와 마찬가지로, 본 실시예의 반도체 장치(30)에서는 반도체 소자(11a)의 회로부에, 개구부(13) 및 도체층(16)을 형성함으로써, 동작시에 반도체 소자(11a)의 회로부 중앙에 공급되는 전원 전류를 증가시키는 것이 가능하다. 따라서, 동작시에서, 반도체 소자(11a)의 회로부 중앙에서의 전원 전압이 저하하는 것을 방지할 수 있고, 반도체 소자(11a)를 안정적으로 동작시키는 것이 가능하다. 또한, 본 실시예에서의 개구부(13) 및 도체층(16)도, 주지의 배선 기술을 사용하여, 반도체 소자(11a) 위에 용이하게 형성할 수 있으므로, 간이하며 저비용의 반도체 장치를 제공할 수 있다.
이어서, 본 발명의 다른 실시예에서의 반도체 장치에 대해서, 도 7과 도 8을 사용하여 설명한다.
상술한 바와 같이, 도 4의 반도체 장치(20)는 와이어 본딩 방식을 사용하여 반도체 소자를 실장하는 경우에 본 발명을 적용한 예이다. 이에 대하여 도 7과 도 8에 나타낸 반도체 장치(40)는 TAB 방식을 사용하여 반도체 소자를 실장하는 경우에 본 발명을 적용한 예이다.
도 7은 본 실시예의 반도체 소자(11b)의 회로 형성면(표면측) 및 TAB 테이프(28)의 구성을 나타낸다. 도 8은 본 실시예의 반도체 장치(40)에서의 TAB 테이프(28), 반도체 소자(11b) 및 도체층(16)의 접속 관계를 나타내는 단면도이다.
본 실시예의 반도체 장치(40)는 TAB 테이프(28)에 탑재된 반도체 소자(11b)를 구비하고 있다. 도 2의 (b)의 예와 달리 이 반도체 소자(11b)의 외주부에는 도 7에 나타낸 바와 같이, 복수의 전극 패드(12) 대신에, 복수의 범프(12b)가 배치되어 있다.
도 7에 나타낸 바와 같이, 반도체 소자(11b)는 중앙에 형성되는 회로부(코어부)와, 회로부의 외주에 배치되는 복수의 범프(12b)와, 전원선(14)과, 복수의 개구부(13)와, 도체층(16)으로 구성된다.
복수의 범프(12b) 중, 전원용으로 배열 설치된 범프(12b)가 반도체 소자(11b)의 회로부와 전원선(14)에 의해 접속되어 있다. 또한, 복수의 범프(12b) 중, 접지용으로 배열 설치된 범프(12b)가 반도체 소자(11b)의 회로부와 전원선(14)에 의해 접속되어 있다. 동작시에서, 도시를 생략한 전원으로부터의 전원 전류가 반도체 소자(11b)의 외주부로부터 전원선(14)을 거쳐서, 중앙의 회로부에 공급된다.
또한, 반도체 소자(11b)의 회로부의 중앙 및 외주부에 배열 설치된 전원선(14) 위에, 각각 개구부(13)가 형성되어 있다. 반도체 소자(11b)의 회로부를 대략 전체면에 걸쳐 덮는 도체층(16)이 이들 개구부(13) 위에 형성되어 있으며, 회로부 중앙의 개구부(13)에서의 전원선(14)과, 회로부의 외주부의 개구부(13)에서의 전원선(14)이 도체층(16)에 의해 서로 접속되어 있다. 이 도체층(16)은 도 2를 사용하여 상술한 형성 방법과 마찬가지로, 은 페이스트 등의 도전성 재료를 반도체 소자(11b)에 도포하여 경화시킴으로써 형성할 수 있다. 여기에서는 중복하는 설명을 생략한다.
또한, TAB 테이프(28)에는 반도체 소자(11b)의 복수의 범프(12b)와 대향하는 위치에, 각각 복수의 리드(27)가 배열 설치되어 있다. 복수의 리드(27) 중, 전원 용 리드(27)는 도시를 생략한 전원과 접속되고, 또한 복수의 리드(27) 중, 접지용 리드(27)는 접지되어 있다. 또한, 반도체 소자(11b)의 회로부와 대향하는 위치에 형성된 TAB 테이프(28)의 개구부에는 X자 형상으로 교차하는 한쌍의 전원용 리드(29)가 배열 설치되어 있다.
도 8에 나타낸 바와 같이, 본 실시예의 반도체 장치(40)에서, 반도체 소자(11b) 외주의 각 범프(12b)는 각각, TAB 테이프(28)에 설치한 복수의 리드(27) 중 어느 하나와 전기적으로 접합되어 있다. 또한, 반도체 소자(11b) 중앙의 도체층(16)도, TAB 테이프(28)에 설치한 전원용 리드(29)와 전기적으로 접합되어 있다.
도 4의 예와 마찬가지로, 본 실시예의 반도체 장치(40)에서는 반도체 소자(11b)의 회로부에, 개구부(13) 및 도체층(16)을 형성함으로써, 동작시에 반도체 소자(11b)의 회로부 중앙에 공급되는 전원 전류를 증가시킬 수 있다. 따라서, 동작시에서, 반도체 소자(11b)의 회로부 중앙에서의 전원 전압이 저하하는 것을 방지할 수 있고, 반도체 소자(11b)를 안정적으로 동작시키는 것이 가능하다. 또한, 본 실시예에서의 개구부(13) 및 도체층(16)도, 주지의 배선 기술을 사용하여, 반도체 소자(11b) 위에 용이하게 형성할 수 있으므로, 간이하며 저비용의 반도체 장치를 제공할 수 있다.
본 발명은 구체적으로 개시된 실시예에 한정되는 것이 아니며, 청구 범위로부터 일탈하지 않고, 다양한 변형이나 변경이 가능하다.
본 발명의 반도체 장치에 의하면, 반도체 소자의 회로부의 중앙 및 외주부에 배열 설치된 전원선 위에 각각 개구부가 형성되고, 회로부 중앙의 개구부에서의 전원선과, 회로부의 외주부의 개구부에서의 전원선이 은 페이스트 등으로 형성되는 도전층에 의해서 서로 접속됨으로써, 동작시에 회로부 중앙에 공급되는 전원 전류를 증가시키는 것이 가능하다. 따라서, 동작시에서 회로부 중앙에서의 전원 전압이 저하하는 것을 방지할 수 있고, 반도체 소자를 안정적으로 동작시키는 것이 가능하다.

Claims (5)

  1. 중앙에 설치한 회로부가 외부로부터의 전원을 공급하기 위한 전원용 전극과 전원선에 의해 접속된 반도체 소자와,
    상기 반도체 소자를 탑재하는 동시에, 상기 반도체 소자를 둘러싸는 영역에 배열 설치한 제 1 접속 단자가 상기 전원용 전극과 전기적으로 접합된 기판과,
    상기 회로부의 중앙에 배치된 전원선 위에 형성된 제 1 개구부와,
    상기 회로부의 외주부에 배치된 전원선 위에 형성된 제 2 개구부와,
    상기 기판 위의 상기 반도체 소자를 둘러싸는 상기 영역에 배열 설치한 제 2 접속 단자와 전기적으로 접합되는 동시에, 상기 제 1 개구부에서의 전원선과 상기 제 2 개구부에서의 전원선을 서로 접속하는 도체층을 구비하는 것을 특징으로 하는 반도체 장치.
  2. 중앙에 설치한 회로부가 외부로부터의 전원을 공급하기 위한 전원용 범프(bump)와 전원선에 의해 접속된 반도체 소자와,
    상기 반도체 소자를 탑재하는 동시에, 상기 반도체 소자 위의 상기 전원용 범프와 대향하는 영역에 배열 설치한 제 1 접속 단자가 상기 전원용 범프와 전기적으로 접합된 기판과,
    상기 회로부의 중앙에 배치된 전원선 위에 형성된 제 1 개구부와,
    상기 회로부의 외주부에 배치된 전원선 위에 형성된 제 2 개구부와,
    상기 기판 위의 상기 회로부와 대향하는 영역에 배열 설치한 제 2 접속 단자와 전기적으로 접합되는 동시에, 상기 제 1 개구부에서의 전원선과 상기 제 2 개구부에서의 전원선을 서로 접속하는 도체층을 구비하는 것을 특징으로 하는 반도체 장치.
  3. 중앙에 설치한 회로부가 외부로부터의 전원을 공급하기 위한 전원용 범프와 전원선에 의해 접속된 반도체 소자와,
    상기 반도체 소자를 탑재하는 동시에, 상기 반도체 소자를 둘러싸는 영역에 배열 설치한 제 1 리드가 상기 전원용 범프와 전기적으로 접합된 TAB 테이프와,
    상기 회로부의 중앙에 배치된 전원선 위에 형성된 제 1 개구부와,
    상기 회로부의 외주부에 배치된 전원선 위에 형성된 제 2 개구부와,
    상기 TAB 테이프 위의 상기 반도체 소자와 대향하는 영역에 배열 설치한 제 2 리드와 전기적으로 접합되는 동시에, 상기 제 1 개구부에서의 전원선과 상기 제 2 개구부에서의 전원선을 서로 접속하는 도체층을 구비하는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 도체층은 은(Ag), 금(Au), 동(Cu) 중 어느 한 도전성 물질을 사용하여 형성되는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 개구부에서의 상기 전원선과 상기 제 2 개구부에서의 상기 전원선은 금속 도금층을 통해서 상기 도체층과 접속하는 것을 특징으로 하는 반도체 장치.
KR1020050043947A 2004-06-02 2005-05-25 반도체 장치 KR100662070B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00164857 2004-06-02
JP2004164857A JP4904670B2 (ja) 2004-06-02 2004-06-02 半導体装置

Publications (2)

Publication Number Publication Date
KR20060046166A KR20060046166A (ko) 2006-05-17
KR100662070B1 true KR100662070B1 (ko) 2006-12-27

Family

ID=35479722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050043947A KR100662070B1 (ko) 2004-06-02 2005-05-25 반도체 장치

Country Status (5)

Country Link
US (1) US7361980B2 (ko)
JP (1) JP4904670B2 (ko)
KR (1) KR100662070B1 (ko)
CN (1) CN100392843C (ko)
TW (1) TWI271829B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750375B2 (en) * 2006-09-30 2010-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Power line layout techniques for integrated circuits having modular cells
US7906424B2 (en) 2007-08-01 2011-03-15 Advanced Micro Devices, Inc. Conductor bump method and apparatus
US20090032941A1 (en) * 2007-08-01 2009-02-05 Mclellan Neil Under Bump Routing Layer Method and Apparatus
US8258615B2 (en) * 2008-03-07 2012-09-04 Mediatek Inc. Semiconductor device and fabricating method thereof
US7554133B1 (en) * 2008-05-13 2009-06-30 Lsi Corporation Pad current splitting
US8314474B2 (en) * 2008-07-25 2012-11-20 Ati Technologies Ulc Under bump metallization for on-die capacitor
JP5404454B2 (ja) * 2010-01-29 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2013229455A (ja) * 2012-04-26 2013-11-07 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
KR102172786B1 (ko) * 2013-11-01 2020-11-02 에스케이하이닉스 주식회사 반도체 패키지 및 그의 제조방법
CN108336056B (zh) * 2018-04-12 2024-06-04 苏州震坤科技有限公司 用于半导体封装结构的万用转接电路层

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6489447A (en) 1987-09-30 1989-04-03 Toshiba Corp Semiconductor integrated circuit
JPH02130946A (ja) * 1988-11-11 1990-05-18 Fujitsu Ltd 半導体装置
JPH02295144A (ja) * 1989-05-09 1990-12-06 Nec Corp 集積回路
JPH038360A (ja) 1989-06-06 1991-01-16 Toshiba Corp 半導体装置
JPH053222A (ja) * 1991-06-25 1993-01-08 Sony Corp 半導体装置
US5229639A (en) * 1991-10-31 1993-07-20 International Business Machines Corporation Low powder distribution inductance lead frame for semiconductor chips
US5220195A (en) * 1991-12-19 1993-06-15 Motorola, Inc. Semiconductor device having a multilayer leadframe with full power and ground planes
JPH06318597A (ja) * 1993-05-07 1994-11-15 Nec Kyushu Ltd 半導体装置
JPH0786281A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd 半導体装置および半導体装置の製造方法
US6025616A (en) * 1997-06-25 2000-02-15 Honeywell Inc. Power distribution system for semiconductor die
US5952611A (en) * 1997-12-19 1999-09-14 Texas Instruments Incorporated Flexible pin location integrated circuit package
JP2003243538A (ja) * 2002-02-12 2003-08-29 Hitachi Ltd 半導体集積回路装置
US6861762B1 (en) * 2002-05-01 2005-03-01 Marvell Semiconductor Israel Ltd. Flip chip with novel power and ground arrangement
JP4141322B2 (ja) * 2003-06-13 2008-08-27 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の自動配線方法及び半導体集積回路の設計のプログラム
JP2005057125A (ja) * 2003-08-06 2005-03-03 Rohm Co Ltd 半導体装置
JP4084737B2 (ja) * 2003-11-20 2008-04-30 松下電器産業株式会社 半導体装置

Also Published As

Publication number Publication date
KR20060046166A (ko) 2006-05-17
JP4904670B2 (ja) 2012-03-28
JP2005347488A (ja) 2005-12-15
US20050280034A1 (en) 2005-12-22
US7361980B2 (en) 2008-04-22
CN100392843C (zh) 2008-06-04
TW200603352A (en) 2006-01-16
CN1705099A (zh) 2005-12-07
TWI271829B (en) 2007-01-21

Similar Documents

Publication Publication Date Title
KR100662070B1 (ko) 반도체 장치
KR100224133B1 (ko) 범프를 통해 회로기판에 접속되는 반도체칩 실장방법
US6921980B2 (en) Integrated semiconductor circuit including electronic component connected between different component connection portions
US6436735B1 (en) Method for mounting an integrated circuit having reduced thermal stresses between a bond pad and a metallic contact
US8569082B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
US6596560B1 (en) Method of making wafer level packaging and chip structure
US20020135049A1 (en) Electronic package with surface-mountable device built therein
JP2546195B2 (ja) 樹脂封止型半導体装置
KR20100021899A (ko) 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
KR20050023930A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
KR20020046966A (ko) 반도체장치 및 그 제조방법
JP3927783B2 (ja) 半導体部品
JPH11312756A (ja) 半導体装置
KR20090026891A (ko) 배선기판, 이를 갖는 테이프 패키지 및 표시장치, 이의제조방법 및 이를 갖는 테이프 패키지 및 표시장치의제조방법
JP3732378B2 (ja) 半導体装置の製造方法
JPH11354572A (ja) 半導体チップパッケ―ジ及びその製造方法
US20140284217A1 (en) Minimizing plating stub reflections in a chip package using capacitance
US20070080452A1 (en) Bump structure and its forming method
JP3949077B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法
JP3889311B2 (ja) プリント配線板
US20070105270A1 (en) Packaging methods
JP7430988B2 (ja) 電子装置
JP3692810B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3951869B2 (ja) 実装基板およびその製造方法、並びに電子回路装置およびその製造方法
JP2024087756A (ja) 回路基板及び回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181206

Year of fee payment: 13