KR100660344B1 - 반도체 소자의 금속배선 형성방법 - Google Patents
반도체 소자의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR100660344B1 KR100660344B1 KR1020050054000A KR20050054000A KR100660344B1 KR 100660344 B1 KR100660344 B1 KR 100660344B1 KR 1020050054000 A KR1020050054000 A KR 1020050054000A KR 20050054000 A KR20050054000 A KR 20050054000A KR 100660344 B1 KR100660344 B1 KR 100660344B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- semiconductor substrate
- metal wire
- metal
- metal wiring
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 71
- 239000002184 metal Substances 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000004140 cleaning Methods 0.000 claims abstract description 20
- 239000002245 particle Substances 0.000 claims abstract description 10
- 239000010949 copper Substances 0.000 claims description 32
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 29
- 229910052802 copper Inorganic materials 0.000 claims description 27
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 12
- 230000009977 dual effect Effects 0.000 claims description 7
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 5
- 239000007864 aqueous solution Substances 0.000 claims description 5
- 239000008151 electrolyte solution Substances 0.000 claims description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims 4
- 230000007797 corrosion Effects 0.000 abstract description 10
- 238000005260 corrosion Methods 0.000 abstract description 10
- 239000003989 dielectric material Substances 0.000 abstract 2
- 239000010408 film Substances 0.000 description 27
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 229910000881 Cu alloy Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- QEMXHQIAXOOASZ-UHFFFAOYSA-N tetramethylammonium Chemical compound C[N+](C)(C)C QEMXHQIAXOOASZ-UHFFFAOYSA-N 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 듀얼 다마신 공정에서 하부 금속배선이 오픈(open)된 상태에서 파티클을 제거하기 위한 세정 공정시 금속배선의 부식을 방지하여 소자의 수율 및 신뢰성을 향상시키도록 한 반도체 소자의 금속배선 형성방법에 관한 것으로서, 반도체 기판상에 제 1 금속배선을 형성하는 단계와, 상기 제 1 금속배선을 포함한 반도체 기판의 전면에 절연막을 형성하는 단계와, 상기 제 1 금속배선의 표면이 소정부분 노출되도록 상기 절연막을 선택적으로 제거하여 비아홀을 형성하는 단계와, 상기 비아홀이 형성된 반도체 기판에 PH가 6이하인 전해액 또는 수용액으로 세정 공정을 실시하여 파티클을 제거하는 단계와, 상기 비아홀을 통해 상기 제 1 금속배선과 전기적으로 연결되는 제 2 금속배선을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
금속배선, 세정, TMAH, 파티클
Description
도 1a 내지 도 1d는 종래의 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
100 : 반도체 기판 110 : 제 1 절연막
120 : 제 1 금속배선 130 : 제 2 절연막
140 : 제 1 감광막 150 : 비아홀
160 : 제 2 감광막 170 : 트랜치
180 : 식각 이물질 190 : 베리어 금속막
200 : 제 2 금속배선
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 세정(cleaning) 공 정시 금속의 부식(corrosion)을 방지하도록 한 반도체 소자의 금속배선 형성방법에 관한 것이다.
일반적으로 반도체 제조 공정시 가장 많이 사용하는 금속재료는 알루미늄과 알루미늄 합금이다. 그 이유는 전기전도성이 좋고, 산화막과의 접착력이 뛰어날 뿐만 아니라 성형하기 쉽기 때문이다.
그러나 상기 알루미늄과 알루미늄 합금은 전기적 물질이동, 힐록(Hillock) 및 스파이크(Spike) 등의 문제점을 가지고 있다.
즉, 상기 배선금속용 알루미늄에 전류를 흐르게 하면, 실리콘과의 접촉지역이나 계단 지역 등의 고전류 밀도영역에서 알루미늄 원자의 확산이 일어나, 그 부위의 금속선이 얇아지고 결국은 단락 되는데 이런 현상을 전기적 물질이동이라 하며, 이러한 전기적 물질이동은 서서히 소량으로 확산되어 일어나므로 작동 후, 상당한 시간이 경과한 후에 유발된다.
상기와 같은 문제점을 해결하기 위해서는 알루미늄에 소량의 구리(Cu)를 첨가한 알루미늄-구리 합금을 사용 하든가 스텝커버레이지(Step coverage)를 향상시키고, 접촉지역을 충분히 넓게 설계함으로써 해결할 수 있다.
또 다른 문제는 합금화 공정시 유발되는데 즉, 열처리시 알루미늄박막으로 실리콘의 물질이동이 일어나며, 국부지역의 과잉반응으로 소자가 파괴되는데 이런 현상을 스파이크라 한다.
상기의 스파이크 문제는 용해도 이상으로 실리콘을 첨가한 알루미늄-실리콘 합금을 사용하던가, 알루미늄과 실리콘 사이에 얇은 금속층(TiW, PtSi 등)을 삽입 시켜 확산장벽을 만듦으로써 해결할 수 있다.
따라서, 금속배선의 대체 재료에 대한 개발 필요성이 대두되고 있는 실정이다. 대체 재료로 전도성이 우수한 물질인 구리(Cu), 금(Au), 은(Ag), 코발트(Co), 크롬(Cr), 니켈(Ni) 등이 있으며, 이러한 물질들 중 비저항이 작고, 일렉트로 마이그레이션(electro migration ; EM)과 스트레스 마이그레이션(stress migration; SM) 등의 신뢰성이 우수하며, 생산원가가 저렴한 구리 및 구리 합금이 널리 적용되고 있는 추세이다.
한편, 상기 구리 및 구리 합금은 듀얼 다마신(dual damascene) 구조를 갖는 비아홀(또는 콘택홀)과 트렌치(trench)에 구리를 증착하여 화학적 기계적 연마를 이용하여 구리를 패터닝하여 구리 배선을 형성하고 있다.
그러나, 상기 구리 배선은 화학적 기계적 연마 공정에 사용되는 슬러리(slurry)에서 쉽게 산화되어 용해되기 때문에 평탄화시키기 어려운 금속으로 알려져 있다.
이하, 첨부된 도면을 참고하여 종래 기술에 의한 반도체 소자의 금속배선 형성방법을 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래의 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(11)상에 제 1 절연막(12)을 형성하고, 상기 제 1 절연막(12)상에 제 1 도전층(예를 들면, 구리)을 형성한다.
이어, 포토 및 식각 공정을 통해 상기 제 1 도전층을 선택적으로 식각하여 제 1 금속배선(13)을 형성한다.
그리고 상기 제 1 금속배선(13)을 포함한 반도체 기판(11)의 전면에 제 2 절연막(14)을 형성하고, 상기 제 2 절연막(14)상에 제 1 감광막(15)을 도포한다.
이어, 노광 및 현상 공정으로 상기 제 1 감광막(15)을 선택적으로 패터닝하여 콘택 영역을 정의한다.
그리고 상기 패터닝된 제 1 감광막(15)을 마스크로 이용하여 상기 제 1 금속배선(13)의 표면이 소정부분 노출되도록 상기 제 2 절연막(14)을 선택적으로 식각하여 비아홀(16)을 형성한다.
도 1b에 도시한 바와 같이, 상기 제 1 감광막(15)을 제거하고, 상기 반도체 기판(11)의 전면에 제 2 감광막(17)을 도포한 후, 노광 및 현상 공정으로 상기 제 2 감광막(17)을 패터닝하여 배선 영역을 정의한다.
이어, 상기 패터닝된 제 2 감광막(17)을 마스크로 이용하여 상기 노출된 제 2 절연막(14)을 선택적으로 식각하여 표면으로부터 소정깊이를 갖는 트랜치(18)를 형성한다.
여기서, 상기 트랜치(18)는 상기 비아홀(16)과 대응되면서 더 넓은 폭을 갖게 형성되고 상기 비아홀(16)과 함께 듀얼 다마신 구조를 이루게 된다.
한편, 상기 트랜치(18) 및 비아홀(16)을 형성할 때 그 내부에는 파티클(particle)(19)이 존재하게 된다.
도 1c에 도시한 바와 같이, 상기 제 2 감광막(17)을 제거하고, 상기 트랜치(18) 및 비아홀(16)이 형성된 반도체 기판(11)에 세정 공정을 실시하여 공정 중에 발생한 파티클(19)을 제거한다.
이때 상기 세정 공정은 TMAH(Tetra Methyl Ammonium Hydroxides)를 사용한다. 여기서, 상기 TMAH의 PH는 11로써, 배선 부식(corrosion)이 발생할 전극전위(potential)가 -0.4 ~ -0.6V로 낮아 배선 부식이 쉽게 일어날 수가 있다.
또한, 절연막으로 사용되는 FSH(Flowing doped Silicate Glass)에서 F는 쉽게 전하를 받아들일 수 있어 캐소드(cathode)로서 역할을 한다.
2F + 2e_ → 2F- (캐소드)
도 1d에 도시한 바와 같이, 상기 세정 공정이 완료된 상기 트랜치(18) 및 비아홀(16)을 포함한 반도체 기판(11)의 전면에 베리어 금속막(20) 및 제 2 도전층(예를 들면, 구리)을 차례로 형성한다.
이어, 상기 반도체 기판(11)의 전면에 CMP(Chemical Mechanical Polishing) 공정을 실시하여 상기 제 2 도전층 및 베리어 금속막(20)이 상기 비아홀(16) 및 트랜치(18) 내부에 남도록 연마하여 제 2 금속 배선(21)을 형성한다.
그러나 상기와 같은 종래의 반도체 소자의 금속배선 형성방법에 있어서 다음과 같은 문제점이 있었다.
즉, 듀얼 다마신을 형성한 후 파티클을 제거하기 위한 세정 공정에 이용되는 TMAH의 PH가 높아 노출된 배선의 표면에 부식이 발생하여 수율이 저하되고 소자의 신뢰성이 떨어진다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 듀얼 다마신 공정에서 하부 금속배선이 오픈(open)된 상태에서 파티클을 제거하기 위한 세정 공정시 금속배선의 부식을 방지하여 소자의 수율 및 신뢰성을 향상시키도록 한 반도체 소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 금속배선 형성방법은 반도체 기판상에 제 1 금속배선을 형성하는 단계와, 상기 제 1 금속배선을 포함한 반도체 기판의 전면에 절연막을 형성하는 단계와, 상기 제 1 금속배선의 표면이 소정부분 노출되도록 상기 절연막을 선택적으로 제거하여 듀얼 다마신 구조를 갖는 비아홀 및 트렌치를 형성하는 단계와, 상기 비아홀 및 트렌치가 형성된 반도체 기판을 TMAH에 구연산을 혼합한 PH6이하인 전해액 또는 수용액으로 세정 공정을 실시하여 파티클을 제거하는 단계와, 상기 비아홀을 통해 상기 제 1 금속배선과 전기적으로 연결되는 제 2 금속배선을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 금속배선 형성방법을 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이, 반도체 기판(100)상에 제 1 절연막(110)을 형성 하고, 상기 제 1 절연막(110)상에 제 1 도전층(예를 들면, 구리)을 형성한다.
이어, 포토 및 식각 공정을 통해 상기 제 1 도전층을 선택적으로 식각하여 제 1 금속배선(120)을 형성한다.
그리고 상기 제 1 금속배선(120)을 포함한 반도체 기판(100)의 전면에 제 2 절연막(130)을 형성하고, 상기 제 2 절연막(130)상에 제 1 감광막(140)을 도포한다.
여기서, 상기 제 2 절연막(130)은 FSG(Flowing doped Silicate Glass)와 P-SiH4 산화막, 낮은 기생정전용량을 얻기 위하여 유전율이 작은 Low K의 절연막을 사용한다.
이어, 노광 및 현상 공정으로 상기 제 1 감광막(140)을 선택적으로 패터닝하여 콘택 영역을 정의한다.
그리고 상기 패터닝된 제 1 감광막(140)을 마스크로 이용하여 상기 제 1 금속배선(120)의 표면이 소정부분 노출되도록 상기 제 2 절연막(130)을 선택적으로 식각하여 비아홀(150)을 형성한다.
도 2b에 도시한 바와 같이, 상기 제 1 감광막(140)을 제거하고, 상기 반도체 기판(100)의 전면에 제 2 감광막(160)을 도포한 후, 노광 및 현상 공정으로 상기 제 2 감광막(160)을 패터닝하여 배선 영역을 정의한다.
이어, 상기 패터닝된 제 2 감광막(160)을 마스크로 이용하여 상기 노출된 제 2 절연막(130)을 선택적으로 식각하여 표면으로부터 소정깊이를 갖는 트랜치(170) 를 형성한다.
여기서, 상기 트랜치(170)는 상기 비아홀(150)과 대응되면서 더 넓은 폭을 갖게 형성되고 상기 비아홀(150)과 함께 듀얼 다마신 구조를 이루게 된다.
한편, 상기 트랜치(170) 및 비아홀(150)을 형성할 때 그 내부에는 파티클(180)이 존재하게 된다.
도 2c에 도시한 바와 같이, 상기 제 2 감광막(160)을 제거하고, 상기 트랜치(170) 및 비아홀(150)이 형성된 반도체 기판(100)에 세정 공정을 실시하여 공정 중에 발생한 파티클(particle)(180)을 제거한다.
이때 상기 세정 공정은 파티클(180)을 제거하기 위한 TMAH를 사용하고 있는데, 상기 TMAH의 PH가 높으면 제타 전하(zeta charge)가 네거티브(negative)이고 PH가 낮으면 제타 전하가 포지티브(positive)이다. 따라서 PH가 높으면 배선의 전극 전위가 낮아 부식이 발생할 우려가 있다.
따라서 본 발명의 세정 공정시는 PH가 낮은 수용액을 이용하여 제타 전극 전위가 포지티브를 갖으면 전극 전위가 높아지도록 하고 있다.
즉, 본 발명은 전해액 또는 수용액의 PH를 6이하로 하여 세정 공정을 실시한다. 여기서 상기 PH를 6이하로 하기 위해 TMAH에 구연산(citric acid)을 혼합하여 사용한다. 또는 PH가 3.5 정도인 구연산을 단독으로 사용하여 세정 공정을 실시할 수도 있다.
또는, TMAH를 사용하여 세정 공정을 실시하기 전에 DI + 오존(Ozone)으로 상기 비아홀(150) 내부에 오픈된 제 1 금속배선(120)의 표면을 산화 즉, TMAH 처리시 더 이상의 부식 발생을 억제하기 위하여 노출된 제 1 금속배선(120)의 표면에 CuO을 형성한다.
그리고 세정 공정 후에 오존으로 형성된 CuO를 플라즈마를 이용하여 제거한다. 이때 오존의 농도는 0.01%이하로 관리하고, 그 공정 온도는 20℃이하로 유지하며, 공정 시간은 2sec이하로 실시한다.
도 2d에 도시한 바와 같이, 상기 세정 공정이 완료된 상기 트랜치(170) 및 비아홀(150)을 포함한 반도체 기판(100)의 전면에 베리어 금속막(190) 및 제 2 도전층(예를 들면, 구리)을 차례로 형성한다.
여기서, 상기 베리어 금속막(190)은 물리기상증착법이나 화학기상증착법으로 TiN, Ta, TaN, WNX, TiAl(N) 등을 10 내지 1000Å의 두께로 증착하여 형성하며, 상기 베리어 금속막(190)은 후에 형성되는 구리 박막으로부터의 구리 원자가 제 2 절연막(130)으로 확산하는 것을 방지하는 역할을 한다.
또한, 상기 베리어 금속막(190)상에 스퍼터법, PVD 또는 CVD 등의 방법을 이용하여 제 2 도전층을 형성한다.
예를 들면, 상기 제 2 도전층으로 구리를 사용할 경우에 상기 베리어 금속막(190)상에 구리 씨드(Cu seed)층을 형성한 후 전기도금법으로 구리 박막을 형성한다. 여기서, 상기 전기도금법은 안정하고 깨끗한 구리 씨드층의 증착이 필수적인 공정으로 되어 있다.
또한, 다른 방법은 물리기상증착(PVD)법을 이용한 챔버 및 화학기상증착(CVD)법을 이용한 챔버로 구성된 장비에서 확산 방지막 및 구리 시드층을 증착한 후에 구리 전기도금 장비에서 구리 전기도금을 진행할 수도 있다.
상기 구리 박막은 구리 시드층을 형성한 후에 진공파괴 없이 구리 시드층 상에 금속-유기 화학기상증착(MOCVD)법이나 전기도금법으로 구리를 증착하여 형성한다.
또한, 상기 전기도금법으로 구리 박막을 증착할 경우, 구리 씨드층을 형성한 후에 진공파괴(vacuum breaking) 없이 -20 내지 150℃의 저온에서 구리를 증착한다.
이어, 상기 반도체 기판(100)의 전면에 CMP(Chemical Mechanical Polishing) 공정을 실시하여 상기 제 2 도전층 및 베리어 금속막(190)이 상기 비아홀(150) 및 트랜치(170) 내부에 남도록 연마하여 제 2 금속 배선(200)을 형성한다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 금속배선 형성방법은 다음과 같은 효과가 있다.
즉, 전해액 또는 수용액의 PH를 6이하로 하여 세정 공정을 실시함으로써 노출된 금속배선의 부식을 방지하여 소자의 수율을 향상 및 소자의 신뢰성을 향상시킬 수 있다.
Claims (11)
- 반도체 기판상에 제 1 금속배선을 형성하는 단계;상기 제 1 금속배선을 포함한 반도체 기판의 전면에 절연막을 형성하는 단계;상기 제 1 금속배선의 표면이 소정부분 노출되도록 상기 절연막을 선택적으로 제거하여 듀얼 다마신 구조를 갖는 비아홀 및 트렌치를 형성하는 단계;상기 비아홀 및 트렌치가 형성된 반도체 기판을 TMAH에 구연산을 혼합한 PH6이하인 전해액 또는 수용액으로 세정 공정을 실시하여 파티클을 제거하는 단계;상기 비아홀을 통해 상기 제 1 금속배선과 전기적으로 연결되는 제 2 금속배선을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 삭제
- 제 1 항에 있어서, 상기 세정 공정은 PH가 3.5인 구연산을 사용하여 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 삭제
- 제 1 항에 있어서, 상기 제 1, 제 2 금속배선은 구리로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 1 항에 있어서, 상기 제 2 금속배선을 형성하기 전에 상기 비아홀을 포함한 반도체 기판의 전면에 베리어 금속막을 형성하는 단계를 더 포함하여 형성함을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 반도체 기판상에 제 1 금속배선을 형성하는 단계;상기 제 1 금속배선을 포함한 반도체 기판의 전면에 절연막을 형성하는 단계;상기 제 1 금속배선의 표면이 소정부분 노출되도록 상기 절연막을 선택적으로 제거하여 비아홀을 형성하는 단계;상기 노출된 제 1 금속배선의 표면에 산화막을 형성하는 단계;상기 반도체 기판의 전면에 세정 공정을 실시하여 파티클을 제거하는 단계;상기 산화막을 제거하는 단계;상기 비아홀을 통해 상기 제 1 금속배선과 전기적으로 연결되는 제 2 금속배선을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 7 항에 있어서, 상기 산화막은 DI와 오존으로 혼합하여 노출된 제 1 금속배선의 표면에 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 7 항에 있어서, 상기 산화막은 플라즈마를 이용하여 제거하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 8 항에 있어서, 상기 오존의 농도는 0.01%, 공정 온도는 20℃, 공정시간은 2sec로 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 7 항에 있어서, 상기 세정 공정은 TMAH를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050054000A KR100660344B1 (ko) | 2005-06-22 | 2005-06-22 | 반도체 소자의 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050054000A KR100660344B1 (ko) | 2005-06-22 | 2005-06-22 | 반도체 소자의 금속배선 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100660344B1 true KR100660344B1 (ko) | 2006-12-22 |
Family
ID=37815239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050054000A KR100660344B1 (ko) | 2005-06-22 | 2005-06-22 | 반도체 소자의 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100660344B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020008293A (ko) * | 2000-07-21 | 2002-01-30 | 박종섭 | 금속 배선 부식 방지 방법 |
| JP2002208594A (ja) * | 2000-11-10 | 2002-07-26 | Hannstar Display Corp | 金属配線の表面粗れを除去する方法及びｔｆｔアレイに金属配線を形成する方法 |
| KR20020084189A (ko) * | 2000-03-21 | 2002-11-04 | 와코 쥰야꾸 고교 가부시키가이샤 | 반도체 기판 세정제 및 세정 방법 |
| KR100360394B1 (ko) * | 1995-12-20 | 2003-01-24 | 삼성전자 주식회사 | 반도체기판의세정방법및이에사용되는세정액 |
| KR20040074611A (ko) * | 2003-02-19 | 2004-08-25 | 미츠비시 가스 가가쿠 가부시키가이샤 | 세정액 및 이를 이용한 세정방법 |
-
2005
- 2005-06-22 KR KR1020050054000A patent/KR100660344B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100360394B1 (ko) * | 1995-12-20 | 2003-01-24 | 삼성전자 주식회사 | 반도체기판의세정방법및이에사용되는세정액 |
| KR20020084189A (ko) * | 2000-03-21 | 2002-11-04 | 와코 쥰야꾸 고교 가부시키가이샤 | 반도체 기판 세정제 및 세정 방법 |
| KR20020008293A (ko) * | 2000-07-21 | 2002-01-30 | 박종섭 | 금속 배선 부식 방지 방법 |
| JP2002208594A (ja) * | 2000-11-10 | 2002-07-26 | Hannstar Display Corp | 金属配線の表面粗れを除去する方法及びｔｆｔアレイに金属配線を形成する方法 |
| KR20040074611A (ko) * | 2003-02-19 | 2004-08-25 | 미츠비시 가스 가가쿠 가부시키가이샤 | 세정액 및 이를 이용한 세정방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7476974B2 (en) | Method to fabricate interconnect structures | |
| TWI234846B (en) | Method of forming multi layer conductive line in semiconductor device | |
| TWI303093B (en) | Single mask mim capacitor and resistor with in trench copper drift barrier | |
| KR100720531B1 (ko) | 반도체 소자의 금속배선 및 그의 형성방법 | |
| TW201434079A (zh) | 積體電路及製造於金屬接觸和互連件之間具有覆蓋層之積體電路之方法 | |
| KR100640979B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100640952B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100660344B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100710201B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100720529B1 (ko) | 반도체 소자의 금속배선 및 그의 형성방법 | |
| KR100672726B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100875167B1 (ko) | 반도체 소자의 금속배선과 그의 형성방법 | |
| KR100628213B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100685899B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100859951B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100628215B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100672724B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100842668B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100835422B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100720530B1 (ko) | 반도체 소자의 금속배선 및 그의 형성방법 | |
| KR100720402B1 (ko) | 듀얼 다마센 공정을 이용한 금속 배선 형성 방법 | |
| KR20050068868A (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100559032B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| KR100451767B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JP2001274245A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101124 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |