KR100653567B1 - 반도체 장치 및 이를 제조하는 방법 - Google Patents

반도체 장치 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR100653567B1
KR100653567B1 KR1019990046566A KR19990046566A KR100653567B1 KR 100653567 B1 KR100653567 B1 KR 100653567B1 KR 1019990046566 A KR1019990046566 A KR 1019990046566A KR 19990046566 A KR19990046566 A KR 19990046566A KR 100653567 B1 KR100653567 B1 KR 100653567B1
Authority
KR
South Korea
Prior art keywords
layer
etch stop
type
iii nitride
semiconductor
Prior art date
Application number
KR1019990046566A
Other languages
English (en)
Other versions
KR20000029321A (ko
Inventor
나카무라신지
유리마사아키
오리타켄지
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20000029321A publication Critical patent/KR20000029321A/ko
Application granted granted Critical
Publication of KR100653567B1 publication Critical patent/KR100653567B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Abstract

반도체 장치는 기판, 상기 기판상에 제공되는 다층 구조, 상기 다층 구조상에 제공되는 III 질화물의 제1 도전형의 에칭 스톱층, 및 상기 에칭 스톱층상에 제공되는 III 질화물의 제2 도전형의 제1 반도체 층을 포함한다. Al의 몰분율(molar fraction)는 상기 에칭 스톱층에 함유된 III 질화물의 조성(composition)에서보다 제1 반도체 층에 함유된 III 질화물의 조성에서 더 낮다.
몰분율, 에칭 스톱층, 반도체 층, 초고밀도 광학 디스크, 반도체 레이저

Description

반도체 장치 및 이를 제조하는 방법{Semiconductor Device and Method for fabricating the same}
도1은 본 발명을 따른 반도체 장치를 도시한 단면도.
도2A도 내지 도2C도는 도1에 도시된 반도체 장치를 제조하는 방법을 도시한 단면도.
도3은 에칭율 대 AlxGa1- xN에서 Al의 몰분율 x를 평가하기 위한 실험에 사용되는 질화물계 화합물 반도체 장치의 구조를 도시한 단면도.
도4는 AlxGa1-xN의 의 혼합된 결정층에서 Al의 몰분율 x 및 건식 에칭의 에칭율간의 관계를 도시한 그래프.
도5는 종래의 반도체 광 방출 장치를 도시한 단면도.
도6A도 내지 도6C는 도5에 도시된 종래의 반도체 장치를 제조하는 방법을 도시한 단면도.
* 도면의 주요 부분에 대하 부호의 설명 *
1 : 기판
2 : 버퍼층
3 : n-형 접촉층
4 : n-형 클래드 층
5 : n-형 광 안내층
6 : 활성층
1. 발명의 분야
본 발명은 질화물계 화합물 반도체의 반도체 장치 및 이 반도체 장치를 제조하는 방법에 관한 것이다. 특히, 본 발명은 약 400nm의 파장을 갖는 청색/자주색 광을 방출하는 반도체 레이저 장치에 관한 것이다.
2. 관련 기술의 설명
갈륨 질화물(GaN), 알루미늄 질화물(AlN), 인듐 질화물(InN) 또는 이들이 합성된 혼합 결정으로 이루어진 질화물계 화합물 반도체는 1.9 내지 6.2eV 범위의 넓은 밴드갭 에너지를 갖고, 이에 따라서 가시광에서 자외선 광의 범위를 포괄하는 광 방출 또는 광 수신 장치용 반도체 물질로서 유용하게 될 것이라고 기대된다. 특히, 이 물질을 사용하여 실현되는 반도체 레이저 장치와 같은, 약 400nm의 파장을 갖는 광을 방출하는 반도체 레이저 장치는 차세대 초고밀도 광학 디스크용으로서 매우 편리한 광원이 될 것이라고 기대되어 전세계에서 이를 개발하는 것이 활발하게 행해지고 있다.
이와같은 반도체 레이저 장치를 광학 디스크용 광원으로서 실제 사용하는데 있어 반도체 레이저 장치에 포함된 다수의 반도체 층들의 두께, 단일 횡 모드 발진(single transverse mode oscillation)을 이루기 위한 매립 구조와 같은 도파관 구조를 정밀하고 균일하게 하는 것이 매우 중요하다. 질화물계 화합물 반도체의 반도체 레이저 장치에 대하여, 특히 도파관 구조를 형성하도록 정밀하고 균일하게 제어할 수 있는 에칭 기술을 사용하는 것이 중요하다.
질화물계 화합물 반도체를 위한 종래의 에칭 기술들중 일부가 이하에 서술될 것이다.
이 기술들중 한가지 기술은 염화 붕소(BCl3) 및 질소(N2)를 에칭 가스들로서 사용하는 건식 에칭 기술이다(F. Ren et al. Journal of Electronic Materials, Vol. 26, No. 11, 1997, pp. 1287-1291).
또 다른 기술은 소위 습식 에칭이라 칭하는 에칭 기술인데, 이 습식 에칭에서 캐리어 도핑된 질화물계 화합물 반도체는, 칼륨 수산화물 또는 인산의 수성 용액에 담겨지고 질화물계 화합물 반도체의 밴드갭 에너지보다 큰 에너지의 광으로 조사됨으로써 에칭된다(일본 공개 공보 제 9-232681: C. Youtsey et al. Applied Physics Letters, Vol. 72, No. 5, 1998, pp. 560-562 및 L. H. Peng et al., Applied Physics Letters, Vol. 72, No. 8, 1998, pp 939-941)
이와같은 기술들을 사용하여 제조되는 단일 횡 모드 발진을 얻을 수 있는 질화물계 화합물 반도체 레이저 장치는 예를들어, 일본 공개 공보 제 6-19801호에 서술되어 있다. 이 반도체 레이저 장치는 도5를 참조하여 서술될 것이다.
도5를 참조하면, 질화물계 화합물 반도체 레이저 장치는 기판(1)을 포함하고 또한 도핑되지 않은 GaN, n형 GaN으로 이루어진 n형 접촉층(3), Al0.1Ga0.9N으로 이루어진 n형 클래딩 층(4), n형 GaN으로 이루어진 n형 광 안내층(5), In0.15Ga0.85N 웰 층 및 In0.02Ga0.9N 배리어 층의 교대 형성에 의해 제조되는 멀티-양자-웰(multi-quantum-well)층인 활성층(6)과, p형 GaN으로 이루어진 p형 광 안내층(7) 및 p형 Al0.1Ga0.9N으로 이루어진 제1 p형 클래딩 층(8)을 더 포함한다. 질화물계 화합물 반도체 레이저 장치는 클래딩 층(8)상에 형성된 그루브 구조(9) 및 이 그루브 구조(9)상에 형성된 p형 GaN 으로 이루어진 p형 접촉층(10)을 더 포함한다. 이 그루브 구조(9)는 도파관의 부분으로서 작용한다.
그루브 구조(9)는 그루브 스트라이프(groove stripe)가 형성되는 n형 Al0.1Ga0.9N으로 이루어진 n형 전류 차단층(12) 및 이 전류 차단층(12)상에 형성되는 p형 Al0.05Ga0.95N으로 이루어진 제2 p형 클래딩 층(11)을 포함한다.
n 형 접촉층(3) 표면의 일부분은 노출되고, n형 전극(13)은 n형 접촉층(3)의 노출된 표면상에 형성된다. 또한, p형 전극(14)은 p형 접촉층(10)상에 형성된다.
이 그루브 구조(9)를 제조하는 방법이 제6A도 내지 제6C도를 참조하여 설명될 것이다.
제1 p형 클래딩 층(8)이 기판(1)상에 형성된 후, n-형 전류 차단층(12)이 제1 p형 클래딩 층(8)상에 형성된다. 소정폭을 갖는 스트라이프 형태의 개구를 갖는 마스크(15)는 n형 전류 차단층(12)상에 부착된다(도6A도).
그리고 나서, 마스크(15)의 개구에 대응하는 n형 전류 차단층(12)의 일부분은 그루브를 형성하기 위하여 에칭됨으로써 제거된다(도6B). 다음에, 마스크(15)가 제거된다. 제2 p형 클래딩 층(11)이 그루브 및 나머지 n-형 전류 차단층(12)상에 형성된다(도6C).
상술된 종래 기술은 다음의 문제들을 갖는다.
단일 횡 모드 발진이 가능한 질화물계 반도체 레이저 장치의 만족할만한 제조 수율을 제공하기 위해선, 그루브 구조(9)의 형태 및 두께를 제어하는 것이 매우 중요하다. 이를 위하여, 마스크(15)의 개구에 대응하는 상기 n형 전류 차단층(12)의 부분을 에칭 제거하여 얻어지는 그루브의 정밀하고 균일한 깊이를 얻기 위하여 정밀하고 균일하게 에칭을 제어하는 것이 필요하다.
종래의 습식 에칭 기술들의 경우에, 상술된 참조문헌은 에칭 스톱층이 에칭 스톱층에서 에칭을 중지하도록 사용되는 기술을 서술하고 있다. 그러나, 이 경우에, 캐리어 밀도들을 정밀하고 균일하게 제어하는 것이 어렵지만, 에칭될 층 및 에칭 스톱층은 이들의 캐리어 밀도를 변경시킴으로써 제조된다. 그러므로, 에칭될 층 및 에칭 스톱층의 에칭 선택도가 변화되어, 에칭될 층 및 에칭 스톱층의 에칭되는 표면상에 거칠기(roughness)를 초래하게 된다.
종래의 건식 에칭 기술들의 경우에, 질화물계 화합물 반도체에 대한 에칭 선택도는 공지되어 있지 않아, 에칭 스톱층이 제공될 수 있다고 여겨지지 않는다. 일반적으로, n형 전류 차단층(12) 및 제1 p형 클래딩 층(8)이 동일하거나 유사한 조성을 가질 때, 에칭은 n형 전류 차단층(12)에서 중지하지 않고 제1 p형 클래딩 층(8)으로 진행한다. 따라서, n형 전류 차단층(12)을 제거하는 단계에서, 에칭 깊이를 정밀하고 균일하게 제어하는 것이 어렵다.
따라서, 단일 횡 모드 발진이 가능한 질화물계 화합물 반도체 레이저 장치의 만족할만한 제조 수율을 제공하는 것이 어렵다.
발명의 요약
본 발명의 반도체 장치는 기판과, 상기 기판상에 제공되는 다층 구조와, 상기 다층 구조상에 제공되는 III 질화물의 제1 도전형의 에칭 스톱층 및 상기 에칭 스톱층상에 제공되는 III 질화물의 제2 도전형의 제1 반도체 층을 포함한다. Al의 몰분율은 상기 에칭 스톱층에 함유된 III 질화물의 조성에서보다 제1 반도체 층에 함유된 조성에서 더 낮게 된다.
따라서, 제1 반도체 층보다 조성에서 Al의 보다 큰 몰분율을 갖는 에칭 스톱층이 상기 제1 반도체 층 바로 밑에 형성되기 때문에, 제1 반도체 층에서 수행되는 에칭은 실질적으로 에칭 스톱층에서 중지된다.
본 발명의 일실시예에서, 다층 구조는 III 질화물의 제2 반도체 층을 포함하는데, Al의 몰분율은 에칭 스톱층에 함유된 III 질화물의 조성에서보다 제2 반도체 층에 함유된 III 질화물의 조성에서 더 낮게 된다.
따라서, 제2 반도체 층은 에칭 스톱층보다 큰 굴절율을 갖는다.
본 발명의 일실시예에서, 다층 구조는 활성층을 포함한다.
따라서, 매우 정밀한 도파관 구조를 갖는 반도체 장치를 얻을 수 있다.
본 발명의 일실시예에서, 제1 반도체 층은 전류가 통과하는 것을 허용하지 않고, 그루브가 제1 반도체 층의 <1, 1, -2, 0> 방향을 따라서 제공되어, 이 그루브는 상기 에칭 스톱층에 도달한다.
따라서, 제1 반도체 층은 전류 차단층으로서 기능함으로써, 그루브의 경사진 측면들상에 만족할만한 결정 성장을 얻는다.
본 발명의 일실시예에서, 반도체 장치에서, 제2 도전형은 제1 도전형과 다를 수 있다.
본 발명을 따른 반도체 장치를 제조하는 방법은 기판상에 다층 구조를 형성하는 단계와, 상기 다층 구조상에 III 질화물의 제1 도전형의 에칭 스톱층을 형성하는 단계로서, Al의 몰분율은 상기 에칭 스톱층에 함유된 III 질화물의 조성에서 보다 제1 반도체 층에서 함유된 III 질화물의 조성에서 낮게되는, 상기 단계와, 증기 에칭에 의해 상기 제1 반도체 층의 적어도 일부분을 선택적으로 제거하는 단계를 포함한다.
따라서, 에칭 스톱층 및 제1 반도체 층간의 Al 몰분율의 차이가 에칭 선택도롤 초래함으로써, 제1 반도체 층의 에칭을 정밀하고 균일하게 제어할 수 있게 한다.
본 발명의 일 실시예에서, 증기 에칭은 염화 붕소 및 질소의 혼합 가스를 사용하여 수행된다.
따라서, 염화 붕소 및 질소의 혼합 가스가 건식 에칭에 사용되기 때문에, 에칭 균일도는 더욱 개선될 수 있다.
본 발명의 일실시예에서, 증기 에칭은 제1 반도체 층의 <1, 1, -2, 0> 방향을 따라서 그루브를 제공한다.
따라서, 만족할만한 결정 성장은 제1 반도체 층의 <1, 1, -2, 0> 방향을 따라서 제공된 그루브의 경사진 측면들상에서 얻어질 수 있다.
본 발명의 일실시예의 방법에서, 제2 도전형은 제1 도전형과 다를 수 있다.
따라서, 본 발명은 (1) 종래 기술보다 정밀한 도파관을 갖는 반도체 레이저를 제공하고 (2) 이와같은 반도체 장치를 제조하는 방법을 제공할 수 있다.
본 발명의 이들 및 그외다른 장점들의 첨부한 도면을 참조하여 후술되는 설명을 통해서 당업자에게 명백하게 될 것이다.
양호한 실시예들의 설명
이하에, 본 발명의 일실시예가 첨부한 도면을 참조하여 설명될 것이다.
도1은 본 발명의 일실시예를 따른 반도체 발광 장치의 단면도를 도시한다. 도1에 도시된 바와같이, 반도체 발광 장치는 예를들어 주 면으로서 (0, 0, 0, 1)를 갖는 사파이어의 기판(1)을 포함하고 300Å의 두께를 갖는 도핑되지 않은 GaN의 버퍼 층과, 2㎛의 두께를 갖는 n형 GaN의 n형 접촉층(3)과, 1㎛ 두께를 갖는 n형 Al0.1Ga0.9N의 n-형 클래딩 층(4)과, 400Å의 두께를 갖는 n형 GaN의 n형 광 안내 층(5)과, 30Å을 갖는 In0.15Ga0.85N의 3쌍의 웰 층 및 50Å의 두께를 갖는 In0.02Ga0.98N의 장벽층을 교대 형성함으로써 제조되는 3극-양자-웰 층인 활성층(6)과, 400Å 두께를 갖는 p형 GaN의 p형 광 안내 층(7)과, 0.1㎛의 두께를 갖는 p형 Al0.1Ga0.9N의 제1 p형 클래딩 층(8)을 더 포함하는데, 이들 층은 기판(1)상에 연속적으로 형성된다. 반도체 발광층은 제1 p형 클래딩 층(8)상의 그루브 구조(16)와, 상기 그루브 구조상에 형성된 1㎛의 두께를 갖는 p형 GaN의 p형 접촉층(10)을 또한 더 포함한다. n형 접촉층(3)의 표면 일부분은 노출되고 n형 전극(13)은 각각 1㎛의 두께로 티타늄 및 금을 연속적으로 증착시킴으로써 n형 접촉층(3)의 노출된 표면상에 형성된다.
p형 전극(14)은 각각 0.1㎛의 두께로 니켈 및 금을 연속적으로 증착시킴으로써 p형 접촉층(10)상에 형성된다.
그루브 구조(16)는 500Å의 두께를 갖는 p형 Al0.2Ga0.8N의 에칭 스톱층(17)과, 그루브 스트라이프가 형성되는 0.4㎛의 두께를 갖는 n형 Al0.1Ga0.9N의 n형 전류 차단층(12)과, 그루브상에 형성되는 1.4㎛의 두께를 갖는 p형 Al0.05Ga0.95N의 제2 p형 클래딩 층(11) 및 나머지 n형 전류 차단층(12)을 포함한다. 그루브 구조(16)에서, 그루브는 <1, 1, -2, 0> 방향으로 제공되고 그루브의 최상부 에지들간의 폭은 4㎛이다. 그루브의 <1, 1, -2, 0> 방향은 그루브의 경사진 측면들상에 만족할만한 결정 성장을 초래한다.
n형 접촉층(3), n형 클래딩 층(4), n형 광 안내 층(5) 및 n형 전류 차단층(12)은 5×1018cm-3, 1×1018cm-3, 5×1017cm-3 및 1×1018cm-3 의 캐리어 밀도들을 갖도록 실리콘(Si)으로 도핑된다. p형 광 안내층(7), 제1 p형 클래딩 층(8), 에칭 스톱층(17), 제2 p형 클래딩(11) 층 및 p형 접촉층(10)은 각각 5×1017cm-3, 1×1018cm-3, 1×1018cm-3 , 1×1018cm-3 및 5×1017cm-3의 캐리어 밀도를 갖도록 마그네슘(Mg)으로 도핑된다.
<1, 1, -2, 0> 방향에 수직한 평면은 발진기(도시되지 않음)의 단부 면(end facet)으로서 작용한다.
상술된 구성으로부터 알수 있는 바와같이, n형 전류 차단층(12)의 Al의 몰분율 보다 조성에서 보다 높은 Al의 몰분율을 갖는 에칭 스톱층(17)이 n형 전류 차단층(12) 바로 밑에 형성되어, n형 전류 차단층(12)의 에칭은 에칭 스톱층(17)에서 중지될 수 있다. 그러므로, n형 전류 차단층(12)에서 에칭 깊이를 정밀하고 균일하게 제어할 수 있어, 종래 기술에 비해 더욱 정밀한 도파관 구조를 초래한다.
게다가, 에칭 스톱층(17)은 에칭 스톱층(17) 바로밑에 형성된 제1 p형 클래딩 층(8)의 조성보다 그 자신의 조성에서 Al의 보다 높은 몰분율을 갖는다. Al 몰분율이 증가될 때, 굴절율은 감소된다. 그러므로, 에칭 스톱층(17)은 만족할만하게 광을 한정할 수 있다.
지금부터, 본 발명의 실시예를 따른 반도체 발광 장치를 제조하는 방법이 도2A도 내지 도2C도를 참조하여 설명될 것이다.
사파이어의 기판(1)이 깨끗하게 되고 금속 유기 화학적 증기 증착(MOCVD) 장치에 넣는다. 이 기판(1)은 암모니아(NH3)의 분위기에서 1100℃로 가열되어 기판(1)의 표면상에 흡수된 불순물들을 제거한다.
다음에, 캐리어 가스들로서 트리메틸갈륨(TMG), 트리메틸알루미늄(TMA), 트리메틸인듐(TMI), 암모니아, 실란(SiH4) 및 사이클로펜타디엔닐마그네슘(Cp2Mg) 및 수소(H2) 또는 질소(N2)를 사용하고, 전체 압력 760 Torr를 사용하여, 상술된 버퍼층(2), n형 접촉층(3), n형 클래딩층(4), n형 광 안내층(5), 활성층(6), p형 광 안내층(7), 제1 p형 클래딩 층(8), 에칭 스톱층(17), 및 n형 전류 차단층(12)은 MOCVD에 의해 기판(1)상에 연속적으로 형성된다. 상술된 층들이 기판(1)상에 형성되는 도2A에 도시된 구조를 이하부터 기판 구조라 할 것이다. 층들의 결정 성장 온도는 버퍼층(2)에 대해선 600℃, n형 접촉층(3), n형 클래딩 층(4) 및 n형 광 안내층(5)에 대해선 1050℃, 활성층(6)에 대해선 800℃, p형 광 안내층(7), 제1 p형 클래딩 층(8), 에칭 스톱층(17) 및 n형 전류 차단층(12)에 대해선 1050℃이다. 질소는 활성층(6)의 형성시 캐리어 가스로서 사용되고 수소는 다른 층들에 대한 캐리어 가스로서 사용된다.
다음에, 기판 구조의 온도는 실온으로 냉각되고 나서 MOCVD 장치로부터 가져오게 된다.
그리고 나서, 니켈은 1㎛의 두께를 갖도록 n형 전류 차단층(12)의 표면상에 증착된다. 니켈은 4㎛의 폭을 갖는 스트라이프 형태의 개구를 갖는 마스크(18)를 형성하기 위하여 포토-에칭된다. 그로인한 기판 구조는 건식 에칭 장치에 넣는다.
반응성 이온 에칭(이하부터, RIE라 함)은 BCl3의 10 sccm 및 질소의 5sccm을 공급하는 동안 압력 20 mTorr이고 RF 전력이 150W인 건식 에칭 장치에서 수행된다. 마스크(18)의 개구에 대응하는 n형 전류 차단층(12)의 일부분은 제거됨으로써 에칭 스톱층(17)을 노출시킨다(도2B).
다음에, 기판 구조는 건식 에칭 장치로부터 가져온후 염화수소산으로 마스크(18)를 제거하고 깨끗하게 된다.
기판 구조는 다시 MOCVD 장치에 넣는다. 제2 p형 클래딩 층(11)은 MOCVD 에 의해 n형 전류 차단층(12) 및 에칭 스톱층(17)상에 형성되고 p형 접촉층(10)은 MOCVD에 의해 제2 p형 클래딩 층(11)상에 또한 형성된다(도2C).
기판 구조는 MOCVD 장치로부터 가져와서 건식 에칭 장치에 다시 넣는다. 이 기판 구조는 N형 접촉층(3)에서 거슬러 내려가서 p형 접촉층(10)의 주 표면의 일부분을 제거하기 위하여 에칭되어, n형 접촉층(3)의 상부 표면을 노출시킨다. 그리고나서, p형 전극(14)은 니켈 및 금을 연속적으로 증착시킴으로써 p형 접촉층(10)상에 형성되고 n형 전극(13)은 티타늄 및 금을 연속적으로 증착시킴으로써 n형 접촉층(13)의 노출된 표면상에 형성된다.
마지막으로, 기판 구조는 발진기의 단부 면을 만들기 위하여 쪼개짐으로써, 반도체 광 방출 장치는 완성된다.
이 제조 방법을 따르면, 그 조성에서 Al의 고 몰분율을 갖는 에칭 스톱층(17)은 n형 전류 차단층(12) 바로 밑에 형성됨으로써 건식 에칭을 위한 에칭 선택도를 초래한다. 그러므로, 에칭은 n형 전류 차단층(12) 및 에칭 스톱층(17)간의 인터페이스에서 실질적으로 중지된다. 상술된 바와같이, Al 몰분율의 차이가 에칭 선택도를 초래함으로써 n형 전류 차단층(12)의 에칭을 정밀하고 균일하게 제어할 수 있게 한다. 따라서, 종래 기술과 비교하여 도파관의 구조를 정밀하게 제어할 수 있음으로써, 단일 횡 모드 발진할 수 있는 질화물계 화합물 반도체 레이저 장치의 만족할만한 제조 수율을 제공한다.
게다가, 건식 에칭에서, BCl3 및 질소의 혼합 가스가 사용됨으로써 에칭 균일도를 더욱 개선시킨다.
여기서, 건식 에칭의 에칭 선택도가 질화물계 화합물 반도체의 조성에서 Al의 몰분율에 어떻게 의존하는지가 설명될 것이다. 이것이 에칭 스톱층(17)의 효과를 설명할 것이다.
질화물계 화합물 반도체 장치가 제조되고, 이것의 단면도가 도3에 도시된다. 질화물계 화합물 반도체 장치는 사파이어의 기판(1)을 포함하고, 버퍼층(2), 2㎛의 두께를 갖는 도핑되지 않은 GaN의 층(19) 및 1㎛의 두께를 갖는 도핑되지 않은 AlxgA1-xN의 혼합된 결정층(20)을 더 포함하는데, 이들 층들은 MOCVD에 의해 기판(1)상에 연속적으로 형성된다. 질화물계 화합물 반도체 장치는 건식 에칭 장치에 넣어지고 BCl3의 10 sccm 및 질소의 5 sccm을 공급하는 동안 RIE에 의해 건식 에칭을 겪는데, 건식 에칭 장치에서 압력은 20 mTorr이고 RF 전력은 150W이다.
혼합된 결정층(20)의 에칭율은 혼합된 결정층(20)의 조성에서 Al의 몰분율 x를 변화시키는 동안 평가된다. 그 결과가 도4에 도시된다. 조성에서 Al의 몰분율 x가 증가될 때 에칭율이 감소된다는 것을 도4로부터 알수 있다. 예를들어, x = 0.1에서, 에칭율은 310Å/min이며, 이것은 혼합된 결정층(20)이 실질적으로 에칭되지 않는다는 것을 의미한다.
예를들어 도4에 도시된 결과는 조성에서 Al의 몰분율이 0.1인 n형 전류 차단층(12)이 조성에서 Al의 몰분율이 0.2인 에칭 스톱층(17)상에 형성될 때, 에칭이 에칭 스톱층(17) 및 n형 전류 차단층(12)간의 인터페이스에서 실질적으로 중지된다는 것을 가리킨다.
기판(1)은 사파이어 이외의 물질, 예를들어 실리콘 카바이드(SiC) 및 GaN과 같은 물질로 이루어질 수 있다.
본 출원에서, 그루브는 에칭에 의해 n형 전류 차단층(12)에 형성된다. 대안적으로, 유사한 에칭 기술에 의해, 릭지(ridge) 형태의 제2 p형 클래딩 층(11)이 서로 다른 마스크를 사용하여 형성될 수 있고 n형 전류 차단층(12)은 릭지의 측면들상에 형성된다.
상술된 바와같이, 본 발명의 전형적인 실시예는 활성화 층이 에칭 스톱층 밑에 형성되는 반도체 발광 장치를 제공하는 것이다. 그러나, 에칭 스톱층 밑의 장치의 구조는 반도체 발광 장치 이외의 반도체 장치들(예를들어, 트랜지스터)을 제조하는 방식으로 수정될 수 있다.
당업자는 본 발명의 원리 및 영역을 벗어남이 각종 다른 수정을 손쉽게 행할 수 있다는 것을 알수 있을 것이다. 따라서, 본원에 서술된 바와같은 설명은 첨부한 청구범위들에 의해서 제한된다.

Claims (9)

  1. 반도체 장치에 있어서,
    기판과,
    상기 기판상에 제공되는 다층 구조와,
    상기 다층 구조상에 제공되는 III 질화물의 제1 도전형의 에칭 스톱층과,
    상기 에칭 스톱층상에 제공되는 III 질화물의 제2 도전형의 제1 반도체 층을 구비하며,
    상기 에칭 스톱층과 상기 제1 반도체 층 둘 모두는 Al을 포함하고, Al의 몰분율은 상기 에칭 스톱층에 함유된 상기 III 질화물의 조성에서보다 상기 제1 반도체층에 함유된 상기 III 질화물의 조성에서 더 낮은, 반도체 장치.
  2. 제1항에 있어서,
    상기 제2 도전형은 상기 제1 도전형과는 다른, 반도체 장치.
  3. 제1항에 있어서,
    상기 다층 구조는 III 질화물의 제2 반도체 층을 포함하며, Al의 몰분율은 상기 에칭 스톱층에 함유된 상기 III 질화물의 조성에서보다 상기 제2 반도체 층에 함유된 상기 III 질화물의 조성에서 더 낮은, 반도체 장치.
  4. 제1항에 있어서,
    상기 다층 구조는 활성층을 포함하는, 반도체 장치.
  5. 제1항에 있어서,
    상기 제1 반도체 층은 전류가 통과하는 것을 허용하지 않고, 그루브가 상기 제1 반도체 층에서 <1, 1, -2, 0> 방향을 따라서 제공되어 상기 에칭 스톱층에 도달하는, 반도체 장치.
  6. 반도체 장치를 제조하는 방법에 있어서,
    기판상에 다층 구조를 형성하는 단계와,
    상기 다층 구조상에 III 질화물의 제1 도전형의 에칭 스톱층을 형성하는 단계와,
    상기 에칭 스톱층상에 III 질화물의 제2 도전형의 제1 반도체 층을 형성하는 단계로서, 상기 에칭 스톱층과 상기 제1 반도체 층은 Al을 포함하고, Al의 몰분율은 상기 에칭 스톱층에 함유된 상기 III 질화물의 조성에서보다 상기 제1 반도체 층에 함유된 상기 III 질화물의 조성에서 더 낮은, 상기 제1 반도체 층을 형성하는 단계와,
    상기 제1 반도체 층의 적어도 일부분을 증기 에칭(vapor etching)에 의해 선택적으로 제거하는 단계를 포함하는, 반도체 장치 제조 방법.
  7. 제6항에 있어서,
    상기 제2 도전형은 상기 제1 도전형과는 다른, 반도체 장치 제조 방법.
  8. 제6항에 있어서,
    상기 증기 에칭은 염화붕소와 질소의 혼합 가스를 사용하여 수행되는, 반도체 장치 제조 방법.
  9. 제6항에 있어서,
    상기 증기 에칭은 상기 제1 반도체 층에서 <1, 1, -2, 0> 방향을 따라서 그루브를 제공하는, 반도체 장치 제조 방법.
KR1019990046566A 1998-10-26 1999-10-26 반도체 장치 및 이를 제조하는 방법 KR100653567B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-303575 1998-10-26
JP30357598 1998-10-26

Publications (2)

Publication Number Publication Date
KR20000029321A KR20000029321A (ko) 2000-05-25
KR100653567B1 true KR100653567B1 (ko) 2006-12-05

Family

ID=17922661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990046566A KR100653567B1 (ko) 1998-10-26 1999-10-26 반도체 장치 및 이를 제조하는 방법

Country Status (6)

Country Link
US (1) US6503769B2 (ko)
EP (1) EP0997996B1 (ko)
JP (1) JP2000200946A (ko)
KR (1) KR100653567B1 (ko)
DE (1) DE69934075T2 (ko)
TW (1) TW439336B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361593B1 (ko) * 2000-11-23 2002-11-22 주식회사일진 볼록 요철을 갖는 광학집적회로 소자, 그 제조방법, 그광학집적 회로 소자를 이용하여 제조한 광통신용 송수신장치의 모듈
US6709881B2 (en) * 2000-11-28 2004-03-23 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor and method for manufacturing semiconductor device
JP3454791B2 (ja) * 2001-03-01 2003-10-06 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP3956941B2 (ja) * 2001-06-15 2007-08-08 日亜化学工業株式会社 窒化物半導体発光素子及びそれを用いた発光装置
US20050079642A1 (en) * 2003-10-14 2005-04-14 Matsushita Elec. Ind. Co. Ltd. Manufacturing method of nitride semiconductor device
US20050274964A1 (en) * 2004-05-29 2005-12-15 Ting-Kai Huang Light emitting diode structure
US7320898B2 (en) * 2004-06-17 2008-01-22 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method for fabricating the same
US7508001B2 (en) 2004-06-21 2009-03-24 Panasonic Corporation Semiconductor laser device and manufacturing method thereof
JP2007042944A (ja) * 2005-08-04 2007-02-15 Rohm Co Ltd 窒化物半導体素子の製法
JP5298938B2 (ja) * 2009-02-24 2013-09-25 住友電気工業株式会社 半導体素子の製造方法
JP2015005534A (ja) * 2013-06-18 2015-01-08 学校法人立命館 縦型発光ダイオードおよび結晶成長方法
US20180061975A1 (en) * 2016-08-24 2018-03-01 Rohm Co., Ltd. Nitride semiconductor device and nitride semiconductor package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312442A (ja) * 1996-05-23 1997-12-02 Rohm Co Ltd 半導体発光素子およびその製法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0619801A (ja) 1992-07-02 1994-01-28 Hitachi Ltd 情報処理装置
US5646953A (en) * 1994-04-06 1997-07-08 Matsushita Electronics Corporation Semiconductor laser device
US5650641A (en) * 1994-09-01 1997-07-22 Toyoda Gosei Co., Ltd. Semiconductor device having group III nitride compound and enabling control of emission color, and flat display comprising such device
JPH09232681A (ja) 1996-02-22 1997-09-05 Hitachi Ltd 窒化物系化合物半導体光素子
US5970080A (en) 1996-03-07 1999-10-19 Sharp Kabushiki Kaisha Gallium nitride compound semiconductor light emitting element and method for fabricating the same
US5834379A (en) * 1996-07-16 1998-11-10 Cornell Research Foundation, Inc. Process for synthesis of cubic GaN on GaAs using NH3 in an RF plasma process
JP3787195B2 (ja) * 1996-09-06 2006-06-21 シャープ株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
US5923946A (en) * 1997-04-17 1999-07-13 Cree Research, Inc. Recovery of surface-ready silicon carbide substrates

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312442A (ja) * 1996-05-23 1997-12-02 Rohm Co Ltd 半導体発光素子およびその製法

Also Published As

Publication number Publication date
JP2000200946A (ja) 2000-07-18
DE69934075T2 (de) 2007-04-05
EP0997996A3 (en) 2000-11-08
DE69934075D1 (de) 2007-01-04
KR20000029321A (ko) 2000-05-25
EP0997996B1 (en) 2006-11-22
TW439336B (en) 2001-06-07
EP0997996A2 (en) 2000-05-03
US6503769B2 (en) 2003-01-07
US20020167018A1 (en) 2002-11-14

Similar Documents

Publication Publication Date Title
KR100917260B1 (ko) 결정막, 결정기판 및 반도체장치
US6911351B2 (en) Method of fabricating nitride semiconductor, method of fabricating nitride semiconductor device, nitride semiconductor device, semiconductor light emitting device and method of fabricating the same
US7026182B2 (en) Semiconductor device, semiconductor laser, their manufacturing methods and etching methods
KR100687463B1 (ko) 반도체 디바이스
KR100738079B1 (ko) 질화물계 반도체 레이저 다이오드의 제조방법
US6927149B2 (en) Nitride semiconductor device and fabrication method thereof, and method for forming nitride semiconductor substrate
KR100303963B1 (ko) 질화갈륨계화합물반도체발광소자및그제조방법
KR20070085251A (ko) 반도체 레이저 소자 및 그 제조 방법
KR20030007907A (ko) 반도체 레이저 소자 및 그 제조방법
KR20020052968A (ko) 질화물반도체의 제조방법, 질화물반도체소자의 제조방법및 그것을 이용한 질화물반도체소자
KR100653567B1 (ko) 반도체 장치 및 이를 제조하는 방법
US20010025989A1 (en) Semiconductor device and method of manufacturing the same
WO2004047245A1 (ja) 半導体発行素子及びその製造方法
JP2003332688A (ja) Ｉｉｉ族窒化物系化合物半導体レーザ
JP2011077326A (ja) 半導体レーザ集積素子及びその作製方法
WO2009141933A1 (ja) 窒化物半導体レーザ
JP3283802B2 (ja) 選択成長法を用いた半導体層及びその成長方法、選択成長法を用いた窒化物系半導体層及びその成長方法、窒化物系半導体発光素子とその製造方法
JP5093033B2 (ja) 半導体レーザの製造方法、半導体レーザ、光ピックアップおよび光ディスク装置
US20060081860A1 (en) Group III nitride semiconductor light-emitting element and method of manufacturing the same
JP2001007443A (ja) 半導体発光装置の製造方法
JP4623799B2 (ja) 半導体発光素子の製法および半導体レーザ
JP3554163B2 (ja) ３族窒化物半導体レーザダイオードの製造方法
JP2009105184A (ja) 窒化物系半導体レーザ素子とその製造方法
JP3464991B2 (ja) 半導体レーザ発光装置の製造方法
JP2002076518A (ja) 半導体レーザおよび半導体素子並びにそれらの製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131101

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee