KR100647314B1 - 나노 임프린트 리소그래피용 정렬시스템 및 이를 채용한임프린트 리소그래피 방법 - Google Patents

나노 임프린트 리소그래피용 정렬시스템 및 이를 채용한임프린트 리소그래피 방법 Download PDF

Info

Publication number
KR100647314B1
KR100647314B1 KR1020050008749A KR20050008749A KR100647314B1 KR 100647314 B1 KR100647314 B1 KR 100647314B1 KR 1020050008749 A KR1020050008749 A KR 1020050008749A KR 20050008749 A KR20050008749 A KR 20050008749A KR 100647314 B1 KR100647314 B1 KR 100647314B1
Authority
KR
South Korea
Prior art keywords
substrate
mold
electron emission
electrode
electron
Prior art date
Application number
KR1020050008749A
Other languages
English (en)
Other versions
KR20060087880A (ko
Inventor
최상준
이정현
이석원
이문구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050008749A priority Critical patent/KR100647314B1/ko
Priority to EP05257746A priority patent/EP1686423A3/en
Priority to US11/340,696 priority patent/US20060172229A1/en
Priority to JP2006023873A priority patent/JP2006216952A/ja
Publication of KR20060087880A publication Critical patent/KR20060087880A/ko
Application granted granted Critical
Publication of KR100647314B1 publication Critical patent/KR100647314B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electron Beam Exposure (AREA)

Abstract

나노 임프린트 리소그래피용 정렬시스템 및 이를 채용한 임프린트 리소그래피 방법가 개시된다. 개시된 나노 임프린트 리소그래피용 정렬시스템은 몰드에 마련되어 전자들을 방출하는 복수의 전자 방출 소자와, 전자 방출 소자들에 대응하도록 마련되어 전자 방출 소자들로부터 방출된 전자들이 도달하는 전극을 구비하여, 전극에 흐르는 전류가 최대치가 될 수 있도록 몰드와 기판을 조정하여 서로 정렬시킨다.

Description

나노 임프린트 리소그래피용 정렬시스템 및 이를 채용한 임프린트 리소그래피 방법{Alignment system for nano imprint lithography and Method of imprint lithography using the same }
도 1은 본 발명에 따른 나노 임프린트 리소그래피용 정렬시스템의 구성을 도시한 도면,
도 2는 본 발명에 따른 몰드와 기판의 형상을 상세하게 도시한 단면도,
도 3은 도 2에 도시된 몰드를 도시한 평면도,
도 4a 내지 도 4f는 도 2에 도시된 몰드를 형성하는 과정을 도시한 도면,
도 5a 내지 도 5d는 도 2에 도시된 기판을 형성하는 과정을 도시한 도면,
도 6a 내지 도 6c는 본 발명에 따른 정렬시스템을 이용하는 임프린트 리소그래피에서 볼록패턴을 전사시키는 과정을 도시한 도면.
<도면의 주요부분에 대한 부호의 설명>
110...기판 111...주기판층
112...전극 113...보조기판층
114...홀 115...박막
120...고정스테이지 130...몰드
131...몸체 132...전자 방출 소자
133...게이트층 134...홀
135...볼록패턴 140...이동스테이지
150...X-Y위치조정기 160...Z위치조정기
170...제어기 180...전류측정부
본 발명은 나노 임프린트 리소그래피용 정렬시스템 및 이를 적용한 나노 임프린트 리소그래피 방법에 관한 것이다.
반도체 제조 공정에 있어서 기판의 표면을 원하는 패턴으로 가공하기 위하여 여러 가지 방식의 리소그래피 기술이 이용된다.
종래에는 광을 사용하여 기판표면에 포토레지스트를 코팅시키고 이를 식각하여 패턴을 제작하는 광 리소그래피(optical lithography)가 일반적으로 이용되어 왔으나, 형성되는 패턴의 크기는 광학적 회절현상에 의해 제한을 받게되며, 분해능은 사용광선의 파장에 비례한다. 따라서 반도체 소장의 집적도가 높아질수록 미시 패턴을 형성하기 위해 파장이 짧은 노광기술이 요구된다.
그런데, 반도체 소자의 집적도가 커짐에 따라 광 리소그래피는 빛을 사용하여 포토레지스트를 패터닝하므로 빛에 의한 간섭효과의 영향으로 포토레지스트 패턴자체 또는 패턴 사이에서 물리적인 형태가 달라지게 된다. 주로 문제가 되는 것은 포토레지스트 패턴의 CD(critical dimension)의 불균일한 변화이다. 포토레지 스트 패턴의 CD가 전체적으로 균일하지 않고 하부막의 영역에 따라 달라지게 되면 포토레지스트 패턴을 마스크로 하여 패터닝되어 형성되는 물질층 패턴도 처음에 원하던 형태와는 다른 형태로 형성되어 구현할 수 있는 선폭에는 한계가 있다.
또한, 공정 중에 발생하는 불순물과 포토레지스트가 반응하여 포토레지스트가 침식되어 포토레지스트 패턴이 변하게 된다. 포토레지스트의 침식은 포토레지스트 패턴을 마스크로 하여 패터닝되어 형성되는 물질층 패턴도 처음에 원하던 형태와는 다른 형태를 갖게 된다.
따라서, 최근에는 나노(nano) 단위의 선폭을 가진 보다 미세하게 집적된 반도체 집적 회로를 구현할 수 있는 차세대 리소그래피(NGL; Next Generation Lithography) 기술이 제안되고 있다.
이러한 차세대 리소그래피 기술로는 전자빔 리소그래피(Electron-beam Lithography), 이온빔 리소그래피(Ion-beam Lithography), 극자외선 리소그래피(Extreme Ultraviolet Lithography), 근접 X선 리소그라피(Proximity X-ray Lithography)와 나노 임프린트 리소그래피(nano imprint lithography) 등이 있다.
나노 임프린트 리소그래피 시스템은 상대적으로 강도가 강한 물질의 표면에 필요로 하는 형상(몰드)을 미리 제작하여 이를 다른 물질(기판) 위에 마치 도장을 찍듯이 찍어서 패턴을 형성 시키거나 원하는 형상의 몰드를 제작한 후 몰드 내부로 폴리머 물질을 도포하여 패턴을 형성하는 방법이다.
이러한 리소그래피기술에서, 패턴을 기판의 원하는 부분에 패터닝하기 위해서는 마스크를 기판 위의 정확한 위치에 위치시켜야 하므로 이를 정렬하기 위한 정 렬시스템(alignment system)이 필요하다.
종래의 정렬시스템의 하나가 미국등록특허 US4818662호에 개시되어 있다. 개시된 미국등록특허 US4818662호는 마스크와 웨이퍼를 서로 겹쳐놓고, 상측에 전자총(E-beam gun)을 설치하여 전자총으로부터 출력된 전자빔을 조사하여 마스크와 웨이퍼의 각 관통홀을 통과시키면서, 전자빔이 통과하는 관통홀로부터 검출되는 전류를 검지하여, 전류가 최대치인지 여부를 판단하여 마스크와 웨이퍼가 정확하게 정렬시키는 시스템이다.
그런데, 위와 같은 정렬시스템은 전자총을 가동시키기 위해 그 내측에 진공상태가 요구되며, 전자총에서 나오는 전자빔을 정렬시키기 위해 각 전자총마다 전자빔정렬시스템이 필요하며, 전자총으로부터 방출된 전자빔에 대하여 마스크 및 웨이퍼에서도 정렬이 필요하므로 이로 인하여 속도가 저하되며, 웨이퍼 뿐만 아니라 마스크에도 각각 위치를 조정하기 위한 고가의 정밀스테이지가 필요하다.
또한, 종래의 기술에서 웨이퍼와 몰드에 동일한 마크를 새겨서 두 마크를 일치시킨 결과를 현미경으로 보거나, 웨이퍼 또는 웨이퍼 스테이지에 회절격자를 새겨서 반사된 빛을 이용하여 위치정렬오차를 측정한다. 하지만, 이 방식은 빛의 파장정도의 분해능(100㎚)을 가지게 되므로 스테이지도 이 정도의 분해능으로 움직이게 된다.
그러나, 향후 반도체의 최소선폭은 70㎚이하로 될 전망인데, 이 경우에 20㎚이하의 분해능으로 스테이지를 움직여야 하므로 이러한 정렬기술을 더 이상 쓸 수가 없다. 위치정렬오차 측정을 위한 새로운 방식이 필요하다.
본 발명은 상기 문제점을 감안한 것으로, 몰드 내에 전자 방출 소자를 형성시키고 기판에는 전극을 설치하여 전자 방출 소자로부터 방출된 전자에 의하여 전극에 흐르는 전류를 검지함으로써 몰드와 기판을 정렬시킬 수 있는 나노 임프린트 리소그래피용 정렬시스템 및 이를 채용한 임프린트 리소그래피 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명인 나노 임프린트 리소그래피용 정렬시스템은 몰드와 기판을 정렬시키는 임프린트 리소그래피용 정렬시스템에 있어서,
상기 몰드에 마련되어 전자들을 방출하는 복수의 전자 방출 소자와,
상기 전자 방출 소자들에 대응하도록 마련되어 상기 전자 방출 소자들로부터 방출된 전자들이 도달하는 전극을 구비하여, 상기 전극에 흐르는 전류가 최대치가 될 수 있도록 상기 몰드와 기판을 조정하여 서로 정렬시킨다.
본 발명에 따르면, 상기 몰드에는 상기 전자 방출 소자들로부터 방출되는 전자들이 통과할 수 있는 홀이 형성된 게이트층이 더 마련되어 있다.
본 발명에 따르면, 상기 기판에는 상기 전자 방출 소자들로부터 방출된 전자들이 통과하여 상기 전극에 도달할 수 있도록 홀이 형성되어 있다.
본 발명에 따르면, 상기 전자 방출 소자들 및 전극은 각각 상기 몰드 및 기판의 내측에 형성되어 있다.
본 발명에 따르면, 상기 전자들에 의하여 상기 전극에 흐르는 전류를 측정하 는 전류측정부를 더 구비한다.
본 발명에 따르면, 상기 전류측정부의 전류측정치가 기준치에 근접할 때까지 상기 몰드 또는 기판을 조정함으로써 상기 몰드와 기판을 서로 정렬시키는 제어수단을 더 구비한다.
본 발명에 따르면, 상기 제어수단은 상기 몰드 또는 기판를 조정한다.
본 발명에 따르면, 상기 전자 방출 소자는 블록 패턴의 외곽에 형성되어 있다.
본 발명의 다른 특징에 따르면, 임프린트 리소그래피 방법은 (a) 전자 방출 소자들이 마련된 몰드와 전극이 마련된 기판을 서로 정렬시키는 단계와;
(b) 볼록패턴이 마련된 몰드를 상기 기판에 접촉시켜 상기 볼록패턴을 상기 기판에 전사시키는 단계;를 포함한다.
본 발명에 따르면, 상기 (a)단계는
상기 전자 방출 소자들이 마련된 몰드를 준비하는 단계와,
상기 전자 방출 소자들에 대응하는 전극이 마련된 기판을 준비하는 단계와;
상기 전자 방출 소자들로부터 방출된 전자들이 도달하는 상기 전극에 흐르는 전류가 최대치가 되도록 상기 몰드 또는 기판를 조정하여 상기 몰드와 기판을 정렬하는 단계;를 포함한다.
본 발명에 따르면, 상기 몰드를 준비하는 단계는
상기 볼록패턴의 외곽에 상기 전자 방출 소자들을 형성하는 단계와
상기 전자 방출 소자들의 상측을 패터닝하여 상기 전자 방출 소자들로부터 방출된 전자들이 통과할 수 있는 홀이 형성된 게이트층을 형성하는 단계를 포함한다.
본 발명에 따르면, 상기 기판을 준비하는 단계는
상기 주기판층 위에 소정의 금속물질을 증착하고 패터닝하여 복수의 전극을 형성하는 단계와,
상기 전극들 위에 보조기판층을 도포하고 패터닝하여 상기 전자 방출 소자들로부터 방출된 전자들이 통과할 수 있는 홀을 형성하는 단계를 포함한다.
본 발명에 따르면, 상기 몰드와 기판을 정렬하는 단계는
상기 전극들은 전류를 측정하는 전류측정장치와 연결되어 있으며,
상기 전자 방출 소자들로부터 방출된 전자들에 의하여 상기 전극들에 흐르는 전류가 기준치에 근접할 때까지 상기 몰드 또는 기판를 조정하여 상기 몰드와 기판을 정렬한다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하면 다음과 같다.
도 1은 본 발명에 따른 나노 임프린트 리소그래피용 정렬시스템의 구성을 도시한 도면이고, 도 2는 본 발명에 따른 몰드와 기판의 형상을 상세하게 도시한 단면도이고, 도 3은 도 2에 도시된 몰드를 도시한 평면도이다.
도 4a 내지 도 4f는 도 2에 도시된 몰드를 형성하는 과정을 도시한 도면들이고, 도 5a 내지 도 5d는 도 2에 도시된 기판을 형성하는 과정을 도시한 도면들이고, 도 6a 내지 도 6c는 본 발명에 따른 정렬시스템을 이용하는 임프린트 리소그래 피에서 볼록패턴을 전사시키는 과정을 도시한 도면들이다.
도 1을 참조하면, 정렬시스템(100)은 기판(110)을 지지하는 고정스테이지(120), 몰드(130)를 이송 가능하도록 지지하는 이동스테이지(140) 및 상기 기판(110)과 상기 몰드(130)의 위치를 정렬시키기 위하여 X-Y위치조정기(150) 및 Z위치조정기(160)의 동작을 제어하는 제어기(170)를 구비한다.
상기 X-Y위치조정기(150)는 상기 이동스테이지(140)를 X방향 또는 Y방향으로 이송시키면서 상기 이동스테이지(140)의 위치를 조정하며, 상기 Z위치조정기(160)는 상기 이동스테이지(140)를 Z방향으로 이송시키면서 상기 이동스테이지(140)의 위치를 조정한다.
상기 기판(110)은 복수의 전류측정부(180)에 연결되어 있으며, 상기 전류측정부들(180)는 상기 제어기(170)에 연결되어 있다. 상기 전류측정부들(180)는 상기 기판(110)에 흐르는 전류를 측정하여 이를 상기 제어기(170)에 전달한다.
도 1에서 상기 기판(110)이 상기 고정스테이지(120)에 지지되어 있고 상기 몰드(130)가 상기 이동스테이지(140)에 이송 가능하도록 지지되어 있으나, 반대로 상기 기판(110)이 상기 이동스테이지(140)에 이송 가능하도록 지지되고 상기 몰드(130)가 상기 고정스테이지(120)에 지지되어 있을 수도 있다.
도 2를 참조하면, 상기 기판(110)과 몰드(130)의 단면형상이 자세하게 도시되어 있다.
상기 기판(110)은 주기판층(111), 보조기판층(113), 상기 보조기판층(112)의 상측에 마련되어 상기 몰드(130)와 접촉하면서 소정패턴이 전사될 수 있는 박막 (115)과 상기 박막(115)의 외곽(박막을 둘러싸는 주위)에 상기 주기판층(111)과 보조기판층(113)의 사이에 마련되어 상기 몰드(130)로부터 전달되는 전자들이 도달하는 복수의 전극(112)을 구비한다. 상기 보조기판층(113)에는 상기 몰드(130)로부터 전달된 전자들이 통과할 수 있도록 소정 폭으로 관통되어 홀(114)이 형성되어 있다.
상기 전극들(112)은 각각 상기 전류측정부(180, 도 1참조)에 연결되어 있으며, 상기 전류측정부(180)는 전자들에 의하여 상기 전극들(112)에 흐르는 전류를 측정한다.
상기 몰드(130)는 도 2 및 도 3을 참조하면, 상기 기판(110)에 대응하도록 마련되어 있으며, 몸체(131), 상기 몸체(131)의 상측에 소정간격으로 돌출되도록 마련되어 있는 볼록패턴(135), 상기 볼록패턴(135)의 외곽(블록패턴을 둘러싸는 주위,130a)에 소정간격으로 마련되어 전자를 방출하는 복수의 전자 방출 소자(132)와 상기 전자 방출 소자들(132)의 상측에 마련되어 있으며, 상기 전자 방출 소자들(132)로부터 방출된 전자들이 통과할 수 있는 홀(134)이 형성되어 있는 게이트층(133)을 구비한다.
상기 전자 방출 소자(electron emitter device,132)는 어느 특정구성에 한정되는 것은 아니며, 그 자체에서 전자를 방출할 수 있는 구성이면 다양한 변용례가 적용 가능하다.
본 발명에 따른 기판을 형성하는 과정을 도 4a 내지 도 4f를 참조하여 설명한다.
도 4a를 참조하면, 주기판층(111)위에 소정의 도전성 금속물질을 증착하여 전극층(112)을 형성하고, 상기 전극층(112)위에 포토레지스트(photo resist,112a)를 형성한다.
도 4b 및 도 4c를 참조하면, 상기 포토레지스트(112a)위에 패터닝된 마스크(112b)를 통하여 광(UV)을 조사하여 상기 포토레지스트(112a)를 노광시키고, 노광된 상기 포토레지스트(112a)를 현상하여 복수의 전극(112)을 형성한다. 그리고, 상기 전극(112)및 노출된 주기판층(111)위에 보조기판층(113)을 증착시킨다.
도 4d 및 도 4e를 참조하면, 상기 보조기판층(113)위에 포토레지스트(113a)를 증착시키고, 패터닝된 마스크(113b)를 통하여 광(UV)을 조사하여 상기 포토레지스트(113a)를 노광시키고, 노광된 상기 포토레지스트(113a)를 현상한다.
도 4f를 참조하면, 상기 보조기판층(113)을 식각하여 복수의 홀(114)을 형성하여, 상기 전극(112)의 일부를 외부로 노출시켜서 상기 기판(110)을 형성한다.
본 발명에 따른 몰드를 형성하는 과정을 도 5a 내지 도 5d를 참조하여 설명한다.
도 5a를 참조하면, 몸체(131)의 하측에 볼록패턴(135)을 형성시킨다. 상기 몸체(131)에 상기 볼록패턴(135)을 형성시키는 방법은 일반적으로 사용하는 패터닝방법을 이용하므로 이에 대한 자세한 설명은 생략한다.
도 5b를 참조하면, 상기 볼록패턴(135)의 외곽에 위치하는 상기 몸체(131)를 소정깊이로 제거하고 복수의 전자 방출 소자(132)를 형성시킨다. 상기 전자 방출 소자(132)는 전자를 방출할 수 있는 다양한 구성이 적용될 수 있어 이에 대한 자세 한 형성과정에 대한 설명은 생략한다.
도 5c 및 도 5d 를 참조하면, 상기 전자 방출 소자들(132)의 상측을 패터닝하여 상기 전자 방출 소자들(132)로부터 방출된 전자들이 통과할 수 있는 홀(134)이 형성된 게이트층(133)을 형성한다. 상기 전자 방출 소자들(134)의 일부가 외부로 노출된다. 상기 전자 방출 소자들(134)로부터 방출된 전자들은 상기 홀(134)을 통하여 대응하는 상기 기판(110)으로 전달된다.
본 발명에 따른 정렬시스템을 이용하는 임프린트 리소그래피에서 볼록패턴을 기판에 전사하는 과정을 도면을 참조하여 설명한다.
도 1 및 도 6a를 참조하면, 본 발명에 따른 정렬시스템에서 기판과 몰드의 위치를 정렬하는 방법을 설명한다.
상기 제어기(170)는 상기 전자 방출 소자들(132)로부터 전자들이 방출되도록 조정한다.
상기 전자 방출 소자들(132)로부터 방출된 전자들은 상기 게이트층(133)에 형성된 홀(134)을 통과하여 상기 기판(110)의 보조기판층(113)에 형성된 홀(114)을 통과하여 상기 전극들(112)에 도달된다. 상기 전극(112)에 전자들이 도달되면 상기 전극(112)에는 전류가 흐르게 되며, 상기 전류측정부(180)는 상기 전극(112)에 흐르는 전류를 측정한다.
이때, 상기 제어기(170)는 상기 전류측정부(180)로부터 전달된 상기 전극(112)의 전류측정치를 미리 저장되어 있는 기준치와 비교하면서 측정치가 기준치에 근접될 때까지 상기 X-Y위치조정기(150)를 X축 또는 Y축으로 이동시키면서 상기 게 이트층(133)에 형성된 홀(134)이 상기 보조기판층(113)에 형성된 홀(114)과 일치하도록 조정한다.
상기 게이트층(133)에 형성된 홀(134)과 상기 보조기판층(113)에 형성된 홀(114)이 서로 일치할 때 상기 전자 방출 소자들(132)로부터 방출된 전자들이 상기 전극(112)에 최대로 도달하게 된다. 즉, 상기 전류측정부(180)가 측정하는 상기 전극(112)의 전류측정치가 최대가 될 때 상기 게이트층(133)에 형성된 홀(134)과 상기 보조기판층(113)에 형성된 홀(114)이 서로 일치한 상태에 있는 것이다. 따라서, 상기와 같이 되면 상기 기판(110)과 몰드(130)는 상호 정렬이 이루어진 상태가 된다.
도 1 및 도 6b을 참조하면, 상기 제어기(170)는 상기 Z위치조정기(160)를 동작시켜 상기 이동스테이지(140)를 하방(화살표방향)으로 이송시켜 상기 볼록패턴(135)을 상기 박막(115)에 접촉시키고 가압하여 상기 볼록패턴(135)의 형상을 상기 박막(115)에 전사시킨다.
도 1 및 도 6c를 참조하면, 상기 제어기(170)는 상기 Z위치조정기(160)를 동작시켜 상기 이동스테이지(140)를 상방으로 이송시켜 상기 몰드(130)를 상기 기판(110)으로부터 이격시킴으로써 상기 볼록패턴(135)은 상기 박막(115)으로부터 제거된다.
그러면, 상기 박막(115)에는 비압축된 영역(115a)과 비압축된 영역(115b)으로 구성된 상기 볼록패턴(135)의 형상이 그대로 전사된다.
상술한 바와 같이, 본 발명에 따른 나노 임프린트 리소그래피용 정렬시스템은 다음과 같은 효과가 있다.
첫째, 광원을 이용하지 않아 몰드와 기판의 겹침에 대한 분해능이 광원의 파장에 영향을 받지 않는다.
둘째, 전자 방출 소자로부터 방출된 전자에 의하여 몰드의 전극에 흐르는 전류의 양을 측정하여 몰드와 기판을 정렬하므로 정확도를 높일 수 있다.
셋째, 정렬표지의 폭크기에 따라서 분해능을 결정할 수 있기 때문에 몰드와 기판이 겹치는 정확도를 극대화 할 수 있는 효과가 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.

Claims (13)

  1. 몰드와 기판을 정렬시키는 나노 임프린트 리소그래피용 정렬시스템에 있어서,
    상기 몰드에 마련되어 전자들을 방출하는 복수의 전자 방출 소자와;
    상기 전자 방출 소자들에 대응하도록 마련되어 상기 전자 방출 소자들로부터 방출된 전자들이 도달하는 전극;을 구비하여,
    상기 전극에 흐르는 전류가 최대치가 될 수 있도록 상기 몰드와 기판을 조정하여 서로 정렬시키는 것을 특징으로 하는 나노 임프린트 리소그래피용 정렬시스템.
  2. 제 1항에 있어서,
    상기 몰드에는 상기 전자 방출 소자들로부터 방출되는 전자들이 통과할 수 있는 홀이 형성된 게이트층이 더 마련되어 있는 것을 특징으로 하는 나노 임프린트 리소그래피용 정렬시스템.
  3. 제 1항에 있어서,
    상기 기판에는 상기 전자 방출 소자들로부터 방출된 전자들이 통과하여 상기 전극에 도달할 수 있도록 홀이 형성되어 있는 것을 특징으로 하는 나노 임프린트 리소그래피용 정렬시스템.
  4. 제 1항에 있어서,
    상기 전자 방출 소자들 및 전극은 각각 상기 몰드 및 기판의 내측에 형성되어 있는 것을 특징으로 하는 나노 임프린트 리소그래피용 정렬시스템.
  5. 제 1항에 있어서,
    상기 전자들에 의하여 상기 전극에 흐르는 전류를 측정하는 전류측정부를 더 구비하는 것을 특징으로 하는 나노 임프린트 리소그래피용 정렬시스템.
  6. 제 5항에 있어서,
    상기 전류측정부의 전류측정치가 기준치에 근접할 때까지 상기 몰드 또는 기판을 조정함으로써 상기 몰드와 기판을 서로 정렬시키는 제어수단을 더 구비하는 것을 특징으로 하는 나노 임프린트 리소그래피용 정렬시스템.
  7. 제 6항에 있어서,
    상기 제어수단은 상기 몰드 또는 기판를 조정하는 것을 특징으로 하는 나노 임프린트 리소그래피용 정렬시스템.
  8. 제 1항에 있어서,
    상기 전자 방출 소자는 블록 패턴의 외곽에 형성되어 있는 것을 특징으로 하는 나노 임프린트 리소그래피용 정렬시스템.
  9. (a) 전자 방출 소자들이 마련된 몰드와 전극이 마련된 기판을 서로 정렬시키는 단계와;
    (b) 볼록패턴이 마련된 몰드를 상기 기판에 접촉시켜 상기 볼록패턴을 상기 기판에 전사시키는 단계;를 포함하는 것을 특징으로 하는 임프린트 리소그래피 방법.
  10. 제 9항에 있어서,
    상기 (a)단계는
    상기 전자 방출 소자들이 마련된 몰드를 준비하는 단계와,
    상기 전자 방출 소자들에 대응하는 전극이 마련된 기판을 준비하는 단계와;
    상기 전자 방출 소자들로부터 방출된 전자들이 도달하는 상기 전극에 흐르는 전류가 최대치가 되도록 상기 몰드 또는 기판를 조정하여 상기 몰드와 기판을 정렬하는 단계;를 포함하는 것을 특징으로 하는 임프린트 리소그래피 방법.
  11. 제 10항에 있어서,
    상기 몰드를 준비하는 단계는
    상기 볼록패턴의 외곽에 상기 전자 방출 소자들을 형성하는 단계와
    상기 전자 방출 소자들의 상측을 패터닝하여 상기 전자 방출 소자들로부터 방출된 전자들이 통과할 수 있는 홀이 형성된 게이트층을 형성하는 단계를 포함하는 것을 특징으로 하는 임프린트 리소그래피 방법.
  12. 제 10항에 있어서,
    상기 기판을 준비하는 단계는
    상기 주기판층 위에 소정의 금속물질을 증착하고 패터닝하여 복수의 전극을 형성하는 단계와,
    상기 전극들 위에 보조기판층을 도포하고 패터닝하여 상기 전자 방출 소자들로부터 방출된 전자들이 통과할 수 있는 홀을 형성하는 단계를 포함하는 것을 특징으로 하는 임프린트 리소그래피방법.
  13. 제 10항에 있어서,
    상기 몰드와 기판을 정렬하는 단계는
    상기 전극들은 전류를 측정하는 전류측정장치와 연결되어 있으며,
    상기 전자 방출 소자들로부터 방출된 전자들에 의하여 상기 전극들에 흐르는 전류가 기준치에 근접할 때까지 상기 몰드 또는 기판를 조정하여 상기 몰드와 기판을 정렬하는 것을 특징으로 하는 임프린트 리소그래피방법.
KR1020050008749A 2005-01-31 2005-01-31 나노 임프린트 리소그래피용 정렬시스템 및 이를 채용한임프린트 리소그래피 방법 KR100647314B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050008749A KR100647314B1 (ko) 2005-01-31 2005-01-31 나노 임프린트 리소그래피용 정렬시스템 및 이를 채용한임프린트 리소그래피 방법
EP05257746A EP1686423A3 (en) 2005-01-31 2005-12-15 Alignment system used in nano-imprint lithography and nano imprint lithography method using the alignment system
US11/340,696 US20060172229A1 (en) 2005-01-31 2006-01-27 Alignment system used in nano-imprint lithography and nano imprint lithography method using the alignment system
JP2006023873A JP2006216952A (ja) 2005-01-31 2006-01-31 ナノインプリント・リソグラフィ用位置合わせシステム及びこれを採用したインプリント・リソグラフィ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050008749A KR100647314B1 (ko) 2005-01-31 2005-01-31 나노 임프린트 리소그래피용 정렬시스템 및 이를 채용한임프린트 리소그래피 방법

Publications (2)

Publication Number Publication Date
KR20060087880A KR20060087880A (ko) 2006-08-03
KR100647314B1 true KR100647314B1 (ko) 2006-11-23

Family

ID=36287014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050008749A KR100647314B1 (ko) 2005-01-31 2005-01-31 나노 임프린트 리소그래피용 정렬시스템 및 이를 채용한임프린트 리소그래피 방법

Country Status (4)

Country Link
US (1) US20060172229A1 (ko)
EP (1) EP1686423A3 (ko)
JP (1) JP2006216952A (ko)
KR (1) KR100647314B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101358642B1 (ko) 2009-09-30 2014-02-19 캐논 가부시끼가이샤 임프린트 장치 및 제품 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790899B1 (ko) * 2006-12-01 2008-01-03 삼성전자주식회사 얼라인 마크가 형성된 템플릿 및 그 제조 방법
US7837907B2 (en) * 2007-07-20 2010-11-23 Molecular Imprints, Inc. Alignment system and method for a substrate in a nano-imprint process
JP6569718B2 (ja) * 2017-11-16 2019-09-04 大日本印刷株式会社 インプリント用の転写基板
CN109119404B (zh) * 2018-07-16 2021-04-02 华天慧创科技（西安）有限公司 对准方法、压印方法和晶圆堆叠方法
JP2021150629A (ja) * 2020-03-24 2021-09-27 キオクシア株式会社 テンプレートの製造方法、テンプレート、および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323461A (ja) 1999-05-11 2000-11-24 Nec Corp 微細パターン形成装置、その製造方法、および形成方法
US6309580B1 (en) 1995-11-15 2001-10-30 Regents Of The University Of Minnesota Release surfaces, particularly for use in nanoimprint lithography
JP2003332211A (ja) 2002-05-14 2003-11-21 Mitsubishi Electric Corp レジストパターンの形成方法およびレジストパターン形成装置
JP2005101201A (ja) 2003-09-24 2005-04-14 Canon Inc ナノインプリント装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59178456A (ja) * 1983-03-30 1984-10-09 Fuji Photo Film Co Ltd カラ−画像形成方法
JPS62183118A (ja) * 1986-02-06 1987-08-11 Canon Inc アライメント装置及び方法
JPS6343318A (ja) * 1986-08-08 1988-02-24 Fujitsu Ltd 光電子像転写の位置合わせ方法
JPH03149614A (ja) * 1989-08-31 1991-06-26 Univ California 情報処理システム及び記憶処理方法
US6406945B1 (en) * 2001-01-26 2002-06-18 Chartered Semiconductor Manufacturing Ltd. Method for forming a transistor gate dielectric with high-K and low-K regions
US6955767B2 (en) * 2001-03-22 2005-10-18 Hewlett-Packard Development Company, Lp. Scanning probe based lithographic alignment
KR100935934B1 (ko) * 2003-03-15 2010-01-11 삼성전자주식회사 전자빔 리소그라피 시스템의 에미터 및 그 제조방법
DE10311855B4 (de) * 2003-03-17 2005-04-28 Infineon Technologies Ag Anordnung zum Übertragen von Informationen/Strukturen auf Wafer unter Verwendung eines Stempels

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309580B1 (en) 1995-11-15 2001-10-30 Regents Of The University Of Minnesota Release surfaces, particularly for use in nanoimprint lithography
JP2000323461A (ja) 1999-05-11 2000-11-24 Nec Corp 微細パターン形成装置、その製造方法、および形成方法
JP2003332211A (ja) 2002-05-14 2003-11-21 Mitsubishi Electric Corp レジストパターンの形成方法およびレジストパターン形成装置
JP2005101201A (ja) 2003-09-24 2005-04-14 Canon Inc ナノインプリント装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101358642B1 (ko) 2009-09-30 2014-02-19 캐논 가부시끼가이샤 임프린트 장치 및 제품 제조 방법

Also Published As

Publication number Publication date
EP1686423A3 (en) 2007-07-25
KR20060087880A (ko) 2006-08-03
US20060172229A1 (en) 2006-08-03
JP2006216952A (ja) 2006-08-17
EP1686423A2 (en) 2006-08-02

Similar Documents

Publication Publication Date Title
JP4996978B2 (ja) 描画方法
KR100647314B1 (ko) 나노 임프린트 리소그래피용 정렬시스템 및 이를 채용한임프린트 리소그래피 방법
US7802978B2 (en) Imprinting of partial fields at the edge of the wafer
KR101358642B1 (ko) 임프린트 장치 및 제품 제조 방법
US20210225638A1 (en) Imprint apparatus, imprint method, and method of manufacturing semiconductor device
US20070200276A1 (en) Method for rapid printing of near-field and imprint lithographic features
US7922960B2 (en) Fine resist pattern forming method and nanoimprint mold structure
WO2007117523A2 (en) Imprint lithography system
JP2005508075A (ja) リソグラフィックテンプレート
KR20150036425A (ko) 마크 형성 방법 및 디바이스 제조 방법
JP2007258707A (ja) リソグラフィ装置および二重露光オーバレイ制御を用いたデバイス製造方法
JP5288453B2 (ja) ローラーモールド作製方法
JP4881426B2 (ja) マーカの形成方法、マーカを有する基板及びデバイス製造方法
CN114460819B (zh) 用于电子束曝光的对准标记及其制备方法
TW202109177A (zh) 基板固持器、微影設備及方法
JP2020008841A (ja) 情報処理装置、プログラム、リソグラフィ装置、リソグラフィシステム、および物品の製造方法
KR101005582B1 (ko) 기판 정렬 모듈 및 이를 구비하는 리소그래피 장치
JP2007095859A (ja) リソグラフィ方法
CN108121169A (zh) 远紫外线对准标记的形成方法
US7482110B2 (en) Method for adapting structure dimensions during the photolithographic projection of a pattern of structure elements onto a semiconductor wafer
JP2009274348A (ja) モールド作製方法
TW202409735A (zh) 經由晶圓形狀控制的卡盤補償方法
JP2000275816A (ja) フォトマスク基板およびフォトマスクの製造方法
JP2024101361A (ja) 搬送装置、搬送方法、リソグラフィ装置、および物品製造方法
US20060183057A1 (en) Patterning method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121016

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161018

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee