KR100627201B1 - 인화붕소 기재 화합물 반도체 소자, 이의 제조 방법 및발광 다이오드 - Google Patents

인화붕소 기재 화합물 반도체 소자, 이의 제조 방법 및발광 다이오드 Download PDF

Info

Publication number
KR100627201B1
KR100627201B1 KR1020057009323A KR20057009323A KR100627201B1 KR 100627201 B1 KR100627201 B1 KR 100627201B1 KR 1020057009323 A KR1020057009323 A KR 1020057009323A KR 20057009323 A KR20057009323 A KR 20057009323A KR 100627201 B1 KR100627201 B1 KR 100627201B1
Authority
KR
South Korea
Prior art keywords
layer
boron phosphide
crystal
group iii
iii nitride
Prior art date
Application number
KR1020057009323A
Other languages
English (en)
Other versions
KR20050075446A (ko
Inventor
다까시 우다가와
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002344828A external-priority patent/JP4282976B2/ja
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20050075446A publication Critical patent/KR20050075446A/ko
Application granted granted Critical
Publication of KR100627201B1 publication Critical patent/KR100627201B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

III족 질화물 반도체 층 및 인화붕소 층의 접합 구조를 갖고 우수한 소자 성질을 갖는 인화붕소 기재 반도체 소자가 제공된다. 인화붕소 기재 화합물 반도체 소자는 III족 질화물 반도체 층의 표면이 (0.0.0.1.) 결정면을 갖고, 인화붕소 층이 III족 질화물 반도체 층의 (0.0.0.1.) 결정면 위에 평행하게 적층된 {111} 결정면을 갖는 {111}-인화붕소 층인 III족 질화물 반도체 층 및 인화붕소 층을 포함하는 이질접합 구조를 갖는다.
인화붕소 기재 화합물 반도체 소자, III족 질화물 반도체, 발광 다이오드

Description

인화붕소 기재 화합물 반도체 소자, 이의 제조 방법 및 발광 다이오드{BORON PHOSPHIDE-BASED COMPOUND SEMICONDUCTOR DEVICE, PRODUCTION METHOD THEREOF AND LIGHT-EMITTING DIODE}
관련 출원에 대한 상호 참조
본 출원은 2002년 12월 4일 출원된 미국 가출원 제 60/430,644호의 35 U.S.C. §119(e)(1)에 따른 이익을 청구한다.
본 발명은 우수한 결정학적 배향 성질을 갖는 III족 질화물 반도체 층 및 인화붕소 층으로 구성된 이질접합 구조를 갖는 인화붕소 기재 반도체 소자, 및 이의 제조 방법 및 발광 다이오드에 관한 것이다.
통상적으로, III족 질화물 반도체, 예를 들면 알루미늄 갈륨 인듐 니트리드(AlXGaYInZN: 0≤ X, Y, Z ≤1, X+Y+Z=1)는 예를 들면, 발광 다이오드(LED)의 발광층 또는 클래드(clad)층, 또는 고 이동도 전계 효과 트랜지스터(TEGFET)의 전자 채널층 또는 전자 공급층으로 사용되었다(예를 들면, 특허 문헌 1 및 비특허 문헌 1 참조).
대개, III족 질화물 반도체를 사용하는 소자(III족 질화물 반도체 소자)는 소자 기능을 발현시키는 III족 질화물 반도체의 이질접합 구조를 갖는다. 예를 들면, 특허 문헌 1은 LED 또는 레이저 다이오드(LD)의 발광부가 질화갈륨(GaN) 및 갈륨 인듐 니트리드(GaYInZN: 0≤ Y, Z < 1, Y+Z=1)의 이질접합으로 구성된 발명을 개시하고 있다.
지금까지, 화합물 반도체 소자를 구성하는 III족 질화물 반도체 층 또는 III족 질화물 반도체 층을 포함하는 이질접합 구조는 주로 기상 성장 방법에 의해 사파이어(α-Al203 단일 결정) 기판 위에서 형성되었다.
그러나, 예를 들면, 사파이어 기판과 질화갈륨(GaN) 사이의 격자 미스매치(mismatch)는 약 16％나 되며(예를 들면, 비특허 문헌 2 참조), 사파이어 기판에 형성된 질화갈륨 층은 1×108/㎠을 초과하는 다량의 부정합 전위(misfit dislocation)를 함유하는 것으로 알려져 있다(예를 들면, 비특허 문헌 3 참조). III족 질화물 반도체, 예를 들면 질화갈륨을 포함하는 이질접합 구조에서, 부정합 전위는 이질접합부를 넘어 상부층으로 전파된다. 따라서, 통상적인 기술로는 전위 밀도가 낮은 이질접합 구조를 얻기 힘들다.
본 발명자들은 인화붕소(BP) 층이 III족 질화물 반도체 층으로부터 부정합 전위의 전파를 억제하는 데 효과적이라는 것을 발견하였다.
특허 문헌 2 내지 7은 육각형 우르짜이트(wurtzite) 질화갈륨 등을 포함하는 III족 질화물 반도체 층 위에 인화붕소 층을 연결시킴으로써 발광 소자를 형성하는 기술을 개시하고 있다. 그러나, 이들 통상적인 기술에서 III족 질화물 반도체 층으로부터 부정합 전위의 전파를 억제하는 것은 의도되지 않는다(특허 문헌 8 및 9 참조). III족 질화물 반도체 층으로부터 부정합 전위의 전파를 충분히 안정적으로 억제하는 데 효과적인 인화붕소 층에 대한 결정 구조는 아직 알려지지 않았다. 따라서, 지금까지는 누설 전류가 감소되고 우수한 정류 성질을 나타낼 수 있는 III족 질화물 반도체 층 및 인화붕소 층의 pn-접합 구조를 안정적으로 얻기 어려웠다.
(특허 문헌 1)
JP-B-55-3834(본 명세서에 사용된 용어 "JP-B"는 "심사된 일본 특허 공보"를 의미함)
(특허 문헌 2)
JP-A-10-242514(본 명세서에 사용된 용어 "JP-A"는 "심사되지 않은 공개된 일본 특허 출원"을 의미함)
(특허 문헌 3)
JP-A-10-242515
(특허 문헌 4)
JP-A-10-242567
(특허 문헌 5)
JP-A-10-242568
(특허 문헌 6)
JP-A-10-242569
(특허 문헌 7)
JP-A-10-247745
(특허 문헌 8)
JP-A-10-247760
(특허 문헌 9)
JP-A-10-247761
(비특허 문헌 1)
[Isamu Akasaki (compiler), III Zoku Chikkabutsu Handotai (Group-III Nitride Semiconductor) (Advanced Electronics I-21), 1st ed., pp. 285-293, Baifukan (December 8, 1999)]
(비특허 문헌 2)
[Isamu Akasaki et al.,"EFFECTS OF AlN BUFFER LAYER ON CRYSTALLOGRAPHIC STRUCTURE AND ON ELECTRICAL AND OPTICAL PROPERTIES OF GaN AND Gal-xAlxN (0< X≤0.4) FILMS GROWN ON SAPPHIRE SUBSTRATE BY MOVPE", (the Netherlands), Journal of Crystal Growth, Vol. 98, pp. 209-219 (1989)]
(비특허 문헌 3 참조)
[L.T. Romana et al.,"STRUCTURAL CHRACTERIZATION OF THICK GaN FILMS GROWN BY HYDRIDE VAPOR PHASE EPITAXY", (U.S.A.), Mat. Res. Soc. Symp. Proc., Vol. 423, pp. 245-250 (1996)]
발명의 개시
본 발명은 이러한 사정에서 이루어진 것이며, 본 발명의 목적은 III족 질화물 반도체 층으로부터 부정합 전위의 전파를 충분히 안정적으로 억제할 수 있는 인화붕소 층의 결정성 특징을 규명함으로써 III족 질화물 반도체 층 및 인화붕소 층의 접합 구조를 갖고 우수한 소자 성질을 동반하는 인화붕소 기재 반도체 소자를 제공하는 것이다. 본 발명의 또다른 목적은 이의 제조 방법을 제공하는 것이다.
본 발명자들은 상기 목적을 달성하기 위한 연구의 결과로서 하기 인화붕소 기재 화합물 반도체 소자, 이의 제조 방법 및 발광 다이오드를 발명하였다.
즉, 본 발명은
(1) III족 질화물 반도체 층의 표면이 (0.0.0.1.) 결정면을 갖고, 인화붕소 층이 상기 III족 질화물 반도체 층의 (0.0.0.1.) 결정면 위에 평행하게 적층된 {111} 결정면을 갖는 {111}-인화붕소 층인, III족 질화물 반도체 층 및 인화붕소 층을 포함하는 이질접합 구조를 갖는 인화붕소 기재 화합물 반도체 소자,
(2) III족 질화물 반도체 층이 우르짜이트 결정 타입이고, III족 질화물 반도체 층의 (0.0.0.1.) 결정면의 [2.-1.-1.0.] 결정 방위가 인화붕소 층의 {111} 결정면의 <110> 결정 방위에 평행하게 배향된 것인 (1)에 기재된 인화붕소 기재 화합물 반도체 소자,
(3) III족 질화물 반도체 층의 (0.0.0.1.) 결정면의 [2.-1.-1.0.] 결정 방위와 평행한 인화붕소 층의 <110> 결정 방위가 두 방향으로 존재하고, 이들 방위에 의해 생성된 각이 180˚인 (2)에 기재된 인화붕소 기재 화합물 반도체 소자,
(4) III족 질화물 반도체 층의 (0.0.0.1.) 결정면의 [2.-1.-1.0.] 결정 방위에 평행한 인화붕소 층의 <110> 결정 방위가 [1.-1.0.] 및 [-1.1.0.]인 (3)에 기재된 인화붕소 기재 화합물 반도체 소자,
(5) 인화붕소 층이 <111> 결정 방위에 적층 결함 및 쌍정 중 하나 이상을 함유하는 {111}-인화붕소 층인 (1) 내지 (4) 중 어느 하나에 기재된 인화붕소 기재 화합물 반도체 소자, 및
(6) 인화붕소 층이 III족 질화물 반도체 층보다 낮은 전위 밀도를 갖는 것인 (1) 내지 (5) 중 어느 하나에 기재된 인화붕소 기재 화합물 반도체 소자를 제공한다.
또한, 본 발명은
(7) (0.0.0.1.) 결정면의 표면을 갖는 III족 질화물 반도체 층을 기판으로 사용하고, 붕소 함유 화합물 및 인 함유 화합물을 기상 성장 영역에 공급하여 III족 질화물 반도체 층의 (0.0.0.1.) 결정면에 평행하게 적층된 {111} 결정면을 갖는 {111}-인화붕소 층을 증기 성장시키는 단계를 포함하는, III족 질화물 반도체 층 및 인화붕소 층을 포함하는 이질접합 구조를 갖는 인화붕소 기재 화합물 반도체 소자의 제조 방법,
(8) 인화붕소 층이 750 ℃ 내지 1,200 ℃의 온도에서 증기 성장하는 것인 (7)에 기재된 인화붕소 기재 화합물 반도체 소자의 제조 방법, 및
(9) 인화붕소 층이 600 이상의 V/III 비에서 증기 성장하는 것인 (7) 또는 (8)에 기재된 인화붕소 기재 화합물 반도체 소자의 제조 방법을 제공한다.
본 발명에 사용된 "V/III 비"는 기상 성장 영역에 공급되는 붕소 함유 화합물(붕소 공급원 물질) 중 붕소 원자의 농도에 대한 인 함유 화합물(인 공급원 물질) 중의 인 원자의 농도비를 의미한다.
또한, 본 발명은
(10) 보호층이 (0.0.0.1.) 결정면의 표면을 갖는 III족 질화물 반도체 층으로 구성되고, 상부 클래드층이 상기 보호층의 (0.0.0.1.) 결정면 위에 적층된 {111} 결정면을 갖는 {111}-인화붕소 층으로 구성된, 하부 클래드층, 발광층, 발광층 보호용 보호층, 및 상부 클래드층을 순차적으로 적층시킴으로써 얻은 적층 구조를 포함하는 발광 다이오드를 제공한다.
발명의 실시에 대한 최적의 방식
하기에서는 본 발명을 상세하게 설명한다.
인화붕소 기재 화합물 반도체 소자
본 발명의 인화붕소 기재 화합물 반도체 소자는 III족 질화물 반도체 층 및 인화붕소 층을 포함하는 이질접합 구조를 갖고, 이 소자는 III족 질화물 반도체 층 및 인화붕소 층의 결정성 특징에 의해 특성화된다.
인화붕소 층의 기판이 될 III족 질화물 반도체 층은 적합하게는 조성식 AlXGaYInZN(0≤ X, Y, Z ≤1, X+Y+Z=1)으로 표현되는 화합물, 예를 들면 질화갈륨(GaN) 및 알루미늄 갈륨 니트리드(AlXGa1-XN: 0≤ X ≤1)이다. 또한, 질소(N)외에 다른 V족 원소(예를 들면, 인(P), 비소(As))를 함유하는 화합물, 예를 들면, 조성식:AlXGaYInZNQM1-Q(0≤ X, Y, Z ≤ 1, X+Y+Z=1, 0 < Q ≤ 1, 및 M은 질소 이외의 V족 원소임)으로 표현되는 화합물도 적합하게 사용된다.
본 발명의 인화붕소 기재 화합물 반도체 소자에서, III족 화합물 반도체 층의 표면은 (0.0.0.1.) 결정면이고 인화붕소 층은 이 결정면에서 연결된다. 또한, 본 발명에서 인화붕소 층은 III족 질화물 반도체 층의 (0.0.0.1.) 결정면에 평행하게 적층된 {111} 결정면을 갖는 {111}-인화붕소 층이다. 이러한 구성을 사용함으로써, 부정합 전위 등이 감소된 우수한 품질의 인화붕소 층을 얻을 수 있다.
이는 {110} 결정 격자면 사이의 간격(격자 간격)이 III족 질화물 반도체의 (0.0.0.1.) 결정면의 a-축 격자 상수와 거의 일치하기 때문이며 따라서, 격자 미스매치에 기인한 부정합 전위가 감소된 우수한 품질의 {111}-인화붕소 층을 III족 질화물 반도체 층의 {0.0.0.1.} 결정면 위에서 형성할 수 있다.
예를 들면, 일인화붕소 결정의 격자 간격은 0.320 nm이며, 질화갈륨(GaN)의 a-축 격자 상수는 0.318 nm이고 질화알루미늄(AlN)의 a-축 격자 상수는 0.311 nm이다(a-축 격자 상수에 대해, 문헌[Iwao Teramoto, Handotai Device Gairon (Introduction to Semiconductor Device), 1st ed., page 28, Baifukan (March 30, 1995)] 참조). 따라서, GaN의 경우, III족 질화물 반도체의 (0.0.0.1.) 결정면의 a-축 격자 상수 및 인화붕소의 {110} 결정면 상의 격자 간격 사이에는 격자 미스매치가 거의 존재하지 않으며, 심지어 AlN의 경우에도 격자 미스매치는 불과 2.8％에도 미치지 않는다. 따라서, 우수한 품질의 인화붕소 층은 III족 질화물 반도체의 (0.0.0.1.) 결정면에서 성장될 수 있다.
도 1을 기준으로, III족 질화물 반도체 층이 우르짜이트 질화갈륨 단일 결정을 포함하는 경우를 참고함으로써 본 발명을 구체적으로 설명한다. 도 1은 우르짜이트 질화갈륨 단일 결정의 (0.0.0.1.) 결정면 및 그 위에 형성된 인화붕소 결정의 배향 위치를 개략적으로 도시한 평면도이다.
상기 질화갈륨 단일 결정의 (0.0.0.1.) 결정면(1)은 다수의 조밀하게 구조화된 평면 등변 육각형 단위 세포(단위 평면 결정 격자)(1a)에 의해 구성된다. 본 발명에서는 결정면(1) 상에 인화붕소의 {111} 결정자(2)((2a) 및 (2b))가 결정면(1)에 평행하게 적층되어 질화갈륨과 인화붕소 사이에 우수한 격자 매칭(matching)이 이루어진다.
인화붕소의 {111} 결정면이 인화붕소의 {111} 결정면의 <110> 결정 방위가 질화갈륨의 (0.0.0.1.) 결정면(1)의 [2.-1.-1.0.] 결정 방위와 평행하도록 배치된 경우, 질화갈륨과 인화붕소 사이의 가장 우수한 격자 매칭이 획득된다. 이는 질화갈륨의 (0.0.0.1.) 결정면(1)의 a-축 격자 상수(도 1에 a로 도시됨)가 인화붕소의 {111} 결정면의 {110} 격자면 사이의 간격과 거의 일치하기 때문이다.
특히, 인화붕소의 평면 등변 삼각형 {111}-결정자(2a) 및 (2b)가 인화붕소의 [1.-1.0.] 또는 [-1.1.0.] 결정 방위가 질화갈륨의 [2.-1.-1.0.] 결정 방위에 평행하도록 배치된 경우, 우수한 품질을 갖는 {111}-인화붕소 층을 얻을 수 있다. 여기서, [1.-1.0.] 결정 방위 및 [-1.1.0.] 결정 방위는 180˚의 각을 이루는 상이한 방향이다. 도 1에서, 인화붕소 결정자(2a)는 질화붕소의 [2.-1.-1.0.] 결정 방위가 [1.-1.0.] 결정 방위에 평행한 관계를 갖고, 인화붕소 결정자(2b)는 질화붕소의 [2.-1.-1.0.] 결정 방위가 [-1.1.0.] 결정 방위에 평행한 관계를 갖는다. {111}-결정자(2a) 및 (2b)는 180˚ 만큼 방향이 상이한 각각의 정점을 사용하여 합체함으로써 질화갈륨의 (0.0.0.1.) 결정면과 매칭하고 전체로서 평면 등변 육각형 형상을 갖는 {111}-인화붕소 결정층을 구성할 수 있다.
인화붕소 기재 화합물 반도체 소자의 제조 방법
상기 본 발명의 인화붕소 기재 화합물 반도체 소자는 예를 들면, 기판으로서 III족 질화물 반도체 층을 사용하고, 붕소 함유 화합물 및 인 함유 화합물을 기상 성장 영역에 공급하고, 특정 조건 하에서 기상 성장 방법에 의해 인화붕소 층을 성장시킴으로써 제조될 수 있다. 기상 성장 방법의 예에는 유기금속 기상 에피성장법(MOVPE), 할로겐 VPE, 할리드 VPE 및 분자선 에피성장법(MBE)이 포함된다.
상기 육각형 III족 질화물 반도체 결정의 (0.0.0.1.) 결정면을 구성하는 평면 등변 육각형 단위 세포의 형상과 일치하는 규칙적으로 차례대로 배향된 많은 평면 등변 삼각형 {111} 결정자를 포함하는 {111}-인화붕소 결정층을 얻기 위해서는 하기 조건 (A) 내지 (G)를 만족시키는 것이 바람직하다.
(A) {111}-인화붕소 결정층의 증기 성장에서, 기판으로서의 III족 질화물 반도체 층(예를 들면, 질화갈륨 결정층)의 표면은 (0.0.0.1.) 결정면을 포함하는 단일 결정일 것이 요구된다.
(B) III족 질화물 반도체 층의 (0.0.0.1.) 단일 결정 표면의 경사각은 (0.0.0.1.) 결정면에 대한 수평 표면을 기준으로 ± 5°이내인 것이 바람직하다. 단일 결정 표면이 (0.0.0.1.) 결정면으로부터 5°를 초과하는 각으로 경사진 경우, 결정을 구성하는 원자 배열과 {111}-인화붕소 결정의 {110} 격자면 사이의 간격차가 증가하여, 평면 등변 삼각형 {111}-인화붕소 결정자가 도 1에 도시한 바와 같이 차례로 규칙적으로 배향된 {111}-인화붕소 결정층이 안정적으로 형성될 수 없다.
(C) 인화붕소 결정층이 증기 성장하는 기판으로서 유효하게 기능하기 위해서는 III족 질화물 반도체 층의 표면이 화학량적으로 거의 안정된 조성물로 유지되는 것이 바람직하다. 예를 들면, III족 질화물 반도체 층이 인화붕소 결정층의 증기 성장시에 고온에서 유지된 경우, III족 질화물 반도체 층을 구성하는 V족 원소는 증발되고 III족 질화물 반도체 층의 표면에서 III족 원소는 V족 원소에 비해 풍부해진다. 이러한 경우, 화학량적으로 거의 안정된 (0.0.0.1.) 결정 표면을 유지하기 위해서는 예를 들면, 질소 함유 화합물, 예를 들면 암모니아(NH3) 또는 히드라진(N2H2)을 과량으로 포함하는 분위기에서 III족 질화물 반도체 층의 온도를 상승시키는 것이 바람직하다.
(D) 인화붕소 층은 750 내지 1,200 ℃의 온도에서 증기 성장하는 것이 바람직하다. 층 형성 온도(기판의 온도)가 750 ℃ 미만인 경우에는 인화붕소의 {111} 단일 결정층을 안정적으로 얻을 수 없으며, 1,200 ℃를 초과하는 경우에는 B13P2와 같은 다면체 인화붕소가 생성되고 일인화붕소를 안정적으로 얻을 수 없다. 층 형성 온도는 n-타입 {111}-인화붕소 결정층을 수득할 경우 바람직하게는 750 ℃ 내지 약 1,000 ℃이고, p-타입 {111}-인화붕소 결정층을 수득할 경우 바람직하게는 약 1,000 ℃ 내지 1,200 ℃이다.
(E) 인화붕소 결정층의 증기 성장시, V/III 비는 바람직하게는 600 이상, 더욱 바람직하게는 1,000 내지 2,000이다.
(F) 인화붕소 결정층의 증기 성장에 앞서, 기체 공급원 물질(붕소 함유 화합물 및 인 함유 화합물)을 기상 성장 영역으로 통과시켜서 기상 성장 영역에서 공급원 물질 기체와 접촉하게 되는 부위의 표면에 인 및 붕소를 함유하는 필름을 미리 형성시키는 것이 바람직하다. 필름의 두께에는 특별한 제한이 없으나 약 100 nm가 충분하다.
(G) 인화붕소 층의 증기 성장시, 기체 공급원 물질로서 붕소 함유 화합물 및 인 함유 화합물은 기상 성장 영역에 위치한 III족 질화물 반도체 층의 표면에 동시에 도달하도록 조절되는 것이 바람직하다. 공급원 물질 기체의 III족 질화물 반도체 층으로의 도달 시간은 운반 기체의 유속에 의해 조절될 수 있다. "운반 기체"는 공급원 물질 기체를 기상 성장 영역으로 운반시키는 역할을 하는 기체이고, 이 기체는 고 순도 수소(H2) 또는 불활성 기체, 예를 들면 질소(N2) 및 아르곤(Ar), 또는 이러한 기체를 함유하는 혼합 기체로 구성될 수 있다. 공급원 물질 기체들 사이의 허용가능한 도달 시간차는 예를 들면, {111}-인화붕소 결정층이 50 nm/분의 성장 속도에서 증기 성장하는 경우 약 5 초이다. 도달 시간이 거의 같지만 약간 상이한 경우, 높은 휘발성을 갖는 V족 원소(인 함유 화합물)의 공급원 물질 기체가 III족 원소(붕소 함유 화합물)의 공급원 물질 기체보다 III족 질화물 반도체 층의 표면에 먼저 도달하도록 운반 기체의 유속을 조정하여, {111}-인화붕소 결정층의 형성을 유리하게, 보다 용이하게 하는 것이 바람직하다.
배향된 {111}-인화붕소 결정층이 III족 질화물 반도체 층의 (0.0.0.1.) 결정면에 형성되는지 여부는 X선 회절 또는 전자 회절의 회절 패턴으로부터 알 수 있다.
{111}-인화붕소 결정층이 III족 질화물 반도체 층의 (0.0.0.1.) 결정면에서 성장하는 경우, 특히 {111}-인화붕소 층 약 500 nm 미만의 두께를 갖는 얇은 층인 경우, III족 질화물 반도체 결정의 (0.0.0.1.) 결정면 및 인화붕소의 {111} 결정면에서 유래하는 브래그(Bragg) 회절 피크는 X선 회절 패턴에서 명확하게 나타난다.
전자 회절 패턴의 경우, 인화붕소 결정층의 {111} 결정면으로부터 유래하는 회절 반점은 III족 질화물 반도체 층의 (0.0.0.1.) 결정면으로부터 유래하는 회절 반점을 연결하는 직선 상에 나타난다. 또한, 입사 전자선의 방향이 <110> 방향인 경우, 정점 방향이 180˚ 상이한 {111}-인화붕소 결정, 즉 중심으로서 <110> 결정축에 대해 대칭적으로 배향된 {111}-인화붕소 결정으로부터 {110} 결정면의 180˚전도된 역격자 상이 얻어진다.
본 발명의 인화붕소 기재 화합물 반도체 소자에서, 인화붕소 결정층은 기판으로서 III족 질화물 반도체 층의 (0.0.0.1.) 결정면을 사용하여 증기 성장하여 규칙적으로 차례대로 배향된 {111}-인화붕소 결정층을 제공함으로써, 기판으로부터의 전위 전파를 안정적으로 높은 수준으로 방지하는 효과를 낼 수 있다. 그 결과, 인화붕소 결정층이 III족 질화물 반도체 층보다 낮은 전위 밀도를 갖는 인화붕소 기재 반도체 소자를 제공할 수 있다.
특히, III족 질화물 반도체 층의 (0.0.0.1.) 결정면에 잘 매칭하는 {111}-인화붕소 결정층을 안정적으로 얻을 수 있기 때문에 III족 질화물 반도체 층의 (0.0.0.1.) 결정면의 [2.-1.-1.0.] 결정 방위가 인화붕소 결정층의 <110> 결정 방위에 평행한 결정학적 배위가 유리하다.
예를 들면, 질화갈륨의 (0.0.0.1.) 결정면에 제공된 {111}-인화붕소 결정층은 두 층 사이의 접합 경계면에서 질화갈륨으로부터의 전위의 전파를 중단시키고, 인화붕소 층 자체는 1×103/㎠ 이하의 낮은 전위 밀도를 갖는 결정층이 된다. 낮은 전위 밀도를 갖는 이러한 인화붕소 결정층 내부에는 적층 결함 및 쌍정 중 하나 이상이 인화붕소의 <111> 결정 방위를 따라 함유된다. 적층 결함 또는 쌍정이 전위를 흡수하면 전위 밀도가 감소한다고 가정한다.
상기 페이지에서 기재한 바와 같이, 본 발명에 따르면 인화붕소 결정층에 의해 기판으로부터의 전위의 전파를 충분히 안정적으로 방지할 수 있어, 누설 전류가 적은 우수한 정류 성질을 나타내고 우수한 소자 성질을 가질 수 있는 인화붕소 기재 화합물 반도체 소자를 제공할 수 있다.
본 발명의 인화붕소 기재 화합물 반도체 소자에서, 상기 성질을 갖는 {111}-인화붕소 결정층은 전위를 통해 소자가 전류를 단락시키는 것을 방지할 수 있는 기능성 층으로 유효하게 사용될 수 있다. 예를 들면, III족 질화물 반도체 층과 이질 연결된 낮은 전위 밀도를 갖는 {111}-인화붕소 결정층은 단락으로 인해 방전되지 않는 옴 전극을 형성하는 데 접촉층으로 사용될 수 있으며, 게이트 전류의 단락 누설이 방지된 쇼트키(Schottky) 접합 타입 게이트 전극을 형성하는 데에도 접촉층으로서 사용될 수 있다.
도 1은 우르짜이트 결정 타입 질화갈륨 단일 결정의 (0.0.0.1.) 결정 표면에서 {111}-인화붕소 결정의 배향 위치를 도시하는 개략도이다.
도 2는 본 발명의 실시예에서 제조된 pn-접합 타입 LED의 단면 구조를 도시하는 개략도이다.
도 3은 본 발명의 실시예에서 얻은 적층 구조의 (0.0.0.1.)-질화갈륨/{111}-인화붕소 접합 구조로부터의 카피된 전자 회절 패턴이다.
하기에서는 실시예를 참고로 본 발명을 기재한다.
(실시예)
본 발명의 인화붕소 기재 화합물 반도체 소자로서, pn-접합 타입 이중 이질(DH) 접합 구조를 갖는 발광 다이오드를 사파이어 기판에 증착된 (0.0.0.1.)-질화갈륨 단일 결정층의 표면에서 {111}-인화붕소 결정층을 증기 성장시킴으로써 제조하였다. 도 2는 제조된 LED의 단면 구조를 개략적으로 도시한다.
먼저, (0.0.0.1.) 결정면의 표면을 갖는 사파이어 기판(101) 표면에서, n-타입 (0.0.0.1.)-질화갈륨(GaN) 단일 결정층으로 구성된 하부 클래드층(102)을 1,050 ℃에서 트리메틸 갈륨((CH3)3Ga)/암모니아(NH3)/수소(H2) 반응계를 사용하는 대기압(거의 대기압) MOCVD 방법에 의해 형성하였다. 하부 클래드층(102)을 구성하는 n- 타입 질화갈륨 결정층의 캐리어(carrier) 농도는 약 2×1018 cm-3이고 층 두께는 3 ㎛였다.
하부 클래드층(102)의 (0.0.0.1.) 결정 표면에서, n-타입 (0.0.0.1.)-갈륨 인듐 니트리드(Ga0.90In0.10N)로 구성된 발광층(103)을 850 ℃에서 (CH3)3Ga/트리메틸 인듐((CH3)3In)/NH3/H2 반응계를 사용하는 대기압(거의 대기압) MOCVD 방법에 의해 증기 성장시켰다. 발광층(103)을 구성하는 n-타입 갈륨 인듐 니트리드 혼합 결정층의 캐리어 농도는 약 8×1017 cm-3이고 층 두께는 약 50 nm였다.
기상 성장 영역에 인듐 공급원 물질((CH3)3In)의 공급을 중단하여 발광층(103)의 성장을 종료시켰다. 그 후, (CH3)3Ga 및 NH3를 운반 기체 H2와 함께 기상 성장 영역으로 연속적으로 흘려 보냄으로써 뒤이어 발광층(103)에 도핑되지 않은 고 저항 (0.0.0.1.)-질화갈륨 층으로 구성된 보호층(104)을 형성시켰다. 보호층(104)은 발광층(103)의 방출 강도 감소를 방지하기 위한 층이었다. 보호층(104)의 캐리어 농도는 약 5×1017 cm-3 이하이고 층 두께는 약 12 ㎛였다.
보호층(104)의 기상 성장을 완결한 후, 온도 저하를 개시하였다. 질소가 보호층(104)의 (0.0.0.1.) 결정 표면으로부터 증발되는 것을 방지하고 보호층(104)의 화학량적 조성물을 유지시키기 위해, 온도가 600 ℃로 저하될 때까지 암모니아를 연속적으로 기상 성장 영역으로 흘려 보냈다.
실온으로 냉각시킨 후, 하부 클래드층(102), 발광층(103) 및 보호층(104)이 기판(101)에 순차적으로 적층된 적층 구조를 기상 성장 영역으로부터 공급원 물질 기체와의 접촉을 피할 수 있는 챔버로 방호(shelter)시켰다. 적층 구조가 형성되는 동안, 챔버 내에 수소 기체가 흐르게 하였다.
적층 구조를 상기와 같이 방호시키는 동안, 트리에틸보란((C2H5)3B) 증기 및 포스핀(PH3)과 동반하는 수소 기체를 기상 성장 영역으로 흘려 보내어 기상 성장 영역에서 석영 재질 성장로(quartz-made growth furnace)의 내벽 등에 붕소 및 인을 함유하는 필름을 형성시켰다. 필름을 1,100 ℃에서 두께 약 1 ㎛으로 증착시킨 후, 수소 기체를 흘려 보내면서 기상 성장 영역의 온도를 실온에 근접한 온도로 낮추었다.
뒤이어, 방호된 적층 구조를 또다시 기상 성장 영역으로 돌려보내고, 암모니아(NH3) 및 수소(H2)의 혼합된 분위기에서 온도를 실온에서 1,025 ℃로 상승시켰다. 승온 후, 기상 성장 영역으로의 NH3 공급을 중단시키고, 인 공급원 물질로서 포스핀(PH3) 및 붕소 공급원 물질로서 트리에틸보란((C2H5)3B)을 동시에 기상 성장 영역으로 흘려 보냈다. PH3를 운반하는 수소 운반 기체의 유속을 9 L/분으로 조정하고, (C2H5)3B 증기를 운반하는 수소 운반 기체의 유속을 7 L/분으로 조정하여, 인 공급원 물질 및 붕소 공급원 물질이 동시에 보호층(104)의 (0.0.0.1.) 결정면에 도달할 수 있게 하였다. 이로써, 도핑되지 않은 p-타입 인화붕소 층으로 구성된 상부 클래드층(105)을 (C2H5)3B/PH3/H2 반응계를 사용하는 상압 MOCVD 방법에 의해 보호층 (104)의 (0.0.0.1.)-질화갈륨(GaN) 결정 표면에서 연결시키고 형성시켰다. 상부 클래드층(105)(인화붕소 층)의 성장시, V/III 비(= 농도비 PH3/(C2H5)3B)를 1,000으로 설정하였다. 상부 클래드층(105)(인화붕소 층)의 캐리어 농도는 2×1019 cm-3이고, 층 두께는 500 nm였다.
이 방법으로 하부 클래드층(102), 발광층(103), 보호층(104) 및 상부 클래드층(105)이 기판(101)에 순차적으로 적층된 적층 구조(200)를 얻었다.
얇은 적층 구조(200)의 단면을 TEM으로 관찰하여 상부 클래드층(105)을 구성하는 인화붕소 층의 결정 구조를 조사하였다. 그 결과, 보호층의 (0.0.0.1.) 결정 표면, 즉 인화붕소의 <111> 결정 방위를 기준으로 각 70°의 방향을 따라 쌍정(또는 적층 결함)이 내부에 존재하는 것으로 관측되었다.
도 3은 보호층(104)을 구성하는 질화갈륨 층 및 상부 클래드층(105)을 구성하는 인화붕소 층으로부터 카피된 전자 회절 패턴을 도시하고 있다. 도 3에서는 인화붕소 결정으로부터의 회절점을 기호 ○으로 나타내고, 질화갈륨으로부터의 회절점을 기호 ●으로 나타내고 있다. 이들 기호가 중첩되는 부분은 양쪽 모두의 결정으로부터의 회절점이 동일한 위치에서 나타난다는 점을 시사한다.
도면에 도시된 바와 같이, 질화갈륨의 (0.0.0.1.) 결정면에 대한 회절이 나타나는 방향 및 인화붕소의 {111} 결정면에 대한 회절이 나타나는 방향은 평행하며, 인화붕소의 {111} 결정면이 질화갈륨의 (0.0.0.1.) 결정면에 적층되어 있음을 확인하였다.
입사 전자선의 방향이 질화갈륨의 [2.-1.-1.0.] 결정 방위인 경우, 인화붕소의 <110> 결정 방향으로부터 보이는 섬아연광 결정 타입 인화붕소의 역격자 상이 나타났다. 이로부터, 질화갈륨의 (0.0.0.1.)의 [2.-1.-1.0.] 결정 방위와 인화붕소의 <110> 결정 방위가 평행하다는 것이 밝혀졌다.
또한, 인화붕소의 <110> 결정 방위로부터 보이는 역격자 상(도 3에 파선으로 나타낸 직사각형 c 및 d)은 서로 180˚ 회전된 위치에서 나타났으며, 이는 {111}-인화붕소 층이 180˚만큼 방향이 상이한 {111}-인화붕소 결정들로 구성되었음을 시사한다.
인화붕소 층으로 구성된 상부 클래드층(105)의 전위 밀도는 1×103 cm-3 미만이었다. 이는 사파이어 기판(101)과의 격자 미스매치로 인해 발생하고 n-타입 질화갈륨 층으로 구성된 하부 클래드층(102)의 내부로부터 발광층(103) 및 보호층(104)을 통해 전파된 전위가 인화붕소 층으로 구성된 상부 클래드층(105)과 보호층(104) 사이의 접합 경계면에서 차단되었기 때문이다.
상기 평가 후, 금·베릴륨 합금(Au: 99 질량％, Be: 1 질량％)으로 구성되고 130 ㎛의 직경을 갖는 평면 원형 p-타입 옴 전극(106)을 상부 클래드층(105)의 표면 중심에 배치하였다. 한편, 상부 클래드층(105), 보호층(104) 및 발광층(103) 각각을 부분적으로 제거하여 n-타입 질화갈륨 층으로 구성된 하부 클래드층(102)에 노출시키고, 이 노출된 표면에 n-타입 옴 전극(107)을 배치하였다 n-타입 옴 전극(107)을 티타늄(Ti) 하부층 및 알루미늄(Al) 상부층으로 이루어진 2층 적층 구조 전극으로 구성하였다.
이 방법으로 한 면이 약 300 ㎛인 평면 정사각형 형상을 갖고 pn-접합 타입 DH 구조를 갖는 LED를 제조하였다. 20 mA의 작동 전류가 p-타입 옴 전극(106)과 n-타입 옴 전극(107) 사이에서 순방향으로 통과하는 경우, LED는 하기 발광 성질을 나타내었다.
(1) 방출 색상: 푸른 빛을 띤 보라색
(2) 방출 중심 파장: 약 430 nm
(3) 광도(칩 상태): 약 7 mcd
(4) 순방향 전압: 약 3.6 V
덧붙여, 10 ㎂의 전류가 p-타입 옴 전극(106)과 n-타입 옴 전극(107) 사이에서 역방향으로 통과하는 경우, 역방향 전압은 10 V였다.
본 실시예에서, 상부 클래드층(105)은 보호층(104)을 구성하는 (0.0.0.1.)-질화갈륨 결정 표면에 규칙적으로 차례대로 배향된 저 저항 p-타입 {111}-인화붕소 층으로부터 구성되어 소자 작동 전류는 발광층(103)의 광범위한 영역으로 확산될 수 있었다. 또한, 낮은 전위 밀도를 갖는 {111}-전위를 통한 국지 방전도 거의 발생하지 않았다. 따라서, 전위를 통한 소자 작동 전류의 단락류에 기인한 방출 및 발광(luminescent) 반점은 드물게 생성되지도 않았으며, 근방계 방출 패턴으로부터, 발광층(103)의 거의 전 표면으로부터 균질한 강도를 갖는 방출이 제공됨을 확인하였다. 따라서, 본 실시예에서는 높은 방전 특성, 균질한 방출 강도 및 우수한 소자 성질이 보장된 단파 가시 발광 다이오드를 얻을 수 있었다.
앞서 상세히 기재한 바와 같이, 본 발명에 따르면 III족 질화물 반도체 층으로부터의 부정합 전위의 전파를 충분히 안정적으로 방지하고 우수한 소자 성질을 갖는 인화붕소 기재 화합물 반도체 소자를 제공할 수 있다.

Claims (10)

  1. III족 질화물 반도체 층의 표면이 (0.0.0.1.) 결정면을 갖고, 인화붕소층이 상기 III족 질화물 반도체 층의 (0.0.0.1.) 결정면 위에 이 결정면과 평행하게 적층된 {111} 결정면을 갖는 {111}-섬아연광 결정 타입 인화붕소 층인, III족 질화물 반도체 층 및 인화붕소 층을 포함하는 이질접합 구조를 갖는 인화붕소 기재 화합물 반도체 소자.
  2. 제 1 항에 있어서, 상기 III족 질화물 반도체 층이 우르짜이트(wurtzite) 결정 타입이며, III족 질화물 반도체층의 (0.0.0.1.) 결정면의 [2.-1.-1.0.] 결정 방위가 인화붕소 층의 {111} 결정면의 <110> 결정 방위에 평행하게 배향된 것인 인화붕소 기재 화합물 반도체 소자.
  3. 제 2 항에 있어서, 상기 III족 질화물 반도체 층의 (0.0.0.1.) 결정면의 [2.-1.-1.0.] 결정 방위와 평행한 인화붕소 층의 <110> 결정 방위가 두 방향으로 존재하며, 이들 방위에 의해 생성된 각이 180˚인 인화붕소 기재 화합물 반도체 소자.
  4. 제 3 항에 있어서, 상기 III족 질화물 반도체 층의 (0.0.0.1.) 결정면의 [2.-1.-1.0.] 결정 방위에 평행한 인화붕소 층의 <110> 결정 방위가 [1.-1.0.] 및 [-1.1.0.]인 인화붕소 기재 화합물 반도체 소자.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 인화붕소 층이 <111> 결정 방위에 적층 결함 및 쌍정 중 하나 이상을 함유하는 {111}-인화붕소 층인 인화붕소 기재 화합물 반도체 소자.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 인화붕소 층이 III족 질화물 반도체 층보다 낮은 전위 밀도를 갖는 것인 인화붕소 기재 화합물 반도체 소자.
  7. (0.0.0.1.) 결정면의 표면을 갖는 III족 질화물 반도체 층을 기판으로 사용하고, 붕소 함유 화합물 및 인 함유 화합물을 기상 성장 영역에 공급하여 III족 질화물 반도체 층의 (0.0.0.1.) 결정면에 평행하게 적층된 {111} 결정면을 갖는 {111}-섬아연광 결정 타입 인화붕소 층을 증기 성장시키는 단계를 포함하는, III족 질화물 반도체 층 및 인화붕소 층을 포함하는 이질접합 구조를 갖는 인화붕소 기재 화합물 반도체 소자의 제조 방법.
  8. 제 7 항에 있어서, 상기 인화붕소 층이 750 ℃ 내지 1,200 ℃의 온도에서 증기 성장하는 것인 인화붕소 기재 화합물 반도체 소자의 제조 방법.
  9. 제 7 항 또는 제 8 항에 있어서, 상기 인화붕소 층이 600 이상의 V/III 비에 서 증기 성장하는 것인 인화붕소 기재 화합물 반도체 소자의 제조 방법.
  10. 보호층이 (0.0.0.1.) 결정면의 표면을 갖는 III족 질화물 반도체 층으로 구성되고, 상부 클래드(clad)층이 상기 보호층의 (0.0.0.1.) 결정면 위에 적층된 {111} 결정면을 갖는 {111}-인화붕소 층으로 구성된, 하부 클래드층, 발광층, 발광층 보호용 보호층, 및 상부 클래드층을 순차적으로 적층시킴으로써 얻은 적층 구조를 포함하는 발광 다이오드.
KR1020057009323A 2002-11-28 2003-11-27 인화붕소 기재 화합물 반도체 소자, 이의 제조 방법 및발광 다이오드 KR100627201B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002344828A JP4282976B2 (ja) 2002-11-28 2002-11-28 リン化硼素系化合物半導体素子、及びその製造方法、並びに発光ダイオード
JPJP-P-2002-00344828 2002-11-28
US43064402P 2002-12-04 2002-12-04
US60/430,644 2002-12-04

Publications (2)

Publication Number Publication Date
KR20050075446A KR20050075446A (ko) 2005-07-20
KR100627201B1 true KR100627201B1 (ko) 2006-09-25

Family

ID=32396282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057009323A KR100627201B1 (ko) 2002-11-28 2003-11-27 인화붕소 기재 화합물 반도체 소자, 이의 제조 방법 및발광 다이오드

Country Status (4)

Country Link
US (1) US7646040B2 (ko)
KR (1) KR100627201B1 (ko)
AU (1) AU2003288989A1 (ko)
WO (1) WO2004049451A2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100413105C (zh) * 2004-03-05 2008-08-20 昭和电工株式会社 磷化硼基半导体发光器件
DE102006062066A1 (de) * 2006-12-29 2008-07-03 Osram Opto Semiconductors Gmbh Linsenanordnung und LED-Anzeigevorrichtung

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS553834B2 (ko) 1972-02-26 1980-01-26
JPS557946B2 (ko) 1972-04-19 1980-02-29
US5300793A (en) 1987-12-11 1994-04-05 Hitachi, Ltd. Hetero crystalline structure and semiconductor device using it
JPH10247760A (ja) 1989-01-13 1998-09-14 Toshiba Corp 青色半導体発光素子
JPH10247761A (ja) 1989-01-13 1998-09-14 Toshiba Corp 青色半導体発光素子
JP2809692B2 (ja) * 1989-04-28 1998-10-15 株式会社東芝 半導体発光素子およびその製造方法
JPH05283744A (ja) 1991-12-20 1993-10-29 Toshiba Corp 半導体素子
JP3333346B2 (ja) 1995-03-22 2002-10-15 株式会社東芝 半導体装置
JP3754120B2 (ja) 1996-02-27 2006-03-08 株式会社東芝 半導体発光装置
RU2186447C2 (ru) 1997-11-28 2002-07-27 Котелянский Иосиф Моисеевич Полупроводниковый прибор
JP3152902B2 (ja) 1998-04-06 2001-04-03 株式会社東芝 青色半導体発光素子
JP3152900B2 (ja) 1998-04-06 2001-04-03 株式会社東芝 半導体レーザ
JPH10242515A (ja) 1998-04-06 1998-09-11 Toshiba Corp 青色半導体発光素子
JPH10242514A (ja) 1998-04-06 1998-09-11 Toshiba Corp 青色半導体発光素子
JPH10242567A (ja) 1998-04-06 1998-09-11 Toshiba Corp 半導体レーザ
JP3152901B2 (ja) 1998-04-06 2001-04-03 株式会社東芝 半導体レーザ
TW449937B (en) 1999-02-26 2001-08-11 Matsushita Electronics Corp Semiconductor device and the manufacturing method thereof
JP2002231640A (ja) 2001-01-31 2002-08-16 Hitachi Cable Ltd 窒化ガリウム基板及びその製造方法
JP3646655B2 (ja) 2001-02-06 2005-05-11 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光ダイオード
JP3659174B2 (ja) 2001-02-15 2005-06-15 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2002299741A (ja) 2001-04-03 2002-10-11 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板の劈開性の判定方法とＧａＮ単結晶基板
US6835962B2 (en) 2001-08-01 2004-12-28 Showa Denko Kabushiki Kaisha Stacked layer structure, light-emitting device, lamp, and light source unit
EP1470592B1 (en) 2002-01-28 2010-09-22 Showa Denko K.K. Boron phosphide based semiconductor device
TWI273724B (en) 2002-11-18 2007-02-11 Showa Denko Kk Boron phosphide-based semiconductor light-emitting device, production method thereof and light-emitting diode
US6936863B2 (en) 2002-11-18 2005-08-30 Showa Denko K.K. Boron phosphide-based semiconductor light-emitting device, production method thereof and light-emitting diode

Also Published As

Publication number Publication date
AU2003288989A1 (en) 2004-06-18
WO2004049451A3 (en) 2005-02-24
US20060097358A1 (en) 2006-05-11
WO2004049451A2 (en) 2004-06-10
US7646040B2 (en) 2010-01-12
KR20050075446A (ko) 2005-07-20

Similar Documents

Publication Publication Date Title
CN101528991B (zh) 蓝宝石衬底、使用该蓝宝石衬底的氮化物半导体发光元件及氮化物半导体发光元件的制造方法
US8679955B2 (en) Method for forming epitaxial wafer and method for fabricating semiconductor device
EP0551721A2 (en) Gallium nitride base semiconductor device and method of fabricating the same
US20080283851A1 (en) GaN Substrate, and Epitaxial Substrate and Semiconductor Light-Emitting Device Employing the Substrate
WO2003072856A1 (fr) Procede de production de semi-conducteur a base d&#39;un compose nitrure du groupe iii
KR20100094460A (ko) 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
KR20100096084A (ko) 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
JP3196833B2 (ja) Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
US8878211B2 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
US6531716B2 (en) Group-III nitride semiconductor light-emitting device and manufacturing method for the same
US7034330B2 (en) Group-III nitride semiconductor device, production method thereof and light-emitting diode
JP4282976B2 (ja) リン化硼素系化合物半導体素子、及びその製造方法、並びに発光ダイオード
JP2004146424A (ja) Ｉｉｉ族窒化物半導体素子、その製造方法および発光ダイオード
EP1869717B1 (en) Production method of group iii nitride semioconductor element
JP2007066986A (ja) 半導体発光素子、半導体発光素子実装体及び半導体発光素子の製造方法
KR100433039B1 (ko) 에피택셜웨이퍼및그제조방법
KR100627201B1 (ko) 인화붕소 기재 화합물 반도체 소자, 이의 제조 방법 및발광 다이오드
JP2001119065A (ja) ｐ型窒化物半導体及びその製造方法
US7759149B2 (en) Gallium nitride-based semiconductor stacked structure
JP4329165B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP4174910B2 (ja) Ｉｉｉ族窒化物半導体素子
JPH09148626A (ja) ３−５族化合物半導体の製造方法
JP3592616B2 (ja) Ｉｉｉ族窒化物半導体発光素子
KR20050092365A (ko) 인화붕소 기재 화합물 반도체 소자, 이의 제조 방법 및발광 다이오드
JP3698081B2 (ja) 化合物半導体素子、その製造方法、発光素子及びランプ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee