KR20050092365A - 인화붕소 기재 화합물 반도체 소자, 이의 제조 방법 및발광 다이오드 - Google Patents

인화붕소 기재 화합물 반도체 소자, 이의 제조 방법 및발광 다이오드 Download PDF

Info

Publication number
KR20050092365A
KR20050092365A KR1020057009734A KR20057009734A KR20050092365A KR 20050092365 A KR20050092365 A KR 20050092365A KR 1020057009734 A KR1020057009734 A KR 1020057009734A KR 20057009734 A KR20057009734 A KR 20057009734A KR 20050092365 A KR20050092365 A KR 20050092365A
Authority
KR
South Korea
Prior art keywords
layer
boron phosphide
based compound
compound semiconductor
semiconductor device
Prior art date
Application number
KR1020057009734A
Other languages
English (en)
Inventor
다까시 우다가와
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002349425A external-priority patent/JP3895266B2/ja
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20050092365A publication Critical patent/KR20050092365A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2006—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

광폭 밴드갭을 갖는 인화붕소 기재 화합물 반도체 층을 포함하고 우수한 소자 성질을 갖는 인화붕소 기재 화합물 반도체 소자가 제공된다. 인화붕소 기재 화합물 반도체 층은 무정형층 및 상기 무정형층과 연결되도록 제공된 다결정층으로 이루어지고, 인화붕소 기재 화합물 반도체 층의 실온 밴드갭은 3.0 eV 내지 4.2 eV 미만이다.

Description

인화붕소 기재 화합물 반도체 소자, 이의 제조 방법 및 발광 다이오드{BORON PHOSPHIDE-BASED COMPOUND SEMICONDUCTOR DEVICE, PRODUCTION METHOD THEREOF AND LIGHT-EMITTING DIODE}
본 발명은 실온에서 광폭 밴드갭(bandgap)을 갖는 인화붕소 기재 화합물 반도체 층을 포함하는 인화붕소 기재 화합물 반도체 소자, 및 이의 제조 방법 및 발광 다이오드에 관한 것이다.
통상적으로, III족 질화물 반도체, 예를 들면 질화갈륨(GaN)은 질화물 반도체 소자, 예를 들면 발광 다이오드(LED) 또는 레이저 다이오드(LD)를 제조하는 데 사용되었다(예를 들면, 비특허 문헌 1 참조). III족 질화물 반도체는 실온에서 비교적 광폭의 밴드갭을 갖는 것으로 공지되어 있으며, 예를 들면 육각형 우르짜이트(wurtzite) 구조를 갖는 질화갈륨 및 질화알루미늄(AlN)의 실온 밴드갭은 각각 3.4 eV 및 5.9 eV나 된다(예를 들면, 비특허 문헌 2 참조). 따라서, III족 질화물 반도체 층은 기능성 층, 예를 들면 발광 소자의 클래드층 또는 발광층으로 사용된다. 이러한 큰 밴드갭을 갖는 III족 질화물 반도체 층은 높은 장벽을 갖는 접합 구조를 구성하는 데 유리하다. 예를 들면, 3.4 eV 이상의 밴드갭을 갖는 알루미늄 갈륨 니트리드 혼합 결정(AlXGa1-XN: 0 < X ≤1)을 사용함으로써 구성된 전자 공급층 및 전자 채널층의 이질접합을 포함하는 고 이동도 트랜지스터가 개시되어 있다(예를 들면, 비특허 문헌 3 참조).
한편, 인화붕소 기재 화합물 반도체, 예를 들면 일인화붕소(BP)는 간접적인 III-V족 화합물 반도체로 공지되어 있다.
III족 질화물 반도체, 예를 들면 질화갈륨(GaN)과 달리, p-타입 전기 도전층은 의도적으로 불순물을 인화붕소 기재 화합물 반도체에 도핑함으로써 용이하게 얻어질 수 있다. 예를 들면, p-타입 전기 도전층을 얻기 위해 p-타입 불순물로서 마그네슘(Mg)을 도핑하는 기술이 개시되어 있다(예를 들면, 특허 문헌 1 참조). 따라서, 광폭 밴드갭 및 III족 질화물 반도체 층을 갖는 인화붕소 기재 화합물 반도체 층을 연결함으로써 장벽 차이를 갖는 pn-접합을 용이하게 얻을 수 있다는 점이 예상된다.
여기서, 예를 들면 인화붕소의 실온 밴드갭은 종래 2.0 eV인 것으로 알려졌으며(예를 들면, 비특허 문헌 2 참조) 최근에는, 증기 성장 조건의 최적화 등에 의해 2.8 내지 3.4 eV의 보다 광폭의 실온 밴드갭을 얻을 수 있는 기술이 개발되었다. 그러나, 인화붕소 기재 화합물 반도체 층 및 III족 질화물 반도체 층, 예를 들면 질화갈륨으로부터 장벽 높이를 갖는 이질접합을 구성하기 위해서는, 인화붕소에 대한 종래의 밴드갭, 2 eV는 불충분하며 보다 광폭의 밴드갭을 갖는 인화붕소 기재 화합물 반도체 층이 필요하다. 광폭 밴드갭 반도체, 예를 들면 III족 질화물 반도체를 사용하는 이질접합을 구성하기 적합한 광폭 밴드갭을 갖는 인화붕소 기재 화합물 반도체 층은 지금까지 보고되지 않았다.
(특허 문헌 1)
JP-A-2-288388(본 명세서에 사용된 용어 "JP-A"는 "심사되지 않은 공개된 일본 특허 출원"을 의미함)
(비특허 문헌 1)
[Isamu Akasaki (compiler), III Zoku Kagobutsu Handoutai (Group-III Compound Semiconductor), 1st ed., Chap. 13-14, Baifukan (December 8, 1999)]
(비특허 문헌 2)
[Isamu Akasaki (compiler), III-V Zoku Kagobutsu Handoutai (Group III-V Compound Semiconductor), 1st ed., page 150, Baifukan (May 20, 1994)]
(비특허 문헌 3)
[Isamu Akasaki (compiler), III Zoku Kagobutsu Handoutai (Group-III Compound Semiconductor), 1st ed., Chap. 6-8, Baifukan (December 8, 1999)]
도 1은 본 발명에 따른 실시예에서 제조된 pn-접합 LED의 단면 구조를 도시하는 개략도이다.
발명의 개시
본 발명은 이러한 사정에서 이루어진 것이며, 본 발명의 목적은 III족 질화물 반도체, 예를 들면 질화갈륨(GaN)을 사용하는 적합한 장벽 높이차를 갖는 이질접합을 구성하는 데 적합한 밴드갭을 갖는 인화붕소 기재 화합물 반도체 층의 구성을 규명함으로써, 광폭 밴드갭을 갖는 인화붕소 기재 화합물 반도체 층을 포함하며 우수한 소자 성능을 갖는 인화붕소 기재 화합물 반도체 소자를 제공하는 것이다.
본 발명자들은 상기 문제점들을 해결하기 위해 광범위하게 조사한 결과, 하기 인화붕소 기재 화합물 반도체 소자, 이의 제조 방법 및 발광 다이오드를 발명하였다.
보다 구체적으로, 본 발명은
(1) 인화붕소 기재 화합물 반도체 층의 실온 밴드갭이 3.0 eV 내지 4.2 eV 미만인, 무정형층 및 상기 무정형층과 연결되도록 제공된 다결정층으로 이루어진 인화붕소 기재 화합물 반도체층을 포함하는 인화붕소 기재 화합물 반도체 소자,
(2) 다결정층의 실온 밴드갭이 무정형층의 실온 밴드갭보다 작은 (1)에 기재된 인화붕소 기재 화합물 반도체 소자,
(3) 다결정층이 무정형층 위에 배치된 것인 (1) 또는 (2)에 기재된 인화붕소 기재 화합물 반도체 소자,
(4) 무정형층 및 다결정층 양쪽 모두가 의도적으로 불순물로 도핑한 것이 아닌 도핑되지 않은 층인 (1) 내지 (3) 중 어느 하나에 기재된 인화붕소 기재 화합물 반도체 소자,
(5) III족 질화물 반도체 층이 인화붕소 기재 화합물 반도체 층과 연결되도록 제공된 것인 (1) 내지 (4) 중 어느 하나에 기재된 인화붕소 기재 화합물 반도체 소자,
(6) III족 질화물 반도체 층이 조성식 AlαGaβInγN(여기서, 0≤ α, β, γ ≤1, α+β+γ=1) 또는 AlαGaβInγNδM1-δ(여기서, 0≤ α, β, γ ≤1, α+β+γ=1, 0 < δ ≤1, 및 M은 질소를 제외한 V족 원소임)으로 표현되는 화합물을 포함하는 것인 (5)에 기재된 인화붕소 기재 화합물 반도체 소자,
(7) 인화붕소 기재 화합물 반도체 층이 인화붕소를 포함하고, III족 질화물 반도체 층이 질화갈륨을 포함하는 것인 (6)에 기재된 인화붕소 기재 화합물 반도체 소자,
(8) 인화붕소 기재 화합물 반도체 층이 p-타입 전기 도전층이고, III족 질화물 반도체 층이 n-타입 전기 도전층이며, 인화붕소 기재 화합물 반도체 층 및 III족 질화물 반도체 층이 연결되어 pn-접합 구조를 구성하는 것인 (5) 내지 (7) 중 어느 하나에 기재된 인화붕소 기재 화합물 반도체 소자, 및
(9) 옴-접촉 전극 또는 정류 전극이 인화붕소 기재 화합물 반도체 층과 연결되도록 제공된 것인 (1) 내지 (8) 중 어느 하나에 기재된 인화붕소 기재 화합물 반도체 소자를 제공한다.
본 발명에 사용된 용어 "다결정층"은 무정형부 및 단일 결정부가 혼합된 층, 또는 결정 방향 배향이 다른 다수의 원주형 단일 결정의 집합체를 포함하는 층을 의미한다.
인화붕소 기재 화합물 반도체 층의 밴드갭은 예를 들면, 2·n·k(여기서, n은 굴절률이고, k는 동일한 파장에서의 흡광 계수임)로 표현되는 복소 유전상수의 허수부의 양자 에너지 의존성으로부터 결정될 수 있다.
또한, 용어 "다결정층이 무정형층 위에 배치된"은 무정형층이 형성된 후, 다결정층이 무정형층을 하층으로 사용하여 형성되는 것을 의미한다.
또한, 본 발명은
(10) 250 내지 1,200 ℃의 온도에서 무정형층을 증기 성장시키는 단계 및 750 내지 1,200 ℃의 온도에서 다결정층을 증기 성장시키는 단계를 포함하는, (1) 내지 (4) 중 어느 하나에 기재된 인화붕소 기재 화합물 반도체 소자를 제조하는 방법인 인화붕소 기재 화합물 반도체 소자의 제조 방법,
(11) 무정형층 및 다결정층이 동일한 온도에서 증기 성장하고, V/III 비가 무정형층의 증기 성장시 0.2 내지 50으로, 다결정층의 증기 성장시 100 내지 500으로 설정된 것인 (10)에 기재된 인화붕소 기재 화합물 반도체 소자의 제조 방법, 및
(12) 무정형층의 증기 성장 속도가 50 내지 80 nm/분이고 다결정층의 증기 성장 속도가 20 내지 40 nm/분인 (10) 또는 (11)에 기재된 인화붕소 기재 화합물 반도체 소자의 제조 방법을 제공한다.
본 발명에서, "V/III 비"는 증기 성장 영역에 공급된 V족 원자, 예를 들면 인의 농도에 대한 III족 원자, 예를 들면 붕소의 농도비를 의미한다.
또한, 본 발명은
(13) 발광층이 III족 질화물 반도체 층이고, 상부 클래드층이 무정형층 및 상기 무정형층과 연결되도록 제공된 다결정층을 포함하고 3.0 eV 내지 4.2 eV 미만의 실온 밴드갭을 갖는 인화붕소 기재 화합물 반도체 층인, 하부 클래드층, 발광층 및 상부 클래드층을 순차적으로 적층시킴으로써 얻은 적층 층 구조를 포함하는 발광 다이오드를 제공한다.
발명의 실시에 대한 최적의 방식
하기에서는 본 발명을 상세하게 설명한다.
인화붕소 기재 화합물 반도체 소자
본 발명의 인화붕소 기재 화합물 반도체 소자는 인화붕소 기재 화합물 반도체 층을 포함하고, 인화붕소 기재 화합물 반도체 층은 무정형층 및 상기 무정형층과 연결되도록 제공된 다결정층을 포함한다. 이러한 구성을 사용함으로써, 실온에서의 밴드갭이 3.0 eV 내지 4.2 eV 미만이도록 광폭 밴드갭을 갖는 인화붕소 기재 화합물 반도체 층을 포함하는 인화붕소 기재 화합물 반도체 소자를 제공할 수 있다.
본 발명에서, "인화붕소 기재 화합물 반도체"는 붕소(B) 및 인(P)을 함유하는 입방 섬아연광 결정 구조 III-V족 화합물 반도체이고, 이의 예에는 조성식 BαAlβGaγIn1-α-β-γP1-δAsδ(0 < α ≤1, 0≤ β < 1, 0≤ γ < 1, 0 < α, β, γ ≤1, 0≤ δ < 1) 및 BαAlβGaγIn1-α-β-γP1-δNδ(0 < α ≤1, 0≤ β < 1, 0≤ γ < 1, 0 < α, β, γ ≤1, 0≤ δ < 1)으로 표현되는 화합물들이 포함된다. 이의 구체적인 예에는 일인화붕소(BP), 및 다수의 V족 원소, 예를 들면 보론 갈륨 인듐 포스피드(조성식: BαGaγIn1-α-γP(여기서, 0 < α ≤1, 0≤ γ < 1)), 보론 포스피드 니트리드(조성식: BP1-δNδ(여기서, 0≤ δ < 1)) 및 보론 포스피드 아르세니드(조성식: BαP1-δAsδ(여기서, 0 < α ≤1, 0≤ δ < 1))를 함유하는 혼합된 결정이 포함된다. 특히, 일인화붕소가 인화붕소 기재 화합물 반도체의 기초 구조 성분이므로 바람직하다. 광폭 밴드갭을 갖는 인화붕소가 기저 물질로 사용되는 경우, 광폭 밴드갭을 갖는 인화붕소 기재 혼합 결정을 얻을 수 있다.
인화붕소 기재 화합물 반도체 층은 하층으로서 결정 기판, 예를 들면 규소(Si) 결정, 사파이어(α-Al203 단일 결정), 육각형 또는 입방형 탄화규소(SiC), 또는 질화갈륨(GaN), 또는 이러한 결정성 기판에 형성된 III족 질화물 반도체 층 등을 사용함으로써 형성될 수 있다.
인화붕소 기재 화합물 반도체 층은 증기 성장 방법, 예를 들면 할로겐 방법(문헌[Nippon Kessho Seicho Gakkai Shi (journal of Japanese Association of crystal growth), Vol. 24, No. 2, page 150 (1997)] 참조), 할로겐화물 방법(문헌[J. Crystal Growth, 24/25, pp. 193-196 (1974)] 참조), 분자선 에피성장 방법(문헌[J. Solid State Chem., 133, pp. 269-272 (1997)] 참조), 및 유기 금속 화학 증착(MOCVD) 방법(문헌[Inst. Phys. Conf. Ser., No. 129, pp. 157-162, IOP Publishing Ltd., UK (1993)] 참조)에 의해 형성되는 것이 바람직하다. 이들 중에서 MOCVD 방법은 용이하게 분해가능한 물질, 예를 들면 트리에틸보란((C2H5)3B)을 붕소 공급원으로 사용하여 무정형층을 비교적 저온에서 증기 성장시킬 수 있기 때문에 바람직하다.
본 발명에서, 인화붕소 기재 화합물 반도체 층을 구성하는 무정형층 및 다결정층을 형성하는 순서에는 제한이 없으나, 하층, 예를 들면 결정 기판을 구성하는 물질과 인화붕소 화합물 반도체 사이에 큰 격자 미스매치가 존재하는 경우에는 인화붕소 기재 화합물 반도체의 무정형층이 격자 미스매치를 경감시키는 기능을 하여 균열이 없는 다결정층을 얻을 수 있기 때문에 무정형층을 형성한 후 다결정층을 형성하여 무결정층 위에 무정형층을 연결하는 것이 바람직하다.
다결정층을 무정형층 위에 배치하는 경우, 무정형층의 두께는 2 nm 이상인 것이 바람직하다. 무정형층의 두께가 2 nm 미만인 경우 무정형층은, 무정형층이 증착되는 하층의 표면을 균질하게 덮기 위하여 하층의 전 표면에서 균일하게 성장하지 않을 수 있다. 본 발명의 인화붕소 기재 화합물 반도체 소자에서, 무정형층의 두께가 클수록 인화붕소 기재 화합물 반도체 층의 밴드갭이 더 넓은 것이 유리하다. 예를 들면, 무정형층의 두께가 50 nm인 경우, 인화붕소 기재 화합물 반도체 층의 실온 밴드갭은 약 4.2 eV이다.
실제, 무정형층 또는 다결정층의 두께는 예를 들면, 두께 측정용 고 해상도 주사 전자 현미경(SEM) 또는 투과 전자 현미경(TEM)을 사용함으로써 측정할 수 있다.
본 발명의 인화붕소 기재 화합물 반도체에서, III족 질화물 반도체 층이 제공되어 인화붕소 기재 화합물 반도체 층과 연결되는 것이 바람직하다. III족 질화물 반도체의 예에는 조성식 AlαGaβInγN(여기서, 0≤ α, β, γ ≤1, α+β+γ=1)으로 표현되는 화합물, 예를 들면 질화갈륨 및 조성식 AlαGaβInγNδM1-δ(여기서, 0≤ α, β, γ ≤1, α+β+γ=1, 0 < δ ≤1, 및 M은 질소를 제외한 V족 원소임)으로 표현되는 화합물이 포함된다.
인화붕소 기재 화합물 반도체, 예를 들면 일인화붕소(BP)의 경우, III족 질화물 반도체와 달리 성장된 상태에서 저 저항 p-타입 전기 도전층을 용이하게 얻을 수 있다. 한편, III족 질화물 반도체의 경우, n-타입 전기 도전층이 용이하게 증기 성장할 수 있다. 따라서, n-타입 III족 질화물 반도체 층이 p-타입 인화붕소 기재 화합물 반도체 층과 연결되는 데 제공되는 경우, 적합한 장벽 높이차를 갖는 pn-이질접합 구조를 용이하게 구성할 수 있다. 예를 들면, 약 2.7 eV의 실온 밴드갭을 갖는 n-타입 갈륨 인듐 니트리드(GaβInγN: 0≤ β, γ ≤1) 및 약 3.0 eV의 밴드갭을 갖는 p-타입 인화붕소 층을 포함하는 발광층으로부터, 약 0.3 eV의 장벽 높이차를 갖는 pn-이질접합 구조를 갖는 발광부를 구성할 수 있다. 광폭 밴드갭 인화붕소 층을 갖는 이러한 pn-접합 구조는 고 방전 전압을 갖는 pn-접합 다이오드를 구성하는 데 적합하게 사용될 수 있다.
특히, 인화붕소 기재 화합물 반도체 층이 인화붕소를 포함하고 III족 질화물 반도체 층이 질화갈륨(GaN)을 포함하는 경우, 우수한 품질을 갖는 인화붕소 기재 화합물 반도체 층을 얻을 수 있고 이러한 것이 바람직하다.
입방 섬아연광 결정 구조를 갖는 인화붕소(BP)의 a-축 격자 상수는 0.454 nm여서, 인화붕소의 {111} 결정면 상의 격자 간격은 0.319 nm이다. 한편, 우르짜이트 결정 구조를 갖는 질화갈륨(GaN)의 a-축 격자 상수는 0.318 nm이다. 또한, 입방형 질화갈륨의 a-축 격자 상수는 0.451 nm이다. 이 방법에서, 인화붕소의 {111} 결정면 상의 격자 간격은 우르짜이트 구조 또는 입방형 질화갈륨의 a-축 격자 상수와 실질적으로 일치한다. 격자 미스매치가 거의 없는 이러한 장점으로 인해, 결정 결함, 예를 들면 부정합 전위의 밀도가 감소된 우수한 결정도의 인화붕소 층이 육각형 또는 입방형 질화갈륨 단일 결정층에서 성장할 수 있다. 따라서, 인화붕소 층 및 육각형 또는 입방형 질화갈륨 층으로부터, 국지 방전의 생성을 방지할 수 있는 이질접합 구조를 구성할 수 있고, 이는 LED, LD 등에 적합하게 사용될 수 있다.
의도적으로 불순물로 도핑한 인화붕소 기재 화합물 반도체 층이 하층, 예를 들면 III족 질화물 반도체 층과 연결된 경우, 인화붕소 기재 화합물 반도체 층 중의 불순물은 종종 하층으로 확산되거나 또는 침입하여 하층의 전기적 성질을 분해시킨다. 예를 들면, 마그네슘(Mg)이 첨가된 p-타입 전기 도전층으로 제공되는 인화붕소 층은 n-타입 질화갈륨 단일 결정을 포함하는 III족 질화물 반도체 층 위에 형성되며, 상기 첨가된 마그네슘은 n-타입 질화갈륨 단일 결정층으로 확산하여 n-타입 캐리어를 전기적으로 상쇄함으로써 질화갈륨 층의 저항은 더 높아지게 된다.
따라서, 본 발명에서 인화붕소 기재 화합물 반도체 층을 구성하는 무정형층 및 다결정층 양쪽 모두는 의도적으로 불순물로 도핑한 것이 아닌 소위 도핑되지 않은 층에 의해 구성되는 것이 바람직하다. 인화붕소 기재 화합물 반도체 층이 도핑되지 않은 층으로 구성된 경우, pn-접합 구조와 연결된 하층, 예를 들면 III족 질화물 반도체 층의 바람직하지 못한 분해 없이 pn-접합 구조를 얻을 수 있으며, 이것이 바람직하다.
도핑되지 않은 p-타입 인화붕소 기재 화합물 반도체 층은 증기 성장 온도 등을 조절함으로써 형성될 수 있다. 예를 들면, 도핑되지 않은 (111)-인화붕소를 (0.0.0.1.)-질화갈륨 단일 결정의 표면에 증기 성장시키는 경우, p-타입 전기 도전층은 약 1,000 ℃를 초과하는 증기 성장 온도에서 용이하게 얻을 수 있고, n-타입 전기 도전층은 약 1,000 ℃ 이하에서 용이하게 얻을 수 있다.
인화붕소 기재 화합물 반도체의 경우, 심지어 도핑되지 않은 상태에서도 1×1019 cm-3 이상의 캐리어 농도를 갖는 저 저항 p-타입 또는 n-타입 전기 도전층을 얻을 수 있다. 예를 들면, 실온에서 약 2×1019 cm-3의 캐리어 농도를 갖고 저항율(resistivity)(비저항)이 약 5×10-2 Ω·cm인 낮은 저항을 갖는 p-타입 전기 도전층을 얻을 수 있다. 특히, 무정형층이 1,000 ℃를 초과하는 고온에서 증기 성장하는 경우, 전체로서 낮은 저항을 갖는 인화붕소 기재 화합물 반도체 층을 유효하게 얻을 수 있다. 이러한 저 저항 p-타입 또는 n-타입 인화붕소 기재 화합물 반도체 층에서 우수한 접촉 옴 전극(옴-접촉 전극) 또는 정류 전극을 유리하게 형성시킬 수 있다.
옴 전극 물질은 III-V족 화합물 반도체 층 위에 형성된 옴 전극에 통상 사용되는 물질, 예를 들면 비화갈륨(GaAs)일 수 있다. 예를 들면, p-타입 인화붕소 층 위에는 금 합금(예를 들면, 금(Au)·아연(Zn), 금(Au)·베릴륨(Be))을 포함하는 p-타입 옴 전극이 형성될 수 있고, n-타입 인화붕소 층 위에는 금 합금(예를 들면, 금(Au)·게르마늄(Ge), 금(Au)·주석(Sn), 금(Au)·인듐(In))을 포함하는 n-타입 옴 전극이 형성될 수 있다.
접촉 성질을 갖는 옴 전극이 인화붕소 기재 화합물 반도체 층 위에 형성된 경우, 예를 들면 낮은 순방향 전압(Vf) 또는 낮은 문턱 전압(Vth)을 갖는 LED 또는 LD를 얻을 수 있고 이러한 것이 바람직하다. 옴 전극은 무정형층이 아래에 배치되고 다결정층이 그 위에 배치되도록 구성된 인화붕소 기재 화합물 반도체 층 위에 형성되는 것이 특히 바람직하다. 이는 다결정층이 무정형층에 비해 실온에서 작은 밴드갭을 갖고 우수한 접촉 성질을 갖는 옴 전극을 용이하게 얻을 수 있기 때문이다. 예를 들면, 공급 또는 배출 옴 전극이 밴드갭이 작은 다결정층과 접촉하도록 배치된 구성은 고 전자 이동도 MESFET를 제조하는 데 적합하게 사용될 수 있다.
상술한 바와 같이, 인화붕소 기재 화합물 반도체 층은 무정형층을 아래에, 다결정층을 그 위에 배치함으로써 구성된 것이 바람직하며 그 역위의 구성도 사용될 수 있다. 다결정층을 배치한 후 그 위에 밴드갭이 더 큰 무정형층을 배치함으로써 구성된 인화붕소 기재 화합물 반도체 층은 비정류 전극(예를 들면, 쇼트키(Schottky) 접촉 전극)을 형성하는 데 적합하다. 쇼트키 접촉 전극 물질은 III-V족 화합물 반도체 층에 형성된 쇼트키 접촉 전극에 통상 사용되는 물질, 예를 들면 알루미늄(Al), 금(Au), 티타늄(Ti), 탄탈(Ta) 및 니오브(Nb)일 수 있다.
쇼트키 접촉 전극이 고 저항 무정형층 및 무정형층 아래에 배치된 다결정층 위에 제공되는 구성은 예를 들면, 전계 효과 트랜지스터(MESFET)의 제조에 적합하게 사용될 수 있는 전자 공급층으로 작용한다.
인화붕소 기재 화합물 반도체 층의 형성 방법
본 발명의 인화붕소 기재 화합물 반도체 소자를 구성하는 인화붕소 기재 화합물 반도체 층의 형성 방법을 하기에 상세하게 기재한다.
인화붕소 기재 화합물 반도체 층을 구성하는 무정형층 및 다결정층을 상이한 증기 성장 장치 또는 동일한 증기 성장 장치를 사용함으로써 형성할 수 있다. 그러나, 생산성의 측면에서는 동일한 증기 성장 장치를 사용함으로써 이들 층을 연속적으로 증기 성장시키는 것이 바람직하다.
예를 들면, 동일한 증기 성장 장치를 사용함으로써, 250 내지 1,200 ℃의 범위 내의 온도에서 무정형층을 형성한 데 이어, 750 내지 1,200 ℃의 온도에서 다결정층을 증기 성장시킬 수 있다. 무정형층 및 다결정층의 형성 순서는 반대로 할 수 있다. 무정형층의 형성시, 무정형층을 구성하는 원소들에 대한 공급원 물질이 충분히 열 분해되고 층 형성이 진행될 수 있을 때 증기 성장 온도를 250 ℃ 이상으로 설정하는 것이 적합하다. 한편, 다결정층의 층 형성시, 증기 성장 온도는 결정화를 가속화하기 위해 750 ℃ 이상으로 설정하는 것이 적합하다. 각 층의 층 형성시, 증기 성장 온도는 적합하게는 1,200 ℃ 이하여서 일인화붕소(BP)를 포함하는 인화붕소 기재 화합물 반도체 층 또는 인화붕소를 사용하는 인화붕소 기재 화합물 반도체는 다면체 붕소, 예를 들면 B13P2 생성의 억제 하에서 성장할 수 있다
또한, 동일한 온도에서 동일한 증기 성장 장치를 사용함으로써 무정형층 및 다결정층을 연속적으로 증기 성장시키는 것도 가능하다. 이 경우, 인화붕소 기재 화합물 반도체를 구성하는 원소들에 대한 공급원 물질의 공급비(V/III 비)는 연속적으로 또는 단계적으로 변한다. V/III 비를 변화시킴으로써, 무정형층 및 다결정층을 구별되게 형성할 수 있다. 예를 들면, 삼염화붕소(BCl3) 및 삼염화인(PCl3)으로부터 개시된 할로겐 증기 성장 방법에서 V/III 비는 증기 성장 영역으로 공급되는 BCl3 유속에 대한 PCl3의 유속을 조절함으로써 조정될 수 있다.
무정형층을 형성한 다음 그 위에 다결정층을 형성하는 경우는 비교적 낮은 V/III 비에서 무정형층을 형성한 다음 이보다 높은 V/III 비에서 다결정층을 증기 성장시킴으로써 달성될 수 있다. 거꾸로, 다결정층을 형성한 다음 그 위에 무정형층을 형성하는 경우는 V/TII 비를 높은 비율에서 낮은 비율로 변화시킴으로써 달성될 수 있다. 또한, V/III 비가 주기적으로 변화하는 경우, 무정형층 및 다결정층은 교대로 주기적으로 형성될 수 있다. 무정형층의 증기 성장에 적절한 V/III 비는 0.2 내지 50이고, 다결정층의 형성에 적절한 V/III 비는 100 내지 500이다.
형성되는 층이 무정형층 또는 다결정층인지 여부는 수득된 회절 패턴으로부터 예를 들면, X선 회절 방법 또는 전자선회절 방법에 의해 구별할 수 있다.
무정형층 및 다결정층의 증기 성장 속도에는 특별히 제한이 없으며, 무정형층의 성장 속도가 다결정층의 성장 속도보다 높은 경우 광폭 밴드갭을 갖는 인화붕소 기재 화합물 반도체 층은 전체로서 유리하게 형성될 수 있다. 보다 구체적으로, 무정형층을 50 내지 80 nm/분의 속도에서 성장시키고 다결정층을 무정형층의 증기 성장 속도보다 낮은 20 내지 40 nm/분의 속도에서 성장시키는 것이 바람직하다.
무정형층 및 다결정층의 증기 성장시의 성장 속도는 주로 증기 성장 영역에 공급되는 III족 성분 원소, 예를 들면 붕소의 단위 시간 당 공급량에 의해 조정될 수 있다. 그러나, 1,000 ℃를 초과하는 온도에서의 증기 성장시, 성장 속도는 증기 성장 영역 중의 인 공급원의 농도에 따라 좌우되어 변동할 수 있다. 따라서, 고온에서 증기 성장 중 성장 속도를 잘 조정하기 위해서는, 증기 성장 영역에 공급되는 III족 성분 원소 및 V족 성분 원소 양쪽 모두의 양을 정밀하게 조정하는 것이 바람직하다.
예를 들면, 인화붕소 무정형층의 증기 성장시 트리에틸보란((C2H5)3B)/포스핀(PH3)/H2 반응계를 사용하는 MOCVD 방법을 사용함으로써, 공급되는 붕소 공급원의 양을 약 2.5× 10-4 mol/분으로 설정하고 공급되는 인 공급원의 양을 약 5.1×10-3 mol/분으로 설정한 경우, 1,025 ℃에서 약 60 nm/분의 성장 속도를 얻을 수 있다.
본 발명에서, 인화붕소 기재 화합물 반도체 층은 무정형층 및 상기 무정형층과 연결되도록 제공된 다결정층에 의해 구성되어, 상술한 바와 같이 실온 밴드갭이 3.0 eV 내지 4.2 eV 미만인 광폭 밴드갭을 갖는 인화붕소 기재 화합물 반도체 층을 포함하는 인화붕소 기재 화합물 반도체 소자를 제공할 수 있다. 본 발명에서, 인화붕소 기재 화합물 반도체 층을 구성하는 무정형층은 큰 밴드갭을 갖는 인화붕소 기재 화합물 반도체 층을 제공하는 활성을 발휘한다.
본 발명의 이러한 광폭 밴드갭을 갖는 인화붕소 기재 화합물 반도체 층을 포함하는 인화붕소 기재 화합물 반도체 소자는 큰 장벽 높이차를 갖는 이질접합 구조를 갖고 우수한 소자 성능을 갖는 LED, LD 등으로 적합하게 사용될 수 있다. 예를 들면, 실온 밴드갭이 3.0 eV 내지 4.2 eV 미만인 광폭 밴드갭을 갖는 인화붕소 기재 화합물 반도체 층은 캐리어(carrier)를 발광층에 가두기에 충분히 큰 0.3 eV를 초과하는 장벽 차이를 갖는 클래드층 등으로서 LED 또는 LD에 적합하게 사용될 수 있다. 또한, LED에서 인화붕소 기재 화합물 반도체 층은 근자외선 또는 단파 가시광선 방출이 외부로 만족스럽게 투과되는 창(window) 층으로 적합하게 사용될 수 있다.
하기에서는 실시예를 참고로 본 발명을 기재한다.
(실시예)
본 발명의 인화붕소 기재 화합물 반도체 소자로서, Si 단일 결정 기판에서 증기 성장한 무정형층 및 다결정층으로 이루어진 인화붕소 기재 화합물 반도체 층을 포함하는 pn-이중 이질접합(DH) 구조를 갖는 발광 다이오드(LED)를 제조하였다. 도 1은 제조된 LED의 단면 구조를 개략적으로 도시한다.
기판(101)으로서, 인(P) 도핑된 n-타입 (111)-Si 단일 결정 기판을 사용하였다.
먼저, 대기압(거의 대기압) 유기 금속 기상 에피성장(MOVPE) 방법에 의해 기판(101)의 (111)-표면에 도핑되지 않은 인화붕소(BP) 무정형층(102)을 증착시켰다. 450 ℃에서 트리에틸보란((C2H5)3)을 붕소 공급원으로, 포스핀(PH3)을 인 공급원으로 사용함으로써 인화붕소 무정형층(102)을 증착시켰다. 단위 시간 당 MOVPE 반응계로 공급되는 붕소 공급원의 농도에 대한 인 공급원의 농도비(PH3/(C2H5)3B, V/III 비)를 16으로 설정하였다. 인화붕소 무정형층(102)의 두께는 10 nm였다.
붕소 공급원의 공급을 중단시켜 인화붕소 무정형층(102)의 증기 성장을 종결시켰다. 그 후, 기판(101)의 온도를 인 공급원(PH3) 및 수소(H2)의 혼합 분위기 중에서 925 ℃로 상승시켰다. 뒤이어, 붕소 공급원을 또다시 흘려 보내고, 도핑되지 않은 n-타입 {111}-인화붕소 단일 결정층(103)을 925 ℃에서 인화붕소 무정형층(102)에 증착시켰다. 증기 성장시 V/III 비를 1,300으로 설정하였다. 인화붕소 단일 결정층(103)의 두께는 120 nm였다.
인화붕소 단일 결정층에서, 1,050 ℃에서 갈륨(Ga)/암모니아(NH3)/수소(H2) 반응계를 사용하는 히드리드 VPE 방법에 의해 질화갈륨(GaN) 단일 결정을 포함하는 하부 클래드층(104)을 증착시켰다. 하부 클래드층의 두께는 3 ㎛였다.
하부 클래드층(104)에서, 850 ℃에서 트리메틸갈륨((CH3)3Ga)/트리메틸인듐((CH3)3In)/H2 반응계를 사용하는 대기압 MOCVD 방법에 의해 n-타입 갈륨 인듐 니트리드(Ga0.90In0.10N)를 포함하는 n-타입 발광층(105)을 증기 성장시켰다. n-타입 발광층(105)의 캐리어 농도는 7× 1017 cm-3이고 층 두께는 50 nm였다.
n-타입 발광층(105)에서, 1,025 ℃에서 (C2H5)3B/PH3/H2 반응계를 사용하는 대기압 MOCVD 방법에 의해 인화붕소 무정형층(106a)을 증기 성장시켰다. 인화붕소 무정형층(106a)의 증기 성장시 V/III 비(=PH3/(C2H5)3B)를 16으로 설정하고, 인화붕소 무정형층(106a)을 50 nm/분의 속도에서 성장시켰다. 정확히 30 초 동안 계속 증기 성장시켜 25 nm의 두께를 갖는 인화붕소 무정형층(106a)을 형성하였다. 즉시, 증기 성장 영역에 공급되는 PH3의 유속을 증가시켜 V/III 비를 120으로 올림으로써 인화붕소 다결정층(106b)을 인화붕소 무정형층(106a)에 순차적으로 증착시켰다. 30 nm/분의 성장 속도에서 인화붕소 다결정층(106b)을 증기 성장시켰다. 인화붕소 다결정층의 두께는 380 nm였다. 이 방법으로 405 nm의 두께를 갖고 도핑되지 않은 인화붕소 무정형층(106a) 및 도핑되지 않은 인화붕소 다결정층(106b)의 2층 구조를 포함하는 p-타입 인화붕소 층(106)을 형성하였다.
수득한 p-타입 인화붕소 층(106)의 캐리어 농도를 통상적인 홀(Hall) 효과 측정에 의해 측정하였고 약 1× 1019 cm-3으로 관측되었다.
또한, 통상적인 타원분석기에 의해 측정된 굴절률(n) 및 흡광 계수(k)의 곱(=2·n·k)의 양자 에너지 의존성으로부터, 수득한 p-타입 인화붕소 층(106)의 실온 밴드갭은 약 3.6 eV인 것으로 결정되었고, 이는 p-타입 인화붕소 층(106)이 발광층(105)의 상부 클래드층 및, 또한 발광층(105)으로부터의 방출이 외부로 만족스럽게 투과하는 창 층으로 적합하게 사용될 수 있다는 점을 시사한다.
수득한 p-타입 인화붕소 층(106)의 전위 밀도를 통상적인 단면 TEM 방법에 의해 측정하였고 평균 1×103/㎠ 미만으로 관측되었다. 또한, 1× 102/㎠ 이하의 전위 밀도를 갖는 영역도 부분적으로 존재하였다.
상부 클래드층으로 작용하는 p-타입 인화붕소 층(106)의 중심부에서, Au·Be 합금(Au 99 질량％·Be 1 질량％) 하부층 및 Au 상부층으로 이루어진 다층 구조를 갖는 p-타입 옴 전극(107)을 제공하였다. 또한, 와이어 결합용 패드 전극으로 작용하는 p-타입 옴 전극(107)은 약 120 ㎛의 직경을 갖는 원형 형상이였다. 한편, 알루미늄(Al)·안티몬(Sb) 합금을 포함하는 n-타입 옴 전극(108)을 기판(101)의 배면의 거의 전역에 걸쳐 배치시켰다.
이 방법으로 n-타입 발광층(105)이 n-타입 질화갈륨 층을 포함하는 하부 클래드층(104) 및 p-타입 인화붕소 층(106)을 포함하는 상부 클래드층에 의해 샌드위칭된 pn-이중 이질접합(DH) 구조를 갖는 LED를 제조하였다.
20 mA의 작동 전류를 수득한 LED의 p-타입 옴 전극(107)과 n-타입 옴 전극(108) 사이에서 순방향으로 통과시켜, 약 430 nm의 파장을 갖는 푸른색 밴드 광선을 방출시켰다. 통상적인 적분구를 사용함으로써 광도를 칩 상태로 측정하였고 7 mcd로 관측되었다. 또한, 근방계 방출 패턴으로부터, 방출 강도는 발광층(105)의 거의 전 표면에 균질한 것으로 밝혀졌다. 이는 옴 전극(107)이 낮은 전위 밀도를 갖는 p-타입 인화붕소 층(106)과 접촉하면서 제공되었기 때문이다. 따라서, 통상적인 기술이 당면하였던, 전위를 통한 소자 작동 전류의 단락류로 인해 미세 발광(luminescent) 반점이 생성되는 것을 방지하였다.
발광층(105)의 밴드갭은 방출 파장으로부터 약 2.9 eV로 산정되었으며, 상부 클래드층을 구성하는 p-타입 인화붕소 층(106)의 밴드갭 차이는 약 0.7 eV에 달하였다. 또한, 옴 전극(107)이 낮은 전위 밀도를 갖는 p-타입 인화붕소 층(106)과 접촉하면서 제공되기 때문에 국지 방전은 발생하지 않았다. 따라서, 20 mA의 순방향 전류에서 순방향 전압(Vf)이 약 3 V이고 10 ㎛의 역방향 전류에서 역방향 전압(Vr)이 8 V 이상인 우수한 정류 성질을 갖는 LED를 제공하였다.
앞서 입증한 바와 같이, 본 실시예에서는 정류 특성 뿐 아니라 발광 강도의 균질성도 우수한 LED를 제공하였다.
본 발명에 따르면, 인화붕소 기재 화합물 반도체 층은 무정형층 및 상기 무정형층과 연결되도록 제공된 다결정층으로 구성되어, 실온 밴드갭이 3.0 eV 내지 4.2 eV 미만인 광폭 밴드갭을 갖는 인화붕소 기재 화합물 반도체 층을 포함하고 우수한 소자 성능을 갖는 인화붕소 기재 화합물 반도체 소자를 제공할 수 있다.
관련 출원에 대한 상호 참조
본 출원은 2002년 12월 11일 출원된 미국 가출원 제 60/432,249호의 35 U.S.C. §119(e)(1)에 따른 이익을 청구한다.

Claims (13)

  1. 무정형층 및 이 무정형층과 연결되도록 제공된 다결정층으로 이루어진 인화붕소 기재 화합물 반도체 층을 포함하며, 인화붕소 기재 화합물 반도체 층의 실온 밴드갭(bandgap)이 3.0 eV 내지 4.2 eV 미만인 인화붕소 기재 화합물 반도체 소자.
  2. 제 1 항에 있어서, 상기 다결정층의 실온 밴드갭이 무정형층의 실온 밴드갭보다 작은 인화붕소 기재 화합물 반도체 소자.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 다결정층이 무정형층 위에 배치되는 인화붕소 기재 화합물 반도체 소자.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 무정형층 및 다결정층의 둘 다가 의도적으로 불순물로 도핑한 것이 아닌 도핑되지 않은 층인 인화붕소 기재 화합물 반도체 소자.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 III족 질화물 반도체 층이 인화붕소 기재 화합물 반도체 층과 연결되도록 제공되는 인화붕소 기재 화합물 반도체 소자.
  6. 제 5 항에 있어서, 상기 III족 질화물 반도체 층이 조성식 AlαGaβInγN(여기서, 0≤ α, β, γ ≤1, α+β+γ=1) 또는 AlαGaβInγNδM1-δ(여기서, 0≤ α, β, γ ≤1, α+β+γ=1, 0 < δ ≤1, 및 M은 질소를 제외한 V족 원소임)으로 표시되는 화합물을 포함하는 인화붕소 기재 화합물 반도체 소자.
  7. 제 6 항에 있어서, 상기 인화붕소 기재 화합물 반도체 층이 인화붕소를 포함하고, III족 질화물 반도체 층이 질화갈륨을 포함하는 인화붕소 기재 화합물 반도체 소자.
  8. 제 5 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 인화붕소 기재 화합물 반도체 층이 p-타입 전기 도전층이고, III족 질화물 반도체 층이 n-타입 전기 도전층이며, 인화붕소 기재 화합물 반도체 층 및 III족 질화물 반도체 층이 연결되어 pn-접합 구조를 구성하는 인화붕소 기재 화합물 반도체 소자.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서, 상기 옴-접촉 전극 또는 정류 전극이 인화붕소 기재 화합물 반도체 층과 연결되도록 제공되는 인화붕소 기재 화합물 반도체 소자.
  10. 250 내지 1,200 ℃의 온도에서 무정형층을 기상 성장시키는 단계 및 750 내지 1,200 ℃의 온도에서 다결정층을 기상 성장시키는 단계를 포함하는, 제 1 항 내지 제 4 항 중 어느 한 항 기재의 인화붕소 기재 화합물 반도체 소자의 제조 방법.
  11. 제 10 항에 있어서, 상기 무정형층 및 다결정층이 동일한 온도에서 기상 성장하고, V/III 비가 무정형층의 기상 성장시 0.2 내지 50으로, 다결정층의 기상 성장시 100 내지 500으로 설정되는 인화붕소 기재 화합물 반도체 소자의 제조 방법.
  12. 제 10 항 또는 제 11 항에 있어서, 상기 무정형층의 기상 성장 속도가 50 내지 80 nm/분이고, 다결정층의 기상 성장 속도가 20 내지 40 nm/분인 인화붕소 기재 화합물 반도체 소자의 제조 방법.
  13. 발광층이 III족 질화물 반도체 층이고, 상부 클래드층이 무정형층 및 이 무정형층과 연결되도록 제공된 다결정층을 포함하고 3.0 eV 내지 4.2 eV 미만의 실온 밴드갭을 갖는 인화붕소 기재 화합물 반도체 층인, 하부 클래드층, 발광층 및 상부 클래드층을 순차적으로 적층시킴으로써 얻은 적층 구조를 포함하는 발광 다이오드.
KR1020057009734A 2002-12-02 2003-12-01 인화붕소 기재 화합물 반도체 소자, 이의 제조 방법 및발광 다이오드 KR20050092365A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002349425A JP3895266B2 (ja) 2002-12-02 2002-12-02 リン化硼素系化合物半導体素子、及びその製造方法、並びに発光ダイオード
JPJP-P-2002-00349425 2002-12-02
US43224902P 2002-12-11 2002-12-11
US60/432,249 2002-12-11

Publications (1)

Publication Number Publication Date
KR20050092365A true KR20050092365A (ko) 2005-09-21

Family

ID=32473666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057009734A KR20050092365A (ko) 2002-12-02 2003-12-01 인화붕소 기재 화합물 반도체 소자, 이의 제조 방법 및발광 다이오드

Country Status (4)

Country Link
US (1) US7508010B2 (ko)
KR (1) KR20050092365A (ko)
AU (1) AU2003288550A1 (ko)
WO (1) WO2004051752A2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003295236A1 (en) * 2003-01-06 2004-07-29 Showa Denko K. K. Boron phosphide-based semiconductor light-emitting device and production method thereof
WO2004086522A1 (en) * 2003-03-24 2004-10-07 Showa Denko K.K. Ohmic electrode structure, compound semiconductor light-emitting device having the same, and led lamp
JP2010278274A (ja) * 2009-05-29 2010-12-09 Sony Corp 発光ダイオードおよびその製造方法
JP6008661B2 (ja) * 2012-08-29 2016-10-19 日東光器株式会社 ＧａＮ系結晶及び半導体素子の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809691B2 (ja) 1989-04-28 1998-10-15 株式会社東芝 半導体レーザ
JP2809692B2 (ja) * 1989-04-28 1998-10-15 株式会社東芝 半導体発光素子およびその製造方法
JP2976352B2 (ja) * 1991-01-10 1999-11-10 富士通株式会社 可視光半導体レーザ
US6069021A (en) * 1997-05-14 2000-05-30 Showa Denko K.K. Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer
JP4238385B2 (ja) * 1998-08-06 2009-03-18 昭和電工株式会社 化合物半導体素子およびその製造方法
CN1214467C (zh) 2001-05-28 2005-08-10 昭和电工株式会社 半导体器件,半导体层及其生产方法
US6730987B2 (en) * 2001-09-10 2004-05-04 Showa Denko K.K. Compound semiconductor device, production method thereof, light-emitting device and transistor
EP1470592B1 (en) 2002-01-28 2010-09-22 Showa Denko K.K. Boron phosphide based semiconductor device
US6936863B2 (en) 2002-11-18 2005-08-30 Showa Denko K.K. Boron phosphide-based semiconductor light-emitting device, production method thereof and light-emitting diode
TWI273724B (en) 2002-11-18 2007-02-11 Showa Denko Kk Boron phosphide-based semiconductor light-emitting device, production method thereof and light-emitting diode

Also Published As

Publication number Publication date
WO2004051752A3 (en) 2004-12-23
US20060043506A1 (en) 2006-03-02
US7508010B2 (en) 2009-03-24
WO2004051752A2 (en) 2004-06-17
AU2003288550A1 (en) 2004-06-23

Similar Documents

Publication Publication Date Title
KR100448662B1 (ko) 질화물반도체소자 및 그 제조방법
EP1394865A1 (en) Iii group nitride based semiconductor element and method for manufacture thereof
KR20090029685A (ko) 질화갈륨계 반도체 헤테로 구조체 성장 방법
US6936863B2 (en) Boron phosphide-based semiconductor light-emitting device, production method thereof and light-emitting diode
US6051847A (en) Gallium nitride compound-based semiconductor light emitting device and process for producing gallium nitride compound-based semiconductor thin film
US6531716B2 (en) Group-III nitride semiconductor light-emitting device and manufacturing method for the same
JP4174913B2 (ja) Ｉｉｉ族窒化物半導体発光素子
US20170279003A1 (en) Group iii nitride semiconductor and method for producing same
KR101028585B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
US6774402B2 (en) Pn-juction type compound semiconductor light-emitting device, production method thereof and white light-emitting diode
TW200541115A (en) Group Ⅲ nitride semiconductor light-emitting device
JP4374720B2 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法
US7508010B2 (en) Boron phoshide-based compound semiconductor device, production method thereof and light-emitting diode
JP2809045B2 (ja) 窒化物半導体発光素子
EP1564820B1 (en) Boron phosphide semiconductor light-emitting device, method for manufacturing same, and light-emitting diode
EP3567643B1 (en) Light emitting diode element and method for manufacturing same
US20200144451A1 (en) Nitride semiconductor crystal and method of fabricating the same
US7759149B2 (en) Gallium nitride-based semiconductor stacked structure
JP3895266B2 (ja) リン化硼素系化合物半導体素子、及びその製造方法、並びに発光ダイオード
US7018728B2 (en) Boron phosphide-based semiconductor device and production method thereof
JP2003229601A (ja) リン化硼素系半導体素子、その製造方法、および発光ダイオード
JP3698081B2 (ja) 化合物半導体素子、その製造方法、発光素子及びランプ
EP1593162A1 (en) Semiconductor device, production method thereof and light-emitting device
JP2004014809A (ja) リン化硼素系半導体発光素子、その製造方法およびｌｅｄランプ

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20061016

Effective date: 20070529