KR100619095B1

KR100619095B1 - 다이나믹 포커스 디스에이블 회로용 제어 신호 발생기

Info

Publication number: KR100619095B1
Application number: KR1019990032228A
Authority: KR
Inventors: 윌버제임스알버트; 렌다로제프리바실
Original assignee: 톰슨 콘슈머 일렉트로닉스, 인코포레이티드
Priority date: 1998-08-07
Filing date: 1999-08-06
Publication date: 2006-09-01
Also published as: GB2340709B; GB9918522D0; GB2340709A; JP2000069318A; KR20000017129A; DE19946639A1; US6256074B1; CN1157936C; MY117057A; CN1247433A

Abstract

본 발명의 비디오 이미징 장치는 블랭킹 기간이 비디오 신호에서 발생할 때를 나타내는 블랭킹 신호의 소스를 포함한다. 수평 라인 카운터를 포함하는 지연 회로는 블랭킹 신호에 응답하고, 이 블랭킹 신호를 다수의 수평 주기만큼 지연시키도록 수평 레이트에서의 신호에 응답하여 지연 신호를 발생시킨다. 다이나믹 포커스 전압 발생기는 스위치가 제1 상태에 있을 때, 다이나믹 포커스 전압을 포커스 전극에 인가하고, 스위치가 제2 상태에 있을 때 다이나믹 포커스 전압의 인가를 디스에이블하기 위해 지연된 신호에 응답하는 스위치를 포함한다. 다이나믹 포커스 전압이 디스에이블되는 기간의 종료 시간은 카운터의 출력 신호에 따라서 결정된다.

Description

다이나믹 포커스 디스에이블 회로용 제어 신호 발생기{CONTROL SIGNAL GENERATOR FOR DYNAMIC FOCUS DISABLING CIRCUIT}

도 1a 및 도 1b는 본 발명의 특징에 따른 수평 편향 회로 출력 스테이지와 다이나믹 포커스 전압 발생기의 도면.

도 2는 본 발명의 특징에 따른 지연 회로의 도면.

도 3과 도 4는 도 1에 따른 지연 회로의 동작을 설명하기 위한 파형도.

<도면의 주요 부분에 대한 부호의 설명>

17: 포커스 전극

60: 스위칭 회로

97: 증폭기

98, 98′: 버퍼

99: 다이나믹 포커스 전압 발생기

100: 전원

101: 수평 편향 회로 출력 스테이지

103: 드라이버 스테이지

104: 스위칭 트랜지스터

108: 덤퍼 다이오드

200: 지연회로

201: 레지스터

202: 비교기

203: 적분기

204~207: 플립플롭

208: 마이크로프로세서

209: 변환기

본 발명은 빔 랜딩 왜곡 교정 장치(beam landing distortion correction arrangement)에 관한 것이다.

음극선관(CRT) 상에 디스플레이된 이미지는 CRT 상의 빔의 주사에 수반되는 디포커싱(defocusing) 또는 비선형성과 같은 결함 또는 왜곡이 발생할 수 있다. 이러한 결함 또는 왜곡은 빔이 예컨대 수평 방향으로 편향될 때 CRT의 전자총으로부터 화면까지의 거리가 현저하게 변화하기 때문에 발생한다. 빔이 수평 방향으로 편향될 때 발생하는 디포커싱을 감소시키는 것은, 예를 들면 수평 레이트에서 포물선 전압 성분을 갖는 다이나믹 포커스 전압을 생성하고 포커스 전압을 동적으로 변화시키기 위해 이 다이나믹 포커스 전압을 CRT의 포커스 전극에 인가함으로써 얻어질 수 있다. 수평 편향 출력 스테이지의 S형 커패시터에서 생성된 S-교정 전압으로부터 수평 레이트에서 포물선 전압 성분을 유도하는 것은 공지되어 있다.
다이나믹 포커스를 채용하는 CRT는 다이나믹 포커스 전압을, 예컨대 청색 전자총에 근접하게 설정하는 내부 권선을 구비할 수 있다. 정상 동작 시에, 청색 전자총과의 근접함은 어떠한 문제도 일으키지 않는다. 그러나, AKB(Automatic Kine bias) 측정기간이라 칭해지는, 저전류 바이어스 측정이 AKB(Automatic Kine bias) 회로에서 행해질 때, 즉 수직 귄선에 바로 후속하는 여러 비디오 라인 시간 동안에, 다이나믹 포커스 전압의 수평 성분의 표유 결합(stray coupling)은 청색 전자총의 캐소드 전극의 바이어싱에 에러를 일으킬 수 있다. 그 결과, 청색 전자총의 바이어스는 녹색 및 적색 전자총은 바이어스를 트랙킹할 수 없다. 이는 허용할 수 없는 배경 컬러 온도 변화를 유도할 수 있다.

AKB 측정 기간 동안, 수평 다이나믹 포커스 전압 성분을 포커스 전극으로부터 제거하는 것이 바람직하다. 그럼으로써, 포커스 전극의 원치않는 접속은 유리하게 제거된다. AKB 측정 기간 동안, 다이나믹 포커스 전압에서 과도 상태의 발생을 방지하기 위해, AKB 측정 기간에 앞서, 다이나믹 포커스 전압의 디스에이블을 시작하는 것이 바람직하다. 그러므로, 예를 들면, 수직 블랭킹 기간의 시작 시간 부근에서, 포커스 전극으로부터 다이나믹 포커스 전압을 분리하도록 스위칭된다.

비디오 디스플레이 모니터에서, 수직 귀선에 사용되는 시간은 수직 사이클 중의 작은 부분이다. 수직 블랭킹 기간의 종료에 이어지는 AKB 측정 기간의 부가는 불리하게도 수직 귀선에 사용되는 시간을 단축시킨다. 수직 편향 증폭 전력 트랜지스터의 스트레스를 감소시키기 위해 귀선 기간에 가능한 많은 시간을 배정하는 것이 바람직하다. 그러므로, 다이나믹 포커스 전압이 디스에이블인 동안, 그 기간의 종료 시간의 허용오차를 감소시키는 것이 바람직하다. 이는 다이나믹 포커스 전압이 디스에이블인 동안의 기간이 활성 비디오 디스플레이 기간까지 연장되면, 오버랩 영역 내의 가시적 주사선의 일부가 불리하게도 집중되지 않는 것으로 나타나기 때문이다. 한편, 다이나믹 포커스 전압이 디스에이블인 동안의 기간이 너무 빨리 종료하면, 다이나믹 포커스 전압의 누화는 하나 이상의 전자총에 AKB 에러를 초래한다.

본 발명의 양상에 따라서, 다이나믹 포커스 전압이 디스에이블인 동안, 이 디스에이블 기간의 종료 시간은 라인 타이머 또는 카운터를 사용하여 정확하게 설정된다. 라인 타이머 또는 카운터는, 예컨대 수평 귀선 펄스를 카운트하고, 전술한 다이나믹 포커스 전압 디스에이블 스위치를 제어하기 위한 스위치 제어 신호를 생성한다. 유리하게, 카운팅 펄스는 측정이 레지스터와 커패시터와 같은 성분의 허용오차에 전적으로 의존하는 경우보다, 다이나믹 포커스 전압이 디스에이블인 동안, 그 기간의 종료의 더 정확한 측정을 제공한다.

본 발명의 특징을 사용하는 비디오 이미징 장치는 포커스 전극에 부가되는 포커스 전압의 다이나믹 포커스 전압 성분을 증폭기의 출력에서 발생시키기 위해 포커스 전압 교정 신호에 응답하는 증폭기를 포함한다. 스위치는 편향 사이클의 AKB 측정 기간동안, 다이나믹 포커스 전압 성분을 디스에이블하기 위해 포커스 전압 교정 신호의 신호 경로 내에 접속된다. 편향 사이클내의 수직 블랭킹 기간의 종료 시간을 나타내는 제1 신호의 소스가 제공된다. 동기 시간 시프터는 제1 신호를 시프팅하는 시간동안 클록 신호와 제1 신호에 응답한다. 시간 시프팅된 제1 신호는 다이나믹 포커스 전압이 인에이블될 때 제어하기 위해 스위치에 인가된다.

도 1a는 다중 주사 주파수 특성을 가진 텔레비전 수신기의 수평 편향 회로 출력 스테이지(101)를 도시한다. 스테이지(101)에는 공급 전압 B+를 발생시키는 조절된 전원(100)이 인가된다. 종래의 드라이버 스테이지(103)는 선택된 수평 주사 주파수 nf_H에서 입력 신호(107a)에 응답한다. 드라이버 스테이지(103)는 출력 스테이지(101)의 스위칭 트랜지스터(104)에서 스위칭 동작을 제어하기 위한 구동 제어 신호(103a)를 발생시킨다. 예를 들면, n=1의 값은 방송 표준과 같은 주어진 표준에 따른 텔레비전 신호의 수평 주파수를 나타낸다. 트랜지스터(104)의 콜렉터는 플라이백 변압기(T0)의 주 권선(TOW1)의 단자(T0A)에 접속된다. 트랜지스터(104)의 콜렉터는 또한 스위치되지 않은 귀선 커패시터(105)에 접속된다. 트랜지스터(104)의 콜렉터는 귀선 공진 회로를 형성하기 위해 수평 편향 권선(LY)에 추가로 접속된다. 트랜지스터(104)의 콜렉터는 종래의 덤퍼 다이오드(108)에 또한 접속된다. 권선(LY)은 선형 인덕터(LIN) 및 스위칭되지 않은 트레이스 또는 S-커패시터(CS1)와 직렬로 접속된다. 단자(25)가 인덕터(LIN)와 S-커패시터(CS1) 사이에 접속되도록 커패시터(CS1)는 단자(25)와 기준 전위 또는 그라운드(GND) 사이에 접속된다.

출력 스테이지(101)는 편향 전류(iy)를 생성할 수 있다. 편향 전류(iy)는 2f_H 내지 2.4f_H의 범위에서 선택된 신호(103a)의 임의로 선택된 수평 주사 주파수와 1f_H의 선택된 수평 주파수에 대해 실제로 동일한 소정 진폭을 갖는다. 편향 전류(iy)의 진폭을 제어하는 것은 편향 전류(iy)의 일정 진폭을 유지하기 위해, 수평 주파수가 증가할 때 전압 B+을 자동적으로 증가시킴으로써 또는 그 역으로 함으로써 성취된다. 전압 B+은 변압기(T0)의 피드백 권선(T

W

)을 경유하는 폐루프 구성에서 동작하는 종래의 조절 전원(100)에 의해 제어된다. 전압 B+의 크기는 전류(iy)의 진폭을 나타내는 크기를 갖는 정류된 피드백 플라이백 펄스 신호(FB)에 따라서 설정된다. 수직 비율 포물선 신호(E-W)는 도시되지 않은 종래의 방식으로 발생된다. 신호(E-W)는 통상적으로 동서(East-West) 왜곡 교정을 제공하도록 전압 B+의 수직 비율 포물선 성분을 생성하도록 전원(100)에 접속된다.

스위칭 회로(60)는 선형성과 같은 빔 랜딩 에러를 교정하기 위해 사용된다. 이 회로(60)는 트레이스 또는 S-커패시터(CS2)와 트레이스 또는 S-커패시터(CS3) 중의 하나 또는 둘다를 트레이스 커패시터(CS1)와 병렬로 선택적으로 접속하거나 모두를 접속하지 않는다. 선택적 접속은 수평 주사 주파수가 선택되는 주파수 범위의 함수로 결정된다. 스위칭 회로(60)에서, 커패시터(CS2)는 단자(25)와 전계 효과 트랜지스터(FET) 스위치(Q2)의 드레인 전극 사이에 접속된다. 트랜지스터(Q2)의 소스 전극은 그라운드(GND)에 접속된다. 과도 전압이 트랜지스터(Q2)를 지나가는 것을 방지하기 위한 보호 레지스터(R2)가 트랜지스터(Q2)를 통과하도록 접속된다.

스위치 제어 신호(60a, 60b)는 레지스터(201)를 통과한다. 제어 신호(60a)는 버퍼(98)를 경유하여 트랜지스터(Q2)의 게이트 전극에 인가된다. 제어 신호(60a)가 제1 선택가능 레벨에 있을 때, 트랜지스터(Q2)는 턴오프된다. 한편, 제어 신호(60a)가 제2 선택가능 레벨에 있을때, 트랜지스터(Q2)는 턴온된다. 버퍼(98)는 종래의 방식으로 상기 언급된 스위칭 동작을 성취하기 위해 신호(60a)의 요구되는 레벨 시프팅을 제공한다.

스위칭 회로(60)에서, 커패시터(CS3)는 단자(25)와 FET 스위치(Q2′)의 드레인 전극 사이에 접속된다. FET 스위치(Q2′)는 FET 스위치(Q2)가 제어 신호(60a)에 의해 제어되는 것과 유사한 방식으로 제어 신호(60b)에 의해 제어된다. 그러므로, 버퍼(98′)는 버퍼(98)와 유사한 기능을 수행한다.

마이크로프로세서(208)는 주파수-데이터 신호 변환기(209)에서 발생된 데이터 신호(209b)에 응답한다. 신호(209b)는 동기 신호(HORZ-SYNC) 또는 편향 전류(iy)의 주파수를 나타내는 산술값을 갖는다. 변환기(209)는, 예컨대 신호(HORZ-SYNC)의 주어진 주기 동안, 클록 펄스의 개수를 카운트하고 주어진 주기동안 발생하는 클록 펄스의 개수에 따라서 워드 신호(209b)를 발생시키는 카운터를 포함한다. 마이크로프로세서(208)는 레지스터(201)의 입력에 접속된 제어 데이터 신호(208a)를 발생시킨다. 제어 데이터 신호(208a)의 값은 신호(HORZ-SYNC)의 수평 레이트에 따라서 결정된다. 레지스터(201)는 데이터 신호(208a)에 따라서, 신호(HORZ-SYNC)의 수평 레이트에 따른 신호(208a)에 의해 결정되는 레벨에서 제어 신호(60a, 60b)를 발생시킨다. 이와 다르게, 신호(208a)의 값은 도시되지 않은 키보드에 의해 제공되는 신호(109b)에 의해 결정될 수 있다.

수평 편향 전류(iy)의 주파수가 1f_H일 때, 트랜지스터(Q2, Q2′)는 턴온된다. 결과적으로, S-커패시터(CS2, CS3)는 모두 스위치되지 않은 S-커패시터(CS1)와 병렬로 접속되며 최대 S-용량값을 설정하는 회로내장 S-커패시터이다. 수평 편향 전류(iy)의 주파수가 2f_H와 같거나 그보다 크고 2.1f_H보다 작을 때, 트랜지스터(Q2)는 턴오프되고 트랜지스터(Q2′)는 턴온된다. 결과적으로, S-커패시터(CS2)는 스위칭되지 않은 S-커패시터(CS1)로부터 분리되고, S-커패시터(CS3)는 중간 S-용량값을 설정하기 위해 S-커패시터(CS1)에 접속된다. 수평 편향 전류(iy)의 주파수가 2.14f_H보다 크거나 같을 때, 트랜지스터(Q2, Q2′)는 턴오프된다. 결과적으로, S-커패시터(CS2, CS3)는 스위칭되지 않은 S-커패시터(CS1)로부터 분리되고 최소 S-용량값을 설정한다. 커패시터(CS1, CS2, CS3)내의 편향 전류(iy)는 S-형 포물선 전압(V5)을 생성한다.

커패시터(105)에 의해 형성된 전체 귀선 용량은 다른 주파 주파수에서 변화하지 않는다. 그러므로, 귀선 기간은 다른 주사 주파수에서와 동일한 길이를 갖는다. 커패시터(CS1, CS2, CS3)의 값은 다른 주사 주파수에서의 다른 진폭에서 포물선 전압 V5를 생성하도록 선택된다. 귀선 기간 길이가 일정하기 때문에 전압 V5의 다른 진폭이 필요하다.

도 1b는 본 발명의 특징을 구현한 다이나믹 포커스 전압 발생기(99)를 도시한다. 도 1a 및 도 1b의 동일한 소자와 기능에는 동일한 참조 부호 및 숫자를 표시한다. 도 1b의 전압 V5는 음으로 진행하는 귀선 피크를 갖는다. 포물선 전압 V5의 피크-피크 진폭은 16KHz 또는 1f_H에서 약 60V, 2f_H에서 80V 및 2.4f_H에서 125V이다. 포물선 전압(V5)은 커패시터(C4)를 경유하여 레지스터(R16)에 용량성으로 접속된다.

레지스터(R16) 및 레지스터(CDS)를 포함하는 제어 전압 분배기 또는 감쇠기는 단자(120)에서 감쇠된 포물선 전압(V5′)을 생성한다. 전압 분배기의 감쇠는 광결합기(PC1)의 일부인 카드뮴 술폰산 광 레지스터(CDS)의 전도 상태에 의해 결정된다. 광 레지스터(CDS)는 광결합기(PC1)의 일부인 발광 다이오드(LED)로부터의 광에 응답한다. 다이오드(LED)로부터의 광은 달링턴 트랜지스터(Q10)로부터의 전류에 응답한다. 달링턴 트랜지스터(Q10)와 달링턴 트랜지스터(Q11)는 레지스터(R19), 레지스터(R23) 및 레지스터(R24)에 서로 접속되어 차동 증폭기를 형성한다. 달링턴 트랜지스터(Q11)의 베이스는 레지스터(R11)와 레지스터(R12)에 의해 형성된 저항성 분배기를 경유하여 12V 전원으로부터 유도된 3 볼트의 일정 기준 전압에 접속된다.

전압(V5′)의 DC 성분은 거의 0 볼트이다. AC 성분은 레지스터(R16, CDS) 및 레지스터(R17)에 의해 결정된다. 레지스터(CDS)의 값은 발광 다이오드(LED)로부터의 광 에너지에 의해 결정된다. 전압(V5′)의 AC 성분, 전압(V5″)는 달링턴 트랜지스터(Q10)의 베이스와 클램핑 다이오드(D6)의 음극에 커패시터(C21)를 통해 접속된다. 전압(V5″)의 음의 피크는 클램핑 다이오드(D6)에 의해 -0.6볼트로 유지된다. 전압(V5″)의 양의 피크는 달링턴 트랜지스터(Q11)의 베이스에서 +3 볼트의 레벨이 초과될 때 달링턴 트랜지스터(Q10)를 턴온한다. 달링턴 트랜지스터(Q10)가 턴온할 때, 전류는 다이오드(LED)를 통해 흐르고, 광 플럭스가 발생된다. 이 광 플럭스는 그 저항값과, 전압(V′)의 진폭 및 전압(V″)의 진폭을 감소시키기 위해 레지스터(CDS) 상에 작용한다. 레지스터(CDS)의 저항값 변화의 응답 속도는 매우 느리다. 이는 음의 피드백 루프에서 로우패스 필터의 역할을 한다. V5″의 양의 피크값이 +3V까지 하강하면, 트랜지스터(Q10)의 온 시간은 짧아지고 다이오드(LED)로부터의 평균 광 에너지는 균형이 이루어질 때까지 감소한다. 전압 V5″의 양의 피크 진폭은 +3 볼트보다 약간 크게 유지된다. 전압 V5″및 V5′의 피크-피크 진폭은 입력 주파수 또는 진폭과 무관하게 약 4볼트로 유지된다.

레지스터(CDS)와 레지스터(R16)의 접합 단자(120)에서 발생된 구동 전압 V5′은 커패시터(C3), 레지스터(R17) 및 커패시터(C24)를 통해 포커스 증폭기(97)의 가산된 접합 입력 단자(121)에 용량성으로 접속된다. 레지스터(CDS)의 이득 제어 기능은 1f_H, 2f_H 및 2.4f_H 비율에서 동일한 피크-피크 진폭을 갖도록 단자(121)에서 전압을 조절하는 것이다.

커패시터(C3)는 수평 포물선에 대한 용량성 결합을 제공한다. 커패시터(C10)는 도시되지 않은 종래의 방법으로 단자(121)에서 발생된 수직 포물선(V8)을 용량성으로 결합한다. 포커스 증폭기(97)의 직류 동작점은 용량성 결합이 직류 성분을 제거하기 때문에, 포물선 신호에 의해서가 아니라 레지스터(R5)에 의해 결정된다. 커패시터(C24)는 수평 포커스 교정이 적절하게 타이밍되도록 증폭기(97)의 도시되지 않은 표유 입력 용량에 의해 초래된 위상 지연을 교정한다.

증폭기(97)에서, 트랜지스터(Q5)와 트랜지스터(Q6)는 서로 접속하여 차동 입력 스테이지를 형성한다. 이러한 트랜지스터는 베타(beta)로 언급되는, 매우 높은 콜렉터 전류 대 베이스 전류 비율을 가지며 단자(121)에서 입력 임피던스를 증가시킨다. 트랜지스터(Q5, Q6)의 베이스-에미터 접합 전압은 서로 보상하며 온도 변화를 가진 직류 바이어스 드리프트를 감소시킨다. 레지스터(R11)와 레지스터(R12)는 약 +3V 에서 트랜지스터(Q6)의 베이스 전압을 바이어싱하기 위해 공급 전압(V10)이 인가되는 전압 분배기를 형성한다. 트랜지스터(Q5, Q6)의 에미터에 접속되는 에미터 레지스터(R10)의 값은 약 6mA의 최대 전류를 전도시키기 위해 선택된다. 이는 고전압 트랜지스터(Q20)를 보호한다. 트랜지스터(Q20)는 스위치로 동작하는 트랜지스터(Q13)를 경유하여 트랜지스터(Q5)에 접속된다. 트랜지스터(Q20)는 음극 구성에서 트랜지스터(Q13)를 경유하여 트랜지스터(Q5)에 접속된다. 트랜지스터(Q20)는 트랜지스터(Q20)가 1OmA 콜렉터 전류까지만 견딜 수 있기 때문에 과여진을 방지할 필요가 있다. 이는 증폭기(97)가 6mA까지의 콜렉터 전류에서 높은 트랜스컨덕턴스와 6mA 이상에서 낮은 트랜스컨덕턴스를 갖기 때문에 성취된다. 트랜지스터(Q20, Q13, Q5)의 음극 구성은 도시되지 않은 밀러 용량을 트랜지스터(Q20)의 콜렉터 베이스 접합을 통해 고립시키고, 그럼으로써 밴드영역은 증가된다. 음극 구성은 또한 고전압 트랜지스터(Q20)의 낮은 베타와 무관하게 증폭기 이득을 생성한다.

도 1a의 변압기(T0)의 권선(T0W3)은 다이오드(D12) 내에서 정류되고 커패시터(C13) 내에서 필터링되는 승압 귀선 전압을 생성하고, 도 1b의 다이나믹 포커스 전압 발생기(99)에 전압을 인가하기 위해 공급 전압(VSU)을 생성한다. 활성 풀업 트랜지스터(Q1)는 공급 전압(VSU)에 접속된 콜렉터를 갖는다. 트랜지스터(Q1)의 베이스 풀업 레지스터(R1)는 다이오드(D7)와 커패시터(C26)를 포함하는 부트스트랩 또는 부스팅 구성을 경유하여 전압(VSU)에 접속된다. 다이오드(D5)는 레지스터(R1)와 직렬로 접속되며 트랜지스터(Q20)의 콜렉터에 접속된다. 다이오드(D4)는 단자(97a)에 있는 트랜지스터(Q1)의 에미터와 트랜지스터(Q20)의 콜렉터 사이에 접속된다.

단자(97a)의 출력 파형의 음의 피크동안, 다이오드(D7)는 다이오드(D7)의 음극에서 커패시터(C26)의 끝 단자를 +1600V 공급 전압(VSU)으로 고정시키고 트랜지스터(Q20)는 커패시터(C16)의 다른 끝 단자를 그라운드 전원에 근접하도록 당긴다. 트랜지스터(Q1)는 다이오드(D4, D5)의 작용에 의해 대기 상태가 된다. 단자(97a)의 전압이 상승할 때, 커패시터(C26)내에 저장된 에너지는 트랜지스터(Q1)의 베이스에 레지스터(R1)를 통해 공급된다. 레지스터(R1)를 지나는 전압은 하이로 유지되고, 트랜지스터(Q1)에서의 베이스 전류는 트랜지스터(Q1)를 지나는 콜렉터-대-에미터 전압이 0에 접근하더라도 유지된다. 그러므로, 트랜지스터(Q1) 에미터 전류는 유지된다. 단자(97a)의 출력 양의 피크는 왜곡없이 +1600V 공급 전압(VSU)에 매우 가깝게 접근할 수 있다.

커패시터(C1)의 용량은 포커스 전극(17)과 배선의 표유 용량의 합을 나타낸다. 활성 풀업 트랜지스터(Q1)는 단자(97a)에서 커패시터(C1)의 표유 용량까지의 전류를 소싱(sourcing)할 수 있다. 풀다운 트랜지스터(Q20)는 커패시터(C1)로부터 다이오드(D4)를 경유하여 전류를 감소시킬 수 있다. 유리하게는, 활성 풀업 구성은 전력 소비를 감소시키는 빠른 응답을 얻기 위해 사용된다. 증폭기(97)는 피드백 레지스터(R2)를 경유하여 단자(97a)의 출력에 대한 분로 피드백을 사용한다. 레지스터(R17, R2)는 단자(97a)에서 1000V의 수평 레이트 전압을 생성하기 위해 선택된다. 결과적으로, 증폭기(97)의 전압 이득은 수백이 된다.

전압 V5에 의해 발생된 수평 레이트와 전압 V8에 의해 발생된 수직 레이트에서의 다이나믹 포커스 전압 성분은 다이나믹 포커스 전압(FV)을 생성하기 위해 CRT(10)의 포커스 전극(17)에 직류 블록킹 커패시터(C22)를 경유하여 용량성으로 접속된다. 레지스터(R28) 및 레지스터(R29)에 의해 형성된 전압 분배기에 의해 생성된 전압(FV)의 직류 전압 성분은 8KV와 같다.

주기 제어 신호(V13)는 수직 블랭킹동안과, 예컨대 도시되지 않은 AKB 측정 기간으로 언급되는, 수직 블랭킹에 후속한 4개의 비디오 라인 시간동안, 하이 상태에 있다. 신호(V13)는 3 또는 4와 같은 비디오 라인 시간의 적당한 개수만큼 종래의 수직 블랭킹 신호(VERT-BLANK)를 지연시키는 본 발명의 특징을 구현한 지연 회로(200)에 의해 생성된다.

도 3의 (a)와 (b), 및 도 4의 (a) 내지 (d)는 도 2의 지연 회로(200)의 동작을 설명하기 위한 파형을 도시한다. 도 4의 (a) 내지 (d)의 파형은 도 3의 (a)와 (b)의 파형에 비해 확장된 시간 베이스가 도시된다. 도 1a, 도 1b, 도 2, 도 3의 (a)와 (b) 및 도 4의 (a) 내지 (d)의 동일한 소자 또는 기능에는 동일한 부호와 숫자가 표시된다.

도 2의 구성에서, 도 3의 (a)의 종래의 합성 블랭킹 신호(COMP-BLANK)는 도 2의 커패시터(C99)에 결합된 레지스터(R99)를 포함하는 비대칭 적분기(203)에 공급된다. 레지스터(R99)는 비대칭 특징을 제공하기 위한 다이오드(D99)와 평행으로 결합된다. 비대칭 적분기(203)는 레지스터(R99)와 커패시터(C99)의 긴 시정수를 사용하여 도 3의 (a)의 수평 블랭킹 펄스(HB)를 제어하는 동시에, 다이오드(D99)와 커패시터(C99)의 빠른 시정수를 가진 시간(t2)에서 블랭킹 지연 엣지를 회복한다.

합성 블랭킹 신호(COMP-BLANK)를 얻기 위해, TDA9151형의 종래의 편향 프로세서(201)는 신호(SC)로부터 도시되지 않은 클램핑 펄스를 제거하는 비교기(202)에 결합된 샌드캐슬 신호(sandcastle signal)(SC)를 발생시킨다. 결과적으로, 도 3의 (a)의 신호(COMP-BLANK)는 수직 블랭킹 기간(VB)동안과 수평 블랭킹 펄스(HB)동안 로우 상태에 있다. 한편, CRT 블랭킹이 필요하지 않을 때, 신호(COMP-BLANK)는 하이 상태에 있다.

도 2의 적분기(203)는 도 3의 (b)의 로우패스 필터링된 신호(VERT-BLANK)를 생성하기 위해 도 3의 (a)의 수평 블랭킹 펄스(HB)를 필터링한다. 신호(VERT-BLANK)는 도 2의 적분기(203)에 의해 발생된 짧은 지연에 따라서, 시간(t1)에서 로우 상태가 된다. 신호(VERT-BLANK)는 수직 블랭킹 기간(VB)의 도 3의 (a)의 종료 시간(t2)으로부터의 짧은 지연 시간에 후속하여 도 3의 (b)의 시간(t3)에서 하이 상태가 된다. 지연 시간(t2~t3)은 도 2의 다이오드(99)를 경유하는 빠른 충전 동작 때문에 유리하게 단축되고, 소자들의 허용오차에 크게 영향을 받지 않는다.

신호(VERT-BLANK)는 D형 플립플롭(204)의 데이터 입력(204a)에 공급된다. 플립플롭(204)의 반전된 출력(204b)은 D형 플립플롭(204)의 데이터 입력(205a)에 접속된다. 플립플롭(205)의 출력(205b)은 D형 플립플롭(206)의 데이터 입력(206a)에 접속된다. 플립플롭(206)의 출력(206b)은 D형 플립플롭(207)의 데이터 입력(207a)에 접속된다.

플립플롭(207)의 출력(207b)과 플립플롭(204)의 반전 출력(204b)은 저항성 논리 OR 기능을 위해 각각 레지스터(208) 및 레지스터(209)를 경유하여 접합 단자(210)에 접속된다. 플립플롭(204~207)은 플라이백 펄스 신호(FLYB)의 양으로 진행하는 엣지에서 클록하는, 4 스테이지 시프트 레지스터를 형성한다.

플립플롭(204)은 도 3의 (c)의 시간(t1)에서 단자(210)에서의 신호(V13)의 리딩 엣지를 수직 블랭킹 기간(VB)의 시작 시간에서, 도 3의 (a)의 시간(t0)에 접근하게 한다. 도 3의 (a)의 수직 블랭킹 기간(VB)의 종료 시간(t2)에 바로 후속하는 도 3의 (b)의 시간(t3)에서, 신호(VERT-BLANK)는 하이 상태가 된다. 도 2의 플립플롭(204~207)의 동작은 도 3의 (c)의 간격(t3~t4)동안 신호(V13)를 하이 상태로 유지하도록 한다. 도 2의 플립플롭(204)은 도 4의 (b)의 신호(FLYB)의 제1 펄스[FLYB(1)]가 발생할 때 상태를 바꾼다. 펄스[FLYB(1)]는 도 4의 (b)의 시간(t3)에서 신호(VERT-BLANK)의 트레일링 엣지를 따라 발생한다. 도 4의 (b)의 신호(FLYB)의 제4 펄스[FLYB(4)]가 도 2의 플립플롭(204)에서의 상태 변화에 따라 발생할 때, 플립플롭(207)은 상태를 바꾸고 도 4의 (c)의 시간(t4)에서 신호(V13)의 트레일링 엣지를 생성한다. 그러므로, 지연 시간(t3~t4)은 정확하게 타이밍된 신호(FLYB)에 의해 결정되기 때문에, 시간(t4)에서의 신호(V13)의 트레일링 엣지는 유리하게 정확하게 제어된다.

신호(V13)는 스위치 트랜지스터(Q15)의 베이스에 결합된다. 트랜지스터(Q15)의 콜렉터는 트랜지스터(Q20)의 에미터와 트랜지스터(Q13)의 콜렉터 사이의 접합 단자에 레지스터(R27)를 경유하여 접속된다. 트랜지스터(Q13)의 콜렉터는 트랜지스터(Q20)의 에미터에 결합되고 트랜지스터(Q13)의 에미터는 트랜지스터(Q5)의 콜렉터에 접속된다. 수직 블랭킹 동안과 AKB 측정 기간동안, 트랜지스터(Q13)는 트랜지스터(Q15)에 의해 턴오프되며, 트랜지스터(Q5)의 콜렉터와 트랜지스터(Q20)의 에미터 사이의 전류의 흐름을 차단한다.

Q20에 대한 에미터 전류는 AKB 측정 기간동안 레지스터(R27)와 트랜지스터(Q15)를 경유하여 유지된다. 레지스터(R27)는 AKB 측정 기간동안 트랜지스터(Q20)의 에미터와 그라운드 사이에 접속된다. AKB 측정 기간동안, 레지스터(R27)는 이 레지스터를 통과하는 약 11.3 볼트의 일정 전압을 갖는다. 레지스터(R27)의 값은 레지스터(R1)를 지나 발생하는 전압이 공급 전압(VSU)과 단자(97a)에서의 다이나믹 포커스 전압의 피크값 사이의 차와 같도록 트랜지스터(Q20)내의 일정 전류를 생성하도록 선택된다. 이는 AKB 측정 기간후에 정상 다이나믹 포커스 전압이 시작할 때 발생할 수 있는 제1 비디오 라인 미스포커싱(misfocusing)과 원치않는 포커스 전압의 과도 현상을 제거한다. 레지스터(R27)가 트랜지스터(Q20)의 에미터에 결합되지 않으면, 단자(97a)에서의 증폭기(97) 출력 전압은 공급 전압(VSU)의 +1600V 레벨에 도달하는 경향이 있다. 그러나, 단자(97a)에서의 파형의 요구되는 피크는 통상적으로 1450V이다. 단자(97a)에서의 증폭기 출력 전압이 1600V가 되면, AKB 측정 기간동안, 화상의 최상부에서, 제1 가시 수평 라인의 시작에서 큰 과도 현상이 발생한다. 이러한 과도 현상은 불리하게도, AKB 측정 기간에 후속하는 제1 가시 수평 라인의 시작 부분에서 디포커싱을 초래한다.

이러한 큰 과도 현상을 방지하기 위해, 레지스터(R27)를 통과하는 트랜지스터(Q20)로의 전류 경로에 공급되는 트랜지스터(Q15)내의 전류는 수직 블랭킹 동안과 AKB 측정 기간동안, 단자(97a)에서의 출력 전압을 저감시킨다. 트랜지스터(Q20)는 전류원으로 동작하고 레지스터(R1)를 통과하는 전압 강하를 초래한다. AKB 측정 기간동안, 단자(97a)에서의 다이나믹 포커스 전압은 가산된 수평 및 수직 포물선 성분의 피크와 거의 같은 레벨로 설정된다. 그러므로, 유리하게도, AKB 측정 기간에 후속하는 포커스 전압 과도 현상이 현저하게 감소한다.

전술한 바와 같이, 본 발명에 따라서, 다이나믹 포커스 전압이 디스에이블인 동안, 이 디스에이블 기간의 종료 시간은 라인 타이머 또는 카운터를 사용하여 정확하게 설정된다. 라인 타이머 또는 카운터는 예를 들면, 수평 귀선 펄스를 카운트하고, 전술된 다이나믹 포커스 전압 디스에이블 스위치를 제어하기 위한 스위치 제어 신호를 생성한다. 유리하게, 카운팅 펄스는 측정이 레지스터와 커패시터와 같은 성분의 허용오차에 전적으로 의존하는 경우보다, 다이나믹 포커스 전압이 디스에이블인 동안, 그 기간의 종료의 더 정확한 측정을 제공한다.

Claims

포커스 전극(17)을 포함하는 음극선관(10)과;

포커스 전압 교정 신호(V5)의 소스

를 포함하는 비디오 이미징 장치에 있어서,

상기 포커스 전압 교정 신호(V5)에 응답하여, 출력(97a)에서 상기 포커스 전극(17)에 결합되는 포커스 전압(FV)의 다이나믹 포커스 전압 성분을 발생시키는 증폭기(97)와;

편향 사이클의 AKB(Automatic kine Bias) 측정 기간동안, 상기 다이나믹 포커스 전압 성분을 디스에이블하도록 상기 포커스 전압 교정 신호(V5)의 신호 경로 에 연결된 스위치(Q15)와;

상기 편향 사이클에서 수직 블랭킹 기간(VB)의 종료 시간을 나타내는 제1 신호(VERT-BLANK)의 소스와;

클록 신호(FYB)와 상기 제1 신호(VERT-BLANK)에 응답하여 상기 제1 신호(VERT-BLANK)를 시간 시프팅하는 동기 시간 시프터(200)

를 더 포함하며, 상기 시간 시프팅된 제1 신호(V13)는 상기 다이나믹 포커스 전압이 인에이블될 때를 제어하도록 상기 스위치(Q15)에 결합되는 것을 특징으로 하는 비디오 이미징 장치.
제1항에 있어서, 상기 클록 신호(FLYB)는 수평 편향 회로 출력 스테이지(101)의 출력으로부터 상기 동기 시간 시프터(200)에 결합되는 것인 비디오 이미징 장치.
제1항에 있어서, 상기 클록 신호(FLYB)는 수평 편향 주파수(f_H)와 관련된 주파수인 것인 비디오 이미징 장치.
제1항에 있어서, 상기 동기 시간 시프터(200)는 시프터 레지스터(204~207)를 포함하는 것인 비디오 이미징 장치.
제1항에 있어서, 합성 블랭킹 신호(COMP-BLANK)의 소스와 비대칭 적분기(203)를 더 포함하고, 상기 비대칭 적분기(203)는 상기 합성 블랭킹 신호(COMP-BLANK)에 응답해서 상기 합성 블랭킹 신호(COMP-BLANK)로부터 수평 블랭킹 펄스(HB)를 필터링하여 상기 제1 신호(VERT-BLANK)를 생성하는 것인 비디오 이미징 장치.
제1항에 있어서, 상기 스위치(Q15)는 상기 수직 블랭킹 기간 동안, 발생하는 제1 시점(t1)에서부터 상기 시간 시프팅된 제1 신호(V13)에 의해 결정되는 시점(t4)까지 상기 다이나믹 포커스 전압 성분을 디스에이블하는 것인 비디오 이미징 장치.
제1항에 있어서, 상기 스위치(Q15)는 상기 증폭기(97)의 입력(121)과 상기 포커스 전극(17) 사이의 상기 증폭기(97)에 접속되는 것인 비디오 이미징 장치.