KR100607635B1

KR100607635B1 - 탄성 표면파 디바이스

Info

Publication number: KR100607635B1
Application number: KR1020040077686A
Authority: KR
Inventors: 와찌히로따다; 다나까도시후미; 다께자끼도루; 이찌까와사또시; 오오라쯔요시; 와다고이찌; 오리또사또시
Original assignee: 후지쓰 메디아 데바이스 가부시키가이샤
Priority date: 2003-10-01
Filing date: 2004-09-30
Publication date: 2006-08-02
Also published as: CN100426668C; US7462973B2; US20050093395A1; JP4184220B2; SG110212A1; KR20050032476A; CN1604469A; JP2005110142A

Abstract

본 발명은 통과 대역 외 특성을 개선한 탄성 표면파 디바이스를 제공하는 것을 과제로 한다.

압전 기판(5)과, 이 위에 설치된 적어도 하나의 인터디지털 트랜스듀서(IDT)(3)와, 압전 기판(5) 상에 설치된 실드 전극(2)을 갖고, 실드 전극(2)과 마주 보는 IDT3의 단부에 제1 패턴부(6)를 설치하고, 제1 패턴부(6)와 실드 전극(2)의 단부 사이의 거리가 같아지도록 실드 전극(2)의 단부에 제2 패턴부(7)를 설치하는 동시에, 실드 전극(2)과 IDT3의 단부 사이에서 발생하는 불필요 여진의 벡터 강도가 합계가 0이 되도록 구성하였다.

압전 기판, IDT, 실드 전극, 패턴부, 단차부, HOT측 전극

Description

탄성 표면파 디바이스 {SURFACE ACOUSTIC WAVE DEVICE}

도1은 종래의 탄성 표면파 디바이스를 도시하는 도면.

도2는 종래의 다른 탄성 표면파 디바이스의 주요부를 도시하는 도면.

도3은 본 발명의 원리를 설명하기 위한 도면.

도4는 본 발명의 원리를 설명하기 위한 도면.

도5는 본 발명의 원리를 설명하기 위한 도면.

도6은 본 발명의 제1 실시예 및 비교예에 관한 탄성 표면파 디바이스를 도시하는 동시에, 제1 실시예 및 비교예의 시간축 리스폰스 및 주파수 특성을 나타내는 도면.

도7은 본 발명의 제2 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면.

도8은 본 발명의 제3 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면.

도9는 본 발명의 제4 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면.

도10은 본 발명의 제5 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면.

도11은 본 발명의 제6 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면.

도12는 본 발명의 제7 실시예에 관한 탄성 표면파 디바이스를 도시하는 도 면.

도13은 본 발명의 제8 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면.

도14는 본 발명의 제9 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면.

도15는 본 발명의 제10 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면.

도16은 본 발명의 제11 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면.

도17은 본 발명의 제12 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면.

도18은 본 발명의 제13 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면.

도19는 본 발명의 제14 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면.

도20은 본 발명의 제15 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면.

도21은 본 발명의 제16 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면.

도22는 본 발명의 제17 실시예에 관한 탄성 표면파 디바이스를 도시하는 도 면.

도23은 본 발명의 제18 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면.

도24는 본 발명의 제19 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면.

도25는 본 발명의 제20 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면.

<도면의 주요 부분에 대한 부호의 설명>

1, 10 : IDT

2, 20 : 실드 전극

3, 30 : IDT

3a, 30a : 그랜드측 전극

3b, 30b : HOT측 전극

5, 50 : 압전 기판

6, 7, 8, 9, 21, 22, 23, 24 : 패턴부(단차부 또는 테이퍼부)

본 발명은 탄성 표면파 디바이스에 관한 것으로, 특히 압전 기판 상에 실드 전극과 적어도 하나의 인터디지털 트랜스듀서(IDT)를 갖는 탄성 표면파 디바이스에 관한 것이다.

최근, 이러한 종류의 탄성 표면파 디바이스는 30 ㎒ 내지 400 ㎒ 정도의 주파수 대역을 갖는 텔레비전의 밴드 패스 필터나, 800 ㎒나 수 ㎓의 주파수 대역을 갖는 휴대 전화의 RF 필터 등에 이용되고 있다. IDT는 한 쌍의 빗살형 전극(문발형 전극이라고도 함)을 갖는다. 각 빗살형 전극은 버스 바아와 일단부가 버스 바아에 접속되고, 타단부가 개방된 복수의 전극 분기부를 갖는다. 한 쌍의 빗살형 전극은 각각의 전극 분기부가 소정의 간격으로 교대로 인접하도록, 바꾸어 말하면 교차하도록 배치된다. 한 쌍의 빗살형 전극에 교류 전압을 인가하면 탄성 표면파가 발생한다. 탄성 표면파는 주파수 특성을 갖는다. 이 주파수 특성을 이용함으로써, 원하는 주파수 특성을 갖는 필터를 실현할 수 있다.

도1은 종래의 탄성 표면파 디바이스 일예를 나타내는 도면이다. 도1의 (a)는 전체 개략도, 도1의 (b)는 도1의 (a)에 도시된 실드 전극 부근의 확대도이다. 도시하는 탄성 표면파 디바이스는 압전 기판 상(50)에 형성된 제1 IDT(10), 실드 전극(20) 및 제2 IDT(30)를 갖는다. 이들은 탄성 표면파의 전파 방향에 인접하도록 배치되어 있다. 실드 전극(20)은 제1 IDT(10)와 제2 IDT(30) 사이에 개재하고 있다. 예를 들어, 제1 IDT(10)는 입력 전극으로서 기능하고, 제2 IDT(30)는 출력 전극으로서 기능한다. 실드 전극(20)은 IDT(10)와 IDT(30)가 전자적으로 결합하는 것을 방지한다.

IDT(30)는 한 쌍의 빗살형 전극(30a와 30b)을 갖는다. 각 빗살형 전극T(30a, 30b)는 버스 바아와 복수의 전극 분기부를 갖는다. 빗살형 전극(30a, 30b) 의 전극 분기부의 개방단부는 마주 보고 있다. 인접하는 전극 분기부가 교차하는 부분, 바꾸어 말하면 마주 보고 있는 전극 분기부 부분(이를 전극 분기부 교차부라 함)이 탄성 표면파의 여기에 관여한다. 도1의 (b)의 구성은 전극 분기부 패턴에 중점 부여가 되어 있다. 전극 분기부 패턴이라 함은, 전극 분기부가 형성하는 패턴이다. 전극 분기부 패턴의 중점 부여는, 예를 들어 아포다이즈에 의한 중점 부여이다. 전극 분기부 패턴의 중점 부여를 바꿈으로써 주파수 특성을 변화시킬 수 있다.

IDT(10)도 한 쌍의 빗살형 전극으로 구성되어 있지만, IDT(30)와 같은 중점 부여는 되어 있지 않다. 즉, 전극 분기부 교차 폭은 모두 동일하다. 이와 같은 IDT를 정규형 IDT라고도 한다.

이상과 같이 구성된 필터는 대역 통과 필터로서 기능한다. 이러한 종류의 필터에서는 IDT(30)의 단부로부터 발생하는 불필요파가 문제가 된다. 불필요파에 의해 필터의 주파수 특성이 열화된다.

불필요파를 제거하기 위해, 실드 전극(2)을 마주 보는 IDT(30)의 단부에는 반사 방지 전극(40)이 도1의 (b)에 도시한 바와 같이 형성되어 있다. 반사 방지 전극(40)은 복수의 전극 분기부를 포함한다. 이들 전극 분기부는 불필요파가 서로 크기가 같고, 또한 역위상이 되도록 설정되어 있다. 이에 의해, 불필요파는 서로 상쇄한다. 이러한 종류의 종래 기술은 예를 들어 특허 문헌 1이나 특허 문헌 2에 기재되어 있다.

또한, 압전 기판 내부에 전파하는 불필요파를 제거하는 기술이 특허 문헌 3 에 기재되어 있다. 이 문헌에는 IDT(30)의 단부에 더미 전극을 설치하는 것이 기재되어 있다.

또한, 특허 문헌 4에는 도2에 도시한 바와 같이 IDT(30)의 전극 분기부 교차부의 배치에 기울기를 갖게 함으로써, 불필요한 벌크파의 발생을 방지하는 것이 기재되어 있다.

[특허 문헌 1]

일본 특허 공개 소57-25714호 공보

[특허 문헌 2]

일본 특허 공개 소59-125113호 공보

[특허 문헌 3]

일본 특허 공개 평10-41778호 공보

[특허 문헌 4]

일본 특허 공개 소58-43608호 공보

그러나, 특허 문헌 1, 2 및 4에 기재된 기술에서는 교류 전압이 인가되는 입력 IDT와 압전 기판의 두께 방향에 있는 스템 등 사이에서 발생하는 불필요파, 또는 입력 IDT 단부 단독으로 발생하는 불필요파를 대상으로 하고 있고, 이들 불필요파를 제거해도 통과 대역 외 고감쇠 특성을 충분히 실현할 수 없다는 문제점이 있었다. 또한, 특허 문헌 3에 기재된 기술에서는 미소 교차부가 IDT(30)의 단부에 존재하므로, 불필요 여진을 완전히 없앨 수 없어, 통과 대역 외 고감쇠 특성을 충 분히 실현할 수 없게 되는 문제점이 있었다.

그래서 본 발명은 상기한 바와 같은 문제를 비추어, 통과 대역 외 특성을 개선한 탄성 표면파 디바이스를 제공하는 것을 목적으로 한다.

본 발명은 청구항 1에 기재된 바와 같이, 압전 기판과, 이 위에 설치된 적어도 하나의 인터디지털 트랜스듀서(IDT)와, 상기 압전 기판 상에 설치된 실드 전극을 갖고, 상기 실드 전극과 마주 보는 상기 IDT의 단부에 제1 패턴부를 설치하고, 상기 제 패턴부와 상기 실드 전극의 단부 사이의 거리가 같아지도록, 상기 실드 전극의 단부에 제2 패턴부를 설치한 탄성 표면파 디바이스이다. 이 구성에 의해, 실드 전극과 IDT 사이에서 발생하고 있던 불필요파를 제거할 수 있으므로, 통과 대역 외 특성을 개선할 수 있다.

상기 탄성 표면파 디바이스에 있어서, 상기 제1 패턴부는 등간격으로 배치된 복수의 단차를 포함하고, 또한 상기 실드 전극과 상기 IDT의 단부 사이에서 발생하는 불필요 여진의 벡터 강도가 합계가 0이 되도록 구성할 수 있다.

상기 탄성 표면파 디바이스에 있어서, 상기 제1 패턴부는 다른 간격으로 배치된 복수의 단차를 포함하고, 또한 상기 실드 전극과 상기 IDT의 단부 사이에서 발생하는 불필요 여진의 벡터 강도가 합계가 0이 되도록 구성할 수 있다.

상기 탄성 표면파 디바이스에 있어서, 상기 제1 패턴부는 탄성 표면파의 통과 대역 내에 있어서의 파장(λ)에 대해 mλ ＋ λ/n(m은 O 또는 자연수, n은 자연수)의 폭 단차를 포함하는 구성으로 할 수 있다.

상기 탄성 표면파 디바이스에 있어서, 상기 제1 패턴부 및 제2 패턴부는 각각 복수의 단차를 갖고, 대향하는 각 단차간의 거리는 모두 동일한 구성으로 할 수 있다.

상기 탄성 표면파 디바이스에 있어서, 상기 실드 전극의 단부와 상기 IDT의 단부 사이의 거리는 탄성 표면파의 통과 대역 내에 있어서의 파장(λ)에 대해 mλ ＋ λ/n(m은 O 또는 자연수, n은 자연수)과 같은 구성으로 할 수 있다.

상기 탄성 표면파 디바이스에 있어서, 상기 제1 패턴부는 상기 IDT를 구성하는 한 쌍의 빗살형 전극 중, 교류 전압이 인가되는 쪽에 설치되어 있는 구성으로 할 수 있다.

상기 탄성 표면파 디바이스에 있어서, 상기 제1 패턴부는 상기 IDT를 구성하는 한 쌍의 빗살형 전극의 양방에 설치되어 있는 구성으로 할 수 있다.

상기 탄성 표면파 디바이스에 있어서, 상기 제1 패턴부 및 상기 제2 패턴부는 각각 단차를 갖고, 이들의 마주 보는 단차면의 길이는 동일한 구성으로 할 수 있다.

상기 탄성 표면파 디바이스에 있어서, 상기 탄성 표면파 디바이스는 상기 제2 패턴부가 형성되어 있는 측과는 반대측의 단부에 제3 패턴부를 갖는 구성으로 할 수 있다.

상기 탄성 표면파 디바이스에 있어서, 상기 탄성 표면파 디바이스는 상기 제2 패턴부가 형성되어 있는 측과는 반대측 단부에 제3 패턴부를 갖는 동시에, 상기 제3 패턴과 마주 보는 다른 IDT을 갖고, 상기 다른 IDT는 상기 제3 패턴부와 마주 보는 단부에 제4 패턴부를 갖는 구성으로 할 수 있다.

상기 탄성 표면파 디바이스에 있어서, 상기 제3 및 제4 단차는 상기 IDT와 상기 다른 IDT 사이에서 실드 전극과 전극이 없는 상기 압전 기판뿐인 부분과의 비율이 같아지도록 배치되어 있는 구성으로 할 수 있다.

상기 탄성 표면파 디바이스에 있어서, 상기 제1 및 제2 패턴부는 빗살형 전극으로 형성된 단차부를 포함하는 구성으로 할 수 있다.

상기 탄성 표면파 디바이스에 있어서, 상기 제1 및 제2 패턴부는 베타 전극 패턴으로 형성된 단차부를 포함하는 구성으로 할 수 있다.

상기 탄성 표면파 디바이스에 있어서, 상기 제3 패턴부는 빗살형 전극 또는 베타 전극 패턴 중 어느 하나로 형성된 단차부를 포함하는 구성으로 할 수 있다.

상기 탄성 표면파 디바이스에 있어서, 상기 제1 및 제2 패턴부는 연속적인 직선형의 테이퍼로 구성할 수 있다.

상기 탄성 표면파 디바이스에 있어서, 상기 제1 및 제2 패턴부는 연속적인 곡선형의 테이퍼로 구성할 수 있다.

상기 탄성 표면파 디바이스에 있어서, 탄성 표면파의 전파 방향에 있어서의 상기 테이퍼의 기울기 길이는 nλ(n은 자연수)인 구성으로 할 수 있다.

본 발명자는 도1에 도시하는 필터에서는 대역 외 주파수 성분을 충분히 감쇠시킬 수 없는 이유는 실드 전극과 마주 보는 IDT3의 단부와, IDT3과 마주 보는 실드 전극(2) 단부 사이에서 불필요 여진이 발생하기 때문이라 생각하였다. 그리고, 이 불필요 여진을 이하와 같이 하여 제거하는 것을 생각하였다.

도3은 본 발명의 원리를 설명하기 위한 도면이며, 도3의 (a)는 본 발명의 탄성 표면파의 전체 구성의 일예를 나타내는 도면, 도3의 (b)는 실드 전극 부근의 확대도 및 도3의 (c)는 실드 전극 부근의 다른 확대도이다. 도3의 (a)에 도시한 바와 같이, 탄성 표면파 디바이스는 압전 기판(5)과, 압전 기판(5) 상에 형성된 2개의 IDT(1, 3) 및 실드 전극(2)을 갖는다. IDT1은 정규형 전극으로, IDT3은 아포다이즈 중점 부여 등의 중점 부여된 전극 분기부 패턴을 갖는다. IDT3은 예를 들어 입력 IDT, IDT1은 출력 IDT로서 이용된다. IDT3은 한 쌍의 빗살형 전극을 갖고, 한쪽이 접지되고, 다른 쪽에는 교류 전압이 인가된다. 교류 전압이 인가되는 측의 빗살형 전극은 HOT측 전극이라 불린다. IDT1의 한 쌍의 빗살형 전극은 각각 압전 기판(5) 상에 형성된 패드에 접속되어 있다. 마찬가지로, IDT3을 구성하는 한 쌍의 빗살형 전극은 각각 압전 기판(5) 상에 형성된 패드에 접속되어 있다.

도3의 (b)에 도시한 바와 같이, 실드 전극(2)과 마주 보는 IDT3의 단부에 제1 패턴부(6)가 설치되고, 이 제1 패턴부(6)와 실드 전극(2)의 단부 사이의 거리가 같아지도록 실드 전극(2)의 단부에 제2 패턴부(7)가 설치되어 있다. 그리고, 제1 패턴부(6)와 제2 패턴부는 실드 전극(2)의 단부와 IDT3가 마주 보는 단부 사이에서 발생하는 불필요 여진의 벡터 강도가 합계가 0이 되도록 형성되어 있다. 도3의 (b)의 경우, 제1 패턴부(6) 및 제2 패턴부(7) 모두가 단차로 구성되어 있다. 따라서, 도3의 (b)의 경우, IDT3은 제1 단차부(6)를 갖고, 실드 전극(2)은 제2 단차부(7)를 가질 수 있다. 제1 패턴부(6)의 단차는 HOT측 전극(3b)에 포함되는 복수의 전극 분기부로 이루어진다. 제2 패턴부(7)의 단차는 베타 전극인 실드 전극(2)을 단차가 형성되도록 패터닝함으로써 얻을 수 있다.

도3의 (c)를 참조하여, 실드 전극(2)과 IDT3의 관계를 보다 상세하게 특정한다. 도3의 (c)의 변수 A는 제1 패턴부(6) 및 제2 패턴부(7) 각각에 형성된 단차의 폭을 나타낸다. 제1 패턴부(6)에 관해서는, 변수 A는 전극 분기부의 간격을 나타내고 있다. 제1 패턴부(6)를 형성하는 단차의 폭(A)과, 제2 패턴부(7)를 형성하는 단차의 폭(A)은 동일하다. 변수 A는 예를 들어 λ/4과 같다. λ는 통과 대역 내의 탄성 표면파의 파장이다. 변수 B는 제1 패턴부(6)와 제2 패턴부(7)의 대향하는 단차간 거리를 나타내고 있다. 단차간 거리(B)는 모두 동일하다. 변수 C는 제1 패턴부(6)를 형성하는 단차의 길이(단차면의 길이)이다. 제1 패턴부(6)를 형성하는 단차의 길이 C는 동일하다. 변수 C는 제1 패턴부(6)를 형성하는 전극 분기부의 인접하는 전극 분기부간 길이의 차에 상당한다. 이상의 구성에 의해, IDT3과 실드 전극(2) 사이에서 λ/2 어긋난, 즉 위상이 180도 어긋난 동일한 강도의 여진이 발생하여 서로 상쇄되므로, 통과 대역 외 특성을 악화시키고 있던 불필요 모드(불필요 여진)를 제거할 수 있어 대역 외 고감쇠 특성의 탄성 표면파 디바이스를 얻을 수 있다.

도4를 참조하여 상기 동작 원리를 설명한다. 도4의 (a)는 도3의 (c)에 상당하는 도면이다. 설명의 형편상, 도4의 (a)에서는 대향하는 단차간 거리를 B1, B2, B3 및 B4로 기술한다(B ＝ B1 ＝ B2 ＝ B3 ＝ B4). 또한 B1 내지 B4는 이들 구간에 있어서의 탄성 표면파의 강도를 나타내는 벡터도 의미한다. 도4의 (b)에 도시한 바와 같이 실드 전극(2)과, 실드 전극(2)과 마주 보는 IDT3의 HOT측 전극간(B1, B2, B3, B4)은 단차의 마주 보는 면(C)이 모두 동일한 길이로, 발생하는 불필요 여진 강도는 모두 동일한 값이 된다. 또한, 단차(A)는 λ/4이므로, 여진 위치도 λ/4씩 어긋나 있어, B1로부터 차례로 90도씩 위상이 어긋나게 된다. 이 경우의 여진 강도(B1 내지 B4)를 도4의 (b)와 같은 벡터로 나타낼 수 있다. 이 도면으로부터 명백한 바와 같이, B1과 B3, B2와 B4는 각각 동일한 여진 강도로, 위상이 180°반대의 여진이 된다. 이 결과, 각각의 여진은 상쇄되고, 실드 전극(2)과, 실드 전극(2)과 마주 보는 입력 IDT3의 HOT측 전극의 벡터 강도는 0이 된다.

이를 발전시켜, 도5의 (a)와 같이 위상이 120°어긋난 단차면을 3면 동일한 여진 강도가 되도록 배치하면, 도5의 (b)에 도시한 바와 같이 벡터 강도는 0이 되어 같은 효과를 얻을 수 있다. 도5의 (a)에 나타내는 부호 B1, B2, B3에서 발생하는 불필요 여진 강도는 모두 동일한 값으로, 여진 위치가 λ/3씩 어긋나 있으므로, 도5의 (b)와 같이 B1로부터 차례로 120도씩 위상이 어긋나 있다. 이로 인해, B1과 B2와 B3 각각의 여진은 상쇄되고, 불필요 여진의 벡터 강도는 O이 된다. 또한, 이를 발전시키면, 실드 전극과 실드 전극과 마주 보는 입력 IDT의 HOT측 전극의 벡터 강도가 0이 되면, 단차수, 마주 보는 면의 위치 관계에 방해받을 필요는 없다. 이를 일반식으로 기술하면, 제1 패턴부(6)는 탄성 표면파의 통과 대역 내에 있어서의 파장(λ)에 대해 mλ ＋ λ/n(m은 0 또는 자연수, n은 자연수)의 폭 단차를 포함하고, 실드 전극(2)의 단부와 IDT3의 단부 사이의 거리는 탄성 표면파의 통과 대역 내에 있어서의 파장(λ)에 대해 mλ ＋ λ/n(m은 O 또는 자연수, n은 자연수)과 같다. 또, 2개의 식에 있어서 m이 동일할 필요는 없다.

이하, 본 발명의 실시예를 설명한다.

[제1 실시예]

도6의 (a)는 본 발명의 제1 실시예에 관한 탄성 표면파 디바이스의 평면도, 도6의 (b)는 실드 전극 근방의 확대도이다. 도면 중, 도5와 동일한 구성 요소에는 동일한 참조 번호를 부여하고 있다. 도6의 (b)에 도시한 바와 같이, IDT3의 HOT측 전극(3b)에는 4단 구성의 제1 단차부(6)가 형성되어 있다. 각 단차는 λ/4의 폭을 갖는다. 이에 대응하도록 실드 전극(2)에는 4단 구성의 제2 단차부(7)가 형성되어 있다. 이 단차의 폭은 λ/4이다. 따라서, 대향하는 단차간 거리는 모두 동일하다. 본 실시예에서는 IDT3의 그랜드측 전극(3a)에도 4단 구성의 단차부(8)가 형성되고, 실드 전극(2)에는 단차부(8)와 마주 보는 4단 구성의 단차부(9)가 형성되어 있다. 단차부(8과 9)의 대향하는 단차간의 거리는 모두 동일하다. 실드 전극(2)은 또한 단차부(7과 9)에 각각 대응하는 단차부(21과 22)를 갖는다. 단차부(21과 22)는 출력측의 IDT1과 마주 본다. 단차부(21과 22)는 탄성 표면파의 전파 방향에 있어서, 전극(1)과 전극(3) 사이의 실드 전극(2)과 전극이 없는 압전 기판(5)뿐인 부분의 비율이 일정해지도록 설치되어 있다. 바꾸어 말하면, 각 단에 있어서의 실드 전극(2)의 폭은 동일하지는 않고, 단차(6 및 8)에 의해 전극(1)과 전극(3)이 떨어져 있는 부분의 실드 전극(2)의 폭은 넓고, 전극(1)과 전극(3)이 가까운 부분의 실드 전극(2)의 폭은 좁게 되어 있고, IDT3로부터의 탄성 표면파는 실드 전극(2)의 어떤 부분을 통과해도 동일한 비율만큼 실드 전극(2)과 실드 전극이 없는 압전 기판(5)뿐인 부분의 영향을 받게 되어, 탄성 표면파의 속도를 일정하게 할 수 있다. 그리고, 탄성 표면파 전파 방향에 있어서의 IDT3로부터 IDT1까지의 범위에 있어서, 압전 기판(5)의 부분[IDT3과 실드 전극(2) 사이 및 실드 전극과 IDT1 사이]의 길이와, 실드 전극(2)의 길이의 비는 어떤 두 점간[전파 방향으로 그린 직선이 IDT3의 단부와 IDT1의 단부에 교차하는 점]을 취해도 동일(일정)하다.

도6의 (c)는 비교예를 나타낸다. 비교예의 실드 전극(30)은 직사각형이고 단차부는 일절 형성되어 있지 않다. IDT(30)에는 IDT3과 같은 단차부(6과 8)가 형성되어 있다.

도6의 (d)는 제1 실시예와 비교예의 시간축 리스폰스를 나타내는 그래프이다. 횡축은 시간, 종축은 강도(감쇠량)를 나타낸다. 도6의 (e)는 도6의 (d)의 그래프를 주파수축으로 변환한 주파수 특성을 나타내는 그래프이다. 횡축은 주파수, 종축은 강도(감쇠량)를 나타낸다. 비교예에 대해, 제1 실시예의 특성에서는 동그라미로 둘러싸인 통과 대역 외 특성이 크게 개선되어 있는 것을 알 수 있다. 이 개선은 실드 전극(2)과, 실드 전극(2)과 마주 보는 IDT3의 HOT측 전극(3b) 사이에서 발생하고 있는 불필요 모드가 제거되었기 때문이다.

또, 압전 기판(5)은 예를 들어 128LiNbO₃, 112LiTaO₃, Li2B₄O₇, 수정, 36LiTaO₃, 42LiTaO₃, 64LiNbO₃ 등의 재료를 이용할 수 있다.

[제2 실시예]

도7은 본 발명의 제2 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면이다. 도7의 IDT3은 그랜드측 전극(3a) 및 HOT측 전극(3b)의 양방에 도4에 도시한 바와 같은 전극 분기부 4단 구성의 단차부(6, 8)가 형성되어 있다. IDT3와 마주 보는 실드 전극(2)의 단부에는 그랜드측 전극(3a)의 단차부(6, 8)에 각각 대응하는 단차부(7, 9)가 형성되고, HOT측 전극(3b)의 단차부에 대응하는 단차부가 형성되어 있다. 단차부(6)와 단차부(7)의 대향하는 각 단차간의 거리는 같고, 또 단차부(8)와 단차부(9)의 대향하는 각 단차간의 거리와도 같다. IDT1과 마주 보는 실드 전극(2)의 단부는 직선 상이다. 이 구성에 의해 실드 전극(2)과, 실드 전극(2)과 마주 보는 IDT3의 HOT측 전극(3b) 사이에서 발생하고 있는 불필요 모드를 제거할 수 있어, 대역 외 억압도를 향상시킬 수 있다.

[제3 실시예]

도8은 본 발명의 제3 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면이다. IDT3의 HOT측 전극에 형성된 단차부(6)는 4단 구성의 산 형상이다. 각 전극 분기부를 전기적으로 접속하는 접속로가 단차부(6)의 중앙 부근에 형성되어 있다. 각 전극 분기부에 있어서, 실드 전극(2)에 대향하는(노출되어 있는) 부분의 폭은 λ/4이다. 실드 전극(2)의 단차부(7)는 단차부(6)에 대응한 형상이다. 단차부(6)와 단차부(7)의 대향하는 각 단차간 거리는 같다. 이 구성에 의해 실드 전극(2)과, 실드 전극(2)과 마주 보는 IDT3의 HOT측 전극(3b) 사이에서 발생하고 있는 불필요 모드를 제거할 수 있어 대역 외 억압도를 향상시킬 수 있다.

[제4 실시예]

도9는 본 발명의 제4 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면이다. IDT3의 HOT측 전극에 형성된 단차부(6)는 도4에 도시한 바와 같은 전극 분 기부 4단 구성이다. 단차부(6)에 대향하여 단차부(7)가 실드 전극(2)의 IDT3측에 형성되어 있다. 또한, 탄성 표면파의 속도를 일정하게 유지하기 위해, IDT1과 마주 보는 실드 전극(2)의 단부에는 단차부(21)가 형성되어 있다. 이 구성에 의해 실드 전극(2)과, 실드 전극(2)과 마주 보는 IDT3의 HOT측 전극(3b) 사이에서 발생하고 있는 불필요 모드를 제거할 수 있는 동시에, 탄성 표면파의 속도를 어떤 부분을 전파해도 일정하게 할 수 있다.

[제5 실시예]

도10은 본 발명의 제5 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면이다. IDT3은 그랜드측 전극(3a) 및 HOT측 전극(3b)의 양방에 도4에 도시한 바와 같은 전극 분기부 4단 구성의 단차부(6, 8)가 형성되어 있다. IDT3과 마주 보는 실드 전극(2)의 단부에는 그랜드측 전극(3a)의 단차부(6, 8)에 각각 대응하는 단차부(7, 9)가 형성되고, HOT측 전극(3b)의 단차부에 대응하는 단차부가 형성되어 있다. 단차부(6)와 단차부(7)의 대향하는 각 단차간의 거리는 같고, 또한 단차부(8)와 단차부(9)의 대향하는 각 단차간 거리와도 같다. 또한, 탄성 표면파의 전파 속도를 어떤 부분을 전파해도 일정하게 하기 위해, IDT1과 마주 보는 실드 전극(2)의 단부에 단차부(21과 22)가 형성되어 있다. 단차부(7)와 단차부(21)의 대향하는 각 단차간의 거리는 일정하지 않고, 전극(1)과 전극(3) 사이인 실드 전극(2)과 실드 전극(2)이 없는 부분의 비율이 일정해지도록 되어 있다. 또한, 단차부(9)와 단차부(22)의 대향하는 각 단차간의 거리도 마찬가지로 일정하지는 않고, 전극(1)과 전극(3) 사이의 실드 전극(2)과 실드 전극(2)이 없는 부분의 비율이 일정해지도록 되 어 있다. 이 구성에 의해 실드 전극(2)과, 실드 전극(2)과 마주 보는 IDT3의 HOT측 전극(3b) 사이에서 발생하고 있는 불필요 모드를 제거할 수 있는 동시에, 탄성 표면파의 속도를 어떤 부분을 전파해도 일정하게 할 수 있다.

[제6 실시예]

도11은 본 발명의 제6 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면이다. IDT3은 그랜드측 전극(3a) 및 HOT측 전극(3b)의 양방에 도8을 참조하여 설명한 산형의 단차부(6과 8)를 갖는다. 이들 단차부(6과 8)에 대응하여, 실드 전극(2)의 IDT3측 단부에는 단차부(7과 9)가 각각 설치되어 있다. 단차부(6)와 단차부(7)의 대향하는 각 단차간 거리는 같고, 또한 단차부(8)와 단차부(9)의 대향하는 각 단차간 거리와도 같다. 또한, 탄성 표면파의 전파 속도를 어떤 부분을 전파해도 일정하게 하기 위해, IDT1과 마주 보는 실드 전극(2)의 단부에 단차부(21과 22)가 형성되어 있다. 단차부(7)와 단차부(21)의 대향하는 각 단차간 거리는 일정하지는 않고, 전극(1)과 전극(3) 사이의 실드 전극(2)과 실드 전극(2)이 없는 부분의 비율이 일정해지도록 되어 있다. 또한, 단차부(9)와 단차부(22)의 대향하는 각 단차간의 거리도 마찬가지로 일정하지는 않고, 전극(1)과 전극(3) 사이의 실드 전극(2)과 실드 전극(2)이 없는 부분의 비율이 일정해지도록 되어 있다. 이 구성에 의해 실드 전극(2)과, 실드 전극(2)과 마주 보는 IDT3의 HOT측 전극(3b) 사이에서 발생하고 있는 불필요 모드를 제거할 수 있는 동시에, 탄성 표면파의 속도를 어떤 부분을 전파해도 일정하게 할 수 있다.

[제7 실시예]

도12는 본 발명의 제7 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면이다. 제7 실시예는 도10에 도시하는 탄성 표면파 디바이스의 실드 전극(2)의 IDT1측 단부를 1단 구성의 단차부(23)로 구성하는 동시에, 이 단차(23)에 대응시켜 IDT1에 단차부(24)를 형성한 구성이다. 이 구성에 의해 실드 전극(2)과, 실드 전극(2)과 마주 보는 IDT3의 HOT측 전극(3b) 사이에서 발생하고 있는 불필요 모드를 제거할 수 있는 동시에, 실드 전극(2)과, 실드 전극(2)과 마주 보는 IDT1 사이에서 발생하고 있는 불필요 모드를 제거할 수 있어 대역 억압도를 향상시킬 수 있다.

[제8 실시예]

도13은 본 발명의 제8 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면이다. IDT3은 도9에 도시하는 구성과 동일하다. 본 실시예에서는 IDT3과 마주 보는 단부에 형성된 실드 전극(2)의 단차부(7)를 전극 분기부로 구성하고 있다. 단차부(7)의 전극 분기부는 도4에 도시하는 구성과 같은 구성이다. 즉, 단차부(6)와 단차부(7)의 대향하는 각 단차간 거리는 같고, 이들 사이에서 발생하는 불필요 여진의 벡터 강도가 합계가 0이 되는 구성이다. 이 구성에 의해 실드 전극(2)과, 실드 전극(2)과 마주 보는 IDT3의 HOT측 전극(3b) 사이에서 발생하고 있는 불필요 모드를 제거할 수 있어 대역 외 억압도를 향상시킬 수 있다.

[제9 실시예]

도14는 본 발명의 제9 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면이다. 제9 실시예는 도7에 도시하는 구성에다가 실드 전극(2)과 마주 보는 IDT1의 단부면과, IDT1과 마주 보는 실드 전극(2)의 단부면에도 각각 단차부(24, 23)를 설 치한 구성이다. 게다가, 실드 전극(2)의 단차부(23)는 도12에 도시하는 구성과는 달리, 전극 분기부로 형성되어 있다. 이 구성에 의해 실드 전극(2)과, 실드 전극(2)과 마주 보는 IDT3의 HOT측 전극(3b) 사이에서 발생하고 있는 불필요 모드를 제거할 수 있는 동시에, 실드 전극(2)과, 실드 전극(2)과 마주 보는 IDT1 사이에서 발생하고 있는 불필요 모드를 제거할 수 있어 대역 외 억압도를 향상시킬 수 있다.

[제10 실시예]

도15는 본 발명의 제10 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면이다. IDT3의 단차부(6)는 전극 분기부가 아닌 베타 전극 패턴으로 형성되어 있다. 베타 전극 패턴의 단차는 도4의 조건을 만족한다. 이 구성에 의해 실드 전극(2)과, 실드 전극(2)과 마주 보는 IDT3의 HOT측 전극(3b) 사이에서 발생하고 있는 불필요 모드를 제거할 수 있어 대역 외 억압도를 향상시킬 수 있다.

[제11 실시예]

도16은 본 발명의 제11 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면이다. 본 실시예는 도12에 도시하는 전극 분기부로 구성된 단차부(24) 대신에, 베타 전극 패턴으로 형성된 단차부(24)를 갖는다. 이 구성에 의해 실드 전극(2)과, 실드 전극(2)과 마주 보는 IDT3의 HOT측 전극 사이에서 발생하고 있는 불필요 모드를 제거할 수 있는 동시에, 실드 전극(2)과, 실드 전극(2)과 마주 보는 IDT1 사이에서 발생하고 있는 불필요 모드를 제거할 수 있어 대역 외 억압도를 향상시킬 수 있다.

[제12 실시예]

도17은 본 발명의 제12 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면이다. 본 실시예는 도7에 도시하는 IDT3의 단차부(6과 8)를 베타 전극 패턴으로 형성한 구성을 갖는다. 베타 전극 패턴이 형성하는 단차부(6)는 도7에 도시하는 단차부(6)와 같은 조건을 만족한다. 이 구성에 의해 실드 전극(2)과, 실드 전극(2)과 마주 보는 IDT3의 HOT측 전극(3b) 사이에서 발생하고 있는 불필요 모드를 제거할 수 있어 대역 외 억압도를 향상시킬 수 있다.

[제13 실시예]

도18은 본 발명의 제13 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면이다. 본 실시예는 도8에 도시하는 IDT3의 단차부(6)를 베타 전극 패턴으로 형성한 구성을 갖는다. 베타 전극 패턴이 형성하는 단차부(6)는 도8에 도시하는 단차부(6)와 같은 조건을 만족한다. 이 구성에 의해 실드 전극(2)과, 실드 전극(2)과 마주 보는 IDT3의 HOT측 전극(3b) 사이에서 발생하고 있는 불필요 모드를 제거할 수 있어 대역 외 억압도를 향상시킬 수 있다.

[제14 실시예]

도19는 본 발명의 제14 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면이다. 본 실시예는 도7의 구성에 있어서 실드 전극(2)을 IDT3에 근접 배치한 구성이다. 이 경우, 실드 전극(2)의 단부와 IDT3의 단부 사이의 거리는 탄성 표면파의 통과 대역 내에 있어서의 파장(λ)에 대해 mλ ＋ λ/n(m은 O 또는 자연수, n은 자연수)과 같은 조건을 만족할 필요가 있다. 이 구성이라도 실드 전극(2)과, 실드 전극(2)과 마주 보는 IDT3의 HOT측 전극(3b) 사이에서 발생하고 있는 불필요 모드 를 제거할 수 있어 대역 외 억압도를 향상시킬 수 있다.

[제15 실시예]

도20은 본 발명의 제15 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면이다. 본 실시예는 도19의 구성에 있어서 IDT1 및 IDT1과 마주 보는 실드 전극(2)의 단부면에 복수단 구성의 단차부(24, 23)를 설치하는 동시에, 이들 단차부를 근접 배치한 구성이다. 이 구성이라도 실드 전극(2)과, 실드 전극(2)과 마주 보는 IDT3의 HOT측 전극(3b) 사이에서 발생하고 있는 불필요 모드를 제거할 수 있는 동시에, 실드 전극(2)과, 실드 전극(2)과 마주 보는 IDT1 사이에서 발생하고 있는 불필요 모드를 제거할 수 있어 대역 외 억압도를 향상시킬 수 있다.

[제16 실시예]

도21은 본 발명의 제16 실시예에 관한 탄성 표면파 디바이스를 도시하는 도면이다. 본 실시예는 도20의 구성에 있어서 실드 전극(2)과 IDT3 사이를 이격시킨 구성이다. 이 경우, 실드 전극(2)의 단부와 IDT3의 단부 사이의 거리는 탄성 표면파의 통과 대역 내에 있어서의 파장(λ)에 대해 mλ ＋ λ/n(m은 O 또는 자연수, n은 자연수)과 같은 조건을 만족할 필요가 있다. 이 구성이라도 실드 전극(2)과, 실드 전극(2)과 마주 보는 IDT3의 HOT측 전극(3b) 사이에서 발생하고 있는 불필요 모드를 제거할 수 있는 동시에, 실드 전극(2)과, 실드 전극(2)을 마주 보는 IDT1 사이에서 발생하고 있는 불필요 모드를 제거할 수 있어 대역 외 억압도를 향상시킬 수 있다.

[제17 실시예]

도22는 본 발명의 제17 실시예에 관한 탄성 표면파 디바이스의 주요부를 도시하는 도면이다. 상술한 각 실시예에서는, 복수의 단차면은 탄성 표면파의 전파 방향에 수직인 방향에 있어서 각각 동일한 길이였다. 이에 대해, 제17 실시예에서는 다른 길이의 단차면을 갖는 것을 특징으로 한다. 도22에 있어서, IDT3의 HOT측 전극(3b)에 설치된 단차부(6)는 길이 C1의 단차면과 길이 C2의 단차면을 갖는다. 도면의 예로서는 C2 ＞ C1이다. 길이 C1의 단차면은 위상 차가 180도 다른 관계에 있고, 마찬가지로 길이 C2의 단차면은 위상차가 180도 다른 관계에 있다. 마찬가지로, 실드 전극(2)은 IDT3측의 단부에 대응하는 단차부(7)를 갖는다. 단차부(7)는 길이 C1의 단차면과, 길이 C2의 단차면을 갖는다. 단차부(6과 7)의 대향하는 단차간 거리는 모두 B로 같다. 또한, 단차부(6과 7)의 각 단차의 폭은 λ/4이다. 이 구성에 의해, 단차부(6과 7)의 단차면(C1) 사이에서 발생하는 불필요파는 상쇄되고, 마찬가지로 단차면(C2) 사이에서 발생하는 불필요파도 상쇄된다.

[제18 실시예]

도23은 본 발명의 제18 실시예에 관한 탄성 표면파 디바이스의 주요부를 도시하는 도면이다. 상술한 각 실시예에서는, 각 단차의 폭은 A로 일정하다. 이에 대해, 본 실시예에서는 다른 폭의 단차를 갖는 것을 특징으로 한다. IDT3의 HOT측 전극(3b)에 형성된 단차부(6)는 A1 ＝ λ/4인 전극 분기부 간격과, A2 ＝ A1 × m인 전극 분기부 간격을 갖는다. A2는 A1의 정수배이므로, 불필요파의 상쇄가 가능하다. 이와 같은 단차부(6)에 대응하여, 실드 전극(2)은 폭 A1의 단차와 폭 A2의 단차를 갖는다. 대향하는 단차면간 거리는 모두 B로 같다. 이 구성이라도, 180도 의 위상차를 갖는 불필요파는 상쇄된다.

[제19 실시예]

도24는 본 발명의 제19 실시예에 관한 탄성 표면파 디바이스의 주요부를 도시하는 도면이다. 본 실시예에서는, IDT3의 HOT측 전극(3b)에 형성된 패턴부(6)는 연속적인 테이퍼로 형성되어 있다. 테이퍼면은 곧은 경사면이다. 패턴부(6)는 폭 A를 갖는다. A는 nλ(n은 자연수)와 같다. 이 A를 탄성 표면파의 전파 방향에 있어서의 테이퍼의 기울기 길이로 정의한다. 패턴부에 대응하여, 실드 전극(2)은 연속적인 테이퍼로 형성되어 있는 패턴부(7)를 갖는다. 패턴부(7)의 폭은 A이다. IDT3의 그랜드측 전극(3a)과, 이와 마주 보는 실드 전극(2)의 단부면의 거리(B)와 동일한만큼 패턴부(6과 7)는 이격되어 있다. 이 구성이라도, IDT3의 HOT측 전극(3b)과 실드 전극(2) 사이에서 발생하는 불필요 모드를 제거할 수가 있어 대역 외 억압도를 향상시킬 수 있다.

[제20 실시예]

도25는 본 발명의 제20 실시예에 관한 탄성 표면파 디바이스의 주요부를 도시하는 도면이다. 본 실시예는 도24의 직선형의 테이퍼 대신에, 곡선형의 테이퍼를 갖는 것을 특징으로 한다. 단차부(6)의 곡선형 테이퍼면과 단차부(7)의 곡선형의 테이퍼면 사이의 거리(B)는 어떤 부분에서도 일정하다. 즉, 이 구성이라도 IDT3의 HOT측 전극(3b)과 실드 전극(2) 사이에서 발생하는 불필요 모드를 제거할 수 있어 대역 외 억압도를 향상시킬 수 있다.

이상, 본 발명의 실시예를 설명하였다. 본 발명은 상기 실시예에 한정되는 것은 아니며, 다른 실시예나 변형예를 포함하는 것이다.

통과 대역 외 특성을 개선한 탄성 표면파 디바이스를 제공할 수 있다.

Claims

압전 기판과, 이 위에 설치된 적어도 하나의 인터디지털 트랜스듀서(IDT)와, 상기 압전 기판 상에 설치된 실드 전극을 갖고,

상기 실드 전극과 마주 보는 상기 IDT의 단부에 제1 패턴부를 설치하고, 상기 제1 패턴부와 상기 실드 전극의 단부 사이의 거리가 같아지도록 상기 실드 전극의 단부에 제2 패턴부를 설치하는 동시에, 상기 실드 전극과 상기 IDT의 단부 사이에서 발생하는 불필요 여진의 벡터 강도가 합계가 0이 되도록 구성되어 있는 것을 특징으로 하는 탄성 표면파 디바이스.
제1항에 있어서, 상기 제1 패턴부는 등간격으로 배치된 복수의 단차를 포함하고, 또한 상기 실드 전극과 상기 IDT의 단부 사이에서 발생하는 불필요 여진의 벡터 강도가 합계가 0이 되도록 구성되어 있는 것을 특징으로 하는 탄성 표면파 디바이스.
제1항에 있어서, 상기 제1 패턴부는 다른 간격으로 배치된 복수의 단차를 포함하고, 또한 상기 실드 전극과 상기 IDT의 단부 사이에서 발생하는 불필요 여진의 벡터 강도가 합계가 0이 되도록 구성되어 있는 것을 특징으로 하는 탄성 표면파 디바이스.
제1항에 있어서, 상기 제1 패턴부는 탄성 표면파의 통과 대역 내에 있어서의 파장(λ)에 대해 mλ ＋ λ/n(m은 O 또는 자연수, n은 자연수)의 폭 단차를 포함하는 것을 특징으로 하는 탄성 표면파 디바이스.
제1항에 있어서, 상기 제1 패턴부 및 제2 패턴부는 각각 복수의 단차를 갖고, 대향하는 각 단차 사이의 거리는 모두 동일한 것을 특징으로 하는 탄성 표면파 디바이스.
제1항에 있어서, 상기 실드 전극의 단부와 상기 IDT의 단부 사이의 거리는 탄성 표면파의 통과 대역 내에 있어서의 파장(λ)에 대해 mλ ＋ λ/n(m은 O 또는 자연수, n은 자연수)과 같은 것을 특징으로 하는 탄성 표면파 디바이스.
제1항에 있어서, 상기 제1 패턴부는 상기 IDT를 구성하는 한 쌍의 빗살형 전극 중, 교류 전압이 인가되는 측에 설치되어 있는 것을 특징으로 하는 탄성 표면파 디바이스.
제1항에 있어서, 상기 제1 패턴부는 상기 IDT를 구성하는 한 쌍의 빗살형 전극의 양방에 설치되어 있는 것을 특징으로 하는 탄성 표면파 디바이스.
제1항에 있어서, 상기 제1 패턴부 및 상기 제2 패턴부는 각각 단차를 갖고, 이들의 마주 보는 단차면의 길이는 같은 것을 특징으로 하는 탄성 표면파 디바이스.
제1항 내지 제9항 중 어느 한 항에 있어서, 상기 탄성 표면파 디바이스는 상기 제2 패턴부가 형성되어 있는 측과는 반대측의 단부에 제3 패턴부를 갖는 것을 특징으로 하는 탄성 표면파 디바이스.
제1항 내지 제9항 중 어느 한 항에 있어서, 상기 탄성 표면파 디바이스는 상기 제2 패턴부가 형성되어 있는 측과는 반대측 단부에 제3 패턴부를 갖는 동시에, 상기 제3 패턴과 마주 보는 다른 IDT을 갖고, 상기 다른 IDT는 상기 제3 패턴부와 마주 보는 단부에 제4 패턴부를 갖는 것을 특징으로 하는 탄성 표면파 디바이스.
제11항에 있어서, 상기 제3 및 제4 단차는 상기 IDT와 상기 다른 IDT 사이에서 실드 전극과 전극이 없는 상기 압전 기판뿐인 부분과의 비율이 같아지도록 배치되어 있는 것을 특징으로 하는 탄성 표면파 디바이스.
제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 및 제2 패턴부는 빗살형 전극으로 형성된 단차부를 포함하는 것을 특징으로 하는 탄성 표면파 디바이스.
제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 및 제2 패턴부는 베타 전극 패턴으로 형성된 단차부를 포함하는 것을 특징으로 하는 탄성 표면파 디바이스.
제9항에 있어서, 상기 제3 패턴부는 빗살형 전극 또는 베타 전극 패턴 중 어느 하나로 형성된 단차부를 포함하는 것을 특징으로 하는 탄성 표면파 디바이스.
제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 및 제2 패턴부는 연속적인 직선형의 테이퍼로 구성되어 있는 것을 특징으로 하는 탄성 표면파 디바이스.
제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 및 제2 패턴부는 연속적인 곡선형의 테이퍼로 구성되어 있는 것을 특징으로 하는 탄성 표면파 디바이스.
제15항에 있어서, 탄성 표면파의 전파 방향에 있어서의 상기 테이퍼의 기울기 길이는 nλ(n은 자연수)인 것을 특징으로 하는 탄성 표면파 디바이스.