KR100585895B1 - 수지 밀봉형 반도체 장치 및 그 제조 방법 - Google Patents

수지 밀봉형 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100585895B1
KR100585895B1 KR20040014659A KR20040014659A KR100585895B1 KR 100585895 B1 KR100585895 B1 KR 100585895B1 KR 20040014659 A KR20040014659 A KR 20040014659A KR 20040014659 A KR20040014659 A KR 20040014659A KR 100585895 B1 KR100585895 B1 KR 100585895B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
resin
high thermal
die pad
thermal conductivity
Prior art date
Application number
KR20040014659A
Other languages
English (en)
Other versions
KR20040078891A (ko
Inventor
오찌아이이사오
다께마사또
Original Assignee
산요덴키가부시키가이샤
간또 산요 세미컨덕터즈 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤, 간또 산요 세미컨덕터즈 가부시끼가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20040078891A publication Critical patent/KR20040078891A/ko
Application granted granted Critical
Publication of KR100585895B1 publication Critical patent/KR100585895B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D21/00—Separation of suspended solid particles from liquids by sedimentation
    • B01D21/0039—Settling tanks provided with contact surfaces, e.g. baffles, particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/52—Treatment of water, waste water, or sewage by flocculation or precipitation of suspended impurities
    • C02F1/5209—Regulation methods for flocculation or precipitation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

발열량이 많은 제1 반도체 칩과 발열량이 적은 제2 반도체 칩을 수지로 일체로 밀봉해도 영향을 미치지 못하게 한다. 외부 전극 인출용 본딩 패드(16, 16)가 각 외측 리드(25A, 25A, …)에 와이어 본딩된 발열량이 많은 제1 반도체 칩(15)과, 외부 전극 인출용 본딩 패드(18, 18)가 각 외측 리드(25B, 25B, …)에 와이어 본딩된 제1 반도체 칩보다 발열량이 적은 제2 반도체 칩(17)으로 이루어져, 상기 제1 반도체 칩(15)을 고열전도성 수지(28)로 몰드하고, 제2 반도체칩(17)과 고열전도성 수지로 몰드한 제1 반도체 칩(15)을 일체로 비고열전도성 수지(31)로 몰드한다.
다이패드부, 리드 프레임, 와이어 본딩, 반도체 칩

Description

수지 밀봉형 반도체 장치 및 그 제조 방법{RESIN SEALING TYPE SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 수지 밀봉형 반도체 장치를 도시하는 단면도.
도 2는 본 발명의 수지 밀봉형 반도체 장치를 도시하는 평면도.
도 3은 본 발명의 수지 밀봉형 반도체 장치의 제조 방법을 도시하는 도면으로, 도 3의 (a)∼도 3의 (j)는 제조 과정을 도시하는 흐름도.
도 4는 본 발명 및 종래의 수지 밀봉형 반도체 장치 및 그 제조 방법에 이용된 수지의 성분 및 성능 등을 나타내는 표.
도 5는 본 발명의 다른 실시예를 나타내는 수지 밀봉형 반도체 장치의 단면도.
도 6은 본 발명의 다른 실시예의 수지 밀봉형 반도체 장치의 제조 방법을 나타내는 도면으로, 도 6의 (a)∼도 6의 (i)는 제조 과정을 나타내는 흐름도.
도 7은 종래의 수지 밀봉형 반도체 장치를 도시하는 단면도.
도 8은 종래의 수지 밀봉형 반도체 장치를 도시하는 평면도.
<도면의 주요 부분에 대한 부호의 설명>
15 : 제1 반도체 칩
17 : 제2 반도체 칩
20 : 리드 프레임
25 : 외측 리드
28, 32 : 고열전도성 수지
31 : 비고열전도성 수지
본 발명은 바이폴라 트랜지스터 등으로 형성된 발열량이 많은 반도체 칩과 MOS 트랜지스터 등으로 형성된 마이크로 컴퓨터 등의 발열량이 적은 LSI 칩을 동일 패키지에 수지로 몰드한 수지 밀봉형 반도체 장치 및 그 제조 방법에 관한 것이다.
텔레비전 수상기 등에 사용되는 반도체 장치에서는, 수신된 신호를 증폭하는 전력 증폭 회로 등을 형성하는 반도체 칩 등과 이들 전력 증폭 회로 등을 각종 제어하는 마이크로 컴퓨터 등을 형성하는 LSI칩을 일체로 동일 수지로 몰드한다.
또한, 모터에서는 코일에 전류를 공급하는 전력용 반도체 칩과 MOSFET으로 형성되어 상기 전력용 반도체 칩을 제어하는 제어용 반도체 칩을 일체로 동일 수지로 몰드한다. 이와 같이 전력용 반도체 칩과 제어용 반도체 칩을 일체로 수지 밀봉한 복합 수지 밀봉형 반도체 장치가 많이 사용되고 있다.
도 7 및 도 8은 종래의 복합 수지 밀봉형 반도체 장치의 단면도 및 평면도이다. 전력 증폭 회로 등을 형성하는 반도체 칩(1)은 바이폴라형 트랜지스터로 구성되어 있다. 이들 반도체 칩(1)은 리드 프레임(2)의 다이패드부(2A)에 본딩되고, 반도체 칩(1)의 외부 전극 인출용 본딩 패드(3, 3, , …)는 리드 프레임(2)에 구비된 외측 리드(5, 5, …)에 금속 세선(6, 6, …)으로 와이어 본딩되어 있다.
마찬가지로, 마이크로 컴퓨터 등을 형성하는 LSI 칩(7)은 MOSFET으로 구성되어 있다. 이들 LSI 칩(7)은 리드 프레임(2)의 다이패드부(2B)에 본딩되고, LSI 칩(7)의 외부 전극 인출용 본딩 패드(9, 9)는 리드 프레임(2)에 구비된 외측 리드(5, 5, …)에 금속 세선(10, 10)으로 와이어 본딩된다.
리드 프레임(2)에 부착된 반도체 칩(1)과 IC 칩(7)은 각각 와이어 본딩된 외측 리드(5, 5, …)를 제외하고 성형 금형에 넣어져, 그 성형 금형에 몰드 수지(11)를 주입함으로써 트랜스퍼 몰드된다.
특허 문헌 1 : 일본 특개 2001-24001호 공보
종래의 수지 밀봉형 반도체 장치는 신호를 증폭하는 전력 증폭 회로 등을 형성하는 바이폴라형 트랜지스터로 구성한 집적 회로칩과 MOS형 트랜지스터로 구성한 집적 회로칩을 동일한 수지로 일체로 몰드하고 있다.
그런데, 전력 증폭 회로 등을 형성하는 반도체 칩은 발열량이 많기 때문에, 발열된 열은 열전도율이 좋은 수지를 이용하여 패키지 외부로 전달하여 방열할 필요가 있다. 그러나 고열전도성 수지는 일반적으로 수지 밀봉에 이용되는 비고열전도성 수지에 비교하여 고가이기 때문에, 비용이 들게 된다.
또한, 고열전도성 수지로 하기 위해서는, 수지에 알루미나가 혼입되지만 탄성율이 일반적으로 이용되는 저응력 수지에 비하여 응력이 커져, 몰드되는 반도체 칩에 왜곡이 발생된다.
본 발명은 발열량이 많은 제1 반도체 칩과 제1 반도체 칩보다 발열량이 적은 제2 반도체 칩을 수지로 일체로 밀봉해도 영향을 미치지 않도록 하는 수지 밀봉형 반도체 장치 및 그 제조 방법을 실현하는 것으로,
제1 다이패드부와 제2 다이패드부와, 각각의 다이패드부에 대응하여 형성된 외측 리드로 구성되는 리드 프레임과, 상기 제1 다이패드부에 다이 본드되고, 그 외부 전극 인출용 본딩 패드와 대응하는 상기 외측 리드가 와이어 본딩되는 발열량이 많은 제1 반도체 칩과, 상기 제2 다이패드부에 다이 본드되고, 그 외부 전극 인출용 본딩 패드와 대응하는 상기 외측 리드가 와이어 본딩되는 상기 제1 반도체 칩보다 발열량이 적은 제2 반도체 칩을 구비하고, 상기 제1 반도체 칩을 고열전도성 수지로 수지 밀봉하고, 상기 제2 반도체 칩 및 상기 고열전도성 수지로 수지 밀봉된 상기 제1 반도체 칩을 일체로 비고열전도성 수지로 수지 밀봉한 것을 특징으로 한다.
또한, 본 발명은 제1 다이패드부와 제2 다이패드부와, 각각의 다이패드부에 대응하여 형성한 외측 리드로 구성되는 리드 프레임을 준비하고, 발열량이 많은 제1 반도체 칩을 상기 제1 다이패드부에 다이 본드하고, 상기 제1 반도체 칩의 외부 전극 인출용 본딩 패드와 대응하는 상기 외측 리드를 와이어 본드하고, 상기 제1 반도체 칩을 고열전도성 수지로 트랜스퍼 몰드하고, 상기 제1 반도체 칩보다 발열량이 적은 제2 반도체 칩을 상기 제2 다이패드부에 다이 본드하고, 상기 제2 반도체 칩의 외부 전극 인출용 본딩 패드와 대응하는 상기 외측 리드를 와이어 본드하고, 상기 고열전도성 수지로 몰드된 상기 제1 반도체 칩을 포함하여 상기 제2 반도체 칩을 비고열전도성 수지로 일체로 몰드한 것을 특징으로 한다.
또한, 본 발명은 제1 다이패드부와 제2 다이패드부와, 각각의 다이패드부에 대응하여 형성된 외측 리드로 구성되는 리드 프레임을 준비하고, 발열량이 많은 제1 반도체 칩을 상기 제1 다이패드부에 다이 본드하고, 상기 제1 반도체 칩의 외부 전극 인출용 본딩 패드와 대응하는 상기 외측 리드를 와이어 본드하고, 상기 제1 반도체 칩을 고열전도성 수지로 포팅에 의해 몰드하고, 상기 제1 반도체 칩보다 발열량이 적은 제2 반도체 칩을 상기 제2 다이패드부에 다이 본드하고, 상기 제2 반도체 칩의 외부 전극 인출용 본딩 패드와 대응하는 상기 외측 리드를 와이어 본드하고, 상기 고열전도성 수지로 몰드된 상기 제1 반도체 칩을 포함하여 상기 제2 반도체 칩을 비고열전도성 수지로 일체로 몰드한 것을 특징으로 한다.
<실시 형태>
본 발명의 수지 밀봉형 반도체 장치 및 그 제조 방법을 도 1∼도 6에 따라서 설명한다.
도 1은 본 발명의 수지 밀봉형 반도체 장치를 도시하는 단면도, 도 2는 동일한 본 발명의 수지 밀봉형 반도체 장치 및 본 발명의 수지 밀봉형 반도체 장치의 주요부의 평면도이다. 제1 반도체 칩(15)은 바이폴라형 트랜지스터로 구성된 텔레비전 수상기에 사용되는 전력 증폭 회로 혹은 모터의 코일에 전류를 공급하는 모터 회로 등의 전력용 집적 회로로, 소비 전력이 크기 때문에 발열이 크다. 제1 반도 체 칩(15)에는 외부 전극 인출용의 다수의 본딩 패드(16, 16, …)가 형성되어 있다.
제2 반도체 칩(17)은 텔레비전 수상기의 채널 제어 등의 각종 제어에 이용되는 MOS형 트랜지스터로 구성된 LSI로, 실제로는 마이크로 컴퓨터가 이용되고 있고, 제2 반도체 칩(17)에도 외부 전극 인출용의 다수의 본딩 패드(18, 18, …)가 형성되어 있다. 제2 반도체 칩(17)은 제1 반도체 칩(15)에 비하여 발열량이 적고, 또한 수지 응력에 대한 감도가 높고, 왜곡 및 열에 영향받기 쉽다.
제1 반도체 칩(15)은 리드 프레임(20)의 제1 다이패드부(20A)에 다이 본드되고, 또한 제2 반도체 칩(17)은 리드 프레임(20)의 제2 다이패드부(20B)에 각각 다이 본드되어 수지 패키지(22)에 수납된다.
상기 제1 다이패드부(20A)와 제2 다이패드부(20B)는 별개의 리드 프레임에 형성해도 되지만, 동일한 리드 프레임(20)에 형성할 때에는 가늘게 한 타이 바(20C)를 형성하여, 열전도가 낮아지도록 하고 있다.
제1 반도체 칩(15)의 각 본딩 패드(16, 16, …)는 리드 프레임(20)에 형성된 대응하는 외측 리드(25A, 25A, …)에 금속 세선(26, 26, …)으로 와이어 본딩된다. 마찬가지로 제2 반도체 칩(17)의 각 본딩 패드(18, 18, …)는 리드 프레임(20)에 형성된 대응하는 외측 리드(25B, 25B, …)에 금속 세선(30, 30, …)으로 와이어 본딩된다.
리드 프레임(20)에 부착된 제1 반도체 칩(15) 및 제2 반도체 칩(17)은 각 본딩 패드(16, 16, …, 18, 18, …)가 외측 리드(25A, 25B, …)에 와이어 본딩된 후, 외측 리드(25A, 25B)가 외부로 돌출되도록 하여 수지로 밀봉되어 일체로 된다.
그러나, 제1 반도체 칩(15)은 발열량이 커서 고온으로 되기 때문에, 발열된 열을 외부로 빨리 전달하여 방열하고, 다른 부분으로 전달되지 않도록 할 필요가 있다. 그에 대하여 제2 반도체 칩(17)은 발열이 적기 때문에, 그 정도로 고온이 되는 경우는 없다. 또한 제2 반도체 칩(17)은 응력에 약하다. 그런데 고열전도성 수지는 비고열전도성 수지에 비하여 고가이며, 또한 수지 응력이 크다.
따라서, 본 발명이 특징으로 하는 바는, 제1 반도체 칩(15)은 그 부분만을 고가의 고열전도성 수지(28)로 트랜스퍼 몰드하여, 발열된 열이 빠르게 외부로 방열되도록 하는 것이다.
그리고, 고열전도성 수지(24)로 수지 밀봉된 제1 반도체 칩(15)과 제2 반도체칩(17)과는 일반적으로 이용되고 있는 가격이 싸고, 또한 저응력인 비고열전도성 수지(26)로 일체로 수지 밀봉되고 있다.
도 3은 상술한 제1 반도체 칩(15)과 제2 반도체 칩(17)을 수지로 일체로 수지 밀봉하는 제조 과정을 도시한 흐름도이다.
도 3의 (a)에 도시한 바와 같이, 우선 바이폴라 트랜지스터로 이루어지는 발열량이 많은 제1 반도체 칩(15)을 준비한다.
도 3의 (b)에 도시한 바와 같이, 제1 반도체 칩(15)을 리드 프레임(20)의 제1 다이패드부(20A)에 다이 본드한다.
그런 후에, 도 3의 (c)에 도시한 바와 같이 제1 반도체 칩의 각 본딩 패드(16, 16, …)와 외측 리드(25A, 25A, …)를 금속 세선(26, 26, …)으로 와이어 본드한다.
그리고, 도 3의 (d)에 도시한 바와 같이, 외측 리드(25A, 25A, …)를 제외하고 리드 프레임(20)에 부착된 제1 반도체 칩(15)만을 금형으로 형성한 캐비티의 내부에 설치하고, 캐비티 내에 고열전도성 수지(28)를 주입하여 제1 반도체 칩(15)을 수지 밀봉한다.
이어서, 도 3의 (e)에 도시한 바와 같이, 제1 반도체 칩(15)을 수지 밀봉한 후, MOSFET으로 이루어지는 제1 반도체 칩보다 발열량이 적은 제2 반도체 칩(17)을 준비한다.
도 3의 (f)에 도시한 바와 같이, 제2 반도체 칩(17)을 리드 프레임(20)의 제2 다이패드부(20B)에 다이 본드한다.
그런 후에, 도 3의 (g)에 도시한 바와 같이, 상술한 바와 같이 제2 반도체 칩(17)의 각 본딩 패드(18, 18)와 외측 리드(25B, 25B)를 금속 세선(30, 30, …)으로 와이어본드한다.
또한, 도 3의 (h)에 도시한 바와 같이, 전술한 고열전도성 수지(28)로 트랜스퍼몰드된 제1 반도체 칩(15)과 제2 반도체 칩(17)을 비고열전도성 수지(31)로 일체로 트랜스퍼 몰드한다.
트랜스퍼 몰드 공정은 리드 프레임(20)의 제1 다이패드부(20A)에 부착되고 고열전도성 수지(28)로 수지 밀봉된 제1 반도체 칩(15)과 리드 프레임(20)의 제2 다이패드부(20B)에 부착된 제2 반도체 칩(17)을 상하로 이루어지는 금형으로 형성된 캐비티 내에 설치한다. 그런 후에 캐비티 내에 비고열전도성 수지(31)를 주입 하여 제1 및 제2 반도체 칩(15, 17)을 수지 밀봉한다.
도 3의 (i)에 도시한 바와 같이, 비고열전도성 수지(31)로 제1 반도체 칩(15)과 제2 반도체칩(17)을 일체로 트랜스퍼 몰드한 후, 몰드된 비고열전도성 수지(31)보다 외부로 돌출된 외측 리드(25, 25, …) 부분을 도금한다.
도 3의 (j)에 도시한 바와 같이 마지막으로 표면에 기종명 및 물품 번호 등을 인쇄함으로써 반도체 장치는 완성된다.
도 4는 전술한 트랜스퍼 몰드에 이용된 각종 수지의 성분 및 특성 등을 나타내는 표이다. 표에 나타낸 바와 같이 제1 반도체 칩을 몰드한 고열전도성 수지(28)는 필러 배합이 알루미나 100%이다. 열전도성은 4.5W/m.K로, 일반적으로 이용되고 있는 비고열전도성 수지(31)의 0.63W/m.K에 비하여 많은 것을 알 수 있다.
고열전도성 수지(28)는 이와 같이 열전도율이 현격하게 크기 때문에, 제1 반도체 칩(15)에서 발열한 열은 고열전도성 수지(28)에 전달되어 외부로 방열된다. 따라서 제1 반도체 칩(15)이 과열되는 것을 방지한다.
이와 같이, 제1 반도체 칩(15)에서 발열된 열은 고열전도성 수지(28)에 의해 빠르게 외부로 방열되기 때문에, 제2 반도체 칩(17)이 일체로 수지 밀봉되어 있어도 전달되지 않는다. 또한 제2 반도체 칩(17)은 방열량이 적기 때문에, 발열되어 과열되지 않는다.
고열전도성 수지(28)는 열전도율 측면에서 비열고전도성 수지(31)에 비하여 가격이 약 3배 이상이나 높고, 만일 전체를 고열전도성 수지(28)로 몰드한 경우, 반도체 장치의 가격이 상승하지만, 제1 반도체 칩(15)만을 수지 몰드하기 때문에, 사용량을 적게 할 수 있어 가격은 약간만 상승한다.
또한, 도 4 표의 중앙에 나타낸 고열전도성 수지와 비고열전도성 수지를 혼합한 것은 종래의 비고열전도성 수지보다 열전도율이 좋지만, 그래도 제1 반도체 칩(15)에서 발생된 열을 신속하게 방열하는데 열전도율이 부족하다.
또한, 비고열전도성 수지는 실리콘계 수지이기 때문에, 알루미나를 혼입한 고열전도성 수지에 비교하여 저응력 수지가 된다. 따라서 제2 반도체 칩(17)에 몰드할 때의 수지 응력이 낮아, 제2 반도체 칩(17)의 회로 특성이 변동되거나 오동작하는 것을 방지한다.
도 5는 본 발명의 수지 밀봉형 반도체 장치 및 그 제조 방법의 다른 실시예를 도시하는 단면도이다. 제1 반도체 칩(15)에는 상술한 바와 마찬가지로 발열량이 많은 바이폴라 트랜지스터로 이루어지고, 다수의 본딩 패드(16, 16, …)가 형성되어 있다. 또한 제2 반도체 칩(17)은 마이크로 컴퓨터로, 다수의 본딩 패드(18, 18, …)가 형성되어 있다.
제1 반도체 칩(15)은 리드 프레임(20)의 제1 다이패드부(20A)에 다이 본드되고, 또한 제2 반도체 칩(17)은 리드 프레임(20)의 제2 다이패드부(20B)에 각각 다이 본드되고, 수지 패키지(22)에 수납된다. 제1 반도체 칩(15)과 제2 반도체 칩(17)은 리드 프레임(20)에 부착된 후 수지로 밀봉되어 일체로 된다.
그리고, 제1 반도체 칩(15)은 발열량이 많기 때문에, 발열된 열을 외부로 빠르게 전달하여 방열할 필요가 있다. 한편 제2 반도체 칩(17)은 발열량이 적기 때 문에 그 정도로 방열을 크게 할 필요가 없다.
그 때문에 상술한 바와 마찬가지로, 제1 반도체 칩(15)은 그 부분만을 고열전도성 수지(32)를 포팅하여 수지 밀봉하여, 발열된 열이 빠르게 외부로 방열되도록 하고 있다. 또한 고열전도성 수지(32)로 수지 밀봉된 제1 반도체 칩(15)과 제2 반도체 칩(17)이 일반적으로 이용되고 있는 비고열전도성 수지(31)로 일체로 수지 밀봉되는 것은 도 1에 도시하는 반도체 장치와 동일하다.
그러나, 도 5에 도시하는 반도체 장치에서는 제1 반도체 칩(15)을 고열전도성 수지(32)로 트랜스퍼 몰드하는 대신에, 고열전도성 수지(32)를 포팅하여 수지 밀봉하고 있다.
도 6은 도 5의 반도체 장치의 제조 과정을 나타내는 흐름도이다.
도 6의 (a)에 나타낸 바와 같이, 우선 바이폴라 트랜지스터로 이루어지는 발열량이 많은 제1 반도체 칩(15)을 준비한다.
도 6의 (b)에 나타낸 바와 같이, 우선 상술한 바와 마찬가지로 바이폴라 트랜지스터로 이루어지는 발열량이 많은 제1 반도체 칩(15)을 프레임(20)의 제1 다이패드부(20A)에 다이 본드한다.
다음에, 도 6의 (c)에 나타낸 바와 같이, MOS형 트랜지스터로 구성되는 발열량이 적은 제2 반도체 칩(17)을 준비한다.
도 6의 (d)에 나타낸 바와 같이, MOSFET으로 이루어지는 발열량이 적은 제2 반도체 칩(17)을 리드 프레임(20)의 제2 다이패드부(20B)에 다이 본드한다.
도 6의 (e)에 나타낸 바와 같이, 그런 후에 제1 반도체 칩(15)의 각 본딩 패 드(16, 16, …)와 외측 리드(25A, 25A, …)를 금속 세선(26, 26, …)으로 와이어 본드한다. 그와 동시에 제2 반도체 칩(17)의 각 본딩 패드(18, 18, …)와 상술한 바와 다른 외측 리드(25B, 25B, …) 모두 금속 세선(30, 30, …)으로 와이어 본드한다.
도 6의 (f)에 나타낸 바와 같이, 와이어 본딩한 제1 반도체 칩(17) 부분만을 고열전도성 수지(32)를 적하하여 포팅 몰드한다.
도 6의 (g)에 나타낸 바와 같이, 상술한 고열전도성 수지(32)로 포팅 몰드된 제1 반도체 칩(15)과 제2 반도체 칩(17)을 일반적으로 이용되고 있는 비고열전도성 수지(31)로 일체로 트랜스퍼 몰드한다.
트랜스퍼 몰드 공정은 리드 프레임(20)의 제1 다이패드부(20A)에 부착되고 고열전도성 수지(28)로 수지 밀봉된 제1 반도체 칩(15)과 리드프레임(12)의 제2 다이패드부(20B)에 부착된 제2 반도체 칩(17)을 상하로 이루어지는 금형으로 형성된 캐비티 내에 설치한다. 그런 후에, 캐비티 내에 비고열전도성 수지(31)를 주입하여 제1 및 제2 반도체 칩(15, 17)을 수지 밀봉한다.
도 6의 (h)에 나타낸 바와 같이, 비고열전도성 수지(31)로 제1 반도체 칩(15)과 제2 반도체칩(17)을 일체로 트랜스퍼 몰드한 후, 몰드된 비고열전도성 수지(31)보다 외부로 돌출된 외측 리드(25, 25, …) 부분을 도금한다.
도 6의 (i)에 나타낸 바와 같이, 마지막으로 표면에 기종명 및 물품 번호 등을 인쇄함으로써 반도체 장치는 완성된다.
본 발명의 수지 밀봉형 반도체 장치는 제1 반도체 칩과 제2 반도체 칩이 부착되는 다이패드부를 열전도가 낮아지도록 구성하고, 또한 발열량이 많은 제1 반도체 칩을 고열전도성 수지로 밀봉했기 때문에, 제1 반도체 칩으로부터 발열된 열은 신속하게 외부로 방열된다. 따라서 제1 반도체 칩에서 발열된 열이 제2 다이패드에 부착된 제2 반도체 칩으로 전달되는 것이 저지된다.
또한, 발열량이 적은 제2 반도체 칩은 비고열전도성 수지로 몰드하였으므로, 고열전도성 수지는 비고열전도성 수지에 비교하여 고가격이지만, 제1 반도체 칩만을 고열전도성 수지로 수지 밀봉하기 때문에, 사용하는 양이 적어 전체적으로는 약간의 비용만 상승하게 된다.
또한, 고열전도성 수지는 왜곡 응력이 크지만, 응력에 약한 MOS형 트랜지스터로 구성하는 제2 반도체 칩은 열전도율은 낮지만 저응력의 수지로 몰드하기 때문에, 가해지는 응력이 적어 회로 특성의 변동 혹은 오동작을 방지할 수 있다.

Claims (5)

  1. 제1 다이패드부와 제2 다이패드부와, 각각의 다이패드부에 대응하여 형성된 외측 리드로 구성되는 리드 프레임과,
    상기 제1 다이패드부에 다이 본드되고, 그 외부 전극 인출용 본딩 패드와 대응하는 상기 외측 리드가 와이어 본딩되는 발열량이 많은 제1 반도체 칩과,
    상기 제2 다이패드부에 다이 본드되고, 그 외부 전극 인출용 본딩 패드와 대응하는 상기 외측 리드가 와이어 본딩되는 상기 제1 반도체 칩보다 발열량이 적은 제2 반도체 칩을 포함하고,
    상기 제1 반도체 칩을 고열전도성 수지로 수지 밀봉하고, 상기 제2 반도체 칩 및 상기 고열전도성 수지로 수지 밀봉된 상기 제1 반도체 칩을 일체로 비고열전도성 수지로 수지 밀봉한 것을 특징으로 하는 수지 밀봉형 반도체 장치.
  2. 제1항에 있어서,
    상기 제1 반도체 칩은 전력용 바이폴라 트랜지스터이고, 상기 제2 반도체 칩은 MOS 트랜지스터로 구성한 집적 회로인 것을 특징으로 하는 수지 밀봉형 반도체 장치.
  3. 제1항에 있어서,
    상기 비고열전도성 수지는 저응력 수지로 구성되는 것을 특징으로 하는 수지 밀봉형 반도체 장치.
  4. 제1 다이패드부와 제2 다이패드부와, 각각의 다이패드부에 대응하여 형성된 외측 리드로 구성되는 리드 프레임을 준비하고,
    발열량이 많은 제1 반도체 칩을 상기 제1 다이패드부에 다이 본드하고, 해당 제1 반도체 칩의 외부 전극 인출용 본딩 패드와 대응하는 상기 외측 리드를 와이어 본드하고,
    상기 제1 반도체 칩을 고열전도성 수지로 트랜스퍼 몰드하고,
    상기 제1 반도체 칩보다 발열량이 적은 제2 반도체 칩을 상기 제2 다이패드부에 다이 본드하고, 해당 제2 반도체 칩의 외부 전극 인출용 본딩 패드와 대응하는 상기 외측 리드를 와이어 본드하고,
    상기 고열전도성 수지로 몰드된 상기 제1 반도체 칩을 포함하여 상기 제2 반도체 칩을 비고열전도성 수지로 일체로 몰드한 것을 특징으로 하는 수지 밀봉형 반도체 장치의 제조 방법.
  5. 제1 다이패드부와 제2 다이패드부와, 각각의 다이패드부에 대응하여 형성된 외측 리드로 구성되는 리드 프레임을 준비하고,
    발열량이 많은 제1 반도체 칩을 상기 제1 다이패드부에 다이 본드하고, 해당 제1 반도체 칩의 외부 전극 인출용 본딩 패드와 대응하는 상기 외측 리드를 와이어 본드하고,
    상기 제1 반도체 칩을 고열전도성 수지로 포팅에 의해 몰드하고,
    상기 제1 반도체 칩보다 발열량이 적은 제2 반도체 칩을 상기 제2 다이패드부에 다이 본드하고, 해당 제2 반도체 칩의 외부 전극 인출용 본딩 패드와 대응하는 상기 외측 리드를 와이어 본드하고,
    상기 고열전도성 수지로 몰드된 상기 제1 반도체 칩을 포함하여 상기 제2 반도체 칩을 비고열전도성 수지로 일체로 몰드한 것을 특징으로 하는 수지 밀봉형 반도체 장치의 제조 방법.
KR20040014659A 2003-03-05 2004-03-04 수지 밀봉형 반도체 장치 및 그 제조 방법 KR100585895B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003059144A JP2004273570A (ja) 2003-03-05 2003-03-05 樹脂封止型半導体装置およびその製造方法
JPJP-P-2003-00059144 2003-03-05

Publications (2)

Publication Number Publication Date
KR20040078891A KR20040078891A (ko) 2004-09-13
KR100585895B1 true KR100585895B1 (ko) 2006-06-07

Family

ID=33122062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040014659A KR100585895B1 (ko) 2003-03-05 2004-03-04 수지 밀봉형 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US6998701B2 (ko)
JP (1) JP2004273570A (ko)
KR (1) KR100585895B1 (ko)
CN (1) CN100388485C (ko)
TW (1) TWI240337B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928590B2 (en) * 2006-08-15 2011-04-19 Qimonda Ag Integrated circuit package with a heat dissipation device
US7989930B2 (en) * 2007-10-25 2011-08-02 Infineon Technologies Ag Semiconductor package
TWI487232B (zh) * 2011-09-13 2015-06-01 Fsp Technology Inc 阻尼器電路及將雙極性接面電晶體用於阻尼器電路之方法
US10373890B1 (en) * 2018-04-09 2019-08-06 Infineon Technologies Ag Cooling techniques for semiconductor package
WO2022071009A1 (ja) * 2020-09-30 2022-04-07 株式会社村田製作所 高周波モジュールおよび通信装置
WO2022071010A1 (ja) * 2020-09-30 2022-04-07 株式会社村田製作所 高周波モジュールおよび通信装置
WO2022071006A1 (ja) * 2020-09-30 2022-04-07 株式会社村田製作所 高周波モジュールおよび通信装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880002260A (ko) * 1986-07-09 1988-04-30 로버트 에스. 헐스 열적으로 향상된 대규모 집적회로 패키지 및 집적회로 다이의 장착방법
JP2656356B2 (ja) * 1989-09-13 1997-09-24 株式会社東芝 多重モールド型半導体装置及びその製造方法
JPH03104748U (ko) * 1990-02-15 1991-10-30
JPH05190709A (ja) * 1992-01-14 1993-07-30 Mitsubishi Electric Corp マルチチップパッケージ
JP2864415B2 (ja) * 1993-10-22 1999-03-03 信越化学工業株式会社 半導体封止用樹脂組成物及び半導体装置
JP3130239B2 (ja) * 1995-08-02 2001-01-31 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
JPH09155918A (ja) * 1995-12-07 1997-06-17 Matsushita Electric Ind Co Ltd 樹脂封止電子製品の製造方法
JP3391372B2 (ja) * 1998-03-02 2003-03-31 サンケン電気株式会社 絶縁物封止型電子装置及びその製造方法
JP3862411B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
EP1198005A4 (en) * 1999-03-26 2004-11-24 Hitachi Ltd SEMICONDUCTOR MODULE AND ITS MOUNTING METHOD
JP3797021B2 (ja) * 1999-05-31 2006-07-12 三菱電機株式会社 電力用半導体装置
JP4205260B2 (ja) * 1999-07-12 2009-01-07 パナソニック株式会社 樹脂封止型半導体装置の製造方法及び半導体装置の中間体
US6589802B1 (en) * 1999-12-24 2003-07-08 Hitachi, Ltd. Packaging structure and method of packaging electronic parts
JP2001244613A (ja) * 1999-12-24 2001-09-07 Hitachi Ltd 実装構造体、電子部品の実装方法、および電子部品取外装置

Also Published As

Publication number Publication date
US20040201082A1 (en) 2004-10-14
TWI240337B (en) 2005-09-21
TW200418111A (en) 2004-09-16
US6998701B2 (en) 2006-02-14
CN1531092A (zh) 2004-09-22
KR20040078891A (ko) 2004-09-13
JP2004273570A (ja) 2004-09-30
CN100388485C (zh) 2008-05-14

Similar Documents

Publication Publication Date Title
US7598603B2 (en) Electronic component having a power switch with an anode thereof mounted on a die attach region of a heat sink
US7582958B2 (en) Semiconductor package
US9105619B2 (en) Semiconductor package with conductive heat spreader
US7166926B2 (en) Method for producing semiconductor device and semiconductor device
CN101118895A (zh) 具有内置热沉的半导体器件
WO2005124858A2 (en) Package and method for packaging an integrated circuit die
US20080305584A1 (en) Heat spreader for center gate molding
KR100585895B1 (ko) 수지 밀봉형 반도체 장치 및 그 제조 방법
TW445615B (en) Semiconductor package with enhanced heat dissipation function
CN104037152B (zh) 芯片载体结构、芯片封装及其制造方法
CN111696938A (zh) 包括具有集成夹具和固定元件的半导体封装件的电子模块
US7034385B2 (en) Topless semiconductor package
JPH0697326A (ja) 半導体装置およびその放熱部材
JP5341339B2 (ja) 回路装置
US7221042B2 (en) Leadframe designs for integrated circuit plastic packages
KR101490751B1 (ko) 반도체장치 및 그 제조방법
US8222731B2 (en) Cut-out heat slug for integrated circuit device packaging
JPH10144827A (ja) 樹脂封止半導体装置、その製造方法及びその金型
US20090212403A1 (en) Thermally enhanced molded leadless package
JPH0837256A (ja) 半導体装置
US20040000703A1 (en) Semiconductor package body having a lead frame with enhanced heat dissipation
JPH03265161A (ja) 樹脂封止型半導体装置
CN111584441A (zh) 具有改善的散热的电子模块及其制造
JPH0555280A (ja) 樹脂封止型半導体装置の樹脂封止方法
CN116169102A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120427

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee