KR100583098B1 - 반도체 소자의 게이트 형성방법 - Google Patents

반도체 소자의 게이트 형성방법 Download PDF

Info

Publication number
KR100583098B1
KR100583098B1 KR1019990067050A KR19990067050A KR100583098B1 KR 100583098 B1 KR100583098 B1 KR 100583098B1 KR 1019990067050 A KR1019990067050 A KR 1019990067050A KR 19990067050 A KR19990067050 A KR 19990067050A KR 100583098 B1 KR100583098 B1 KR 100583098B1
Authority
KR
South Korea
Prior art keywords
gas
gate
etching
semiconductor device
tin
Prior art date
Application number
KR1019990067050A
Other languages
English (en)
Other versions
KR20010059533A (ko
Inventor
김재영
송운영
전범진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990067050A priority Critical patent/KR100583098B1/ko
Publication of KR20010059533A publication Critical patent/KR20010059533A/ko
Application granted granted Critical
Publication of KR100583098B1 publication Critical patent/KR100583098B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 게이트 형성방법에 관한 것으로, 게이트 산화막, TiN 및 W의 적층구조를 갖는 게이트 형성 시, TiN 층의 식각단계에서 열 산화막과의 선택비를 확보하기 위하여 Cl2 가스를 주 식각가스로 하고 부가가스로 O2 가스와 일정 양의 N2 가스를 첨가하여 시행함으로써, 종래의 O2 가스만을 사용하는 경우에 비해 TiN 층의 식각율을 수배 이상 증가시킬 수 있고, 또한 Ti 의 산화를 막아 식각정지 현상을 방지할 수 있으며, 열산화막에 대한 선택비를 50:1 이상으로 확보할 수 있어 실리콘 기판의 손상과 레지듀(residue) 없이 게이트를 형성할 수 있어 반도체 소자의 제조공정 수율 및 신뢰성을 향상시킬 수 있다.

Description

반도체 소자의 게이트 형성방법{Method for forming gate in semiconductor device}
도 1 은 W 게이트 구조의 일예를 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
1 : 실리콘 기판 3 : 게이트 산화막
5 : TiN 층 7 : W 층
본 발명은 반도체 소자의 게이트 형성방법에 관한 것으로, 게이트 산화막, TiN 및 W의 적층 구조를 가진 게이트를 형성할 경우, TiN 층의 식각과정에서 Cl2 가스를 주 식각기로 하면서 부가가스(Additive gas) N2 가스를 O2 가스와 함께 사용함으로써 TiN 층에서의 식각정지를 방지하면서 게이트 산화막에 대한 선택비를 확보하여 반도체 소자의 제조공정 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 게이트 형성방법에 관한 것이다.
현재 0.10㎛ 이하 반도체 소자의 개발에 적용되고 있는 W 게이트 형성방법 중의 하나로 도 1 에 도시된 바와 같은 게이트 산화막(3), TiN(5) 및 W(7)의 적층 구조를 적용하게 된다.
상기의 적층구조는 게이트 산화막(3)과 W 의 접착(Adhesion)이 좋지 않은 문제로 인하여 게이트 산화막(3)과 W 층(7)의 사이에 TiN 층(7)을 약 300Å 정도의 두께로 증착하여 상기 TiN 층(5)을 접착층(Adhesion Layer)으로 사용하고 있다.
또한, 상기 TiN 층(7)은 W 층(7)의 과도 식각 진행 시, 실리콘 기판(1)으로의 어택(Attack)을 방지하기 위한 베리어 층(barrier layer)으로서의 역할도 함께 하고 있다.
그러나 상기한 기술을 적용함에 있어서, TiN 층(7)의 경우 산소가스에 의한 산화성이 강해 쉽게 산화되는 경향을 가지고 있다. 따라서 게이트 산화막(3)에 대한 선택비 확보차원에서 산소가스를 사용하는 경우 TiN 층(7)을 식각하는 과정에서 식각정지가 발생하게 되는 경우가 있으며, 또한 상기 식각정지의 현상을 방지하기 위해 산소가스를 사용하지 않는 경우는 게이트 산화막에 대한 식각 선택비를 확보할 수 없어 실리콘 기판으로의 손상을 피할 수 없게 되는 문제점이 있다.
따라서 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 본 발명은 TiN 층의 식각단계에서 열 산화막과의 선택비를 확보하기 위하여 Cl2 가스를 주 식각가스로 하고 부가가스(Additive gas)로 O2 가스와 일정 양의 N2 가스를 첨가하여 종래의 O2 가스만을 사용하는 경우에 비해 TiN 층의 식각율을 수배 이상 증가시킬 수 있고, 또한 Ti 의 산화를 막아 식각정지 현상을 방지할 수 있어 반도체 소자의 제조공정 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 게이트 형성방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 게이트 형성방법의 특징은, 게이트 산화막, TiN 및 W의 적층구조를 갖는 반도체 소자의W 게이트 형성방법에 있어서,
상기 W 층의 식각 진행 후, TiN 층에 대한 식각을 진행함에 있어서, Cl2 가스를 주 식각기로 사용하면서 O2 와 N2 를 부가가스로 사용하여 Ti 의 산화에 의한 식각정지 및 식각률의 감소를 방지한 함에 있다.
이하 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명하기로 한다.
도 1 은 W 게이트 구조의 일예를 도시한 단면도이다.
상기 도면에 도시된 바와 같이, 게이트 산화막(3)과 W 층(7)의 사이에 TiN 층(5)을 증착하여 게이트를 형성한다. 이 경우 상기 W 층(7)을 식각하는 조건으로 열 산화막에 대한 선택비를 확보하기 어렵기 때문에 W/TiN 의 선택비를 확보하여 TiN 층(5)을 남기는 조건으로 식각한 후, TiN 층(5)에 대해서 조건을 바꾸어 공정을 진행한다.
즉, TiN 층(5)에 대한 식각 공정 조건으로 기존의 조건인 Cl2/O2 가스에 추가로 N2 가스를 부가가스로 사용함에 의해 Cl2/O2 가스만을 사용했을 때 발생하는 식각률의 감소와 Ti 의 산화에 의한 식각정지를 막을 수 있으며, 열 산화막에 대한 선택비를 확보할 수 있어 실리콘 기판의 손상 없이 게이트를 패터닝할 수 있다.
한편, 상기한 본 발명의 방법에 있어서, 상기 W 과 TiN 층의 사이에 텅스텐실리사이드(WSix), 폴리 등의 층을 추가하여 진행하는 경우, 상기 TiN 층의 식각단계에서 Cl2, O2 를 부가가스로 사용할 수도 있다.
또한, 상기 본 발명의 주 식각기로 사용하는 Cl2 가스 대신 BCl3 를 사용할 수 있으며, O2 가스 대신 He-O2 가스를 사용할 수도 있다.
상기 본 발명의 게이트 구조 중 게이트 유전물질로 Al2O3, Ta2O5, SiON 중 임의의 어느 하나를 사용하는 경우, 상기 부가가스로 N2, O2 가스를 사용할 수 있다.
그리고, 상기 W 식각 후, TiN 식각공정을 2단계 이상으로 나누어 진행하되, 최종의 식각 단계에서 상기 부가가스로 N2, O2 가스를 사용할 수 있으며, 또한 상기 W 식각 후, TiN 식각공정을 진행함에 있어서, 부가가스로 상기 N2, O2 가스 이외에 Ar, CF4, CHF3, CHF3 중 임의의 어느 하나를 사용할 수도 있다.
이상에서 상술한 바와 같이, 본 발명의 방법에 따라 TiN 층의 식각단계에서 열 산화막과의 선택비를 확보하기 위하여 Cl2 가스를 주 식각가스로 하고 부가가스로 O2 가스와 일정 양의 N2 가스를 첨가하여 시행함으로써, 종래의 O2 가스만을 사용하는 경우에 비해 TiN 층의 식각율을 수배 이상 증가시킬 수 있고, 또한 Ti 의 산화를 막아 식각정지 현상을 방지할 수 있으며, 열산화막에 대한 선택비를 50:1 이상으로 확보할 수 있어 실리콘 기판의 손상과 레지듀(residue) 없이 게이트를 형성할 수 있다.

Claims (7)

  1. 게이트 산화막, TiN 및 W의 적층구조를 갖는 반도체 소자의 게이트 형성방법에 있어서,
    상기 W 층의 식각 진행 후, TiN 층에 대한 식각을 진행함에 있어서, Cl2 / O2 의 혼합가스에 N2를 부가가스로 사용하고, Ar 또는 CF4, CHF3 를 더 첨가하여 Ti 의 산화에 의한 식각정지 및 식각률의 감소를 방지한 것을 특징으로 하는 반도체 소자의 게이트 형성방법
  2. 제 1 항에 있어서,
    상기 W 과 TiN 층의 사이에 텅스텐실리사이드(WSix), 폴리 등의 층을 추가하여 진행하는 경우, 상기 TiN 층의 식각단계에서 Cl2, O2 를 부가가스로 사용하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법
  3. 제 1 항에 있어서,
    상기 주 식각기로 사용하는 Cl2 가스 대신 BCl3 를 사용하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법
  4. 제 1 항에 있어서,
    상기 게이트 구조 중 게이트 유전물질로 Al2O3, Ta2O5, SiON 중 임의의 어느 하나를 사용하는 경우, 상기 부가가스로 N2, O2 가스를 사용하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  5. 제 1 항에 있어서,
    상기 W 식각 후, TiN 식각공정을 2단계 이상으로 나누어 진행하되, 최종의 식각 단계에서 상기 부가가스로 N2, O2 가스를 사용하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 O2 가스 대신 He-O2 가스를 사용하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
KR1019990067050A 1999-12-30 1999-12-30 반도체 소자의 게이트 형성방법 KR100583098B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990067050A KR100583098B1 (ko) 1999-12-30 1999-12-30 반도체 소자의 게이트 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990067050A KR100583098B1 (ko) 1999-12-30 1999-12-30 반도체 소자의 게이트 형성방법

Publications (2)

Publication Number Publication Date
KR20010059533A KR20010059533A (ko) 2001-07-06
KR100583098B1 true KR100583098B1 (ko) 2006-05-24

Family

ID=19634170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990067050A KR100583098B1 (ko) 1999-12-30 1999-12-30 반도체 소자의 게이트 형성방법

Country Status (1)

Country Link
KR (1) KR100583098B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673902B1 (ko) * 2005-06-30 2007-01-25 주식회사 하이닉스반도체 텅스텐폴리메탈게이트 및 그의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970077220A (ko) * 1996-05-28 1997-12-12 김광호 반도체장치의 게이트 패턴 형성방법
KR19980064255A (ko) * 1996-12-19 1998-10-07 윌리엄비.켐플러 ＴｉｘＮｙ의 선택적 제거
KR20010018819A (ko) * 1999-08-23 2001-03-15 윤종용 고유전율의 게이트 절연막을 갖는 트랜지스터의 형성방법
KR20010045274A (ko) * 1999-11-04 2001-06-05 박종섭 반도체 소자의 제조 방법
KR20010045401A (ko) * 1999-11-04 2001-06-05 박종섭 반도체 소자의 게이트 형성방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970077220A (ko) * 1996-05-28 1997-12-12 김광호 반도체장치의 게이트 패턴 형성방법
KR19980064255A (ko) * 1996-12-19 1998-10-07 윌리엄비.켐플러 ＴｉｘＮｙ의 선택적 제거
US5948702A (en) * 1996-12-19 1999-09-07 Texas Instruments Incorporated Selective removal of TixNy
KR20010018819A (ko) * 1999-08-23 2001-03-15 윤종용 고유전율의 게이트 절연막을 갖는 트랜지스터의 형성방법
KR20010045274A (ko) * 1999-11-04 2001-06-05 박종섭 반도체 소자의 제조 방법
KR20010045401A (ko) * 1999-11-04 2001-06-05 박종섭 반도체 소자의 게이트 형성방법

Also Published As

Publication number Publication date
KR20010059533A (ko) 2001-07-06

Similar Documents

Publication Publication Date Title
KR20030005111A (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR100583098B1 (ko) 반도체 소자의 게이트 형성방법
KR100548542B1 (ko) 반도체 소자의 게이트 형성방법
KR20030073261A (ko) 링 디펙트를 방지하기 위한 반도체 소자 및 그 제조방법
KR20040059982A (ko) 반도체소자의 전도 패턴 형성 방법
KR100942960B1 (ko) 리닝 방지를 위한 반도체소자 및 그 제조 방법
KR100875653B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100833424B1 (ko) 반도체 메모리 소자의 금속배선 제조방법
KR100942966B1 (ko) 텅스텐함유막이 포함된 패턴을 구비한 반도체 소자의제조방법
KR100367406B1 (ko) 고집적 반도체 소자의 게이트 형성방법
KR100522760B1 (ko) 텅스텐 비트라인을 갖는 메모리소자 제조방법
KR100529383B1 (ko) 반도체 소자의 전극 형성방법
KR100668726B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
KR100305642B1 (ko) 반도체소자의콘택홀형성방법
KR20070087756A (ko) 반도체 소자의 트랜지스터 형성방법
KR100411393B1 (ko) 반도체소자의 게이트전극 패턴 형성방법
KR100447989B1 (ko) 반도체소자의게이트전극형성방법
KR100439771B1 (ko) 반도체 소자의 하드마스크 손실 방지 방법
KR100547244B1 (ko) 반도체메모리소자의 메탈 비트라인 및 그 형성방법
KR100616487B1 (ko) 반도체 소자의 게이트 전극 패턴 및 그 제조 방법
KR100975975B1 (ko) Ｅｅｐｒｏｍ 셀 제조 방법
KR100304967B1 (ko) 반도체소자의 배선 및 그의 형성방법
KR20020010991A (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR0171990B1 (ko) 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법
KR100545699B1 (ko) 반도체 소자의 캐패시터 콘택용 플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee