KR100574729B1 - 스핀 터널 트랜지스터 및 자기 재생 헤드 - Google Patents
스핀 터널 트랜지스터 및 자기 재생 헤드 Download PDFInfo
- Publication number
- KR100574729B1 KR100574729B1 KR1020030065776A KR20030065776A KR100574729B1 KR 100574729 B1 KR100574729 B1 KR 100574729B1 KR 1020030065776 A KR1020030065776 A KR 1020030065776A KR 20030065776 A KR20030065776 A KR 20030065776A KR 100574729 B1 KR100574729 B1 KR 100574729B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- magnetization
- ferromagnetic material
- spin
- transistor
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 77
- 230000005415 magnetization Effects 0.000 claims abstract description 91
- 229910052751 metal Inorganic materials 0.000 claims abstract description 88
- 239000002184 metal Substances 0.000 claims abstract description 88
- 230000004888 barrier function Effects 0.000 claims abstract description 64
- 239000002885 antiferromagnetic material Substances 0.000 claims abstract description 22
- 230000008929 regeneration Effects 0.000 claims abstract description 6
- 238000011069 regeneration method Methods 0.000 claims abstract description 6
- 239000003302 ferromagnetic material Substances 0.000 claims description 43
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 18
- 230000008878 coupling Effects 0.000 claims description 17
- 238000010168 coupling process Methods 0.000 claims description 17
- 238000005859 coupling reaction Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 15
- 239000003989 dielectric material Substances 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 4
- 230000004907 flux Effects 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 claims 2
- 239000000956 alloy Substances 0.000 claims 1
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 229910000428 cobalt oxide Inorganic materials 0.000 claims 1
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 claims 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims 1
- 229910000480 nickel oxide Inorganic materials 0.000 claims 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims 1
- 230000005294 ferromagnetic effect Effects 0.000 abstract description 48
- 239000010410 layer Substances 0.000 description 270
- 230000005290 antiferromagnetic effect Effects 0.000 description 24
- 230000008859 change Effects 0.000 description 13
- 239000002784 hot electron Substances 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 5
- 229910004261 CaF 2 Inorganic materials 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000012528 membrane Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910017107 AlOx Inorganic materials 0.000 description 1
- 229910004143 HfON Inorganic materials 0.000 description 1
- -1 IrMn Chemical class 0.000 description 1
- 229910019041 PtMn Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/332—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using thin films
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66984—Devices using spin polarized carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B2005/3996—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects large or giant magnetoresistive effects [GMR], e.g. as generated in spin-valve [SV] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
- G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
- G11B5/3916—Arrangements in which the active read-out elements are coupled to the magnetic flux of the track by at least one magnetic thin film flux guide
- G11B5/3919—Arrangements in which the active read-out elements are coupled to the magnetic flux of the track by at least one magnetic thin film flux guide the guide being interposed in the flux path
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Abstract
반강자성 재료의 터널 장벽층을 갖는 스핀 터널 트랜지스터가 개시된다. 반강자성 재료는 반강자성 재료에 인접하여 형성된 베이스 B의 제1 또는 제2 강자성 금속층과 교환 결합되고, 이로써, 인접하는 강자성층의 자화를 고정한다. 베이스 B는 상기 제1 및 제2 강자성 금속층 사이에 형성된 비 자성 금속층을 포함하고, 상기 제1 및 제2 강자성 금속층 사이의 자화 결합을 해제한다. 베이스 B는 콜렉터 및 에미터 사이에 형성되어 3 단자 소자를 형성한다. 이러한 스핀 터널 트랜지스터는 하드 디스크 구동에 사용된 자기 재생 헤드의 센서로서 사용될 수 있다.
반강자성 재료, 터널 장벽층, 스핀 터널 트랜지스터, 베이스, 강자성 금속층, 비 자성 금속층, 콜렉터, 에미터
Description
본 발명의 보다 구체적인 이해와 여러 부수적인 이점들은 첨부 도면과 관련하여 다음의 상세한 설명을 참조하면 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 제1 실시 형태에 따른 스핀 터널 트랜지스터를 도시하는 개략적인 단면도.
도 2는 도 1의 스핀 터널 트랜지스터의 에너지 다이어그램.
도 3은 터널 장벽층의 또 다른 예를 도시하는 개략적인 단면도.
도 4는 본 발명의 제2 실시 형태의 스핀 터널 트랜지스터를 도시하는 개략적인 단면도.
도 5는 본 발명의 제2 실시 형태의 스핀 터널 트랜지스터를 도시하는 개략적인 단면도.
도 6은 본 발명의 실시예 1의 스핀 터널 트랜지스터의 콜렉터 전류(nA) 대 자기장(Oe)을 도시하는 그래프.
<도면의 주요 부분에 대한 부호의 설명>
l : 반도체 기판(콜렉터)
3 : 자성 금속층
5 : 비자성 금속층
7 : 자성 금속층
9 : 반강자성 터널 장벽층
11 : 비자성 금속층(에미터)
13 : 반강자성 유전체층
15 : 비자성 유전체층
l7 : 반강자성 터널 장벽층
19 : 비자성 터널 장벽층
21 : 반도체층(에미터)
B : 베이스
Ml : 자성 금속층(7)의 자화
M2 : 자성 금속층(3)의 자화
HE : 열 전자
EF : 페르미 준위
본 발명은 고밀도 자기 기억 장치의 재생용 자기 헤드와 같은 자기 센서 또는 랜덤 액세스 메모리 등의 자기 기억 장치에 사용되는 스핀 터널 트랜지스터에 관한 것이다.
강자성 재생 헤드의 발전은 고밀도 및 고속 정보 기술을 촉진시켰다. 예를 들어, 고전력 강자성 재생을 위한 거대 자기 저항 효과 소자(GMR 소자)의 발전은 자기 매체의 기록 밀도를 연율 100%로 향상시켰다.
GMR 소자는 강자성 금속층, 비자성 금속층, 및 강자성 금속층을 포함하는 샌드위치 구조의 적층막을 구비한다. 적층막은 흔히 "스핀 밸브막(spin valve film)"이라 불린다. 이러한 스핀 밸브막에 있어, 한 쪽의 강자성 금속층의 자화는 실질적으로 고정되는데, 이는 강자성 금속층과 상기 강자성 금속층에 인접하여 형성된 반강자성 금속층 사이의 교환 결합에 의해 거기에 인가된 강자성 결합 바이어스에 의해 고정된다. 강자성 금속 재료의 자화 고정층은 "자화 고정층(magnetization pinned layer)"으로 불려지고, 한편, 다른 쪽의 강자성 금속층은 인가된 자기장(보통, 신호 자기장)에서 회전하도록 자유로운 자화를 갖는데, 이는 흔히 "자화 자유층(magnetization free layer)"으로 불린다.
자기장이 스핀 밸브막에 인가될 때, 두 개의 강자성 금속층의 자화 방향 간의 상대 각도가 변하고, 상기 상대 각도의 변화에 의해 스핀 밸브의 저항이 변한다. 예를 들어, 스핀 밸브막의 저항은 두 개의 자화가 서로 반평행일 때 최소가 되고, 반면 두 개의 자화가 서로 평행일 때 스핀 밸브막의 저항은 최대가 된다. 전압 또는 전류 검출기는 보통 스핀 밸브막에 결합되어, 스핀 밸브막의 두 개의 단자 간의 전류 또는 전압 변화를 검출함으로써, 스핀 밸브막의 저항 변화를 감지하고, 이로써, 인가된 자기장의 변화가 검출된다.
보다 높은 밀도의 자기 기록을 위해, TMR(Tunneling MagnetoResistance) 소 자 역시 개발되고 있다. TMR 소자는 강자성 금속층의 적층막, 터널 장벽층, 및 강자성 금속층의 적층막을 구비하고, 여기서 전압은 이러한 강자성 금속층들 사이에 인가된다. 2개의 강자성 금속층 간의 저항 변화는 3개의 층을 통해 흐르는 터널 전류의 변화를 감지함으로써 검출된다. TMR 소자에 있어서, 터널 전류는 2개의 강자성 금속층의 자화의 상대 각도에 따라 변하고, 따라서 인가된 자기장의 변화는 터널 저항 변화를 검출함으로써 감지될 수 있다.
TMR 소자 및 GMR 소자와 같은 2-단자 감지기와는 다른 3-단자 스핀 밸브 트랜지스터가 개발되고 있다. 3-단자 이 스핀 밸브 트랜지스터는 에미터, 베이스, 및 콜렉터를 포함하고, 여기서 베이스는 여러 개의 강자성 금속층과 강자성 금속층들 사이에 형성된 비자성 금속층을 구비할 수 있다. 3-단자 스핀 밸브 트랜지스터의 에미터 및 콜렉터는 반도체를 구비할 수 있고, 이로써, SMS(Semiconductor-Metal-Semiconductor) 구조의 트랜지스터를 형성할 수 있으며, 여기서, 금속 베이스는 에미터와 콜렉터 사이에 끼워져 있다. 또한, MIMS(Metal-Insulator-Metal-Semiconductor) 구조의 트랜지스터 및 MIMIM(Metal-Insulator-Metal-Insulator-Metal) 구조의 트랜지스터도 제안되고 있다. MIMS 및 MIMIM 구조 각각은 에미터와 베이스 사이, 또는 베이스와 콜렉터 사이에 유전체 절연체 재료의 터널 장벽층을 포함한다. MIM 접합(Metal/Insulator/Metal junction)에서 스핀 터널 현상에 기초할 때, MIM 구조를 갖는 스핀 밸브 트랜지스터의 형태를 스핀 터널 트랜지스터라 부른다.
스핀 터널 트랜지스터에서, 열전자는 터널 접합에서 전류 흐름에 의해 형성 되고, 이들은 그것의 스핀 방향에 의해 야기된 베이스에서 산란한다. 베이스는 보통 2개의 강자성 금속층과, 2개의 강자성 금속층 사이에 있는 비자성 금속층을 구비한다. 열전자의 산란은 베이스에서 강자성 재료의 2개의 금속층 사이의 상대 각도가 최대가 될 때(자화 방향 모두 서로 반평행), 최대가 되고, 이로써, 콜렉터 전류가 감소하게 된다. 베이스에서 강자성 재료의 2개의 금속층 사이의 상대 각도가 최소가 될 때(자화 방향 모두 서로 평행), 콜렉터 전류는 증가한다. 신호 자기장의 방향은 콜렉터 전류의 변화를 감지함으로써 검출될 수 있다.
강자성 재료의 2개의 금속층 중 하나는 인가된 자기장 내에서 회전하도록 자유로운 자화를 갖고, 강자성 재료의 2개의 금속층 중 나머지 하나는 인가된 자기장 내에서 자화가 고정되고, 개재된 비자성층은 2개의 강자성 금속층 간의 자기 결합을 해제하므로, 그 결과, 개재된 비자성 금속층을 갖는 스핀 밸브 구조를 형성한다.
실용화를 위해, 강자성 재료의 자화 고정층은 인가된 자기장에서 처음 의도된 자화 방향을 거의 유지하는 안정된 자화를 가져야만 하는데, 그 결과, 스핀 밸브 트랜지스터가 효율적인 신호 잡음비 및 자기 저항비를 얻을 수 있다. IrMn 등의 반강자성 재료가 베이스에서 강자성 재료의 자화 고정층과 접촉하여 형성될 수 있어, 강자성 재료의 자화 고정층과 반강자성 재료층 간의 교환 결합에 의해 고정층의 자화를 안정적으로 고정한다. 그러나, 반강자성 금속층이 삽입되면, 열전자의 스핀 방향에 의해 야기되지 않는 열전자 산란이 반강자성 금속층 내, 및 인접하 는 층과의 계면에서 증대하여, 콜렉터 전류가 감소하고, 스핀 터널 트랜지스터의 MR비(MagnetoResistance Ratio)가 열화한다.
본 발명의 목적은, 콜렉터 전류가 크고 MR비가 높으며, 안정된 자화를 갖는 자화 고정층을 구비하는 스핀 터널 트랜지스터를 제공하는 것이다.
본 발명의 제1 양태에 따르면, 에미터와, 에미터의 근방에 형성된 콜렉터와, 에미터와 콜렉터 사이에 형성된 베이스, 및 반강자성 재료의 터널 장벽층을 구비하는 스핀 터널 트랜지스터를 제공한다. 터널 장벽층은 에미터와, 베이스 내의 강자성 재료의 자화 고정층 사이, 또는 콜렉터와 강자성 재료의 자화 고정층 사이에 형성된다. 강자성 재료의 자화 고정층은 베이스 내에 형성된다. 베이스는 강자성 재료의 자화 자유층, 및 강자성 재료의 자화 고정층과 강자성 재료의 자화 자유층 사이에 위치한 비자성층을 더 포함한다. 자화 자유층은 인가된 자기장, 보통 신호 자기장 하에 회전하도록 자유로운 자화를 갖는다. 반강자성 재료의 터널 장벽층은 베이스에서 강자성 재료의 인접하는 자화 고정층과 교환 결합되고, 이로써, 강자성 재료의 고정층의 자화는 강자성 재료의 자화 고정층과 반강자성 재료의 터널 장벽 사이에서 교환 결합에 의해 안정적으로 고정된다.
이로써, 콜렉터 전류 및 MR비의 감소를 막을 수 있는 스핀 터널 트랜지스터를 제공할 수 있어, 실용화에 적합하다.
스핀 터널 트랜지스터는 전계 효과 트랜지스터가 그 위에 형성된 임의의 기판 및 동일 기판 상에 형성될 수 있으며, 스핀 밸브 트랜지스터의 출력은 전계 효과 트랜지스터의 게이트 전극에 전기적으로 결합되는 것으로 특징지워진다.
본 발명의 제2 양태에 따른 자기 재생 헤드는 상술한 스핀-터널 트랜지스터를 포함한다. 자기 헤드는 스핀 터널 트랜지스터의 강자성 재료의 자화 자유층에 자기적으로 결합된 자속 가이드(flux guide)를 더 포함하고, 이는 기록 매체로부터 자속 가이드를 통해 자화 자유층으로 신호 자기장을 유도하는 것으로 특징지워진다. 상술한 구성에 있어, 스핀 터널 트랜지스터는 기록 매체로부터 충분히 이격되어 있어, 자기 헤드 및 기록 매체 간의 충돌이 발생하더라도, 트랜지스터의 내구성은 증가한다. 트랜지스터를 갖는 자기 재생 헤드는 높은 기록 밀도를 위한 용도에 적합하다.
이하, 도면을 참조하여 본 발명에 대해 설명할 것이며, 여러 도면에 걸쳐 동일한 부분 또는 대응 부분에 대해서는 동일한 참조 번호를 기재한다
(제1 실시 형태)
도 1은 본 발명의 제1 실시 형태의 스핀 터널 트랜지스터를 도시하는 개략적인 단면도이다.
본 실시 형태의 스핀 터널 트랜지스터는 반도체 재료의 콜렉터(1), 비자성 금속층의 에미터(11), 반도체 재료의 콜렉터(1)와 비자성 금속층의 에미터(11) 사이에 형성된 베이스 B, 및 베이스 B와 비자성 금속층의 에미터(11) 사이에 형성된 터널 장벽층(9)을 포함한다.
반도체 재료(1)는 소정의 기판 위에 형성된 반도체 기판 또는 반도체층(들)일 수도 있다. 비자성 금속층(11)의 에미터는 다수의 비자성 금속층의 적층막일 수도 있다. 스핀 터널 트랜지스터에 있어, 비자성 금속층 에미터(11), 베이스 B, 및 반도체 재료의 콜렉터(1) 각각은 개별 전극을 구비하고, 이 전극을 통해, 트랜지스터는 전류 공급 회로 및 외부 전압/전류 감지 회로에 결합된다.
베이스 B는 강자성 금속층(3), 비자성 금속층(5), 및 강자성 금속층(7)을 포함하는 스핀 밸브 구조를 갖고, 여기서 비자성 금속층(5)은 강자성 금속층(3)과 강자성 금속층(7) 사이에 개재되며, 강자성 금속층들(3 및 7) 간의 교환 결합을 해제한다. 도 1과 같은 스핀 터널 트랜지스터에 있어, 강자성 금속층(3)은 강자성 재료의 자화 자유층이고, 강자성 금속층(7)은 강자성 재료의 자화 고정층이다.
베이스 B의 강자성 재료(7)의 자화 고정층과 비자성 금속층(11) 사이에는, 반강자성 유전체 재료로 이루어지는 터널 장벽층(9)이 형성되어 있다. 반강자성 유전체 재료의 터널 장벽층(9)과 강자성 재료의 자화 고정층(3)은 서로 교환 결합되고, 이로써, 고정층의 자화 Ml은 한 방향으로 고정되어 있는데, 일반적으로, 신호 자기장의 측정 범위 내에서 그것의 막면(film plane)에 평행하다. 따라서, 터널 장벽층의 반강자성 특성은 터널 장벽층(9)과 인접 자화 고정층(7) 간의 교환 결합을 유지하는데 효과적이다.
유전체 재료의 터널 장벽층(9)은 인접하는 2개의 층들 간의 터널 접합을 통한 터널 전도를 보장하기에 충분히 얇기 때문에, 열전자는 터널 전도에 의해 형성되어 베이스 B에 주입된다.
다른 쪽의 강자성 금속층(3)은 자유로운 자화 M2을 갖기 때문에, 이는 측정 범위의 신호 자기장에 응답하여 그 방향을 바꾼다. 자화 자유층(3)은 0 자기장에 서 초기 자화를 가지며, 자화 자유층(3)의 초기 자화는 그것의 층 표면에 평행이고, 고정층(7)의 고정된 자화에 실질적으로 수직이다.
신호 자기장은 자기 디스크 또는 또다른 자기장 공급 소자 등의 자기 매체로부터 스핀 터널 트랜지스터 터널에 인가된 외부 자기장이다. 자화 자유층(3)의 자화 방향은 트랜지스터에 인가된 외부 자기장의 변화에 따라 바뀌며, 이로써, 두 개의 자성층(3 및 7) 간의 자화의 상대 각도가 평행과 반평행 상태로 변한다. 자화 자유층(3)의 자화 M2가 고정층(7)의 자화 M1과 평행일 때, 스핀 밸브 구조의 저항은 최대가 된다. 자화 M2가 자화 고정층(7)의 자화 M1과 반평행일 때, 스핀 밸브 구조의 저항은 최소가 된다. 저항 변화는 스핀 터널 트랜지스터의 콜렉터 전류의 변화에 의해 측정된다.
도 2는 본 발명의 스핀 터널 트랜지스터의 에너지 다이어그램이다.
에미터의 비자성 금속층(1l)과 베이스 B 사이에 전압 V가 인가된다. 비자성 금속층(1l)에서 터널 장벽층(9)을 통해 베이스 B에 전자 e가 주입되고, 이로써, 베이스 B에서 열전자 HE가 생성되어 주입된다. 주입된 열전자 HE는 베이스 B 내에서 그 스핀에 의존하여 산란하고, 주입된 열전자 HE의 일부가 강자성 금속층(3) 및 콜렉터(1) 사이에 형성된 쇼트키 장벽을 넘어서 반도체 재료의 콜렉터(1)에 도달한다.
반도체 기판의 콜렉터(1)에 도달한 열전자는 콜렉터 전류를 형성하고, 그 다음에 콜렉터 단자(도시되지 않음)를 통해 외부로 추출된다. 도 2의 EF는 페르미 에 너지 준위를 나타낸다.
스핀 터널 트랜지스터의 MR비는 트랜지스터에서 자성층의 자화에 평행한 스핀 자화를 갖는 업 스핀 전자와 금속층의 자화에 반평행한 스핀 자화를 갖는 다운 스핀 전자 간의 전도율/저항의 차이이다. 이것은 본 실시 형태의 스핀 터널 트랜지스터에서 자성층(3 및 7)의 자화에 평행한 스핀 자화를 갖는 열전자 HE의 전도율이 강자성 금속층(3 및 7) 중 어느 한 쪽의 자화와 반평행한 스핀 자화를 갖은 열전자 HE에 비해 높다는 것을 의미한다.
IrMn, PtMn, RuRhMu, 또는 PtPdMn 등의 반강자성 금속은 반강자성 금속, 또는 반강자성 금속과 그것에 인접하는 강자성 재료 사이의 계면에서, 스핀 자화의 방향에 관계없이 열 전자를 강하게 산란한다. 따라서, 이러한 반강자성 금속층이 베이스 B 내에 존재하면 스핀 터널 트랜지스터의 콜렉터 전류와 MR비가 저하된다.
본 실시 형태의 스핀 터널 트랜지스터에서는, 터널 장벽층(9)은 반강자성 유전체 재료로 형성되고, 자성층(7)의 자화는 2개 층(7,9) 사이의 교환 결합에 의해 고정된다. 반강자성 금속층을 베이스에 삽입하지 않더라도, 본 실시 형태의 스핀 터널 트랜지스터는 콜렉터 전류의 감소와 MR비의 저하를 회피할 수 있다.
터널 장벽층(9)의 반강자성 유전체 재료는 닐(Neel) 온도가 높은 산화물 반강자성체, 예컨대, NiO, CoO, Fe2O3 또는 그들의 등가물을 이용하는 것이 바람직하다. 그 외의 반강자성 유전체 재료 역시 터널 장벽층(9)에 사용될 수도 있다.
터널 장벽층(9)은 도 3에 도시한 바와 같이, 반강자성체층(13)과 AlOx 등의 비자성 유전체층(15)과의 적층 구조(17)를 갖는 것도 가능하다. 적층 구조(17)로 하는 것에 의해 반강자성 유전체층(l3)의 결함에 의해 발생하는 누설 전류를 저감할 수 있다. 추가 유전체층은 AlNx, AlHfOx, HfOx, HfON, MgO 또는 그들의 등가물로 형성될 수도 있다.
2개의 강자성 금속층(3, 7)을 위해, 강자성 금속 재료의 원소, 예컨대, Co, Fe, Ni가 사용될 수 있고, Co, Fe, Ni의 강자성 금속 재료 역시 사용될 수 있다. 비자성 금속층(5)은 Cu, Ag, Au, Cr 또는 그 외 비자성 금속 재료를 포함할 수도 있고, 2개의 강자성 금속층의 결합 해제는 비자성 금속층(5)의 두께의 제어에 의해 얻어질 수 있다.
(제2 실시 형태)
도 4는 본 발명의 제2 실시 형태의 스핀 터널 트랜지스터를 도시하는 개략적인 단면도이다. 본 실시예의 스핀 터널 트랜지스터는 베이스와 에미터 사이의 계면 뿐만 아니라 베이스와 콜렉터 사이의 계면에도 터널 접합을 설치한다는 점에서 제1 실시 형태와 다르다.
베이스 B와 콜렉터 사이의 터널 접합에는, 콜렉터의 반도체 기판(1)과 베이스 B의 강자성 금속층(3) 사이에 제2 터널 장벽층(19)을 삽입한다. 자화 고정층에 인접하는 또 다른 터널 장벽층은 반강자성 유전체 재료로 형성된다. 도 4에서, 강자성 금속층(7)은 자화 고정층이고, 반강자성 유전체(9)의 터널 장벽층과의 교환 결합에 의해 강자성 금속층(7)의 자화 M1이 고정된다.
제2 터널 장벽층(19)은 인접한 강자성 금속층(3)의 자화를 고정하는데 사용 되지 않고, 비자성 유전체 재료, 예컨대, AlOx, Si, Ge, HfSiOx, 또는 그들의 등가물로 형성된다.
(제3 실시 형태)
도 5는 본 발명의 제3 실시 형태의 스핀 터널 트랜지스터를 도시하는 개략적인 단면도이다.
이전 실시예들에서의 에미터는 금속층인 반면, 본 실시예의 스핀 터널 트랜지스터는 에미터가 반도체층(21)이라는 점에서 이전 실시예들과 다르다. 다시 말해, 본 발명의 트랜지스터는 베이스 B와 반도체층(21)인 에미터 사이에 금속-절연체-반도체 접합(MIS 접합)을 갖는다. 반도체 재료인 에미터로 바람직한 재료는 Si, Ge, 3족 원소의 화합물, 5족 원소의 화합물, SrTiO3, 또는 그들의 등가물일 수 있다.
또한, 본 실시예에 있어, 터널 장벽층(9)은 반강자성 유전체 재료로 형성되고, 자성 금속층(7)과 자기적으로 교환 결합되는 것에 의해, 인접하는 강자성 금속층(7)의 자화 M1을 고정할 수 있다.
상기 MIS 접합에서는, MIM 접합에 비해 보다 낮은 전압으로 베이스 B에 열전자 HE를 주입할 수가 있다. 따라서, 접합에 고전압을 인가하여, 터널 장벽층(9, 19)의 열화를 효과적으로 막을 수 있다.
(실시예 l)
실시예 l 에서, 도 3의 구조를 사용하여 도 1의 스핀 터널 트랜지스터가 제 조된다.
본 실시예의 스핀 터널 트랜지스터는 n-GaAs 기판 위에 비도핑된 GaAs 콜렉터층(1)과, Fe의 강자성 금속층(3), Cu의 비자성 금속층(5) 및 Co의 강자성 금속층(7)을 구비하는 베이스 B와, 도 3의 적층 구조의 터널 장벽층(9)과, Al의 에미터를 포함한다. 적층 구조(17)의 터널 장벽층(9)은 CoO층(13)과 Al2O3층(15)을 포함하고, 여기서, CoO층은 Co층(7) 상에 형성되고, Al2O3층(15)은 에미터(11) 상에 형성된다.
스핀 터널 트랜지스터의 적층 구조는 멀티 챔버의 MBE 장치(2×10-10Torr)를 이용하여 형성된다.
우선, MBE 장치의 제1 챔버 내에서, n+-GaAs 기판의 (011) 면(phase) 상에 비도핑의 GaAs 콜렉터층(1)을 약 100㎚의 두께로 형성하였다. 다음에, 웨이퍼를 MBE 장치의 제2 챔버 내로 옮기고, 층간 절연막으로서 CaF2막을 약 200㎚의 두께로 형성하였다. 층간 절연막에는 GaAs 콜렉터층(l)에 도달하는 50×50㎛2 크기의 개구를 형성하였다. 이 개구에 의해 베이스 B와 GaAs 콜렉터층(l) 사이의 쇼트키 접합의 면적을 결정하였다.
계속해서, 콜렉터층(l) 상에, 두께 약 l㎚인 Fe층(3), 두께 약 5㎚인 Cu층(5), 및 두께 약 l㎚인 Co층(7)을 크누드센 셀(Knudsen cell)을 이용하여, 각각 약 0.3 mm/min의 막 성장 속도로 형성하였다. 베이스 B의 각 층은 우선적으로 성장하여, 층의 각 표면에 수직인 방향으로 배향된 (111) 면을 구비한다.
계속해서, MBE 장치의 제3 챔버 내에서, 베이스 B 상에 두께 약 l㎚인 Co0층(l3) 및 두께 약 l㎚인 A1203층(15)으로 이루어지는 터널 장벽층을 형성하였다. Co층(7)의 자화는, Co층의 면 내 [1l0] 방향에 인가한 5000 Oe의 자기장 내에서, 02분압 10-5 Torr의 분위기 하에 [110] 방향에 고정되었다. 또한, 이 CoO층(l3) 상에, 02 분압 l0-5 Torr 하에 A1 소스를 이용하여, A1203
층(15)을 약 l.5㎚의 두께로 형성하였다.
이상의 적층된 층을 갖는 기판을 MBE 장치의 제2 챔버 내로 옮기고, 두께 약 200㎚의 CaF2 층간 절연막을 형성했다. CaF2의 층간 절연막을 통해 면적이 약 50×50㎛2의 개구를 형성하여, 베이스 B와 에미터 사이의 터널 접합의 사이즈를 결정한다. 이 후, 두께 약 100㎚를 갖는 A1층(11)을 CaF2 층간 절연막 뿐만 아니라 터널 장벽 적층 구조(17) 상에 형성되었다.
층의 표면에 평행한 면 내에 자기장을 인가하여 콜렉터 전류의 자기장 의존성을 측정하였다. 도 6은 여기서 제작된 스핀 터널 트랜지스터의 자기장(Oe)에 대한 콜렉터 전류(nA)의 특성을 도시하는 그래프이다. 단자들을 통해, 에미터 Al층(11)과 베이스 B 사이에 1.5V의 전압을 인가하였다.
도 6에서, 크고 작은 자기장에서 임의의 전류의 흐름이 관측되었다. 약 20 Oe의 작은 자기장에서의 전류 흐름은 Fe층(3)의 보자력에 대응하고, 약 700 0e의 큰 자기장에서의 또 다른 전류 흐름은 자화가 고정된 Co층(7)의 보자력에 대응한다. 이 소자의 MR비는 약 200%이고, 콜렉터 전류 대 에미터 전류의 전송비(콜렉터 전류/에미터 전류)는 1.2×l0-4이었다.
(실시예 2)
실시예 2에서, 도 16의 스핀 터널 트랜지스터가 제작되었다. 실시예 2의 터널 장벽층(9)에 두께 약 2nm의 Co0 단층이 형성되었다.
실시예 2에서, 스핀 터널 트랜지스터의 각 층들은, Co0 단층 터널 장벽층(9)을 갖는다는 것을 제외하면, 실시예 l과 동일한 방법에 의해 제작되었다. 즉, n-GaAs 기판 위에, 비도핑 CaAs 콜렉터층(1)을 개재하여, CaF2의 층간 절연막을 사용하여, Fe층(3), Cu층(5), 및 Co층(7)을 포함하는 베이스 B, Co0 터널 장벽층(9) 및 A1 에미터층(11)을 형성하였다. 콜렉터층(1) 및 베이스 B의 각층은 실시예 l과 같이 층들의 각 표면에 평행하게 실질적으로 (l11) 배향을 갖도록 형성되었다.
면 내에 자기장을 기판 상에 형성된 층들에 인가하여, 콜렉터 전류의 자기장 의존성을 측정했다. 그 결과, Fe층(3)의 보자력에 대응한 콜렉터 전류의 흐름은 실시예 1과 마찬가지로 약 20 0e의 자기장에서 관측되었지만, 자화가 고정된 Co층(7)의 보자력에 대응하는 콜렉터 전류 흐름은 약 l000 0e의 자기장에서 관측되었다. 스핀 터널 트랜지스터의 MR비는 약 160%이고 전류의 전송비는 9×10-5이었다.
(비교예)
비교예로서, 스핀 터널 트랜지스터가 제작되었다. 스핀 터널 트랜지스터는 n-GaAs 기판 위에 비도핑 GaAs 콜렉터층(1)을 개재하여, Fe층(3), Cu층(5) 및 Co층(7)을 포함하는 베이스 B, A1203 터널 장벽층(9), 및 A1 에미터층(11)을 순차 적층한 것이다. Fe층(3)은 자화 자유층이고, Co층(7)은 자화 고정층이다. 콜렉터층(1) 및 베이스 B의 각층(3, 5, 7)은 실시예 l과 같이 (1l1) 결정면 배향을 갖는다.
비교예로서의 스핀 터널 트랜지스터는 그 터널 장벽층(9)이 두께가 약 1.5㎚인 Al203층이라는 점에만 다르고, 실시예 1과 동일한 방법으로 제작된다.
면 내에 소정 방향의 자기장을 비교예로서의 트랜지스터에 인가하여, 콜렉터 전류의 자기장 의존성을 측정했다. 자유로운 자화를 갖는 Fe층(3)의 보자력에 대응한 전류의 흐름은 약20 0e 이었지만, 자화가 고정된 Co층(7)의 보자력에 대응한 흐름은 약100 Oe이고, 실시예 l에 비해 현저히 감소하였다. 이 트랜지스터의 MR비는 약 l60%, 트랜지스터의 전송비는 1.2x10-4이었다.
(실시예 3)
실시예 3에서, 베이스와 에미터 사이에 형성된 비자성 재료의 터널 장벽층을 갖는 스핀 터널 트랜지스터가 제작되었고, 이 스핀 터널 트랜지스터는 베이스와 콜렉터 사이에 반강자성 재료의 터널 장벽층을 구비한다.
A1 에미터층과 베이스 B의 사이에는 CoO 터널 장벽층이 형성되고, CoO 터널 장벽층에 인접하는 강자성층의 자화는 2개 층의 반강자성 결합에 의해 고정되었다. 베이스 B와 콜렉터층 사이에는 A12O3 터널 장벽층이 형성되었다.
이러한 실시예에서, 실시예 1에서 진술한 것과 마찬가지의 멀티 챔버 MBE 장치 내에 스핀 터널 트랜지스터의 각 층이 형성되었다. n-Si 기판 위에, 두께 약 100㎚를 갖는 Al 콜렉터층를 개재하여, 두께 약 3㎚를 갖는 CoO 터널 장벽층이 형성되었다. CoO 터널 장벽층 상에 두께 약 2㎚를 갖는 Co층, Co층 상에 두께 약 5㎚를 갖는 Cu층(5) 및 Cu층 상에 두께 약 l㎚를 갖는 Fe층(3)을 포함하는 베이스 B가 형성되었다. 두께 약 1.5㎚를 갖는 Al2O3 터널 장벽층이 베이스 B 상에 형성되었고, A1 에미터층이 터널 장벽층 상에 형성되었다. Co층의 자화는 인접한 CoO 터널 장벽층과의 교환 결합에 의해 고정되었다.
실시예 1과 같이, Al 에미터층과 베이스 B 사이에 l.5V의 전압을 인가하고, 자기장의 인가를 통해 Co층 및 Fe층의 보자력을 측정한 바, 콜렉터 전류 흐름은 각각 800 0e 및 20 0e에서 관측되었다. 그 소자의 MR비는 약 100%였고, 소자의 콜렉터 전류 대 에미터 전류의 전송비(콜렉터 전류/에미터 전류)는 1.0×10-4이었다.
(실시예 4)
실시예 4에서, 베이스 및 에미터를 구비한 스핀 터널 트랜지스터는 MIS 구조를 갖도록 터널 장벽층을 통해 형성되었고, 여기서 터널 장벽층은 도 3에 도시한 반강자성막(l7)으로 형성되었다. 이러한 실시예 4에서, 에미터는 기판으로 형성되었고, 베이스 및 콜렉터는 에미터 상에 형성되었으며, 베이스는 콜렉터와 에미터 사이에 끼워졌다.
이러한 다층은 실시예 l에서와 같은 멀티 챔버 MBE 장치 내에 제작되었다. 에미터 n-Si 기판 상에, 두께 약 0.5㎚를 갖는 A12O3로 이루어지는 터널 장벽층을 개재하여, 두께 약 l㎚를 갖는 Fe층, 두께 약 5㎚를 갖는 Cu층 및 두께 약 1㎚를 갖는 Co층을 구비하는 베이스 B가 형성되었다. 그 다음에, 두께 약 3㎚를 갖는 CoO로 이루어지는 또 다른 터널 장벽층, 두께 약 100㎚를 갖는 A1 콜렉터층이 베이스 B 상에 형성되었다. Co층의 자화는 인접한 Co0층과의 교환 결합에 의해 고정되었다.
본 실시예에서의 스핀 터널 트랜지스터의 n-Si 에미터와 베이스 사이에 1.0V의 전압을 인가하여, 자기장을 통해 Co층 및 Fe층의 보자력이 측정되었고, 이로써 스핀 터널 트랜지스터의 콜렉터 전류의 자기장 의존성을 관측하였다. 이는 각각 800 0e 및 20 0e이었다. 이 소자의 MR비는 약 100%이고, 그 소자의 콜렉터 전류 대 에미터 전류의 전송비(콜렉터 전류/에미터 전류)는 1.0×10-4이었다.
이상 설명한 바와 같이, 본 발명의 스핀 터널 트랜지스터는 감지기 소자, 예컨대, 자기 정보 재생 헤드로서 사용될 수 있다. 기록 매체의 자기 정보를 판독하기 위한 자기 정보 재생 헤드는 본 발명의 스핀 터널 트랜지스터를 개재하는 한 쌍의 실드층을 구비할 수 있어, 자기 기록 매체의 인접하는 비트의 경계 자기장으로부터 트랜지스터를 보호한다.
본 발명의 스핀 터널 트랜지스터를 사용하는 자기 정보 재생 헤드는 하드 디 스크 드라이브 등의 자기 정보 재생 시스템에 이용하는 것이 가능하다. 또한, 본 발명의 스핀 터널 트랜지스터는, ROM 등의 기억 장치의 기억부에 이용하는 것이 가능하고, 여기서, 트랜지스터의 자화 자유층은 기억층으로서 기능하고, 트랜지스터의 자화 고정층은 기준층으로서의 기능을 한다.
상술한 바와 같은 본 발명의 임의의 실시 형태들이 실시예들을 참조하여 설명되었지만, 본 발명은 상술한 실시 형태 및 실시예들에 한정되는 것이 아니다. 예를 들어, 스핀 터널 트랜지스터의 구성 요소의 구체적인 치수와 재료, 및 기판, 전극, 도전형, 도펀트 및 절연 구조의 형태와 재료들은 발명을 수행하는데 있어 적절히 선택되고 수정될 수 있다.
그것 자체로서 또는 적절한 수정 후에, 종래/미래 GMR 소자에 사용될 스핀 밸브막의 구조 역시 본 발명의 스핀 터널 트랜지스터를 제조하는데 사용될 수도 있다. 트랜지스터를 구성하는 자화 자유층, 비자성층, 자화 고정층, 에미터층, 및 콜렉터층의 재료와 관련하여, 이러한 층들은 단층구조일 수도 있고 서로 다른 형태의 층들로 구성된 다층 구조일 수도 있다.
여기서 구성층들의 위치적 관계를 나타내기 위해 사용된 단어로서 "on(상 또는 위)"는 2개의 층이 반드시 서로 직접 접촉되어 있음을 의미하는 것이 아니고, 임의의 다른 층이 그 층들 사이에 형성될 수도 있다.
그러한 임의의 실시 형태 및 실시예들을 참조하여 상술한 바와 같이, 본 발명은 안정된 방법에서 충분한 콜렉터 전류, MR비 및 기능을 갖는 스핀 터널 트랜지스터를 제공한다.
명백하게는, 상술한 교의에 비추어, 본 발명의 다양한 수정 및 변형이 가능하다. 따라서, 첨부된 청구 범위의 범주 내에서, 본 발명은 여기 구체적으로 기술된 것 이외의 다른 방법으로 실행될 수도 있다.
이상 설명한 바와 같이, 본 발명에 따르면 트랜지스터의 콜렉터 전류 및 MR비의 저하를 회피하면서, 실용화에 적합한 스핀 터널 트랜지스터를 제공할 수 있다.
Claims (9)
- 에미터;상기 에미터에 근접하여 형성된 콜렉터;상기 에미터와 상기 콜렉터 사이에 형성되며, 강자성 재료의 자화 고정층, 강자성 재료의 자화 자유층, 및 강자성 재료의 상기 자화 고정층과 강자성 재료의 상기 자화 자유층 사이의 비자성층을 구비하는 베이스 -상기 자화 고정층은 인가된 자기장에서 실질적으로 고정된 자화를 갖고, 상기 자화 자유층은 자기장 하에서 회전하도록 실질적으로 자유로운 자화를 갖고, 상기 비자성층은 강자성 재료의 상기 자화 자유층과 강자성 재료의 상기 자화 고정층 간의 교환 결합을 해제함- ; 및강자성 재료의 상기 자화 고정층과 상기 에미터 사이, 또는 상기 콜렉터와 강자성 재료의 상기 자화 고정층 사이에 형성되며, 강자성 재료의 상기 자화 고정층 중 인접하는 것과 교환 결합하도록 설치된 반강자성 재료의 터널 장벽층 -강자성 재료의 상기 자화 고정층의 자화는 강자성 재료의 상기 자화 고정층과 반강자성 재료의 상기 터널 장벽층 간의 교환 결합에 의해 고정됨-을 포함하는 스핀 터널 트랜지스터.
- 제1항에 있어서, 상기 반강자성 재료는 코발트 산화물, 철 산화물, 또는 니켈 산화물인 스핀 터널 트랜지스터.
- 제1항에 있어서, 반강자성 재료의 상기 터널 장벽층과 접하여 형성된 비자성 재료의 유전체층을 더 포함하는 스핀 터널 트랜지스터.
- 제1항에 있어서, 상기 자화 고정층은 Fe, Co, Ni, 또는 상기 금속을 포함하는 합금으로 구성되는 그룹으로부터 선택된 금속을 함유하고, 상기 반강자성 재료의 터널 장벽층은 상기 금속의 산화물을 함유하는 스핀 터널 트랜지스터.
- 제1항에 있어서, 반강자성 재료의 상기 터널 장벽층은 상기 자화 고정층과 상기 에미터 사이에 형성되고, 상기 에미터는 반강자성 재료의 상기 터널 장벽층에 접하는 반도체 표면을 갖는 스핀 터널 트랜지스터.
- 제1항에 있어서, 강자성 재료의 상기 자화 자유층에 접하여 형성된 비자성 유전체 재료의 또 다른 터널 장벽층을 더 포함하는 스핀 터널 트랜지스터.
- 에미터;상기 에미터에 근접하여 형성된 콜렉터;상기 에미터와 상기 콜렉터 사이에 형성되며, 강자성 재료의 자화 고정층, 강자성 재료의 자화 자유층, 및 강자성 재료의 상기 자화 고정층과 강자성 재료의 상기 자화 자유층 사이의 비자성층을 구비하는 베이스 -상기 자화 고정층은 인가된 자기장에서 실질적으로 고정된 자화를 갖고, 상기 자화 자유층은 인가된 자기장 하에서 회전하도록 실질적으로 자유로운 자화를 갖고, 상기 비자성층은 강자성 재료의 상기 자화 자유층과 강자성 재료의 상기 자화 고정층 간의 교환 결합을 해제함- ; 및강자성 재료의 상기 자화 고정층과 상기 에미터 사이, 또는 상기 콜렉터와 강자성 재료의 상기 자화 고정층 사이에 형성되며, 강자성 재료의 상기 자화 고정층 중 인접하는 것과 교환 결합하도록 설치된 반강자성 재료의 터널 장벽층 -강자성 재료의 상기 자화 고정층의 자화는 강자성 재료의 상기 자화 고정층과 반강자성 재료의 상기 터널 장벽층 간의 교환 결합에 의해 고정됨-을 포함하는 스핀 터널 트랜지스터를 포함하는 자기 재생 헤드.
- 제7항에 있어서, 상기 콜렉터는 전계 효과 트랜지스터와 전기적으로 결합되고, 상기 스핀 터널 트랜지스터와 상기 전계 효과 트랜지스터는 동일한 기판 상에 형성되는 자기 재생 헤드.
- 제8항에 있어서, 상기 자화 고정층과 자기적으로 결합된 자속 가이드(magnetic flux guide)를 더 포함하는 자기 재생 헤드.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002276636A JP4146202B2 (ja) | 2002-09-24 | 2002-09-24 | スピントンネルトランジスタ、磁気再生ヘッド、磁気情報再生システム、及び磁気記憶装置 |
| JPJP-P-2002-00276636 | 2002-09-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040026623A KR20040026623A (ko) | 2004-03-31 |
| KR100574729B1 true KR100574729B1 (ko) | 2006-04-28 |
Family
ID=32272453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030065776A KR100574729B1 (ko) | 2002-09-24 | 2003-09-23 | 스핀 터널 트랜지스터 및 자기 재생 헤드 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7816746B2 (ko) |
| JP (1) | JP4146202B2 (ko) |
| KR (1) | KR100574729B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6999285B2 (en) * | 2003-10-27 | 2006-02-14 | Hitachi Global Storage Technologies Netherlands B.V. | Spin valve transistor with differential detection and method of making |
| US7492022B2 (en) * | 2004-02-27 | 2009-02-17 | University Of Iowa Research Foundation | Non-magnetic semiconductor spin transistor |
| US7635599B2 (en) * | 2005-09-29 | 2009-12-22 | Hitachi Global Storage Technologies Netherlands B.V. | Three terminal magnetic sensing devices having base lead layers in-plane with collector substrate materials and methods of making the same |
| US8013406B2 (en) * | 2008-01-02 | 2011-09-06 | The Hong Kong University Of Science And Technology | Method and apparatus for generating giant spin-dependent chemical potential difference in non-magnetic materials |
| US9270277B2 (en) * | 2012-06-28 | 2016-02-23 | Northwestern University | Emitter-coupled spin-transistor logic |
| KR200484898Y1 (ko) | 2017-06-13 | 2017-11-06 | 전진숙 | 각도 조절이 되는 감자 칼 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6741494B2 (en) * | 1995-04-21 | 2004-05-25 | Mark B. Johnson | Magnetoelectronic memory element with inductively coupled write wires |
| JP3217703B2 (ja) * | 1995-09-01 | 2001-10-15 | 株式会社東芝 | 磁性体デバイス及びそれを用いた磁気センサ |
| US6069820A (en) * | 1998-02-20 | 2000-05-30 | Kabushiki Kaisha Toshiba | Spin dependent conduction device |
| EP0973169B1 (en) * | 1998-05-13 | 2005-01-26 | Sony Corporation | Element exploiting magnetic material and addressing method therefor |
| US6611405B1 (en) * | 1999-09-16 | 2003-08-26 | Kabushiki Kaisha Toshiba | Magnetoresistive element and magnetic memory device |
| JP2001156357A (ja) * | 1999-09-16 | 2001-06-08 | Toshiba Corp | 磁気抵抗効果素子および磁気記録素子 |
| US6480365B1 (en) * | 1999-12-09 | 2002-11-12 | International Business Machines Corporation | Spin valve transistor using a magnetic tunnel junction |
| GB0006142D0 (en) * | 2000-03-14 | 2000-05-03 | Isis Innovation | Spin transistor |
| JP3462832B2 (ja) * | 2000-04-06 | 2003-11-05 | 株式会社日立製作所 | 磁気抵抗センサ並びにこれを用いた磁気ヘッド及び磁気記録再生装置 |
| JP3682208B2 (ja) * | 2000-06-30 | 2005-08-10 | 株式会社東芝 | スピンバルブトランジスター |
| JP3657875B2 (ja) * | 2000-11-27 | 2005-06-08 | Ｔｄｋ株式会社 | トンネル磁気抵抗効果素子 |
| AU2002225761A1 (en) * | 2000-11-30 | 2002-06-11 | Asm America, Inc. | Thin films for magnetic devices |
| FR2817999B1 (fr) * | 2000-12-07 | 2003-01-10 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif |
| JP3760095B2 (ja) * | 2000-12-14 | 2006-03-29 | 株式会社日立グローバルストレージテクノロジーズ | ２素子型再生センサ、垂直磁気記録再生用薄膜磁気ヘッド及び垂直磁気記録再生装置 |
| JP3890893B2 (ja) * | 2000-12-28 | 2007-03-07 | 日本電気株式会社 | スピントンネル磁気抵抗効果膜及び素子及びそれを用いた磁気抵抗センサー、及び磁気装置及びその製造方法 |
| US6836392B2 (en) * | 2001-04-24 | 2004-12-28 | Hitachi Global Storage Technologies Netherlands, B.V. | Stability-enhancing underlayer for exchange-coupled magnetic structures, magnetoresistive sensors, and magnetic disk drive systems |
| JP4229618B2 (ja) * | 2001-08-29 | 2009-02-25 | Ｔｄｋ株式会社 | 磁気検出素子及びその製造方法 |
| US6707084B2 (en) * | 2002-02-06 | 2004-03-16 | Micron Technology, Inc. | Antiferromagnetically stabilized pseudo spin valve for memory applications |
| JP3699716B2 (ja) * | 2003-09-30 | 2005-09-28 | Ｔｄｋ株式会社 | 磁気ヘッド及びその製造方法、並びに、ヘッドサスペンションアセンブリ及び磁気ディスク装置 |
-
2002
- 2002-09-24 JP JP2002276636A patent/JP4146202B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-23 KR KR1020030065776A patent/KR100574729B1/ko not_active IP Right Cessation
- 2003-09-24 US US10/669,007 patent/US7816746B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7816746B2 (en) | 2010-10-19 |
| JP4146202B2 (ja) | 2008-09-10 |
| JP2004119412A (ja) | 2004-04-15 |
| US20040124484A1 (en) | 2004-07-01 |
| KR20040026623A (ko) | 2004-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100320008B1 (ko) | 스핀 의존 전도 소자 | |
| KR100344030B1 (ko) | 자기 소자, 자기 메모리 디바이스, 자기저항 효과 헤드 및 자기 저장 시스템. | |
| JP3217703B2 (ja) | 磁性体デバイス及びそれを用いた磁気センサ | |
| JP4231506B2 (ja) | 磁性スイッチ素子とそれを用いた磁気メモリ | |
| US6111784A (en) | Magnetic thin film memory element utilizing GMR effect, and recording/reproduction method using such memory element | |
| JP4714918B2 (ja) | スピン注入素子及びスピン注入素子を用いた磁気装置 | |
| JP3679593B2 (ja) | 磁性薄膜素子および磁性薄膜メモリ素子およびその記録再生方法 | |
| US7863700B2 (en) | Magnetoresistive sensor with tunnel barrier and method | |
| US20060007730A1 (en) | Magnetic cell and magnetic memory | |
| JP4076197B2 (ja) | 磁性素子、記憶装置、磁気再生ヘッド、３端子素子、及び磁気ディスク装置 | |
| JP2002118306A (ja) | 磁気抵抗素子および多素子型磁気抵抗素子 | |
| JP2007294710A (ja) | スピン流狭窄層を備えたスピン蓄積素子及び磁気センサ | |
| US8659939B2 (en) | Spin-torque memory with unidirectional write scheme | |
| US20070048485A1 (en) | Magnetoresistive effect element, magnetic head, magnetic storage device and magnetic memory device | |
| JP3556457B2 (ja) | スピン依存伝導素子とそれを用いた電子部品および磁気部品 | |
| JP3977576B2 (ja) | 磁気メモリ装置 | |
| JP2000156531A (ja) | 磁気素子、磁気メモリ装置、磁気抵抗効果ヘッド、磁気ヘッドジンバルアッセンブリ、及び磁気記録システム | |
| JP4040173B2 (ja) | メモリ | |
| US20080247097A1 (en) | Magnetoresistance effect element and magnetic head | |
| US6504197B2 (en) | Magnetic memory element and magnetic memory using the same | |
| JP3344712B2 (ja) | 磁気デバイスのピン止め層 | |
| US20050068690A1 (en) | Magnetoresistance effect element and magnetic head | |
| KR100574729B1 (ko) | 스핀 터널 트랜지스터 및 자기 재생 헤드 | |
| JP3593463B2 (ja) | 強磁性トンネル効果素子およびそれを用いた磁気装置 | |
| JP2001345496A (ja) | 磁気素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100330 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |