KR100558629B1 - 전하 저장을 위한 전극 구성 및 이의 제조 방법 - Google Patents

전하 저장을 위한 전극 구성 및 이의 제조 방법 Download PDF

Info

Publication number
KR100558629B1
KR100558629B1 KR1020037010914A KR20037010914A KR100558629B1 KR 100558629 B1 KR100558629 B1 KR 100558629B1 KR 1020037010914 A KR1020037010914 A KR 1020037010914A KR 20037010914 A KR20037010914 A KR 20037010914A KR 100558629 B1 KR100558629 B1 KR 100558629B1
Authority
KR
South Korea
Prior art keywords
electrode
trench
dielectric
substrate
layer
Prior art date
Application number
KR1020037010914A
Other languages
English (en)
Other versions
KR20040011466A (ko
Inventor
마티아스 골드바흐
토마스 헤크트
Original Assignee
인피니온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니온 테크놀로지스 아게 filed Critical 인피니온 테크놀로지스 아게
Publication of KR20040011466A publication Critical patent/KR20040011466A/ko
Application granted granted Critical
Publication of KR100558629B1 publication Critical patent/KR100558629B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 기판(401)에 제공된 트렌치의 벽을 따라 구현되고, 제1 및 제2 유전체(104; 405, 409)에 의해 양쪽의 트렌치에 전기적으로 절연되어 있는 외부 트렌치 전극(202, 406); 제2 유전체(104; 409)에 의해 절연되고, 외부 트렌치 전극(201; 406)에 대한 대향 전극으로서 역할을 하는 내부 트렌치 전극(201; 410); 및 트렌치 외부의 제1 유전체(104; 405)에 의해 절연되고, 외부 트렌치 전극(202; 406)에 대한 대향 전극으로서의 역할을 하고, 트렌치의 상부 영역에서 내부 트렌치 전극(201; 410)에 연결된 기판 전극(201; 403)을 구비하는 전하 저장용 전극 구성에 관한 것이다.
기판, 트렌치, 유전체, 트렌치 전극, 대향 전극, 전하 저장용 전극

Description

전하 저장을 위한 전극 구성 및 이의 제조 방법{ELECTRODE ARRANGEMENT FOR CHARGE STORAGE, AND CORRESPONDING FABRICATION METHOD}
본 발명은 기판에 제공된 트렌치의 벽을 따라 형성되고, 제1 및 제2 유전체에 의해 양쪽의 트렌치에 전기적으로 절연되어 있는 외부 트렌치 전극; 제2 유전체에 의해 트렌치 내에 절연되고, 외부 트렌치 전극에 대한 대향 전극으로서 역할을 하는 내부 트렌치 전극; 및 트렌치 외부의 제1 유전체에 의해 절연되고, 외부 트렌치 전극에 대한 대향 전극으로서의 역할을 하고, 트렌치의 상부 영역에서 내부 트렌치 전극에 연결된 기판 전극을 구비하는 전하 저장용 전극 구성의 제조 방법에 관한 것이다.
이와 같은 종류의 전극 구성은 Japan vol. 010, No. 221 (E-424) (1986년 8월 2일)(1986-08-02) & JP 61 056445 A (도시바 코포레이션) (1986년 3월 22일)(1986-03-22)이 특허요약서로부터 공지되어 있다.
USA-A5,985,729호는 트렌치에 제공되는, 하부 트렌치 영역 내의 기판 전극에 접속된, 전극 플러그를 구비한 전하 저장용 전극 구성을 개시하고 있다. 유전체에 의해 절연되는 접혀진(folded) 대향 전극들이 트렌치에 제공된다.
다이나믹 랜덤 액세스 메모리의 경우, 저장 캐패시터와 선택 트랜지스터(select transistor)를 실질적으로 구비하고, 다이나믹 랜덤 액세스 메모리에서 회로 구성의 비트 라인에 저장 전극을 연결하는 1-트랜지스터 셀들이 이용된다.
집적 밀도의 증가는, 예를 들어 다이나믹 랜덤 액세스 메모리에 사용되는 구성요소의 크기의 감소와 연관되어 있고, 따라서 1-트랜지스터 셀의 크기도 또한 감소시킬 필요가 있다. 셀의 크기를 감소시키게 되면, 캐패시터의 크기가 감소하게 되어 결국 저장되는 전하가 감소되는 결과가 된다.
종래의 저장 캐패시터는 그중에서도 트렌치 캐패시터로서 형성, 즉 트렌치가 기판층에 에칭되고, 유전체 및 저장 전극, 예를 들어 도핑된 폴리실리콘이 유입된다. 사용된 대향 전극은 예를 들어 도핑된 실리콘 기판(매립 플레이트(buried plate))이다.
도 3은 종래 기술에 따라 트렌치 캐피시터를 도시한다. 이 경우, 트렌치형 기판 전극(301)이 기판 연결 소자(107)에 연결된다. 충전 전극(filling electrode)(302)은 선택 트랜지스터(105)의 드레인 단에 연결된다. 선택 트랜지스터(105)의 소스 단은 전극 연결 소자(106)에 연결된다. 선택 트랜지스터(105)는 선택 트랜지스터(105)의 게이트 단을 거쳐 구동되고, 충전재 전극(302)을 비트 라인(도시되지 않음)에 연결한다.
도 3에 도시된 예에서, 충전 전극(302)은 양의 극성을 가지고 있어서, 양전하 유닛(204)이 충전 전극(302) 위에 놓이게 된다. 따라서, 음 전하 유닛(203)이 기판 전극(301) 위에 형성된다. 따라서 저장가능한 총 전하는 유전체(104)의 두께, 전극 표면적 및 재료의 유전 상수에 의존한다.
저장 용량을 증가시키기 위해, 흔히 유전체의 두께를 감소시키고 있다. 유전체의 두께는 누설 전류를 피하기 위해 임의로 감소될 수 없다. 특히 저장 캐패시터의 전극 구성의 표면적을 변화시키므로서, 저장 캐패시턴스의 크기를 변화시킬 수 있다.
따라서, 종래의 전극 구성의 단점은, 랜덤 액세스 메모리의 피쳐 크기(feature size)를 감소시키는 경우, 캐패시터 표면적, 결국 저장 캐패시터의 캐패시턴스가 감소한다는 것이다.
따라서,본 발명의 목적은 저장 캐패시터의 액티브한 표면적(active surface area)의 크기가 증가하는 방식으로 설계되는 전자 저장용 전극 구성의 제조 방법을 제공하는 것이다.
이 목적은 청구항 제1항에 따른 방법에 의해 달성된다.
삭제
따라서 본 발명에 따른 전극 구성은, 다이나믹 랜덤 액세스 메모리의 저장 캐패시터의 액티브한 표면적이 증가한다는 장점을 갖는다.
본 발명에 따른 전극 구성 및 전극 구성을 형성하기 위한 방법의 다른 장점은, 다이나믹 랜덤 액세스 메모리에서 저장 캐패시터의 캐패시턴스를 증가시키지 않고 보다 작은 피쳐 크기를 달성할 수 있다는 사실에 있다.
더우기, 본 발명에 따른 전극 구성, 및 전하 저장용 전극 구성을 형성하기 위한 본 발명에 따른 방법에서는, 유전체의 두께를 감소시킬 필요가 없다는 장점이 있다.
바람직하게 본 발명은 누설 전류 밀도의 증가를 피한다.
본 발명의 특징은, 저장될 수 있는 전하가 크게 증가하는, 접혀진(folded) 저장 전극에 기초한 전하 저장용 전극 구성이다.
종속 청구항들은 본 발명의 대응하는 요지에 바람직한 개선점을 제공한다.
본 발명의 예시적인 실시예가 도면에 예시되고, 다음에 오는 상세한 설명에서 보다 상세히 설명된다.
도 1은 본 발명의 원리를 예시하기 위한 평탄 저장 캐패시터를 도시하는 도면,
도 2는 본 발명의 한 예시적인 실시예에 따른 접혀진 저장 전극 및 중간 전극을 갖는 저장 캐패시터를 도시하는 도면,
도 3은 종래의 저장 캐패시터를 도시하는 도면, 및
도 4는 전하 저장용의 본 발명에 따른 전극 구성의 제조에 관련된 단계들을 도시하는 단면도.
도 1은 본 발명의 원리를 예시하기 위한 평탄 저장 캐패시터를 도시하는 도면이다.
도 1에 도시된 전극 구성의 경우, 평탄한 기판(101)에는 기판층(102)이 제공된다. 저장 캐패시터를 형성하기 위해, 홀(hole)이 기판층(102)내에 에칭된 후, 유전체(104) 및 저장 전극(103)으로 채워진다.
저장 전극(103)에의 대향 전극은, 예를 들어 도핑된 폴리실리콘으로 구성된 기판(101)에 의해 제공된다. 저장 전극(103)은 선택 트랜지스터(105)의 드레인 단에 연결된다. 선택 트랜지스터(105)의 소스 단은 전극 연결 소자(106)에 연결된다. 기판(101)은 기판 연결 소자(107)에 연결된다. 이와 같이, 저장 캐패시터로서 설계된 메모리 셀이 선택 트랜지스터(105)의 드레인 단을 거쳐 구동되는 것이 가능하다.
본 발명이 기초하고 있는 문제를 도 1에 도시된 전극 구성을 참조하여 설명한다.
미래의 기술 발전을 위해 저장 밀도를 더욱 증가시키기 위해, 마이크로기술에 의해 제조되는 구성의 피처 크기(feature size)가 일정하게 감소되어, 저장 캐피시터의 액티브한 표면적의 크기가 감소하게 된다. 이에 연관된 저장 전하의 감소를 보상하기 위해서는, 저장 캐패시터의 캐패시턴스를 증가시킬 필요가 있다.
이는, 예를 들어 유전체(104)의 두께를 감소시키므로서 달성될 수 있다. 그러나, 유전체(104)의 두께의 감소로 누설 전류가 급격히 증가하게 되어, 결국 메모리 셀에 저장된 정보가 손실되는 결과가 된다.
도 2는 접혀진(folded) 저장 전극(201)(기판 전극, 내부 트렌치 전극) 및 중간 전극(202)을 갖는 저장 캐패시터를 도시한다.
도 1에 도시된 저장 캐패시터의 평탄한 구성은 전극 형태로서 평탄한 형태로부터 변하는 형태를 선택하므로서 본 발명에 따라 변할 수 있다.
도 2에 도시된 전하 저장용 전극 구성의 경우, 접혀진 저장 전극(201)이 제 공되고, 도 2는 단면도를 도시한다. 접혀진 저장 전극(201)에의 대향 전극은 선택 트랜지스터(105)의 드레인 단에 연결된 대응하는 형태를 갖는 중간 전극(202)에 의해 형성된다. 선택 트랜지스터(105)의 소스 단은 전극 연결 소자(106)에 연결되는 한편, 접혀진 저장 전극은 기판 연결 소자(107)에 연결된다. 저장 캐패시터로서 설계된 메모리 셀은 선택 트랜지스터(105)의 게이트 단을 거쳐 구동될 수 있다.
예로서 도 2에 도시된 예시적인 구성에서, 중간 전극(202)에 양 전위가 존재하여, 양 전하 유닛이 그곳에 놓이는 한편, 예로서 음 전위가 접혀진 저장 전극(201)에 존재하여, 음 전하 유닛(203)가 그곳에 놓이게 된다.
도 2에 도시된 바와 같이, 음 및 양 전가 유닛에 의해 구성되는 저장된 총 전하는 도 3에 도시된 종래의 트렌치-저장 캐패시터 구성에 비교하여 약 2배이다. 본 발명에 따른 전극 구성의 예시적인 실시예에서는, 따라서 저장 캐패시터 캐패시턴스가 저장 캐패시터의 액티브한 표면적이 증가한다는 사실에 의해 유지된 채 보다 작은 피처 크기를 달성하는 것이 가능하다.
본 명세서에서, 본 발명에 따른 전극 구성의 예시적인 실시예는 유전체의 두께를 감소시킬 필요가 없다는 것과, 결국 누설 전류 밀도가 증가하지 않는다는 것을 알아야 한다. 본 발명의 예시적인 실시예에서, 유전체의 두께는 전형적으로 5㎚인 한편, 중간 전극의 두께는 10-20㎚이다. 중간 전극은, 예를 들어, 도핑된 폴리실리콘 또는 금속으로 구성될 수 있다. 따라서, 중간 전극(202) 및 두개의 유전체층(104)의 증착 후에, 90㎚의 직경을 갖는 "트렌치 캐패시터" 전극 구성을 위한 전체적인 결과는 약 30-50㎚의 직경을 갖는 충전 영역(filling region)이다.
다음에 오는 테스트는 도 4a 내지 도 4i에 도시된 방법 단계들을 보다 상세히 설명할 것이다. 도 4a 내지 도 4i는 본 발명에 따른 전하 저장용의 전극 구성을 제조하는 것과 관련된 단계들을 도시하는 단면도이다. 이들 도면은 전하 저장을 위한 본 발명에 따른 전극 구성을 제조하기 위한 방법을 구성하는 개별적인 제조 단계들을 도시한다.
도 4a는 상호 인접하고 (DT 에칭 = 딥 트렌치 에칭(deep trench etching)) 제1 질화물층(402)으로 덮여있는 기판 재료(401)내에 수직으로 에칭되는 두개의 트렌치(DT)를 도시한다. 도 4a 내지 도 4i는 메모리 셀을 형성하는 인접하는 두개의 저장 캐패시터를 관통하는 단면도라는 것을 알아야 한다.
다음에, 도 4b에 도시된 바와 같이, 전극 플레이트(403)가 "매립 플레이트" 도핑에 의해, 특히 As 글래스로부터의 아웃디퓨젼(outdiffusion) 또는 가스 상 도핑(gas phase doping)에 의해 전극 표면으로서 만들어진다.
산화물 칼라층(oxide collar layer)(404)가 제1 질화물층(402)과 전극 플레이트(403) 사이의 트렌치의 내벽에 도포된다. 선택적으로, 이 산화물 칼라층은 또한 매립 형태로 집적될 수 있어, 덮이지 않은 산화물층이 트렌치의 내벽과 같은 높이가 된다.
다음의 제조 단계에서는, 도 4c에 도시된 바와 같이, 제1 유전체층(405)이 트렌치의 내면에 도포되어, 저장 캐패시터로서 형성될 전극 구성용 유전체로서의 작용을 한다.
더우기, 예를 들어 폴리실리콘 또는 금속으로 구성될 수 있는 전극층(406)이 증착된다.
도 4d에 도시된 바와 같이, 다음의 제조 단계는 마스크층(407)의 형태로 리소그래피 마스크를 도포하는 것을 포함하는데, 이 마스크층(407)은 두개의 트렌치 사이의 중심부에서 떨어져 있는 전체 면적을 마스크하고, 도 4d의 마스크되지 않은 영역은 마스크층(407) 사이에 중심으로 덮이지 않은 영역이다. 게다가, 도 4d로부터 유기 ARC(비반사 코팅)층(408)이 트렌치에 도입될 수 있다.
마지막으로, 도 4e에 도시된 바와 같이, 비반사 코팅층(408)이 개방되어, 두개의 트렌치 사이의 중심 영역에 있는 전극층(406), 유전체층(405) 및 산화물 칼라층(404)가 에칭될 수 있게 한다. 만일 적합하다면, 전극층(406)은 유전체층(405)을 덮지 않도록 하기 위해 중심 영역에서 습식 화학 수단에 의해 더욱 에칭되어, 도 4e에 도시된 바와 같이 유전체층(405)이 전극 위로 돌출하게 할 필요가 있을 수 있다.
마지막으로, 도 4f에 도시된 제조 단계에서, 유기 ARC의 제거 후에, 제2 유전체층(409)이 증착된다. 이 제2 유전체층(409)은 이제 모든 노출된 표면을 덮는다.
다음에, 도 4g에 도시된 바와 같이, 충전(filling) 전극층(410)이 도시된 두개의 트렌치에 도포되어 에치 백되는데, 이때 충전 전극층(410)은 전극 플레이트(403) 및 전극층(406) 이외에 제3 전극층으로서 사용된다.
다음 제조 단계에서는, 도 4h에 도시된 바와 같이, 제2 산화물층(411)이 충전 전극층(410) 상의 채워진 트렌치 위 및/또는 제2 유전체층(409)의 일부 위에 증 착되고 에치 백된다. 제2 산화물층(411)은 또한 예를 들어, HDP(고밀도 플라즈마) 공정에 의해 증착될 수 있다는 것을 알아야 한다.
도 4h에 유사하게 도시된 바와 같이, 두개의 트렌치 위의 중심 영역에 개방되어 있는 제2 질화물층(412)이 마스크로서 증착된다.
마지막으로, 도 4i에 도시된 최종 제조 단계에서는, 전극 플레이트(403)의 영역에서 제2 유전체층(409)을 제거한 채, 제2 산화물층(411)이 마스크되지 않은 영역에서 건식 화학 수단에 의해 제거되어, 유사하게 HDP 증착에 의해 충전 전극층(410)(폴리실리콘)의 후속적인 증착이 가능하게 된다.
폴리실리콘의 증착 이전에 변위의 전파를 피하기 위해 얇은 (약 1㎚) 질화물층을 선택적으로 증착할 수 있다.
이와 같이, 충전 전극층(410)으로 채워진 두개의 트렌치는 제2 산화물층(411) 밑에서 전기적으로 연결된다. 마지막으로 결과로 나타나는 구조를 HDP 산화물로 채운다.
결국 도 2에 다이어그램으로 도시한 바와 같이 전하 저장을 위한 전극 구성이 완성된다.
도시된 전국 구성, 구조 및 단자들은 순전히 예로서 도시되었고, 도시된 크기 및/또는 크기 비율에 제한되어 있지 않다.
비록 본 발명이 바람직한 예시적인 실시예에 기초하여 위에 설명되었지만, 본 발명은 이들 실시예에 제한되어 있지 않고 그 보다는 무수히 많은 방법으로 수정될 수 있다.

Claims (6)

  1. 전하 저장용 전극 구성의 제조 방법에 있어서,
    상기 전하 저장용 전극 구성은:
    a) 기판(401)에 제공된 트렌치의 벽을 따라 형성되고, 제1 및 제2 유전체(405, 409)에 의해 양쪽의 트렌치에 전기적으로 절연되어 있는 외부 트렌치 전극(406);
    b) 상기 제2 유전체(409)에 의해 트렌치 내에 절연되고, 상기 외부 트렌치 전극(406)에 대한 대향 전극으로서 역할을 하는 내부 트렌치 전극(410); 및
    c) 상기 트렌치 외부의 상기 제1 유전체(405)에 의해 절연되고, 상기 외부 트렌치 전극(406)에 대한 대향 전극으로서의 역할을 하고, 상기 트렌치의 상부 영역에서 상기 내부 트렌치 전극(410)에 연결된 기판 전극(403)
    을 구비하며,
    상기 방법은:
    a) 상기 기판(401) 인접하는 트렌치를 형성하는 단계;
    b) 하부 트렌치 영역에 상기 기판 전극(403)을 제공하는 단계;
    c) 상부 트렌치 영역에 산화물 칼라층(collar layer)(404)을 제공하는 단계;
    d) 상기 제1 유전체(405)를 도포하는 단계;
    e) 상기 제1 유전체(405) 상에 상기 외부 트렌치 전극(406)에 대응하는 제1 전극층을 제공하는 단계;
    f) 인접하는 트렌치 쌍들 간의 중심 영역에서 상기 기판 전극(403) 위의 부상기 제1 전극층(406), 상기 제1 유전체(405), 상기 산화물 칼라층(404), 및 상기 기판(401)을 제거하는 단계;
    g) 상기 제2 유전체(409)를 도포하는 단계;
    h) 상기 내부 트렌치 전극(410)에 대응하는 제2 전극층을 상기 트렌치 내에 유입시키는 단계; 및
    i) 상기 내부 트렌치 전극(410)을 연결하여 인접하는 트렌치의 쌍들 간의 상기 제2 전극층 사이에 전기적 연결을 제공하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 제1 및 제2 유전체(405, 409)의 일정한 두께가 상기 트렌치에 제공되는 방법.
  3. 제1항 또는 제2항에 있어서, 상기 내부 트렌치 전극(410) 및/또는 상기 외부 트렌치 전극(406)은 도핑된 폴리실리콘으로 만들어지는 방법.
  4. 제1항 또는 제2항에 있어서, 상기 내부 트렌치 전극(410) 및/또는 상기 외부 트랜치 전극(410)은 금속으로 만들어지는 방법.
  5. 제1항 또는 제2항에 있어서, 상기 내부 트렌치 전극(410) 및/또는 상기 외부 트랜치 전극(410)은 금속 질화물로 만들어지는 전하 저장용 전극 구성.
  6. 삭제
KR1020037010914A 2001-02-21 2002-02-20 전하 저장을 위한 전극 구성 및 이의 제조 방법 KR100558629B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10108290A DE10108290A1 (de) 2001-02-21 2001-02-21 Elektroanordnung zur Ladungsspeicherung
DE10108290.8 2001-02-21
PCT/EP2002/001800 WO2002067330A2 (de) 2001-02-21 2002-02-20 Elektrodenanordnung zur ladungsspeicherung und entsprechendes herstellungsverfahren

Publications (2)

Publication Number Publication Date
KR20040011466A KR20040011466A (ko) 2004-02-05
KR100558629B1 true KR100558629B1 (ko) 2006-03-13

Family

ID=7674956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037010914A KR100558629B1 (ko) 2001-02-21 2002-02-20 전하 저장을 위한 전극 구성 및 이의 제조 방법

Country Status (7)

Country Link
US (1) US6821861B1 (ko)
EP (1) EP1364408B1 (ko)
JP (1) JP2004527111A (ko)
KR (1) KR100558629B1 (ko)
DE (2) DE10108290A1 (ko)
TW (1) TW526609B (ko)
WO (1) WO2002067330A2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI278069B (en) * 2005-08-23 2007-04-01 Nanya Technology Corp Method of fabricating a trench capacitor having increased capacitance
JP2011243960A (ja) * 2010-04-21 2011-12-01 Elpida Memory Inc 半導体装置及びその製造方法
CN103474479B (zh) * 2012-06-08 2016-09-07 上海华虹宏力半导体制造有限公司 垂直mim电容及其制造方法
US9559158B2 (en) 2015-01-12 2017-01-31 The Hong Kong University Of Science And Technology Method and apparatus for an integrated capacitor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH079944B2 (ja) * 1984-07-30 1995-02-01 株式会社東芝 半導体メモリ装置
JPS6156445A (ja) * 1984-08-28 1986-03-22 Toshiba Corp 半導体装置
JPH01287956A (ja) * 1987-07-10 1989-11-20 Toshiba Corp 半導体記憶装置およびその製造方法
US5047815A (en) * 1988-08-18 1991-09-10 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device having a trench-stacked capacitor
JP3037509B2 (ja) * 1992-08-04 2000-04-24 新日本製鐵株式会社 半導体記憶装置の製造方法
KR100206885B1 (ko) * 1995-12-30 1999-07-01 구본준 트렌치 캐패시터 메모리셀 제조방법
EP0862207A1 (de) * 1997-02-27 1998-09-02 Siemens Aktiengesellschaft Verfahren zur Herstellung eines DRAM-Grabenkondensators
TW388123B (en) * 1997-09-02 2000-04-21 Tsmc Acer Semiconductor Mfg Co Method of producing DRAM capacitance and structure thereof
US6417063B1 (en) * 2000-06-22 2002-07-09 Infineon Technologies Richmond, Lp Folded deep trench capacitor and method

Also Published As

Publication number Publication date
WO2002067330A3 (de) 2003-03-20
JP2004527111A (ja) 2004-09-02
EP1364408A2 (de) 2003-11-26
KR20040011466A (ko) 2004-02-05
EP1364408B1 (de) 2007-05-16
TW526609B (en) 2003-04-01
DE50210157D1 (de) 2007-06-28
DE10108290A1 (de) 2002-09-12
US6821861B1 (en) 2004-11-23
WO2002067330A2 (de) 2002-08-29

Similar Documents

Publication Publication Date Title
US5869382A (en) Structure of capacitor for dynamic random access memory and method of manufacturing thereof
KR930002292B1 (ko) 반도체 장치 및 그 제조방법
US6885542B2 (en) Capacitor structure
KR940009616B1 (ko) 홀 캐패시터 셀 및 그 제조방법
US5874757A (en) Dual-packed capacitor DRAM cell structure
US6440813B2 (en) Process of manufacturing a DRAM cell capacitor having increased trench capacitance
US5665626A (en) Method of making a chimney capacitor
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
KR100558629B1 (ko) 전하 저장을 위한 전극 구성 및 이의 제조 방법
US20070134871A1 (en) Memory chip having a memory cell with low-temperature layers in the memory trench and fabrication method
US5604148A (en) Process of fabricating stacked capacitor configuration for dynamic random access memory
US5849617A (en) Method for fabricating a nested capacitor
JP3120462B2 (ja) 半導体集積回路装置及びその製造方法
US5866454A (en) Method of fabricating a capacitor structure for a dynamic random access memory cell with cellular voids
GB2336716A (en) DRAM cell capacitor and method for fabricating thereof
JP3608324B2 (ja) 半導体記憶装置の製造方法
KR20010070057A (ko) 반도체 기억 장치 및 그 제조 방법
KR0120953B1 (ko) 반도체소자의 캐패시터 및 그의 제조방법
KR19990005450A (ko) 반도체 메모리 장치 제조 방법
KR100308640B1 (ko) 코어형트랜치캐패시터및그제조방법
JPH0846155A (ja) 半導体装置の製造方法
KR20030057598A (ko) 반도체 메모리소자의 커패시터 형성방법
KR20040007151A (ko) 커패시터 제조방법
KR20010004279A (ko) 반도체 소자의 전하저장전극 형성 방법
KR19990088098A (ko) 반도체장치에서캐퍼시터의구조및캐퍼시터구조를형성하는방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130222

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150220

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee