KR100540730B1 - 인화 붕소계 반도체 소자 및 그 제조 방법 - Google Patents

인화 붕소계 반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100540730B1
KR100540730B1 KR1020037010674A KR20037010674A KR100540730B1 KR 100540730 B1 KR100540730 B1 KR 100540730B1 KR 1020037010674 A KR1020037010674 A KR 1020037010674A KR 20037010674 A KR20037010674 A KR 20037010674A KR 100540730 B1 KR100540730 B1 KR 100540730B1
Authority
KR
South Korea
Prior art keywords
boron
based semiconductor
boron phosphide
phosphorus
type
Prior art date
Application number
KR1020037010674A
Other languages
English (en)
Other versions
KR20030083713A (ko
Inventor
다까시 우다가와
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001381988A external-priority patent/JP2003188105A/ja
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20030083713A publication Critical patent/KR20030083713A/ko
Application granted granted Critical
Publication of KR100540730B1 publication Critical patent/KR100540730B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/935—Gas flow control

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)

Abstract

단결정 기판 위에, 붕소(B)의 빈 격자점(베이컨시)을 점유하는 인(P)과, 인의 베이컨시를 점유하는 붕소가 존재하고 있으며, 붕소와 인을 구성 원소로서 포함하는 인화 붕소(BP)계 반도체층을 구비한 인화 붕소계 반도체 소자를 제공한다. 상기 인화 붕소계 반도체 소자는 붕소의 베이컨시를 점유하는 인의 원자 농도보다 높은 농도로, 인의 베이컨시를 점유하는 붕소를 포함하며, 제 Ⅱ족 원소 또는 제 Ⅳ족 원소의 p형 불순물이 첨가된 p형의 인화 붕소계 반도체층을 포함한다.
LED, 인화 붕소계(boron phosphide(BP)-based) 반도체층, 섬아연광(zinc-blend), 울츠광(wurtzite), 황화아연광(sphalerite)

Description

인화 붕소계 반도체 소자 및 그 제조 방법{BORON PHOSPHIDE-BASED SEMICONDUCTOR DEⅥCE AND PRODUCTION METHOD THEREOF}
[관련 출원의 기재]
본 출원은 미국 가출원 제60/343,233호(2001.12.31 출원)에 대해 35 U.S.C. §119(e)(1)에 의거한 권리를 주장한다.
본 발명은, p형 또는 n형 도전성 또는 고저항의 인화 붕소계(boron phosphide-based) 반도체층을 이용하여 인화 붕소계 화합물 반도체 소자를 제조하기 위한 기술에 관한 것이다.
종래에는, 인화 붕소(BP)는 Ⅲ-Ⅴ족 화합물 반도체의 일종으로서 알려져 왔다(Iwao Teramoto, Handotai Device Gairon(Introduction to Semiconductor Devices), page 28, Baifukan(March 30, 1995) 참조). 인화 붕소는, 필립스 이온 결합도(Philips ionicity)(=δ)가 0.006으로 작고 거의 공유 결합성(covalent bonding)의 반도체이다(Phillips, Handotai Ketsugo Ron(Bonds and Bands in Semiconductors), 3rd imp., page 51, Yoshioka Shoten(July 25, 1985) 참조). 또한, 인화 붕소는 입방체의 섬아연광(zinc-blend)형 결정이기 때문에(상기 Handotai Device Gairon(Introduction to Semiconductor Device), page28 참조), 질화 갈륨(gallium nitride)(GaN) 등의 육방체 울츠광(wurtzite)형 반도체 결정과는 달리, 가전자대(valence band)가 축퇴(degenerated)되어 있다(Toshiaki Ikoma and Hideaki Ikoma, Kagobutsu Handotai no Kiso Bussei Nyumon(Guide for Physical Properties of Compound Semiconductor), 1st ed., pp. 14-17, Baifukan(September 10, 1991) 참조). 이 때문에, 인화 붕소는 기본적으로, 예를 들면 이온 결합도(δ)를 0.500으로 높게 한 울츠광(wurtzite) 결정형의 GaN과 비교하여, p형의 전도층을 쉽게 얻을 수 있다(상기 Handotai Ketsugo Ron(Bonds and Bands in Semiconductors), page 51 참조).
종래에는, p형의 인화 붕소 반도체층은, 예를 들면 레이저 다이오드(LD)에 서의 전극을 설치하기 위한 콘택층으로서 이용되었다(일본 특허 공개 평10-242567호 공보 참조). 또한, p형 인화 붕소층을 비화 갈륨(gallium arsenide)(GaP), 탄화 규소(silicon carbide)(SiC), 또는 GaN 단결정 기판 위에 완충층으로서 구비하고 있는 적층 구조체로부터 LD 또는 발광 다이오드(LED)를 제조하는 기술이 공지되어 있다. 또한, p형 불순물을 첨가한 인화 붕소와 질화 알루미늄·갈륨(aluminum gallium nitride)(AlxGa1-xN: 0≤X≤1)과의 혼합 결정(mixed crystal)을 발광층으로서 사용하여 발광 소자를 구성하는 종래예도 있다(일본 특허 공개 평2-275682호 공보 참조). 종래 기술에서는, p형의 인화 붕소층은, 마그네슘(Mg) 또는 아연(Zn)을 p형 불순물로 사용한 유기 금속 기상 성장법(MOCVD)에 따라서 형성되었다(USP 6,069,021호 공보 참조).
그러나, 불순물을 의도적으로 첨가하지 않은, 소위 비도핑(undope) 인화 붕소에서는, 붕소의 베이컨시(vacancy)를 점유하는 인이 존재할 가능성이 지적되고 있다(Katsufusa Shone, Cho LSI Jidai no Handotai Gijutsu 100 Shu(100 Collections of Semiconductor Technique in VLSI Generation)[Ⅲ], Ohmu Sha(April 1, 1982), Electronics Library 18, pp. 86-87, appendix of "Denshi Zasshi Electronics(Electric Journal Electronics)", Vol.27, No.4(April, 1982) 참조). 반대로, 인의 베이컨시를 점유하는 붕소의 존재 가능성도 시사되고 있다(상기 Cho LSI Jidai no Handotai Gijutsu(Semiconductor Technique in VLSI Generation)[Ⅲ], pp. 86-87 참조). 바꾸어 말하면, 붕소의 정규의 격자 위치를 점유하는 인 원자가 존재할 가능성이 시사되고 있다. 또한, 인의 베이컨시를 점유하는 붕소의 존재 가능성이 시사되고 있다. 입방체 섬아연광(zinc-blend)형 인화 붕소의 정규의 격자 위치를 점유하는 인은 도너(donor)로서 작용하는 것으로 생각된다(상기 Cho LSI Jidai no Handotai Gijutsu(Semiconductor Technique in VLSI Generation)[Ⅲ], pp. 86-87 참조). 반대로, 인의 정규의 격자 위치를 점유하는 붕소는 억셉터(acceptor)로서 작용하는 것으로 생각된다(상기 Cho LSI Jidai no Handotai Gijutsu(Semiconductor Technique in VLSI Generation)[Ⅲ], pp. 86-87 참조).
상기와 같이, 인화 붕소층에는, 안티 사이트(anti-site)를 함유하고 있을 가능성이 시사되고 있다(Hideaki Ikoma and Toshiaki Ikoma, Kagobutsu Handotai no Kiso Bussei Nyumon(Guide for Basic Physical Properties of Compound Semiconductor), 1st ed., page 141, Baifukan(September 10, 1991) 참조). 안티 사이트 결함은, 구성 원소의 붕소(B) 및 인(P)에 관계되는 결함이기 때문에, 다량으로 존재하게 된다. 따라서, 예를 들면 도너로서 작용하는 것으로 생각되는 붕소의 빈 격자점(vacant lattice point)을 점유하는 인이 다량으로 존재하는 상태에서, p형 불순물을 도핑해도, p형의 전도성을 나타내는 BP 층이 항상 안정적으로 얻어질 수는 없다. 구체적으로, 이온 결합성이 큰, 예를 들면 비화 갈륨(GaAs: δ=0.310)이나 질화 갈륨(GaN: δ=0.500) 등의 통상의 Ⅲ-V족 화합물 반도체와는 달리, p형 또는 n형 불순물을 단순하게 첨가하는 것만으로는, 예를 들면 저항율이 작은 제어된 p형 또는 n형 인화 붕소계 반도체층을 안정적으로 얻을 수는 없다.
더구나, p형 또는 n형 불순물의 첨가에 따르는, 예를 들면 붕소 베이컨시의 생성에 미치는 영향이 아직 명확하지 않다. 이 때문에, 안티 사이트 결함의 농도 변화를 억제할 수 있고, 원하는 저항율의 p형 또는 n형 인화 붕소계 반도체층을 안정적으로 얻기에 적합한 p형 또는 n형 불순물은 제시되지 않았다. 본 발명은, 상기한 종래 기술의 문제를 극복하기 위해 이루어진 것으로, 이온 결합성이 작고 공유 결합성이 강한 Ⅲ-Ⅴ족 화합물 반도체에서, 특히 n형 또는 p형의 인화 붕소계 반도체층을 획득함에 있어서, 안티 사이트 결함의 상대 농도를 고려하여, n형 또는 p형 불순물을 첨가하여, 예를 들면 정밀하게 제어된 캐리어 농도의 n형 또는 p형의 인화 붕소계 반도체층을 안정적으로 획득하기 위한 기술적 수단을 제공하는 것을 목적으로 한다. 또한, 본 발명은, 예를 들면 원하는 저항을 갖는 n형 또는 p형의 인화 붕소계 반도체층을 이용하여 제조한 발광 소자 등의 인화 붕소계 반도체 소자를 제공하는 것을 목적으로 한다.
본 발명은, 붕소와 인을 구성 원소로서 포함하는 인화 붕소(BP)계 반도체층 -상기 반도체층에는 붕소(B)의 빈 격자점(베이컨시)을 점유하는 인(P)과, 인의 베이컨시를 점유하는 붕소가 존재함-을 갖는 단결정 기판을 포함하는 인화 붕소계 반도체 소자에 있어서, 하기의 (1) 내지 (4) 항목에 기재된 특징을 갖는 인화 붕소계 반도체 소자를 제공한다.
(1) 붕소의 베이컨시를 점유하는 인의 원자 농도보다 높은 농도로, 인의 베이컨시를 점유하는 붕소를 포함하며, 제 Ⅱ족 원소 또는 제 Ⅳ족 원소의 p형 불순물이 첨가된 p형의 인화 붕소계 반도체층을 갖는 것을 특징으로 하는 인화 붕소계 반도체 소자.
(2) 인의 베이컨시를 점유하는 붕소의 원자 농도보다 높은 농도로, 붕소의 베이컨시를 점유하는 인을 포함하며, 제 Ⅳ족 원소 또는 제 Ⅵ족 원소의 n형 불순물이 첨가된 n형의 인화 붕소계 반도체층을 갖는 것을 특징으로 하는 인화 붕소계 반도체 소자.
(3) 붕소의 베이컨시를 점유하는 인의 원자 농도보다 높은 농도로, 인의 베이컨시를 점유하는 붕소를 포함하며, 제 Ⅱ족 원소의 p형 불순물이 첨가된 p형의 인화 붕소계 반도체층과, 인의 베이컨시를 점유하는 붕소의 원자 농도보다 높은 농도로, 붕소의 베이컨시를 점유하는 인을 포함하며, 제 Ⅳ족 원소의 n형 불순물이 첨가된 n형의 인화 붕소계 반도체층을 양방 갖는 것을 특징으로 하는 상기 (1) 또는 (2) 기재의 인화 붕소계 반도체 소자.
(4) p형 불순물로서 첨가하는 제 Ⅱ족 원소가, 아연(Zn), 카드뮴(Cd) 및 수 은(Hg)으로부터 선택된 적어도 하나이고, n형 불순물로서 첨가하는 제 Ⅳ족 원소가 주석(Sn)인 것을 특징으로 하는 상기 (3) 기재의 인화 붕소계 반도체 소자.
또한, 본 발명에서는, 인화 붕소계 반도체 소자를 제조하기에 적합한 인화 붕소계 반도체층을 형성하기 위해서, 다음의 (5) 내지 (12) 항목에 기재된 인화 붕소계 반도체층의 제조 방법을 제공한다.
(5) 기판 온도를 1000℃ 내지 1200℃의 범위로 하고, 제 Ⅲ족 구성 원소의 원료에 대한 제 Ⅴ족 구성 원소의 원료의 공급 비율을 70 내지 150의 범위로 하여, 제 Ⅱ족 원소 또는 제 Ⅳ족 원소의 p형 불순물의 원료를 첨가하면서, 단결정 기판 위에 p형의 인화 붕소계 반도체층을 기상 성장시키는 것을 특징으로 하는 상기 (1) 기재의 인화 붕소계 반도체 소자의 제조 방법.
(6) 기판 온도를 750℃ 내지 1000℃의 범위로 하고, 제 Ⅲ족 구성 원소의 원료에 대한 제 Ⅴ족 구성 원소의 원료의 공급 비율을 70 내지 150의 범위로 하여, 제 Ⅳ족 원소 또는 제 Ⅵ족 원소의 n형 불순물의 원료를 첨가하면서, 단결정 기판 위에 n형의 인화 붕소계 반도체층을 기상 성장시키는 것을 특징으로 하는 상기 (2) 기재의 인화 붕소계 반도체 소자의 제조 방법.
(7) 기판 온도를 1000℃ 내지 1200℃의 범위로 하고, 제 Ⅲ족 구성 원소의 원료에 대한 제 Ⅴ족 구성 원소의 원료의 공급 비율을 70 내지 150의 범위로 하여, 제 Ⅱ족 원소의 p형 불순물의 원료를 첨가하면서, 단결정 기판 위에 p형 인화 붕소계 반도체층을 기상 성장시키는 것을 특징으로 하는 상기 (3) 또는 (4) 기재의 인화 붕소계 반도체 소자의 제조 방법.
(8) 기판 온도를 750℃ 내지 1000℃의 범위로 하고, 제 Ⅲ족 구성 원소의 원료에 대한 제 Ⅴ족 구성 원소의 원료의 공급 비율을 70 내지 150의 범위로 하여, 제 Ⅳ족 원소의 n형 불순물의 원료를 첨가하면서, 단결정 기판 위에 n형의 인화 붕소계 반도체층을 기상 성장시키는 것을 특징으로 하는 상기 (3) 또는 (4) 기재의 인화 붕소계 반도체 소자의 제조 방법.
(9) RBx(여기서, R은 제 Ⅱ족 또는 제 Ⅳ족 원소를 나타내며, X는 일반적으로 2 내지 12의 양의 짝수임)의 조성식으로 붕소 다량체를 형성하지 않는 제 Ⅱ족 또는 제 Ⅳ족 원소의 원료를 첨가하면서 p형의 인화 붕소계 반도체층을 기상 성장시키는 것을 특징으로 하는 상기 (5) 기재의 인화 붕소계 반도체 소자의 제조 방법.
(10) RBx(여기서, R은 제 Ⅳ족 원소를 나타내며, X는 일반적으로 2 내지 12의 양의 짝수임)의 조성식으로 붕소 다량체를 형성하지 않는 제 Ⅳ족 원소의 원료를 첨가하면서 n형의 인화 붕소계 반도체층을 기상 성장시키는 것을 특징으로 하는 상기 (6) 기재의 인화 붕소계 반도체 소자의 제조 방법.
(11) 아연(Zn), 카드뮴(Cd), 수은(Hg), 또는 주석(Sn)을 포함하는 원료를 첨가하여 p형의 인화 붕소계 반도체층을 기상 성장시키는 것을 특징으로 하는 상기 (9) 기재의 인화 붕소계 반도체 소자의 제조 방법.
(12) 주석(Sn)을 포함하는 원료를 첨가하여 n형의 인화 붕소계 반도체층을 기상 성장시키는 것을 특징으로 하는 상기 (10) 기재의 인화 붕소계 반도체 소자의 제조 방법.
또한, 본 발명은,
(13) 반도체 소자가 반도체 발광 소자(LED)인 것을 특징으로 하는 상기 (1) 또는 (4) 기재의 인화 붕소계 반도체 소자를 제공한다.
이상, 본 발명의 몇가지 특징 및 이점에 대해 기술하였으며, 다른 특징 및 이점들은 후술하는 상세한 설명 및 하기의 첨부 도면으로부터 보다 명확하게 될 것이다.
도 1은 본 발명이 실시예에 따른 LED의 단면 모식도이다.
도 2는 본 발명이 실시예에 따른 LED의 발광층의 PL 스펙트럼이다.
도 3은 아연을 도핑한 경우와 도핑하지 않은 경우의 인화 붕소계 반도체층의 캐리어 농도의 안정성을 나타내는 도면이다.
본 발명의 제1 실시예에 따른 인화 붕소계 반도체층은, 일반식 BαAlβGaγIn 1-α-β-γP1-δAsδ(0<α≤1, 0≤β<1, 0≤γ<1, 0<α+β+γ≤1, 0≤δ<1)로 표기되는 인화 붕소계 반도체로 적합하게 이루어진다. 또한, 예를 들면 일반식 BαAlβGaγ In1-α-β-γP1-δNδ(0<α≤1, 0≤β<1, 0≤γ<1, 0<α+β+γ≤1, 0<δ<1)로 표기되는 질소(N)를 포함하는 인화 붕소계 반도체로 본 발명의 인화 붕소계 반도체층을 구성할 수도 있다. 바람직하게는, 본 발명의 인화 붕소계 반도체층은, 구성 원소 수가 적고 간 편하게 구성할 수 있는, 예를 들면 단량체 인화 붕소(BP), 인화 붕소·알루미늄 혼합 결정(boron aluminum phosphide mixed crystal)(BαAlβP: 0<α≤1, α+β=1), 인화 붕소·갈륨 혼합 결정(boron gallium phosphide mixed crystal)(BαGaδP: 0<α≤1, α+δ=1), 또는 인화 붕소·인듐 혼합 결정(boron indium phosphide mixed crystal)(BαIn1-αP: 0<α≤1) 등의 2원(binary) 결정 또는 3원(ternary) 혼합 결정으로 구성된다.
본 발명의 p형 또는 n형 인화 붕소계 반도체층은, 불순물을 의도적으로 첨가하지 않은, 소위 비도핑 상태로 남겨진 붕소 베이컨시와 인 베이컨시와의 상대적 농도의 관계에 특징이 있다. 예를 들어, 비도핑 인화 붕소 단량체(BP) 단결정의 경우에는, 본 반도체층은 붕소 베이컨시를 점유하는 인 원자와, 반대로 인 베이컨시를 점유하는 붕소 원자와의 양적 관계에 특징이 있다. BP 단결정이 이상적으로 구성된 결정 격자에 있어서, 붕소 베이컨시를 점유하는 인(P)은, 격자 위치를 점유하는 주위의 인(P) 원자와 결합하여, P-P 결합을 형성하는 한편, 인 베이컨시를 점유하는 붕소(B) 원자는 인접하는 격자 위치에 있는 붕소(B)와 B-B 결합을 형성한다. 따라서, 인 베이컨시를 점유하는 붕소 원자와, 붕소 베이컨시를 점유하는 인 원자의 상대적인 양적 관계는, P-P 결합과 B-B 결합과의 양적 관계로부터 알 수 있다. 이들 결합의 양은, BP 단량체 단결정 격자의 주를 이루는 붕소와 인과의 결합(B-P 결합)과 같이, 예를 들면 핵 자기 공명(nuclear magnetic resonance; NMR) 분석법이나 라만(Raman) 분광(spectroscopic) 분석법 등의 분석 수단에 의해 조사할 수 있다.
본 발명에 따른 p형 인화 붕소계 반도체층은, 비도핑 상태에서 붕소 베이컨시보다도 인 베이컨시의 농도가 높은 상태를 형성하여, 이 상태에서 p형 불순물을 첨가(도핑)하여 p형 인화 붕소계 반도체층을 얻는 것에 특징이 있다. 붕소 베이컨시가 인 베이컨시의 농도를 초과하여 존재하는 상태에서는, 붕소 베이컨시를 점유하는 인이나 규소 등의 도너 성분이 다량으로 생성되게 된다. 따라서, 단순하게 p형 불순물을 첨가하더라도, 예를 들면 실온에서의 저항율(=비저항)(specific resistance)을 0.1Ω·㎝ 이하로 한 저저항의 p형 인화 붕소계 반도체층을 간편하게 안정적으로 얻을 수 없다. 의도적으로 첨가한 p형 불순물은, 통상, 1019 내지 1020㎝-3를 초과하는 고농도로 존재하는 붕소 베이컨시에 관계되는 도너(donor) 성분을 전기적으로 보상(compensation)하는 작용을 한다. 그러나, 붕소 베이컨시에 관계되는 다량의 도너를 충분히 전기적으로 보상하지 못하고, n형 층으로서 잔존하거나, 또는 예를 들어 도전성이 부족하고 저항율이 102Ω·㎝를 초과하는 고저항의 인화 붕소계 결정층이 형성되게 되는 문제점이 있다.
인 베이컨시의 농도가 붕소 베이컨시 농도를 초과하여 존재하기 때문에, 비도핑 상태에서 p형 전도성을 나타내는 인화 붕소계 반도체층이 형성되는 경우에는, 첨가된 p형 불순물은 유효하게 억셉터로서 작용할 수 있다. 특히, 처음부터 p형의 전도성을 나타내는 경우에는, 잔류 도너 성분을 소량의 p형 불순물로 전기적으로 보상하는 것이 가능하며, 대부분의 p형 불순물은 억셉터로서 작용하게 된다. 따라서, 이와 같은 상황에서는, p형 불순물의 첨가량을 증감시킴에 따라, 저항율이 제어될 수 있는 p형 인화 붕소계 반도체층을 안정적으로 얻을 수 있는 이점이 있다. 복수의 p형 불순물, 예를 들면 카드뮴(Cd)과 아연(Zn)을 동시에 첨가한 경우에도 마찬가지의 이점을 얻을 수 있다. 인화 붕소계 반도체층의 성막 온도에 있어서, 붕소(B)와, 예를 들면 RBx(R은 제 Ⅱ족 원소를 나타내며, X는 일반적으로 2 내지 12의 양의 짝수임)의 조성식으로 붕소 다량체 화합물을 형성하기 어려운 제 Ⅱ족 원소는, p형 불순물로서 특히 적합하게 이용될 수 있다. 제 Ⅱ족 원소 중에서, 특히 적합한 p형 불순물로는, 아연(Zn), 카드뮴(Cd) 및 수은(Hg)을 들 수 있다. 또한, 인화 붕소계 반도체층의 성막 온도에 있어서, 상기한 붕소와 붕소 다량체를 형성하여 어려운, 양성(兩性)(amphoteric) 불순물이 되는 제 Ⅳ족 원소의 탄소(C), 규소(Si)나 주석(Sn)도 이용할 수 있다.
종래에는, p형 Ⅲ-Ⅴ족 화합물 반도체층을 얻는데 상용되던 마그네슘(Mg)은, 1050℃ 미만, 또는 1150 내지 1200℃ 근방의 온도에서, 예를 들면 MgB4, 또는 MgB6, MgB12 등의 붕소 다량체를 형성하기 때문에, p형 불순물로서는 적당하지 않다(J. Appl. Phys., 58(8)(1985), pp. R31-R55(1985) 참조). 붕소 다량체를 형성하기 위해서 다량의 붕소 원자가 소비되면, 다량의 붕소 베이컨시가 생성되고, 이에 따라 붕소 베이컨시를 점유하는 인(P)의 안티 사이트 결함이 증가된다. 따라서, 도너 성분이 증가되고, p형 전도층의 안정적인 형성을 저해하는 문제를 일으킨다. 한편, 아연(Zn), 카드뮴(Cd), 또는 수은(Hg)은, 붕소와 RBx의 잔류 다량체를 형성하지 않으므로, 이들 제 Ⅱ족 원소는, 도핑으로 인하여 붕소 베이컨시의 농도 증가를 억제할 수 있는 이점을 갖는다. 즉, 이들 제 Ⅱ족 원소는, 붕소 베이컨시를 점유하는 인으로 이루어지는 도너성 안티 사이트 결함의 증가를 회피하여, 백그라운드(background)로서의 도너 농도의 변동을 억제하는 작용을 하여, 저항율, 캐리어 농도 등의 안정된 인화 붕소계 반도체층의 형성에 기여하게 된다.
도 3은, 비도핑 상태에서 p형 전도성을 나타내는, 즉 인 베이컨시를 점유하는 붕소의 농도가 붕소 베이컨시를 점유하는 인의 농도를 상회하는 상황으로 하고, p형 불순물로서 아연(Zn)을 도핑했을 때의 인화 붕소계 반도체층의 캐리어 농도의 안정성을 도시한다. 도 3에서는, 온도를 1050℃로 하고, 후술하는 V/Ⅲ 비율을 약 100으로 설정하여, 유기 금속 열 분해 기상 성장(MOCVD)법으로 성막한 단량체의 p형 인화 붕소(BP) 반도체층의 캐리어 농도를 도시하고 있다. 아연(Zn)의 도핑량을 일정하게 한 경우, 얻어지는 캐리어 농도는 안정적이었고, 그 평균값은 3.2×1019㎝-3이고 그 변동량은 ±4.5%이었다. 저항율도 안정적이었고, 이것과 거의 동일한 범위 내에서 변동하였다. 한편, 도 3에 대비시켜 도시하는 바와 같이, 아연을 의도적으로 첨가하지 않은 비도핑인 경우의 캐리어 농도는, 2.8×1019㎝-3±50.7%로서 분포 폭이 넓고 불안정하였다. 즉, 붕소 또는 인의 베이컨시에 관계되는 안티 사이트의 상대 농도를 단순히 규정하는 상황을 제공하는 기술적 수단만으로는, 원하는 캐리어 농도 또는 저항율을 갖는 인화 붕소계 반도체층을 안정적으로 얻을 수 없다. 인화 붕소(BP)를 성막하기에 적합한 750℃ 내지 1200℃에서 MgB4 등의 붕소 다량체를 구성하는 마그네슘(Mg)을 p형 불순물로서 첨가했을 때에는, 다량체의 형성에 따라 생성되는 붕소 베이컨시를 점유하는 인의 안티 사이트의 증가에 의해, 상기한 아연(Zn) 도핑과는 달리, 캐리어 농도 또는 저항율이 안정된 p형 인화 붕소계 반도체층을 얻을 수 없게 된다. Mg의 도핑량을 증가시키면, 보다 다량의 붕소 베이컨시를 점유한 인으로 이루어지는 도너 성분의 증가에 기인하여, p형 전도층이 얻어지지 않고, 고저항층이 형성되게 되는 경우가 있다.
한편, 비도핑 상태에서 인 베이컨시가 이미 붕소 베이컨시의 농도 이상으로 존재하는 상태에서, 바꾸어 말하면, 억셉터인 인 베이컨시를 점유하는 붕소 원자가 다량 존재하는 상태에서, n형 불순물을 첨가하더라도, 전량이 전기적으로 보상되지 않고, 억셉터 성분이 잔존한 p형의 층이 얻어지는 경우가 있어 부적합하며, 고저항층이 얻어질 뿐이다. 본 발명이 제시하는 바와 같이, 비도핑 상태에서 붕소 베이컨시가 인 베이컨시 이상의 농도로 존재하는 상태를 창출하면, 첨가한 n형 불순물은, 그 일부가 억셉터와 도너/억셉터의 쌍을 이루는 것에 소비되지만, 대부분의 n형 불순물은 전기적으로 활성인 도너로서 기능할 수 있다. 따라서, 이와 같은 상황에서는, n형 불순물의 첨가량을 증감시킴으로써, 제어된 저항율을 갖는 n형 인화 붕소계 반도체층을 안정적으로 얻을 수 있다는 이점이 있다. n형 불순물의 예로서는, 제 Ⅳ족의 규소(Si)나 주석(Sn), 및 셀레늄(Se), 황(S), 텔루륨(Te) 등의 제 Ⅵ족 원소를 들 수 있다. 또한, 복수의 n형 불순물, 예를 들면 주석(Sn)과 규소(Si)를 함께 첨가해도 마찬가지의 이점을 얻을 수 있다.
특히, 주석(Sn)은, SnBx(X는 붕소의 조성비를 나타내고, X는 일반적으로 2 내지 12의 양의 짝수임) 등의 붕소 다량체를 형성하지 않으므로, 도핑에 의한 붕소 베이컨시의 농도의 증가와, 이에 따르는 붕소 베이컨시를 점유하는 인으로 이루어지는 도너성 안티 사이트 결함의 증가를 억제할 수 있다. 따라서, 도핑에 의한 백그라운드로서의 도너 농도의 변동을 회피할 수 있기 때문에, 일정한 저항율 또는 캐리어 농도 등의 인화 붕소계 반도체층을 안정적으로 형성하는데 기여할 수 있다. 주석(Sn)의 첨가원으로는, 예를 들면 테트라에틸주석((C2H5)4Sn) 등의 유기 주석 화합물을 예시할 수 있다.
인화 붕소계 반도체층은, 예를 들면 규소 단결정(실리콘), 인화 갈륨(GaP), 비화 갈륨(GaAs), 탄화 규소(SiC), 또는 인화 붕소(BP) 등의 단결정을 기판으로서, 예를 들면 기상 성장 수단에 따라 성막한다((1) J. Electrochem. Soc., 120, pp. 802-806(1973) 및 (2) USP 5,042,043호 공보 참조). 인화 붕소계 반도체층을 얻는 기상 성장 수단으로서는, 트리에틸붕소((C2H5)3B)/포스핀(PH3)/수소(H 2) 성장 반응계를 이용한 MOCVD 법이 있다(Inst. Phys. Conf. Ser., No.129, pp. 157-162, IOP Publishing Ltd.(1993) 참조). 또한, 삼염화 붕소(BCl3)/삼염화 인(PCl3)/H2 반응계 할로겐(halogen) 기상 성장법, 및 디보란(B2H6)/PH3/H2 반응계 수소화(hydride) 기상 성장 수단을 예시할 수 있다. 또한, 분자선 에피택셜 성장법을 예시할 수 있다(J. Solid State Chem., 133, pp. 269-272(1997) 참조).
인화 붕소 결정층을 형성하기 위해서는, 약 750℃ 내지 1200℃의 온도 범위가 적합하다. 약 1200℃를 넘는 고온에서는, 예를 들면 B13P2 같은 다량체가 생성되고(J. Am. Ceram. Soc., 47(1), pp. 44-46(1964) 참조), 조성적으로 균질의 인화 붕소계 반도체층의 형성을 방해한다. 트리에틸붕소((C2H5)3B)/포스핀(PH3)/수소(H2) MOCVD 기상 성장 수단에서는, 비도핑 상태에서 붕소 베이컨시를 점유하는 인 원자, 또는 붕소 베이컨시에 관계되는 도너 성분의 농도가 인 베이컨시에 관계되는 억셉터 농도보다도 높은 인화 붕소계 화합물 반도체층을 얻기 위해서는, 성막 온도(기판 온도)를 750℃ 내지 1000℃의 범위로 하는 것이 적합하다. 한편, 비도핑 상태에서 인 베이컨시를 점유하는 붕소 원자, 또는 인 베이컨시에 관계되는 억셉터 성분의 농도가 붕소 베이컨시에 관계되는 도너 농도보다도 높은 인화 붕소계 화합물 반도체층을 얻기 위해서는, 성막 온도(기판 온도)를 1000℃ 내지 1200℃ 이하로 하는 것이 적합하다.
상기한 적합한 온도 범위에서 인화 붕소계 반도체층을 성막함에 있어서, V/Ⅲ 공급 비율이 70 미만이고, 기판 표면에 여러가지 결정면이 혼재하여 이루어지는 다결정층이 형성되게 되어, 단결정층을 얻을 수 없게 된다. 다결정층에서는, 예를 들면 결정의 입계(grain boundary)에서의 전위(dislocation)의 발생, 또는 입계의 존재에 따라 캐리어의 이동도가 저하하는 등, 결정학적(crystallographic) 또는 전기적인 품질의 악화가 야기되어, 우수한 성능의 인화 붕소계 화합물 반도체 소자를 구성하기에 부적합하게 된다. V/Ⅲ 공급 비율을 70 내지 120의 범위로 하면, 인화 붕소계 화합물 반도체층을 구성하는 결정면은 획일화된다. Ⅴ/Ⅲ 공급 비율이 120 을 초과하는 경우에는, 인 등의 Ⅴ족 원소의 공급이 과잉되어, 인 등을 포함하는 석출물(deposits)이 생성되고, 표면의 평활성이 부족한 인화 붕소계 반도체층이 되기 때문에 바람직하지 않다.
본 발명에 따른 n형 및 p형 인화 붕소계 반도체층은, 저항율 또는 캐리어 농도가 안정화되기 때문에, 특성이 안정된 인화 붕소계 반도체 소자를 얻는데 적합하게 이용할 수 있다. 예를 들면, 본 발명의 n형 및 p형 인화 붕소계 반도체층의 쌍방을 이용하여, pn 접합 구조체를 구비한 특성이 안정된 인화 붕소계 반도체 다이오드 등을 구성할 수 있다. 예를 들면 LED나 LD에 있어서, 저항율이 안정된 p형 및 n형 인화 붕소계 반도체층을 발광층을 협지하는 클래드층으로서 이용하면, 순방향 전압(Vf) 또는 임계치 전압(Vth)이 안정된 pn 접합형 더블 헤테로(DH) 구조의 LED나 LD를 구성할 수 있다. 발광층으로는, 예를 들면 질화 갈륨·인듐 혼합 결정(GaxIn1-xN: 0≤X≤1)이나 질소(N)와 질소 이외의 인(P) 등의 제 Ⅴ족 원소를 구성 원소로서 포함하는 질화 인화 갈륨 혼합 결정(GaPYN1-Y: 0<Y<1) 등으로 구성할 수 있다. 특히, 클래드층을 이루는 인화 붕소계 반도체층과 미스매치(mismatch)가 적은 격자면 간격을 제공하는 조성의 GaxIn1-xN 혼합 결정(0≤X≤1)이나 GaPYN 1-Y 혼합 결정(0<Y<1) 등으로 발광층을 구성하면, 휘도 특성이 우수한 발광 소자를 구성할 수 있다.
인화 붕소계 화합물 반도체층에 있어서, 붕소 베이컨시를 점유하는 인 원자의 농도를 초과하여 존재하는 인 베이컨시를 점유하는 붕소는, p형의 전도성을 나타내는 백그라운드를 제공하여, p형 불순물의 첨가에 의해, 안정적으로 p형의 인화 붕소계 반도체층을 제공함과 함께, p형 불순물의 첨가량의 제어에 따라, 저항율, 캐리어 농도가 제어되는 p형 인화 붕소계 화합물 반도체층을 가져오는 작용을 한다.
인화 붕소계 화합물 반도체층에 있어서, 인 베이컨시를 점유하는 붕소 원자의 농도를 초과하여 존재하는 붕소 베이컨시를 점유하는 인은, n형의 전도성을 나타내는 백그라운드를 제공하여, n형 불순물의 첨가에 의해, 안정적으로 n형의 인화 붕소계 반도체층을 제공함과 함께, n형 불순물의 첨가량의 제어에 따라, 저항율, 캐리어 농도가 제어되는 n형 인화 붕소계 화합물 반도체층을 가져오는 작용을 한다.
본 발명을, 규소 단결정(실리콘) 기판 위에 설치된 p형 및 n형의 인화 붕소(BP) 반도체층을 이용하여 인화 붕소계 반도체 발광 소자(LED)를 구성하는 경우를 예로 하여 구체적으로 설명한다.
도 1은 본 실시예에 따른 LED(1B)의 단면 모식도를 도시한다. 단결정 기판(101)으로는, [111] 결정면을 표면으로 하는 붕소(B)를 첨가한 p형의 규소 단결정을 이용하였다. 기판(101) 표면에는, 1050℃에서 트리에틸붕소((C2H5)3B)/포스핀(PH3)/수소 (H2)계 상압 MOCVD 법에 의해, 아연(Zn)을 도핑한 [111]-p형 인화 붕소(BP)로 이루어지는 하부 클래드층(102)을 형성하였다. 또한, 형성 시의 Ⅴ/Ⅲ 비율(=PH3/(C2H5)3B의 공급 비율)은 약 115로 설정하였다. 레이저 라만 분광법 등을 이용한 분석에 따르면, 동일 온도 및 동일 Ⅴ/Ⅲ 비율로 성장한 비도핑 BP 층 내의 인 베이컨시를 점유하는 붕소의 농도는, 붕소 베이컨시를 점유하는 인의 농도를 초과하며, 그 양은 약 1×1019㎝-3을 초과하였다. 아연의 도핑원으로서, 디메틸아연((CH3)2Zn)-수소 혼합 가스(체적 혼합율: 약 100vol.ppm)을 사용하였고, 하부 클래드층(102)의 캐리어 농도는 약 1×1019㎝-3으로 하였다. 디메틸아연의 공급량은 2×10-6mol/min로 하였다. 또한, 층 두께를 약 400㎚로 한 하부 클래드층(102)은, 실온에서의 밴드갭(band gap)의 폭을 약 3eV로 하는 인화 붕소(BP)로 구성하였다.
입방체 황화아연광 결정형(cubic zinc-blend crystal-type)(sphalerite)인 BP 하부 클래드층(102) 상에는, 육방체 울츠광(wurtzite) 결정형의 n형 질화 갈륨·인듐으로 이루어지는 발광층(103)을 형성하였다. 발광층(103)을 이루는 Ga0.94In0.06N 층은, 트리메틸갈륨((CH3)3Ga)/트리메틸인듐((CH 3)3In)/암모니아(NH3)/아르곤(Ar)/수소(H2)계 상압 MOCVD 기상 성장 수단을 이용하여 850℃에서 성장시켰다. 발광층(103)의 캐리어 농도는 약 2×1018㎝-3으로 하고, 층 두께는 약 600㎚으로 하였다. 도 2는 파장을 325㎚로 한 헬륨(He)-카드뮴(Cd) 레이저광을 입사하였을 때의 발광층(103)으로부터의 광 발광(PL) 스펙트럼을 나타낸다. PL 광의 중심 파장은, 약 427.5㎚이었다. 또한, 레이저광의 입사 강도를 약 0.2밀리와트(mW)로 하였을 때의 PL 강도는 약 7.0밀리볼트(mV)이고, 청자색(blue violet) PL 스펙트럼의 반값 폭은 약 378.6밀리 전자볼트(meV)였다.
발광층(103) 상에는, 인화 붕소(BP) 층의 성막에 이용한 상기한 상압 MOCVD 수단을 이용하여, 850℃에서 주석(Zn) 첨가 n형 BP 층으로 이루어지는 상부 클래드층(104)을 형성하였다. 또한, 형성 시의 Ⅴ/Ⅲ 비율(=PH3/(C2H5)3B의 공급 비율)은 약 100으로 설정하였다. 레이저 라만 분광법 등을 이용한 분석에 따르면, 동일한 온도 및 동일한 Ⅴ/Ⅲ 비율로 성장한 비도핑 BP 층 내의 붕소 베이컨시를 점유하는 인의 농도는, 인 베이컨시를 점유하는 붕소의 농도를 초과하였고, 그 양은 약 3×1019㎝-3으로 얻어졌다. 주석의 도핑원으로는 테트라에틸주석을 사용하였다. 테트라에틸주석의 공급량은 1.0×10-6mol/min로 하였고, 상부 클래드층(104)의 캐리어 농도는 4×1019㎝-3로 조정하였다. 상부 클래드층(104)을 이루는 n형 BP 층의 실온에서의 밴드갭의 폭은, 흡수 계수의 파장(광자 에너지) 의존성으로부터 약 3eV로 얻어졌다. 상부 클래드층(104)의 층 두께는 약 400㎚으로 하였다.
단결정 기판(101), 하부 클래드층(102), 발광층(103), 상부 클래드층(104)으로 이루어지는 적층 구조체(1A)의 상부 클래드층(104)의 중앙에는, 금·게르마늄(Au·Ge) 합금으로 이루어지는 원형(직경: 110㎛)의 저항성의 n형 표면 전극(105)을 배치하였다. 또한, p형 규소 단결정 기판(101)의 이면의 대략 전면에는, 알루미늄(Al)으로 이루어지는 저항성의 p형 이면 전극(106)을 설치하여, pn 접합형 더블 헤테로 접합 구조의 LED(1B)를 구성하였다. 양 전극(105, 106)에 모두 전극 재료를 피착한 후, 질소 기류중에, 420℃에서 3분간, 합금화(alloying) 열 처리를 실시하였다.
n-사이드 업(n-side up)형의 LED(1B)에, 20mA의 순방향 전류를 흘려, 다음의 (a) 내지 (d)항에 기재된 특성을 얻었다.
(a) 발광 중심 파장: 약 430㎚
(b) 휘도: 0.8칸델라(cd)
(c) 순방향 전압: 3V
(d) 역방향 전압: 8V(역방향 전류=10㎂)
발광층을 협지하는 하부 및 상부 클래드층(102, 105)을, 높은 캐리어 농도의 n형 또는 p형의 인화 붕소층으로 구성하였기 때문에, 순방향 전압이 낮고 청자색 광을 발하는 LED를 제공할 수 있었다. 또한, 클래드층(102, 105)을 발광을 투과하기에 충분히 넓은 밴드갭의 폭을 갖는 단량체 인화 붕소로 구성하였기 때문에, 고휘도의 청자색 LED를 제공할 수 있다.
본 발명에 따르면, 실리콘 등의 단결정 기판 위에, 붕소의 베이컨시를 점유하는 인과 인의 베이컨시를 점유하는 붕소가 존재하고 있으며, 붕소와 인을 구성 원소로서 포함하는 인화 붕소계 반도체층을 구비한 인화 붕소계 반도체 소자에 있어서, p형의 전도성을 나타내는 인화 붕소계 반도체층을 기상 성장법에 따라 획득함에 있어서, 비도핑 상태에서 붕소의 베이컨시를 점유하는 인의 원자 농도보다 높은 농도로, 인의 베이컨시를 점유하는 붕소가 존재하는 상황에서, 제 Ⅱ족 원소 또는 제 Ⅳ족 원소의 p형 불순물을 첨가하여 p형의 인화 붕소계 반도체층을 얻는 것으로 하였기 때문에, 저항율이나 캐리어 농도가 안정된 인화 붕소계 반도체층을 이용하여, 예를 들면 전기적 특성이 우수한 인화 붕소계 반도체 소자를 제공할 수 있다.
또한, 본 발명에 따르면, 비도핑 상태에서 붕소의 인의 베이컨시를 점유하는 붕소의 원자 농도보다 높은 농도로, 붕소의 베이컨시를 점유하는 인이 존재하는 상황에서, 제 Ⅳ족 원소 또는 제 Ⅵ족 원소의 n형 불순물을 첨가하여 n형의 인화 붕소계 반도체층을 얻는 것으로 하였기 때문에, 저항율이나 캐리어 농도가 안정된 인화 붕소계 반도체층을 이용하여, 예를 들면 전기적 특성이 우수한 인화 붕소계 반도체 소자를 제공할 수 있다.
특히, 본 발명에서는, 인화 붕소계 반도체층을 기상 성장하기에 적합한 온도 범위에서, 붕소와는 다량체를 형성하기 어려운 원소를 n형 또는 p형 불순물로서 첨가함으로써, n형 또는 p형의 전도성의 인화 붕소계 반도체층을 얻는 것으로 하였기 때문에, 붕소 다량체의 형성에 따르는 베이컨시 농도의 변동으로 인한 저항율의 불안정성을 억제할 수 있고, 예를 들면 높은 캐리어 농도의 인화 붕소계 반도체층을 안정적으로 얻을 수 있을 뿐만 아니라, 이와 같은 높은 캐리어 농도의 도전층을 이용하여, 예를 들면 순방향 전압이 낮고 전력 절감형의 인화 붕소계 반도체 발광 소자를 제공할 수 있다.
본 발명에 따르면, 단결정 기판 위에, 1000℃ 내지 1200℃의 범위의 온도에서, 제 Ⅲ족 구성 원소에 대한 제 Ⅴ족 구성 원소의 공급 비율을 70 내지 150의 범위로 하여, 제 Ⅱ족 원소 또는 제 Ⅳ족 원소의 p형 불순물을 첨가하면서, p형의 인화 붕소계 반도체층을 형성하였기 때문에, 잔류 도너 성분을 전기적으로 보상하기 위해서 소비되는 억셉터의 량을 저감할 수 있고, 따라서, 캐리어 농도가 높고 저항 율이 낮은 p형 인화 붕소계 반도체층을 안정적으로 형성할 수 있다.
또한, 본 발명에 따르면, 단결정 기판 위에, 750℃ 내지 1000℃의 범위의 온도에서, 제 Ⅲ족 구성 원소에 대한 제 Ⅴ족 구성 원소의 공급 비율을 70 내지 150의 범위로 하여, 제 Ⅳ족 원소 또는 제 Ⅵ족 원소의 n형 불순물을 첨가하면서, n형의 인화 붕소계 반도체층을 형성하였기 때문에, 잔류 억셉터 성분을 전기적으로 보상하기 위해서 소비되는 n형 불순물의 량을 저감할 수 있기 때문에, 캐리어 농도가 높고 저항율이 낮은 p형 인화 붕소계 반도체층을 안정적으로 형성할 수 있다.
전술한 본 발명의 예시적 실시예를 통해 알 수 있는 바와 같이, 본 기술분야의 전문가라면 각종의 변형, 수정 및 개량예들을 용이하게 실시할 수 있다. 이러한 변형, 수정 및 개량예들은, 앞에서는 명확히 기술하지는 않았지만, 본 발명의 사상 및 범주에 포함되는 것으로 의도 및 암시되고 있다. 따라서, 전술한 기재는 예시를 위한 것일 뿐이며, 본 발명은 첨부된 청구범위와 그 동등물에 의해서만 제한 내지 규정되어야 한다.

Claims (13)

  1. 붕소와 인을 구성 원소로서 포함하는 인화 붕소(BP)계 반도체층 -상기 반도체층에는 붕소(B)의 빈 격자점(베이컨시)을 점유하는 인(P)과, 인의 베이컨시를 점유하는 붕소가 존재함-을 갖는 단결정 기판을 포함하는 인화 붕소계 반도체 소자에 있어서,
    붕소의 베이컨시를 점유하는 인의 원자 농도보다 높은 농도로, 인의 베이컨시를 점유하는 붕소를 포함하며, 아연(Zn), 카드뮴(Cd) 및 수은(Hg) 또는 주석(Sn) 중 선택된 적어도 하나의 원소인 P형 불순물이 첨가된 p형의 인화 붕소계 반도체층
    을 포함하는 것을 특징으로 하는 인화 붕소계 반도체 소자.
  2. 붕소와 인을 구성 원소로서 포함하는 인화 붕소(BP)계 반도체층 -상기 반도체층에는 붕소(B)의 빈 격자점(베이컨시)을 점유하는 인(P)과, 인의 베이컨시를 점유하는 붕소가 존재함-을 갖는 단결정 기판을 포함하는 인화 붕소계 반도체 소자에 있어서,
    인의 베이컨시를 점유하는 붕소의 원자 농도보다 높은 농도로, 붕소의 베이컨시를 점유하는 인을 포함하며, 주석(Sn)인 n형 불순물이 첨가된 n형의 인화 붕소계 반도체층
    을 포함하는 것을 특징으로 하는 인화 붕소계 반도체 소자.
  3. 붕소와 인을 구성 원소로서 포함하는 인화 붕소(BP)계 반도체층 -상기 반도체층에는 붕소(B)의 빈 격자점(베이컨시)을 점유하는 인(P)과, 인의 베이컨시를 점유하는 붕소가 존재함-을 갖는 단결정 기판을 포함하는 인화 붕소계 반도체 소자에 있어서,
    붕소의 베이컨시를 점유하는 인의 원자 농도보다 높은 농도로, 인의 베이컨시를 점유하는 붕소를 포함하며, 또한 P형 불순물로서 아연(Zn), 카드뮴(Cd), 수은(Hg), 및 주석(Sn) 중 선택된 적어도 하나의 원소를 첨가한 p형의 인화 붕소계 화합물 반도체층과,
    인의 베이컨시를 점유하는 붕소의 원자 농도보다 높은 농도로, 붕소의 베이컨시를 점유하는 인을 포함하며, 또한 n형 불순물로서 주석(Sn)을 첨가한 n형의 인화 붕소계 화합물 반도체층
    을 구비하는 것을 특징으로 하는 인화 붕소계 반도체 소자.
  4. 삭제
  5. 제1항에 청구된 인화 붕소계 반도체 소자를 제조하는 방법에 있어서,
    단결정 기판 온도를 1000℃ 내지 1200℃의 범위로 하고, 제 Ⅲ족 구성 원소의 원료에 대한 제 Ⅴ족 구성 원소의 원료의 공급 비율을 70 내지 150의 범위로 하여, RBx(여기서, R은 제 Ⅱ족 또는 제 Ⅳ족 원소를 나타내며, X는 일반적으로 2 내지 12의 양의 짝수임)의 조성식으로 붕소 다량체를 형성하지 않는 제 Ⅱ족 원소 또는 제 Ⅳ족 원소의 p형 불순물의 원료를 첨가하면서, 단결정 기판 위에 p형의 인화 붕소계 반도체층을 기상 성장시키는 단계
    를 포함하는 것을 특징으로 하는 인화 붕소계 반도체 소자의 제조 방법.
  6. 제2항에 청구된 인화 붕소계 반도체 소자를 제조하는 방법에 있어서,
    단결정 기판 온도를 750℃ 내지 1000℃의 범위로 하고, 제 Ⅲ족 구성 원소의 원료에 대한 제 Ⅴ족 구성 원소의 원료의 공급 비율을 70 내지 150의 범위로 하여, RBx(여기서, R은 제 Ⅳ족 원소를 나타내며, X는 일반적으로 2 내지 12의 양의 짝수임)의 조성식으로 붕소 다량체를 형성하지 않는 제 Ⅳ족 원소 또는 제 Ⅵ족 원소의 n형 불순물의 원료를 첨가하면서, 단결정 기판 위에 n형의 인화 붕소계 반도체층을 기상 성장시키는 단계
    를 포함하는 것을 특징으로 하는 인화 붕소계 반도체 소자의 제조 방법.
  7. 제3항에 청구된 인화 붕소계 반도체 소자를 제조하는 방법에 있어서,
    단결정 기판 온도를 1000℃ 내지 1200℃의 범위로 하고, 제 Ⅲ족 구성 원소의 원료에 대한 제 Ⅴ족 구성 원소의 원료의 공급 비율을 70 내지 150의 범위로 하여, 제 Ⅱ족 원소의 p형 불순물의 원료를 첨가하면서, 단결정 기판 위에 p형의 인화 붕소계 반도체층을 기상 성장시키는 단계
    를 포함하는 것을 특징으로 하는 인화 붕소계 반도체 소자의 제조 방법.
  8. 제3항에 청구된 인화 붕소계 반도체 소자를 제조하는 방법에 있어서,
    단결정 기판 온도를 750℃ 내지 1000℃의 범위로 하고, 제 Ⅲ족 구성 원소의 원료에 대한 제 Ⅴ족 구성 원소의 원료의 공급 비율을 70 내지 150의 범위로 하여, 제 Ⅳ족 원소의 n형 불순물의 원료를 첨가하면서, 단결정 기판 위에 n형의 인화 붕소계 반도체층을 기상 성장시키는 단계
    를 포함하는 것을 특징으로 하는 인화 붕소계 반도체 소자의 제조 방법.
  9. 삭제
  10. 삭제
  11. 제5항에 있어서,
    아연(Zn), 카드뮴(Cd), 수은(Hg), 또는 주석(Sn)을 포함하는 원료를 첨가하여, p형의 인화 붕소계 반도체층을 기상 성장시키는 것을 특징으로 하는 인화 붕소계 반도체 소자의 제조 방법.
  12. 제6항에 있어서,
    주석(Sn)을 포함하는 원료를 첨가하여, n형의 인화 붕소계 반도체층을 기상 성장시키는 것을 특징으로 하는 인화 붕소계 반도체 소자의 제조 방법.
  13. 제1항에 있어서,
    상기 반도체 소자는 반도체 발광 소자(LED)인 것을 특징으로 하는 인화 붕소계 반도체 소자.
KR1020037010674A 2001-12-14 2002-12-12 인화 붕소계 반도체 소자 및 그 제조 방법 KR100540730B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2001381988A JP2003188105A (ja) 2001-12-14 2001-12-14 リン化硼素系半導体素子及びその製造方法
JPJP-P-2001-00381988 2001-12-14
US34323301P 2001-12-31 2001-12-31
US60/343,233 2001-12-31
PCT/JP2002/013009 WO2003054976A1 (en) 2001-12-14 2002-12-12 Boron phosphide-based semiconductor device and production method thereof

Publications (2)

Publication Number Publication Date
KR20030083713A KR20030083713A (ko) 2003-10-30
KR100540730B1 true KR100540730B1 (ko) 2006-01-11

Family

ID=26625076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037010674A KR100540730B1 (ko) 2001-12-14 2002-12-12 인화 붕소계 반도체 소자 및 그 제조 방법

Country Status (4)

Country Link
US (1) US7018728B2 (ko)
KR (1) KR100540730B1 (ko)
AU (1) AU2002356435A1 (ko)
WO (1) WO2003054976A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086522A1 (en) * 2003-03-24 2004-10-07 Showa Denko K.K. Ohmic electrode structure, compound semiconductor light-emitting device having the same, and led lamp
KR100802451B1 (ko) * 2004-03-05 2008-02-13 쇼와 덴코 가부시키가이샤 인화 붕소계 반도체 발광 소자

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS557946B2 (ko) * 1972-04-19 1980-02-29
US4214926A (en) 1976-07-02 1980-07-29 Tdk Electronics Co., Ltd. Method of doping IIb or VIb group elements into a boron phosphide semiconductor
JPS534466A (en) 1976-07-02 1978-01-17 Tdk Corp Doping method of group ii # elements into boron phosphide semiconductor
JPS53108277A (en) 1977-03-03 1978-09-20 Tdk Corp Forming method for p-type boron phosphide semiconductor
JPS534467A (en) 1976-07-02 1978-01-17 Tdk Corp Doping method of group m# element into boron phosphide semiconductor
DE2729889C3 (de) 1976-07-02 1980-04-03 Tdk Electronics Co. Ltd., Tokio Verfahren zum epitaktischen Aufwachsen von dotiertem Borphosphid auf einem Substrat
JPS5452464A (en) 1978-09-14 1979-04-25 Tdk Corp Manufacture of boron phosphide semiconductor
JP2809690B2 (ja) 1989-01-13 1998-10-15 株式会社東芝 化合物半導体材料とこれを用いた半導体素子およびその製造方法
JP2809691B2 (ja) 1989-04-28 1998-10-15 株式会社東芝 半導体レーザ
JP3982070B2 (ja) 1998-07-08 2007-09-26 昭和電工株式会社 Ｉｉｉ族窒化物半導体ｆｅｔ及びその製造方法
JP3603603B2 (ja) 1998-06-26 2004-12-22 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子基板
JP2000051270A (ja) 1998-08-04 2000-02-22 Panetto:Kk 便分離機能付きおむつ及びおむつパッド
JP3767660B2 (ja) 1998-03-17 2006-04-19 昭和電工株式会社 積層構造体及びそれを用いた化合物半導体デバイス
JP3293583B2 (ja) 1999-02-16 2002-06-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体結晶層の成長方法およびｉｉｉ族窒化物半導体結晶層を具備する半導体装置
US6069021A (en) 1997-05-14 2000-05-30 Showa Denko K.K. Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer
JPH10242567A (ja) 1998-04-06 1998-09-11 Toshiba Corp 半導体レーザ

Also Published As

Publication number Publication date
US7018728B2 (en) 2006-03-28
KR20030083713A (ko) 2003-10-30
WO2003054976A1 (en) 2003-07-03
AU2002356435A1 (en) 2003-07-09
US20040232404A1 (en) 2004-11-25

Similar Documents

Publication Publication Date Title
EP0377940A2 (en) Compound semiconductor material and semiconductor element using the same and method of manufacturing the semiconductor element
USRE41310E1 (en) Methods for growing semiconductors and devices thereof the alloy semiconductor gainnas
US6936863B2 (en) Boron phosphide-based semiconductor light-emitting device, production method thereof and light-emitting diode
US6531716B2 (en) Group-III nitride semiconductor light-emitting device and manufacturing method for the same
JP4174913B2 (ja) Ｉｉｉ族窒化物半導体発光素子
US5442201A (en) Semiconductor light emitting device with nitrogen doping
US6831304B2 (en) P-n junction type boron phosphide-based semiconductor light-emitting device and production method thereof
JP4285837B2 (ja) 窓層を備えたＡｌＧａＩｎＰ発光素子
KR100540730B1 (ko) 인화 붕소계 반도체 소자 및 그 제조 방법
US6774402B2 (en) Pn-juction type compound semiconductor light-emitting device, production method thereof and white light-emitting diode
JP2001119065A (ja) ｐ型窒化物半導体及びその製造方法
KR100648433B1 (ko) 인화붕소계 반도체 발광소자, 그 제조방법 및 발광다이오드
TW578209B (en) Boron phosphide semiconductor element and method of making the same
JP4024965B2 (ja) エピタキシャルウエハおよび発光ダイオード
Lin et al. Growth and characterization of Ga0. 65In0. 35P orange light‐emitting diodes by metalorganic vapor–phase epitaxy
JP3762575B2 (ja) 発光ダイオード
JP3432444B2 (ja) 半導体発光素子
JP2002270896A (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP3639276B2 (ja) ｐ形リン化硼素半導体層の製造方法、化合物半導体素子、ツェナーダイオード、及び発光ダイオード
Chen et al. Tellurium and zinc doping in In0. 32Ga0. 68P layers grown by liquid‐phase epitaxy
JP3646706B2 (ja) リン化硼素系半導体発光ダイオードおよびその製造方法
KR20050092365A (ko) 인화붕소 기재 화합물 반도체 소자, 이의 제조 방법 및발광 다이오드
JP3659202B2 (ja) 発光素子用積層構造体、その製造方法、発光素子、ランプ及び光源
JP4156873B2 (ja) エピタキシャルウエハの製造方法
JP2003229601A (ja) リン化硼素系半導体素子、その製造方法、および発光ダイオード

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111202

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee