KR100536973B1 - 고체 촬상 장치 및 그 구동 방법 - Google Patents

고체 촬상 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100536973B1
KR100536973B1 KR10-2004-0018832A KR20040018832A KR100536973B1 KR 100536973 B1 KR100536973 B1 KR 100536973B1 KR 20040018832 A KR20040018832 A KR 20040018832A KR 100536973 B1 KR100536973 B1 KR 100536973B1
Authority
KR
South Korea
Prior art keywords
signal
storage capacitor
storage
capacitor
capacitance
Prior art date
Application number
KR10-2004-0018832A
Other languages
English (en)
Other versions
KR20040082991A (ko
Inventor
마스야마마사유키
무라카미마사시
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20040082991A publication Critical patent/KR20040082991A/ko
Application granted granted Critical
Publication of KR100536973B1 publication Critical patent/KR100536973B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은, 복수의 단위 셀을 2차원 형상으로 배치한 촬상 영역과, 제1 수직 신호선과, 행 선택 회로와, 열 선택 회로와, 수평 신호선과, 단위 셀의 증폭 신호에 대응하는 신호를 축적하는 샘플링 용량을 가지고, 신호의 가산을 행하는 경우와 가산을 행하지 않는 경우를 선택하는 신호 처리부를 구비하며, 가산을 행하는 경우에 각 행마다의 단위 셀의 증폭 신호에 대응하는 신호를 축적하는 샘플링 용량의 용량값은 상기 용량으로부터 신호를 독출하기 위해 필요한 용량값보다도 작은 고체 촬상 장치이다.

Description

고체 촬상 장치 및 그 구동 방법{SOLID-STATE IMAGE PICKUP DEVICE AND DRIVING METHOD THEREOF}
본 발명은 고체 촬상 장치에 관한 것으로, 특히 화소 신호의 가산을 행할 수 있는 고체 촬상 장치에 관한 것이다.
최근, 휴대 전화기 등의 이동 단말 분야에서는 카메라 기능을 구비한 것이 보급되어 왔다. 이동 단말이 구비하는 카메라 기능에 관해서는, 고 화소화(메가 픽셀화)에 의한 정지 화상의 고 화질화가 요구되어, 저 비용의 DSC(Digital Still Camera)로 대체되는 것이 기대되고 있다. 또한 한편으로, 이동 단말이 구비하는 카메라 기능에 대하여, 동화(動畵)나 통신을 고려한 QVGA(8만 화소 정도)이하의 화상에 대응하는 것도 요구되고 있다.
이들 요구에 대응하기 위해서, 예컨대 메가 픽셀이라 불리는 것과 같은 고 화소의 CCD 고체 촬상 장치에서, 솎아냄(pixel skipping)이라고 불리는 화상의 일부 발취(拔取)에 의한 화소의 삭제를 행하고 있다. 또한, 증폭형 고체 촬상 장치에서, 촬상 장치 내에서 수직 방향의 화소 신호의 가산을 행하고 있다.
도 1은 「고체 촬상 장치」(특허문헌 1 참조)의 회로 구성도를 도시하는 도면이며, 촬상 장치 내에서 수직 방향의 화소 신호의 가산을 행하는 고체 촬상 장치의 일례이다.
종래의 고체 촬상 장치는, 광 신호를 신호 전하로 변환하는 포토다이오드(501)와, 포토다이오드(501)의 신호를 독출하는 독출 트랜지스터(502)와, 포토다이오드(501)의 신호 전압을 증폭하는 증폭 트랜지스터(503)와, 포토다이오드(501)의 신호 전압을 리셋하는 리셋 트랜지스터(504)와, 증폭된 신호 전압을 독출하는 행을 선택하는 수직 선택 트랜지스터(505)와, 포토다이오드(501)의 신호 전압을 검출하는 FD(플로팅 디퓨전)부(506)로 구성되는 단위 셀(500)과, n×m개의 단위 셀(500)이 2차원적으로 배치된 이미지 에어리어(510)와, 신호 처리부(550)에 단위 셀(500)의 신호 전압을 열 단위로 전달하는 제1 수직 신호선(520)과, 단위 셀(500)을 행 단위로 선택하는 행 선택 회로(530)와, 부하 트랜지스터군(540)과, 제1 수직 신호선(520)을 통하여 전달된 신호 전압을 유지하여, 노이즈를 커트하는 신호 처리부(550)와, 단위 셀(500)을 열 단위로 선택하는 열 선택 회로(560)와, 신호 처리부(550)로부터 출력된 신호 전압을 출력 앰프(580)에 전달하는 수평 신호선(570)과, 출력 앰프(580)로 구성된다. 도 1에서는, 설명을 간략화하기 위해서, n행, m열의 단위 셀(500)이 도시되어 있다.
도 2는 신호 처리부(550)의 회로 구성도를 도시하는 도면이다.
신호 처리부(550)는 제1 수직 신호선(520)과 접속된 샘플 홀드 트랜지스터(600)와, 샘플 홀드 트랜지스터(600)를 통하여 제1 수직 신호선(520)에 접속된 클램프 용량(610)과, 클램프 용량(610)을 통하여 제1 수직 신호선(520)에 접속된 제2 수직 신호선(620)과, 제2 수직 신호선(620)과 접속된 샘플링 트랜지스터(630a, 630b, 630c)와, 클램프 트랜지스터(640)와, 제2 수직 신호선(620)에 접속된 열 선택 트랜지스터(650)와, 샘플링 트랜지스터(630a)를 통하여 제2 수직 신호선(620)과 접속된 샘플링 용량(660a)와, 샘플링 트랜지스터(630b)를 통하여 제2 수직 신호선(620)과 접속된 샘플링 용량(660b)과, 샘플링 트랜지스터(630c)를 통하여 제2 수직 신호선(620)과 접속된 샘플링 용량(660c)으로 구성된다.
샘플 홀드 트랜지스터(600)는 SP선을 하이 레벨로 하는 샘플링 펄스의 인가에 대응하여 ON상태가 되어, 제1 수직 신호선(520)에 의해 전달된 신호 전압을 클램프 용량(610)에 전달한다.
또한, CP선을 하이 레벨로 하는 클램프 펄스의 인가에 의해, 클램프 트랜지스터(640)가 ON상태가 되어, 클램프 용량(610)의 단자(B)에는 CPDC 전압이 부여된다. 클램프 용량(610)은 리셋 시의 단자 A-B 간의 전압을 유지함으로써, 단위 셀(500)마다 상이한 고정 패턴 노이즈를 제거한다. 여기서, 클램프 용량(610)의 용량값을 Ccp라 한다.
제2 수직 신호선(620)은 제1 수직 신호선(520)으로부터 클램프 용량(610)을 통하여 전달된 신호 전압을 전달한다.
샘플링 트랜지스터(630a)는 SWA선을 하이 레벨로 하는 용량 선택 펄스(A)의 인가에 대응하여 ON 상태가 되어, 제2 수직 신호선(620)에 의해 전달된 신호 전압을 샘플링 용량(660a)에 전송한다. 또한, 샘플링 트랜지스터(630b)는 SWB선을 하이 레벨로 하는 용량 선택 펄스 B의 인가에 대응하여 ON상태가 되어, 제2 수직 신호선(620)에 의해 전달된 신호 전압을 샘플링 용량(660b)에 전송한다. 그리고, 샘플링 트랜지스터(630c)는 SWC선을 하이 레벨로 하는 용량 선택 펄스(C)의 인가에 대응하여 ON 상태가 되어, 제2 수직 신호선(620)에 의해 전달된 신호 전압을 샘플링 용량(660c)에 전송한다.
클램프 트랜지스터(640)는 CP선을 하이 레벨로 하는 클램프 펄스의 인가에 대응하여 ON 상태가 되어, 제2 수직 신호선(620)과, 클램프 용량(610)과, 샘플링 용량(660a, 660b, 660c)을 CPDC선의 전위로 리셋한다.
열 선택 트랜지스터(650)는 CSEL선을 하이 레벨로 하는 열 선택 펄스의 인가에 대응하여 순차적으로 ON 상태가 되어, 샘플링 용량(660a, 660b, 660c)에 축적된 전하를 수평 신호선(570)에 전송한다.
샘플링 용량(660a, 660b, 660c)은 각각 각 행마다 독출된 신호 전압을 축적한다. 예컨대, 샘플링 용량(660a)은 n행 째에 있는 단위 셀(500)로부터 독출된 신호 전압을 축적하고, 샘플링 용량(660b)은 n-1행 째에 있는 단위 셀(500)로부터 독출된 신호 전압을 축적하며, 샘플링 용량(660c)은 n-2행 째에 있는 단위 셀(500)로부터 독출된 신호 전압을 축적한다. 여기서, 샘플링 용량(660a)의 용량값을 Csp, 샘플링 용량(660b)의 용량값을 Csp, 샘플링 용량(660c)의 용량값을 Csp라 한다.
이상과 같은 종래의 고체 촬상 장치의 동작에 대하여, 도 3에 도시하는 구동 타이밍 차트에 따라 설명한다.
n행 째의 단위 셀(500)이 선택되면, LSET(n)선을 하이 레벨로 하는 행 선택 펄스(n)가 n행 째의 단위 셀(500)의 수직 선택 트랜지스터(505)에 인가된다. 수직 선택 트랜지스터(505)는 ON 상태가 되어, 증폭 트랜지스터(503)와 부하 트랜지스터군(540)에서 소스 팔로워 회로가 형성되고, 단위 셀(500)의 전원 전압에 추종한 전압이 그 소스 팔로워 회로로부터 제1 수직 신호선(520)에 출력된다.
다음으로, SP선을 하이 레벨로 하는 샘플링 펄스가 샘플 홀드 트랜지스터(600)에 인가된다. 샘플 홀드 트랜지스터(600)는 ON 상태가 되어, 소스 팔로워 회로로부터 제1 수직 신호선(520)에 출력된 전압을 클램프 용량(610)에 유지한다. 이 때, CP선을 하이 레벨로 하는 클램프 펄스가 클램프 트랜지스터(640)에 인가된다. 클램프 트랜지스터(640)는 ON 상태가 되어, 클램프 용량(610)의 제2 수직 신호선(620) 측이 CPDC선의 전위로 리셋된다. 또한, 동시에 SWA선을 하이 레벨로 하는 용량 선택 펄스 A가 인가되어 있으므로, 샘플링 트랜지스터(630a)는 ON 상태가 되어, 샘플링 용량(660a)이 CPDC선의 전위로 리셋된다.
다음으로, RESET(n)선을 하이 레벨로 하는 리셋 펄스(n)가 리셋 트랜지스터(504)에 인가된다. 리셋 트랜지스터(504)는 ON 상태가 되어, FD부(506)의 전위가 리셋된다. FD부(506)에 접속하고 있는 증폭 트랜지스터(503)의 게이트 전압은 FD부(506)의 전위가 되어, 이 전압에 따른 전압, 구체적으로는 (FD부의 전위-Vt)×α로 부여되는 전압이 제1 수직 신호선(520)에 출력된다. 여기서, Vt는 증폭 트랜지스터(503)의 역치 전압이고, α는 전압 증폭률이다.
다음으로, CP선을 로우 레벨로 하는 클램프 펄스가 클램프 트랜지스터(640)에 인가되어, 클램프 트랜지스터(640)가 OFF 상태가 되고, 제2 수직 신호선(620)은 플로팅 상태가 된다.
다음으로, READ(n)선을 하이 레벨로 하는 독출 펄스(n)가 독출 트랜지스터(502)에 인가된다. 독출 트랜지스터(502)는 ON 상태가 되어, 포토다이오드(501)에 축적한 신호 전하가 FD부(506)에 전송된다. FD부(506)에 접속하고 있는 증폭 트랜지스터(503)의 게이트 전압은 FD부(506)의 전위가 되어, 이 전압에 따른 전압, 구체적으로는 (FD부의 전위-Vt)×α로 부여되는 전압이 제1 수직 신호선(520)에 출력된다. 이 때, CP선을 로우 레벨로 하는 클램프 펄스가 클램프 트랜지스터(640)에 인가되어 있으므로, 클램프 트랜지스터(640)는 OFF 상태가 되고, 샘플링 용량(660a)에는 FD부(506)의 전위가 리셋되었을 때에 제1 수직 신호선(520)에 출력된 전압과, 포토다이오드(501)에 축적한 신호 전하가 FD부(506)에 전송되었을 때에 제1 수직 신호선(520)에 출력된 전압과의 차에 따른 전압 변화가 n행 째의 단위 셀(500)의 신호 전압으로서 축적된다. 그리고, SWA선을 로우 레벨로 하는 용량 선택 펄스(A)가 인가되어, 샘플링 트랜지스터(630a)는 OFF 상태가 된다.
다음으로, n-1행 째의 단위 셀(500)이 선택되어 SWB선을 하이 레벨로 하는 용량 선택 펄스(B)가 인가되고, 같은 동작이 되풀이됨으로써, 샘플링 용량(660b)에는 n-1행 째의 단위 셀(500)의 신호 전압이 축적된다. 그리고, SWB선을 로우 레벨로 하는 용량 선택 펄스(B)가 인가되어, 샘플링 트랜지스터(630b)는 OFF 상태가 된다.
다음으로, n-2행 째의 단위 셀(500)이 선택되어 SWC선을 하이 레벨로 하는 용량 선택 펄스(C)가 인가되고 같은 동작이 되풀이됨으로써, 샘플링 용량(660c)에는 n-2행 째의 단위 셀(500)의 신호 전압이 축적된다. 그리고, SWC선을 로우 레벨로 하는 용량 선택 펄스 C가 인가되어 샘플링 트랜지스터(630c)는 OFF 상태가 된다.
다음으로, SWA선, SWB선, 및 SWC선을 하이 레벨로 하는 용량 선택 펄스 A, 용량 선택 펄스(B), 및 용량 선택 펄스(C)가 동시에 인가되어, 샘플링 트랜지스터(630a, 630b, 630c)는 ON 상태가 된다.
다음으로, CSEL(m)선을 하이 레벨로 하는 열 선택 펄스(m), CSEL(m-1)선을 하이 레벨로 하는 열 선택 펄스(m-1),···를 열 선택 트랜지스터(650)에 순차적으로 인가하여, 각 열 선택 트랜지스터(650)는 순차적으로 ON 상태가 되어, 샘플링 용량(660a)와 샘플링 용량(660b)와 샘플링 용량(660c)에 축적된 신호 전압이 가산되어 수평 신호선(570)에 순차적으로 출력된다.
이상과 같은 동작에서, n행 째의 단위 셀(500)의 신호 전압을 샘플링 용량(660a)에 축적하기 위해서, 클램프 트랜지스터(640)와 열 선택 트랜지스터(650)가 OFF 상태가 되고, 샘플링 트랜지스터(630a)가 ON 상태가 되어, 클램프 용량(610)과 샘플링 용량(660a)에 의해 형성된 회로의 게인은 식 (1)과 같이 계산된다.
G=Ccp/(Ccp+ Csp) ···(1)
여기서 n-1, n-2행 째의 단위 셀(500)의 신호 전압을 샘플링 용량(660b, 660c)에 축적하기 위해서, 클램프 용량(610)과 샘플링 용량(660b)에 의해 형성된 회로의 게인, 클램프 용량(610)과 샘플링 용량(660c)에 의해 형성된 회로의 게인도 마찬가지로 식 (1)과 같이 계산된다.
그런데, 종래의 고체 촬상 장치에서는 클램프 용량(610), 샘플링 용량(660a, 660b, 660c)의 용량은, 단위 면적당 수 fF/㎛2의 커패시턴스로 구성된다. 따라서 수 pF의 용량을 형성하는 경우에는, 신호 처리부(550)의 면적은 커져, 화소 신호의 가산을 행하기 위해서 형성되는 회로는 칩 면적을 증대시킨다. 예컨대, Ccp, Csp가 5pF이고 샘플링 용량(660a, 660b, 660c)의 단위 면적당 용량이 5fF/㎛2인 경우, 클램프 용량(610), 샘플링 용량(660a, 660b, 660c)의 면적은 각각 1OOO㎛2가 되고, 그 합계는 4OOO㎛2이라는 큰 면적이 된다. 따라서, 열마다 형성되는 클램프 용량 및 샘플링 용량의 수평 방향의 용량폭이 4㎛로 형성되어 있는 경우에는, 용량 길이는 10OO㎛이 된다.
그러나, 종래의 고체 촬상 장치에서는, 신호 전압의 가산을 행하지 않고 샘플링 용량(660a, 660b, 660c) 중 어느 하나를 사용하여 신호 전압을 축적하여 수평 신호선(570)에 출력하는 경우, 출력되는 신호 전압은 샘플링 용량값(Csp)이 작을수록 열 선택 트랜지스터(650)의 ON, OFF에 기인하는 난입 노이즈의 영향을 받기 쉽다. 따라서, 그 난입 노이즈의 영향을 억제하기 위해서, 샘플링 용량값(Csp)은 필연적으로 수 pF라는 큰 값이 되어 칩 면적이 증대한다는 문제가 있다. 예컨대, 열 선택 트랜지스터의 게이트 용량이 4fF(게이트 사이즈로는 W/L=5㎛/1㎛ 정도이며, 게이트의 절반의 용량이 샘플링 용량 측으로의 난입 노이즈로서 영향을 주었다고 가정)이고, 열 선택 트랜지스터에 3V의 펄스 전압이 인가된 경우에는, 3V×4f/(4f+Csp)의 전압이 샘플링 용량에 축적된 신호 전압에 난입 계산이 된다. 따라서, 가령 샘플링 용량에 포화 신호로서 500mV의 신호 전압이 축적되어 있던 경우에는, 그 신호 전압에 대한 난입 노이즈의 S/N비를 -40dB 이하로 하기 위해서, 샘플링 용량은 샘플링 용량>>게이트 용량, 펄스 전압을 VIN으로 한 경우,
포화 신호 전압/100 > VIN ×게이트 용량/샘플링 용량
을 만족시키는 것이 필요해져, 난입 노이즈에 기인하는 게이트 용량의 약 600배인 약 2.4pF 이상의 큰 샘플링 용량이 필요해진다. 또한, 상기 난입 노이즈의 10%가 열 선택 트랜지스터 간에서의 난입 노이즈 편차가 되어 발생하고, 그 때의 S/N비를 -60dB 이하로 하는 경우에도 동일한 약 2.4pF 이상의 큰 샘플링 용량이 필요해진다.
또한, 종래의 고체 촬상 장치에서는 신호 가산을 행하지 않는 경우에 단순히 복수의 샘플링 용량을 사용한다는 방법을 이용하면, 회로 게인의 대폭적인 저하라는 문제가 발생한다. 즉, 신호 가산을 행하지 않는 경우에, 예컨대 Csp를 3개분 사용하여 신호를 축적하는 경우, 열 선택 트랜지스터(650)를 통하여 수평 신호선(570)에 독출할 때의 감도는, 공통 신호선의 용량을 Ccom이라 하면 3Csp/(3Csp+Ccom)이 되어, Csp을 1개 사용하는 경우의 이 부분에서의 회로 게인 Csp/(Csp+ Ccom)에 대하여 향상한다. 그러나, 식 (1)에 기초하는 게인에서는 반대로 Ccp/(Ccp+3Csp)가 되어, Csp을 1개 사용하는 경우의 Ccp/(Ccp+Csp)에 대하여 회로의 게인 저하를 발생시켜, 신호의 전달 효율이 저하되는 것이다. 이 때, 샘플링 용량에 대한 클램프 용량의 값(Ccp)을 크게 함으로써 식 (1)로 계산되는 회로의 게인 저하를 억제할 수 있다. 그러나, 그 때의 클램프 용량의 값(Ccp)은 수 pF에서 수십pF라는 큰 값이 되기 때문에, 칩 면적의 증대라는 문제가 발생한다. 예컨대, 게인을 동일하게 하기 위해서 사용하는 샘플링 용량이 증가한 만큼 클램프 용량을 10pF 증가시키는 경우, 다시 500㎛ 용량 길이를 증가시킬 필요가 생긴다. 또한, Csp>>Ccom, 또 Ccp>>Csp로 함으로써, 3개 동시에 독출하는 경우의 회로 게인을 3배로 할 수 있다. 그러나, 수평 공통 신호선의 용량은 수 p~수십 pF 있기 때문에, 클램프 용량값(Ccp) 및 샘플링 용량값(Csp)이 매우 커져, 상기 조건이 성립하는 것은 현실적이지 않다. 게다가, 화소로부터의 신호가 비파괴로 독출 가능한 경우, 신호 가산을 행하지 않는 경우에, 신호 가산을 행하는 경우와 같이 각 샘플링 용량에 대하여 복수회 독출함으로써, 상기 회로 게인은 Ccp/(Ccp+Csp)가 되어 게인 저하는 발생하지 않는다. 그러나, 복수회 독출하기 위해서, 독출 기간이 통상보다도 3배 필요해지는 불편함이 발생한다.
〈특허문헌 1〉
일본국 특개 제2000-106653호 공보
따라서, 본 발명은 이러한 문제점을 감안하여, 칩 면적을 증대시키지 않고 화소 신호를 가산하는 모드와, 가산하지 않는 양쪽 모드에서의 S/N 향상을 가능하게 하는 고체 촬상 장치를 실현하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 고체 촬상 장치는, 반도체 기판 상에, 광 신호를 신호 전하로 변환하는 광전 변환부와 상기 광전 변환부의 출력을 증폭하여 증폭 신호를 출력하는 증폭부로 이루어지는 복수의 단위 셀을 2차원 형상으로 배치하여 이루어지는 촬상 영역과, 열 방향으로 상기 단위 셀의 증폭 신호를 전달하는 복수의 수직 신호선과, 상기 촬상 영역에 배치된 단위 셀로부터 행 방향에서 단위 셀을 선택하는 수평 방향 선택 수단과, 각 열마다의 수직 신호선에 접속되고 각 행마다의 상기 단위 셀의 증폭 신호에 대응하는 신호를 축적하는 제1 축적 용량 및 제2 축적 용량과, 상기 신호를 축적하는 축적 용량을 상기 제1 축적 용량 및 제2 축적 용량으로부터 선택하는 축적 용량 선택 수단과, 상기 복수의 수직 신호선의 각각에 접속된 상기 제1 축적 용량 및 제2 축적 용량으로부터 임의의 상기 수직 신호선에 접속된 상기 제1 축적 용량 및 제2 축적 용량을 선택하는 수직 방향 선택 수단과, 상기 수직 방향 선택 수단을 통하여 각 열마다의 수직 신호선에 접속되고, 상기 제1 축적 용량 또는 제2 축적 용량에 축적된 증폭 신호에 대응하는 신호를 전달하는 수평 신호선을 구비한 고체 촬상 장치로서, 상기 축적 용량 선택 수단은 상기 복수 행의 상기 단위 셀의 증폭 신호의 가산을 행하는 경우에는 상기 제1 축적 용량을 선택하고, 상기 가산을 행하지 않는 경우에는 상기 제2 축적 용량을 선택하며, 상기 제1 축적 용량의 용량값은 상기 제2 축적 용량의 용량값보다도 작고, 상기 제2 축적 용량의 용량값은 상기 제2 축적 용량에 축적된 신호를 독출하기 위해서 필요한 최소의 용량값인 것을 특징으로 한다. 여기서, 상기 제2 축적 용량의 용량값은 상기 수직 방향 선택 수단으로부터의 난입 노이즈의 흡수에 필요한 용량값이어도 된다. 또한, 상기 제1 축적 용량 및 제2 축적 용량은 n개(n은 2 이상의 정수)의 제3 축적 용량이 병렬로 접속되어 이루어지고, 상기 축적 용량 선택 수단은 k행(k≤n, k는 2이상의 정수)의 상기 단위 셀의 증폭 신호의 가산을 행하는 경우에는, m개(m≤n/k, m은 1 이상의 정수)의 상기 제3 축적 용량을 선택하고, 상기 가산을 행하지 않는 경우에는 p개(m<p≤n, p는 2 이상의 정수)의 상기 제3 축적 용량을 선택하고, 상기 제3 축적 용량에 축적된 신호를 독출하는 경우에는 상기 신호를 축적하는 모든 상기 제3 축적 용량을 선택해도 되며, 상기 축적 용량 선택 수단은 상기 가산을 행하는 경우에는, 상기 제3 축적 용량의 선택을 k회 행하고, 상기 m은 상기 k회의 제3 축적 용량의 선택에서 같은 값이어도 되고, 상기 k×m개의 제3 축적 용량 및 상기 p개의 제3 축적 용량 중 어느 하나가 총 용량값이 작은 쪽은, 상기 수직 방향 선택 수단이 갖는 기생 용량값의 소정 배(倍)보다도 큰 총 용량값을 가지며, 상기 기생 용량값의 소정 배의 값은 상기 수직 방향 선택 수단에 의한 선택에 이용되는 전압의 값과, 상기 제3 축적 용량으로부터 독출되는 신호 전압의 값으로부터 결정되어도 되며, 상기 m은 1이고, 상기 n은 상기 k 및 상기 p와 같아도 되고, 상기 축적 용량 선택 수단은 상기 가산을 행하는 경우에는 상기 제3 축적 용량의 선택을 k회 행하며, 상기 m은 상기 k회의 제3 축적 용량의 선택에서 상이한 값이어도 된다.
이에 의해, 칩 면적을 증대시키지 않고 화소 신호를 가산하는 모드와, 가산하지 않는 양쪽 모드에서의 S/N 향상을 가능하게 한다는 효과가 발휘된다.
또한, 상기 제3 축적 용량은 클램프 용량을 통하여 상기 수직 신호선과 접속되어도 된다.
이에 의해, 단위 셀마다 상이한 고정 패턴 노이즈를 제거할 수 있다는 효과가 발휘된다.
또한, 상기 제3 축적 용량의 용량값은 상기 가산을 행하는 경우의 S/N비와 상기 가산을 행하지 않는 경우의 S/N비가 동등해지도록 결정되어도 된다.
이에 의해, 축적 용량의 용량값을 최적화하는 방법을 제공할 수 있다는 효과가 발휘된다.
또한, 상기 제3 축적 용량의 용량값은 Ccp을 클램프 용량의 용량값으로 하고, Csp를 제3 축적 용량의 용량값으로 하며, k를 가산하는 행 수로 하여 하기의 수식
Ccp:Csp≒(1-1/√k):(√k-1)
로부터 결정되어도 된다.
이에 의해, 축적 용량의 용량값을 최적화할 수 있다는 효과가 발휘된다.
또한, 상기 제3 축적 용량, 수평 방향 선택 수단 및 수직 방향 선택 수단은 NMOS형 트랜지스터에 의해 구성되어도 된다.
이에 의해, 열 선택 트랜지스터는 열 선택 시의 온 저항이 낮은 N형 MOS 트랜지스터로 구성되므로, 열 선택 트랜지스터의 게이트 사이즈를 줄이는 것이 가능해져, 열 선택 트랜지스터에 의한 난입 노이즈의 영향을 저감할 수 있다. 또한, 용량은 N형 MOS 트랜지스터로 구성되므로, 응답 특성을 빠르게 할 수 있다. 또, 2층의 폴리실리콘이 아니라, 1층의 폴리실리콘에 의해 용량을 형성하는 것이 가능해져, 제조 공정을 간략화할 수 있다.
(발명을 실시하기 위한 최선의 형태)
이하, 본 발명의 실시형태에서의 증폭형 고체 촬상 장치에 대하여, 도면을 참조하면서 설명한다.
도 4는 본 실시형태의 증폭형 고체 촬상 장치의 회로 구성도이다. 도 4에서 도 1과 동일한 요소에는 동일한 부호가 부여되어 있으며, 그에 관한 자세한 설명은 여기서는 생략한다.
본 실시형태의 증폭형 고체 촬상 장치는, 칩 면적을 증대시키지 않고 화소 신호를 가산하는 모드와, 가산하지 않는 양쪽 모드에서의 S/N 향상을 가능하게 하는 고체 촬상 장치를 실현하는 것을 목적으로 하는 것으로서, 종래의 고체 촬상 장치와는 상이한 신호 처리부를 가지고, 신호 처리부(100)와, 단위 셀(500)과, 이미지 에어리어(510)와, 제1 수직 신호선(520)과, 행 선택 회로(530)와, 제1 수직 신호선(520)과 접속된 부하 트랜지스터군(540), 열 선택 회로(560)와, 수평 신호선(570)과, 수평 신호선(570)과 접속된 출력 앰프(580)로 구성된다. 도 4에서는 설명을 간략화하기 위해서, n행, m열의 단위 셀(500)이 도시되어 있다.
단위 셀(500)은 광 신호를 신호 전하로 변환하는 포토다이오드(501)와, 포토다이오드(501)의 신호를 독출하는 독출 트랜지스터(502)와, 포토다이오드(501)의 신호 전압을 증폭하는 증폭 트랜지스터(503)와, 포토다이오드(501)의 신호 전압을 리셋하는 리셋 트랜지스터(504)와, 증폭된 신호 전압을 독출하는 행을 선택하는 수직 선택 트랜지스터(505)와, 포토다이오드(501)의 신호 전압을 검출하는 FD부(506)로 구성된다.
여기서, 신호 처리부(100)의 회로 구성도를 도 5에 도시한다. 도 5에서, 도 2와 동일한 요소에는 동일한 부호가 부여되어 있으며, 그에 관한 자세한 설명은 여기서는 생략한다.
신호 처리부(100)는 종래의 고체 촬상 장치와는 상이한 샘플링 용량을 가지며, 제1 수직 신호선(520)과 접속된 샘플 홀드 트랜지스터(600)와, 샘플 홀드 트랜지스터(600)를 통하여 제1 수직 신호선(520)에 접속된 클램프 용량(610)과, 클램프 용량(610)을 통하여 제1 수직 신호선(520)에 접속된 제2 수직 신호선(620)과, 제2 수직 신호선(620)과 접속된 샘플링 트랜지스터(630a, 630b, 630c), 클램프 트랜지스터(640), 열 선택 트랜지스터(650)와, 샘플링 트랜지스터(630a)를 통하여 제2 수직 신호선(620)과 접속된 샘플링 용량(200a)과, 샘플링 트랜지스터(630b)를 통하여 제2 수직 신호선(620)과 접속된 샘플링 용량(200b)과, 샘플링 트랜지스터(630c)를 통하여 제2 수직 신호선(620)과 접속된 샘플링 용량(200c)과, 수평 신호선(570)과 접속된 수평 신호선 용량(210)으로 구성된다.
샘플링 용량(200a, 200b, 200c)는 각각 각 행마다 독출된 신호 전압을 축적한다. 예컨대, 샘플링 용량(200a)는 n행째에 있는 단위 셀(500)로부터 독출된 신호 전압을 축적하고, 샘플링 용량(200b)은 n-1행째에 있는 단위 셀(500)로부터 독출된 신호 전압을 축적하며, 샘플링 용량(200c)은 n-2행째에 있는 단위 셀(500)로부터 독출된 신호 전압을 축적한다. 여기서, 샘플링 용량(200a)을 Csp/3, 샘플링 용량(200b)의 용량값을 Csp/3, 샘플링 용량(200c)의 용량값을 Csp/3이라 한다. 각 샘플링 용량의 용량값의 합계인 Csp는 샘플링 용량에 축적된 신호 전압을 수평 신호선(570)에 독출하기 위해서 필요한 용량값이다. 즉, 열 선택 트랜지스터(650)로부터의 난입 노이즈의 흡수에 필요한 용량값이다.
수평 신호선 용량(210)은 열 선택 트랜지스터(650)와 수평 신호선(570)에 의한 부유 용량을 나타낸 것이다. 여기서, 수평 신호선 용량(210)의 용량값을 Ccom이라 한다.
이상과 같이 구성된 본 발명의 실시형태에서의 증폭형 고체 촬상 장치의 동작(단위 셀(500)의 신호 전압의 가산을 행하지 않는 경우)에 관해서, 도 6에 도시하는 구동 타이밍 차트에 따라 설명한다.
n행째의 단위 셀(500)이 선택되면, LSET(n)선을 하이 레벨로 하는 행 선택 펄스(n)가 n행째의 단위 셀(500)의 수직 선택 트랜지스터(505)에 인가된다. 수직 선택 트랜지스터(505)는 ON 상태가 되어, 증폭 트랜지스터(503)와 부하 트랜지스터군(540)에서 소스 팔로워 회로가 형성되어, 단위 셀(500)의 전원 전압에 추종한 전압이 그 소스 팔로워 회로로부터 제1 수직 신호선(520)에 출력된다.
다음으로, SP선을 하이 레벨로 하는 샘플링 펄스가 샘플 홀드 트랜지스터(600)에 인가된다. 샘플 홀드 트랜지스터(600)는 ON 상태가 되어, 소스 팔로워 회로로부터 제1 수직 신호선(520)에 출력된 전압을 클램프 용량(610)에 유지한다. 이 때, CP선을 하이 레벨로 하는 클램프 펄스가 클램프 트랜지스터(640)에 인가된다. 클램프 트랜지스터(640)는 ON 상태가 되어, 클램프 용량(610)의 제2 수직 신호선(620) 측이 CPDC선의 전위로 리셋된다. 또한, 동시에 SWA선을 항상 하이 레벨로 하는 용량 선택 펄스(A)와, SWB선을 항상 하이 레벨로 하는 용량 선택 펄스(B)와, SWC선을 항상 하이 레벨로 하는 용량 선택 펄스(C)가 인가되어 있으므로, 샘플링 트랜지스터(630a, 630b, 630c)는 항상 ON 상태가 되고, 샘플링 용량(200a, 200b, 200c)이 CPDC선의 전위로 리셋된다.
다음으로, RESET(n)선을 하이 레벨로 하는 리셋 펄스(n)가 리셋 트랜지스터(504)에 인가된다. 리셋 트랜지스터(504)는 ON 상태가 되어, FD부(506)의 전위가 리셋된다. FD부(506)에 접속하고 있는 증폭 트랜지스터(503)의 게이트 전압은 FD부(506)의 전위가 되고, 이 전압에 따른 전압, 구체적으로는 (FD부의 전위-Vt)×α로 부여되는 전압이 제1 수직 신호선(520)에 출력된다.
다음으로, CP선을 로우 레벨로 하는 클램프 펄스가 클램프 트랜지스터(640)에 인가되어, 클램프 트랜지스터(640)가 OFF 상태가 되고, 제2 수직 신호선(620)은 플로팅 상태가 된다.
다음으로, READ(n)선을 하이 레벨로 하는 독출 펄스(n)가 독출 트랜지스터(502)에 인가된다. 독출 트랜지스터(502)는 ON 상태가 되어, 포토다이오드(501)에 축적한 신호 전하가 FD부(506)에 전송된다. FD부(506)에 접속하고 있는 증폭 트랜지스터(503)의 게이트 전압은 FD부(506)의 전위가 되고, 이 전압과 거의 동등한 전압이 제1 수직 신호선(520)에 출력된다. 이 때, CP선을 로우 레벨로 하는 클램프 펄스가 클램프 트랜지스터(640)에 인가되어 있으므로, 클램프 트랜지스터(640)는 OFF 상태가 되어, 샘플링 용량(200a, 200b, 200c)에는, FD부(506)의 전위가 리셋되었을 때에 제1 수직 신호선(520)에 출력된 전압과, 포토다이오드(501)에 축적한 신호 전하가 FD부(506)에 전송되었을 때에 제1 수직 신호선(520)에 출력된 전압과의 차가 n행째의 단위 셀(500)의 신호 전압으로서 축적된다.
다음으로, CSEL(m)선을 하이 레벨로 하는 열 선택 펄스(m), CSEL(m-1)선을 하이 레벨로 하는 열 선택 펄스(m-1),···를 열 선택 트랜지스터(650)에 순차적으로 인가한다. 각 열 선택 트랜지스터(650)는 순차적으로 ON 상태가 되어, 샘플링 용량(200a, 200b, 200c)에 축적된 신호 전압이 수평 신호선(570)에 순차적으로 출력된다.
이상과 같은 동작에 기초한, 단위 셀(500)의 신호 전압의 가산을 행하지 않는 경우의 신호 처리부(100)의 게인은 이하와 같이 계산된다.
우선, n행째의 단위 셀(500)의 신호 전압을 샘플링 용량(200a, 200b, 200c)에 축적하기 위하여, 클램프 트랜지스터(640)와 열 선택 트랜지스터(650)가 OFF상태가 되고, 샘플링 트랜지스터(630a, 630b, 630c)가 동시에 ON 상태가 되어, 클램프 용량(610)과 샘플링 용량(200a, 200b, 200c)에 의해 형성된 회로의 게인은 식 (2)와 같이 계산된다.
G3= Ccp/(Ccp+ Csp)···(2)
다음으로, 축적된 단위 셀(500)의 신호 전압을 수평 신호선(570)에 출력하기 위해서, 샘플 홀드 트랜지스터(600)와 클램프 트랜지스터(640)가 OFF 상태가 되고, 열 선택 트랜지스터(650)와 샘플링 트랜지스터(630a, 630b, 630c)가 ON 상태가 되어, 샘플링 용량(200a, 200b, 200c)과 수평 신호선 용량(210)에 의해 형성된 회로의 게인은 식 (3)과 같이 계산된다.
G4= Csp/(Csp+ Ccom)···(3)
그리고, 식 (2), 식 (3)으로부터 얻어진 G3과 G4로부터 단위 셀(500)의 신호 전압의 가산을 행하지 않는 경우의 신호 처리부(100)의 게인은 식 (4)와 같이 계산된다.
G= G3×G4
=(Ccp/(Ccp+ Csp))×(Csp/(Csp+ Ccom))···(4)
다음으로, 본 발명의 실시형태에서의 증폭형 고체 촬상 장치의 동작(단위 셀(500)의 신호 전압의 가산을 행하는 경우)에 관해서, 도 7에 도시하는 구동 타이밍 차트에 따라서 설명한다.
n행째의 단위 셀(500)이 선택되면, LSET(n)선을 하이 레벨로 하는 행 선택 펄스(n)가 n행 째의 단위 셀(500)의 수직 선택 트랜지스터(505)에 인가된다. 수직 선택 트랜지스터(505)는 ON 상태가 되어, 증폭 트랜지스터(503)와 부하 트랜지스터군(540)에서 소스 팔로워 회로가 형성되어, 단위 셀(500)의 전원 전압에 추종한 전압이 그 소스 팔로워 회로로부터 제1 수직 신호선(520)에 출력된다.
다음으로, SP선을 하이 레벨로 하는 샘플링 펄스가 샘플 홀드 트랜지스터(600)에 인가된다. 샘플 홀드 트랜지스터(600)는 ON 상태가 되어, 소스 팔로워 회로로부터 제1 수직 신호선(520)에 출력된 전압을 클램프 용량(610)에 유지한다. 이 때, CP선을 하이 레벨로 하는 클램프 펄스가 클램프 트랜지스터(640)에 인가된다. 클램프 트랜지스터(640)는 ON 상태가 되어, 클램프 용량(610)이 CPDC선의 전위로 리셋된다. 또한, 동시에 SWA선을 하이 레벨로 하는 용량 선택 펄스(A)가 인가되어 있으므로, 샘플링 트랜지스터(630a)는 ON 상태가 되어, 샘플링 용량(200a)이 CPDC선의 전위로 리셋된다.
다음으로, RESET(n)선을 하이 레벨로 하는 리셋 펄스(n)가 리셋 트랜지스터(504)에 인가된다. 리셋 트랜지스터(504)는 ON 상태가 되어, FD부(506)의 전위가 리셋된다. FD부(506)에 접속하고 있는 증폭 트랜지스터(503)의 게이트 전압은 FD부(506)의 전위가 되고, 이 전압에 따른 전압, 구체적으로는 (FD부의 전위-Vt)×α로 부여되는 전압이 제1 수직 신호선(520)에 출력된다.
다음으로, CP선을 로우 레벨로 하는 클램프 펄스가 클램프 트랜지스터(640)에 인가되어, 클램프 트랜지스터(640)가 OFF 상태가 되고, 제2 수직 신호선(620)은 플로팅 상태가 된다.
다음으로, READ(n)선을 하이 레벨로 하는 독출 펄스(n)가 독출 트랜지스터(502)에 인가된다. 독출 트랜지스터(502)는 ON 상태가 되어, 포토다이오드(501)에 축적한 신호 전하가 FD부(506)에 전송된다. FD부(506)에 접속하고 있는 증폭 트랜지스터(503)의 게이트 전압은 FD부(506)의 전위가 되어, 이 전압과 거의 동등한 전압이 제1 수직 신호선(520)에 출력된다. 이 때, CP선을 로우 레벨로 하는 클램프 펄스가 클램프 트랜지스터(640)에 인가되어 있으므로, 클램프 트랜지스터(640)는 OFF 상태가 되고, 샘플링 용량(200a)에는 FD부(506)의 전위가 리셋되었을 때에 제1 수직 신호선(520)에 출력된 전압과, 포토다이오드(501)에 축적한 신호 전하가 FD부(506)에 전송되었을 때에 제1 수직 신호선(520)에 출력된 전압과의 차가 n행 째의 단위 셀(500)의 신호 전압으로서 축적된다. 그리고, SWA선을 로우 레벨로 하는 용량 선택 펄스(A)가 인가되어, 샘플링 트랜지스터(630a)는 OFF 상태가 된다.
다음으로, n-1행째의 단위 셀(500)이 선택되어, SWB선을 하이 레벨로 하는 용량 선택 펄스(B)가 인가되고, 같은 동작이 되풀이됨으로써, 샘플링 용량(200b)에는 n-1행째의 단위 셀(500)의 신호 전압이 축적된다. 그리고, SWB선을 로우 레벨로 하는 용량 선택 펄스(B)가 인가되어, 샘플링 트랜지스터(630b)는 OFF 상태가 된다.
다음으로, n-2행째의 단위 셀(500)이 선택되어, SWC선을 하이 레벨로 하는 용량 선택 펄스(C)가 인가되고, 같은 동작이 되풀이됨으로써, 샘플링 용량(200c)에는 n-2행째의 단위 셀(500)의 신호 전압이 축적된다. 그리고, SWC선을 로우 레벨로 하는 용량 선택 펄스(C)가 인가되어, 샘플링 트랜지스터(630c)는 OFF상태가 된다.
다음으로, SWA선, SWB선, 및 SWC선을 하이 레벨로 하는 용량 선택 펄스(A), 용량 선택 펄스(B), 및 용량 선택 펄스(C)가 동시에 인가되어, 샘플링 트랜지스터(630a, 630b, 630c)는 ON 상태가 된다.
다음으로, CSEL(m)선을 하이 레벨로 하는 열 선택 펄스(m), CSEL(m-1)선을 하이 레벨로 하는 열 선택 펄스(m-1), ···를 열 선택 트랜지스터(650)에 순차적으로 인가한다. 각 열 선택 트랜지스터(650)는 ON 상태가 되어, 샘플링 용량(200a)와 샘플링 용량(200b)과 샘플링 용량(200c)에 축적된 신호 전압이 가산되어 수평 신호선(570)에 순차적으로 출력된다.
이상과 같은 동작에 기초하는, 단위 셀(500)의 신호 전압의 가산을 행하는 경우의 신호 처리부(100)의 게인은 이하와 같이 계산된다.
우선, n행째의 단위 셀(500)의 신호 전압을 샘플링 용량(200a)에 축적하기 위해서, 클램프 트랜지스터(640)와 열 선택 트랜지스터(650)가 OFF 상태가 되고, 샘플링 트랜지스터(630a)가 ON 상태가 되어, 클램프 용량(610)과 샘플링 용량(200a)에 의해 형성된 회로의 게인은 식 (5)와 같이 계산된다.
G5= Ccp/(Ccp+ Csp/3)···(5)
예컨대, Csp와 Ccp가 5pF인 경우, 신호 처리부(550)의 게인은 식 (5)로 계산되어, 약 0.75가 된다. 이 값은, 종래의 고체 촬상 장치에서의 게인보다도 50% 크다.
여기서, n-1, n-2행째의 단위 셀(500)의 신호 전압을 샘플링 용량(200b, 200c)에 축적하기 위해서, 클램프 용량(610)과 샘플링 용량(200b)에 의해 형성된 회로의 게인, 클램프 용량(610)과 샘플링 용량(200c)에 의해 형성된 회로의 게인도 마찬가지로 식 (5)와 같이 계산된다.
다음으로, 가산된 n, n-1, n-2행째의 단위 셀(500)의 신호 전압을 수평 신호선(570)에 출력하기 위해서, 샘플 홀드 트랜지스터(600)와 클램프 트랜지스터(640)가 OFF 상태가 되고, 열 선택 트랜지스터(650)와 샘플링 트랜지스터(630a, 630b, 630c)가 ON 상태가 되어, 샘플링 용량(200a, 200b, 200c)과 수평 신호선 용량(210)에 의해 형성된 회로의 게인은 식 (6)과 같이 계산된다. 또한, 식 (6)에서는, 샘플링 용량(200a, 200b, 200c)에 축적된 신호 전압을 동시에 수평 신호선에 독출하기 위해서, 샘플링 용량에 축적된 신호 전압을 수평 신호선(570)에 독출하기 위해서 필요한 용량값(Csp)는 확보된다.
G6=Csp/(Csp+Ccom)···(6)
그리고, 식 (5), 식 (6)으로부터 얻어진 G5와 G6으로부터 단위 셀(500)의 신호 전압의 가산을 행하는 경우의 신호 처리부(100)의 게인은 식 (7)과 같이 계산된다.
G=G5×G6
=(Ccp/(Ccp+Csp/3))×(Csp/(Csp+Ccom))···(7)
또한, 충분한 신호 처리부(100)의 게인을 얻기 위해서 수평 신호선 용량(210)의 용량값(Ccom)은 샘플링 용량의 용량값(Csp)와, 클램프 용량의 용량값(Ccp)와 동등한 용량값인 것이 바람직하므로, Ccom, Csp, Ccp는, 예컨대 식 (8)의 관계를 가지는 것으로 한다.
Ccom=Csp=Ccp···(8)
그리고, Csp와 Ccom가 5pF인 경우, 신호 처리부(550)의 게인은 식 (7), 식 (8)에 의해 계산되어, 약 0.38이 된다.
이상과 같이 본 실시형태에 의하면, 식 (5)에 의해 계산되는 단위 셀(500)의 신호 전압을 샘플링 용량(200a)에 축적하기 위해서 형성된 회로의 게인은 큰 값이 되고, 또한 그 회로의 게인에 기초하여 식 (7)에 의해 계산되는 신호 처리부(550)의 게인도 큰 값이 되며, 또한 단위 셀(500)의 신호 전압의 가산을 행하기 위해서 준비한 3개의 샘플링 용량(200a, 200b, 200c)의 용량값의 합계도 작은 값이 된다. 따라서, 큰 용량값을 가지는, 즉 큰 면적을 가지는 샘플링 용량을 준비하지 않고 단위 셀(500)의 신호 전압의 가산을 행할 수 있으므로, 본 실시형태의 증폭형 고체 촬상 장치는 칩 면적을 증대시키지 않고 단위 셀(500)의 신호 전압을 가산할 수 있다. 또한, 화소 신호를 가산하는 모드와, 가산하지 않는 양쪽 모드에서의 S/N을 향상시킬 수 있다. 예컨대, Csp가 5pF이고 Ccp가 5pF이며 샘플링 용량(200a, 200b, 200c)의 단위 면적당 용량이 5fF/㎛2인 경우, 단위 셀(500)의 신호 전압을 샘플링 용량(660a)에 축적하기 위해 형성되는 회로의 게인은, 종래의 고체 촬상 장치에서는 0.5라는 작은 값이 되는데 비하여, 본 실시형태의 증폭형 고체 촬상 장치에서는 0.75라는 충분한 값이 되고, 또한 샘플링 용량의 면적은, 종래의 고체 촬상 장치에서는 3000㎛2이라는 큰 값이 되는데 비하여, 본 실시형태의 증폭형 고체 촬상 장치에서는 1000㎛2이라는 작은 면적으로 된다.
또한, 용량 선택 펄스(A), 용량 선택 펄스(B), 및 용량 선택 펄스(C)를 변화시킴으로써, 단위 셀(500)의 신호 전압을 가산하는 경우와, 단위 셀(500)의 신호 전압을 가산하지 않는 경우를 선택할 수 있다. 따라서, 본 실시형태의 증폭형 고체 촬상 장치는, 단위 셀(500)의 신호 전압을 가산하는 경우와 단위 셀(500)의 신호 전압을 가산하지 않는 경우 양쪽에 대응할 수 있다.
여기서, 단위 셀(500)의 신호 전압을 k행(k는 2이상의 정수) 가산하는 경우의 S/N비(신호 대 잡음비)는 포토다이오드(501)의 광 쇼트 노이즈에 의해, √k(가산 화소 수)에 비례하여 향상한다. 따라서, 출력 앰프(580)를 포함하는 후단 회로에서 Na라는 일정한 노이즈가 존재하고, 단위 셀(500)의 신호 전압을 가산하는 경우도, 단위 셀(500)의 신호 전압을 가산하지 않는 경우도 출력 신호 레벨(S)은 일정하다고 하면, 단위 셀(500)의 신호 전압을 3행 가산하였을 때의 S/N비는 √3에 비례하여 향상한다. 그러나, 단위 셀(500)의 신호 전압을 3행 가산하는 경우의 S/N비는 단위 셀(500)의 신호 전압을 가산하지 않는 경우의 S/N비보다도 필요 이상으로 좋아질 필요는 없으므로, 단위 셀(500)의 신호 전압을 가산하는 경우의 S/N비와 단위 셀(500)의 신호 전압을 가산하지 않는 경우의 S/N비를 동등하게 함으로써 Csp의 최적화를 행할 수 있다.
이상 서술한 것에 기초하여, Csp의 최적화를 행하기 위한 식 (9)가 도출된다. 여기서 식 (9)에서, 좌변은 단위 셀(500)의 신호 전압을 3행 가산하는 경우의 게인이며, 우변은 단위 셀(500)의 신호 전압을 가산하지 않는 경우의 게인에, 좌변의 신호 전압을 가산하는 경우의 S/N비와 비교한 회로 게인 향상이 필요해지는 √3배를 적산한 것이다.
(Ccp/(Ccp+Csp/3))×(Csp/(Csp+Ccom))=
√3×(Ccp/(Ccp+Csp))×(Csp/(Csp+Ccom))···(9)
식 (9)로부터 Csp의 최적값을 부여하는 식이 요구되어, 식 (10)이 된다.
Ccp:Csp=(1-1/√3):(√3-1)···(10)
예컨대, Ccp가 5pF인 경우, 식 (10)으로부터 Csp는 약 8pF가 된다.
또한, 본 실시형태에서 단위 셀(500)의 신호 전압을 3행 가산하는 경우에 관해서 예시하였다. 그러나, 식 (11)에 의해 최적화된 용량값(Csp)에 기초하는 용량값(Csp/3)을 갖는 샘플링 용량을 k개(k는 2이상의 정수) 준비함으로써, 본 실시형태의 증폭형 고체 촬상 장치는 단위 셀(500)의 신호 전압을 k행 가산하여도 된다.
Ccp:Csp=(1-1/√k):(√k-1)···(11)
또한, S/N비는 통상 ±3dB(=±√2)정도의 차는 허용되는 레벨에 있으므로, Ccp와 Csp의 비는
(1-1/√(k/2)):(√(k/2)-1)
로부터
(1-1/√(2k)):(√(2k)-1)
의 범위, 즉 Ccp와 Csp의 비로서 ±3dB(=±√2)의 범위에서 최적화해도 된다.
이상과 같이 본 실시형태에 의하면 단위 셀(500)의 신호 전압을 가산하는 경우의 S/N비와 단위 셀(500)의 신호 전압을 가산하지 않는 경우의 S/N비를 동등하게 함으로써 Csp의 최적화를 행할 수 있다. 따라서, 본 실시형태의 증폭형 고체 촬상 장치는, 단위 셀(500)의 신호 전압을 가산하는 경우와 단위 셀(500)의 신호 전압을 가산하지 않는 경우에 대응하는 고체 촬상 장치에서, 최적인 Csp를 결정할 수 있다.
또한, 본 실시형태의 고체 촬상 장치에서, 3개의 샘플링 용량이 제2 수직 신호선에 병렬로 접속되고, 단위 셀의 신호 전압을 3행 가산하는 경우에는, 각 행의 단위 셀의 신호 전압의 1개의 샘플링 용량에의 축적을 3회 행한 후, 3개의 샘플링 용량에 축적된 3행의 단위 셀의 신호 전압을 수평 신호선에 동시에 독출하고, 단위 셀의 신호 전압을 가산하지 않는 경우에는, 각 행의 단위 셀의 신호 전압을 3개 전부의 샘플링 용량에 축적한 후, 3개의 샘플링 용량에 축적된 1행의 단위 셀의 신호 전압을 수평 신호선에 동시에 독출하는 것으로 하였다. 그러나, n개(n≥k, n은 2이상의 정수)의 샘플링 용량이 제2 수직 신호선에 병렬로 접속되고, 단위 셀의 신호 전압을 k행 가산하는 경우에는, 각 행의 단위 셀의 신호 전압의 m개(m≤n/k, m은 1이상의 정수)의 샘플링 용량에의 축적을 k회 행한 후, 샘플링 용량에 축적된 k행의 단위 셀의 신호 전압을 수평 신호선에 동시에 독출하고, 단위 셀의 신호 전압을 가산하지 않는 경우에는, 각 행의 단위 셀의 신호 전압을 p개(m<p≤n, p는 2 이상의 정수)의 샘플링 용량에 축적한 뒤, 샘플링 용량에 축적된 각 행의 단위 셀의 신호 전압을 수평 신호선에 동시에 독출하여도 된다. 여기서, m은 상기 k회의 샘플링 용량에의 축적에서 같은 값이어도 되고, 상이한 값이어도 된다. 구체적으로는, 예컨대 이하의(1)~(6)과 같은 형태가 있다.
(1) 3개의 샘플링 용량이 제2 수직 신호선에 병렬로 접속되고, 단위 셀의 신호 전압을 3행 가산하는 경우에는, 각 행의 단위 셀의 신호 전압의 1개의 샘플링 용량에의 축적을 3회 행한 뒤, 3개의 샘플링 용량에 축적된 3행의 단위 셀의 신호 전압을 수평 신호선에 동시에 독출하고, 단위 셀의 신호 전압을 가산하지 않는 경우에는, 각 행의 단위 셀의 신호 전압을 2개의 샘플링 용량에 축적한 후, 2개의 샘플링 용량에 축적된 각 행의 단위 셀의 신호 전압을 수평 신호선에 동시에 독출한다.
(2) 4개의 샘플링 용량이 제2 수직 신호선에 병렬로 접속되고, 단위 셀의 신호 전압을 4행 가산하는 경우에는, 각 행의 단위 셀의 신호 전압의 1개의 샘플링 용량에의 축적을 4회 행한 뒤, 4개의 샘플링 용량에 축적된 4행의 단위 셀의 신호 전압을 수평 신호선에 동시에 독출하고, 단위 셀의 신호 전압을 가산하지 않는 경우에는, 각 행의 단위 셀의 신호 전압을 4개 전부의 샘플링 용량에 축적한 후, 4개의 샘플링 용량에 축적된 각 행의 단위 셀의 신호 전압을 수평 신호선에 동시에 독출한다.
(3) 4개의 샘플링 용량이 제2 수직 신호선에 병렬로 접속되고, 단위 셀의 신호 전압을 2행 가산하는 경우에는, 각 행의 단위 셀의 신호 전압의 1개의 샘플링 용량에의 축적을 2회 행한 뒤, 2개의 샘플링 용량에 축적된 2행의 단위 셀의 신호 전압을 수평 신호선에 동시에 독출하고, 단위 셀의 신호 전압을 가산하지 않는 경우에는, 각 행의 단위 셀의 신호 전압을 4개 전부의 샘플링 용량에 축적한 후, 4개의 샘플링 용량에 축적된 각 행의 단위 셀의 신호 전압을 수평 신호선에 동시에 독출한다.
(4) 4개의 샘플링 용량이 제2 수직 신호선에 병렬로 접속되고, 단위 셀의 신호 전압을 2행 가산하는 경우에는, 각 행의 단위 셀의 신호 전압의 2개의 샘플링 용량에의 축적을 2회 행한 뒤, 4개의 샘플링 용량에 축적된 2행의 단위 셀의 신호 전압을 수평 신호선에 동시에 독출하고, 단위 셀의 신호 전압을 가산하지 않는 경우에는, 각 행의 단위 셀의 신호 전압을 4개 전부의 샘플링 용량에 축적한 후, 4개의 샘플링 용량에 축적된 각 행의 단위 셀의 신호 전압을 수평 신호선에 동시에 독출한다.
(5) 4개의 샘플링 용량이 제2 수직 신호선에 병렬로 접속되고, 단위 셀의 신호 전압을 2행 가산하는 경우에는, 각 행의 단위 셀의 신호 전압의 2개의 샘플링 용량에의 축적을 2회 행한 뒤, 4개의 샘플링 용량에 축적된 2행의 단위 셀의 신호 전압을 수평 신호선에 동시에 독출하고, 단위 셀의 신호 전압을 가산하지 않는 경우에는, 각 행의 단위 셀의 신호 전압을 3개의 샘플링 용량에 축적한 후, 3개의 샘플링 용량에 축적된 각 행의 단위 셀의 신호 전압을 수평 신호선에 동시에 독출한다.
(6) 4개의 샘플링 용량이 제2 수직 신호선에 병렬로 접속되고, 단위 셀의 신호 전압을 2행 가산하는 경우에는, 각 행의 단위 셀의 신호 전압의 1개의 샘플링 용량에의 축적과 2개의 샘플링 용량에의 축적을 행한 후, 3개의 샘플링 용량에 축적된 2행의 단위 셀의 신호 전압을 수평 신호선에 동시에 독출하고, 단위 셀의 신호 전압을 가산하지 않는 경우에는, 각 행의 단위 셀의 신호 전압을 4개의 샘플링 용량에 축적한 후, 4개 전부의 샘플링 용량에 축적된 각 행의 단위 셀의 신호 전압을 수평 신호선에 동시에 독출한다.
상기와 같은 독출을 행하는 경우에서, 가산하는 경우에 사용하는 샘플링 용량의 총 용량값 및 가산하지 않는 경우에 사용하는 샘플링 용량의 총 용량값 중 어느 하나가 작은 쪽은, 예컨대 포화 신호 전압에 대한 열 선택 신호의 난입 노이즈의 S/N비를 -40dB 이하, 또는 난입 노이즈의 10%가 열 선택 트랜지스터 사이에서의 난입 노이즈 편차가 되어 발생하고, 그 때의 포화 신호 전압에 대한 열 선택 신호의 난입 노이즈의 S/N비를 -60dB 이하로 하기 위해서, 샘플링 용량의 총 용량값>>게이트 용량, 열 선택 신호의 펄스 전압을 VIN이라 한 경우,
포화 신호 전압/100>VIN×게이트 용량/샘플링 용량의 총 용량값
을 만족시키는 것이 필요하다. 예컨대, 포화 신호 전압을 500mV, VIN=3V라 하면, 가산하는 경우에 사용하는 샘플링 용량의 총 용량값 및 가산하지 않는 경우에 사용하는 샘플링 용량의 총 용량값 중 어느 하나가 작은 쪽의 용량값은, 게이트 용량의 약 600배가 필요해진다. 여기서, 가산하는 경우에 사용하는 샘플링 용량의 총 용량값 및 가산하지 않는 경우에 사용하는 샘플링 용량의 총 용량값의 비는, 용량부의 면적을 최소로 하기 위해서, 1에 가까운 것이 바람직하다. 구체적인 샘플링 용량의 총 용량값(Csp0)으로서는, 예컨대 Csp(1개의 샘플링 용량의 용량값)=O.8pF, m=1, k=3, p=3으로서, m×k×Csp=p×Csp=Csp0=2.4pF가 된다.
또한, 본 실시형태의 고체 촬상 장치에서, 트랜지스터 및 용량은, 예컨대 N형 MOS트랜지스터로 구성되어도 된다. 이에 의해, 열 선택 트랜지스터는 PMOS형 트랜지스터와 비교하여 열 선택 시의 온 저항이 낮은 N형 MOS트랜지스터로 구성되므로, 열 선택 트랜지스터의 게이트 사이즈를 줄이는 것이 가능해져, 열 선택 트랜지스터에 의한 난입 노이즈의 영향을 저감할 수 있다. 또한, 용량은 N형 MOS트랜지스터로 구성되므로, 응답특성을 빠르게 할 수 있다. 더욱이, 2층의 폴리실리콘이 아니라, 1층의 폴리실리콘에 의해 용량을 형성하는 것이 가능해져, 제조 공정을 간략화할 수 있다.
이상의 설명으로부터 명백히 알 수 있듯이, 본 발명에 따른 고체 촬상 장치에 의하면, 단위 셀의 신호 전압을 가산하기 위해서 큰 용량값을 가지는 축적 용량을 준비할 필요가 없으므로, 칩 면적을 증대하지 않고, 화질 열화가 없는 화상 압축을 가능하게 한다. 또한, 화소 신호를 가산하는 모드와, 가산하지 않는 양쪽 모드에서의 S/N 향상을 가능하게 한다. 또한, 사용하는 축적 용량을 선택함으로써 단위 셀의 신호 전압을 가산하는 경우와 단위 셀의 신호 전압을 가산하지 않는 경우를 선택할 수 있으므로, 고 화소를 필요로 하는 경우와 필요 최소한의 화소를 필요로 하는 경우에 대응한 고체 촬상 장치를 제공할 수 있다. 또한, 단위 셀의 신호 전압을 축적하는 축적 용량의 용량값을 최적화할 수 있다.
따라서, 본 발명에 의해 칩 면적을 증대하지 않고 솎아냄(pixel skipping)이라는 방법과 상이한 화질 열화가 없는 화상 압축을 가능하게 하는 고체 촬상 장치를 제공하는 것이 가능해져, 이동 단말이 구비하는 카메라의 정지 화상을 고 화질화하고, 또한 그 카메라는 동화나 통신에 대응할 수 있으므로, 본 발명의 고체 촬상 장치의 실용적 가치는 극히 높다.
본 발명은 고체 촬상 장치에 이용할 수 있고, 특히 이동 단말이 구비하는 카메라 등에 이용할 수 있다.
도 1은 종래의 고체 촬상 장치의 회로 구성도를 도시하는 도면,
도 2는 종래의 고체 촬상 장치의 신호 처리부(550)의 회로 구성도를 도시하는 도면,
도 3은 종래의 고체 촬상 장치의 동작을 도시하는 구동 타이밍 차트,
도 4는 본 발명의 실시형태에서의 증폭형 고체 촬상 장치의 회로 구성도를 도시하는 도면,
도 5는 동 증폭형 고체 촬상 장치의 신호 처리부(100)의 회로 구성도를 도시하는 도면,
도 6은 동 증폭형 고체 촬상 장치의 동작(단위 셀(500)의 신호 전압의 가산을 행하지 않는 경우)을 도시하는 구동 타이밍 차트,
도 7은 동 증폭형 고체 촬상 장치의 동작(단위 셀(500)의 신호 전압의 가산을 행하는 경우)을 도시하는 구동 타이밍 차트이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 신호 처리부 500 : 단위 셀
501 : 포토다이오드 502 : 독출 다이오드
503 : 증폭 트랜지스터 504 : 리셋 트랜지스터
505 : 수직 선택 트랜지스터 506 : FD부
520 : 제1 수직 신호선 530 : 행 선택 회로
540 : 부하 트랜지스터군 560 : 열 선택 회로

Claims (21)

  1. 반도체 기판 상에, 광 신호를 신호 전하로 변환하는 광전 변환부와 상기 광전 변환부의 출력을 증폭하여 증폭 신호를 출력하는 증폭부로 이루어지는 복수의 단위 셀을 2차원 형상으로 배치하여 이루어지는 촬상 영역과, 열 방향으로 상기 단위 셀의 증폭 신호를 전달하는 복수의 수직 신호선과, 상기 촬상 영역에 배치된 단위 셀로부터 행 방향에서 단위 셀을 선택하는 수평 방향 선택 수단과, 각 열마다의 수직 신호선에 접속되어, 각 행마다의 상기 단위 셀의 증폭 신호에 대응하는 신호를 축적하는 제1 축적 용량 및 제2 축적 용량과, 상기 신호를 축적하는 축적 용량을 상기 제1 축적 용량 및 제2 축적 용량으로부터 선택하는 축적 용량 선택 수단과, 상기 복수의 수직 신호선의 각각에 접속된 상기 제1 축적 용량 및 제2 축적 용량으로부터 임의의 상기 수직 신호선에 접속된 상기 제1 축적 용량 및 제2 축적 용량을 선택하는 수직 방향 선택 수단과, 상기 수직 방향 선택 수단을 통하여 각 열마다의 수직 신호선에 접속되어, 상기 제1 축적 용량 또는 제2 축적 용량에 축적된 증폭 신호에 대응하는 신호를 전달하는 수평 신호선을 구비한 고체 촬상 장치에 있어서,
    상기 축적 용량 선택 수단은 상기 복수행의 상기 단위 셀의 증폭 신호의 가산을 행하는 경우에는 상기 제1 축적 용량을 선택하고, 상기 가산을 행하지 않는 경우에는 상기 제2 축적 용량을 선택하며,
    상기 제1 축적 용량의 용량값은 상기 제2 축적 용량의 용량값보다도 작고,
    상기 제2 축적 용량의 용량값은, 상기 제2 축적 용량에 축적된 신호를 독출하기 위해서 필요한 최소의 용량값인 것을 특징으로 하는 고체 촬상 장치.
  2. 제1항에 있어서, 상기 제2 축적 용량의 용량값은 상기 수직 방향 선택 수단으로부터의 난입 노이즈의 흡수에 필요한 용량값인 것을 특징으로 하는 고체 촬상 장치.
  3. 제2항에 있어서, 상기 제1 축적 용량 및 제2 축적 용량은 n개(n은 2 이상의 정수)의 제3 축적 용량이 병렬로 접속되어 이루어지고,
    상기 축적 용량 선택 수단은 k행(k≤n, k는 2 이상의 정수)의 상기 단위 셀의 증폭 신호의 가산을 행하는 경우에는, m개(m≤n/k, m은 1이상의 정수)의 상기 제3 축적 용량을 선택하고, 상기 가산을 행하지 않는 경우에는, p개(m<p≤n, p는 2 이상의 정수)의 상기 제3 축적 용량을 선택하며, 상기 제3 축적 용량에 축적된 신호를 독출하는 경우에는 상기 신호를 축적하는 전부의 상기 제3 축적 용량을 선택하는 것을 특징으로 하는 고체 촬상 장치.
  4. 제3항에 있어서, 상기 축적 용량 선택 수단은 상기 가산을 행하는 경우에는 상기 제3 축적 용량의 선택을 k회 행하고,
    상기 m은 상기 k회의 제3 축적 용량의 선택에서 같은 값인 것을 특징으로 하는 고체 촬상 장치.
  5. 제4항에 있어서, 상기 k×m개의 제3 축적 용량 및 상기 p개의 제3 축적 용량 중 어느 하나가 총 용량값이 작은 쪽은, 상기 수직 방향 선택 수단이 갖는 기생 용량값의 소정 배보다도 큰 총 용량값을 가지고,
    상기 기생 용량값의 소정 배의 값은, 상기 수직 방향 선택 수단에 의한 선택에 이용되는 전압의 값과, 상기 제3 축적 용량으로부터 독출되는 신호 전압의 값으로부터 결정되는 것을 특징으로 하는 고체 촬상 장치.
  6. 제5항에 있어서, 상기 m은 1이고,
    상기 n은 상기 k 및 상기 p와 동일한 것을 특징으로 하는 고체 촬상 장치.
  7. 제6항에 있어서,
    상기 제3 축적 용량은 클램프 용량을 통하여 상기 수직 신호선과 접속되는 것을 특징으로 하는 고체 촬상 장치.
  8. 제7항에 있어서,
    상기 제3 축적 용량의 용량값은, 상기 가산을 행하는 경우의 S/N비와 상기 가산을 행하지 않는 경우의 S/N비가 동등해지도록 결정되는 것을 특징으로 하는 고체 촬상 장치.
  9. 제8항에 있어서, 상기 제3 축적 용량의 용량값은, Ccp을 클램프 용량의 용량값으로 하고, Csp를 제3 축적 용량의 용량값으로 하고, k를 가산하는 행수로서, 하기의 수식
    Ccp:Csp≒(1-1/√k):(√k-1)
    로부터 결정되는 것을 특징으로 하는 고체 촬상 장치.
  10. 제9항에 있어서, 상기 제3 축적 용량, 수평 방향 선택 수단 및 수직 방향 선택 수단은 NMOS형 트랜지스터에 의해 구성되는 것을 특징으로 하는 고체 촬상 장치.
  11. 제3항에 있어서, 상기 축적 용량 선택 수단은, 상기 가산을 행하는 경우에는 상기 제3 축적 용량의 선택을 k회 행하고,
    상기 m은, 상기 k회의 제3 축적 용량의 선택에서 상이한 값인 것을 특징으로 하는 고체 촬상 장치.
  12. 제11항에 있어서, 상기 제3 축적 용량은 클램프 용량을 통하여 상기 수직 신호선과 접속되는 것을 특징으로 하는 고체 촬상 장치.
  13. 제12항에 있어서, 상기 제3 축적 용량의 용량값은 상기 가산을 행하는 경우의 S/N비와 상기 가산을 행하지 않는 경우의 S/N비가 동등해지도록 결정되는 것을 특징으로 하는 고체 촬상 장치.
  14. 제13항에 있어서, 상기 제3 축적 용량의 용량값은, Ccp을 클램프 용량의 용량값으로 하고, Csp를 제3 축적 용량의 용량값으로 하며, k를 가산하는 행수로서, 하기의 수식
    Ccp:Csp≒(1-1/√k):(√k-1)
    로부터 결정되는 것을 특징으로 하는 고체 촬상 장치.
  15. 제14항에 있어서, 상기 제3 축적 용량, 수평 방향 선택 수단 및 수직 방향 선택 수단은 NMOS형 트랜지스터에 의해 구성되는 것을 특징으로 하는 고체 촬상 장치.
  16. 제3항에 있어서, 상기 제3 축적 용량은 클램프 용량을 통하여 상기 수직 신호선과 접속되는 것을 특징으로 하는 고체 촬상 장치.
  17. 제16항에 있어서, 상기 제3 축적 용량의 용량값은 상기 가산을 행하는 경우의 S/N비와 상기 가산을 행하지 않는 경우의 S/N비가 동등해지도록 결정되는 것을 특징으로 하는 고체 촬상 장치.
  18. 제17항에 있어서, 상기 제3 축적 용량의 용량값은, Ccp을 클램프 용량의 용량값으로 하고, Csp를 제3 축적 용량의 용량값으로 하며, k를 가산하는 행수로서, 하기의 수식
    Ccp:Csp≒(1-1/√k):(√k-1)
    로부터 결정되는 것을 특징으로 하는 고체 촬상 장치.
  19. 제18항에 있어서, 상기 제3 축적 용량, 수평 방향 선택 수단 및 수직 방향 선택 수단은 NMOS형 트랜지스터에 의해 구성되는 것을 특징으로 하는 고체 촬상 장치.
  20. 제1항에 있어서, 상기 제1 축적 용량 및 제2 축적 용량은, n개(n은 2 이상의 정수)의 제3 축적 용량이 병렬로 접속되어 이루어지고,
    상기 축적 용량 선택 수단은, k행(k≤n, k는 2 이상의 정수)의 상기 단위 셀의 증폭 신호의 가산을 행하는 경우에는, m개(m≤n/k, m은 1 이상의 정수)의 상기 제3 축적 용량을 선택하고, 상기 가산을 행하지 않는 경우에는, p개(m<p≤n, p는 2 이상의 정수)의 상기 제3 축적 용량을 선택하며, 상기 제3 축적 용량에 축적된 신호를 독출하는 경우에는, 상기 신호를 축적하는 모든 상기 제3 축적 용량을 선택하는 것을 특징으로 하는 고체 촬상 장치.
  21. 반도체 기판 상에, 광 신호를 신호 전하로 변환하는 광전 변환부와 상기 광전 변환부의 출력을 증폭하여 증폭 신호를 출력하는 증폭부로 이루어지는 복수의 단위 셀을 2차원 형상으로 배치하여 이루어지는 촬상 영역과, 열 방향으로 상기 단위 셀의 증폭 신호를 전달하는 복수의 수직 신호선과, 각 열마다의 수직 신호선에 접속되어, 상기 단위 셀의 증폭 신호에 대응하는 신호를 축적하는 복수의 축적 용량을 구비한 고체 촬상 장치의 구동 방법에 있어서,
    복수행의 상기 단위 셀의 증폭 신호의 가산을 행하는 경우에서, 상기 복수의 축적 용량으로부터 가산하는 각 행마다 독립적으로 1개씩을 선택하여 각 행마다의 상기 증폭 신호에 대응하는 신호를 축적한 후, 상기 증폭 신호에 대응하는 신호가 축적된 축적 용량 전부를 선택하고,
    상기 가산을 행하지 않는 경우에서, 상기 복수의 축적 용량으로부터 각 행마다의 상기 증폭 신호에 대응하는 신호를 축적하는 2이상의 축적 용량을 병렬로 선택하는 것을 특징으로 하는 고체 촬상 장치의 구동 방법.
KR10-2004-0018832A 2003-03-20 2004-03-19 고체 촬상 장치 및 그 구동 방법 KR100536973B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003078890 2003-03-20
JPJP-P-2003-00078890 2003-03-20
JP2004041266A JP3562649B1 (ja) 2003-03-20 2004-02-18 固体撮像装置およびその駆動方法
JPJP-P-2004-00041266 2004-02-18

Publications (2)

Publication Number Publication Date
KR20040082991A KR20040082991A (ko) 2004-09-30
KR100536973B1 true KR100536973B1 (ko) 2005-12-14

Family

ID=32829023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0018832A KR100536973B1 (ko) 2003-03-20 2004-03-19 고체 촬상 장치 및 그 구동 방법

Country Status (6)

Country Link
US (2) US7379109B2 (ko)
EP (1) EP1460832A3 (ko)
JP (1) JP3562649B1 (ko)
KR (1) KR100536973B1 (ko)
CN (1) CN100366061C (ko)
TW (1) TW200503257A (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0300056D0 (en) * 2003-01-03 2003-02-05 Koninkl Philips Electronics Nv Image sensor
JP3562649B1 (ja) * 2003-03-20 2004-09-08 松下電器産業株式会社 固体撮像装置およびその駆動方法
US7521719B2 (en) * 2004-08-13 2009-04-21 Paul Steven Schranz Light emitting and image sensing device and apparatus
CN101312537B (zh) * 2004-12-27 2013-02-13 索尼株式会社 固态成像装置以及成像设备
JP4485371B2 (ja) * 2005-01-06 2010-06-23 パナソニック株式会社 固体撮像装置
JP2007036861A (ja) * 2005-07-28 2007-02-08 Sanyo Electric Co Ltd 固体撮像素子の駆動装置及び駆動方法
JP4328327B2 (ja) 2005-12-14 2009-09-09 パナソニック株式会社 固体撮像装置及びその駆動方法
JP4935486B2 (ja) * 2007-04-23 2012-05-23 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、固体撮像装置の信号処理方法および撮像装置
EP2154879A1 (en) * 2008-08-13 2010-02-17 Thomson Licensing CMOS image sensor with selectable hard-wired binning
JP5288955B2 (ja) 2008-09-09 2013-09-11 キヤノン株式会社 固体撮像装置、撮像システム、および固体撮像装置の駆動方法
JP4659868B2 (ja) 2008-09-19 2011-03-30 キヤノン株式会社 固体撮像装置および撮像システム
US8059173B2 (en) * 2008-09-26 2011-11-15 On Semiconductor Trading Ltd. Correlated double sampling pixel and method
JP5250474B2 (ja) 2009-04-28 2013-07-31 パナソニック株式会社 固体撮像装置
JP5230552B2 (ja) 2009-07-13 2013-07-10 キヤノン株式会社 固体撮像装置及びその駆動方法
JP5506586B2 (ja) * 2010-07-30 2014-05-28 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
US9235499B2 (en) * 2011-12-16 2016-01-12 General Electric Company System and method for identifying a character-of-interest
JP2014112580A (ja) * 2012-12-05 2014-06-19 Sony Corp 固体撮像素子および駆動方法
US11082643B2 (en) * 2019-11-20 2021-08-03 Waymo Llc Systems and methods for binning light detectors

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05145859A (ja) 1991-11-25 1993-06-11 Hitachi Ltd 固体撮像装置およびその制御方法
JP3862298B2 (ja) 1994-12-22 2006-12-27 キヤノン株式会社 光電変換装置
JP4035194B2 (ja) * 1996-03-13 2008-01-16 キヤノン株式会社 Ｘ線検出装置及びｘ線検出システム
US5973311A (en) * 1997-02-12 1999-10-26 Imation Corp Pixel array with high and low resolution mode
US6606122B1 (en) * 1997-09-29 2003-08-12 California Institute Of Technology Single chip camera active pixel sensor
JP3466886B2 (ja) * 1997-10-06 2003-11-17 キヤノン株式会社 固体撮像装置
US6529237B1 (en) * 1997-12-02 2003-03-04 Texas Instruments Incorporated Complete CDS/PGA sample and hold amplifier
JP2000106653A (ja) * 1998-09-29 2000-04-11 Toshiba Corp 固体撮像装置
WO2002098112A2 (en) * 2001-05-29 2002-12-05 Transchip, Inc. Patent application cmos imager for cellular applications and methods of using such
JP3562649B1 (ja) * 2003-03-20 2004-09-08 松下電器産業株式会社 固体撮像装置およびその駆動方法

Also Published As

Publication number Publication date
US7825976B2 (en) 2010-11-02
CN1532939A (zh) 2004-09-29
CN100366061C (zh) 2008-01-30
EP1460832A3 (en) 2011-09-07
KR20040082991A (ko) 2004-09-30
TW200503257A (en) 2005-01-16
US20040183930A1 (en) 2004-09-23
JP2004304771A (ja) 2004-10-28
US7379109B2 (en) 2008-05-27
EP1460832A2 (en) 2004-09-22
JP3562649B1 (ja) 2004-09-08
US20080211949A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
US12015864B2 (en) Comparator, AD converter, solid-state imaging device, electronic apparatus, and method of controlling comparator
KR100536973B1 (ko) 고체 촬상 장치 및 그 구동 방법
JP5173171B2 (ja) 光電変換装置、撮像装置及び信号読出方法
JP6904257B2 (ja) 固体撮像素子、電子機器、および、固体撮像素子の制御方法
US8125553B2 (en) Solid-state imaging device
US6914227B2 (en) Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system
US7903150B2 (en) Differential amplifier circuit used in solid-state image pickup apparatus, and arrangement that avoids influence of variations of integrated circuits in manufacture and the like
US8189081B2 (en) Solid-state imaging apparatus, driving method thereof, camera, and copier
EP3627556B1 (en) Solid-state image sensor and image-capturing device
US7692702B2 (en) Solid-state imaging device with amplifiers corresponding to signal lines and alternating control voltage
US20060227228A1 (en) Color image sensing device and pixel data reading method thereof
JP4533367B2 (ja) 固体撮像装置
US8400545B2 (en) Amplifying circuit and imaging device imaging device
JP6230370B2 (ja) 信号読み出し回路および信号読み出し回路の制御方法
US20120038808A1 (en) Solid state imaging device
JP2011010370A (ja) 物理情報取得方法および物理情報取得装置
Kayahan et al. Design of ROIC based on switched capacitor TDI for MCT LWIR focal plane arrays

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee