KR100525602B1 - 화상 표시 방법 및 화상 표시 장치 - Google Patents

화상 표시 방법 및 화상 표시 장치 Download PDF

Info

Publication number
KR100525602B1
KR100525602B1 KR10-2003-0019655A KR20030019655A KR100525602B1 KR 100525602 B1 KR100525602 B1 KR 100525602B1 KR 20030019655 A KR20030019655 A KR 20030019655A KR 100525602 B1 KR100525602 B1 KR 100525602B1
Authority
KR
South Korea
Prior art keywords
bit
pixels
data
sub
input image
Prior art date
Application number
KR10-2003-0019655A
Other languages
English (en)
Other versions
KR20030078786A (ko
Inventor
고가고이찌
오꾸조노노보루
야마구찌마찌히꼬
Original Assignee
엔이씨 엘씨디 테크놀로지스, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 엘씨디 테크놀로지스, 엘티디. filed Critical 엔이씨 엘씨디 테크놀로지스, 엘티디.
Publication of KR20030078786A publication Critical patent/KR20030078786A/ko
Application granted granted Critical
Publication of KR100525602B1 publication Critical patent/KR100525602B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

각각 P (P=3) 개의 부-화소 (15a, 15b, 15c) 로 분할되는 복수개의 화소 (14) 를 갖는 표시 패널 (13), 부-화소 (15a, 15b, 15c) 에 대응하는 3개의 J(=8)-비트 데이터값에 따라 각각의 화소 (14) 를 구동하는 소오스 드라이버 (12), 및 M (M=6) 개의 시분할 프레임 데이터값으로서 K(=12)-비트 (K>J) 입력 화상 데이터를 배분하고 소오스 드라이버 (12) 에 프레임 데이터값을 제공하는 신호 처리 회로 (12) 를 갖는 표시 패널 (13) 이 배열된다. K-비트 입력 화상 데이터값과 소오스 드라이버 (12) 의 J-비트 구동 신호 비트 차이로 인해 부족한 2K-J (=16) 그레이 레벨은, M개의 시분할 프레임 데이터값에 따른 부-화소 (15a, 15b, 15c) 를 위해 수행된 (P×M=18) 방식의 시분할 프레임 데이터의 조합에 의해 구현된다.

Description

화상 표시 방법 및 화상 표시 장치{IMAGE DISPLAY METHOD AND IMAGE DISPLAY DEVICE}
본 발명은, 플리커링 (flickering) 및 화상의 불균일을 제거하여 바람직한 하프톤 (halftone) 표현을 실행하는 화상 표시 장치, 및 이 하프톤 표현의 표시 방법에 관련된 것이다.
최근, 액정 표시 장치 및 플라즈마 표시 장치는 전력-절감, 박형화, 및 경량화된 화상 표시 장치로서 주목받고 있다. 이러한 표시 장치의 경우, 화상 표시는 디지털 화상 신호에 따른 다이렉트 구동 시스템에 의해 수행된다. 또한, 흑백 또는 적 (R), 녹 (G), 청 (B) 의 3원색에 따른 컬러 화상과 다른 하프톤 단색 화상을 표시하기 위해, "하프톤 표현"으로 불리워지는 그레이 레벨 (gray level) 표시가 필요하다. 따라서, 그레이 레벨수는 화상 신호의 이용될 비트 수에 의해 결정되고, 화상 신호의 필요한 비트수는 그레이 레벨수가 증가할수록 증가된다.
예를 들면, LCD 장치의 경우, 공통적으로 이용되는 소오스 드라이버가 8-비트만을 갖기 때문에, 256 (=28) 그레이 레벨 이상으로 표현되는 것은 어렵다. 그레이 레벨을 더 많이 표시하기 위해, 12-비트 소오스 드라이버 등을 개발하여 이용하는 것이 필요하다. 그러나, 이 경우, 회로 크기가 8-비트 소오스 드라이버에 비해 증가되기 때문에, 소오스 드라이버의 가격이 상승하는 문제가 발생된다.
따라서, 소오스 드라이버에 의해 처리해야 할 비트수를 증가시키지 않고 그레이 레벨을 더 많이 표현하기 위해, "FRC (frame-rate-control) 방법"으로 불리워지는 방법이 제안되고 있다. FRC 방법은 소오스 드라이버에 제공되는 비트수를 입력 화상 데이터의 비트수와 동일하거나 그 이하인 값으로 설정하고, 부족한 그레이 레벨에 대응하는 부족한 비트수에 대응하는 프레임-씨닝 제어 (frame-thinning control) 를 적용한다. 예를 들면, 10-비트 입력 화상 데이터는 4개의 8-비트 프레임 데이터로 분할된다. 그리고, 이러한 프레임 데이터는 8-비트 소오스 드라이버에 연속적으로 제공됨으로써, 이 8-비트 소오스 드라이버를 이용하여 그레이 레벨이 10비트로 표시된다.
그러나, FRC 방법은 플리커링 또는 불균일한 화상이 발생하기 때문에, 1개의 입력 데이터에 의해 표시되는 프레임의 개수 (프레임의 씨닝) 를 증가시키는 것이 어려운 문제를 갖는다. 이 문제를 해결하기 위해, 소정의 화소 상에서 표시되는 그레이 레벨 전압과 소정의 하드웨어가 표시될 수 있는 가장 가까운 그레이 레벨 전압의 차이가 "오차"로서 간주되고 이 오차가 화소 주변에 존재하는 화소들의 그레이 레벨 전압 상에서 반사영되는 (확산되는) "(오차-확산 프레임-씨닝 시스템) error-diffusion frame-thinning system" 이 제안된다.
전술한 표시 그레이 레벨의 증가를 달성하기 위한 FRC 그레이 레벨 방법 중 하나로서, "PICTURE DISPLAY METHOD AND PICTURE DISPLAY DEVICE USED FOR THE METHOD" 가 있다 (일본 공개 특허 제 2001-34232 호). 전술한 방법 및 장치는, 단위 화소가 R, G, B의 3개의 픽셀의 조합으로 구성되는 컬러 표시 패널에 의해 단색 화상을 표시하는 경우, FRC 그레이 레벨 방법을 이용하여 컬러 표시 패널의 R, G, B의 재현 능력보다 큰 그레이 레벨 해상도를 갖는 단색 화상을 단색 화상의 입력 비트에 대응하는 그레이 레벨 표현에 따라 표시하는, 화상 표시 방법 및 장치이다.
도 1은 일본 특허 공개 제 2001-34232 호에 개시된 LCD 장치 (100) 의 블록도이다. LCD 장치 (100) 에는, 액정으로 화상을 표시하기 위한 컬러 LCD (101), 컬러 LCD (101) 의 광 소오스로서 제공되는 백라이트부 (102), 소정의 데이터 처리를 수행하는 데이터 처리부 (104), 컬러 LCD (101) 를 구동하기 위한 소오스 드라이버 (103), 및 입력 화상 데이터를 데이터 처리부 (104) 로 캡쳐링 (capturing) 하는 인터페이스 (I/F) (105) 가 제공된다.
도 2a 및 도 2b는 컬러 LCD (101) 의 부분 확대도이다. 도 2a에 나타낸 바와 같이, 컬러 LCD (101) 의 표시 스크린은 컬러 필터를 이용하는 경우 R-화소, G-화소, 및 B-화소가 수평으로 배열되도록 구성된다. 즉, R-화소, G-화소, 및 B-화소는 "스트라이프 배열"에 따라 배열된다. R, G, 및 B 화상 데이터값에 따른 컬러 표시는 R-화소, G-화소, 및 B-화소를 통해 수직으로 수행된다. 종래의 발명의 경우, 단색 화상은 아래와 같이 표시된다.
도 2b에 나타낸 바와 같이, LCD 장치 (100) 는 단색 화상을 표시하기 위한 단위 화소 (p) 로서 R-화소 (p1), G-화소 (p2), 및 B-화소 (p3) 를 이용한다. 이 경우, 컬러 필터를 이용할 때 단위 화소 (p) 는 R-화소 (p1), G-화소 (p2), 및 B-화소 (p3) 로 구성된다. 따라서, 일 단위 화소 (p) 로 표시될 수 있는 휘도 (brightness) 값의 설정수는 R-화소 (p1), G-화소 (p2), 및 B-화소 (p3) 각각에 의해 표시될 수 있는 휘도값의 설정수보다 3배 이상이 된다. 즉, 휘도 범위를 1/3으로 설정함으로써, 표시 화상의 그레이 레벨의 개수를 증가시킬 수 있다.
다음으로, 구체적인 예로서, R-화소 (p1), G-화소 (p2), 및 B-화소 (p3) 가 각각 8-비트 소오스 드라이버 (103) 에 의해 8-비트 표시를 수행하는 것을 가정하여, 10-비트 단색-화상 데이터가 인터페이스 (I/F) (105) 로 제공되는 경우, 데이터 처리부 (104) 에 의해 수행되는 FRC를 설명한다.
이 경우, 입력 화상 데이터가 10-비트이고, 소오스 드라이버 (103) 에 의해 처리될 데이터가 8-비트이기 때문에, 비트들 간의 차이는 2가 된다. 따라서, FRC 하의 프레임 주기 내에서의 프레임의 개수는 4가 된다 (=22). 따라서, R-화소 (p1), G-화소 (p2), 및 B-화소 (p3) 각각에 대해 제 1 프레임부터 제 4 프레임까지 프레임 각각에 의해 8-비트 화상 데이터값이 연속적으로 표시된다.
먼저, 데이터 처리부 (104) 는 10-비트 단색-화상 데이터 (원데이터) 를 R 데이터, G 데이터, 및 B 데이터로 분할한다. 상기 분할은 도 3 (도 3의 수치 표기는 십진수를 이용한다) 에 나타낸 변환표에 의해 수행된다. 예를 들면, 원데이터가 "0"이면, 이 때, "0"은 R 데이터, G 데이터, B 데이터로 배분된다. 원데이터가 "10"이면, "9", "9", "10" 이 R 데이터, G 데이터, 및 B 데이터로 각각 배분된다. 즉, 10-비트 R 데이터, G 데이터, 및 B 데이터가 10-비트 단색-화상 데이터 (원데이터) 로부터 생성된다.
다음으로, 이와 같이 생성된 R 데이터, G 데이터, 및 B 데이터가 각각 10비트이기 때문에 (1,024-그레이 레벨 표현), 이들은 4개의 프레임을 이용한 8-비트 데이터 (256-그레이 레벨 표현), 즉, 8-비트 "프레임 데이터"로 배분된다. 프레임 데이터를 분할하는 것은 도 4에 나타낸 변환표를 참조하여 수행된다. 또한, 도 4의 수치 표기는 10진수를 이용한다.
즉, 10-비트 R 데이터, G 데이터, 및 B 데이터 (0-1023) 가 제 1 내지 제 4 프레임 각각에 대해 8-비트 프레임 데이터 (0-255) 로 변환된다. 전술한 내용은, FRC 그레이 레벨 방법에서, 1 프레임 주기를 시계열로 생성된 4개의 프레임으로 구성한다는 사실에 대응된다. 또한, 전술한 내용은, 일 그룹의 10-비트 단색-화상 데이터 (원데이터) 값을 화소 (p) 로 표시하기 위해, 4개의 프레임 각각에 포함되는 8-비트 프레임 데이터를 이용한다는 사실에 대응된다. R-화소 (p1), G-화소 (p2), 및 B-화소 (p3) 는 이와 같이 생성된 프레임 데이터에 따라 구동되고, 화소 (p1 내지 p3) 에 의해 구성된 화상은 화소 (p) 에 의해 표시된다.
전술한 바와 같이, 도 1 내지 도 4에 나타낸 FRC 그레이 스케일 레벨 방법을 이용하여 하프톤을 표현하는 종래의 LCD 장치 (100) 는, J 비트 (J는 양의 정수) 소오스 드라이버를 이용하여 K-비트 입력 화상 데이터를 2N으로 표시하고 비트수 간의 차이 (N) (=K-J) 에 따른 1개의 프레임 주기의 그레이 레벨의 개수 설정에 의해, K-비트 입력 데이터를 2N J-비트 프레임 데이터값으로 배분함으로써, 2J 그레이 레벨을 표현할 수 있는 J-비트 소오스 드라이버로 입력 화상 데이터의 K 비트에 대응하는 그레이 스케일 (2K 그레이 스케일) 을 표현할 수 있다.
그러나, FRC의 일 프레임 주기 동안 프레임의 개수가 2N으로 설정되기 때문에, 비트수 사이의 차이 (N) 가 증가함에 따라 프레임 주기가 매우 길어지게 된다. 그 결과, FRC 그레이 레벨 방법 특유의 플리커링 및 화상 불균일이 생성되고, 화상 품질이 열화된다.
본 발명은 전술한 상태의 관점에서 이루어지며, 그 목적은, FRC 방법을 이용함으로써 바람직한 하프톤을 표현하고, 플리커링 및 화상 불균일을 방지할 수 있는, 화상 표시 방법 및 화상 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은, FRC 방법을 이용하여 하프톤을 표현하고, 입력 화상 데이터의 비트수와 드라이버의 비트수 간의 차이가 N인 경우, 2N 이하의 일 프레임 주기동안 프레임의 개수를 유지할 수 있는, 화상 표시 방법 및 화상 표시 장치를 제공하는 데 있다.
여기서 설명되지 않은 본 발명의 또 다른 목적은, 이하의 설명 및 첨부된 도면으로부터 설명된다.
본 발명의 목적은 바람직한 화상을 표시하는 화상 표시 장치 및 이 화상을 표시하는 표시 방법을 제공하는 데 있다.
특히, 본 발명의 목적은 플리커링 및 화상 불균일을 제거하여 바람직한 하프톤 표현을 수행하는 화상 표시 장치 및 이 하프톤 표현의 표시 방법을 제공하는 데 있다.
(1) 본 발명의 태양에 따르면, 본 발명은, K-비트 (K는 양의 정수) 입력 화상 데이터를 신호 처리 회로에 제공하는 단계;
K-비트 입력 화상 데이터로부터, P개의 J-비트 (J는 J<K 및 M<2K-J인 양의 정수) 데이터를 각각 갖는, M개의 (M은 양의 정수) 시분할 프레임 데이터를 시계열로 생성하는 단계; 및
시분할 프레임 데이터를 구동용 데이터로서 소오스 드라이버로 제공하는 단계를 포함하고,
신호 처리 회로는, 2K-J개의 그레이 레벨에 따라 화소 각각에 수행되는 (P×M) 개 방식의 시분할 프레임 데이터의 조합의 적어도 일부를 이용함으로써, K-비트 입력 화상 데이터와 J-비트 시분할 프레임 데이터의 비트수의 차이로 인해 부족한 2K-J 개의 그레이 레벨을 생성하는,
P (P는 양의 정수) 개의 부-화소로 구성된 복수개의 화소를 갖는 표시 장치를 이용한 FRC (frame-rate-control) 방법에 따라 그레이 레벨을 표현하는 화상 표시 방법을 제공한다.
(2) 또한, 본 발명은, 표시 패널의 복수개의 화소를 P (P는 양의 정수) 개의 부화소로 각각 구성함으로써 표시 패널의 화소를 표시-구동하고, P개의 J-비트 (J는 양의 정수) 구동 데이터값을 P개의 부-화소로 제공하는 드라이버를 제공한다. 또한, 화상 표시 방법은, 각각 K-비트 (K는 K>J인 양의 정수) 입력 화상 데이터로부터의 P개의 J-비트 데이터값을 포함하고 구동 데이터로서 드라이버에 시분할 데이터를 제공하는, 시계열에 따라 배열된 M (M<2K-J인 양의 정수) 개의 프레임을 포함하는 시분할 프레임 데이터를 생성하는 단계를 포함한다.
K-비트 입력 화상 데이터와 J-비트 구동 데이터의 비트수의 차로 인해 부족해진 2K-J 개의 그레이 레벨은 시분할 프레임 데이터에 따라 표시 패널의 부-화소 각각에 수행되는 (P×M) 개 방식의 시분할 프레임 제어의 적어도 일부의 조합을 이용함으로써 생성된다.
따라서, J-비트 드라이버 (2J-그레이 레벨 표현) 에 의해 입력 화상 데이터의 K 비트에 대응하는 그레이 레벨 (2K 그레이 레벨) 을 표현할 수 있다. 또한, 일 프레임 주기내의 프레임의 개수는 종래의 2N (N=K-J) 보다 적은 M이기 때문에, 프레임 주기는 비트수 차이 (N) 가 증가함에 따라 길어지는 것을 방지하고, FRC 그레이 레벨 방법 특유의 플리커링 또는 화상 불균일로 인해 화상 품질이 열화되는 것이 방지된다.
(3) 또한, 본 발명은, K-비트 입력 화상 데이터의 하위 (K-J) 비트 데이터에 따라 시분할된 상기 부-화소의 각각에 대해 M개의 시분할 데이터값을 생성함으로써, P개의 자리올림 신호를 생성하고, P개의 자리올림 신호들을 입력 화상 데이터의 상위 J-비트 데이터에 각각 가산하며, 획득된 가산 결과를 P개의 부-화소 각각에 대해 J-비트 데이터로서 이용하는바람직한 화상 표시 방법을 제공한다.
본 발명의 다른 바람직한 화상 표시 방법은, 시분할 프레임 데이터값의 (P×M) 개 방식의 조합의 총 개수가 2K-J 그레이 레벨보다 적은 (P×M<2K-J) 인 경우, (Q×M) {Q는 (Q×M)<2K-J인 양의 정수} 개의 시분할 프레임 데이터값의 적어도 일부를 이용함으로써, P개의 부-화소에 대한 시분할 프레임 데이터의 부족한 조합 개수를 보상한다.
예를 들면, 1개의 화소가 3개의 부화소로 구성되어, 3개의 부-화소에 5개의 시분할 프레임 데이터값을 제공함으로써 3×5=15개 방식인 시분할 프레임 데이터 조합에 대해 비트수 차이 (N) (N=K-J=4) 로 인해 부족한 24=16 그레이 레벨이 행해지는 경우, 시분할 프레임 데이터의 조합의 개수는 1개의 그레이 레벨의 값만큼이 부족하다. 이 경우, 5개의 시분할 데이터값을 Q (예를 들면, 2) 회 반복함으로써 (즉, 프레임 사이클을 배로 함으로써) 생성된 Q (예를 들면, 2)×5=10개의 시분할 프레임 데이터값과 상이한 10개의 시분할 프레임 데이터 그룹을 1개 가산함으로써, 15+1=16 방식의 시분할 제어의 조합에 따라 부족했던 16 그레이 레벨을 생성하는 것이 가능하다.
이 경우, 가산된 1개의 시분할 프레임 데이터값의 프레임 주기는 2배가 된다. 그러나, 2배의 프레임 주기로 표시되는 그레이 레벨의 확률은 1/16이기 때문에, 그 영향은 거의 적다.
본 발명의 또 다른 화상 표시 방법의 경우, 전술한 시분할 프레임 데이터는 P개의 부-화소에 의한 조합 표시가 전술한 2K-J 그레이 레벨들 중 최대 화소 또는 최소 화소를 입력 화상 데이터의 하위 (K-J)-비트 데이터의 최대 또는 최소값으로 나타내도록 대응된다.
(4) 또한, 본 발명은, P (P는 양의 정수) 개의 부-화소로 구성된 복수개의 화소를 갖는 표시 패널;
P개의 부-화소에 대응하여 P개의 J (J는 양의 정수)-비트 구동 데이터값에 따라 표시 패널의 각각의 화소를 표시-구동하는 드라이버; 및
K (K는 K>J인 양의 정수)-비트 입력 화상 데이터를 각각 P개의 J-비트 데이터값을 포함하는 시계열로 배열된 M (M은 K<2K-J인 양의 정수) 개의 프레임을 포함하는 시분할 프레임 데이터값으로 배분하고, 구동 데이터로서 시분할 프레임 데이터값을 드라이버로 제공하는, 신호 처리 회로를 포함하고,
신호 처리 회로는, 2K-J개의 그레이 레벨에 따라 화소 각각에 수행되는 (P×M) 개 방식의 시분할 프레임 데이터의 조합의 적어도 일부를 이용함으로써, K-비트 입력 화상 데이터와 J-비트 시분할 프레임 데이터의 비트수의 차로 인해 부족한 2K-J 개의 그레이 레벨을 생성하는 것을 포함하는, FRC 그레이 레벨 방법을 이용함으로써 하프톤을 표현하는 화상 표시 장치를 제공한다.
(5) 본 발명의 화상 표시 장치의 경우, P (P는 양의 정수) 개의 부-화소로 각각 구성된 복수개의 화소가 장치 패널 상에 배열되고, 각각의 화소가 P개의 부-화소에 대한 P개의 J (J는 양의 정수)-비트 구동 데이터값에 따라 드라이버에 의해 표시-구동된다. 또한, K (K는 K>J인 양의 정수) -비트 입력 화상 데이터는, 각각 P개의 J-비트 데이터값을 포함하는 시계열로 배열된 M (M은 K<2K-J인 양의 정수) 개의 프레임을 포함하는 시분할 프레임 데이터로 배분되고, 시분할 데이터는 구동 데이터로서 드라이버로 제공된다. 즉, K-비트 입력 화상 데이터와 J-비트 구동 데이터의 비트수 간의 차이로 인해 부족한 2K-J개의 그레이 레벨 표시가, 시분할 프레임 데이터에 따라 부-화소 각각에 수행되는 (P×M) 개 방식의 시분할 제어의 적어도 일부의 조합을 이용함으로써 생성된다.
그 결과, J-비트 드라이버 (2J 그레이 레벨 표현) 에 입력 데이터의 K 비트들에 대응하는 그레이 레벨 (2K 그레이 레벨) 을 표현할 수 있고, 일 프레임 주기의 프레임들의 개수를 종래의 2N보다 적은 M으로 설정할 수 있다. 따라서, 비트들 간의 차이 개수가 증가함에 따라 프레임 주기가 길어짐으로써, 화상 품질이 플리커링 또는 화상 불균일로 인해 열화되는 것이 방지될 수 있다.
(6) 본 발명의 바람직한 화상 표시 장치의 경우, 신호 처리 회로는, K-비트 입력 화상 데이터의 하위 (K-J) 비트에 대한 데이터에 따라 상기 부-화소 각각에 대해 M개의 시계열 데이터값을 시계열로 생성함으로써 P개의 자리올림 신호를 생성하는 자리올림 설정 회로, 및 각각 P개의 자리올림 신호를 입력 화상 데이터의 상위 J 비트에 대한 데이터에 가산하고 획득된 가산 결과를 P개의 부-화소에 J 비트 데이터값으로서 출력하는 P개의 가산기로 구성된다.
본 발명의 다른 바람직한 화상 표시 장치는, 시분할 프레임 데이터값의 (P×M) 개 방식의 조합의 총 개수가 2K-J 그레이 레벨보다 적은 (P×M<2K-J) 인 경우, (Q×M) {Q는 (Q×M)<2K-J인 양의 정수} 개의 시분할 프레임 데이터값의 적어도 일부를 이용함으로써, P개의 부-화소에 대한 시분할 프레임 데이터값의 부족한 조합 개수를 보상한다.
예를 들면, 1개의 화소가 3개의 부화소로 구성되어, 3개의 부-화소에 5개의 시분할 프레임 데이터값을 제공함으로서, 3×5=15개 방식인 시분할 프레임 데이터 조합에 대해 비트수 차이 (N=K-J=4) 로 인해 부족한 24=16 그레이 레벨이 행해지는 경우, 시분할 프레임 데이터의 조합의 개수는 1개의 그레이 레벨의 값만큼이 부족하다. 이 경우, 5개의 시분할 데이터값 Q (예를 들면, 2) 회를 반복함으로써 생성된 Q (예를 들면, 2)×5=10개의 시분할 프레임 데이터값과 상이한 10개의 시분할 프레임 데이터의 1개의 그룹을 가산함으로써, 15+1=16 방식의 시분할 제어의 조합에 따라 부족했던 16 그레이 레벨을 생성하는 것이 가능하다.
이 경우, 가산된 1개의 시분할 프레임 데이터값의 프레임 주기는 2배가 된다. 그러나, 2배로 프레임된 주기로 표시되는 그레이 레벨의 확률은 1/16이기 때문에, 그 영향은 거의 적다.
본 발명의 또 다른 바람직한 화상 표시 장치의 경우, 전술한 시분할 프레임 데이터는 P개의 부-화소에 의한 조합 표시가 전술한 2K-J 중에서 최대 휘도 또는 최소 휘도를 입력 화상 데이터의 하위 (K-J)-비트 데이터의 최대 또는 최소값으로 나타내도록 대응된다.
본 발명의 전술한 그리고 다른 목적, 특징, 및 잇점은 첨부된 도면과 관련된 본 발명의 상세한 설명을 참조하여 자세히 설명한다.
이하, 본 발명의 화상 표시 방법 및 화상 표시 장치의 바람직한 실시형태를 첨부된 도면을 참조하여 상세하게 설명한다.
[제 1 실시형태]
도 5는 본 발명의 제 1 실시형태의 화상 표시 장치를 나타낸다. 이 실시형태의 경우, 화상 표시 장치는 LCD 장치 (1) 로 구성된다.
도 5에서, 제 1 실시형태의 LCD 장치 (1) 는 신호 처리 회로 (11), 소오스 드라이버 (12) 및 LCD 패널 (13) 으로 구성된다. 신호 처리 회로 (11) 는 12-비트 (K=12) 입력 화상 데이터값 (D0 내지 D11) 을 수신하고, 데이터 값 (D0 내지 D11) 에 소정의 신호 처리를 적용한다. 소오스 드라이버 (12) 는 8-비트 (J=8) 의 신호에 따라 LCD 패널 (13) 을 구동한다. LCD 패널 (13) 은 소오스 드라이버 (12) 로부터 제공된 구동 신호에 따라, 스크린 (미도시) 상에 소망의 화상을 표시한다.
LCD 패널 상에는 복수개의 화소 (14) 가 매트릭스 (matrix) 와 같이 배치되지만, 도 5에는 간단하게 일 화소 (14) 만을 표시한다. 각 화소 (14) 는 3개의 부-화소 (p=3) (15a, 15b, 15c) 로 구성된다.
소오스 드라이버 (12) 는, 3개의 8-비트 (J=8) 데이터값 (Dp1'(0) 내지 Dp1'(7), Dp2'(0) 내지 Dp2'(7), 및 Dp3'(0) 내지 Dp3'(7) (이하, Dp1', Dp2', 및 Dp3')) 에 대응되도록, LCD 패널 (13) 상에서 화소 (14) 를 구동하여, 소망의 화상을 표시한다.
신호 처리 회로 (11) 는 12-비트 입력 화상 데이터값 (D0 내지 D11) 을, 각각 3개의 8-비트 데이터값을 포함하는 6개의 (M=6) 프레임을 시계열로 생성함으로써 획득된 "시분할 프레임 데이터값"으로, 배분함으로써, 시분할 프레임 데이터를 소오스 드라이버 (12) 로 제공한다. 시계열로 배열된 6개의 프레임은 1개의 "프레임 주기" 를 구성하고, 즉, 6개의 프레임이 일 "프레임 주기" 에 포함된다.
도 6은 신호 처리 회로 (11) 의 상세 블록도를 나타낸다. 도 6에서, 신호 처리 회로 (1) 는 1개의 자리올림 설정 회로 (16) 와 3개의 가산기 (17, 18, 19) 로 구성된다.
자리올림 설정 회로 (16) 는 12-비트 입력 화상 데이터값 (D0 내지 D11) 의 하위 4-비트 데이터값 (D3 내지 D0) 에 따라, 부-화소 (15a, 15b, 15c) 각각에 대해 6개의 시계열 데이터값을 생성하여, 부-화소 (15a, 15b, 15c) 용의 자리올림 신호 (Dp1, Dp2, Dp3) 로서, 6개 시리즈의 데이터값을 가산기 (17, 18, 19) 에 출력한다. 입력 화상 데이터값 (D0 내지 D11) 의 하위 4-비트 데이터값 (D3 내지 D0) 이 분할되어, 입력 화상 데이터값 (D0 내지 D11) 의 비트수 (K) 와 소오스 드라이버 (12) 의 비트수 (J) 간의 차이가 4 (K-J=N=4) 가 된다.
가산기 (17, 18, 19) 각각은, 입력 화상 데이터값 (D0 내지 D11) 의 상위 8비트 (J=8) 의 데이터값 (D11 내지 D4) 을 시분할하여 제공된 6개의 자리올림 신호 (Dp1, Dp2, Dp3) 에 가산하여, 각각의 부-화소 (15a, 15b, 15c) 에 8-비트 데이터값 (Dp1', Dp2', Dp3) 과 같은 소오스 드라이버 (12) 에 이 가산 결과를 출력한다.
제 1 실시형태의 LCD 장치 (1) 는 FRC 그레이 레벨 방법에 따른 전술한 구성을 갖는 신호 처리 회로 (11) 에 의한 하프톤을 표현한다. 즉, 12-비트 (K=12) 입력 화상 데이터값 (D0 내지 D11) 과 소오스 드라이버 (12) 에 제공된 3개의 8-비트 (J=8) 데이터값 (Dp1', Dp2', Dp3') 사이의 비트 차이로 인해 부족한 16 (2N=24=16) 그레이 레벨의 표시는, 액정 패널 (13) 의 화소 (14) 의 3개의 부-화소에 따른 6개의 "시분할 프레임 데이터 패널값 (13)" 으로 생성된, 3×6=18 방식의 조합 중 16가지 방식의 조합을 이용한 시분할 제어를 통해 구현된다. 따라서, FRC 그레이 레벨 방법의 프레임 주기동안 프레임의 개수를 16보다 작은 6으로 제어할 수 있다. 그 결과, 플리커링 또는 화상 불균일이 효과적으로 회피될 수 있다.
다음으로, 신호 처리 회로 (11) 의 동작은, 즉, 12-비트 입력 화상 데이터값 (D0 내지 D11) 을 6개의 시분할 프레임 데이터값으로 배분하는 동작을 아래에 상세하게 설명한다.
이 경우, 도 7은 자리올림 설정 회로 (16) 의 입력 및 출력 사이의 관계를 설명하는 기능도이고, 도 8은 자리올림 설정 회로 (16) 의 출력 데이터값 (즉, 자리올림 신호 Dp1, Dp2, Dp3) 의 시간 추이를 프레임 주기마다 나타내는 도이다.
신호 처리 회로 (11) 는, 자리올림 설정 회로 (16) 에 의해 12-비트 입력 화상 데이터의 하위 4-비트 데이터값 (D3 내지 D0) 에 따라, 일 프레임 주기가 6개의 시분할 데이터값을 시계열로 갖는 부-화소 (15a, 15b, 15c) 용 자리올림 신호 (Dp1, Dp2, Dp3) 를 생성한다. 다음으로, 이 회로 (11) 는 자리올림 신호 (Dp1, Dp2, Dp3) 를 가산기 (17, 18, 19) 에 입력하여, 이 신호들을 12-비트 입력 화상 데이터의 상위 8비트의 데이터값 (D11 내지 D4) 에 가산한다. 따라서, 8비트 데이터값 (Dp1', Dp2', Dp3') 을 갖는 6개의 프레임은 각각 부-화소 (15a, 15b, 15c) 에 시계열로 생성된다. 즉, 12-비트 화상 데이터값 (D11 내지 D0) 은 6개의 8-비트 시분할 프레임 데이터값으로 배분된다.
입력 화상 데이터의 하위 4-비트 데이터값 (D3 내지 D0) 은 자리올림 설정 회로 (16) 로 입력된다. 이러한 데이터 (D3 내지 D0) 의 조합을 위한, (0, 0, 0, 0) 내지 (1, 1, 1, 1) 의 16가지 방식이 있다. 출력될 자리올림 신호 (Dp1, Dp2, Dp3) 로서, 각 프레임 주기마다의 각 프레임의 시계열 패턴으로 6개의 시계열 데이터값을 설정하는 것이 필요하다.
그러나, 자리올림 신호 (Dp1, Dp2, Dp3) 가 프레임 주기마다 6개의 시계열 데이터값으로 생성되더라도, 획득될 수 있는 시계열 패턴은 도 8에 나타낸 바와 같은 6/6, 5/6, 4/6, 3/6, 2/6, 1/6, 및 0/6이다. 이 경우, 표기 [A/B] 는 일 프레임 주기 동안 (프레임의 총 개수는 B) A개 프레임에 의해 "1"이 출력되고 (B-A) 개 프레임에 의해 "0"이 출력되는 것을 나타낸다. 예를 들면, 시계열 패턴 (2/6) 의 경우, 제 1 프레임에 의해 "1", 제 2 프레임에 의해 "0", 제 3 프레임에 의해 "0", 제 4 프레임에 의해 "1", 제 5 프레임에 의해 "0", 및 제 6 프레임에 의해 "0" 을 출력하도록 하는 일 프레임 주기가 6개의 프레임으로 구성되도록 일 프레임은 6개의 프레임으로 완성된다.
따라서, 비트 패턴 (0, 0, 0, 0) 에서 (1, 1, 1, 1) 까지 자리올림 신호 (Dp1, Dp2, Dp3) 가 "1"이 되는 기간이 증가하도록 시계열 패턴이 할당되는 경우의, 자리올림 설정 회로 (16) 의 입력과 출력 간의 관계를 도 7에 나타낸다.
예를 들면, 입력 화상 데이터의 하위 4-비트값 (D3 내지 D0) 을 (1, 0, 0, 0) 으로 나타내면, 자리올림 신호 (Dp1, Dp2, Dp3) 는 다음과 같다. 즉, 자리올림 신호 (Dp1) 는 6개의 프레임 중 3개의 프레임에 의해 "1"을 출력하고 남아있는 3개의 프레임에 의해 "0"을 출력한다. 또한, 자리올림 신호 (Dp2) 는 6개의 프레임 중 3개의 프레임에 의해 "1"을 출력하고 남아있는 3개의 프레임에 의해 "0"을 출력한다. 자리올림 신호 (Dp3) 는 6개의 프레임 중 3개의 프레임에 의해 "1"을 출력하고 남아있는 3개의 프레임에 의해 "0"을 출력한다.
가산기 (17) 에서는, 자리올림 설정 회로 (16) 으로부터 제공된 자리올림 신호 (Dp1) 를 입력 화상 데이터의 상위 8-비트 데이터값 (D11 내지 D4) 의 LSB (least signification bit) "D4"에 가산하여, 부-화소 (15a) 에서 판독될 8-비트 데이터값 (Dp1'(0) 내지 Dp1'(7)) 을 출력한다. 이와 유사하게, 가산기 (18) 에서는, 자리올림 신호 (Dp2) 를 입력 화상 데이터의 상위 8-비트 데이터값 (D11 내지 D4) 의 LSB "D4"를 가산하여, 부-화소 (15b) 에 판독될 8-비트 데이터값 (Dp2'(0) 내지 Dp2'(7)) 을 출력한다. 가산기 (19) 에서는, 자리올림 신호 (Dp3) 와 입력 화상 데이터의 상위 8-비트 데이터값 (Dp3'(0) 내지 Dp3'(7)) 의 LSB "D4"에 가산하여, 3번째 부-화소 (15c) 에 판독될 8-비트 데이터값 (Dp3'(0) 내지 Dp3'(7)) 을 출력한다.
즉, 신호 처리 회로 (11) 에 의해 생성된 각 부-화소 (15a, 15b, 15c) 에 대한 8-비트 데이터값 (Dp1', Dp2', Dp3') 은 소오스 드라이버 (12) 에 제공된다. 소오스 드라이버 (12) 는 각 부-화소 (15a, 15b, a5c) 에 대한 8-비트 데이터값 (Dp1', Dp2', Dp3') 에 따라 구동 신호 (아날로그 신호) 를 생성하고, 8-비트 데이터값 (Dp1, Dp2, Dp3) 에 대응하는 화상을 부-화소 (15a, 15b, 15c) 에 표시한다.
예를 들면, 12-비트 입력 화상 데이터값 (D0 내지 D11) 이 (0, 0, 0, 0, 0, 0, 0, 0, 1, 0, 0, 0) 으로 설정되는 경우, 자리올림 신호 (Dp1, Dp2, Dp3) 는 자리올림 설정 회로 (16) 에 의해 시계열 패턴 4/6, 3/6, 3/6 으로 각각 변환된다. 입력 데이터값 (D0 내지 D11) 이 (0, 0, 0, 0, 0, 0, 0, 1, 0, 0, 0, 0) 으로 설정될 때, 휘도 표현을 1로 가정하면, 패턴 4/6, 3/6, 3/6 의 휘도 표현은 (10/18)(=(4+3+3)/(3×6)) 이 된다.
도 7에서, 휘도 표현은 자리올림 설정 회로 (16) 에 의해 생성된 16 방식의 자리올림 신호 (Dp1, Dp2, Dp3) 의 시계열 패턴 각각의 우측 말단에 가산된다.
즉, 12-비트 입력 화상 데이터값 (D0 내지 D11) 은 시계열로 생성된 6개의 프레임으로 구성되고, 이 프레임들은 부-화소 (15a, 15b, 15c) 각각에 대해 8-비트 데이터값 (Dp1', Dp2', Dp3') 을 포함하는 "시분할 데이터값"으로 배분된다. 또한, 이러한 데이터값에 대응되는 화상은 8-비트 소오스 드라이버 (12) 와 부-화소 (15a, 15b, 15c) 에 의해 표시된다.
전술한 바와 같이, 제 1 실시형태의 LCD 장치 (1) 의 경우, 3개의 부-화소 (15a, 15b, 15c) 로 각각 구성된 복수개의 화소 (14) 가 LCD 패널 (13) 상에 배열되고, 이 소오스 드라이버 (12) 는 LCD 패널 (13) 의 화소 (14) 를 부-화소 (15a, 15b, 15c) 에 대응되는 3개의 8-비트 데이터값에 따라 표시-구동한다. 이 경우, 12-비트 입력 화상 데이터값 (D0 내지 D11) 은 3개의 8-비트 데이터값들의 조합에 의해 각각 구성된 시계열로 생성된 6개의 프레임 생성에 의해 획득되는 "시분할 프레임 데이터값"으로 배분되고, 이 3개의 8-비트 데이터값은 시계열로 소오스 드라이버 (12) 에 제공된다.
즉, 12-비트의 입력 화상 데이터 및 8-비트 소오스 드라이버 구동 데이터의 비트 개수 차이 N (=4) 로 인해 부족한 2N (=16) 그레이 레벨은, 6개의 시분할 데이터값에 따라 수행되는 3×6=18 방식의 조합들 중 16개 방식을 이용한 시분할 제어를 통해 실현된다.
그 결과, 8-비트 소오스 드라이버 (256-그레이 레벨 표현) 에 의해 입력 화상 데이터값 (D0 내지 D11) 의 12-비트에 대응되는 그레이 레벨 (4,096 그레이 레벨) 이 표현될 수 있고, 일 프레임 주기 동안의 프레임의 총 개수를 종래의 프레임 개수보다 적은 6으로 감소시킬 수 있다. 따라서, 비트 수의 차이 (N) 가 커짐에 따라 프레임 주기가 길어지는 것이 방지되고, FRC 그레이 방법 특유의 플리커링 또는 화상 불균일로 인한 화상 품질의 열화가 방지된다.
도 20은 신호 처리 회로 (11) 의 자리올림 설정 회로 (16) 의 소정의 구성을 나타낸다.
도 20의 구성에서는 1개의 메모리 (M) 와 3개의 6-비트 시프트 레지스터 (SR1, SR2, SR3) 를 포함한다. 메모리 (M) 에는 도 7에 나타낸 자리올림 설정 회로 (16) 의 입력 및 출력 사이의 관계가 미리 저장된다. 즉, 입력 화상 데이터의 하위 4비트용 데이터 (D3 내지 D0) 와 대응되는 자리올림 신호 (Dp1, Dp2, Dp3) 의 시계열 패턴 (도 8 참조) 은 6-비트 시프트 레지스터 (SR1, SR2, SR3) 에 초기값 (6-비트 데이터) 으로 저장된다. 다음으로, 이러한 초기값은 입력에 따라 시프트 레지스터 (SR1, SR2, SR3) 로 각각 설정된 후, 6개의 시계열 데이터값 (Dp1, Dp2, Dp3) 가 프레임을 티킹 (ticking) 하는 클록 CLK 에 따라, 시프트 레지스터 (SR1, SR2, SR3) 로부터 매 프레임 주기마다 각각 출력된다.
자리올림 설정 회로 (16) 는 도 20과 다른 구성에 의해 구현될 수 있다는 것은 말할 필요가 없다.
[제 2 실시형태]
다음으로, 본 발명의 제 2 실시형태의 화상 표시 장치를 설명한다. 이 실시형태의 화상 표시 장치의 하드웨어 구성은 도 5 및 도 6에 나타낸 LCD 장치 (1) 의 것과 동일하다.
제 2 실시형태는 제 1 실시형태와 동일하게 FRC 그레이 레벨 방법을 이용하여 하프톤을 표현한다. 그러나, 제 2 실시형태는 12-비트 입력 화상 데이터값 (D0 내지 D11) 과 소오스 드라이버 (12) 에 제공된 3개의 8-비트 데이터값 (Dp1', Dp2', Dp3') 의 비트수 차이 (4) 로 인해 부족한 16-그레이 레벨 표시가, LCD 패널 (13) 의 각각의 화소 (14) 로 5개의 시분할 프레임 데이터값을 제공하는 시분할 제어를 통해 수행된다는 점에서 제 1 실시형태와 상이하다. 즉, 전자의 실시형태는, 일 프레임 주기 동안의 프레임의 총 개수가 5라는 점에서만 후자의 실시형태와 상이하다.
즉, 도 5 및 도 6의 구성은, 신호 처리 회로 (11) 의 자리올림 설정 회로 (16) 의 기능에서만 제 1 실시형태와 상이하다. 따라서, 12-비트 입력 화상 데이터값 (D0 내지 D11) 을 5개의 시분할 프레임 데이터값으로 배분하는 신호 처리 회로 (11) 의 동작을 도 9 및 도 10을 참조하여 아래에 설명하며, 다른 설명은 생략한다.
도 9는 자리올림 설정 회로 (16) 의 입력 및 출력 사이의 관계를 설명하는 기능도이고, 도 10은 자리올림 설정 회로 (16) 의 출력 (자리올림 신호 (Dp1, Dp2, Dp3)) 의 시간 추이를 프레임 주기마다 나타내는 도면이다.
제 2 실시형태의 신호 처리 회로 (11) 는, 자리올림 설정 회로 (16) 에 의해 12-비트 입력 화상 데이터의 하위 4-비트 데이터값 (D3 내지 D0) 에 대응하여 각 프레임 주기에 대해 5개의 시계열 데이터값을 갖는 부-화소 (15a, 15b, 15c) 에 대한 자리올림 신호 (Dp1, Dp2, Dp3) 를 시계열로 생성하고, 이러한 자리올림 신호 (Dp1, Dp2, Dp3) 를 가산기 (17, 18, 19) 에 의해 12-비트 입력 화상 데이터의 상위 8-비트 데이터값 (D1 내지 D4) 에 가산한다. 즉, 12-비트 입력 화상 데이터는 시계열로 생성된 5개의 프레임을 포함하는 부-화소 (15a, 15b, 15c) 에 대해 8-비트 데이터값 (Dp1', Dp2', Dp3) 을 각각 갖는 "시분할 프레임 데이터값" 으로 배분된다.
그러나, 제 2 실시형태의 경우, 3개의 부-화소 (15a, 15b, 15c) 에 대해 5개의 시분할 데이터값으로 배분된다. 따라서, 조합 총 개수는 3×5=15개의 방식이 되지만, 24=16 그레이 레벨의 개수를 만족시키지 않는다. 따라서, 부족분 (shortage) 은 2×5=10 개의 시분할 프레임 데이터값의 일 그룹이 가산됨으로써 보상된다.
즉, 도 9에서, 입력 화상 데이터의 하위 4-비트 데이터값 (D3 내지 D0) 의 조합 (16개 방식) 에 대해, 출력될 자리올림 신호 (Dp1, Dp2, Dp3) 로서, 5개의 시계열 데이터값에 따른 15개 방식의 조합 및 10개의 시계열 데이터값에 따른 1개의 방식의 조합을 설정하는 것이 필요하다.
따라서, 자리올림 신호 (Dp1, Dp2, Dp3) 에 의해 획득될 수 있는 시계열 패턴은 5/5, 4/5, 3/5, 2/5, 1/5, 0/5, 및 1/10의 7개의 방식이다.
시계열 패턴 1/10 은 프레임 주기를 10으로 가정함으로써 변화된다. 또한, 시계열 패턴 1/10 은 5/5, 4/5, 3/5, 2/5, 1/5, 및 0/5 의 6개 방식의 다른 시계열 패턴 상에서 5개의 시계열 데이터값을 2회 반복함으로써 (프레임 주기를 2배로 함으로써) 생성된 10개의 시계열 데이터값과는 상이한 시계열 데이터이다.
예를 들면, 12-비트 입력 화상 데이터값 (D0 내지 D11) 이 (0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1) 설정되는 경우, 자리올림 설정 회로 (16) 에 의해 자리올림 신호 (Dp1, Dp2, Dp3) 가 시계열 패턴 1/10, 0/5, 0/5 으로 변환되고, 입력 화상 데이터값 (D0 내지 D11) 이 (0, 0, 0, 0, 0, 0, 0, 1, 0, 0, 0, 0) 로 설정되는 경우의 휘도 표현을 1로 하면, 휘도 표현은 (1/30)(=(1/2+0+0)/(3×5)) 가 된다.
즉, 12-비트 입력 화상 데이터값 (D0 내지 D11) 은 1개 프레임에 대한 부-화소 (15a, 15b, 15c) 에 대해 8-비트 데이터값 (Dp1', Dp2', Dp3') 를 가지며, 5개 또는 10개의 프레임이 시계열로 생성된 5개 또는 10 개의 시분할 프레임 데이터값으로 배분된다. 그 후, 화상은 8-비트 소오스 드라이버 (12) 에 의해 부-화소 (15a, 15b, 15c) 에 따라 표시된다.
전술한 바와 같이, 제 2 실시형태의 LCD 장치 (11) 의 경우, 3개의 부-화소 (15a, 16b, 15c) 에 대해 하나의 화소 (14) 가 구성되고, 비트수 차이 (N=4) 로 인해 부족한 16개의 그레이 레벨은 3개의 부-화소 (15a, 15b, 15c) 에 대해 5개의 시분할 프레임 데이터값을 제공함으로써 3×5=15개 방식으로 시분할된 제어 조합에 의해 실현된다. 이 경우, 시분할된 제어 조합의 개수는 1개의 그레이 레벨에 의해 부족하게 되므로, 일 그룹의 다른 10개의 시분할 프레임 데이터값이 가산된다. 따라서, 부족하게된 16개의 그레이 레벨은 15+1=16개의 방식의 시분할된 제어 조합에 의해 실현된다.
가산된 그룹의 시분할 프레임 데이터값이 10개의 시분할 프레임 데이터값을 포함하기 때문에, 프레임 주기는 2배가 된다. 그러나, 2배의 프레임 주기에서 표시될 그레이 레벨의 확률은 1/16이기 때문에, 그 영향은 적다.
[제 3 실시형태]
도 11은 본 발명의 제 3 실시형태의 LCD 장치 (1A) 의 블록도이다. 도 11에서, 이 실시형태의 LCD 장치 (1A) 는 10-비트 입력 화상 데이터값 (D0 내지 D9) 에 대해 신호 처리를 적용하는 신호 처리 회로 (21), 8-비트 소오스 드라이버 (12), 및 LCD 패널 (13) 로 구성된다. 즉, LCD 장치 (1A) 는, 입력 화상 데이터의 비트수가 10비트로 변화되고 10-비트에 대응하는 신호 처리 회로 (21) 가 포함되는, 제 1 실시형태의 LCD 장치 (1) 를 이용한다.
신호 처리 회로 (21) 는 10-비트 입력 화상 데이터값 (D0 내지 D9) 를 3개의 8-비트 데이터값을 갖고 시계열 생성된 2개의 (M=2) 프레임을 갖는 "시분할 프레임 데이터값"으로 배분하고, 시분할 프레임 데이터값을 소오스 드라이버 (12) 에 제공한다.
도 12는 신호 처리 회로 (21) 의 보다 상세한 구성을 나타낸다. 도 12에서, 신호 처리 회로 (21) 는 1개의 자리올림 설정 회로 (26) 와 3개의 가산기 (17, 18, 19) 로 구성된다.
자리올림 설정 회로 (26) 는, 10-비트 입력 화상 데이터값 (D0 내지 D9) 중 하위 2-비트 데이터값 (D1 및 D0) 에 따라 부-화소 (15a, 15b, 15c) 에 대해 각각 2개의 시계열 데이터값을 시분할하여 생성하고, 자리올림 신호 (Dp1, Dp2, Dp3) 로서 3개의 가산기 (17, 18, 19) 에 시계열 데이터값을 출력한다.
가산기 (17, 18, 19) 는 10-비트 입력 데이터값들 (D0 내지 D9) 중 상위 8-비트 데이터값 (D9 내지 D2) 을 각각 시분할 생성된 2개의 자리올림 신호 (Dp1, Dp2, Dp3) 로 가산하고, 이 가산 결과를 부-화소 (15a, 15b, 15c) 에 대해 8-비트 데이터값 (Dp1', Dp2', Dp3') 으로서 소오스 드라이버 (12) 에 출력한다.
다음으로, 도 13 및 도 14를 참조하여 10-비트 입력 화상 데이터값 (D0 내지 D9) 를 2개의 시분할 데이터값으로 배분하는 신호 처리 회로 (21) 의 동작을 아래에 설명한다. 도 13은 자리올림 설정 회로 (26) 의 입력 및 출력간의 관계를 설명하는 기능도이고, 도 14는 자리올림 설정 회로 (26) 의 출력 (자리올림 신호 (Dp1, Dp2, Dp3)) 의 시간 추이를 각각의 프레임 주기마다 나타내는 도면이다.
제 3 실시형태의 신호 처리 회로 (21) 는, 자리올림 설정 회로 (26) 에 의해 10-비트 입력 화상 데이터의 하위 2-비트 데이터값 (D1 및 D0) 에 따라 프레임 주기마다 2개의 시계열 데이터값을 갖는 부-화소 (15a, 15b, 15c) 에 대해 자리올림 신호 (Dp1, Dp2, Dp3) 를 시분할로 생성하고, 이러한 자리올림 신호 (Dp1, Dp2, Dp3) 를 각각 가산기 (17, 18, 19) 에 의해 입력 화상 데이터의 상위 8-비트 데이터값 (D9 내지 D2) 에 가산한다. 즉, 입력 화상 데이터값 (D0 내지 D9) 은 시계열로 생성된 2개의 프레임을 구비하고 각 프레임에 대해 8-비트 데이터값 (Dp1', Dp2', Dp3') 을 갖는 "시분할 프레임 데이터값"으로 배분된다.
도 13에서, 입력 화상 데이터의 하위 2-비트 데이터값 (D1 및 D0) 의 조합 (4가지 방식) 에 대응하는, 출력될 캐리 신호 (Dp1, Dp2, Dp3) 로서, 프레임 주기마다 2개의 시계열 데이터값에 따라 4개 방식의 조합을 설정하는 것이 필요하다. 또한, 자리올림 신호 (Dp1, Dp2, Dp3) 에 의해 획득되는 시계열 패턴은 도 14에 나타낸 바와 같은 2/2, 1/2, 및 0/2의 3가지 방식이다.
가산기 (17, 18, 19) 는 각각 자리올림 신호 (Dp1, Dp2, Dp3) 를 입력 화상 데이터의 상위 8-비트 데이터값 (D9 내지 D2) 의 LSB "D2" 에 가산하고, 각각 부-화소 (15a, 15b, 15c) 에 판독될 8-비트 데이터값 (Dp1', Dp2', Dp3') 을 출력한다.
즉, 10-비트 입력 화상 데이터값 (D0 내지 D9) 은 "시분할 데이터값"으로 배분된 후, 8-비트 소오스 드라이버 (12) 로 제공되며, 부-화소 (15a, 15b, 15c) 를 따라 대응하는 화상이 표시된다.
전술한 바와 같이, 제 3 실시형태의 LCD 장치 (1A) 는, 10-비트 입력 화상 데이터값 (D1 내지 D9) 을 표시하는 경우 (비트 개수차 N=2), 신호 처리 회로 (21) 에 의해 3개의 8-비트 데이터값을 갖는 2개의 프레임으로 생성된 "시분할 프레임 데이터값"으로 배분함으로써, 3개의 8-비트 데이터값을 소오스 드라이버 (12) 로 시분할하여 제공하도록 하고, LCD 패널 (13) 의 각각의 화소 (14) 에 대한 2개의 시분할 프레임 데이터값에 따라 수행된 3×2=6개 조합 방식의 총 개수이외의 4개의 방식을 이용하는 시분할된 제어를 통해 10-비트 입력 화상 데이터와 8-비트 데이터간의 비트수의 차이로 인해 부족한 4개의 그레이 레벨이 실현되도록 한다.
따라서, 8-비트 드라이버 (256-그레이 레벨 표현) 에 의해 입력 데이터의 10 비트에 대응하는 그레이 레벨 (1,024 그레이 레벨) 을 표현하는 것이 가능하다. 또한, 일 프레임 주기에 대한 프레임의 개수는 종래의 2N보다 작은 2로 설정되기 때문에, 비트수차 (N) 가 증가함에 따라 프레임 주기가 증가되는 것이 방지되고, FRC 그레이 레벨 방법 특유의 플리커링 또는 화상 불균일로 인한 열화가 항상 방지된다.
[제 4 실시형태]
도 15는 본 발명의 제 4 실시형태의 LCD 장치의 블록도이다. 도 15에서, 이 실시형태의 LCD 장치는 12-비트 입력 화상 데이터값 (D0 내지 D11) 으로 신호 처리를 수행하는 신호 처리 회로 (31), 8-비트 소오스 드라이버 (32), 및 LCD 패널 (33) 로 구성된다.
이 경우, 복수개의 화소 (34) 는 LCD 패널 (33) 상에 배치되고, 이러한 화소 (34) 는 각각 4개 (P=4) 의 부-화소 (35a, 35b, 35c, 35d) 를 갖는다. 또한, 소오스 드라이버 (32) 는 4개의 8-비트 (J=8) 데이터값 (Dp1'(0) 내지 Dp1'(7), Dp2'(0) 내지 Dp2'(7), Dp3'(0) 내지 Dp3'(7), Dp4'(1) 내지 Dp4'(7)) (이하, Dp1', Dp2', Dp3', Dp4') 에 따라 LCD 패널 (33) 의 화소 (34) 를 표시-구동한다. 즉, LCD 장치 (1C) 는, LCD 패널 (13) 의 각 화소의 부-화소의 개수가 4로 설정되고, 신호 처리 회로 (31) 와 각 화소의 4개의 부-화소에 대한 소오스 드라이버 (32) 가 포함되는, 제 1 실시형태의 LCD 장치 (1) 를 이용한다.
신호 처리 회로 (31) 는, 12-비트 입력 화상 화상값 (D0 내지 D11) 을 3개의 8-비트 데이터값을 각각 포함하는 시계열로 생성된 4개 (M=4) 의 프레임을 포함하는 "시분할 프레임 데이터값"으로 배분하여, 소오스 드라이버 (32) 에 이들을 제공한다.
도 16은 신호 처리 회로 (31) 의 보다 상세한 구성을 나타낸다. 도 16에서, 신호 처리 회로 (31) 는 1개의 자리올림 설정 회로 (36) 와 4개의 가산기 (37, 38, 39, 40) 로 구성된다.
자리올림 설정 회로 (36) 는 12-비트 입력 화상 데이터값 (D0 내지 D11) 의 하위 2-비트 데이터값 (D1 및 D0) 에 따라 4개의 시계열 데이터값을 시분할로 생성하고, 이 시계열 데이터값을 자리올림 신호 (Dp4) 로서 가산기 (40) 에 출력한다.
가산기 (37, 38) 는 각각 입력 화상 데이터값 (D0 내지 D11) 의 상위 8-비트 데이터값 (D11 내지 D4) 에 자리올림 신호 (Dp1, Dp2) 로서 하위 4-비트 데이터의 MSB (maximum significant bit) "D3"를 가산하여, 이 가산 결과를 부-화소 (35a, 35b) 용 8-비트 데이터값 (Dp1', Dp2') 으로서 소오스 드라이버 (32) 에 출력한다. 가산기 (39) 는 입력 화상 데이터값 (D0 내지 D11) 의 상위 8-비트 데이터값 (D11 내지 D4) 로 하위 4-비트 데이터의 제 2 비트 "D2"를 자리올림 신호 (Dp3) 로서 가산하여, 이 가산 결과를 부-화소 (35c) 용 8-비트 데이터값 (Dp3') 으로서 소오스 드라이버 (32) 에 출력한다. 가산기 (40) 는 입력 화상 데이터값 (D0 내지 D11) 의 상위 8-비트 데이터값 (D11 내지 D4) 에 자리올림 신호 (Dp4) 를 가산하여, 이 가산 결과를 부-화소 (35d) 용 8-비트 데이터값 (Dp4') 으로서 소오스 드라이버 (32) 에 출력한다.
다음으로, 도 17, 도 18, 및 도 19를 참조하여 신호 처리 회로의 동작을 아래에 상세하게 설명한다. 도 17은 자리올림 설정 회로 (36) 의 입력과 출력 사이의 관계를 설명하는 기능도이다. 도 18은 자리올림 설정 회로 (36) 의 출력 (자리올림 신호 (Dp4)) 의 시간 추이를 각 프레임 주기 마다 나타내는 도면이다. 도 19는 12-비트 입력 화상 데이터값 (D0 내지 D11) 의 하위 4-비트 데이터값 (D3 내지 D0) 과 자리올림 신호 (Dp1 내지 Dp4) 사이의 관계를 설명하는 도면이다.
제 4 실시형태의 신호 처리 회로 (31) 는, 자리올림 회로 (36) 에 의해 입력 화상 데이터의 하위 2-비트 데이터값 (D1 내지 D0) 에 따라 프레임 주기마다 4개의 시계열 데이터값을 갖는 각 부-화소 (Dp4) 를 시분할로 생성하고, 가산기 (40) 에 의해 자리올림 신호 (Dp4) 를 12-비트 입력 화상 데이터의 상위 8-비트 데이터값 (D11 내지 D4) 로 가산하여, 부-화소 (35d) 에 대해 8-비트 데이터값 (Dp4') 을 생성한다. 가산기 (37, 38) 는 하위 4-비트 데이터의 MSB "D3"를 입력 화상 데이터의 상위 8-비트 데이터값 (D11 내지 D4) 각각에 자리올림 신호 (Dp1, Dp2) 로서 가산하여, 부-화소 (35a, 35b) 용 8-비트 데이터값 (Dp1', Dp2') 을 생성한다. 가산기 (39) 는 입력 화상 데이터값 (D0 내지 D11) 의 상위 8-비트 데이터값 (D11 내지 D4) 에 하위 4-비트 데이터의 제 2 비트 "D2"를 자리올림 신호 (Dp3) 로서 가산하여, 부-화소 (35c) 용 8-비트 데이터값 (Dp3') 을 생성한다. 즉, 12-비트 입력 화상 데이터값 (D0 내지 D11) 은, 각각의 부-화소에 대해 각각 8-비트 데이터값 (Dp1', Dp2', Dp3', Dp4') 을 갖는 "시분할 프레임 데이터값" 로 시계열로 생성된 4개의 프레임을 구비하는 배분된다.
먼저, 도 17을 참조하여 자리올림 설정 회로 (36) 의 동작을 아래에 설명한다. 입력 화상 데이터의 하위 2-비트 데이터값 (D1 및 D0) 의 조합 (4가지 방식) 으로, 출력될 자리올림 신호 (Dp4) 로서, 각 프레임 주기마다 4개의 시계열 데이터값에 따른 4가지 방식의 조합을 설정하는 것이 필요하다. 또한, 자리올림 신호 (Dp4) 에 의해 획득될 수 있는 시계열 패턴은 도 18에 나타낸 바와 같이 3/4, 2/4, 1/4, 및 0/4의 4가지 방식이다.
자리올림 신호 (Dp1, Dp2, Dp3) 의 경우, 입력 화상 데이터의 일 비트 (각각 D3 또는 D3와 D2) 가 직접 이용되기 때문에, 시계열 패턴은 4/4 및 0/4이다.
가산기 (37, 38, 39, 40) 는 각각 자리올림 신호 (Dp1, Dp2, Dp3, Dp4) 를 각각의 입력 화상 데이터의 상위 8-비트 데이터값 (D11 내지 D4) 의 LSB "4" 에 가산하고, 부-화소 (35a, 35b, 35c, 35d) 에 판독될 8-비트 데이터값 (Dp1', Dp2', Dp3', Dp4') 을 출력한다.
즉, 신호 처리 회로 (31) 에 의해 생성된 부-화소 (35a, 35b, 35c, 35d) 에 대한 8-비트 데이터값 (Dp1', Dp2', Dp3', Dp4') 은 소오스 드라이버 (32) 에 제공된다. 소오스 드라이버 (32) 는 부-화소 (35a, 35b, 35c, 35d) 마다 8-비트 데이터값 (Dp1', Dp2', Dp3', Dp4') 에 기초한 구동 신호 (아날로그 신호) 를 생성하고, 8-비트 데이터값 (Dp1', Dp2', Dp3', Dp4') 에 따른 부-화소 (35a, 35b, 35c, 35d) 를 표시한다.
전술한 내용을 도 19를 참조하여 보다 상세하게 설명한다. 예를 들면, 12-비트 입력 화상 데이터값 (D0 내지 D11) 이 (0, 0, 0, 0, 0, 0, 0, 0, 1, 0, 0, 0) 으로 설정되는 경우, 자리올림 신호 (Dp4) 를 자리올림 설정 회로 (36) 에 의해 시계열 패턴 0/4 으로서 제공한다. 이 경우, 입력 화상 데이터값 (D3, D2) 은 (1, 0) 으로 설정된다 (이는 자리올림 신호 (Dp1, Dp2, Dp3) 가 시계열 패턴 4/4, 4/4, 0/4로서 제공되는 것을 나타낸다). 따라서, 입력 화상 데이터값 (D0 내지 D11) 이 (0, 0, 0, 0, 0, 0, 0, 1, 0, 0, 0, 0) 으로 설정되는 경우 휘도 표현을 1로 가정하면, 휘도 표현은 (8/16)(=(4+4+0+0/(4×4)) 으로 나타난다.
도 19에서, 12-비트 입력 화상 데이터값 (D0 내지 D11) 의 하위 4-비트값 (D3 내지 D0) 에 대응하는 휘도 표현이 우측 단부에 가산된다.
즉, 12-비트 입력 화상 데이터값 (D0 내지 D11) 은 8-비트 데이터값 (Dp1', Dp2', Dp3', Dp4') 을 갖는 "시분할 프레임 데이터값"으로 배분되고, 화상은 8-비트 드라이버 (32) 에 의해 부-화소 (35a, 35b, 35c, 35d) 에 따라 표시된다.
전술한 바와 같이, 제 4 실시형태의 LCD 장치 (1C) 의 경우, 4개의 부-화소 (35a, 35b, 35c, 35d) 로 각각 구성된 복수개의 화소 (34) 가 LCD 패널 (32) 상에 배열되고, 이 화소 (34) 들은 소오스 드라이버 (32) 에 의해 8-비트 데이터값 (Dp1', Dp2', Dp3', Dp4') 에 따라 표시-구동된다. 이 경우, 12-비트 입력 화상 데이터값 (D0 내지 D11) 을 표시하기 위해 (비트수차 N=4), 비트수차 (4) 로 인해 부족한 16개의 그레이 레벨을 신호 처리 회로 (31) 에 의해 입력 화상 데이터 (D0 내지 D11) 를 "시분할 프레임 데이터값"으로 배분하고 4개의 8-비트 데이터값을 소오스 드라이버 (32) 로 시분할하여 제공함으로써, "시분할 프레임 데이터값" 에 따른 LCD 패널 (33) 의 각 화소 (34) 에 대해 수행되는 4×4=16개의 방식의 시분할된 제어의 조합에 따라 실현된다.
따라서, 입력 데이터의 12비트에 대응되는 그레이 레벨 (4,096 그레이 레벨) 은 8-비트 드라이버 (256-그레이 레벨 표현) 에 의해 표현될 수 있고, 일 프레임 주기에 대한 프레임의 개수는 종래의 2N보다 적은 4로 설정된다. 따라서, 비트수차 (N) 가 증가함에 따라 프레임 주기가 증가되는 것이 항상 방지되고, FRC 그레이 레벨 방법 특유의 플리커링 또는 화상 불균일로 인해 화상 품질이 열화되는 것이 항상 방지된다.
전술한 제 1, 2, 3, 및 4 실시형태에서는, 소정의 예로서 LCD 패널이 제공된 LCD 장치를 설명하였다. 그러나, 본 발명이 플라즈마 (plasma) 표시 장치와 같은 다른 평판 표시 장치에 적용될 수 없다는 것을 말하는 것은 아니다. 또한, 이 경우, 전술한 실시형태의 경우와 동일한 잇점이 획득될 수 있다.
또한, 전술한 실시형태는 단색 또는 컬러에 상관없이 설명되었다. 그러나, 본 발명은 단색 및 컬러 표시 장치에 적용될 수 있다.
컬러 LCD 패널을 이용하기 위해, 1개의 화소가 3개의 부-화소로 분할되는 제 1, 2, 또는, 3 실시형태는 컬러 필터 배열이 스트라이프 배열 또는 델타 (delta) 배열인 패널인 것이 바람직하고, 제 4 실시형태는 컬러 필터 배열이 사각형 배열인 패널인 것이 바람직하다.
전술한 바와 같이, 본 발명의 화상 표시 방법 및 화상 표시 장치는, FRC 그레이 레벨 방법을 이용함으로써 하프톤을 표현하는 경우, 입력 화상 데이터의 비트수와 드라이버의 비트수 간의 차이가 N과 동일하면, 일 프레임 주기동안 프레임의 개수를 2N 이하로 제어하는 것이 가능하다. 그 결과, 플리커링 및 화상 불균일이 방지되고, 바람직한 하프톤을 표현할 수 있게 된다.
도 1은 통상의 LCD 장치의 블록도.
도 2a 및 도 2b는 통상의 LCD 장치의 컬러 LCD 패널의 부분 확대도.
도 3은 통상의 LCD 장치의 단색 화상 데이터를 R, G, 및 B 데이터로 배분하는 변환표의 도면.
도 4는 통상의 LCD 장치의 RGB 데이터를 프레임 데이터로 배분하는 변환표의 도면.
도 5는 본 발명의 제 1 실시형태의 블록도.
도 6은 본 발명의 제 1 실시형태의 신호 처리 회로의 상세 블록도.
도 7은 본 발명의 제 1 실시형태의 자리올림 설정 회로의 입력 및 출력 사이의 관계를 설명하는 기능도.
도 8은 본 발명의 제 1 실시형태의 자리올림 설정 회로의 출력 (자리올림 신호) 의 시간 추이를 나타내는 도면.
도 9는 본 발명의 제 2 실시형태의 자리올림 설정 회로의 입력 및 출력 사이의 관계를 설명하는 기능도.
도 10은 본 발명의 제 2 실시형태의 자리올림 설정 회로의 출력 (자리올림 신호) 의 시간 추이를 나타내는 도면.
도 11은 본 발명의 제 3 실시형태의 LCD 장치의 블록도.
도 12는 본 발명의 제 3 실시형태의 자리올림 설정 회로의 상세 블록도.
도 13은 본 발명의 제 3 실시형태의 자리올림 설정 회로의 입력 및 출력 사이의 관계를 설명하는 기능도.
도 14는 본 발명의 제 3 실시형태의 프레임 주기에 따른 자리올림 설정 회로의 출력 (자리올림 신호) 의 시간 추이를 나타내는 도면.
도 15는 본 발명의 제 4 실시형태의 LCD 장치의 블록도.
도 16은 본 발명의 제 4 실시형태의 신호 처리 회로의 상세 블록도.
도 17은 본 발명의 제 4 실시형태의 자리올림 설정 회로의 입력 및 출력 사이의 관계를 설명하는 기능도.
도 18은 본 발명의 제 4 실시형태의 프레임 주기에 따른 자리올림 설정 회로의 출력 (자리올림 신호) 의 시간 추이를 나타내는 도면.
도 19는 본 발명의 제 4 실시형태의 12-비트 입력 화상 데이터의 하위 4개의 비트들과 자리올림 신호 사이의 관계를 설명하는 도면.
도 20은 본 발명의 제 1 실시형태의 자리올림 설정 회로의 구성을 나타내는 도면.
＊도면의 주요부분에 대한 부호의 설명＊
1 : LCD 장치
11 : 신호 처리 회로
12 : 소오스 드라이버
13 : LCD 패널
14 : 화소
15a, 15b, 15c : 부-화소

Claims (15)

  1. P (P는 양의 정수) 개의 부-화소로 구성된 복수개의 화소를 갖는 표시 장치를 이용하여 FRC (frame-rate-control) 방법에 따라서 그레이 레벨을 표현하는 화상 표시 방법으로서,
    K-비트 (K는 양의 정수) 입력 화상 데이터를 신호 처리 회로로 제공하는 단계;
    상기 K-비트 입력 화상 데이터로부터 P개의 J-비트 (J는 J<K 및 M<2K-J인 양의 정수) 데이터를 각각 갖는 M개의 (M은 양의 정수) 시분할 프레임 데이터를 시계열로 생성하는 단계; 및
    상기 시분할 프레임 데이터를 구동용 데이터로서 소오스 드라이버로 제공하는 단계를 포함하고,
    상기 신호 처리 회로는, 2K-J 그레이 레벨에 따라 상기 화소 각각에 대해 수행되는 (P×M) 개 방식의 상기 시분할 프레임 데이터의 조합의 적어도 일부를 이용함으로써, 상기 K-비트 입력 화상 데이터와 상기 J-비트 시분할 프레임 데이터의 비트수의 차로 인해 부족한 2K-J 그레이 레벨을 생성하는 것을 특징으로 하는 화상 표시 방법.
  2. 제 1 항에 있어서, K-비트 입력 화상 데이터의 하위 (K-J) 비트에 따라 상기 부-화소의 각각에 대해 M개의 시계열 데이터를 시분할로 생성함으로써, P개의 자리올림 신호를 생성하고,
    P개의 상기 자리올림 신호들을 상기 입력 화상 데이터의 상위 J-비트 데이터에 각각 가산하며,
    획득된 가산 결과를 P개의 상기 부-화소 각각에 J-비트 데이터로서 이용하는 것을 특징으로 하는 화상 표시 방법.
  3. 제 1 항 또는 제 2 항에 있어서, P개의 상기 부-화소에 대한 (P×M) 개 방식의 시분할 프레임 데이터의 조합의 총 개수가 2K-J 그레이 레벨보다 적은 경우, 즉, P×M<2K-J인 경우, (Q×M) {Q는 (Q×M)<2K-J인 양의 정수} 개의 시분할 프레임 데이터값의 적어도 일부를 이용함으로써 부족분이 보상되는 것을 특징으로 하는 화상 표시 방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 P개의 부-화소에 대한 상기 시분할 프레임 데이터의 조합은, 상기 입력 화상 데이터의 하위 (K-J)-비트 데이터값의 최대값 또는 최소값이 P개의 상기 부-화소의 조합된 표시의 최대 휘도 또는 최소 휘도에 각각 대응되도록 결정되는 것을 특징으로 하는 화상 표시 방법.
  5. 제 3 항에 있어서, 상기 P개의 부-화소에 대한 상기 시분할 프레임 데이터의 조합은 상기 입력 화상 데이터의 하위 (K-J)-비트 데이터값의 최대값 또는 최소값이 P개의 상기 부-화소의 조합된 표시의 최대 휘도 또는 최소 휘도에 각각 대응되도록 결정되는 것을 특징으로 하는 화상 표시 방법.
  6. FRC 방법을 이용하여 그레이 레벨을 표현하는 화상 표시 장치로서,
    P (P는 양의 정수) 개의 부-화소로 구성된 복수개의 화소를 갖는 표시 패널;
    P개의 상기 부-화소에 대응하여 P개의 J-비트 (J는 양의 정수) 구동 데이터값에 따라서 상기 표시 패널의 상기 화소 각각을 표시-구동하는 드라이버; 및
    K-비트 (K는 K>J인 양의 정수) 입력 화상 데이터를 각각 P개의 J-비트 데이터값을 포함하는 시계열로 배열된 M (M은 M<2K-J인 양의 정수) 개의 프레임을 포함하는 시분할 프레임 데이터값으로 배분하고, 상기 시분할 프레임 데이터값을 상기 구동 데이터로서 상기 드라이버로 제공하는, 신호 처리 회로를 포함하고,
    상기 신호 처리 회로는, 2K-J 그레이 레벨에 따라 상기 화소 각각에 대해 수행되는 (P×M) 개 방식의 상기 시분할 프레임 데이터의 조합의 적어도 일부를 이용함으로써, 상기 K-비트 입력 화상 데이터와 상기 J-비트 시분할 프레임 데이터의 비트수 간의 차로 인해 부족한 2K-J 그레이 레벨을 생성하는 것을 특징으로 하는 화상 표시 장치.
  7. 제 6 항에 있어서, 상기 신호 처리 회로는, 상기 K-비트 입력 화상 데이터의 하위 (K-J)-비트 데이터에 따라 상기 부-화소 각각에 대해 M개의 시계열 데이터값을 시분할로 생성함으로써, P개의 자리올림 신호를 생성하는 자리올림 설정 회로, 및 P개의 상기 자리올림 신호를 상기 입력 화상 데이터의 상위 J-비트 데이터에 각각 가산하고 획득된 가산 결과를 P개의 상기 부-화소 각각으로 J-비트 데이터로서 출력하는 P개의 가산기로 구성되는 것을 특징으로 하는 화상 표시 장치.
  8. 제 6 항 또는 제 7 항에 있어서, P개의 상기 부-화소에 대한 (P×M) 개 방식의 시분할 데이터값의 조합의 총 개수가 2K-J 그레이 레벨보다 적은 경우, 즉, P×M<2K-J인 경우, (Q×M) {Q는 (Q×M)<2K-J의 양의 정수} 개의 상기 시분할 프레임 데이터값의 적어도 일부를 이용함으로써 부족분이 보상되는 것을 특징으로 하는 화상 표시 장치.
  9. 제 6 항 또는 제 7 항에 있어서, 상기 P개의 부-화소에 대한 상기 시분할 프레임 데이터의 조합은, 상기 입력 화상 데이터의 하위 (K-J)-비트 데이터값의 최대값 또는 최소값이 P개의 상기 부-화소의 조합된 표시의 최대 휘도 또는 최소 휘도에 각각 대응되도록 결정되는 것을 특징으로 하는 화상 표시 장치.
  10. 제 8 항에 있어서, 상기 P개의 부-화소에 대한 상기 시분할 프레임 데이터의 조합은, 상기 입력 화상 데이터의 하위 (K-J)-비트 데이터값의 최대값 또는 최소값이 P개 상기 부-화소의 조합된 표시의 최대 휘도 또는 최소 휘도에 각각 대응되도록 결정되는 것을 특징으로 하는 화상 표시 장치.
  11. 복수개의 화소를 갖는 표시 패널의 FRC 방법을 이용한 화상 표시 방법으로서,
    P (P는 양의 정수) 개의 부-화소로 구성된 화소에 대한 K-비트 (K는 양의 정수) 입력 화상 데이터를 신호 처리 회로로 제공하는 단계;
    상기 K-비트 입력 화상 데이터를 J-비트 (J<K) 구동 화상 데이터 및 (K-J)-비트 데이터로 분할하는 단계;
    (P×M) 개의 조합 데이터들이 상기 (K-J)-비트 데이터에 대응되도록, P개의 상기 부-화소 각각에 대해 M개의 시분할 프레임 데이터를 형성하는 단계; 및
    상기 (K-J)-비트 데이터에 기초함으로써 P개의 상기 부-화소를 M회 구동하여, 각각 2J 그레이 레벨을 갖는 상기 J-비트 구동 화상 데이터에 대해 2K-J (2K-J <P×M) 그레이 레벨을 표시함으로써, 상기 P개의 부-화소로 구성된 상기 화소가 2K 그레이 레벨을 표시하는 단계를 포함하는 것을 특징으로 하는 화상 표시 방법.
  12. 제 11 항에 있어서, 상기 K-비트 입력 화상 데이터의 하위 (K-J) 비트에 따라 상기 부-화소의 각각에 대해 M개의 시계열 데이터를 시분할로 생성함으로써, P개의 자리올림 신호를 생성하고,
    상기 P개의 자리올림 신호들을 상기 입력 화상 데이터의 상위 J-비트 데이터에 각각 가산하며,
    획득된 가산 결과를 P개의 상기 부-화소 각각에 대해 J-비트 데이터로서 이용하는 것을 특징으로 하는 화상 표시 방법.
  13. 제 11 항 또는 제 12 항에 있어서, P개의 상기 부-화소에 대한 (P×M) 개 방식의 시분할 데이터값의 조합의 총 개수가 2K-J 그레이 레벨보다 적은 경우, 즉, P×M<2K-J인 경우, (Q×M) {Q는 (Q×M)<2K-J의 양의 정수} 개의 시분할 프레임 데이터값의 적어도 일부를 이용함으로써 부족분이 보상되는 것을 특징으로 하는 화상 표시 방법.
  14. 제 11 항 또는 제 12 항에 있어서, 상기 P개의 부-화소에 대한 상기 시분할 프레임 데이터의 조합은, 상기 입력 화상 데이터의 하위 (K-J)-비트 데이터값의 최대값 또는 최소값이 P개의 상기 부-화소의 조합된 표시의 최대 휘도 또는 최소 휘도에 각각 대응되도록 결정되는 것을 특징으로 하는 화상 표시 방법.
  15. 제 13 항에 있어서, 상기 P개의 부-화소에 대한 상기 시분할 프레임 데이터의 조합은 상기 입력 화상 데이터의 하위 (K-J)-비트 데이터값의 최대값 또는 최소값이 P개의 상기 부-화소의 조합된 표시의 최대 휘도 또는 최소 휘도에 각각 대응되도록 결정되는 것을 특징으로 하는 화상 표시 방법.
KR10-2003-0019655A 2002-03-28 2003-03-28 화상 표시 방법 및 화상 표시 장치 KR100525602B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00090416 2002-03-28
JP2002090416A JP3631727B2 (ja) 2002-03-28 2002-03-28 画像表示方法および画像表示装置

Publications (2)

Publication Number Publication Date
KR20030078786A KR20030078786A (ko) 2003-10-08
KR100525602B1 true KR100525602B1 (ko) 2005-11-02

Family

ID=28449566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0019655A KR100525602B1 (ko) 2002-03-28 2003-03-28 화상 표시 방법 및 화상 표시 장치

Country Status (5)

Country Link
US (1) US7126572B2 (ko)
JP (1) JP3631727B2 (ko)
KR (1) KR100525602B1 (ko)
CN (1) CN100394464C (ko)
TW (1) TWI221599B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831234B1 (ko) 2002-04-01 2008-05-22 삼성전자주식회사 프레임 레이트 제어 방법 및 이를 위한 액정 표시 장치
JP2004301976A (ja) * 2003-03-31 2004-10-28 Nec Lcd Technologies Ltd 映像信号処理装置
WO2005081779A2 (en) * 2004-02-19 2005-09-09 Kent Displays Incorporated Staked display with shared electrode addressing
US7236151B2 (en) * 2004-01-28 2007-06-26 Kent Displays Incorporated Liquid crystal display
US7170481B2 (en) * 2003-07-02 2007-01-30 Kent Displays Incorporated Single substrate liquid crystal display
US7190337B2 (en) * 2003-07-02 2007-03-13 Kent Displays Incorporated Multi-configuration display driver
US8199086B2 (en) 2004-01-28 2012-06-12 Kent Displays Incorporated Stacked color photodisplay
US7796103B2 (en) * 2004-01-28 2010-09-14 Kent Displays Incorporated Drapable liquid crystal transfer display films
CN100480807C (zh) * 2004-08-19 2009-04-22 夏普株式会社 多原色显示装置
JP4371038B2 (ja) * 2004-10-29 2009-11-25 セイコーエプソン株式会社 データドライバ、電気光学装置、電子機器及び駆動方法
JP5000124B2 (ja) 2004-11-12 2012-08-15 三星電子株式会社 表示装置及びその駆動方法
KR100685818B1 (ko) 2005-02-18 2007-02-22 삼성에스디아이 주식회사 시분할제어 유기전계발광장치
TWI307872B (en) * 2005-03-11 2009-03-21 Himax Tech Inc Power saving method of a chip-on-glass liquid crystal display
US7545396B2 (en) * 2005-06-16 2009-06-09 Aurora Systems, Inc. Asynchronous display driving scheme and display
US7791700B2 (en) * 2005-09-16 2010-09-07 Kent Displays Incorporated Liquid crystal display on a printed circuit board
KR20070063169A (ko) * 2005-12-14 2007-06-19 삼성전자주식회사 액정 표시 장치
JP5522334B2 (ja) * 2006-03-14 2014-06-18 Ｎｌｔテクノロジー株式会社 液晶駆動方法及び液晶駆動装置
KR101315376B1 (ko) * 2006-08-02 2013-10-08 삼성디스플레이 주식회사 표시 장치의 구동 장치 및 그 영상 신호 보정 방법
JP2008122635A (ja) * 2006-11-13 2008-05-29 Mitsubishi Electric Corp 表示方法及びこの方法を用いた表示装置
CN101385067B (zh) * 2006-12-28 2012-11-14 罗姆股份有限公司 显示控制装置和使用了它的电子设备
KR101419222B1 (ko) * 2007-08-13 2014-07-15 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
JP5464819B2 (ja) * 2008-04-30 2014-04-09 キヤノン株式会社 動画像処理装置および方法、プログラム
US9024964B2 (en) 2008-06-06 2015-05-05 Omnivision Technologies, Inc. System and method for dithering video data
KR101332479B1 (ko) 2009-08-14 2013-11-26 엘지디스플레이 주식회사 액정표시장치와 그 도트 인버젼 제어방법
CN101714348B (zh) 2009-12-22 2012-04-11 中国科学院长春光学精密机械与物理研究所 混合叠加灰度级控制显示屏的驱动电路
TW201142795A (en) * 2010-05-19 2011-12-01 Novatek Microelectronics Corp Control apparatus and method for liquid crystal display
JP5685065B2 (ja) 2010-11-29 2015-03-18 ラピスセミコンダクタ株式会社 表示装置、中間階調処理回路及び中間階調処理方法
GB2496113A (en) * 2011-10-28 2013-05-08 Sharp Kk Multiple view window multi-primary display
US11468809B2 (en) * 2015-01-07 2022-10-11 Apple Inc. Low-flicker variable refresh rate display
US9881567B2 (en) * 2015-04-14 2018-01-30 Nistica, Inc. Flicker reduction in an LCoS array
US10187584B2 (en) 2016-12-20 2019-01-22 Microsoft Technology Licensing, Llc Dynamic range extension to produce high dynamic range images
WO2019210508A1 (en) * 2018-05-04 2019-11-07 Boe Technology Group Co., Ltd. Method for processing image data with enhanced grayscale level for display panel
US11063596B1 (en) * 2021-01-07 2021-07-13 Global Unichip Corporation Frame decoding circuit and method for performing frame decoding

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004097776A1 (ja) * 1993-10-08 2004-11-11 Itsuo Sasaki 多階調表示装置および多階調表示方法
JPH1152912A (ja) * 1997-08-08 1999-02-26 Fujitsu Ltd 階調表示方法
US6952194B1 (en) * 1999-03-31 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6753854B1 (en) * 1999-04-28 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Display device
JP3969899B2 (ja) 1999-07-15 2007-09-05 富士フイルム株式会社 画像表示方法およびこれに用いる画像表示装置
JP2001343926A (ja) * 2000-05-31 2001-12-14 Totoku Electric Co Ltd 階調減数方法、画像表示方法および画像表示装置
TW544650B (en) * 2000-12-27 2003-08-01 Matsushita Electric Ind Co Ltd Matrix-type display device and driving method thereof

Also Published As

Publication number Publication date
CN1448901A (zh) 2003-10-15
KR20030078786A (ko) 2003-10-08
JP3631727B2 (ja) 2005-03-23
TWI221599B (en) 2004-10-01
JP2003288058A (ja) 2003-10-10
US7126572B2 (en) 2006-10-24
TW200406728A (en) 2004-05-01
US20030184569A1 (en) 2003-10-02
CN100394464C (zh) 2008-06-11

Similar Documents

Publication Publication Date Title
KR100525602B1 (ko) 화상 표시 방법 및 화상 표시 장치
US7176867B2 (en) Liquid crystal display and driving method thereof
JP4980508B2 (ja) 液晶表示装置、モノクローム液晶表示装置、コントローラ、および画像変換方法
JP3848811B2 (ja) 多階調表示装置
AU765834B2 (en) Fullcolor led display system
US6486923B1 (en) Color picture display apparatus using hue modification to improve picture quality
US6020869A (en) Multi-gray level display apparatus and method of displaying an image at many gray levels
US9024964B2 (en) System and method for dithering video data
JP2003308048A (ja) 液晶表示装置
JP2002333863A (ja) 液晶表示装置及びその駆動方法
JP2006506664A (ja) 液晶表示装置及びその駆動方法
JPS63226178A (ja) 表示装置の動作方法および表示装置
US6191765B1 (en) Multi-tone display device
KR100798309B1 (ko) 액티브 매트릭스 유기 엘이디 구동회로
KR20090096580A (ko) 표시 제어 장치 및 그것을 이용한 전자 기기
EP1943634B1 (en) A method of driving a display
KR100229616B1 (ko) 다계조처리장치
CN113808550B (zh) 可应用于在显示模块中进行亮度增强的设备
KR19980066488A (ko) 다계조 처리장치
JP2009186800A (ja) 表示装置および表示装置のフリッカ判定方法。
KR19980054752A (ko) 다계조 처리장치
US7262755B2 (en) Multi-tone display device
JP2978515B2 (ja) 液晶表示装置
JPS63107379A (ja) 中間調画像表示装置
JPH08160921A (ja) 中間階調表示回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 13