JPH08160921A - 中間階調表示回路 - Google Patents
中間階調表示回路Info
- Publication number
- JPH08160921A JPH08160921A JP6305988A JP30598894A JPH08160921A JP H08160921 A JPH08160921 A JP H08160921A JP 6305988 A JP6305988 A JP 6305988A JP 30598894 A JP30598894 A JP 30598894A JP H08160921 A JPH08160921 A JP H08160921A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- digital rgb
- signal source
- display circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 ディジタルＲＧＢ信号の２つの値を空間的か
つ時間的に切り換えることで、輝度変調を４倍に増加さ
せることにより、擬輪郭を低減し、また、輝度補正を低
輝度まで有効にすることを目的とする。 【構成】 空間的かつ時間的に２分の１の割合で反転す
る信号と４分の１の割合で反転する２つの信号を発生さ
せる第１の信号源５１と、ランダムに反転する信号を発
生させる第２の信号源５２と、上記３つの信号を元にデ
ィジタルＲＧＢ信号の２つの値を切り換える信号切り換
え器５３〜５５を有し、区間的、時間的に中間輝度を表
示する。
つ時間的に切り換えることで、輝度変調を４倍に増加さ
せることにより、擬輪郭を低減し、また、輝度補正を低
輝度まで有効にすることを目的とする。 【構成】 空間的かつ時間的に２分の１の割合で反転す
る信号と４分の１の割合で反転する２つの信号を発生さ
せる第１の信号源５１と、ランダムに反転する信号を発
生させる第２の信号源５２と、上記３つの信号を元にデ
ィジタルＲＧＢ信号の２つの値を切り換える信号切り換
え器５３〜５５を有し、区間的、時間的に中間輝度を表
示する。
Description
【０００１】
【産業上の利用分野】本発明はカラーテレビジョン受像
機、計算機の端末ディスプレイ等に用いられるマトリク
ス駆動型画像表示素子の中間階調表示方法に関するもの
である。
機、計算機の端末ディスプレイ等に用いられるマトリク
ス駆動型画像表示素子の中間階調表示方法に関するもの
である。
【０００２】
【従来の技術】従来のマトリクス駆動型画像表示素子の
信号電極駆動について、図１１〜１３を用いて説明す
る。簡単のためにＲ信号の表示についてのみ説明する
が、Ｇ、Ｂも同様である。
信号電極駆動について、図１１〜１３を用いて説明す
る。簡単のためにＲ信号の表示についてのみ説明する
が、Ｇ、Ｂも同様である。
【０００３】アナログＲ信号はそれに対応するＡＤ変換
器３１によってディジタルＲ信号に変換される。
器３１によってディジタルＲ信号に変換される。
【０００４】クロック発生器３４はＡＤ変換器のサンプ
リング・クロックを発生させる。信号電極駆動器３５
は、ディジタルＲＧＢ信号に比例した幅をもつパルスを
信号電極に印加するもので、本構成例では８ビットで駆
動する。すなわち輝度階調は、本構成例では２５６階調
となる。パルス幅で信号電極を制御する方法の他に、デ
ィジタル信号に比例した電圧を信号電極に印加する方法
もある。この場合は信号電極駆動器３５は一種のＤＡ変
換器として、ディジタルＲＧＢ信号に比例した電圧を出
力することになる。信号電極駆動器３５の出力信号はマ
トリクス駆動型画像表示素子の信号電極に印加される。
出力本数は信号電極本数と同数である。本構成例では信
号電極駆動器は１つのみ図示したが、信号電極本数が多
い場合は同じものを複数個配列する構成もある。
リング・クロックを発生させる。信号電極駆動器３５
は、ディジタルＲＧＢ信号に比例した幅をもつパルスを
信号電極に印加するもので、本構成例では８ビットで駆
動する。すなわち輝度階調は、本構成例では２５６階調
となる。パルス幅で信号電極を制御する方法の他に、デ
ィジタル信号に比例した電圧を信号電極に印加する方法
もある。この場合は信号電極駆動器３５は一種のＤＡ変
換器として、ディジタルＲＧＢ信号に比例した電圧を出
力することになる。信号電極駆動器３５の出力信号はマ
トリクス駆動型画像表示素子の信号電極に印加される。
出力本数は信号電極本数と同数である。本構成例では信
号電極駆動器は１つのみ図示したが、信号電極本数が多
い場合は同じものを複数個配列する構成もある。
【０００５】次に、ＡＤ変換器３１〜３３と信号電極駆
動器３５の間に、輝度均一化等の目的で信号変換手段が
挿入されている構成例を、図１２を用いて説明する。
動器３５の間に、輝度均一化等の目的で信号変換手段が
挿入されている構成例を、図１２を用いて説明する。
【０００６】ディジタルＲ信号をそのまま信号電極駆動
器３５に入力しても画像は表示されるが、本構成例のよ
うなマトリクス駆動型画像表示素子は、製造過程におけ
る電極固定の際のズレ等、様々の要因により画面上に輝
度不均一点がランダムに発生する。そこで図１２のよう
に画面の不均一をあらかじめ記録した輝度補正メモリー
３７と、その読みだしアドレスを発生させるアドレス発
生器３６と、輝度補正メモリー３７の出力値に応じてデ
ィジタル信号を変調する（以下、輝度補正と記す）信号
変換器３８〜４０を搭載する構成がとられることがある
（例えば特開平５−３４４４５７号公報参照）。
器３５に入力しても画像は表示されるが、本構成例のよ
うなマトリクス駆動型画像表示素子は、製造過程におけ
る電極固定の際のズレ等、様々の要因により画面上に輝
度不均一点がランダムに発生する。そこで図１２のよう
に画面の不均一をあらかじめ記録した輝度補正メモリー
３７と、その読みだしアドレスを発生させるアドレス発
生器３６と、輝度補正メモリー３７の出力値に応じてデ
ィジタル信号を変調する（以下、輝度補正と記す）信号
変換器３８〜４０を搭載する構成がとられることがある
（例えば特開平５−３４４４５７号公報参照）。
【０００７】信号変換器３８〜４０における、信号変調
の方法を図１３を用いて説明する。ＡＤ変換後のディジ
タルＲ（またはＧまたはＢ）信号がａのとき、画面の平
均輝度がＬａであり、輝度不均一が発生している点では
Ｌｂになったとする。この時、輝度不均一が発生してい
る点での輝度を均一にするためには、入力をｂに補正す
る必要がある。この時、Ｌａ／Ｌｂ＝ｂ／ａ＝一定であ
るから、輝度階調が無限であれば補正量はディジタルＲ
信号の大きさに無関係に一定であるので、輝度補正メモ
リ３７からの信号の大きさに比例した定数を映像信号に
乗じる単なるかけ算をすればよい。
の方法を図１３を用いて説明する。ＡＤ変換後のディジ
タルＲ（またはＧまたはＢ）信号がａのとき、画面の平
均輝度がＬａであり、輝度不均一が発生している点では
Ｌｂになったとする。この時、輝度不均一が発生してい
る点での輝度を均一にするためには、入力をｂに補正す
る必要がある。この時、Ｌａ／Ｌｂ＝ｂ／ａ＝一定であ
るから、輝度階調が無限であれば補正量はディジタルＲ
信号の大きさに無関係に一定であるので、輝度補正メモ
リ３７からの信号の大きさに比例した定数を映像信号に
乗じる単なるかけ算をすればよい。
【０００８】しかし、輝度階調は有限である（本従来例
で使用される信号電極駆動器３５は２５６階調）。信号
がａ’という低い値のとき、画面の平均輝度がＬａ’、
輝度不均一が発生している点ではＬｂ’である。このと
き入力を補正するためにｂ’（＝ａ’−１）としてしま
うと、輝度不均一が発生している点の輝度はＬｃとな
り、Ｌａ’より大きく輝度が低くなってしまう。よって
このように入力信号値が低いときは輝度補正を行うこと
ができない。
で使用される信号電極駆動器３５は２５６階調）。信号
がａ’という低い値のとき、画面の平均輝度がＬａ’、
輝度不均一が発生している点ではＬｂ’である。このと
き入力を補正するためにｂ’（＝ａ’−１）としてしま
うと、輝度不均一が発生している点の輝度はＬｃとな
り、Ｌａ’より大きく輝度が低くなってしまう。よって
このように入力信号値が低いときは輝度補正を行うこと
ができない。
【０００９】輝度補正メモリ３７に格納されるデータ
は、表示素子毎に異なり、１つの表示素子においてもそ
のデータ配列は全くランダムである。これは輝度不均一
が発生している箇所がランダムであるからである。
は、表示素子毎に異なり、１つの表示素子においてもそ
のデータ配列は全くランダムである。これは輝度不均一
が発生している箇所がランダムであるからである。
【００１０】信号変換器３８〜４０は同時に、ホワイト
バランスを保つためにＲＧＢ毎に非線形な変換を施した
り、ブラウン管を用いた画像表示素子の信号対輝度の関
係に似せるために信号を約２乗する変換を施すために使
用されることがある。このような変調が実施されるの
は、特に信号電極の制御方式が印加されるパルスの幅に
よる方式、つまりパルス幅変調方式である場合、パルス
幅と輝度の関係がブラウン管を用いた画像表示素子と大
きく異なるためである。信号変換器３８〜４０としてメ
モリーを用いる構成が容易であるが、加算器、乗算器等
の演算器を内蔵した集積回路を用いてもよい。
バランスを保つためにＲＧＢ毎に非線形な変換を施した
り、ブラウン管を用いた画像表示素子の信号対輝度の関
係に似せるために信号を約２乗する変換を施すために使
用されることがある。このような変調が実施されるの
は、特に信号電極の制御方式が印加されるパルスの幅に
よる方式、つまりパルス幅変調方式である場合、パルス
幅と輝度の関係がブラウン管を用いた画像表示素子と大
きく異なるためである。信号変換器３８〜４０としてメ
モリーを用いる構成が容易であるが、加算器、乗算器等
の演算器を内蔵した集積回路を用いてもよい。
【００１１】信号電極駆動器３５の直前段、すなわちＡ
Ｄ変換器３１〜３３、または信号変換器３８〜４０は、
信号電極駆動器３５の駆動に必要なビット数（本構成例
では８ビット）より多くのビット数、例えば１０ビット
出力のものを使用してもよいが、その場合は下位の数ビ
ットは無視されてしまうことになる。
Ｄ変換器３１〜３３、または信号変換器３８〜４０は、
信号電極駆動器３５の駆動に必要なビット数（本構成例
では８ビット）より多くのビット数、例えば１０ビット
出力のものを使用してもよいが、その場合は下位の数ビ
ットは無視されてしまうことになる。
【００１２】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、輝度の階調が信号電極駆動器の階調表示
能力（上記例では２５６階調）で制限されるため、特に
低輝度において階調性が不足し、擬輪郭が発生する。ま
た輝度補正が実施されている場合、輝度階調の不足のた
めに低輝度では輝度補正が不可能になるために、輝度ム
ラが発生するという問題を有していた。
うな構成では、輝度の階調が信号電極駆動器の階調表示
能力（上記例では２５６階調）で制限されるため、特に
低輝度において階調性が不足し、擬輪郭が発生する。ま
た輝度補正が実施されている場合、輝度階調の不足のた
めに低輝度では輝度補正が不可能になるために、輝度ム
ラが発生するという問題を有していた。
【００１３】本発明は上記問題に鑑み、ディジタルＲＧ
Ｂ信号の２値を空間的かつ時間的に切り替えることで中
間階調を表現して輝度階調性を４倍化し、擬輪郭の発生
を低減し、輝度補正が実施させている場合には極低輝度
までその効果を有効にし、マトリクス駆動型画像表示素
子による表示を極めて高画質にする回路を提供するもの
である。
Ｂ信号の２値を空間的かつ時間的に切り替えることで中
間階調を表現して輝度階調性を４倍化し、擬輪郭の発生
を低減し、輝度補正が実施させている場合には極低輝度
までその効果を有効にし、マトリクス駆動型画像表示素
子による表示を極めて高画質にする回路を提供するもの
である。
【００１４】
【課題を解決するための手段】本発明の中間階調表示回
路は、空間的かつ時間的に２分の１の割合で論理レベル
が反転する信号と４分の１の割合で論理レベルが反転す
る信号の２つの信号を発生させる第１の信号源と、ラン
ダムに反転する信号を発生させる第２の信号源と、上記
２つの信号源から発生する２つの信号を元にしてディジ
タルＲＧＢ信号の２つの値を切り替える信号切り替え器
を具備することで、輝度階調を倍増させるものである。
路は、空間的かつ時間的に２分の１の割合で論理レベル
が反転する信号と４分の１の割合で論理レベルが反転す
る信号の２つの信号を発生させる第１の信号源と、ラン
ダムに反転する信号を発生させる第２の信号源と、上記
２つの信号源から発生する２つの信号を元にしてディジ
タルＲＧＢ信号の２つの値を切り替える信号切り替え器
を具備することで、輝度階調を倍増させるものである。
【００１５】
【作用】本発明の第１の信号源と第２の信号源から発生
する２つの信号を参照しながらディジタルＲＧＢ信号の
２つの値を切り替えることにより、ディジタルＲＧＢ信
号は空間的かつ時間的に高い周波数で変調される。
する２つの信号を参照しながらディジタルＲＧＢ信号の
２つの値を切り替えることにより、ディジタルＲＧＢ信
号は空間的かつ時間的に高い周波数で変調される。
【００１６】そのため階調表示能力が４倍化され、擬輪
郭の発生を低減し、輝度補正が実施されている場合には
極低輝度まで輝度補正を有効にすることができる。
郭の発生を低減し、輝度補正が実施されている場合には
極低輝度まで輝度補正を有効にすることができる。
【００１７】
【実施例】以下、本発明の中間階調表示回路の実施例を
図１〜図１０によって説明する。なお、この図１〜図１
０において、図１１〜図１３に対応する部分には同一符
号を付すこととし、その詳細な説明は省略する。
図１〜図１０によって説明する。なお、この図１〜図１
０において、図１１〜図１３に対応する部分には同一符
号を付すこととし、その詳細な説明は省略する。
【００１８】（実施例１）図１〜図８は第１の実施例を
示すものである。
示すものである。
【００１９】図１における信号切り替え器５３〜５５に
入力されるディジタルＲＧＢ信号は、従来例における図
１１のＡＤ変換器３１〜３３の出力信号、または図１２
の信号変換器３８〜４０の出力信号である。
入力されるディジタルＲＧＢ信号は、従来例における図
１１のＡＤ変換器３１〜３３の出力信号、または図１２
の信号変換器３８〜４０の出力信号である。
【００２０】信号源５１は、空間的かつ時間的に２分の
１の割合で反転する信号ＦＳ２と、空間的かつ時間的に
４分の１の割合で反転する信号ＦＳ４を発生させる本発
明の信号源である。図２は、信号源５１の内部構成であ
る。フリップフロップ６１、６３、６５はそれぞれサン
プリング・クロックＣＫ、水平同期信号Ｈ、垂直同期信
号Ｖを分周するために使用している。フリップフロップ
６２、６４、６６はそれぞれサンプリング・クロックの
分周信号ＣＫ２、水平同期信号Ｈの分周信号Ｈ２、垂直
同期信号Ｖの分周信号Ｖ２を分周するために使用してい
る。
１の割合で反転する信号ＦＳ２と、空間的かつ時間的に
４分の１の割合で反転する信号ＦＳ４を発生させる本発
明の信号源である。図２は、信号源５１の内部構成であ
る。フリップフロップ６１、６３、６５はそれぞれサン
プリング・クロックＣＫ、水平同期信号Ｈ、垂直同期信
号Ｖを分周するために使用している。フリップフロップ
６２、６４、６６はそれぞれサンプリング・クロックの
分周信号ＣＫ２、水平同期信号Ｈの分周信号Ｈ２、垂直
同期信号Ｖの分周信号Ｖ２を分周するために使用してい
る。
【００２１】フリップフロップ６１〜６４はリセット端
子付きのフリップフロップであり、フリップフロップ６
１、６２は水平同期信号Ｈにより水平同期毎にリセット
され、フリップフロップ６３、６４は垂直同期信号Ｖに
より垂直同期毎にリセットされる。サンプリング・クロ
ックＣＫの分周信号ＣＫ２と水平同期信号Ｈの分周信号
Ｈ２の排他的論理和をとり、それと垂直同期信号Ｖの分
周信号Ｖ２との排他的論理和をとることで、空間的かつ
時間的に２分の１の割合で反転する信号ＦＳ２が生成さ
れる。サンプリング・クロックＣＫの４分周信号ＣＫ４
と水平同期信号Ｈの４分周信号Ｈ４の排他的論理和をと
り、それと垂直同期信号Ｖの分周信号Ｖ４との排他的論
理和をとって、それと信号ＦＳ２との論理積をとること
で、空間的かつ時間的に４分の１の割合でハイレベルに
なる信号ＦＳ４が生成される。
子付きのフリップフロップであり、フリップフロップ６
１、６２は水平同期信号Ｈにより水平同期毎にリセット
され、フリップフロップ６３、６４は垂直同期信号Ｖに
より垂直同期毎にリセットされる。サンプリング・クロ
ックＣＫの分周信号ＣＫ２と水平同期信号Ｈの分周信号
Ｈ２の排他的論理和をとり、それと垂直同期信号Ｖの分
周信号Ｖ２との排他的論理和をとることで、空間的かつ
時間的に２分の１の割合で反転する信号ＦＳ２が生成さ
れる。サンプリング・クロックＣＫの４分周信号ＣＫ４
と水平同期信号Ｈの４分周信号Ｈ４の排他的論理和をと
り、それと垂直同期信号Ｖの分周信号Ｖ４との排他的論
理和をとって、それと信号ＦＳ２との論理積をとること
で、空間的かつ時間的に４分の１の割合でハイレベルに
なる信号ＦＳ４が生成される。
【００２２】信号源５２は、ランダムに反転する信号Ｎ
を発生させる本発明第２の信号源である。図３は、信号
源５２の構成例である。アドレス発生回路７２と乱数メ
モリ７３はランダムに反転する信号Ｎを発生させる本発
明第２の信号源で、乱数メモリ７３には０または１がラ
ンダムに記録されている。乱数メモリ７３の読み出しは
垂直同期毎にリセットされる。
を発生させる本発明第２の信号源である。図３は、信号
源５２の構成例である。アドレス発生回路７２と乱数メ
モリ７３はランダムに反転する信号Ｎを発生させる本発
明第２の信号源で、乱数メモリ７３には０または１がラ
ンダムに記録されている。乱数メモリ７３の読み出しは
垂直同期毎にリセットされる。
【００２３】本実施例の信号切り替え器５３〜５５の内
部の構成例を、図４を用いて説明する。
部の構成例を、図４を用いて説明する。
【００２４】信号Ｄ０〜Ｄ９は図１における１０ビット
のディジタルＲＧＢ信号のいずれかを示すものである。
Ｄ０を最下位ビット、Ｄ８を最上位ビットとする。排他
的論理和７４〜７５、論理積７６〜７８、論理和７９に
より構成される論理回路の真理値表を図５に記す。これ
によると、入力信号の下位２ビットＤ０・Ｄ１に応じて
ＱがＨになる割合が正しく変化している。加算器８０は
１ビットのキャリーフラグＣＲ付きの加算器で、加算器
８０により信号Ｑは元のディジタル信号の上位８ビット
Ｄ２〜Ｄ９に加算される。セレクター８１は、加算器８
０の加算によってオーバーフローが生じた場合、信号電
極駆動器３５への出力信号（本構成例では８ビット）を
全てハイレベルにする。オーバーフローしない、つまり
加算器８０のキャリーフラグＣＲが立たないときは、加
算器８０から出力される８ビット信号をそのままスルー
して信号電極駆動器３５へ伝達する。
のディジタルＲＧＢ信号のいずれかを示すものである。
Ｄ０を最下位ビット、Ｄ８を最上位ビットとする。排他
的論理和７４〜７５、論理積７６〜７８、論理和７９に
より構成される論理回路の真理値表を図５に記す。これ
によると、入力信号の下位２ビットＤ０・Ｄ１に応じて
ＱがＨになる割合が正しく変化している。加算器８０は
１ビットのキャリーフラグＣＲ付きの加算器で、加算器
８０により信号Ｑは元のディジタル信号の上位８ビット
Ｄ２〜Ｄ９に加算される。セレクター８１は、加算器８
０の加算によってオーバーフローが生じた場合、信号電
極駆動器３５への出力信号（本構成例では８ビット）を
全てハイレベルにする。オーバーフローしない、つまり
加算器８０のキャリーフラグＣＲが立たないときは、加
算器８０から出力される８ビット信号をそのままスルー
して信号電極駆動器３５へ伝達する。
【００２５】次に本発明によってなされる中間階調表示
の様子を具体例を持って説明する。図６は、１０ビット
のディジタルＲＧＢ信号の値が１０１である場合に、信
号電極駆動器３５の入力値がどのようになるかを、表示
素子の画面上の絵素に対応づけて図示したものである。
従来の方法によると、下位２ビットが無視され、全ての
絵素に対応する値が２５になってしまう。しかし、本発
明の信号切り替え器を介すことにより、図５のように２
５と２６の２値が、空間的、時間的に３対１の割合で表
示される。これにより視覚的には２５．２５、１０ビッ
トで表現すると１０１が表示されていることになる。
の様子を具体例を持って説明する。図６は、１０ビット
のディジタルＲＧＢ信号の値が１０１である場合に、信
号電極駆動器３５の入力値がどのようになるかを、表示
素子の画面上の絵素に対応づけて図示したものである。
従来の方法によると、下位２ビットが無視され、全ての
絵素に対応する値が２５になってしまう。しかし、本発
明の信号切り替え器を介すことにより、図５のように２
５と２６の２値が、空間的、時間的に３対１の割合で表
示される。これにより視覚的には２５．２５、１０ビッ
トで表現すると１０１が表示されていることになる。
【００２６】図７は、１０ビットのディジタルＲＧＢ信
号の値が１０２である場合に、信号電極駆動器３５の入
力値がどのようになるかを、表示素子の画面上の絵素に
対応づけて図示したものである。２５と２６の２値が１
対１の割合で表示される。これにより視覚的には２５．
５、１０ビットで表現すると１０２が表示されているこ
とになる。
号の値が１０２である場合に、信号電極駆動器３５の入
力値がどのようになるかを、表示素子の画面上の絵素に
対応づけて図示したものである。２５と２６の２値が１
対１の割合で表示される。これにより視覚的には２５．
５、１０ビットで表現すると１０２が表示されているこ
とになる。
【００２７】図８は、１０ビットのディジタルＲＧＢ信
号の値が１０３である場合に、信号電極駆動器３５の入
力値がどのようになるかを、表示素子の画面上の絵素に
対応づけて図示したものである。２５と２６の２値が１
対３の割合で表示される。これにより視覚的には２５．
７５、１０ビットで表現すると１０３が表示されている
ことになる。
号の値が１０３である場合に、信号電極駆動器３５の入
力値がどのようになるかを、表示素子の画面上の絵素に
対応づけて図示したものである。２５と２６の２値が１
対３の割合で表示される。これにより視覚的には２５．
７５、１０ビットで表現すると１０３が表示されている
ことになる。
【００２８】（実施例２）次に本発明の第２の実施例を
図９を用いて説明する。本発明の第２の実施例は、ラン
ダムに反転する信号を発生させる第２の信号源、つまり
図１の信号源５２として、従来例において輝度補正が実
施されている場合に、アドレス発生回路３６と輝度補正
メモリ３７を流用したものである。輝度補正実行後、輝
度補正メモリ３７から出力される信号は空間的に完全に
ランダムであり、然るにその出力値のあるビット、例え
ば最下位ビットの値が０であるか１であるかは、全くラ
ンダムである。よって輝度補正メモリ３７の出力信号の
あるビットをそのままランダム信号Ｎとして使用するこ
とができる。以上説明した以外の回路構成及び効果は、
前述した第１の実施例と全く同様であるのでその説明を
省略する。
図９を用いて説明する。本発明の第２の実施例は、ラン
ダムに反転する信号を発生させる第２の信号源、つまり
図１の信号源５２として、従来例において輝度補正が実
施されている場合に、アドレス発生回路３６と輝度補正
メモリ３７を流用したものである。輝度補正実行後、輝
度補正メモリ３７から出力される信号は空間的に完全に
ランダムであり、然るにその出力値のあるビット、例え
ば最下位ビットの値が０であるか１であるかは、全くラ
ンダムである。よって輝度補正メモリ３７の出力信号の
あるビットをそのままランダム信号Ｎとして使用するこ
とができる。以上説明した以外の回路構成及び効果は、
前述した第１の実施例と全く同様であるのでその説明を
省略する。
【００２９】（実施例３）続いて、本発明の第３の実施
例を図１０を用いて説明する。図１０は、信号切り替え
器５３〜５５としてメモリ８２〜８４を使用したもので
ある。メモリ８２〜８４はＲＯＭ、またはＲＡＭであ
る。メモリ８２〜８４のデータ作成方法は、第１の実施
例における、排他的論理和７４〜７５、論理積７６〜７
８、論理和７９、加算器８０、セレクター８１によって
構成される信号切り替え器と全く同じように動作するよ
うに作成すればよい。また、メモリ８２〜８４によっ
て、従来例における信号変換器３８〜４０が行う信号変
調動作を兼ねてしまってもよい。
例を図１０を用いて説明する。図１０は、信号切り替え
器５３〜５５としてメモリ８２〜８４を使用したもので
ある。メモリ８２〜８４はＲＯＭ、またはＲＡＭであ
る。メモリ８２〜８４のデータ作成方法は、第１の実施
例における、排他的論理和７４〜７５、論理積７６〜７
８、論理和７９、加算器８０、セレクター８１によって
構成される信号切り替え器と全く同じように動作するよ
うに作成すればよい。また、メモリ８２〜８４によっ
て、従来例における信号変換器３８〜４０が行う信号変
調動作を兼ねてしまってもよい。
【００３０】ランダムに反転する信号を発生させる第２
の信号源の構成は、本発明第１の実施例のようにアドレ
ス発生回路６６と乱数メモリ６７を使用する構成でもよ
いし、本発明第２の実施例のようにアドレス発生回路３
６と輝度補正メモリ３７を流用するものでもよい。
の信号源の構成は、本発明第１の実施例のようにアドレ
ス発生回路６６と乱数メモリ６７を使用する構成でもよ
いし、本発明第２の実施例のようにアドレス発生回路３
６と輝度補正メモリ３７を流用するものでもよい。
【００３１】以上説明した以外は、前述した第１の実施
例と全く同様であるのでその説明を省略する。
例と全く同様であるのでその説明を省略する。
【００３２】
【発明の効果】以上のように本発明によれば、第１の信
号源と第２の信号源から発生する３つの信号を参照しな
がらディジタルＲＧＢ信号の２つの値を切り替えられる
ことにより、ディジタルＲＧＢ信号は空間的かつ時間的
に変調される。そのため階調表示能力が４倍化され、擬
輪郭の発生を低減し、輝度補正が実施されている場合に
は低輝度まで輝度補正を有効となり、きわめて高画質な
画像表示が可能となる。
号源と第２の信号源から発生する３つの信号を参照しな
がらディジタルＲＧＢ信号の２つの値を切り替えられる
ことにより、ディジタルＲＧＢ信号は空間的かつ時間的
に変調される。そのため階調表示能力が４倍化され、擬
輪郭の発生を低減し、輝度補正が実施されている場合に
は低輝度まで輝度補正を有効となり、きわめて高画質な
画像表示が可能となる。
【図１】本発明の第１の実施例における中間階調表示回
路ブロック図
路ブロック図
【図２】本発明の第１の実施例における第１の信号源の
回路図
回路図
【図３】本発明の第１の実施例における第２の信号源の
回路ブロック図
回路ブロック図
【図４】本発明の第１の実施例における信号切り替え器
の回路図
の回路図
【図５】本発明の第１の実施例における信号切り替え器
の真理値表
の真理値表
【図６】本発明の第１の実施例における入力値一定の際
の中間階調表示を説明する図
の中間階調表示を説明する図
【図７】本発明の第１の実施例における入力値一定の際
の中間階調表示を説明する図
の中間階調表示を説明する図
【図８】本発明の第１の実施例における入力値一定の際
の中間階調表示を説明する図
の中間階調表示を説明する図
【図９】本発明の第２の実施例における中間階調表示回
路ブロック図
路ブロック図
【図１０】本発明の第３の実施例における中間階調表示
回路ブロック図
回路ブロック図
【図１１】従来例におけるＲＧＢ信号による信号電極駆
動を説明する図
動を説明する図
【図１２】従来例における輝度補正回路を説明する図
【図１３】従来例における輝度補正による信号変調方法
を説明する図
を説明する図
５１ 本発明の第１の信号源 ５２ 本発明の第２の信号源 ５３〜５５ 本発明の信号切り替え器 ６１〜６６ フリップフロップ ６７〜７０ 排他的論理和 ７１ 論理積 ７２ アドレス発生回路 ７３ 乱数メモリ ７４、７５ 排他的論理和 ７６〜７８ 論理積 ７９ 論理和 ８０ 加算器 ８１ セレクター ８２〜８４ メモリ
Claims (5)
- 【請求項１】 アナログＲＧＢ信号をディジタルＲＧＢ
信号に変換するＡＤ変換器と、垂直方向に複数配列され
た信号電極を上記ディジタルＲＧＢ信号に応じて制御す
ることで画像を表示するマトリクス駆動型画像表示素子
において、空間的かつ時間的に２分の１の割合で論理レ
ベルが反転する信号と４分の１の割合で論理レベルが反
転する信号の２つの信号を発生させる第１の信号源と、
ランダムに反転する信号を発生させる第２の信号源と、
上記第１の信号源および上記第２の信号源から発生した
３つの信号を元に上記ディジタルＲＧＢ信号の２つの値
を切り替える信号切り替え器を具備することを特徴とし
た中間階調表示回路。 - 【請求項２】 ランダムに反転する信号を発生させる第
２の信号源として、乱数が記録されたメモリを使用する
ことを特徴とする請求項１記載の中間階調表示回路。 - 【請求項３】 ランダムに反転する信号を発生させる第
２の信号源として、画面輝度の不均一をあらかじめ記録
した輝度補正メモリを使用することを特徴とする請求項
１記載の中間階調表示回路。 - 【請求項４】 ディジタルＲＧＢ信号の２つの値を切り
替える信号切り替え器として論理回路と加算器を用いる
ことを特徴とした請求項１記載の中間階調表示回路。 - 【請求項５】 ディジタルＲＧＢ信号の２つの値を切り
替える信号切り替え器として、リードオンリメモリ（Ｒ
ＯＭ）またはランダムアクセスメモリ（ＲＡＭ）等のメ
モリを用いることを特徴とした請求項第１記載の中間階
調表示回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6305988A JPH08160921A (ja) | 1994-12-09 | 1994-12-09 | 中間階調表示回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6305988A JPH08160921A (ja) | 1994-12-09 | 1994-12-09 | 中間階調表示回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08160921A true JPH08160921A (ja) | 1996-06-21 |
Family
ID=17951726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6305988A Pending JPH08160921A (ja) | 1994-12-09 | 1994-12-09 | 中間階調表示回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08160921A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6947060B2 (en) | 1998-02-16 | 2005-09-20 | Canon Kabushiki Kaisha | Image forming apparatus, electron beam apparatus, modulation circuit, and image-forming apparatus driving method |
-
1994
- 1994-12-09 JP JP6305988A patent/JPH08160921A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6947060B2 (en) | 1998-02-16 | 2005-09-20 | Canon Kabushiki Kaisha | Image forming apparatus, electron beam apparatus, modulation circuit, and image-forming apparatus driving method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7236147B2 (en) | Display device, and display method | |
| US7126572B2 (en) | Image display method and image display device | |
| EP0525527B1 (en) | Look-up table based gamma and inverse gamma correction for high-resolution frame buffers | |
| US6069609A (en) | Image processor using both dither and error diffusion to produce halftone images with less flicker and patterns | |
| US6756995B2 (en) | Method and apparatus for processing video picture data for display on a display device | |
| US6288698B1 (en) | Apparatus and method for gray-scale and brightness display control | |
| EP2099014B1 (en) | A method and device to enhance image quality in digital video processing systems using dithering | |
| JP2003302955A (ja) | フレームレート制御方法及びそのための液晶表示装置 | |
| WO2001046940A1 (en) | Signal driver with ramp generator for electro-optic display device | |
| KR20030093129A (ko) | 화상 처리 장치, 화상 처리 방법, 화상 표시 장치, 및이동 전자 기기 | |
| US6795085B1 (en) | Contouring reduction in SLM-based display | |
| KR100810567B1 (ko) | 디더링에 의한 액정온실리콘 디스플레이에서의 윤곽의 감소 | |
| JP2001215938A (ja) | 画像表示装置及び該画像表示装置を備えた機器 | |
| EP1262947A1 (en) | Method and apparatus for processing video picture data for a display device | |
| JPH07160217A (ja) | カラー階調表示方式およびカラー階調表示装置 | |
| JPH08160921A (ja) | 中間階調表示回路 | |
| US6819335B2 (en) | Number-of-gradation-levels decreasing method, image displaying method, and image display | |
| JP2000194325A (ja) | 液晶表示装置及びその信号処理方法 | |
| JP3172450B2 (ja) | 画像情報処理装置 | |
| JP2001249655A (ja) | 表示装置 | |
| JPH06161400A (ja) | 階調表示方式 | |
| JPH10104579A (ja) | 液晶表示装置および液晶セルの駆動方法 | |
| JP3440814B2 (ja) | 映像信号処理装置 | |
| KR960016734B1 (ko) | 프레임 비 제어회로(frc) | |
| JPS635389A (ja) | 画像信号変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |