JPH10104579A - 液晶表示装置および液晶セルの駆動方法 - Google Patents

液晶表示装置および液晶セルの駆動方法

Info

Publication number
JPH10104579A
JPH10104579A JP25506396A JP25506396A JPH10104579A JP H10104579 A JPH10104579 A JP H10104579A JP 25506396 A JP25506396 A JP 25506396A JP 25506396 A JP25506396 A JP 25506396A JP H10104579 A JPH10104579 A JP H10104579A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal cell
orthogonal
gradation
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25506396A
Other languages
English (en)
Other versions
JP3505326B2 (ja
Inventor
Toshihiko Tanaka
俊彦 田中
Koji Maeda
耕志 前田
Shoji Iwasaki
章二 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP25506396A priority Critical patent/JP3505326B2/ja
Publication of JPH10104579A publication Critical patent/JPH10104579A/ja
Application granted granted Critical
Publication of JP3505326B2 publication Critical patent/JP3505326B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 高速応答且つ多階調表示でフリッカー、クロ
ストロークが理論的に発生しない液晶セルの駆動方法と
表示品位の高い比較的簡便な液晶表示装置を提供するも
のである。 【解決手段】 液晶セルは例えば上下2画面分割されて
おり、互いに直交する電極群を有する。その電極群の一
方は直交関数にしたがって複数行を同時駆動する複数の
電極L本を同時に選択する走査回路に接続されている。
他方の電極群は画素データに応じたパルス幅変調の階調
信号が与えられる。画素データのbビット階調情報をL
倍した後(2b−1)・L/2を減じた数値に置換した
後に前記関数と演算してパルス幅変調の階調信号を生成
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、いわゆる単純マト
リクス型の液晶表示装置に関する。
【0002】
【従来の技術】従来より直交した電極群を有し、画素交
点にトランジスタの様なアクティブ素子を持たない、い
わゆる単純マトリクス型の液晶表示装置においては、階
調表示を行うときに実公平5−40497号公報に示さ
れるように、信号電圧に階調に応じた幅のパルスを重畳
したり、特開平6−274132号公報に示されるよう
に、演算により印加電圧の大きさを求めて液晶セルを駆
動していた。
【0003】
【発明が解決しようとする課題】しかしながら、階調に
応じたパルスを重畳すると、パルスの変化タイミングが
画像データによりランダムに発生するため液晶セルに印
加される電圧波形に波形歪みが発生し、このためクロス
トークと呼ばれる陰が観察され、表示品位を劣悪なもの
にしていた。また演算による印加電圧の決定は、フレー
ム応答のためのフリッカーの発生を減少できる反面、画
像データの演算処理が複雑で、1フレーム内で演算を完
了するため高速で動作する集積回路が必要であり、特に
大画面での階調表示は適さないと解析されており、更に
は画面メモリの容量も大きく必要であり、高価で大がか
りな装置となり不都合であった。
【0004】
【課題を解決するための手段】本発明は上述の点を考慮
し高速応答且つ多階調表示でフリッカー、クロストロー
クが理論的に発生しない液晶セルの駆動方法と実用的な
表示品位の比較的簡便な液晶表示装置を提供せんとする
ものである。
【0005】即ち本発明は、互いに直交する電極群を有
する液晶セルを、走査回路では
【0006】
【数3】
【0007】に示された直交関数[F]にしたがって複
数行Lを同時に駆動し、信号回路は
【0008】
【数4】
【0009】に実質的にしたがってパルス幅変調して駆
動するものである。
【0010】また本発明は、直交する電極群を有する液
晶セルと、その直交する電極群の一方に接続され所定の
関数により複数の電極L本を同時に選択する走査回路
と、画素データのbビット階調情報をL倍した後(2b
−1)・L/2を減じた数値に置換した後に前記関数と
演算してパルス幅変調の階調信号を生成して画素データ
に応じた電圧を液晶セルの直交する他方の電極群に与え
る信号回路とを設けたもので、さらに互いに直交する電
極群を有する液晶セルの電極群の一方に接続された直交
関数にしたがって複数の電極を同時に選択する走査回路
と、画素データと前記直交関数により演算された値に応
じてパルス幅変調された階調付きの電圧を液晶セルの他
方の電極群に与える信号回路とを設けたものである。
【0011】
【発明の実施の形態】図1は本発明実施例の液晶表示装
置のブロック図である。この図において、1は、互いに
直交する電極群を有する液晶セルで、例えば無電界時の
液晶分子が180〜360度の選ばれた角度の螺旋構造
を成し、位相セルなどで補償され、偏光軸と近接する配
向軸が交差する様に偏光板に挾持されたスーパーツイス
トネマティック液晶セルである。この液晶セル1は、好
ましくは複数に画面分割され、分割画面毎に直交する電
極群を有しており、たとえば800×RGB×300ド
ット×上下2画面構成となっている。
【0012】2は、液晶セル1の電極群の一方(走査電
極)に接続された、複数の電極を同時に選択する(同一
画面同時駆動)走査回路で、同時に走査する走査電極の
数は2乃至15本が好ましい。この走査回路2は、図で
は5つの集積回路を用いる場合を示しており、上画面で
2個半、下画面で2個半を用いる。上下画面の各々の駆
動は、原則として上画面の上からと下画面の上から行う
ため、ドライバ(出力段)は走査電極毎に異なった出力
を有するが、データとクロックは上下画面の1本毎にパ
ラレルに接続され、上画面の1本目が選択走査される時
は下画面の1本目も選択走査される(複数電極同時走査
による駆動(上下画面同時駆動))。
【0013】そして液晶セル1は、上下画面毎に所定の
異なる直交関数[F]を用いて複数本が同時に走査され
る。例えば上下画面とも各々300本の走査電極をもっ
ているが、これを各画面2本ずつ同時選択する場合、走
査する画面を同時駆動の数で領域分割し、選択走査する
走査線には関数に相当する電圧を、選択走査しない走査
電極にはゼロ電位を与える。従って上下画面分割で2本
ずつ同時駆動の場合、液晶セル電極は4本同時走査され
る。より好ましい例として、例えば、同時選択する行を
グループ分けし、グループ毎に同時駆動した後次のグル
ープに移る走査例を説明する。例えば4行同時駆動のと
き、隣接した8本をグループとし、第1のグループの奇
数番目の走査電極を4つの異なる関数の第1タイミング
で第1の選択期間に選択走査し、そのグループの偶数番
目の走査電極を第2の選択期間に走査し、次のグループ
の奇数番目を第3の選択期間に走査し、・・と続けてい
けばよい。
【0014】3は、画素データに応じた電圧を液晶セル
の他方の電極群(信号電極)に与える信号回路で、上下
画面分割した場合にはそれぞれに単独で駆動を行い、パ
ルス幅階調制御を行う。これは選択走査期間のオン・オ
フ時間比を利用する。従来の同一画面同時駆動の場合、
振幅変調がベースであり、演算が膨大で補正をも必要と
したが、後述するように本発明によれば簡潔にできる。
そしてこの時、もっとも好ましくは、複数の電極L本を
同時に選択場合に、画素データのbビット階調情報をL
倍した後(2b−1)・L/2を減じた数値に置換し、
その後に直交関数と演算してパルス幅変調の階調信号を
生成して画素データに応じた電圧を液晶セルの直交する
他方の電極群に与えるようにする。但しこの演算そのも
のは信号回路3で行う必要はなく、信号回路がレジスタ
とドライバ程度しか持っていない場合には後述する制御
回路5で演算を行い、その結果の電圧印加を信号回路3
で行えばよい。
【0015】5は、パーソナルコンピュータ等の機器か
ら送られてくる画素データを受け取り、走査回路2、信
号回路3などに表示用の信号とタイミング信号を含む制
御用の信号を与える制御回路で、ゲートアレイなどから
なり、走査回路2が複数本の走査電極を同時に選択する
ための演算回路等を含んでいる。同一画面同時駆動のた
めの関数発生器は、この制御回路4に有していてもよい
し、走査回路2に設けてもよい。6は、制御回路4を介
して画素データを受け複数組の電極群に対応させて少な
くとも信号回路に出力する記憶手段である。
【0016】かかる制御回路5と記憶手段6は次の様な
機能を有する。まず、シングルデータをデュアルデータ
に変換する。次いでフレーム周波数fFLMを60Hz
から170Hzに変換する。そして同一画面同時駆動の
ために、走査側の関数を発生し、RGB6ビットデータ
を関数発生器のデータを利用しながら演算して7ビット
データに変換する。そして必要に応じて分散型処理を行
う。パルス幅階調制御のための走査回路2用並びに信号
回路3用のタイミング信号を発生する。
【0017】これらは、シリアルデータをパラレルデー
タに変換するとともに走査電極の同一画面同時駆動を分
散型にするために兼用して用い、複数電極同時走査によ
る駆動(上下画面同時駆動)によって液晶セルの透過輝
度が低下するのを防ぐことができた。またそのような複
数同時走査において、従来、階調表示のためには2つの
演算方法があり、各画素への階調電圧の演算と1画面の
走査の最後の仮想ラインにて各信号電極毎の実効値を補
正するための演算が行われ、他方の方法によれば各画素
毎に階調電圧の演算と実効値補正の演算が行われてい
た。これらは全て振幅変調による印加電圧を利用してい
る為、その演算量が膨大であり、また誤差を含みやすか
った。しかしながら本発明では、階調はパルス幅変調で
あるから、演算値に基づく印加電圧は印加電圧ゼロに対
して上下に同一振幅の電圧を用いることとなり、このよ
うな演算量は少なく、又誤差による実効値補正が実質的
に不必要になる。
【0018】このような複数行同時走査、パルス幅変調
階調制御についてより詳しく、一般的に説明する。直交
関数を用いた液晶セルの駆動は、シェファー等が、特開
平5−100642号公報等で詳細に説明している。し
かしながら、この原則に従うと、1画面表示のたびに膨
大な演算を必要とし、現実的でない。この理由は1画面
毎に全画面の演算を行うからであって、これを解決すべ
く別途全画面を対象としない複数行同時走査が提案され
たが、この場合も階調制御に当っては演算量が膨大にな
り、しかも演算補正を行ったり、ダミーの行を演算に加
えたりしなくてはならない。それは基本的に階調信号に
対する印加電圧が振幅変調であるからである。
【0019】そこで、本発明においては、直交関数
[F]を用いて1画素がbビットで表現された画素デー
タ[D]を駆動する場合、表示のデューティは1/Nと
なり、表示階調数NGSは0から2b−1の整数として表
され、以下のように展開できる。
【0020】
【数5】
【0021】ここに関数演算用データをIij= Dij×
L−(NGS−1)L/2の如くに演算したのは前述の説
明の如くであるが、これによりNGSは0以上の整数であ
ったものがIijは正負均等に分散された整数となる。例
えば0〜63段階の階調情報があり、直交関数との演算
を行う場合、この行列式の演算結果は0〜126、−6
3〜63、0〜−126、−63〜63になるので、こ
れを表現するには256のデータが扱える8ビットが必
要である。しかし、画素データの階調情報を正負の数値
に置換した後に関数と演算し階調信号を生成すればビッ
ト数を減少させることができる。つまり0〜63段階の
階調情報を正負均等な数値の表現に置き換え演算を行う
と、行列式の演算結果はどの項も−64〜64レベルの
範囲に収まるので、これを表現するには128のデータ
が扱える7ビットでよいこととなる。
【0022】また、パルス幅変調用データ[P]の算出
における分子の第2項((NGS−1)L/2)・Lは、
[I]と[S]による減算分を元のデータにするための
加算であり、分母Lは[I]による乗算をもとのデータ
にするための除算である。得られた結果の式のうち、
(L−ΣFji)は直交関数の特性によりゼロまたは偶数
のため、Pijは整数となり、極めて演算容易であるとと
もに、画素データの同じ画素の実効値は全て等しくなっ
て、同一の階調が再現性良く表示可能となる。
【0023】これを具体的に2行同時駆動4階調を使っ
て、更に説明する。直交関数[F]は、F11=1、F12
=1、F21=1、F22=−1であり、画素データDij
0から3の値をとる。このとき関数演算用データIij
ij×L−(NGS−1)L/2であるから、Dij=3の
ときIij=3、Dij=2のときIij=1、Dij=1のと
きIij=−1、Dij=0のときIij=−3となる。よっ
て直交関数と関数演算用データとによる演算結果[S]
=[F]t[I]は、Sが6から−6に離散的に展開さ
れ、演算結果[S]よりパルス幅変調用データ[P]の
算出において、S=6のときPij=6、S=4のときP
ij=5、S=2のときPij=4、S=0のときPij
3、S=−2のときPij=2、S=−4のときPij
1、S=−6のときPij=0となる。これをそれぞれ信
号電圧が出力する画素データに応じた電圧にすると、図
2のaからgに示すようなパルス幅変調の2値の信号電
圧で表現される。つまり階調S=−6とは全く表示しな
いこと、即ち選択期間中電位0であり、階調S=+6と
は選択期間中ハイレベルであり、階調S=0とは1選択
時間中で50%のデューティサイクルをもつパルスであ
ることを意味し、矛盾は生じない。
【0024】画素データが、D11=3、D12=3、D13
=3、D14=3、D15=2、D16=1、D17=0、D18
=0、でありD21=3、D22=2、D23=1、D24
0、D 25=3、D26=2、D27=1、D28=0の例で駆
動波形と各画素に印加される実効値を計算すると、印加
波形は例えば最初の4画素については図3に示すような
駆動波形となり、実効値は例えばD11=D21のように同
じ階調のものは同じ値となる。
【0025】このように演算が簡素化されるだけではな
く演算結果のビット数が少なくてすみ、階調制御が簡単
でモジュールが小型になり更に大画面表示においても高
速データ処理が行え、表示品位が高く保てる。さらにこ
のパルス幅変調の刻み方を前刻みと後ろ刻みの混成とす
れば、クロストークが現れにくい。そしてまた複数画面
同時駆動とすることでコントラストが著しく向上する。
【0026】
【発明の効果】本発明は上述のように、複数の走査線を
同時に走査しながら階調信号はパルス幅変調で行うので
効率がよく高速応答で高表示品位である。また、走査電
極群を所定の関数により複数の電極L本を同時に走査
し、画素データの階調情報を正負の数値に置換した後に
関数と演算し階調信号を生成して画素データに応じた電
圧を信号電極に与えるので、演算が簡素化されるだけで
はなく演算結果のビット数が少なくてすみ、階調制御が
簡単でモジュールが小型になり更に大画面表示において
も高速データ処理が行え、表示品位が高く保てる。
【0027】そして、パルス幅変調の場合、液晶セルへ
の印加電圧はゼロ電位を中心に正負に同一振幅であり、
正負の比率により演算結果に基づく印加電圧の大小を決
めているため、各信号電極間における実効値は同一とな
る。このため、各画素への階調電圧の演算と1画面の走
査の最後の仮想ラインにて各信号電極毎の実効値を補正
するための演算が行われるか、または各画素毎に階調電
圧の演算と実効値補正の演算が行われていた。しかしな
がら基本的に少数走査電極同時駆動にパルス幅変調を用
いた本発明にあっては、走査電極同時駆動の階調情報の
演算において、本来の関数に対する演算だけ行えばよ
く、特別な実効値補正が必要とならない。
【図面の簡単な説明】
【図1】本発明実施例の液晶表示装置のブロック図であ
る。
【図2】本発明を2行同時走査4階調表示に適用したと
きの信号回路の階調電圧波形図である。
【図3】本発明を2行同時走査4階調表示に適用したと
きのサンプル画素データに対応する液晶セルに印加され
る電圧波形図である。
【符号の説明】
1 液晶セル 2 走査回路 3 信号回路 5 制御回路 6 記憶手段
フロントページの続き (72)発明者 岩崎 章二 鳥取県鳥取市南吉方3丁目201番地 鳥取 三洋電機株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 直交する電極群を有する液晶セルと、そ
    の直交する電極群の一方に接続され所定の関数により複
    数の電極L本を同時に選択する走査回路と、画素データ
    のbビット階調情報をL倍した後(2b−1)・L/2
    を減じた数値に置換した後に前記関数と演算してパルス
    幅変調の階調信号を生成して画素データに応じた電圧を
    液晶セルの直交する他方の電極群に与える信号回路とを
    具備したことを特徴とする液晶表示装置。
  2. 【請求項2】 互いに直交する電極群を有する液晶セル
    と、その電極群の一方に接続された直交関数にしたがっ
    て複数の電極を同時に選択する走査回路と、画素データ
    と前記直交関数により演算された値に応じてパルス幅変
    調された階調付きの電圧を液晶セルの他方の電極群に与
    える信号回路とを具備したことを特徴とする液晶表示装
    置。
  3. 【請求項3】 互いに直交する電極群を有する液晶セル
    を駆動するにあたって、走査回路は 【数1】 に示された直交関数[F]にしたがって複数行Lを同時
    に駆動し、信号回路は 【数2】 に実質的にしたがってパルス幅変調することを特徴とす
    る液晶セルの駆動方法。
JP25506396A 1996-09-26 1996-09-26 液晶表示装置 Expired - Fee Related JP3505326B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25506396A JP3505326B2 (ja) 1996-09-26 1996-09-26 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25506396A JP3505326B2 (ja) 1996-09-26 1996-09-26 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH10104579A true JPH10104579A (ja) 1998-04-24
JP3505326B2 JP3505326B2 (ja) 2004-03-08

Family

ID=17273635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25506396A Expired - Fee Related JP3505326B2 (ja) 1996-09-26 1996-09-26 液晶表示装置

Country Status (1)

Country Link
JP (1) JP3505326B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1341150A1 (en) * 2002-02-28 2003-09-03 STMicroelectronics S.r.l. Method for driving LCD modules with scale of greys by PWM technique and reduced power consumption
KR100444693B1 (ko) * 2001-07-23 2004-08-18 주식회사 자스텍 펄스폭변조방식의 디스플레이 소자 구동방법
JP2007057793A (ja) * 2005-08-24 2007-03-08 Fuji Xerox Co Ltd 画像表示媒体の駆動装置及び駆動方法
KR100870794B1 (ko) 2007-01-12 2008-11-27 리치테크 테크놀로지 코포레이션 유기 발광 다이오드 패널의 구동 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100444693B1 (ko) * 2001-07-23 2004-08-18 주식회사 자스텍 펄스폭변조방식의 디스플레이 소자 구동방법
EP1341150A1 (en) * 2002-02-28 2003-09-03 STMicroelectronics S.r.l. Method for driving LCD modules with scale of greys by PWM technique and reduced power consumption
JP2007057793A (ja) * 2005-08-24 2007-03-08 Fuji Xerox Co Ltd 画像表示媒体の駆動装置及び駆動方法
KR100870794B1 (ko) 2007-01-12 2008-11-27 리치테크 테크놀로지 코포레이션 유기 발광 다이오드 패널의 구동 장치

Also Published As

Publication number Publication date
JP3505326B2 (ja) 2004-03-08

Similar Documents

Publication Publication Date Title
JP3770380B2 (ja) 液晶表示装置
US6624800B2 (en) Controller circuit for liquid crystal matrix display devices
JP5173342B2 (ja) 表示装置
EP2133862B1 (en) Liquid crystal display device and drive control circuit
JP3889837B2 (ja) 画像表示装置の多階調表示方法
JP3145552B2 (ja) 液晶表示パネルの駆動装置
JP4131158B2 (ja) 映像信号処理装置、ガンマ補正方法及び表示装置
JP3778244B2 (ja) 液晶表示装置の駆動方法および駆動装置
US6788306B2 (en) Display apparatus displaying pseudo gray levels and method for displaying the same
JPH10104579A (ja) 液晶表示装置および液晶セルの駆動方法
JP4095128B2 (ja) 液晶表示装置
JP2000194325A (ja) 液晶表示装置及びその信号処理方法
JPH0553530A (ja) マトリクス・スクリーン像表示方法
JP3181771B2 (ja) 液晶パネルの駆動方法
JP5081456B2 (ja) 表示装置
JP3453987B2 (ja) 液晶表示装置の駆動方法、液晶表示装置及び電子機器
JP2000010532A (ja) 液晶装置
JPH1090653A (ja) 液晶表示装置
JPH1152917A (ja) 液晶駆動方法
JPH10240201A (ja) 液晶表示装置
JPH11272241A (ja) 液晶表示装置
JPH0980380A (ja) 液晶表示装置
JPH0916133A (ja) 液晶表示素子のクロストーク補償回路およびその駆動方法
JP2008083169A (ja) 液晶表示装置の駆動装置
JPH03260621A (ja) 液晶パネルの駆動方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031215

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees