CN1448901A - 图像显示方法及图像显示装置 - Google Patents
图像显示方法及图像显示装置 Download PDFInfo
- Publication number
- CN1448901A CN1448901A CN03107591A CN03107591A CN1448901A CN 1448901 A CN1448901 A CN 1448901A CN 03107591 A CN03107591 A CN 03107591A CN 03107591 A CN03107591 A CN 03107591A CN 1448901 A CN1448901 A CN 1448901A
- Authority
- CN
- China
- Prior art keywords
- data
- subpixel
- value
- input image
- tdm frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2003—Display of colours
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
设置有具有多个被分成P个(P=3)子象素15a、15b和15c的象素14的显示板13;以及用于按照对应于子象素15a、15b和15c的三个J(=8)位数据值来驱动每个象素14的源驱动器12;以及用于分配K(=12)位(K>J)输入图像数据成M(M=6)个分时帧数据值并提供帧数据值给源驱动器12的信号处理电路11。由于K位输入图像数据和源驱动器12的J位驱动信号的位的数目之间的差而不足的2K-J(=16)个灰度级,按照M个分时帧数据值通过对子象素15a、15b和15c执行的(P×M=18)种方式的分时帧数据的组合来实现。
Description
技术领域
本发明涉及一种通过减少抖动和图像不均匀来执行更好的半色调表示(halftone expression)的图像显示装置及一种半色调表示的显示方法。
背景技术
液晶显示(LCD)装置和等离子体显示装置作为节能、薄而且重量轻的显示装置最近引起了注意。在这些显示装置中,通常通过对应于数字图像信号的直接驱动系统执行图像显示。此外,为了按照红(R)、绿(G)、蓝(B)三原色显示除了黑白或彩色的半色调单色图像,还需要称为“半色调表示”的灰度级显示。因此,灰度级的数目由被使用的图像信号的位的数目来决定,而且当灰度级的数目增加时,所需的图像信号的位的数目增加。
例如,在LCD装置的情况中,很难表示多于256(=28)种灰度级,因为通常使用的源驱动器只有8位。为了显示更多的灰度级,需要研制和使用例如12位的源驱动器。然而,在这种情况下,因为相对于8位源驱动器,电路的规模增加,出现了源驱动器成本增加的问题。
因此,为了表现更多的灰度级而不增加能够被源驱动器处理的位的数目,提出了被称为“帧-速率-控制(FRC)方法”的方法。FRC方法设置提供给源驱动器的位的数目等于或少于输入图像数据的位的数目,并为灰度级的不足够数目应用相应于位的不足够的数目的帧-稀释(thinning)控制。例如,10位的输入图像数据被分成四个8位帧数据。而且这些帧数据被连续地提供给8位源驱动器,用8位源驱动器来显示用于10位的灰度级。
但是,由于抖动或不均匀图像的发生,FRC方法具有难以增加被一个输入数据所显示的帧的数目(帧的稀释数目)的问题。为了解决这个问题,提出了“误差-扩散帧-稀释系统”,其中,在特定象素上将被显示的灰度级的电压与预定的硬件能够显示的最接近的灰度级的电压之间的差值被认为是“误差”,而且此误差被反映(扩散)到出现在这个象素周围的象素的灰度级的电压上。
作为上述用于获得显示灰度级的增加的FRC灰度级方法之一,有《图片显示方法和用于此方法的图片显示装置》(日本专利公开号2001-34232)。上面的方法和装置是图象显示方法和装置,用于当通过彩色显示板显示单色图像时,利用FRC灰度级方法显示具有灰度级分辨率大于彩色显示板的R、G和B再生能力的单色图像,在显示板中,单元象素由依照对应于单色图像的输入位的灰度级表示的三个R、G和B象素的组合来构成。
图1是在日本专利公开号为2001-34232的专利中公开的LCD装置100的方框图。LCD装置提供了用于通过液晶显示图像的彩色LCD 101,作为彩色LCD 101的光源的背光部分102,用于执行预定的数据处理的数据处理部分104,用于驱动彩色LCD 101的源驱动器103,和用于获取输入图像数据进入数据处理部分104的接口(I/F)105。
图2A和2B是彩色LCD 101的局部放大图。如图2A所示,构成彩色LCD101的显示屏从而当使用彩色滤波器时,R-象素、G-象素和B-象素被水平排列。即,R-象素、G-象素和B-象素按照“条纹排列”被排列。通常通过R-象素、G-象素和B-象素执行根据R、G和B的图像数据数值的彩色显示。在已有的发明的情况下,如下所述显示单色图像。
如图2B中所示,LCD装置100使用R-象素p1、G-象素p2和B-象素p3作为用于显示单色图像的单元象素p。在这种情况下,在使用彩色滤波器时,单元象素p由R-象素p1、G-象素p2和B-象素p3构成。因此,可以由一个单元象素p显示的亮度值的设定数目是可以由R-象素p1、G-象素p2和B-象素p3中的一个显示的亮度值的设定数目的三倍。即,通过设定亮度范围到1/3,就可能增加显示图像的灰度级的数目。
接下来,作为特殊的例子,当10位单色图像数据被提供给接口(I/F)105,假设R-象素p1、G-象素p2和B-象素p3通过8位源驱动器103执行8位显示时,描述了数据处理部分104执行的FRC。
在这种情况下,因为输入图像数据是10位而被源驱动器103执行的数据是8位的,位之间的差等于2。因此,在FRC下的帧循环中的帧的数目为4(=22)。从而,由用于R-象素p1、G-象素p2和B-象素p3之一的从第一到第四帧的每个帧连续显示8位图像数据值。
数据处理部分104首先划分10位单色图像数据(原始数据)为R数据、G数据和B数据。上述划分参照图3所示的转换表进行(图3中的数字符号使用十进制数字)。例如,当原始数据是“0”时,那么“0”被分配给R数据、G数据和B数据。当原始数据是“10”时,那么“9”、“9”和“10”被分别分配给R数据、G数据和B数据。这样,从10位的单色图像数据(原始数据)中产生10位的R数据、G数据和B数据。
然后,因为这样产生的R数据、G数据和B数据分别是10位的(1,024灰度级表示),用四个帧将它们分配成8位的数据(256灰度级表示),即,8位“帧数据”。划分为帧数据参照图4中所示的转换表来执行。图4中的数字符号也使用十进制数字。
即,10位的R数据、G数据和B数据(0~1023)被转换成用于第一到第四帧中的每一个的8位的帧数据(0~255)。上述对应于FRC灰度级方法中通过以时间序列方式产生的四个帧构成一个帧循环的事实。此外,上述对应于通过象素p利用包含在四个帧的每一个中的8位帧数据来显示一组10位的单色图像数据(原始数据)值的事实。R-象素p1、G-象素p2和B-象素p3按照这样产生的帧数据被驱动,而且由象素p1到p3所构成的图像被象素p显示。
如上所述,在图1到图4所示的通过利用FRC灰度级方法来表现半色调的传统LCD装置100可以在用J位(J是正整数)源驱动器显示K位(K是K>J的正整数)的输入图像数据时,通过按照位的数目之间的差N(=K-J)设置在一个帧循环中帧的数目为2N个并分配K位的输入数据形成2N个J位帧数据值,用可以表示2J个灰度级的J位源驱动器来表示对应于输入图像数据的K位的灰度级(2K个灰度级)。
但是,因为在FRC的帧循环中的帧的数目被设定为2N个,当位的数目之间的差N增加时,帧循环就变得非常长。结果,产生了FRC灰度级方法特有的抖动和图像不均匀,而且代替的,图像质量被恶化。
本发明是考虑到以上情况而产生的,而且其目标是提供图像显示方法和通过利用FRC方法表示更好的半色调和能够防止抖动和图像不均匀的图像显示装置。
本发明的另一个目的是提供图像显示方法和图像显示装置,该图像显示装置用于通过利用FRC方法来表示半色调和在输入图像数据的位的数目和驱动器的位的数目之间的差等于N时,能够保持帧循环中的数目为2N或更少。
在这个说明书中还没有描述的本发明的其他目的将通过以下的描述和附图变得更加清楚。
发明内容
本发明的目的是提供一个用于显示更好的图像的图像显示装置和一种用于显示图像的显示方法。
特别的,本发明的目的是提供一个通过减少抖动和图像不均匀来执行更好的半色调表示的图像显示装置和一种半色调表示的显示方法。
根据本发明的一方面,本发明提供(1)按照帧-速率-控制(FRC)方法利用具有多个由P(P是正整数)个子象素组成的象素的显示装置来表示灰度级的图像显示方法,包括步骤:
向信号处理电路提供K位(K是正整数)输入图像数据;
根据K位输入图像数据以时间序列产生M个(M是正整数)各具有P个J位(J是J<K的正整数且M<2K-J)数据的分时帧数据;
提供所述的分时帧数据给源驱动器,作为驱动数据;
其中所述信号处理电路按照2K-J个灰度级使用对每个象素执行的(P×M)种方式的所述分时帧数据的至少一些组合,产生由于在K位输入图像数据和J位分时帧数据的位的数目之间的差而不足的2K-J个灰度级。
本发明还提供(2)通过用P(P是正整数)个子象素来构成多个象素中的每一个和提供P个J位(J是正整数)驱动数据值给P个子象素用于显示-驱动显示板的象素的驱动器。此外,图像显示方法包括产生具有M个(M是M<2K-J的正整数)按照时间序列排列的、每个包括来自K位(K是K>J的正整数),的输入图像数据值的P个J位的数据值并提供分时数据给驱动器作为驱动数据的分时帧数据的步骤。
按照分时帧数据,通过利用对显示板的每个子象素执行的(P×M)种方式的至少一些组合分时控制,产生由于在K位输入图像数据和J位驱动数据之间的差而不足的2K-J个灰度级。
因此,可以用J位的驱动器(2J个灰度级表示)来表示对应于输入图像数据的K位的灰度级(2K个灰度级)。此外,因为在一个帧循环中的帧的数目是M个,小于传统的2N个(N=K-J),防止了当位的数目差N增加时,帧循环就会变长和由于FRC灰度级方法特有的抖动和图像不均匀引起的图像质量恶化。
本发明还提供了(3)本发明的更好的图像显示方法通过与按照K位输入图像数据的低(K-J)位数据一致的分时每个以上的子象素产生M个分时数据值,产生P个进位信号,分别将这P个进位信号加到输入图像数据的高J位的数据值,并使用得到的加法结果作为用于以上P个子象素的J位数据。
本发明的另一种更好的图像显示方法,在分时帧数据值的(P×M)种方式的组合的总数目等于(P×M<2K-J),即少于2K-J个灰度级时,通过利用至少(Q×M){Q是(Q×M)<2K-J的正整数}个分时帧数据值中的一些补偿对P个子象素的分时帧数据值的组合的不足的数目。
例如,当一个由三个子象素组成的象素执行由于对应于通过提供给三个子象素的五个分时帧数据值的3×5=15种方式的分时帧数据组合的位的数目的差N(N=K-J=4)不足的24=16个灰度级的时候,分时帧数据的组合的数目缺少等于一个灰度级的数值。在这种情况下,通过加上不同于通过重复5个分时帧数据值Q(例如,2)次(即,加倍帧循环)产生的Q(例如,2)×5=10个分时帧数据值的一组10个分时帧数据,按照15+1=16种方式的分时控制的组合产生不足的16种灰度级是可能的。
在这种情况下,增加的一个分时帧数据值的帧循环被加倍。但是,因为用于在加倍的帧循环显示的灰度级的几率是1/16,影响几乎可以被忽略。
在本发明的另一更好的图像显示方法的情况中,以上分时帧数据与输入图像数据的低(K-J)位数据的最大或最小值相关,从而根据P个子象素的组合显示示出上述2K-J个灰度级显示中的最大亮度或最小亮度。
本发明还提供(4)通过利用FRC灰度级方法来表现半色调的图像显示装置,包括:
具有多个由P个(P是正整数)子象素组成的象素的显示板;
用于按照对应于P个子象素的P个J位(J是正整数)驱动数据值来显示-驱动显示板的每个象素的驱动器;以及
信号处理电路,用于分配K位(K是K>J的正整数)输入图像数据给包括M个(M是M<2K-J的正整数)以时间序列排列的每个都包括P个J位数据值的帧的分时帧数据值,并提供分时数据值给驱动器作为驱动数据,
其中所述信号处理电路按照2K-J个灰度级对每个象素执行(P×M)种方式的所述分时帧数据的至少一些组合,产生由于在K位输入图像数据和J位分时帧数据的位的数目之间的差而不足的2K-J个灰度级。
(5)在本发明的图像显示装置的情况中,每个都由P(P是正整数)个子象素构成的多个象素被排列在显示板上,而且每个象素都由按照对应于P个子象素的P个J位(J是正整数)驱动数据值的驱动器显示-驱动。此外,K位(K是K>J的正整数)输入图像数据被分配给包括M个(M是M<2K-J的正整数)以时间序列排列的各包括P个J位数据值的帧的分时帧数据值,而且分时帧数据作为驱动数据被提供给驱动器。这样,按照分时帧数据对每个象素执行(P×M)种方式的分时控制的至少一些组合,来产生由于在K位输入图像数据和J位驱动数据的位的数目之间的差而不足的2K-J个灰度级。
结果,可以通过J位的驱动器(2J个灰度级表示)来表示对应于输入数据的K位的灰度级(2K个灰度级)和一个帧循环的帧的数目被设定为小于传统的2N个的M个。因此,防止了当位的数目的差(K-J=N)增加时帧循环就变长和抖动或图像不均匀引起的图像质量恶化。
(6)在本发明的更好的图像显示装置的情况中,信号处理电路包括:进位设置电路,用于按照K位输入图像信号的低(K-J)位为每个子象素以时间序列产生M个时序数据值来产生P个进位信号;以及P个加法器,用于分别将P个进位信号加在输入图像信号的高J位数据上,并为P个子象素输出得到的相加结果,作为J位数据值。
本发明的另一种更好的图像显示装置,在分时帧数据值的(P×M)种方式的组合的总数目等于(P×M<2K-J),即少于2K-J个灰度级时,通过利用至少(Q×M){Q是(Q×M)<2K-J的正整数}个分时帧数据值中的一些对P个子象素补偿分时帧数据值的组合的不足的数目。
例如,当一个由三个子象素组成的象素执行由于对应于通过提供给三个子象素的五个分时帧数据值的3×5=15种方式的分时帧数据组合的位的数目的差N=K-J=4不足的24=16个灰度级的时候,分时控制的组合的数目缺少等于一个灰度级的数值。在这种情况下,通过加上不同于根据重复5个分时数据值Q(例如,2)次(即,加倍帧循环)产生的Q(例如,2)×5=10个分时帧数据值的一组10个分时数据值,按照15+1=16种方式的分时控制的组合产生不足的16种灰度级是可能的。
在这种情况下,增加一个分时帧数据值的帧循环被加倍。但是,因为在加倍的帧循环所要被显示的灰度级的几率是1/16,影响几乎可以被忽略。
在本发明的另一更好的图像显示装置的情况中,以上分时帧数据与输入图像数据的低(K-J)位数据的最大或最小值相关,从而使得根据P个子象素的组合显示示出上述2K-J个灰度级显示中的最大亮度或最小亮度。
附图说明
本发明的上述和其他目的、特征和优势通过参照以下结合附图的本发明的详细的描述将变得更加清楚,其中:
图1是传统LCD装置的方框图;
图2A和2B是传统LCD装置的彩色LCD板的局部放大图;
图3是用于给R、G和B数据分配传统LCD装置的单色图像数据的转换表的描述;
图4是用于给帧数据分配传统LCD装置的RGB数据的转换表的描述;
图5是本发明的第一实施例的方框图;
图6是本发明的第一实施例的信号处理电路的更详细的方框图;
图7是用于解释在本发明的第一实施例中进位设置电路的输入和输出之间的关系的功能描述;
图8是示出在本发明的第一实施例中进位设置电路的输出(进位信号)的时间变化图;
图9是用于解释在本发明的第二实施例中进位设置电路的输入和输出之间的关系的功能描述;
图10是示出在本发明的第二实施例中进位设置电路的输出(进位信号)的时间变化图;
图11是本发明的第三实施例的LCD装置的方框图;
图12是本发明的第三实施例的进位设置电路的更详细的方框图;
图13是用于解释在本发明的第三实施例中进位设置电路的输入和输出之间的关系的功能描述图;
图14是示出在本发明的第三实施例的每个帧循环中进位设置电路的输出(进位信号)的时间变化图;
图15是本发明的第四实施例的LCD装置的方框图;
图16是本发明的第四实施例的信号处理电路的更详细的方框图;
图17是用于解释在本发明的第四实施例中进位设置电路的输入和输出之间的关系的功能描述;
图18是示出在本发明的第四实施例的每个帧循环中进位设置电路的输出(进位信号)的时间变化图;
图19是用于解释在本发明的第四实施例中用于12位的输入图像数据进位信号的低四位的数据之间的关系图;以及
图20是示出本发明的第一实施例的进位设置电路的配置的附图。
具体实施方式
下面通过参考附图详尽地描述了本发明的一种图像显示方法和一个图像显示装置的优选实施例。【第一实施例】
图5示出了本发明的第一实施例的图像显示装置。在这个实施例的示例中,图像显示装置由LCD装置1构成。
在图5中,第一实施例的LCD装置1由信号处理电路11,源驱动器12和LCD板13构成。信号处理电路接收12位(K=12)的输入图像数据值D0到D11,并对数据值D0到D11应用预定的信号处理。源驱动器12按照8位(J=8)的信号驱动LCD板13。LCD板13按照从源驱动器12提供的驱动信号在屏幕(未画出)上显示想要的图像。
尽管多个象素14像矩阵一样被排列在LCD板13上,为了简单,在图5中只显示了一个象素14。每个象素14由三个(P=3)子象素15a,15b和15c构成。
源驱动器12按照三个8位(J=8)的数据值Dp1’(0)到Dp1’(7)、Dp2’(0)到Dp2’(7)和Dp3’(0)到Dp3’(7)(此后称为Dp1’、Dp2’和Dp3’)来驱动LCD板上的象素14显示想要的图像。
信号处理电路11分配12位的输入图像数据值D0到D11给通过以时间序列方式产生六个(M=6)各包含三个8位数据值的帧获得的“分时帧数据值”,提供分时帧数据给源驱动器12。以时间序列排列的这六个帧构成一个“帧循环”,换句话说,六个帧被包括在一个“帧循环”中。
图6示出了信号处理电路11的更详细的方框图。在图6中,信号处理电路11由一个进位设置电路16和三个加法器17、18和19构成。
进位设置电路16按照12位的输入图像数据值D0到D11的低4位数据值D3到D0以时间序列的方式为子象素15a、15b和15c分别产生六个时序数据值,输出六个时序数据值给加法器17、18和19作为用于子象素15a、15b和15c的进位信号Dp1、Dp2和Dp3。分开输入图像数据值D0到D11的低4为数据值D3到D0是因为输入图像数据值D0到D11的位K的数目和源驱动器12的位J的数目的差N等于4(K-J=N=4)。
加法器17、18和19中的每一个将输入图像数据值D0到D11的高8位(J=8)的数据值D11到D4加到分时方式提供的六个进位信号Dp1、Dp2或Dp3上,并输出相加的结果给源驱动器12,作为对应子象素15a、15b和15c中的每一个的8位的数据值Dp1’、Dp2’和Dp3’。
第一实施例的LCD装置1按照FRC灰度级方法通过具有以上结构的信号处理电路11表示半色调。即,由于12位(K=12)的输入图像数据值D0到D11与提供给源驱动器12的三个8位(J=8)的数据值Dp1’、Dp2’和Dp3’之间的位的差4(N=K-J=4)不足以显示的16(2N=24=16)个灰度级通过使用按照6个“分时帧数据值”和液晶板13的象素14的3个子象素产生的组合的3×6=18种方式中的组合的16种方式分时控制得到实现。这样,就可能将在FRC灰度级方法中帧循环中的帧的数目控制为比16个少的6个。结果,就可能有效地避免抖动或图像不均匀。
接下来,下面详细描述了信号处理电路11的操作,即,用于给六个分时帧数据值分配12位的输入图像数据值D0到D11的操作。
在这种情况下,图7是用于解释进位设置电路16的输入和输出之间的关系的功能描述,以及图8是示出每个帧循环的进位设置电路16的输出数据值(即,进位信号)Dp1、Dp2和Dp3的时间变化图。
信号处理电路11通过进位设置电路16,按照12位的输入图像数据的低4位数据值D3到D0,为其中一个帧循环包括6个分时数据值的子象素15a、15b和15c以时间序列方式产生进位信号Dp1、Dp2和Dp3。然后,电路11输入进位信号Dp1、Dp2和Dp3给加法器17、18和19,将这些信号加到12位的输入图像数据的高8位的数据值D11到D4上。这样,以时间序列方式为子象素15a、15b和15c产生分别具有8位的数据值Dp1’、Dp2’和Dp3’的6个帧。即,12位的输入图像数据值D11到D0被分配给六个8位的分时帧数据值。
输入图像数据的低4位数据值D3到D0被输入到进位设置电路16。这些数据值D3到D0的组合有16种方式(0,0,0,0)到(1,1,1,1)。需要设置六个时序数据值为每个帧循环的每个帧的时序样式,作为被输出的进位信号Dp1、Dp2和Dp3。
但是,尽管每个帧循环产生作为6个时序的数据值的进位信号Dp1、Dp2和Dp3,但可以得到的时序样式是如图8所示的6/6,5/6,4/6,3/6,2/6,1/6和0/6。在这种情况下,符号[A/B]代表在一个帧循环中(帧的总数等于B),A个帧输出“1”,(B-A)个帧输出“0”。例如,在时序样式(2/6)的情况下,一个帧循环由6个帧组成,所以6个帧第一帧输出“1”、第二帧输出“0”、第三帧输出“0”、第四帧输出“1”、第五帧输出“0”和第六帧输出“0”来结束一个循环。
因此,当时序样式被指定从而使得从位样式(0,0,0,0)到位样式(1,1,1,1),进位信号Dp1、Dp2和Dp3变成“1”的周期增加时,进位设置电路16的输入和输出之间的关系如图7中所示。
例如,当输入图像数据的低4位数据值D3到D0是(1,0,0,0)时,进位信号Dp1、Dp2和Dp3变化如下。即,进位信号Dp1由六个帧中的四个帧输出“1”,两个帧输出“0”。此外,进位信号Dp2由六个帧中的三个帧输出“1”而剩下的三个帧输出“0”。进位信号Dp3由六个帧中的三个帧输出“1”而剩下的三个帧输出“0”。
加法器17将进位设置电路16提供的进位信号Dp1加到输入图像数据的高8位的数据值D11到D4的最低有效位(LSB)“D4”上,输出将被写入子象素15a的8位的数据值Dp1’(0)到Dp1’(7)。类似的,加法器18将进位设置电路16提供的进位信号Dp2加到输入图像数据的高8位的数据值D11到D4的LSB“D4”上,输出将被写入子象素15b的8位的数据值Dp2’(0)到Dp2’(7)。加法器19将进位设置电路16提供的进位信号Dp3加到输入图像数据的高8位的数据值D11到D4的LSB“D4”上,输出将被写入第三子象素15c的8位的数据值Dp3’(0)到Dp3’(7)。
这样,被信号处理电路11产生的用于每个子象素15a、15b和15c的8位的数据值Dp1’、Dp2’和Dp3’被提供给源驱动器12。源驱动器12根据8位的数据值Dp1’、Dp2’和Dp3’为每个子象素15a、15b和15c产生驱动信号(模拟信号),而且子象素15a、15b和15c显示对应于8位的数据值Dp1’、Dp2’和Dp3’的图像。
例如,当12位的输入图像数据值D0到D11被设置为(0,0,0,0,0,0,0,0,1,0,0,0)时,进位设置电路16将进位信号Dp1、Dp2和Dp3分别转换为时序样式4/6、3/6和3/6。当假设在输入图像数据值D0到D11设置为(0,0,0,0,0,0,0,1,0,0,0,0)时的亮度表示为1时,样式4/6、3/6和3/6的亮度表示为(10/18)(=(4+3+3)/(3×6))。
在图7中,在每个由进位设置电路16产生的16种方式的进位信号Dp1、Dp2和Dp3的时序的样式的右端加上了亮度表示。
这样,12位的输入图像数据值D0到D11由六个以时间序列产生的帧构成,而且帧被分配成包括用于每个子象素15a、15b和15c的8位的数据值Dp1’、Dp2’和Dp3’的“分时数据值”。此外,8位源驱动器12和子象素15a、15b和15c显示对应于这些数据值的图像。
如上所述,在第一实施例的LCD装置1的情况下,多个分别由三个子象素15a、15b和15c构成的象素14被排列在LCD板13上,而且源驱动器12按照对应于子象素15a、15b和15c的三个8位的数据值显示-驱动LCD板13的象素14。在这种情况下,12位的输入图像数据值D0到D11被分配给通过以时间序列方式产生六个分别由三个8位的数据值的组合获得的“分时帧数据值”,而且这三个8位的数据值以时序方式提供给源驱动器12。
这样,由于12位(K=12)的输入图像数据与8位的源驱动器驱动数据之间的差N(=4)不足以显示的2N(=16)个灰度级通过用按照六个分时帧数据值执行的组合的3×6=18种方式中的16种方式分时控制得以实现。
结果,通过8位源驱动器(256灰度级表示)12表示对应于输入图像数据值D0到D11的12位的灰度级(4,096灰度级)并且可以将在一个帧循环中的帧的总数减少为少于传统的帧的数目的六个。从而,防止了当位的数目的差N增加时,帧循环也变长和由于FRC灰度级方法特有的抖动或图像不均匀引起的图像质量恶化。
图20示出了信号处理电路11的进位设置电路16的详细结构。
在图20中的结构包括一个存储器M和三个6位移位寄存器SR1、SR2和SR3。存储器M事先存储图7中所示的进位配置电路16的输入和输出之间的关系。即,对应于输入图像数据的低四位的数据D3到D0的进位信号Dp1、Dp2和Dp3的时序样式(参照图8)被存储,作为6位移位寄存器SR1、SR2和SR3的初始值(6位数据)。然后,按照输入分别为SR1、SR2和SR3设置这些初始值,接着,按照时钟CLK标记的帧,在每个帧循环,从移位寄存器SR1、SR2和SR3分别输出6个时序数据值Dp1、Dp2和Dp3。
不需要说的是,进位设置电路16可以被不同于图20中的结构来实现。【第二实施例】
接下来,下面描述了本发明的第二实施例的图像显示装置。本实施例的图像显示装置的硬件结构于图5和6中所示的LCD装置1的硬件结构相同。
第二实施例通过利用与第一实施例相同的FRC灰度级方法来表示半色调。但是,第二实施例与第一实施例的不同是由于12位的输入图像数据值D0到D11与源驱动器12提供的三个8位的数据值Dp1’、Dp2’和Dp3’之间的位的差4不足以显示的16个灰度级通过为LCD板13的每个象素14提供五个分时帧数据值的分时控制得到执行。即,前一个实施例与后一个实施例(帧的总数为六个)的区别在于在一个帧循环中的帧的总数是五个。
这样,图5和图6中的结构与第一实施例的区别只是信号处理电路11中的进位设置电路16的功能。因此,下面参照图9和图10描述了将12位的输入图像数据值D0到D11分配给五个分时帧数据值的操作,而省略了其他的描述。
图9是用于解释进位设置电路16的输入和输出之间关系的功能描述,以及图10是示出每个帧循环进位设置电路16输出(进位信号Dp1、Dp2和Dp3)的时间变化图。
第二实施例的信号处理电路11通过进位设置电路16,按照12位的输入图像数据的低4位数据值D3到D0为子象素15a、15b和15c以时间序列方式产生具有5个用于每个帧循环的时序数据值的进位信号Dp1、Dp2和Dp3,并通过加法器17、18和19将这些进位信号Dp1、Dp2和Dp3加到12位的输入图像数据的高8位的数据值D11到D4上。这样,12位的输入图像数据值D0到D11被分配给包括5个以时间序列方式产生的每个具有用于子象素15a、15b和15c的8位的数据值Dp1’、Dp2’和Dp3’的帧的“分时帧数据值”。
但是,在第二实施例的情况中,五个分时数据值被分配给三个子象素15a、15b和15c。因此,组合的总数目变为3×5=15种方式,但24=16个灰度级的所需数目没有被满足。所以,通过加上一组2×5=10分时帧数据值来补偿不足。
即,在图9中,需要设置根据五个时序数据值的15种方式的组合和根据每个帧循环十个时序数据值的组合,从而形成输入图像数据的低四位数据值D3到D0的组合(16种方式)作为被输出的进位信号Dp1、Dp2和Dp3。
从而,进位信号Dp1、Dp2和Dp3可以得到的时序样式是5/5、4/5、3/5、2/5、1/5、0/5和1/10七种。
通过假设帧循环为10个改变了时序样式1/10。此外,时序样式1/10变为不同于通过重复五个时序数据值两次(即,通过加倍帧循环)在其他六种方式5/5、4/5、3/5、2/5、1/5和0/5的时序样式上产生的十个时序数据值的时序数据。
例如,当12位的输入图像数据值D0到D11被设置为(0,0,0,0,0,0,0,0,0,0,0,1)时,进位设置电路16将进位信号Dp1、Dp2和Dp3分别转换为时序样式1/10、0/5和0/5,而且,当假设在输入图像数据值D0到D11设置为(0,0,0,0,0,0,0,1,0,0,0,0)时的亮度表示为1,亮度表示变成(1/30)(=(1/2+0+0)/(3×5))。
这样,12位的输入图像数据值D0到D11具有针对一个帧的子象素15a、15b和15c的8位的数据值Dp1’、Dp2’和Dp3’,并且被分配给以时间序列方式产生五个或者十个的五个或者十个分时帧数据值。然后,8位源驱动器12显示对应于子象素15a、15b和15c的图像。
如上所述,在第二实施例的LCD装置1的情况下,一个象素14由三个子象素15a、15b和15c构成,而且由于位的数目的差N=4而不足以显示的16个灰度级通过提供5个分时帧数据值给三个子象素15a、15b和15c的3×5=15种方式的组合来实现。在这种情况下,因为分时控制组合的数目缺少一个灰度级,加上了一组另外的十个分时帧数据值。这样,不足以表示的16个灰度级可以通过15+1=16种方式的分时控制的组合来实现。
因为加上的分时帧数据值组包括十个分时帧数据值,帧循环被加倍。但是,因为用在双倍帧循环显示的灰度级的几率是1/16,影响很小。【第三实施例】
图11是本发明的第三实施例的LCD装置1A的方框图。在图11中,本实施例的LCD装置1A由用于对10位(K=10)的输入图像数据值D0到D9进行信号处理的信号处理电路21、8位源驱动器12和LCD板13组成。即,LCD装置1A使用第一实施例的LCD装置1,其中输入图像的位的数目变为10位且包括了对应于10位的信号处理电路21。
信号处理电路21分配10位的输入图像数据值D0到D9给具有三个8位的数据值以及包括以时间序列方式产生的两个(M=2)的帧的“分时帧数据值”,并提供分时帧数据值给源驱动器12。
图12示出信号处理电路12的更详细的结构。在图12中,信号处理电路21由一个进位设置电路26和三个加法器17、18和19构成。
进位设置电路26按照10位的输入图像数据值D0到D9的低2位数据值D1和D0为子象素15a、15b和15c以分时方式分别产生两个时序数据值,并输出时序数据值给三个加法器17、18和19作为进位信号Dp1、Dp2和Dp3。
加法器17、18和19将10位输入图像数据值D0到D9的高8位的数据值D9到D2分别加到分时方式产生的两个进位信号Dp1、Dp2和Dp3上,并输出相加的结果给源驱动器12,作为给子象素15a、15b和15c的8位的数据值Dp1’、Dp2’和Dp3’。
接下来,下面参考图13和14详细描述用于分配10位的输入图像数据值D0到D9给两个分时帧数据值的信号处理器21的操作。图13是用于解释进位设置电路26的输入和输出之间关系的功能描述图,以及图14示出进位设置电路26的输出(进位信号Dp1、Dp2和Dp3)每个帧循环的时间变化图。
第三实施例的信号处理电路21通过进位设置电路16,分时地,按照10位的输入图像数据的低2位数据值D1和D0,为子象素15a、15b和15c产生在每个帧循环具有两个时序数据值的进位信号Dp1、Dp2和Dp3,并分别通过加法器17、18和19,将这些进位信号Dp1、Dp2和Dp3加到输入图像数据的高8位的数据值D9到D2上。这样,输入图像数据值D0到D9被分配给包括两以时间序列方式产生的并具有用于每个帧的8位的数据值Dp1’、Dp2’和Dp3’的帧的“分时帧数据值”。
在图13中,需要根据每个帧循环两个时序数据值设置4种方式的组合为输入图像数据的低2位数据值D1和D0的组合(4种方式),作为被输出的进位信号Dp1、Dp2和Dp3。此外,进位信号Dp1、Dp2和Dp3可以得到的时序样式是如图14所示的2/2、1/2和0/2三种。
加法器17、18和19分别将进位信号Dp1、Dp2和Dp3加到输入图像数据的高8位的数据值D9到D2的LSB“D2”上,并分别输出将被写入子象素15a、15b和15c的8位的数据值Dp1’、Dp2’和Dp3’。
这样,10位的输入图像信号值D0到D9被分配给“分时数据值”,并被提供给8位的源驱动器12,而且显示对应于子象素15a、15b和15c的相应的图像。
如上所述,在显示10位的输入图像数据值D0到D9时(位的数目差N=2),第三实施例的LCD装置1A通过信号处理电路21,分配10位的输入图像数据给包括三个8位的数据值的帧所产生的“分时帧数据值”,然后,分时地将三个8位的数据值提供给源驱动器12并通过提供按照用于LCD板13上的每个象素14的两个分时帧数据值执行的3×2=6种方式的组合的总数目中的四种方式分时控制来实现由于10位的输入图像数据和8位数据之间的差而不足以显示的四个灰度级。
因此,通过8位的驱动器(256灰度级表示)来表示对应于输入数据的10位的灰度级(1,024灰度级)是可能的。此外,由于将在一个帧循环中的帧的数目设定为比传统的2N个少的2个,防止了当位的数目的差N增加时帧循环也变长和由于FRC灰度级方法特有的抖动或图像不均匀引起的图像质量恶化。【第四实施例】
图15是本发明的第四实施例的LCD装置1C的方框图。在图15中,本实施例的LCD装置由对12位输入图像信号值D0到D11进行信号处理的信号处理电路31、8位源驱动器32和LCD板33构成。
在这种情况下,多个象素34被排列在LCD板33上,而且这些象素34分别具有四个(P=4)子象素35a、35b、35c和35d。此外,源驱动器32按照四个8位(J=8)数据值Dp1’(0)到Dp1’(7)、Dp2’(0)到Dp2’(7)、Dp3’(0)到Dp3’(7)和Dp4’(0)到Dp4’(7)(此后,称为Dp1’、Dp2’、Dp3’和Dp4’)显示-驱动LCD板33的象素34。即,LCD装置1C使用第一实施例的LCD装置1,其中,LCD板13的每个象素的子象素的数目被设为4个,而且包括了对应于4个子象素中的每个象素的的信号处理电路31和源驱动器32。
信号处理电路31分配12位的输入图像数据值D0到D11给包括四个(M=4)以时间序列方式产生的每个都具有四个8位的数据值的帧的“分时帧数据值”,提供给源驱动器32。
图16给出了信号处理电路31的更详细的结构。在图16中,信号处理电路31由一个进位设置电路36和四个加法器37、38、39和40。
进位设置电路36按照12位的输入图像数据值D0到D11的低2位数据值D1和D0分时地产生四个时序数据值,并输出时序数据值给加法器40作为进位信号Dp4。
加法器37和38分别将低4位数据的最高有效位(MSB)“D3”作为进位信号Dp1和Dp2加到输入图像数据值D0到D11的高8位的数据值D11到D4上,并输出相加结果到源驱动器32作为子象素35a和35b的8位的数据值Dp1’和Dp2’。加法器39将低位数据的第二位“D2”作为进位信号Dp3加到输入图像数据值D0到D11的高8位的数据值D11到D4上,并输出相加结果到源驱动器32作为子象素35c的8位的数据值Dp3’。加法器40将进位信号Dp4加到输入图像数据值D0到D11的高8位的数据值D11到D4上,并输出相加结果到源驱动器32作为子象素35d的8位的数据值Dp4’。
接下来,参照图17、18和19,在下面详细描述了信号处理电路31的操作。图17是用于解释进位设置电路36的输入和输出之间的关系的功能描述。图18是示出每个帧循环的进位设置电路36的输出(进位信号Dp4)的时间变化图。图19是用于解释12位的输入图像数据值D0到D11的低4位数据值D3到D0与进位信号Dp1到Dp4之间的关系图。
第四实施例的信号处理电路31通过进位设置电路36,分时地,按照输入图像数据的低2位数据值D1和D0,为子象素产生在每个帧循环具有四个时序数据值的进位信号Dp4,并通过加法器40,将进位信号Dp4加到12位的输入图像数据的高8位的数据值D11到D4上,产生用于子象素35d的8位的数据值Dp4’。加法器37和38分别将低4位数据的MSB“D3”作为进位信号Dp1和Dp2加到输入图像数据值的高8位的数据值D11到D4上产生用于子象素35a和35b的8位的数据值Dp1’和Dp2’。加法器39将低位数据的第二位“D2”作为进位信号Dp3加到12位的输入图像数据值D0到D11的高8位的数据值D11到D4上产生用于子象素35c的8位的数据值Dp3’。这样,12位的输入图像数据值D0到D11被分配给包括四个以时间序列产生的每个具有用于每个子象素的8位的数据值Dp1’、Dp2’、Dp3’和Dp4’的帧的“分时帧数据值”。
首先,在下面参考图17描述进位设置电路36的操作。在每个帧循环,需要根据四个时序数据值设置四种方式的组合为输入图像数据的低2位数据值D1和D0的组合(4种方式)作为被输出的进位信号Dp4。此外,进位信号Dp4可以得到的时序样式是如图18所示的3/4、2/4、1/4和0/4四种。
在进位信号Dp1、Dp2和Dp3的情况中,时序样式是4/4和0/4中的一个,因为直接使用输入图像数据的一位(分别为D3或D3和D2)。
加法器37、38、39和40分别将进位信号Dp1、Dp2、Dp3和Dp4加到输入图像数据的高8位的数据值D11到D4的LSB“D4”上,并分别输出将被写入子象素35a、35b、35c和35d的8位的数据值Dp1’、Dp2’、Dp3’和Dp4’。
这样,信号处理电路31产生的用于子象素35a、35b、35c和35d的8位数据值Dp1’、Dp2’、Dp3’和Dp4’被提供给源驱动器32。源驱动器32基于每个子象素35a、35b、35c和35d的8位的数据值Dp1’、Dp2’、Dp3’和Dp4’产生驱动信号(模拟信号),以及对应于8位的数据值Dp1’、Dp2’、Dp3’和Dp4’的子象素35a、35b、35c和35d被显示。
参考图19,在下面对上述内容进行更详细的描述。例如,当12位输入图像数据值D0到D11被设置为(0,0,0,0,0,0,0,0,1,0,0,0)时,通过进位设置电路36,进位信号Dp4作为时序样式0/4。在这种情况下,输入图像数据值D3和D2被设为(1,0)(这代表进位信号Dp1、Dp2和Dp3作为时序样式4/4、4/4和0/4)。从而,当假设在输入图像数据值D0到D11设置为(0,0,0,0,0,0,0,1,0,0,0,0)时的亮度表示为1时,亮度表示为(8/16)(=(4+4+0+0)/(4×4))。
在图19中,在右端加上了对应于12位的输入图像数据值D0到D11的低4位数据值D3到D0的亮度表示。
这样,12位的输入图像信号值D0到D11被分配给具有8位的数据值Dp1’、Dp2’、Dp3’和Dp4’的“分时帧数据值”,而且通过8位的源驱动器32,显示对应于子象素35a、35b、35c和35d的图像。
如上所述,在第四实施例的LCD装置1C的情况下,多个由四个子象素35a、35b、35c和35d构成的象素34被排列在LCD板33上,而且这些象素34被源驱动器按照8位的数据值Dp1’、Dp2’、Dp3’和Dp4’进行显示-驱动。在这种情况下,为了显示12位的输入图像数据值D0到D11(位的数目的差N=4),由于位的数目的差4而不足以显示的16个灰度级,通过信号处理电路31分配输入图像数据D0到D11成“分时帧数据值”并分时地提供四个8位的数据值给源驱动器32来按照“分时帧数据值”为LCD板33的每个象素34执行的4×4=16种方式的分时控制的组合来实现。
因此,可以由8位的驱动器(256个灰度级表示)来表示对应于输入数据的12位的灰度级(4,096个灰度级)并设置一个帧循环的帧的数目为比传统的2N个少的4个。从而,防止了当位的数目的差N增加时帧循环也增加和由于FRC灰度级方法特有的抖动或图像不均匀引起的图像质量恶化。
对于上述的第一、第二、第三和第四实施例,提供了LCD板的LCD装置作为一个特例进行描述。但是,不需要说的是,本发明可以应用于其他的平板显示装置,如等离子体显示装置。同样,在这种情况下,可以得到与上面的实施例相同的优点。
此外,上面实施例的描述不依赖于单色或者彩色。但是,本发明可以应用于单色和彩色的显示装置。
为了使用彩色LCD板,在其中一个象素被分为三个子象素的第一、第二或第三实施例更适用于彩色滤波器的排列是条纹状排列或者是三角形排列的面板,而在第四实施例中更适用于彩色滤波器的排列是方形排列的面板。
如上所述,根据本发明的图像显示方法和图像显示装置,当利用FRC灰度级方法表示半色调时,当输入图像数据的位的数目和驱动器的位的数目的差等于N时,把帧循环中的帧的数目控制在2N或更少是可能的。结果,使防止抖动和图像不均匀并更好地表示半色调成为可能。
Claims (21)
1、一种图像显示方法,用于按照帧-速率-控制(FRC)方法使用具有多个包括P个(P是正整数)子象素的象素的显示装置来表现灰度级,包括以下步骤:
提供K位(K是正整数)输入图像数据给信号处理电路;
从K位输入图像数据,在时间序列中,产生M个(M是正整数)每个具有P个J位(J是J<K的正整数且M<2K-J)数据的分时帧数据;
提供所述的分时帧数据给源驱动器,作为驱动数据;
其中所述信号处理电路按照2K-J个灰度级通过使用对每个象素执行的(P×M)种方式的所述分时帧数据的至少一些组合,产生由于K位输入图像数据和J位分时帧数据的位的数目之间的差而不足的2K-J个灰度级。
2、按照权利要求1所述的图像显示方法,
其特征在于,通过按照K位输入图像信号的低(K-J)位为每个子象素分时地产生M个时序数据,产生P个进位信号,
P个进位信号被分别加在输入图像信号的高J位数据上,以及
得到的相加结果被作为P个子象素中的每一个象素的J位数据。
3、按照权利要求1所述的显示方法,
其特征在于,在对于P个子象素的分时帧数据的(P×M)种方式的组合的总数目少于2K-J个灰度级,即,P×M<2K-J,时,通过利用至少(Q×M){Q是(Q×M)<2K-J的正整数}个分时帧数据值中的一些补偿不足。
4、按照权利要求2所述的图像显示方法,
其特征在于,在对于P个子象素的分时数据值的(P×M)种方式的组合的总数目少于2K-J个灰度级,即,P×M<2K-J,时,通过利用至少(Q×M){Q是(Q×M)<2K-J的正整数}个分时帧数据值中的一些补偿不足。
5、按照权利要求1所述的图像显示方法,
其特征在于,用于P个子象素的分时帧数据的组合是确定的,使得输入图像数据的低(K-L)位数据值的最大值或最小值分别与P个子象素的组合显示的最大亮度或最小亮度相联系。
6、按照权利要求2所述的图像显示方法,
其特征在于,用于P个子象素的分时帧数据的组合是确定的,使得输入图像数据的低(K-L)位数据值的最大值或最小值分别与P个子象素的组合显示的最大亮度或最小亮度相联系。
7、按照权利要求3所述的图像显示方法,
其特征在于,用于P个子象素的分时帧数据的组合是确定的,使得输入图像数据的低(K-L)位数据值的最大值或最小值分别与P个子象素的组合显示的最大亮度或最小亮度相联系。
8、一个通过利用FRC方法表现灰度级的图像显示装置,包括:
具有多个由P个(P是正整数)子象素组成的象素的显示板;
驱动器,用于按照对应于P个子象素的P个J位(J是正整数)驱动数据值来显示-驱动显示板的每个象素;以及
信号处理电路,用于分配K位(K是K>J的正整数)输入图像数据给包括M个(M是M<2K-J的正整数)以时间序列排列的每个都包括P个J位数据值的帧的分时帧数据值,并提供分时帧数据值给驱动器作为驱动数据,
其中所述信号处理电路按照2K-J个灰度级通过利用对每个象素执行的(P×M)种方式的所述分时帧数据的至少一些组合,产生由于在K位输入图像数据和J位分时帧数据的位的数目之间的差而不足的2K-J个灰度级。
9、按照权利要求8所述的图像显示装置,
其特征在于信号处理电路包括:进位设置电路,用于通过按照K位输入图像信号的低(K-J)位为每个子象素分时地产生M个时序数据来产生P个进位信号;以及P个加法器,用于分别将P个进位信号加在输入图像信号的高J位数据上,并输出得到的相加结果给P个子象素中的每一个,作为J位数据。
10、按照权利要求8所述的图像显示装置,
其特征在于,在对于P个子象素的分时帧数据的(P×M)种方式的组合的总数目少于2K-J个灰度级,即,P×M<2K-J,时,通过利用至少(Q×M){Q是(Q×M)<2K-J的正整数}个分时帧数据值中的一些补偿不足。
11、按照权利要求9所述的图像显示装置,
其特征在于,在对于P个子象素的分时帧数据的(P×M)种方式的组合的总数目少于2K-J个灰度级,即,P×M<2K-J,时,通过利用至少(Q×M){Q是(Q×M)<2K-J的正整数}个分时帧数据值中的一些补偿不足。
12、按照权利要求8所述的图像显示装置,
其特征在于,用于P个子象素的分时帧数据的组合是确定的,使得输入图像数据的低(K-L)位数据值的最大值或最小值分别与P个子象素的组合显示的最大亮度或最小亮度相联系。
13、按照权利要求9所述的图像显示装置,
其特征在于,用于P个子象素的分时帧数据的组合是确定的,使得输入图像数据的低(K-L)位数据值的最大值或最小值分别与P个子象素的组合显示的最大亮度或最小亮度相联系。
14、按照权利要求10所述的图像显示装置,
其特征在于,用于P个子象素的分时帧数据的组合是确定的,使得输入图像数据的低(K-L)位数据值的最大值或最小值分别与P个子象素的组合显示的最大亮度或最小亮度相联系。
15、一种利用具有多个象素的显示板的帧速率控制(FRC)方法的图像显示方法,包括以下步骤:
提供用于由P个(P是正整数)子象素组成的象素的K位输入图像数据(K是正整数)给信号处理电路;
划分所述K位输入图像数据形成J位(J<K)驱动图像数据和(K-J)位数据;
形成M个用于所述P个子象素中的每一个的分时帧数据使得(P×M)个组合数据对应于所述(K-J)位数据;
使用基于所述(K-J)位数据,驱动P个子象素中的每个象素M次为每个具有2J个灰度级的J位的驱动图像数据显示2K-J(2K-J<P×M)个灰度级,使得由P个子象素构成的所述象素显示2K个灰度级。
16、按照权利要求15所述的图像显示方法,
其特征在于通过按照K位输入图像数据的低(K-J)位为每个子象素分时地产生M个时序数据来产生P个进位信号,
P个进位信号被分别加在输入图像数据的高J位数据上,以及
得到的相加结果被作为P个子象素中的每一个象素的J位数据。
17、按照权利要求15所述的图像显示方法,
其特征在于,在对于P个子象素的分时帧数据的(P×M)种方式的组合的总数目少于2K-J个灰度级,即,P×M<2K-J,时,通过利用至少(Q×M){Q是(Q×M)<2K-J的正整数}个分时帧数据值中的一些补偿不足。
18、按照权利要求16所述的图像显示方法,
其特征在于,在对于P个子象素的分时数据值的(P×M)种方式的组合的总数目少于2K-J个灰度级,即,P×M<2K-J,时,通过利用至少(Q×M){Q是(Q×M)<2K-J的正整数}个分时帧数据值中的一些补偿不足。
19、按照权利要求15所述的图像显示方法,
其特征在于,用于P个子象素的分时帧数据的组合是确定的,使得输入图像数据的低(K-L)位数据值的最大值或最小值分别与P个子象素的组合显示的最大亮度或最小亮度相联系。
20、按照权利要求16所述的图像显示方法,
其特征在于,用于P个子象素的分时帧数据的组合是确定的,使得输入图像数据的低(K-L)位数据值的最大值或最小值分别与P个子象素的组合显示的最大亮度或最小亮度相联系。
21、按照权利要求17所述的图像显示方法,
其特征在于,用于P个子象素的分时帧数据的组合是确定的,使得输入图像数据的低(K-L)位数据值的最大值或最小值分别与P个子象素的组合显示的最大亮度或最小亮度相联系。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002090416A JP3631727B2 (ja) | 2002-03-28 | 2002-03-28 | 画像表示方法および画像表示装置 |
JP90416/2002 | 2002-03-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1448901A true CN1448901A (zh) | 2003-10-15 |
CN100394464C CN100394464C (zh) | 2008-06-11 |
Family
ID=28449566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031075916A Expired - Lifetime CN100394464C (zh) | 2002-03-28 | 2003-03-28 | 图像显示方法及图像显示装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7126572B2 (zh) |
JP (1) | JP3631727B2 (zh) |
KR (1) | KR100525602B1 (zh) |
CN (1) | CN100394464C (zh) |
TW (1) | TWI221599B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100442351C (zh) * | 2004-10-29 | 2008-12-10 | 精工爱普生株式会社 | 数据驱动器、光电装置、电子设备及驱动方法 |
CN101183520B (zh) * | 2006-11-13 | 2010-06-23 | 三菱电机株式会社 | 显示方法和使用了该方法的显示装置 |
WO2011075949A1 (zh) * | 2009-12-22 | 2011-06-30 | 中国科学院长春光学精密机械与物理研究所 | 混合叠加灰度级控制显示屏驱动电路 |
CN101572050B (zh) * | 2008-04-30 | 2011-08-24 | 佳能株式会社 | 图像处理装置及图像处理方法 |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100831234B1 (ko) * | 2002-04-01 | 2008-05-22 | 삼성전자주식회사 | 프레임 레이트 제어 방법 및 이를 위한 액정 표시 장치 |
JP2004301976A (ja) * | 2003-03-31 | 2004-10-28 | Nec Lcd Technologies Ltd | 映像信号処理装置 |
US7236151B2 (en) * | 2004-01-28 | 2007-06-26 | Kent Displays Incorporated | Liquid crystal display |
US7773064B2 (en) * | 2003-07-02 | 2010-08-10 | Kent Displays Incorporated | Liquid crystal display films |
WO2005081779A2 (en) * | 2004-02-19 | 2005-09-09 | Kent Displays Incorporated | Staked display with shared electrode addressing |
US7190337B2 (en) * | 2003-07-02 | 2007-03-13 | Kent Displays Incorporated | Multi-configuration display driver |
US8199086B2 (en) | 2004-01-28 | 2012-06-12 | Kent Displays Incorporated | Stacked color photodisplay |
US7796103B2 (en) * | 2004-01-28 | 2010-09-14 | Kent Displays Incorporated | Drapable liquid crystal transfer display films |
KR100866236B1 (ko) * | 2004-08-19 | 2008-10-30 | 샤프 가부시키가이샤 | 다원색 표시 장치 |
TWI401640B (zh) | 2004-11-12 | 2013-07-11 | Samsung Display Co Ltd | 顯示裝置及其驅動方法 |
KR100685818B1 (ko) | 2005-02-18 | 2007-02-22 | 삼성에스디아이 주식회사 | 시분할제어 유기전계발광장치 |
TWI307872B (en) * | 2005-03-11 | 2009-03-21 | Himax Tech Inc | Power saving method of a chip-on-glass liquid crystal display |
US7545396B2 (en) * | 2005-06-16 | 2009-06-09 | Aurora Systems, Inc. | Asynchronous display driving scheme and display |
US7791700B2 (en) * | 2005-09-16 | 2010-09-07 | Kent Displays Incorporated | Liquid crystal display on a printed circuit board |
KR20070063169A (ko) * | 2005-12-14 | 2007-06-19 | 삼성전자주식회사 | 액정 표시 장치 |
JP5522334B2 (ja) * | 2006-03-14 | 2014-06-18 | Nltテクノロジー株式会社 | 液晶駆動方法及び液晶駆動装置 |
KR101315376B1 (ko) * | 2006-08-02 | 2013-10-08 | 삼성디스플레이 주식회사 | 표시 장치의 구동 장치 및 그 영상 신호 보정 방법 |
US8228354B2 (en) * | 2006-12-28 | 2012-07-24 | Rohm Co., Ltd. | Display control device with frame rate control |
KR101419222B1 (ko) * | 2007-08-13 | 2014-07-15 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
US9024964B2 (en) | 2008-06-06 | 2015-05-05 | Omnivision Technologies, Inc. | System and method for dithering video data |
KR101332479B1 (ko) | 2009-08-14 | 2013-11-26 | 엘지디스플레이 주식회사 | 액정표시장치와 그 도트 인버젼 제어방법 |
TW201142795A (en) * | 2010-05-19 | 2011-12-01 | Novatek Microelectronics Corp | Control apparatus and method for liquid crystal display |
JP5685065B2 (ja) | 2010-11-29 | 2015-03-18 | ラピスセミコンダクタ株式会社 | 表示装置、中間階調処理回路及び中間階調処理方法 |
GB2496113A (en) * | 2011-10-28 | 2013-05-08 | Sharp Kk | Multiple view window multi-primary display |
US11468809B2 (en) * | 2015-01-07 | 2022-10-11 | Apple Inc. | Low-flicker variable refresh rate display |
US9881567B2 (en) * | 2015-04-14 | 2018-01-30 | Nistica, Inc. | Flicker reduction in an LCoS array |
US10187584B2 (en) | 2016-12-20 | 2019-01-22 | Microsoft Technology Licensing, Llc | Dynamic range extension to produce high dynamic range images |
EP3788615A4 (en) * | 2018-05-04 | 2021-12-22 | Boe Technology Group Co., Ltd. | METHOD FOR PROCESSING IMAGE DATA WITH IMPROVED GRAY SCALE LEVEL FOR A DISPLAY BOARD |
US11063596B1 (en) * | 2021-01-07 | 2021-07-13 | Global Unichip Corporation | Frame decoding circuit and method for performing frame decoding |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW294807B (zh) * | 1993-10-08 | 1997-01-01 | Toshiba Co Ltd | |
JPH1152912A (ja) * | 1997-08-08 | 1999-02-26 | Fujitsu Ltd | 階調表示方法 |
US6952194B1 (en) * | 1999-03-31 | 2005-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
US6753854B1 (en) * | 1999-04-28 | 2004-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP3969899B2 (ja) | 1999-07-15 | 2007-09-05 | 富士フイルム株式会社 | 画像表示方法およびこれに用いる画像表示装置 |
JP2001343926A (ja) * | 2000-05-31 | 2001-12-14 | Totoku Electric Co Ltd | 階調減数方法、画像表示方法および画像表示装置 |
TW544650B (en) * | 2000-12-27 | 2003-08-01 | Matsushita Electric Ind Co Ltd | Matrix-type display device and driving method thereof |
-
2002
- 2002-03-28 JP JP2002090416A patent/JP3631727B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-26 US US10/396,329 patent/US7126572B2/en not_active Expired - Lifetime
- 2003-03-26 TW TW092106878A patent/TWI221599B/zh not_active IP Right Cessation
- 2003-03-28 CN CNB031075916A patent/CN100394464C/zh not_active Expired - Lifetime
- 2003-03-28 KR KR10-2003-0019655A patent/KR100525602B1/ko active IP Right Grant
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100442351C (zh) * | 2004-10-29 | 2008-12-10 | 精工爱普生株式会社 | 数据驱动器、光电装置、电子设备及驱动方法 |
CN101183520B (zh) * | 2006-11-13 | 2010-06-23 | 三菱电机株式会社 | 显示方法和使用了该方法的显示装置 |
CN101572050B (zh) * | 2008-04-30 | 2011-08-24 | 佳能株式会社 | 图像处理装置及图像处理方法 |
WO2011075949A1 (zh) * | 2009-12-22 | 2011-06-30 | 中国科学院长春光学精密机械与物理研究所 | 混合叠加灰度级控制显示屏驱动电路 |
US9019322B2 (en) | 2009-12-22 | 2015-04-28 | Changchun Institute Of Optics, Fine Mechanics And Physics, Chinese Academy Of Sciences | Display drive with permutation and superposition gray-level control |
Also Published As
Publication number | Publication date |
---|---|
JP2003288058A (ja) | 2003-10-10 |
JP3631727B2 (ja) | 2005-03-23 |
US7126572B2 (en) | 2006-10-24 |
TWI221599B (en) | 2004-10-01 |
TW200406728A (en) | 2004-05-01 |
US20030184569A1 (en) | 2003-10-02 |
KR100525602B1 (ko) | 2005-11-02 |
CN100394464C (zh) | 2008-06-11 |
KR20030078786A (ko) | 2003-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1448901A (zh) | 图像显示方法及图像显示装置 | |
CN1144169C (zh) | 采用子域方法实现灰度级显示的装置和方法 | |
JP5357147B2 (ja) | 多原色変換 | |
CN1806274A (zh) | 具有主显示器和子显示器的显示装置的驱动方法 | |
CN1862646A (zh) | 驱动液晶显示器件的装置及方法 | |
CN1661660A (zh) | 显示装置 | |
US20040189581A1 (en) | Multiline addressing drive method and apparatus for passive matrix liquid crystal, and a liquid crystal panel | |
CN1230007C (zh) | 图象处理电路、图象显示装置以及图象处理方法 | |
CN1540607A (zh) | 用于彩色图像显示的驱动电路及具有该电路的显示装置 | |
CN101055370A (zh) | 液晶显示装置及其驱动方法 | |
CN1811891A (zh) | 显示装置及其驱动设备和方法 | |
CN1617213A (zh) | 液晶显示器的驱动方法和装置 | |
CN1815543A (zh) | 液晶显示器及其驱动设备 | |
CN1659620A (zh) | 具有增强的属性的彩色显示装置和方法 | |
CN1697010A (zh) | 用于平板显示装置的驱动电路和平板显示装置 | |
CN1658065A (zh) | 显示装置和显示方法以及投影式显示装置 | |
CN1426039A (zh) | 驱动等离子显示板的方法和设备 | |
CN1545688A (zh) | 用于控制显示装置的方法和设备 | |
CN1934607A (zh) | 显示器和显示方法 | |
CN1664889A (zh) | 时分显示板驱动方法和设备 | |
CN1790474A (zh) | 显示装置及其驱动方法 | |
CN1680987A (zh) | 用于平板显示装置的驱动电路和平板显示装置 | |
CN1240036C (zh) | 能有效地抑制闪烁的色调显示方法及色调显示装置 | |
CN1940645A (zh) | 数据传输装置和方法和用其驱动图像显示器的装置和方法 | |
US8159512B2 (en) | Method of driving a display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
ASS | Succession or assignment of patent right |
Owner name: JINZHEN CO., LTD. Free format text: FORMER OWNER: NEC CORP. Effective date: 20130503 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20130503 Address after: Samoa Apia hiSoft Center No. 217 mailbox Patentee after: Jinzhen Co.,Ltd. Address before: Tokyo, Japan Patentee before: NEC Corp. |
|
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20080611 |