KR100522638B1 - 멀티-포트 디바이스 분석 장치와 방법 및 그 컬리브레이션방법 - Google Patents

멀티-포트 디바이스 분석 장치와 방법 및 그 컬리브레이션방법 Download PDF

Info

Publication number
KR100522638B1
KR100522638B1 KR10-2001-7009897A KR20017009897A KR100522638B1 KR 100522638 B1 KR100522638 B1 KR 100522638B1 KR 20017009897 A KR20017009897 A KR 20017009897A KR 100522638 B1 KR100522638 B1 KR 100522638B1
Authority
KR
South Korea
Prior art keywords
port
test
signal
dut
ports
Prior art date
Application number
KR10-2001-7009897A
Other languages
English (en)
Other versions
KR20010108174A (ko
Inventor
요시까즈 나까야마
히로따까 와가따
미노루 이이다
Original Assignee
가부시키가이샤 어드밴티스트
어드밴티스트 아메리카 알 앤 디 센터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=27286492&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100522638(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 가부시키가이샤 어드밴티스트, 어드밴티스트 아메리카 알 앤 디 센터, 인크. filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20010108174A publication Critical patent/KR20010108174A/ko
Application granted granted Critical
Publication of KR100522638B1 publication Critical patent/KR100522638B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

멀티-포트 디바이스 분석 장치는 3개 이상의 포트를 갖는 멀티-포트 디바이스를 개선된 효율과 정확도로 분석할 수 있다. 멀티-포트 디바이스 분석 장치는, 테스트 중인 멀티-포트 디바이스(DUT)의 터미널 중 하나에 테스트 신호를 제공하기 위한 신호 소스(112); 멀티-포트 DUT의 모든 터미널을 대응하는 테스트 포트로 접속하기 위한 복수의 테스트 포트(P1-Pn); 멀티-포트 DUT의 대응하는 터미널에 접속된 대응하는 테스트 포트로부터 신호를 측정하기 위한 복수의 측정 유닛(MU1-MUn); 기준 데이터를 얻기 위해 테스트 신호를 측정하기 위한 기준 신호 측정 유닛(R); 각각이 테스트 포트 중 하나에 할당되는 복수의 터미널 저항기(TR1-TRn); 및 테스트 신호를 테스트 포트(입력 테스트 포트)에 선택적으로 제공하고, 터미널 저항기를 입력 테스트 포트로부터 단선시키면서 터미널 저항기를 모든 다른 테스트 포트에 접속시키는 스위치 수단(SW1-SWn)을 포함하고, 모든 테스트 포트가 입력 테스트 포트로서 할당될 때까지 스위치 수단에 의해 테스트 포트의 선택을 변경시키면서, 테스트 포트와 DUT의 터미널간의 접속을 변경시키지 않고, 멀티-포트 DUT의 파라미터를 획득한다.

Description

멀티-포트 디바이스 분석 장치와 방법 및 그 컬리브레이션 방법{MULTI-PORT DEVICE ANALYSIS APPARATUS AND METHOD AND CALIBRATION METHOD THEREOF}
본 발명은 3개 이상의 터미널(포트)을 구비하는 멀티-포트 디바이스의 특성을 분석하기 위한 멀티-포트 디바이스 장치 및 방법에 관한 것으로, 특히 테스트 중인 멀티-포트 디바이스와 분석 장치간의 접속을 변경시키지 않고 높은 효율과 높은 다이나믹 범위로 멀티-포트 디바이스의 여러 가지 파라미터를 측정하기 위한 멀티-포트 분석 장치와 방법 및 멀티-포트 분석 장치의 컬리브레이션 방법에 관한 것이다.
여러 통신 시스템에 이용되는 통신 디바이스(테스트 중인 디바이스)와 같은 고주파 컴포넌트의 특성을 분석하기 위해, 네트워크 분석기(network analyer)가 자주 이용된다. 네트워크 분석기는 테스트 중인 디바이스의 여러 가지 테스트 파라미터, 즉 전달 함수, 반사 특성, 및 위상 특성(이하에서는 "스캐터링 파라미터 S" 또는 "S-파라미터")을 얻는다. S-파라미터는 당 기술분야에서 주지된 기술이며, 네트워크 분석기로부터의 테스트 신호의 응답에 따른 테스트 중인 디바이스의 주파수 응답(전압 및 위상)을 관찰함으로써 결정된다.
네트워크 분석기는 통상 2개의 포트로 구성되는데, 하나는 입력 포트이고, 다른 하나는 출력 포트이다. 입력 포트는 테스트 중인 디바이스에 스위프(sweep) 주파수 신호(테스트 신호)를 전송하고, 출력 포트는 테스트 중인 디바이스의 응답 출력 신호를 수신한다. 네트워크 분석기의 입력 포트 및 출력 포트는 통상 네트워크 분석기의 스위칭 동작에 의해 하나의 포트가 다른 포트로 스위칭될 수 있도록 구성된다. 그러한 네트워크 분석기의 구성예를 도 1의 블록 다이어그램에 도시하고 있다.
도 1에 도시된 네트워크 분석기의 구성 및 동작을 간단하게 설명한다. 네트워크 분석기(10)는 지향성 브릿지(또는 지향성 커플러, 51, 52)에 각각 접속되는 2개의 입력-출력 포트(테스트 포트, P1, P2)를 구비한다. 각 브릿지(51, 52)는 신호 분리 회로로서 기능한다. 신호 발생기(55)로부터의 테스트 신호는 스위치(53)에 의해 선택되는 브릿지(51) 또는 브릿지(52) 중 어느 하나에 전송된다. 테스트 신호(스위프 주파수 신호)는 테스트 포트 P1 또는 테스트 포트 P2 중 선택된 것으로부터 테스트 중인 디바이스(도시되지 않음)로 전송된다. 신호 발생기(55)로부터의 테스트 신호는 또한 기준 신호로서 네트워크 분석기의 내부로 전송된다. 즉, 브릿지(51 또는 52)로부터의 이러한 기준 신호 및 입력 신호는 각각 주파수 컨버터(57, 58, 59)에 제공되어 낮은 주파수의 신호로 변환된다.
주파수 변환된 입력 신호 및 기준 신호는 AD 컨버터(61, 62, 63)에 의해 디지털 신호로 각각 변환된다. 디지털 신호는 디지털 신호 처리기(DSP, 65)에 의해 처리되어, 테스트 중인 디바이스의 S-파라미터를 결정한다. S-파라미터 및 S-파라미터로부터 유도된 다른 데이터는 시스템 전체 동작을 제어하는 CPU(68)의 제어 하에서 디스플레이(69)에 의해 여러 가지 포맷으로 표시된다.
테스트되는 디바이스, 예를 들면 통신 시스템에 이용되는 디바이스 및 컴포넌트들은 2개의 터미널(포트) 뿐만 아니라 3개 이상의 터미널(이하에는 "멀티-포트 디바이스"라 지칭함)로 형성되는 경우가 있다. 멀티-포트 디바이스의 S-파라미터를 측정하기 위해, 3개 이상의 포트를 가지는 S-파라미터 테스트 셋트가 2개의 포트를 갖는 네트워크 분석기와 조합되어 이용될 수 있다. 그러한 예는 도 2에 도시되어 있고, 3 포트 DUT가 3개의 포트를 갖는 3 포트 S-파라미터 테스트 셋트에 접속되어 있다.
도 2의 3 포트 테스트 셋트를 이용하는 경우, DUT를 테스트 포트(90, 92, 94)에 접속하기 전에, DUT를 높은 정확도로 테스트하기 위해 테스트 셋트를 컬리브레이션하는 것이 바람직하다. 통상, 그러한 컬리브레이션 프로세스는 테스트 포트(90)와 테스트 포트(92) 사이, 테스트 포트(92)와 테스트 포트(94) 사이, 및 테스트 포트(94)와 테스트 포트(90)사이의 소정 2개 포트 컬리브레이션 셋트를 이용함으로써 수행된다. 그리고 나서, DUT는 테스트 셋트에 접속되고 S-파라미터가 측정된다.
통상의 네트워크 분석기를 이용하여 3 포트 디바이스의 S-파라미터를 측정하는 프로세스를 더 상세히 설명한다. 도 3은 3 포트 디바이스 테스트를 위해 설계된 네트워크 분석기의 예를 도시한 블록 다이어그램이다. 도 3의 네트워크 분석기(200)는 3 포트 테스트 셋트를 그 내부에 포함하고, 도 2의 예와 동일한 방식으로 기능한다.
네트워크 분석기(200)는 스위프 주파수 신호를 생성하는 신호 소스(210), 각각이 2개의 스위칭 회로(①, ②)를 구비하는 스위치(212, 214, 216, 218, 220), 수신기 회로(222) 및 3방향 브릿지(커플러, 230, 232, 234)를 포함한다. 수신기 회로(222)는 3개의 측정 유닛(224, 226, 228)을 포함한다. 도 3의 수신기 회로(222)는 도 1의 주파수 컨버터(57, 58, 59), A/D 컨버터(61, 62, 63), 및 DSP(65)에 대응한다. 측정 유닛(228)은 신호 소스(210)의 신호 레벨, 즉 기준 레벨 "R"을 측정하는 것이다. 다른 측정 유닛(224, 226)은 테스트 중인 디바이스(DUT(40))로부터의 출력 신호(전송 신호 및/또는 반사 신호)의 신호 레벨을 측정하는 것이다. 이러한 예에서, 측정 유닛(224, 228)간의 전압비에 기초한 측정 결과를 "측정 A"라 지칭하고, 측정 유닛(226, 228)간의 전압비에 기초한 측정 결과를 "측정 B"라고 지칭한다.
도 4는 도 3의 네트워크 분석기에 의해 3포트 디바이스(300)의 S-파라미터를 테스트하는 경우, S-파라미터의 타입, 스위치 셋팅 및 신호 스위프 동작의 횟수와의 관계를 도시한 테이블이다. 도 4에서, 라벨 SW1-SW5는 스위치(212-220)에 각각 대응한다. 스위치내의 스위칭 회로(①, ②)가 ON인 경우, 다른 회로 컴포넌트로의 경로에 접속되고, 스위칭 회로가 OFF인 경우에는 터미널 저항기를 통해 접지에 접속된다.
3포트 디바이스(DUT, 40)는 네트워크 분석기(200)의 테스트 포트(240, 242, 244)에 접속된다. 우선, 테스트 신호가 테스트 포트(240)를 통해 DUT(40)에 제공되도록 스위칭 셋팅이 이루어진다. 이 조건 하에서, 네트워크 분석기(200)는 DUT(40)의 S-파라미터 S11, S21, S31을 측정한다. 예를 들면, S-파라미터 S11을 측정하기 위해, 테스트(스위프 주파수) 신호(210)가 스위치(212, SW1) 및 테스트 포트(240)를 통해 DUT(40)에 공급된다. 동시에, DUT(40)의 입력 터미널(1)로부터의 반사된 신호가 지향성 브릿지(230) 및 스위치(216, SW3)를 통해 측정 유닛(224)에 수신되어, "측정 A"를 수행한다. 또한, 동시에 S-파라미터 S21을 측정하기 위해, DUT(40)의 터미널(2)로부터의 전송 신호는 브릿지(232) 및 스위치[218(SW4) 및 220(SW5)]를 통해 측정 유닛(226)에 수신되어 "측정 B"를 수행한다. 그러므로, S-파라미터 S11 및 S21은 테스트 신호(210)의 단일 스위프에 의해 측정될 수 있다.
S-파라미터 S31을 측정하기 위해서는, 테스트 신호(210)를 테스트 포트(240)를 통해 DUT(40)의 터미널(1)에 인가하면서, DUT(40)의 터미널(3)로부터의 전송 신호가 측정된다. 그러므로, DUT(40)의 터미널(3)로부터의 전송 신호가 지향성 브릿지(234) 및 스위치(220)를 통해 측정 유닛(226)에 의해 수신되도록 스위치(220)의 접속이 변경된다. 이와 같이, S-파라미터 S11, S21 및 S31을 측정하기 위해, 스위프 신호는 도 4의 좌측 칼럼에 도시된 바와 같이 터미널(1)에 2번 인가되어야 한다.
마찬가지로, 테스트 신호를 DUT(40)의 터미널(2)에 인가함으로써, 네트워크 분석기(200)는 도 4의 중앙 칼럼에 도시된 셋팅 하에서 DUT(40)의 S-파라미터 S12, S22, 및 S32를 측정한다. 네트워크 분석기(200)는 또한 도 4의 우측 칼럼에 도시된 셋팅 하에서 DUT(40)의 S-파라미터 S13, S23, 및 S33을 측정한다. 그러므로, 모든 S-파라미터가 이전 절차 및 조건에서 측정된다.
그러나, 도 2의 3포트 테스트 셋트 또는 도 3의 3포트 네트워크 분석기(200)에 의한 측정 시, 테스트 중인 3포트 디바이스의 측정 정확도가 2개의 테스트 포트간의 컬리브레이션(2포트 컬리브레이션)을 수행한 후에도 충분히 높지 못하다는 문제점이 있다. 더 구체적으로는, 2포트 컬리브레이션은 DUT를 테스트하기 이전에, 도 2의 테스트 포트(90, 92)(도 3의 240과 242), 도 2의 테스트 포트(92, 94)(도 3의 242와 244), 및 도 2의 테스트 포트(94, 90)(도 3의 244와 240) 사이에서 2포트 컬리브레이션이 수행된다. 그러나, 상기 컬리브레이션 절차에 의해, 2개의 테스트 포트들간의 에러 아이템(계수)이 제거될 수 있을 지라도, 제3 테스트 포트내의 에러 계수는 충분히 컬리브레이션되지 않는다. 예를 들면, 테스트 포트(90과 92)(240과 242)간의 컬리브레이션 시, 그 상황에서 테스트 포트(94)에서의 에러는 측정되거나 보상되지 않는다.
상기 설명한 종래 테스트 셋트 또는 네트워크 분석기(200)에 의해 S-파라미터를 측정하는 것에 관련된 다른 문제들은 측정을 완료하는데 상당히 긴 시간이 소요된다는 점이다. 예를 들면, 도 4의 테이블에 도시된 바와 같이, 3개의 S-파라미터 셋트 각각을 측정하기 위해, 스위프 테스트 신호가 2번씩 DUT에 인가되어야 한다. 그러므로, 모두 9개의 S-파라미터를 얻기 위해, 테스트 신호 스위프는 여섯번 반복적으로 DUT에 인가되어야 하므로, 측정을 완료하기까지 긴 시간이 소요된다.
또 다른 문제는 신호 손실, 즉 측정 다이나믹 범위에 관한 것이다. 도 3의 예는 DUT로부터의 신호를 전송하기 위해 스위치(216) 또는 스위치(220)에 직렬 접속된 스위치(218)를 포함하므로, 신호가 측정 유닛(224 또는 226)에 도달하기 이전에 신호 손실이 발생한다. 그러한 신호 손실은 네트워크 분석기의 측정 다이나믹 범위 또는 측정 감도를 저하시킨다.
3포트 디바이스(DUT)를 2포트 네트워크 분석기(도 5a) 또는 2포트 테스트 셋트(도 5b)를 통해 테스트하는 경우, DUT의 제3 터미널은 주지의 값을 갖는 터미널 저항기를 통해 터미네이션(termination)되어야 한다. S-파라미터의 측정 이전에, 2개의 테스트 포트 P1 및 P2(Q1 및 Q2)간의 2포트 컬리브레이션이 수행된다. 그리고 나서, DUT의 2개의 포트들(터미널)은 네트워크 분석기(도 5a) 또는 테스트 셋트(도 5b)의 테스트 포트에 접속되고, DUT의 나머지 포트는 터미널 저항기 R에 접속된다. 이러한 조건 하에서, DUT의 2개의 포트들의 S-파라미터가 측정된다. 그리고 나서, DUT의 다음 2개의 포트들을 테스트 포트에 접속하고, DUT의 나머지 포트를 터미널 저항기 R에 접속함으로써, 접속된 2개의 포트에 관련된 S-파라미터들이 측정된다. 동일한 프로세스를 한번 더 반복함으로써, 모든 S 파라미터를 얻을 수 있다.
도 5a의 2포트 네트워크 분석기 또는 도 5b의 2포트 테스트 셋트를 상기와 같이 이용하여 측정이 수행되는 경우, DUT, 네트워크 분석기(테스트 셋트) 및 터미널 저항기 R간의 접속이 수동으로 여러번 변경되어야 한다. 그러므로, 이러한 테스트 방법은 그 복잡성과 시간 소비성으로 인해 여러 가지 단점이 존재한다. 더구나, 터미널 저항기 R이 이상값으로부터 벗어나는 경우에, 터미널 저항기 R의 포트에서의 반사가 발생하므로, 결국 S-파라미터 측정 에러가 나타나게 된다.
도 1은 2개의 테스트 포트를 갖는 네트워크 분석기의 구조예를 도시한 블록다이어그램.
도 2는 종래 기술에서 네트워크 분석기와 3포트 테스트 셋트의 조합에 의해 3포트 디바이스를 측정하기 위한 구조예를 도시한 도면.
도 3은 3포트 디바이스를 분석하기 위한 3포트 테스트 셋트를 구비한 네트워크 분석기의 구성예를 도시한 블록 다이어그램.
도 4는 도 3의 네트워크 분석기에 의해 3포트 디바이스의 S-파라미터를 테스트하는 경우 S-파라미터의 타입과 스위치 셋팅 등을 도시하는 테이블.
도 5a는 2포트 네트워크 분석기에 의해 3포트 디바이스를 측정하기 위한 기본 구조를 도시한 다이어그램이고, 도 5b는 2포트 테스트 셋트에 의해 3포트 디바이스를 측정하기 위한 기본 구조를 도시한 다이어그램.
도 6은 본 발명의 멀티-포트 디바이스 분석 장치의 제1 실시예로서의 3포트 네트워크 분석기를 도시한 블록 다이어그램.
도 7은 도 6의 멀티-포트 디바이스 분석 장치에 의해 3포트 디바이스를 테스트하는 경우 S-파라미터들의 타입과 스위치 셋팅간의 관계를 도시한 테이블.
도 8은 본 발명의 제1 실시예의 3포트 네트워크 분석기와 3포트 테스트 셋트의 조합인 3포트 디바이스 분석 장치를 도시한 블록 다이어그램.
도 9는 도 8의 3포트 디바이스 분석 장치의 측정 모드를 도시한 테이블.
도 10a는 도 9의 테이블에서 "S"로 표시된 테스트 포트에 대한 신호 플로우 모델을 도시한 도면이고, 도 10b는 도 9의 테이블에서 "R"로 표시된 테스트 포트에 대한 신호 플로우 모델을 도시한 도면.
도 11은 도 8의 3포트 디바이스 분석 장치에서 테스트중인 디바이스가 테스트 셋트에 접속된 경우의 신호 플로우 그래프를 도시한 도면.
도 12는 도 6 및 도 8에 도시된 본 발명의 3포트 디바이스 분석 장치에서 컬리브레이션 프로세스를 도시한 플로우차트.
도 13은 테스트중인 디바이스가 단선된 경우 컬리브레이션 프로세스에서 본 발명의 멀티-포트 분석 장치의 신호 플로우 그래프를 도시한 도면.
도 14는 n개의 포트를 갖는 멀티-포트 디바이스를 측정하기 위한 n개의 테스트 포트를 갖는 제2 실시예의 멀티-포트 디바이스 분석 장치의 기본 구조예를 도시한 블록 다이어그램.
도 15는 n개의 테스트 포트를 갖는 도 14의 멀티-포트 분석 장치에서 기본 동작 절차의 예를 도시한 플로우차트.
도 16은 n개의 테스트 포트를 갖는 도 14의 멀티-포트 분석 장치에 관련된 에러 계수의 제1 그룹을 측정하기 위한 구성예를 도시한 블록 다이어그램.
도 17은 n개의 테스트 포트를 갖는 도 14의 멀티-포트 분석 장치에 관련된 에러 계수의 제2 그룹을 측정하기 위한 구성예를 도시한 블록 다이어그램.
도 18은 도 15의 플로우차트의 서브 프로세스인 멀티-포트 디바이스 분석 장치의 에러 계수를 측정하기 위한 동작 절차 예를 도시한 플로우차트.
도 19는 n개의 포트를 갖는 멀티-포트 디바이스를 테스트하기 위해 테스트 신호가 다음 테스트 포트에 제공되는 경우, 도 14의 멀티-포트 디바이스 분석 장치의 기본 구조예를 도시한 블록 다이어그램.
도 20은 3포트 디바이스를 측정하기 위해 2포트 네트워크 분석기를 이용하는 제3 실시예의 멀티-포트 디바이스 분석 장치의 구조예를 도시한 블록 다이어그램.
도 21은 도 20의 분석 장치에서의 측정 모드를 도시한 테이블.
도 22a는 도 21의 테이블에서 "S"에 의해 지정되는 테스트 포트에 대한 신호 플로우 모델을 도시한 도면이고, 도 22b는 도 21의 테이블에서 "R"에 의해 지정되는 테스트 포트에 대한 신호 플로우 모델을 도시한 도면.
도 23은 도 21의 테이블에서 "L"에 의해 지정된 테스트 포트에 대한 신호 플로우 그래프를 도시한 도면.
도 24는 테스트 중인 디바이스가 접속된 경우, 도 21의 테스트 모드 a에서의 신호 플로우 그래프를 도시한 도면.
도 25는 도 20에 도시된 본 발명의 멀티-포트(3포트) 분석 장치의 컬리브레이션 프로세스를 도시한 플로우 다이어그램을 도시한 도면.
도 26은 테스트 중인 디바이스가 단선된 경우 컬리브레이션 프로세스에서 도 20의 분석 장치의 신호 플로우 그래프를 도시한 도면.
그러므로, 본 발명의 목적은 3개 이상의 포트(터미널)를 갖는 멀티-포트 디바이스의 파라미터를 높은 효율과 정확성으로 정확하게 측정할 수 있는 멀티-포트 디바이스 분석 장치 및 방법을 제공하는 것이다.
본 발명의 다른 목적은 분석 장치의 에러 계수를 검출하여 멀티-포트 디바이스의 측정시 그러한 에러 계수를 보상할 수 있는 멀티-포트 디바이스 분석 장치의 컬리브레이션 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 테스트 중인 멀티-포트 디바이스와 분석 장치간의 접속을 변경시키지 않고, 멀티-포트 디바이스의 여러 가지 파라미터를 높은 효율과 높은 다이나믹 범위로 측정하기 위한 멀티-포트 디바이스 분석 장치 및 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 3포트 디바이스의 S-파라미터를 높은 효율, 높은 정확성, 및 높은 다이나믹 범위로 측정하기 위한 3포트 디바이스 분석 장치 및 그 컬리브레이션 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 3포트 디바이스의 S-파라미터를 높은 효율과 높은 정확성으로 측정하기 위해 2포트 네트워크 분석기를 이용하는 3포트 디바이스 분석 장치를 제공하는 것이다.
3개 이상의 포트들을 갖는 멀티-포트 디바이스를 테스트하기 위해, 본 발명에 따른 멀티-포트 디바이스 분석 장치는 테스트 중인 멀티-포트 디바이스(DUT)의 터미널 중 하나에 테스트 신호를 제공하기 위한 신호 소스; 멀티-포트 DUT의 모든 터미널을 대응하는 테스트 포트로 접속하기 위한 복수의 테스트 포트; 멀티-포트 DUT의 대응하는 터미널에 접속된 대응하는 테스트 포트로부터 신호를 측정하기 위한 복수의 측정 유닛; 테스트 포트로부터의 신호의 측정에 대한 기준 데이터를 얻기 위해 테스트 신호를 측정하기 위한 기준 신호 측정 유닛; 각각이 테스트 포트 중 하나에 할당되는 복수의 터미널 저항기; 및 테스트 신호를 테스트 포트 중 하나(입력 포트)에 선택적으로 제공하고, 테스트 신호를 구비한 테스트 포트(입력 포트)로부터 터미널 저항기를 단선시키면서 터미널 저항기를 모든 다른 테스트 포트에 접속시키는 스위치 수단을 포함하고, 모든 테스트 포트가 입력 테스트 포트로서 할당될 때까지 스위치 수단에 의해 테스트 포트의 선택을 변경시키면서, 테스트 포트와 DUT의 터미널간의 접속을 변경시키지 않고, 멀티-포트 DUT의 파라미터를 획득한다.
본 발명에 따르면, 본 발명의 멀티-포트 디바이스 분석 장치는 멀티-포트 DUT의 모든 포트들을 접속시킬 수 있는 포트의 개수를 가지고 있으므로, DUT가 완전히 접속되면, 분석 장치와 DUT간의 접속을 변경시킬 필요가 없다. 또한, 멀티-포트 디바이스 분석 장치는 DUT로부터 신호를 수신하기 위한 각 테스트 포트에서 터미널 저항기를 구비하고 있고, 각 터미널 저항기는 컬리브레이션 스테이지와 S-파라미터 측정 스테이지에 포함된다. 그러므로, 터미널 저항기가 이상값으로부터 벗어나는 경우라도 정확한 측정을 달성할 수 있다.
본 발명의 양호한 실시예를 도면을 참조하여 설명한다. 본 발명의 멀티-포트 디바이스 분석 장치의 제1 실시예는 3포트 분석 장치에 관련된 도 6-13을 참조하여 설명한다. 도 6의 3포트 분석 장치는 3포트 테스트 셋트를 동일한 하우징에 내장하는 네트워크 분석기(100)이다. 네트워크 분석기(100)는 신호 소스(112), 전력 분할기(114), 측정 유닛(122, 124, 126, 128)을 갖는 수신기 회로(120), 각각이 2개의 스위치 회로와 터미널 저항기(정규화된 임피던스)를 갖는 스위치(130, 132), 지향성 브릿지(또는 커플러, 134, 136, 138) 및 테스트 포트(144, 146, 148)를 포함한다.
신호 소스(112)는 스위프 컨트롤러(116)로부터의 제어 신호에 응답하여 주파수가 소정 범위내에서 선형적으로 가변되는 테스트 신호를 생성한다. 전력 분할기(114)는 신호 소스(112)로부터의 테스트 신호의 전력을 분할하여 상기 테스트 신호를 스위치(130, 132)를 통해 3포트 DUT(140)의 선택된 터미널 및 수신기 회로(120)의 측정 유닛(122)에 제공한다.
수신기 회로(120)는 4개의 측정 유닛(122, 124, 126, 128)을 갖는다. 각 측정 유닛은 도 1에 도시된 바와 같이 주파수 컨버터, A/D 컨버터, 및 단일 프로세서로 구성된다. 측정 유닛(122)은 신호 소스(112)의 신호 레벨, 즉 기준 레벨 "R"을 측정하는 것이다. 다른 측정 유닛(124, 126, 128)은 3포트 DUT(140)로부터의 출력 신호(전송 신호 및/또는 반사 신호)의 신호 레벨을 측정하는 것이다. 이러한 예에서, 측정 유닛(122, 124)간의 전압비에 기초한 측정 결과를 "측정 A"라 지칭하고, 측정 유닛(122, 126)간의 전압비에 기초한 측정 결과를 "측정 B"라고 지칭하고, 측정 유닛(122, 128)간의 전압비에 기초한 측정 결과를 "측정 C"라고 지칭한다.
각 스위치(130, 132)는 외부 신호 경로 또는 내부 터미널 저항기로 회로를 접속시키는 도 6의 2개의 스위칭 회로(①, ②)를 포함한다. 스위치(130, 132)내의 각 터미널 저항기는 통상 50Ω인 DUT(40) 및 네트워크 분석기의 특성(정규화된) 임피던스로 설정된다. 그러므로, 스위치(130, 132)는 3포트 DUT의 선택된 입력 포트에 테스트 신호를 인가하는 기능을 하고, DUT의 다른 포트들을 터미네이션 시킨다.
지향성 브릿지(또는 지향성 커플러, 134, 136, 138)는 스위치(130, 132)로부터의 테스트 신호를 DUT에 전송하고, DUT(전송 신호 및/또는 반사 신호)로부터의 신호를 검출하여 검출된 신호를 수신기 회로(120)에 제공한다. 지향성 브릿지(134)로부터의 검출된 신호는 측정 유닛(124)에 제공되고, 지향성 브릿지(136)로부터의 검출된 신호는 측정 유닛(126)에 제공되며, 지향성 브릿지(138)로부터의 검출된 신호는 측정 유닛(128)에 제공된다.
도 7은 도 6의 네트워크 분석기에 의해 3포트 DUT(140)의 S-파라미터를 테스트하는 경우, S-파라미터의 타입, 스위치 셋팅 및 신호 스위프 횟수와의 관계를 도시한 테이블이다. 도 7에서, 라벨 SW1, SW2는 스위치(130, 132)에 각각 대응한다. 테이블에서, 스위치내의 스위칭 회로(①, ②)가 ON인 경우, 스위치 회로가 외부 회로 컴포넌트에 접속된 것을 의미하고, 스위칭 회로가 OFF인 경우에는 스위치 회로가 터미널 저항기를 통해 접지에 접속된 것을 의미한다.
3포트 DUT(40)는 네트워크 분석기(100)의 테스트 포트(144, 146, 148)에 접속된다. 우선, 테스트(스위프 주파수) 신호가 지향성 브릿지(134) 및 테스트 포트(144)를 통해 DUT(140)의 포트(1)에 제공되도록 스위치(130)가 설정된다. 이 조건 하에서, 네트워크 분석기(100)는 DUT(140)의 S-파라미터 S11, S21, S31을 측정한다. DUT(140)의 포트(1)로부터의 반사된 신호가 지향성 브릿지(134)를 통해 측정 유닛(124)에 의해 수신되어, S-파라미터 S11을 결정한다(측정 A). S-파라미터 S21을 측정하기 위해, DUT(140)의 포트(2)로부터의 전송 신호는 지향성 브릿지(136)를 통해 측정 유닛(126)에 의해 수신된다(측정 B). S-파라미터 S31을 측정하기 위해, DUT(140)의 포트(3)로부터의 전송 신호는 측정 유닛(128)에 의해 수신된다(측정 C). 그러므로, 3개의 S-파라미터 S11, S21 및 S31은 테스트 신호의 단일 스위프에 의해 동시에 측정된다.
그리고 나서, 테스트(스위프 주파수) 신호가 지향성 브릿지(136) 및 테스트 포트(146)를 통해 DUT(140)의 포트(2)에 제공되도록 스위치(130, 132)가 도 7의 중앙 칼럼과 같이 설정된다. 이 조건 하에서, 네트워크 분석기(100)는 DUT(140)의 S-파라미터 S12, S22, S32를 측정한다. DUT(140)의 포트(1)로부터의 전송 신호가 지향성 브릿지(134)를 통해 측정 유닛(124)에 의해 수신되어, S-파라미터 S12를 결정한다(측정 A). S-파라미터 S22를 측정하기 위해 DUT(140)의 포트(2)로부터의 반사 신호는 지향성 브릿지(136)를 통해 측정 유닛(126)에 의해 수신된다(측정 B). S-파라미터 S32를 측정하기 위해 DUT(140)의 포트(3)로부터의 전송 신호는 측정 유닛(128)에 의해 수신된다(측정 C). 그러므로, 3개의 S-파라미터 S12, S22 및 S32는 테스트 신호의 단일 스위프에 의해 동시에 측정된다.
다음으로, 테스트(스위프 주파수) 신호가 지향성 브릿지(138) 및 테스트 포트(148)를 통해 DUT(140)의 포트(3)에 제공되도록 스위치(130, 132)가 도 7의 우측 칼럼과 같이 설정된다. 이 조건 하에서, 네트워크 분석기(100)는 DUT(140)의 S-파라미터 S13, S23, S33을 측정한다. DUT(140)의 포트(1)로부터의 전송 신호가 지향성 브릿지(134)를 통해 측정 유닛(124)에 의해 수신되어, S-파라미터 S13을 측정한다(측정 A). S-파라미터 S23을 측정하기 위해 DUT(140)의 포트(2)로부터의 전송 신호는 지향성 브릿지(136)를 통해 측정 유닛(126)에 의해 수신된다(측정 B). S-파라미터 S33을 측정하기 위해 DUT(140)의 포트(3)로부터의 반사 신호는 지향성 브릿지(138)를 통해 측정 유닛(128)에 의해 수신된다(측정 C). 그러므로, 3개의 S-파라미터 S13, S23 및 S33은 테스트 신호의 단일 스위프에 의해 동시에 측정된다.
상기 설명한 바와 같이, 본 발명의 네트워크 분석기는 DUT(140)포트의 개수와 동일한 개수의 측정 유닛(124, 126, 128, 기준 테스트 신호를 위한 측정 유닛(122)은 제외함)을 구비하고 있다. DUT(140)의 대응하는 3개 포트로부터의 3개 신호(하나는 반사 신호이고 두개는 전송 신호임)는 테스트 신호의 단일 스위프에 의해 동시에 평가된다. 그러므로, DUT(40)의 모든(9개) S 파라미터들이 테스트 신호의 3번 스위프만으로 측정될 수 있다. 또한, 측정 유닛 및 지향성 브리지의 각 쌍이 DUT의 하나의 포트에 할당되므로, 스위치를 사용하거나 전송 경로상의 접속을 변경시키지 않고서도, DUT로부터의 3개 신호를 대응하는 측정 유닛으로 전송한다. 그러므로, 전송 경로내의 신호 손실이 상당히 감소되어 더 넓은 측정 다이나믹 범위를 달성할 수 있다.
본 발명의 컬리브레이션 방법을 도 8 내지 도 13을 참조하여 설명한다. 도 8은 3포트 네트워크 분석기(10)와 3포트 테스트 셋트(30)의 조합인 3포트 분석 장치를 도시한 블록 다이어그램이다. 도 8의 예에서는 네트워크 분석기와 테스트 셋트를 분리하여 도시했지만, 이러한 장치의 구조는 테스트 셋트를 동일한 하우징에 내장하는 도 6의 네트워크 분석기와 기본적으로 동일한 구조를 갖는다.
도 8에서, 네트워크 분석기(102)는 신호 소스(12), 스위프 컨트롤러(22), 3개의 측정 유닛(14, 16, 18), 측정 컨트롤러(24), 디스플레이(26), 및 컨트롤러(28)를 포함한다. 신호 소스(12)는 스위프 컨트롤러(22)의 제어 하에서 사인파 테스트 신호를 생성한다. 예를 들면, 신호 소스(12) 및 스위프 컨트롤러(22)는 주파수 합성기를 형성하여, 주파수가 소정 범위내에서 선형으로 가변되는(스위프) 테스트 신호를 생성한다. 3포트 디바이스(DUT, 40)를 테스트하는 경우, 스위치(32, 테스트 셋트 302)에 의해 선택된 DUT(40)의 하나의 포트에 테스트 신호가 제공된다. 측정 유닛(14, 16, 18)은 도 6의 네트워크 분석기의 측정 유닛(124, 126, 128)에 대응한다.
측정 컨트롤러(24)는 전체 분석 장치의 에러 계수를 결정하는 컬리브레이션 절차를 수행하고, DUT의 S-파라미터를 높은 정확성으로 얻도록 에러 계수를 보상하는 것을 포함하는 네트워크 분석기(102)의 전체 동작을 제어한다. 디스플레이(26)는 다양한 측정 조건 및 테스트 파라미터의 측정 결과를 도시한다. 컨트롤러(28)는 장치의 오퍼레이터와의 인터페이스로서 기능하는 여러 가지 키, 스위치 및 포인팅 디바이스를 포함한다.
테스트 셋트(302)는 스위치(32), 3개의 지향성 브릿지(지향성 커플러, 34, 36, 38), 및 3개의 테스트 포트(44, 46, 48)를 포함한다. 테스트 중인 디바이스(DUT, 40)의 3개 포트는 케이블(111)을 통해 대응하는 테스트 포트에 접속된다. 스위치(32)는 신호 소스(12)로부터 테스트 포트(44, 46, 48) 중의 하나, 즉 DUT(40)의 포트(터미널) 중의 하나로 테스트 신호를 선택적으로 제공한다. 지향성 브릿지(34, 36, 38)는 대응하는 테스트 포트, 즉 DUT(40)의 포트로부터의 신호를 검출하여 대응하는 측정 유닛(14, 16, 18)으로 전송한다.
도 9는 도 8의 분석 장치의 측정 모드를 도시한 테이블이다. 이 테이블은 테스트 셋트(30)의 어느 테스트 포트가 테스트 신호를 DUT에 전송하는 지 및 DUT로부터 어느 테스트 포트가 신호를 수신하는지에 관한 것을 도시하고 있다. 예를 들면, 모드 "a"에서, 테스트 포트(44)는 신호 소스 "S"로서 기능하고, 테스트 포트(46, 48)는 수신기 "R"로서 기능하여 수신된 신호를 측정 유닛(16, 18)에 전송한다. 그러나, 유의할 점은 테스트 포트(44)를 통한 DUT로부터의 반사 신호는 측정 유닛(14)으로부터도 수신되므로, 테이블의 라벨 "S"는 신호 소스 및 수신기 둘 다를 의미한다. 그러므로, DUT의 S-파라미터 S11, S21, S31은 모드 "a"에서 측정되고, DUT의 S-파라미터 S12, S22, S32는 모드 "b"에서 측정되며, DUT의 S-파라미터 S13, S23, S33은 모드 "c"에서 측정된다.
도 10 및 도 11의 신호 플로우 그래프를 참조하여, 도 9의 테이블의 측정 모드 a-c와 관련된 에러 인자 또는 조건(계수)을 이하에 설명한다. 도 10a는 도 9의 테이블에서 "S"로 지정되는 테스트 포트에 대한 신호 플로우 모델을 도시하고 있고, 도 10b는 도 9의 테이블에서 "R"로 지정되는 테스트 포트에 대한 신호 플로우 모델을 도시하고 있다. 테스트 포트(44, 46, 48)의 각각은 2개의 노드, 즉 도 10a의 노드(50, 52), 및 도 10b의 노드(54, 56)로 지정된다.
도 10a에 도시한 바와 같이, 신호 소스(12)에 접속된 테스트 포트에 대해서, 신호 소스(12)로부터의 테스트 신호가 노드(50)에 입력된다. 동시에 테스트 신호의 일부가 예를 들면 테스트 셋트(302, 에러 계수 Ed: 지향성)내의 지향성 브릿지를 통해 "R" 모드의 다른 테스트 포트로 전송된다. DUT(40)로부터의 반사 신호는 반사 노드(52)로 입력된다. 동시에, 반사 신호의 일부는 "R" 모드 테스트 포트(에러 계수 Er: 반사 트랙킹)에 전송되고, 반산 신호의 다른 일부는 테스트 셋트(302)내의 테스트 포트 또는 다른 컴포넌트에 의해 다시 반사되어 입력 노드(50, 에러 계수 Es: 소스 매치)로 리턴된다.
도 10b에 도시한 바와 같이, 측정 유닛에만 접속된 테스트 포트, 즉 "R" 모드에 있어서, DUT로부터의 신호가 측정 유닛에 의해 수신된다. 동시에, DUT로부터의 신호 일부가 반사 노드(54)에 입력되어, "R"모드 테스트 포트(에러 계수 Et: 전송 트랙킹)에 전송되며, 신호의 다른 부분이 테스트 셋트(302)내의 테스트 포트 또는 다른 컴포넌트에 의해 다시 반사되어 입력 노드(56, 에러 계수 El: 로드 매치)에 리턴된다.
도 11은 도 9의 측정 모드 "a"에서 DUT가 테스트 셋트(302)에 접속되는 경우의 신호 플로우 그래프이다. 3포트 DUT(40)에 대해, 9개의 파라미터 S11, S12, S13, S21, S22, S23, S31, S32, S33이 정의되고, 각 파라미터는 복소수에 의해 표현되는 크기 비이다. S21 및 S31은 각 테스트 포트(44)로부터 테스트 포트(46, 48)로의 전송 계수를 각각 나타낸다. S11은 테스트 포트(44)에서의 반사 계수를 나타낸다. 마찬가지로, S32 및 S12는 테스트 포트(46)로부터 테스트 포트(48, 44)로의 전송 계수를 각각 나타낸다. S22는 테스트 포트(46)에서의 반사 계수를 나타낸다. S13 및 S23은 테스트 포트(48)로부터의 테스트 포트(44, 46)로의 전송 계수를 각각 나타낸다. S33은 테스트 포트(48)에서의 반사 계수를 나타낸다. 상기 모든 S-파라미터들은 측정 모드 a-c를 통해 측정 유닛(14, 16, 18)에 의해 전압과 위상을 측정함으로써 측정될 수 있다.
도 10a 및 10b를 참조하여 설명한 것과, 도 11에 도시된 바와 같이, 여러 가지 에러 계수(조건)가 S-파라미터 측정에 관련된다. 예를 들면, 신호 소스 및 측정 유닛(14) 모두에 접속되는 테스트 포트(44)는 3개의 에러 계수 Ed, Es, Er에 관련된다. 측정 유닛(16)에 접속되는 테스트 포트(46)는 2개의 에러 계수 Et, El에 관련되고, 측정 유닛(16)에 접속되는 테스트 포트(48)는 2개의 에러 계수 Et', El'에 관련된다. 또한, 테스트 소스(12)로부터의 테스트 신호의 일부는 테스트 셋트(302)내에서 누설되어 측정 유닛(16, 18)에 도달할 수 있고, 따라서 이들 누설 신호도 에러 계수(Ex, Ex': 분리)로 간주된다. 그러므로, 3포트 DUT의 S-파라미터를 높은 정확도로 측정하기 위해서는, 이들 에러 계수(조건)를 검출하여 보상해야 한다.
도 12는 본 발명의 3포트 디바이스 분석 장치에서 그러한 컬리브레이션 프로세스를 도시한 플로우 다이어그램이다. 컬리브레이션 프로세스 동안에, DUT(40)는 분석 장치의 테스트 포트로부터 단선된다. 도 13은 DUT가 단선된 경우, 컬리브레이션 프로세스에서 분석 장치의 신호 플로우 그래프를 도시하고 있다. 도 12 및 도 13에서, 신호 소스에 접속된 테스트 포트는 "테스트 포트 a"로 표시되고, "테스트 포트 a"에 대응하는 측정 유닛은 "회로 a"로 표시된다. 신호 소스에 접속되지 않은 테스트 포트는 각각 "테스트 포트 b" 및 "테스트 포트 c"로 표시되고, 테스트 포트 b 및 c에 대응하는 측정 유닛은 각각 "회로 b" 및 "회로 c"로 표시된다.
도 12의 컬리브레이션 프로세스에서, 도 8의 분석 장치의 참조 부호를 이용하여 설명이 주어지지만, 컬리브레이션 프로세스는 도 6의 분석 장치에도 동일하게 적용된다. 컬리브레이션 프로세스는 컨트롤러(28)를 통해 오퍼레이터에 의해 개시되고(단계100), 테스트 셋트(302)내의 스위치(32)가 측정 모드 중 하나를 선택한다(단계 101). 예를 들면, 신호 소스가 테스트 포트(44, 테스트 포트 a)에 제공되도록 측정 모드 "a"가 선택될 수 있다. 양호하게는, "오픈", "쇼트" 및 "로드"의 3가지 모드를 갖는 컬리브레이션 셋트가 컬리브레이션 프로세스에 이용된다.
에러 계수 Ex, Ex'를 측정하기 위해, 측정 컨트롤러(24)는 테스트 포트 a를 "오픈"으로 설정하고, 소정 주파수의 테스트 신호를 테스트 소스로부터 테스트 포트 a로 제공한다(단계 102). DUT가 접속되지 않으므로, 테스트 포트(46)에 의해 어떠한 신호도 수신되지 않고, 회로 b(측정 유닛(16))가 테스트 셋트(302)내에서 신호 소스로부터 측정 유닛(16)으로 누설된 신호인 에러 계수 Ex를 직접 측정할 수 있다(단계 103). 마찬가지로, 회로 c(측정 유닛(18))에 의해 수신된 신호를 측정함으로써, 에러 계수 Ex'가 직접 결정될 수 있다(단계 104).
도 12의 컬리브레이션 프로세스에서, 에러 계수 Ed, Es 및 Er은 이하의 설명과 같이 결정된다. 일반적으로, 이들 에러 계수를 결정하기 위해, 테스트 신호가 인가되는 경우, 테스트 포트 a(테스트 포트(44))에 3개의 다른 조건이 제공된다. 각 조건 하에서 회로 a(측정 유닛(14))에 의해 수신된 신호가 평가되어, 3개의 등식을 얻는다. 이들 등식을 풀면 에러 계수 Ed, Es, Er을 결정할 수 있다.
예를 들면, 테스트 포트(44)의 반사 계수를 S11이라 가정하면, 회로 a(측정 유닛(14))에 의해 수신된 전압 VR11은 수학식 1과 같이 표현된다.
통상, 상기 언급한 3개의 다른 조건들은 테스트 포트(44)의 "오픈", "쇼트" 및 "로드"를 포함한다. "로드"는 테스트 포트가 50Ω과 같은 장치의 특성(정규화된) 임피던스를 갖는 터미널 저항기에 접속된다는 것을 의미한다.
그러므로, 도 12의 프로세스에서, 테스트 포트 a(테스트 포트 44)의 오픈 회로를 유지함으로써, 회로 a(측정 유닛(14))에서의 전압이 측정된다(단계 105). 테스트 포트가 오픈된 경우, 반사된 신호는 테스트 신호와 동일한 위상을 갖는다, 즉 S11=1이 된다. 따라서 수학식 1은 수학식 2와 같이 표현된다.
다음 단계에서, 테스트 포트 a(테스트 포트 44)는 쇼트 회로가 되고(단계 106), 회로 a(측정 유닛(14))에서의 전압이 측정된다(단계 107). 테스트 포트가 쇼트인 경우, 반사된 신호는 테스트 신호와 반대 위상을 갖는다, 즉 S11=-1이다. 따라서, 수학식 1은 수학식 3과 같이 표현된다.
다음 단계에서, 테스트 포트 a(44)는 정규화된 저항기에 의해 터미네이션되고(단계 108), 회로 a(측정 유닛(14))에서의 전압이 측정된다(단계 109). 테스트 포트가 정규화된(이상적) 임피던스에 의해 터미네이션되는 경우, 어떠한 반사 신호도 발생되지 않는다, 즉 S11=0이다. 그러므로, 수학식 1은 수학식 4와 같이 표현된다.
그러므로, 상기 절차에 의해 얻어진 수학식 1, 2, 3을 풀면, 3개의 에러 계수 Ed, Es, Er이 결정될 수 있다(단계 110).
도 12의 컬리브레이션 프로세스는 에러 계수 Et 및 El을 결정하는 단계로 진행한다. 테스트 포트(44, 46)가 이상적인 방식으로 접속된 상황에서는, 각 테스트 포트에서의 반사 계수는 제로이고, 각 테스트 포트에서의 전송 계수는 1이다. 그러므로, 이러한 조건하에서, 측정 유닛(14, 16)에 의해 측정된 전압은 수학식 5와 6과 같이 표현된다.
에러 계수 Ed, Er, Es는 상기 설명한 단계 110에서 이미 알고 있으므로, 에러 계수 El이 수학식 5에 의해 결정될 수 있고, 이 결과와 수학식 6을 기초로 하여 에러 계수 El이 결정된다.
그러므로, 도 12의 플로우차트에서, 테스트 포트 a(44) 및 테스트 포트 b(46)가 함께 접속되고(단계 111), 회로 a(측정 유닛(14))에서의 전압 VR11 및 회로 b(측정 유닛 16)에서의 전압 VR21이 측정된다(단계 112). 컬리브레이션 프로세스는 상기 언급한 단계 110에서 얻어진 에러 계수 Ed, Es, Er을 수학식 5 및 6에 적용함으로써, 테스트 포트 b(46)에 관련한 에러 계수 Et 및 El을 결정한다(단계 113).
단계 111-113과 유사한 절차에 의해, 에러 계수 Et' 및 El'도 또한 결정될 수 있다. 테스트 포트 a(44) 및 테스트 포트 c(48)가 함께 접속되고(단계 114), 회로 a(측정 유닛(14))에서의 전압 VR11 및 회로 c(측정 유닛 18)에서의 전압 VR31이 측정된다(단계 115). 이러한 조건 하에서, 회로 a(측정 유닛(14)) 및 회로 c(측정 유닛(18))에 의해 측정된 전압이 각각 수학식 7 및 수학식 8로서 표현된다.
프로세스는 단계 110에서 얻어진 에러 계수 Ed, Es, Er을 수학식 7 및 8에 적용하고, 테스트 포트 c(48)에 관련된 에러 계수 Et' 및 El'가 결정될 수 있다(단계 116).
상술한 프로세스에서, 측정 모드 "a"(테스트 신호가 테스트 포트 44에 제공되는 경우)에 관련된 에러 계수가 얻어진다. 그리고 나서, 프로세스는 에러 계수가 결정되지 않은 잔여 측정이 있는지 여부에 관해 질문한다(단계 117). 상술한 예에서, 측정 모드 "b" 및 "c"는 에러 계수에 관해 평가되지 않았으므로, 프로세스는 단계 101로 되돌아가 테스트 셋트(302)의 스위치(32)를 변경하여 테스트 신호를 테스트 포트 b(테스트 포트 46)에 인가한다. 측정 모드 "b" 및 "c"에 관한 모든 에러 조건들이 수집될 때까지 단계 101 내지 107의 절차가 반복된다. 그리고 나서, 컬리브레이션 프로세스가 종료한다.
상술한 바와 같이, 모든 측정 모드에 대한 3포트 분석 장치의 에러 계수들이 정확하게 얻어질 수 있다. 그러므로, DUT를 멀티-포트 디바이스 분석 장치에 접속함으로써 DUT의 S-파라미터를 측정하는 경우, S-파라미터의 계산 프로세스 동안에 그러한 에러 계수들이 제거(보상)될 수 있다. 결과적으로, 3포트 DUT(40)의 S-파라미터들이 매우 정확하게 얻어질 수 있다.
본 발명의 멀티-포트 디바이스 분석 장치가 멀티-포트 DUT의 모든 포트에 접속될 수 있는 테스트 포트들의 개수를 구비하고 있으므로, DUT가 완전히 접속된 경우, 분석 장치와 DUT간의 접속을 변경할 필요가 없다. 또한, 각 포트(신호 수신 포트)에서, 멀티-포트 분석 장치에 터미널 저항기가 제공되고, 컬리브레이션 스테이지 및 S-파라미터 측정 스테이지 모두에 각 터미널 저항기가 포함된다. 그러므로, 터미널 저항기가 이상적인 값으로부터 벗어나는 경우라도 터미널 저항기의 정확한 값을 알고만 있으면, 정확한 측정을 수행할 수 있다.
도 14는 n개의 포트를 갖는 멀티-포트 디바이스를 측정하기 위한 본 발명의 멀티-포트 디바이스 분석 장치의 제2 실시예의 기본 구조를 도시한 블록 다이어그램이다. 이러한 예에서 멀티-포트 분석 장치(300)는 n개의 터미널(포트)을 갖는 멀티-포트 디바이스(DUT)를 테스트하기 위해, n개의 테스트 포트 P1-Pn 및 n개의 측정 유닛 MU1-MUn(기준 테스트 신호에 대한 측정 유닛 R은 제외함)을 갖는 수신기 회로(320)를 갖는다. 도 14의 멀티-포트 분석 장치(300)는 n개의 지향성 브릿지(커플러) BRG1-BRGn 및 n개의 스위치 SW1-SWn, n개의 터미널 저항기 TR1-TRn, 신호 소스(112), 전력 분할기(114), 및 스위프 컨트롤러(116)를 더 포함한다. 도 14에 도시한 바와 같이, 테스트 포트, 측정 유닛, 스위치 및 지향성 브릿지의 개수는 증가되었지만, 기본 구조는 도 6 및 도 8과 동일하다.
신호 소스(112)는 스위프 컨트롤러(116)로부터의 제어 신호에 응답하여 주파수가 소정 범위내에서 선형적으로 가변되는 테스트 신호를 생성한다. 전력 분할기(114)는 신호 소스(112)로부터의 테스트 신호의 전력을 분할하여 상기 테스트 신호를 스위치 SW1-SWn중 하나를 통해 n포트 DUT(140)의 선택된 터미널로 테스트 신호를 제공한다. 측정 유닛 R은 신호 소스(112)로부터 테스트 신호의 신호 레벨을 측정하는 것이다. 다른 측정 유닛 MU1-MUn은 DUT의 대응하는 포트로부터의 출력 신호(전송 신호 및/또는 반사 신호)의 신호 레벨을 측정하는 것이다.
각 스위치 SW1-SWn는 대응하는 테스트 포트 및 지향성 브릿지를 테스트 소스(112) 또는 터미널 저항기 TR에 접속시킨다. n포트 DUT의 S-파라미터를 측정하는 경우, 테스트 포트 P1-Pn중 하나에 신호 소스(112)로부터 테스트 신호가 제공되고, 다른 모든 테스트 포트는 터미널 레지스터 TR이 접속된다. 각 터미널 저항기 TR1-TRn은 분석 시스템 및 DUT의 정규화된(특성) 임피던스, 즉 통상 50Ω으로 설정된다. 지향성 브릿지 BRG1-BRGn은 DUT로부터 대응하는 측정 유닛 MU1-MUn으로 신호(전송 신호 및/또는 반사 신호)를 전송한다.
DUT의 S-파라미터를 측정하기 이전에, 도 14의 멀티-포트 디바이스 분석 장치는 여러 가지 에러 계수를 결정하도록 컬리브레이션된다. 에러 계수 및 그러한 에러 계수를 결정하기 위한 절차는 기본적으로 상기 설명한 3포트 분석 디바이스와 동일하다. 그러나, DUT 및 분석 장치의 포트 개수가 3개 이상인 경우에, 에러 계수 및 S-파라미터의 개수는 제1 실시예보다 많아진다.
도 14의 멀티-포트 디바이스 분석 장치의 기본 동작 절차의 예는 도 15의 플로우차트에 도시된다. 본 실시예에서, 플로우차트의 상부 절반은 컬리브레이션 프로세스를 나타내고, 하부 절반은 S-파라미터 측정 프로세스를 나타낸다. 동작의 시작시, 컬리브레이션 프로세스가 수행되어야 할 지 여부를 결정한다(단계 350). 분석 장치(300)가 DUT의 의도된 측정을 위해 충분한 정확도를 갖는 것으로 알려진 경우, 그러한 컬리브레이션 프로세스는 생략되고, S-파라미터 측정 프로세스가 개시된다(단계 355).
컬리브레이션 프로세스를 수행하기 위해, 신호 소스(112)로부터의 테스트 신호는 테스트 포트 Pi에 인가되고(단계 351), 참조 "i"는 i(i는 1내지 n임)번째 테스트 포트(입력 테스트 포트)에 테스트 신호를 제공하는 것을 나타낸다. 이하에 설명되는 바와 같이, 참조 "j"는 신호를 수신하는 j번째 테스트 포트 및 수신된 시호는 대응하는 측정 유닛 MUj에 의해 측정된다는 것을 나타낸다. 테스트 신호가 테스트 포트 Pi에 제공되는 조건 하에서, 대응하는 에러 계수는 테스트 포트 Pj를 변경하여 측정된다(여기에서 j는 1 내지 n임)(단계 352).
모든 테스트 포트 Pj, 즉 테스트 포트 P1 내지 Pn이 조사된 경우, 프로세스는 입력 테스트 포트 Pi가 최종 테스트 포트인지를 결정한다(단계 353). 입력 테스트 포트 Pi가 최종 포트, 즉 n번째 테스트 포트인 경우, 컬리브레이션 프로세스가 종료한다. 입력 테스트 포트로서 할당되지 않은 다른 테스트 포트가 남아있는 경우, 입력 테스트 포트의 순서는 하나씩, 즉 i=i+1에 의해 증가되어 테스트 신호를 다음 테스트 포트로 인가한다(단계 354). 모든 테스트 포트들이 입력 테스트 포트로서 할당될 때까지 이 절차를 반복함으로써(단계 353), 컬리브레이션 프로세스가 종료된다.
컬리브레이션 프로세스를 완료한 후에, S-파라미터 측정 프로세스는 DUT의 모든 포트(터미널) 1 내지 n을 분석 장치(300)의 테스트 포트 P1-Pn에 접속시킴으로서 시작된다(단계 355). 상기 설명한 컬리브레이션 프로세스와 마찬가지로, 테스트 신호는 테스트 포트 Pi에 인가되고, 참조 "i"는 i(i는 1내지 n임)번째 테스트 포트(입력 테스트 포트)에 테스트 신호를 제공하는 것을 나타낸다(단계 356). n개의 포트들을 갖는 DUT의 S-파라미터들은 테스트 포트 Pj를 변경함으로써 측정된다(단계 357). 테스트 포트 Pj는 j번째 테스트 포트가 대응하는 측정 유닛 MUj에 의해 측정되는 DUT로부터 신호를 수신하는 것을 나타낸다(j는 1내지 n임).
모든 테스트 포트 Pj, 즉 테스트 포트 P1 내지 Pn이 변경되고, S-파라미터가 측정된 경우, 프로세스는 입력 테스트 포트 Pi가 최종 테스트 포트인지를 결정한다(단계 358). 입력 테스트 포트 Pi가 최종 포트, 즉 n번째 테스트 포트인 경우, S-파라미터 측정 프로세스가 종료한다. 입력 테스트 포트로서 할당되지 않은 다른 테스트 포트들이 존재하는 경우, 입력 테스트 포트의 순서는 하나씩, 즉 i=i+1에 의해 증가되어 테스트 신호를 다음 테스트 포트에 인가한다(단계 359). 모든 테스트 포트들이 입력 테스트 포트로서 할당될 때까지 이 절차를 반복함으로써(단계 358), S-파라미터 측정 프로세스가 종료된다.
도 16은 에러 계수의 제1 그룹, 즉 Edi(지향성), Eri(반사 트랙킹), 및 Esi(소스 매치)를 측정하기 위한 구성예를 도시한 블록 다이어그램이다. 참조 "i"는 테스트 포트(입력 테스트 포트) Pi에 테스트 신호가 제공된다는 것을 나타내고, 따라서 에러 계수 Edi, Eri, Esi는 도 16에서 테스트 포트 P1인 입력 테스트 포트 Pi에 관련된다. 이러한 에러 계수들의 의미는 도 12의 플로우차트를 참조하여 설명한 것과 동일하다. 도 16에서, 컬리브레이션 키트(340)가 입력 테스트 포트 Pi에 접속된다. 통상, 컬리브레이션 키트(340)는 도 12를 참조하여 상기 설명한 바와 같이 테스트 포트 Pi의 오픈, 쇼트, 및 로드를 포함하는 적어도 3개의 다른 조건들을 선택할 수 있다.
도 17은 에러 계수의 제2 그룹, 즉 Etij(전송 트랙킹) 및 Elij(로드 매치)를 측정하기 위한 구성예를 도시한 블록 다이어그램이다. 참조 "i"는 테스트 포트(입력 테스트 포트) Pi에 테스트 신호가 제공된다는 것을 나타내고, 참조 "j"는 테스트 포트 Pj가 대응하는 측정 유닛 MUj에 의해 측정되는 인커밍 신호를 수신하는 것을 나타낸다. 이들 에러 계수들의 의미는 도 12의 플로우차트를 참조하여 설명된 것과 동일하다. 그러므로, 도 17에 도시된 바와 같이, 테스트 포트 P1(입력 테스트 포트 Pi) 및 테스트 포트 P2(신호 수신 테스트 포트 Pj)가 서로 접속되고, 측정 유닛 MU1 및 MU2가 수신된 신호를 측정한다. 에러 계수 Etij 및 Elij는 상기 언급한 수학식 5 및 6을 이용하여 얻어진다.
도시하지는 않았지만, 에러 계수 Exij(분리)는 입력 테스트 포트 Pi를 오픈하고, 터미널 저항기에 의해 테스트 포트 Pi를 터미네이션하거나 또는 테스트 포트 Pi를 쇼트 회로화 함으로써 측정된다. 에러 계수 Exij는 특정 입력 테스트 포트 Pi에 대해 동시에 모든 테스트 포트 Pj에 대해 측정될 수 있다. 다른 방법으로는, 에러 계수 Exij는 수신 테스트 포트 Pj를 하나씩 변경함으로써 특정 입력 테스트 포트에 대해 측정될 수 있다.
상기 언급한 에러 계수를 측정하기 위한 동작 절차의 예를 도 18의 플로우차트로 요약하였다. 그러므로, 도 18의 플로우차트의 단계들은 도 15의 플로우차트의 단계(352)의 서브 단계들이다. 테스트 신호가 입력 테스트 포트 Pi에 인가된 경우, 테스트 포트 Pi에 관련된 에러 계수 Edi, Eri, Esi가 측정된다(단계 370).
그리고 나서, 입력 테스트 포트 Pi 및 테스트 포트 Pj(수신 테스트 포트)가 케이블을 통해 접속된다(단계 371). 에러 계수 Etij 및 Elij는 수학식 5 및 6을 이용하여 측정 유닛 MUi 및 MUj에 의해 측정된 전압에 기초하여 측정된다(단계 372). 에러 계수 Etij 및 Elij를 측정한 후에, 프로세스는 에러 계수 Exij의 측정으로 이동한다. 즉, 테스트 포트 Pi 및 Pj가 단선되고(단계 373), 에러 계수 Exij는 수신 테스트 포트 Pj에서의 누설 전압을 측정함으로써 얻어진다(단계 374). 상기 설명한 바와 같이, 에러 계수 Exij를 측정하는 이러한 프로세스는 모든 테스트 포트 Pj에 대해 동시에 수행될 수 있다.
입력 테스트 포트 Pi와 특정 테스트 포트 Pj간의 에러 계수가 얻어진 경우, 프로세스는 특정 테스트 포트 Pj가 최종 테스트 포트인 지 여부를 결정한다(단계 375). 입력 테스트 포트 Pi에 대해 평가되지 않은 다른 테스트 포트가 존재하는 경우, 특정 테스트 포트의 순서는 하나씩, 즉 j=j+1에 의해 증가된다(단계 376). 그러므로, 입력 테스트 포트 Pi와 최종 테스트 포트 Pj간의 에러 계수가 얻어질 때까지 단계 371-376이 반복된다. 특정(수신) 테스트 포트 Pj가 최종 포트, 즉 n번째 테스트 포트인 경우, 입력 테스트 포트 Pi를 위한 컬리브레이션 프로세스가 종료하고, 프로세스는 컬리브레이션의 다음 단계로 진행하여 다음 테스트 포트는 입력 테스트 포트로서 기능한다(도 15의 단계 353, 354)
도 19는 n개의 포트들을 갖는 멀티-포트 디바이스를 테스트하기 위해 테스트 신호가 다음 테스트 포트에 제공되는 경우, 도 14의 멀티-포트 디바이스 분석 장치의 기본 구조예를 도시한 블록 다이어그램이다. 상기 설명한 바와 같이, 컬리브레이션 프로세스 또는 S-파라미터 측정 프로세스에서, 각 테스트 포트는 신호 소스(112)로부터 테스트 신호를 수신하도록 입력 테스트 포트로서 할당되어야 한다. 도 19는 테스트 포트 P2가 테스트 신호를 수신하고 있는 경우를 도시하고 있고, 도 14는 테스트 포트 P1이 테스트 신호를 수신하고 있는 경우를 도시하고 있다.
상기 설명한 바와 같이, n개의 테스트 포트를 갖는 멀티-포트 디바이스 분석 장치(300)의 에러 계수들이 정확하게 얻어질 수 있다. 그러므로, 멀티-포트 DUT를 멀티-포트 디바이스 분석 장치에 접속시킴으로써 DUT의 S-파라미터를 측정하는 경우, 그러한 에러 계수들은 S-파라미터의 계산 프로세스 동안에 제거(보상)될 수 있다. 결과적으로, n 포트 DUT(40)의 S-파라미터는 매우 정확하게 얻어질 수 있다. 그러한 계산 프로세스를 달성하기 위한 등식의 예가 수학식 9에 도시되어 있다.
여기에서 i≠j에 대해 bij=(Sijm-Exij)/Etij이고 aij=Elijbij, i=j에 대해서는 bij=(Sijm-Edi)/Eri이고 aij=1+Esibij이며, Sijm은 에러를 포함하는 측정된 S-파라미터를 나타낸다.
본 발명의 멀티-포트 디바이스 분석 장치(300)가 멀티-포트 DUT의 모든 포트를 접속할 수 있는 포트들의 개수를 구비하고 있으므로, DUT가 완전히 접속된 경우, 분석 장치와 DUT간의 접속을 변경할 필요가 없다. 또한, 각 테스트 포트(DUT로부터 신호 수신을 위함)에서, 멀티-포트 분석 장치에 터미널 저항기가 제공되고, 컬리브레이션 스테이지 및 S-파라미터 측정 스테이지 둘 다에 각각의 터미널 저항기가 포함된다. 그러므로, 터미널 저항기가 이상적인 값으로부터 벗어나는 경우라도 터미널 저항기의 정확한 값을 알고만 있으면, 정확한 측정을 수행할 수 있다.
도 20은 3포트 디바이스를 측정하기 위한 멀티-포트 디바이스 분석 장치의 제3 실시예의 기본 구조를 도시한 블록 다이어그램이다. 본 실시예에서, 멀티-포트 디바이스 분석 장치는 2포트 네트워크 분석기(410) 및 3포트 테스트 셋트(430)의 조합이다. 도 20에서, 네트워크 분석기(410)는 신호 소스(12), 스위프 컨트롤러(22), 2개의 측정 유닛(14, 16), 측정 컨트롤러(24), 디스플레이(26), 및 컨트롤러(28)를 포함한다. 신호 소스(12)는 스위프 컨트롤러(22)의 제어 하에서 사인파 테스트 신호를 생성한다. 3포트 디바이스(DUT, 40)를 테스트하는 경우, 테스트 셋트(430)내의 스위치(32)에 의해 선택된 DUT(40)의 한 포트에 테스트 신호가 제공된다.
측정 컨트롤러(24)는 전체 분석 장치의 에러 계수를 결정하는 컬리브레이션 절차를 수행하고, 테스트 중인 디바이스의 S-파라미터를 높은 정확성으로 얻도록 에러 계수를 보상하는 것을 포함하는 네트워크 분석기(410)의 전체 동작을 제어한다. 디스플레이(26)는 다양한 측정 조건 및 테스트 파라미터의 측정 결과를 도시한다. 컨트롤러(28)는 장치의 오퍼레이터와의 인터페이스로서 기능하는 여러 가지 키, 스위치 및 포인팅 디바이스를 포함한다.
테스트 셋트(430)는 스위치(32), 3개의 지향성 브릿지(지향성 커플러, 34, 36, 38), 3개의 테스트 포트(44, 46, 48), 스위치(150), 및 터미널 저항기(152)를 포함한다. 테스트 중인 디바이스(DUT, 40)의 3개 포트는 케이블(11)을 통해 대응하는 테스트 포트에 접속된다. 스위치(32)는 신호 소스(12)로부터 테스트 포트(44, 46, 48) 중의 하나, 즉 DUT(40)의 포트(터미널) 중의 하나로 테스트 신호를 선택적으로 제공한다.
지향성 브릿지(34, 36, 38)는 대응하는 테스트 포트, 즉 DUT(40)의 포트로부터의 신호를 검출하여 대응하는 2개의 측정 유닛(14, 16)으로 전송한다. 네트워크 분석기(410)가 단지 2개의 측정 유닛(14, 16)만을 가지고 있으므로, 지향성 브릿지의 하나로부터의 신호는 터미널 저항기(152)에 제공된다. 그러한 선택은 스위치(150)에 의해 수행된다. 터미널 저항기(152)는 분석 장치(및 DUT)의 정규화된(특성) 임피던스, 즉 통상 50Ω으로 설정된다.
도 21은 도 20의 분석 장치의 측정 모드를 도시한 테이블이다. 이 테이블은 테스트 셋트(430)의 어느 테스트 포트가 테스트 신호를 DUT(40)에 전송하는 지, 어는 테스트 포트가 DUT로부터의 신호를 측정 유닛에 전송하는지, 및 어느 테스트 포트가 터미널 저항기(152)에 접속되는지에 관한 것을 도시하고 있다. 예를 들면, 모드 "a"에서, 테스트 포트(44)는 테스트 신호를 DUT에 입력하고 DUT로부터 반사된 신호를 측정 유닛(14)에 전송하는 신호 소스 "S"로서 기능한다. 테스트 포트(46)는 수신된 신호를 측정 유닛(16)에 전송하는 수신기 "R"로서 기능하고, 테스트 포트(48)는 터미널 저항기(152)를 통해 DUT의 대응하는 포트를 터미네이션하는 로드 "L"로서 기능한다. 그러므로, DUT(40)의 S-파라미터 S11, S21, S31은 모드 "a" 및 "b"에서 측정되고, DUT(40)의 S-파라미터 S12, S22, S32는 모드 "c" 및 "d"에서 측정되며, DUT(40)의 S-파라미터 S13, S23, S33은 모드 "e" 및 "f"에서 측정된다.
도 22 내지 24의 신호 플로우 그래프를 참조하여, 도 21의 테이블의 측정 모드 a-f와 관련된 에러 조건(계수)을 이하에 설명한다. 도 22a는 도 21의 테이블에서 "S"로 지정되는 테스트 포트에 대한 신호 플로우 모델을 도시하고 있고, 도 22b는 도 21의 테이블에서 "R"로 지정되는 테스트 포트에 대한 신호 플로우 모델을 도시하고 있다. 테스트 포트(44, 46, 48)의 각각은 2개의 노드, 즉 도 22a의 노드(50, 52), 및 도 22b의 노드(54, 56)에 의해 지정된다. 도 22a 및 22b의 에러항들이 도 10a 및 도 10b의 것들과 동일하므로, 추가적인 설명은 생략한다.
도 23은 테스트 포트가 테스트 셋트(430)의 터미널 저항기(152)에 접속되는 경우, 도 21의 테이블에서 "L"로 지정되는 테스트 포트에 대한 신호 플로우 그래프이다. 터미널 저항기(152)는 완전할 수 없을 수도 있으므로, DUT(40)로부터의 신호 일부는 테스트 포트(에러 계수 Ez)로 다시 반사될 것이다.
도 24는 도 21의 측정 모드 "a"에서 DUT가 테스트 셋트(430)에 접속되는 경우의 신호 플로우 그래프이다. 3포트 DUT(40)에 대해, 9개의 파라미터 S11, S12, S13, S21, S22, S23, S31, S32, S33이 정의되고, 각 파라미터는 복소수에 의해 표현되는 크기 비이다. 이들 S-파라미터는 기술계에 주지되어 있고, 도 11을 참조하여 이전에 설명되었다. 도 20의 멀티-포트 분석 장치에서, 모든 S-파라미터들은 측정 모드 a-f를 통해 측정 유닛에 의해 전압을 측정함으로써 얻어질 수 있다.
도 25는 본 발명의 멀티-포트(3포트) 분석 장치의 컬리브레이션 프로세스를 도시한 플로우 다이어그램이다. 컬리브레이션 프로세스 동안에, DUT(40)는 분석 장치의 테스트 포트로부터 단선된다. 도 26은 DUT(40)가 단선된 경우, 컬리브레이션 프로세스에서 분석 장치의 신호 플로우 그래프를 도시하고 있다. 도 25의 컬리브레이션 절차는 도 12와 유사하므로, 이하에 간단하게 설명한다.
컬리브레이션 프로세스가 개시되는 경우(단계 600), 스위치(32)가 측정 모드 중 하나를 선택한다(단계 601). 에러 계수 Ex를 측정하기 위해, 테스트 포트 a(테스트 포트(44))가 오픈되고, 테스트 신호가 테스트 포트 a에 제공된다(단계 602). 측정 유닛(16)은 에러 계수 Ex를 측정한다(603).
에러 계수 Ed, Es 및 Er을 결정하기 위해, 테스트 포트 a의 오픈 회로를 유지함으로써, 측정 유닛(14)은 수신된 신호를 측정한다(단계 604). 테스트 포트 a가 쇼트 회로화되고(단계 605), 측정 유닛(14)이 수신된 신호를 측정한다(단계 606). 테스트 포트 a는 터미널(정규화된) 저항기에 의해 터미네이션되고(단계 607), 측정 유닛(14)은 수신된 신호를 측정한다(단계 608). 상기 절차에서 얻어진 수학식 1, 2, 및 3의 해를 구함으로써, 에러 계수 Ed, Es, 및 Er이 결정된다(단계 609).
도 25의 컬리브레이션 프로세스는 에러 계수 Et 및 El을 결정하는 단계로 진행한다. 테스트 포트 a(테스트 포트(44))와 테스트 포트 b(테스트 포트(46))가 함께 접속되고(단계 610), 측정 유닛(16)이 수신된 신호 전압을 측정한다(단계 611). 계수 Ed, Es, 및 Er과 측정된 전압을 수학식 5 및 6에 적용함으로써, 에러 계수 Et 및 El이 결정된다(단계 612).
단계 610 내지 612와 동일한 절차에 의해, 에러 계수 Ez도 결정될 수 있다. 테스트 포트 a(테스트 포트(44))와 테스트 포트 c(테스트 포트(48))가 함께 접속되고(단계 613), 측정 유닛(14)이 전압 VR11을 측정한다(단계 614). 이러한 조건하에서, 측정 유닛(14)에 의해 측정된 전압이 수학식 10과 같이 표현된다.
프로세스는 상기 얻어진 에러 계수 Ed, Es, 및 Er을 수학식 10에 적용하고, 테스트 포트 c(테스트 포트(48))에 관련된 에러 계수 Ez가 결정될 수 있다(단계 615).
그리고 나서, 프로세스는 에러 계수가 결정되지 않은 잔여 측정이 있는지 여부에 관해 질문하고(단계 616), 아직 컬리브레이션되지 않은 모드가 존재하는 경우, 프로세스는 단계 601로 되돌아가 측정 모드 "b-f"에 대한 모든 에러 조건들이 수집될 때까지 단계 601 내지 605의 절차를 반복한다. 그리고 나서 컬리브레이션 프로세스가 종료한다.
상술한 바와 같이, 모든 측정 모드에 대한 3포트 디바이스 분석 장치의 에러 계수들이 얻어질 수 있다. 그러므로, DUT를 장치에 접속함으로써 DUT의 S-파라미터를 측정하는 경우, S-파라미터의 계산 프로세스 동안에 그러한 에러 계수들이 제거(보상)될 수 있다. 결과적으로, 3포트 DUT의 S-파라미터들이 매우 정확하게 얻어질 수 있다.
또한, 본 발명의 3포트 디바이스 분석 장치에서, DUT가 완전히 접속된 경우, 분석 장치와 DUT간의 접속을 변경할 필요가 없다. 또한, 3포트 분석 장치는 DUT의 3개 포트들 중의 하나를 터미네이션하기 위한 터미널 저항기(152)를 구비하고, 컬리브레이션 스테이지 및 S-파라미터 측정 스테이지 모두에 동일한 터미널 저항기(152)가 포함된다. 그러므로, 터미널 저항기가 이상적인 값으로부터 벗어나는 경우라도 정확한 측정을 수행할 수 있다.
본 발명의 상기 설명에서, 다양한 변경이 가능하다. 예를 들면, 에러 계수 Ed, Es, Er은 3개의 조건, 즉 오픈, 쇼트, 및 로드를 이용하여 결정된다. 그러나, 주지의 반사 계수 S11의 다른 터미널 저항기에 의해 테스트 포트를 터미네이션하는 것과 같은 다른 조건들도 가능하다. 또한, 에러 계수 Et 및 El을 결정하는 경우, 2개의 테스트 포트들간의 접속이 이상적이어야 할 필요는 없다, 즉 전송 계수가 1보다 작을 수도 있다. 이들 다른 조건들은 에러 계수의 계산시 수학식 1 내지 10과 조합되어야 한다는 것만 필요하다.
상기 설명에서는 양호한 실시예만을 구체적으로 도시하고 설명했지만, 이하의 청구의 범위에 기재된 본 발명의 사상과 의도된 범주를 벗어나지 않고서도 본 발명을 여러 가지로 변형 및 변화시켜 실시할 수 있다는 것은 자명하다.

Claims (22)

  1. 복수의 터미널을 구비하는 멀티-포트 디바이스를 테스트하기 위한 멀티-포트 디바이스 분석 장치로서,
    테스트 중인 멀티-포트 디바이스(멀티-포트 DUT; multi-port device under test)의 터미널들 중 하나에 테스트 신호를 제공하기 위한 신호 소스;
    상기 멀티-포트 DUT의 모든 터미널을 대응하는 테스트 포트에 접속하기 위한 4개 이상의 테스트 포트 - 상기 테스트 포트의 전체 개수는 상기 멀티-포트 DUT의 전체 터미널 개수보다 크거나 같음 -;
    상기 테스트 포트와 일대일 관계로 제공되며, 상기 멀티-포트 DUT의 상기 대응하는 터미널에 접속된 상기 대응하는 테스트 포트로부터의 신호를 측정하기 위한 4개 이상의 측정 유닛;
    상기 복수의 측정 유닛에 의해 상기 테스트 포트로부터 상기 신호의 측정에 관련된 기준 데이터를 얻기 위해 상기 테스트 신호를 측정하는 기준 신호 측정 유닛;
    각각이 상기 테스트 포트 중 하나에 할당되는 복수의 터미널 저항기 - 상기 터미널 저항기 각각의 일 단부는 접지에 접속되어 있음 -; 및
    상기 신호 소스와 상기 테스트 포트 사이에 구비되며, 상기 테스트 신호를 상기 테스트 포트중의 하나(입력 테스트 포트)에 선택적으로 제공하고, 상기 터미널 저항기를 상기 입력 테스트 포트로부터 단선시키면서 상기 터미널 저항기를 상기 나머지 다른 테스트 포트에 접속시키는 스위치 수단
    을 포함하고,
    상기 모든 테스트 포트가 상기 입력 테스트 포트로서 할당될 때까지 상기 스위치 수단에 의해 상기 테스트 포트의 선택을 변경시키면서, 상기 테스트 포트와 상기 멀티-포트 DUT의 상기 터미널간의 접속을 변경시키지 않고, 상기 멀티-포트 DUT의 파라미터를 획득하는 멀티-포트 디바이스 분석 장치.
  2. 제1항에 있어서,
    상기 멀티-포트 DUT의 상기 파라미터를 측정하기 전에 상기 멀티-포트 DUT를 접속시키지 않고 상기 멀티-포트 디바이스 분석 장치의 에러 계수를 획득하기 위한 수단; 및
    상기 멀티-포트 DUT의 모든 포트를 상기 멀티-포트 디바이스 분석 장치의 상기 대응하는 테스트 포트에 접속하는 경우 상기 멀티-포트 DUT의 상기 파라미터를 측정하고, 상기 측정된 값을 계산하고 상기 측정된 파라미터의 상기 에러 계수를 보상하여 상기 멀티-포트 DUT의 실제 파라미터(true parameters)를 획득하는 수단
    을 더 포함하는 멀티-포트 디바이스 분석 장치.
  3. 제2항에 있어서, 상기 에러 계수를 획득하기 위한 수단은, 소정 컬리브레이션 조건(calibration conditions)을 상기 입력 테스트 포트에 제공하면서 상기 테스트 신호를 상기 입력 테스트 포트에 선택적으로 제공하는 상기 스위치 수단을 액티베이트시키고, 상기 입력 테스트 포트로부터의 신호를 상기 대응하는 측정 유닛으로 측정함으로써 상기 입력 테스트 포트의 상기 에러 계수를 획득하는 멀티-포트 디바이스 분석 장치.
  4. 제2항에 있어서, 상기 에러 계수를 획득하기 위한 수단은, 소정의 컬리브레이션 조건을 상기 입력 테스트 포트 및/또는 특정 테스트 포트에 제공하면서 상기 테스트 신호를 상기 입력 테스트 포트에 선택적으로 제공하는 상기 스위치 수단을 액티베이트시키고, 상기 입력 테스트 포트 및 상기 특정 테스트 포트로부터의 신호를 상기 대응하는 측정 유닛으로 측정함으로써 상기 입력 테스트 포트와 상기 특정 테스트 포트간의 상기 에러 계수를 획득하는 멀티-포트 디바이스 분석 장치.
  5. 제2항에 있어서, 상기 에러 계수를 획득하기 위한 수단은, 상기 모든 테스트 포트가 상기 입력 테스트 포트로서 할당될 때까지 상기 에러 계수를 측정하면서 상기 입력 테스트 포트를 순차적으로 변경하기 위한 상기 스위치 수단을 액티베이트시키는 멀티-포트 디바이스 분석 장치.
  6. 제2항에 있어서, 상기 에러 계수는 상기 입력 테스트 포트로부터 특정 테스트 포트로의 누설 신호와 관련된 제1 에러 계수, 상기 입력 테스트 포트로부터의 반사 신호와 관련된 제2 에러 계수, 및 상기 입력 테스트 포트와 상기 특정 테스트 포트간의 전송 신호와 관련된 제3 에러 계수를 포함하는 멀티-포트 디바이스 분석 장치.
  7. 제2항에 있어서, 상기 에러 계수를 획득하기 위한 수단은 상기 입력 테스트 포트 및/또는 특정 테스트 포트에 소정의 컬리브레이션 조건을 제공하고, 상기 소정의 컬리브레이션 조건은 상기 테스트 포트의 "오픈(open)", "쇼트(short)", 및 "로드(load)"를 포함하는 멀티-포트 디바이스 분석 장치.
  8. 제1항에 있어서, 상기 멀티-포트 DUT의 상기 파라미터는 상기 멀티-포트 DUT의 스캐터링(scattering) 파라미터(S-파라미터)를 포함하는 멀티-포트 디바이스 분석 장치.
  9. 제1항에 있어서, 상기 터미널 저항기의 각각은 상기 멀티-포트 디바이스 분석 장치 및 상기 멀티-포트 DUT의 특성 임피던스로 설정되는 멀티-포트 디바이스 분석 장치.
  10. 제1항에 있어서, 상기 테스트 포트의 전체 개수는 4 이상인 멀티-포트 디바이스 분석 장치.
  11. 4개 이상의 테스트 포트를 구비한 멀티-포트 디바이스 분석 장치를 이용하여 멀티-포트 디바이스의 파라미터를 측정하기 위한 방법으로서,
    (a) 상기 테스트 중인 멀티-포트 디바이스(멀티-포트 DUT)를 상기 멀티-포트 디바이스 분석 장치의 테스트 포트에 접속시키지 않고 상기 멀티-포트 디바이스 분석 장치의 에러 계수를 획득하는 단계;
    (b) 상기 멀티-포트 DUT의 모든 포트를 상기 멀티-포트 디바이스 분석 장치의 대응하는 테스트 포트에 접속하는 단계;
    (c) 선택된 테스트 포트(입력 테스트 포트)를 통해 상기 멀티-포트 DUT의 포트들 중 하나에 테스트 신호를 제공하고, 상기 멀티-포트 디바이스 분석 장치에 제공된 터미널 저항기를 통해 상기 멀티-포트 DUT의 나머지 포트를 터미네이션(termination)시키는 단계;
    (d) 상기 멀티-포트 디바이스 분석 장치의 상기 대응하는 테스트 포트를 통한 상기 멀티-포트 DUT의 상기 포트로부터의 신호를 대응하는 측정 유닛에 의해 측정하는 단계; 및
    (e) 상기 모든 테스트 포트가 상기 입력 테스트 포트로서 할당될 때까지 상기 테스트 포트의 선택을 순차적으로 변경하면서 상기 멀티-포트 디바이스 분석 장치의 테스트 포트와 상기 멀티-포트 DUT간의 접속을 변경하지 않고서 상기 멀티-포트 DUT의 파라미터를 획득하기 위해 상기 단계 (c) 및 (d)를 반복하는 단계
    를 포함하는 멀티-포트 디바이스의 파라미터 측정 방법.
  12. 제11항에 있어서, 상기 멀티-포트 디바이스 분석 장치의 상기 에러 계수를 획득하는 상기 단계 (a)는, 소정의 컬리브레이션 조건을 상기 테스트 신호 포트에 제공하면서 상기 테스트 포트 중 하나(테스트 신호 포트)에 상기 테스트 신호를 선택적으로 제공하고, 상기 테스트 신호 포트로부터의 신호를 측정함으로써 상기 테스트 신호 포트의 상기 에러 계수를 획득하는 프로세스를 포함하는 멀티-포트 디바이스의 파라미터 측정 방법.
  13. 제11항에 있어서, 상기 멀티-포트 디바이스 분석 장치의 상기 에러 계수를 획득하는 상기 단계 (a)는, 소정의 컬리브레이션 조건을 상기 테스트 신호 포트 및/또는 특정 테스트 포트에 제공하면서 상기 테스트 포트 중 하나(테스트 신호 포트)에 상기 테스트 신호를 선택적으로 제공하고, 상기 테스트 신호 포트 및 상기 특정 테스트 포트로부터의 신호를 측정함으로써 상기 테스트 신호 포트 및 상기 특정 테스트 포트의 상기 에러 계수를 획득하는 프로세스를 포함하는 멀티-포트 디바이스의 파라미터 측정 방법.
  14. 제11항에 있어서, 상기 멀티-포트 디바이스 분석 장치의 상기 에러 계수를 획득하는 상기 단계 (a)는, 상기 모든 테스트 포트가 상기 테스트 신호 포트로서 할당될 때까지 상기 에러 계수를 측정하면서 테스트 신호 포트의 선택을 순차적으로 변경시키는 프로세스를 포함하는 멀티-포트 디바이스의 파라미터 측정 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR10-2001-7009897A 1999-02-05 2000-02-07 멀티-포트 디바이스 분석 장치와 방법 및 그 컬리브레이션방법 KR100522638B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00029265 1999-02-05
JP2926599 1999-02-05
JP10287499 1999-04-09
JPJP-P-1999-00102874 1999-04-09
JPJP-P-1999-00141092 1999-05-21
JP14109299 1999-05-21

Publications (2)

Publication Number Publication Date
KR20010108174A KR20010108174A (ko) 2001-12-07
KR100522638B1 true KR100522638B1 (ko) 2005-10-20

Family

ID=27286492

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2000-0005583A KR100456493B1 (ko) 1999-02-05 2000-02-07 다중 포트 디바이스 분석 장치와 방법, 및 그 교정 방법
KR10-2001-7009897A KR100522638B1 (ko) 1999-02-05 2000-02-07 멀티-포트 디바이스 분석 장치와 방법 및 그 컬리브레이션방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR10-2000-0005583A KR100456493B1 (ko) 1999-02-05 2000-02-07 다중 포트 디바이스 분석 장치와 방법, 및 그 교정 방법

Country Status (5)

Country Link
US (1) US6421624B1 (ko)
KR (2) KR100456493B1 (ko)
CN (2) CN1255961C (ko)
DE (2) DE10004628B4 (ko)
WO (1) WO2000046612A1 (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6571187B1 (en) * 2000-02-09 2003-05-27 Avaya Technology Corp. Method for calibrating two port high frequency measurements
WO2002023212A1 (en) * 2000-09-18 2002-03-21 Agilent Technologies, Inc. Method and apparatus for linear characterization of multiterminal single-ended or balanced devices
US6920407B2 (en) * 2000-09-18 2005-07-19 Agilent Technologies, Inc. Method and apparatus for calibrating a multiport test system for measurement of a DUT
DE10106254B4 (de) * 2001-02-10 2006-12-07 Rohde & Schwarz Gmbh & Co. Kg Verfahren zur Fehlerkorrektur durch De-embedding von Streuparametern, Netzwerkanalysator und Schaltmodul
JP2002323524A (ja) * 2001-04-25 2002-11-08 Advantest Corp 回路網解析装置
JP3610937B2 (ja) * 2001-09-07 2005-01-19 株式会社村田製作所 ネットワークアナライザ、およびこのネットワークアナライザによる測定方法、並びにこのネットワークアナライザを備える部品選別装置
JP2003130904A (ja) 2001-10-19 2003-05-08 Agilent Technologies Japan Ltd パラメータの補正条件の表示方法、および、パラメータの補正条件を表示するためのプログラムを記録した記録媒体
GB2382662B (en) * 2001-11-29 2003-12-10 Univ Cardiff High frequency circuit analyzer
WO2003087856A1 (fr) * 2002-04-17 2003-10-23 Advantest Corporation Analyseur de reseau, procede d'analyse de reseau, correcteur automatique, procede de correction, programme, et support d'enregistrement
US6895343B2 (en) * 2002-07-12 2005-05-17 Agilent Technologies, Inc. System and method for measuring essential power amplification functions
DE60222763T2 (de) * 2002-08-05 2008-07-03 Alcatel Lucent Teilnehmeranschlusslokalisierung in einem Teilnehmeranschluss auf der Basis von Messungen des Reflexionszeitbereichs
ATE321273T1 (de) * 2002-10-18 2006-04-15 Cit Alcatel Signalvorverarbeitung zur bestimmung der eigenschaften einer übertragungsleitung
US6853198B2 (en) * 2002-11-14 2005-02-08 Agilent Technologies, Inc. Method and apparatus for performing multiport through-reflect-line calibration and measurement
WO2004049564A1 (ja) * 2002-11-27 2004-06-10 Advantest Corporation 電力供給装置、方法、プログラム、記録媒体、ネットワークアナライザおよびスペクトラムアナライザ
FR2848302B1 (fr) * 2002-12-10 2005-05-27 Thales Sa Procede de calibration d'une source hyperfrequence
US6965241B1 (en) * 2003-10-07 2005-11-15 Agilent Technologies, Inc. Automated electronic calibration apparatus
US7248058B2 (en) * 2003-10-17 2007-07-24 Clarridge Ronald P Testing and calibration device with diagnostics
US9244111B2 (en) * 2003-10-17 2016-01-26 Ronald P. Clarridge Amperage/voltage loop calibrator with loop diagnostics
US7013229B2 (en) * 2003-11-13 2006-03-14 Agilent Technologies, Inc. Obtaining calibration parameters for a three-port device under test
US7805265B2 (en) * 2004-05-14 2010-09-28 Panasonic Corporation Method and apparatus for measuring electric circuit parameters
WO2007014280A2 (en) * 2005-07-25 2007-02-01 University Of Florida Research Foundation, Inc. System, device, and methods for embedded s-parameter measurement
US7521939B2 (en) * 2005-12-22 2009-04-21 Anritsu Company Circuits to increase VNA measurement bandwidth
US7831222B1 (en) 2006-02-24 2010-11-09 Clear Channel Management Services, Inc. Method and apparatus for improving the isolation characteristics of HD radio combiners
KR100695437B1 (ko) 2006-04-13 2007-03-16 주식회사 하이닉스반도체 멀티 포트 메모리 소자
KR100695436B1 (ko) * 2006-04-13 2007-03-16 주식회사 하이닉스반도체 직렬 입/출력 인터페이스를 가진 멀티 포트 메모리 소자 및그의 동작 모드 제어방법
GB0608405D0 (en) * 2006-04-28 2006-06-07 Ibm Optimisation of the selection of storage device ports
DE102007018096A1 (de) * 2007-04-17 2008-10-23 Rohde & Schwarz Gmbh & Co. Kg Verfahren zur Ermittlung von Zeitunterschieden zwischen durch zumindest zwei gekoppelte Messgeräte gemessenen Signalen sowie Messsystem und entsprechende Umschaltvorrichtung
US20090072838A1 (en) * 2007-09-14 2009-03-19 Ewan William Shepherd Multi-port switching apparatus, device testing system and method of testing therefor
US8378693B2 (en) * 2008-10-27 2013-02-19 National Instruments Corporation Vector network analyzer (VNA) on a chip
CN101783745B (zh) * 2009-01-21 2012-03-14 环旭电子股份有限公司 复数网络端口测试系统及方法
JP5463781B2 (ja) 2009-08-03 2014-04-09 富士通株式会社 パラメータ算出装置、シミュレーション装置およびパラメータ算出プログラム
CN102213754A (zh) * 2010-04-01 2011-10-12 鸿富锦精密工业（深圳）有限公司 时域反射仪校正系统及方法
US8707113B1 (en) * 2011-01-25 2014-04-22 Agilent Technologies, Inc. Method for modeling a device and generating test for that device
CN102183722B (zh) * 2011-02-28 2014-03-05 华为技术有限公司 芯片
GB2489941A (en) * 2011-04-11 2012-10-17 Melexis Tessenderlo Nv Fault detection in difference measurement circuit-based sensors by changing the read-out configuration
US9304148B2 (en) * 2012-10-23 2016-04-05 Tektronix, Inc. Internal chirp generator with time aligned acquisition in a mixed-domain oscilloscope
US8934849B2 (en) * 2013-03-08 2015-01-13 Litepoint Corporation System and method for confirming radio frequency (RF) signal connectivity with device under test (DUT)
CN104142436B (zh) * 2013-05-07 2016-10-26 上海华虹宏力半导体制造有限公司 三端口射频器件的测试结构及测试方法
US20150084656A1 (en) * 2013-09-25 2015-03-26 Tektronix, Inc. Two port vector network analyzer using de-embed probes
CN103605063B (zh) * 2013-10-23 2016-04-27 上海华力微电子有限公司 测试多端口器件的端口错误值反馈系统和方法
CN103605094B (zh) * 2013-11-15 2016-04-27 中国电子科技集团公司第四十一研究所 一种多端口矢量网络分析仪简化校准方法
US9086376B1 (en) * 2014-01-15 2015-07-21 Keysight Technologies, Inc. Automatic fixture removal using one-port measurement
CN104967494B (zh) * 2015-04-30 2018-05-11 华为技术有限公司 一种测试方法、设备和系统
US10191098B2 (en) * 2015-07-13 2019-01-29 Rohde & Schwarz Gmbh & Co. Kg Electronic measurement device and method for operating an electronic measurement device
CN105634640B (zh) * 2015-12-31 2018-04-17 武汉凡谷电子技术股份有限公司 Tdd同步开关的实现方法及装置
KR101723945B1 (ko) 2016-09-07 2017-04-06 주식회사 이노솔루텍 스위칭 장치용 포트 정보 표시장치
US10782348B2 (en) * 2017-03-10 2020-09-22 Keithley Instruments, Llc Automatic device detection and connection verification
CN109212307B (zh) * 2017-06-30 2020-12-18 致茂电子(苏州)有限公司 信号量测装置与信号量测方法
CN107612632A (zh) * 2017-09-14 2018-01-19 泰州赛宝工业技术研究院有限公司 一种多端口无线通信测试仪校准方法
CN108766156B (zh) * 2018-08-20 2023-12-08 泰若五号(宿州)智能制造有限公司 一种基于zigbee通信的便携式模电实验教学系统
US10890609B2 (en) * 2018-10-15 2021-01-12 Rohde & Schwarz Gmbh & Co. Kg Signal source, test system and method for testing a device under test
CN110456184B (zh) * 2019-07-17 2021-05-18 广东纳睿雷达科技股份有限公司 一种一分多端口网络测量方法、系统、装置及存储介质
CN112489715B (zh) * 2020-12-01 2023-01-24 西安紫光国芯半导体有限公司 Zq校准方法、装置、存储器芯片及存储介质
CN115356541B (zh) * 2022-07-04 2023-09-05 广东健博通科技股份有限公司 多端口天线散射参数测量方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578932A (en) * 1993-05-24 1996-11-26 Atn Microwave, Inc. Method and apparatus for providing and calibrating a multiport network analyzer
US5748506A (en) * 1996-05-28 1998-05-05 Motorola, Inc. Calibration technique for a network analyzer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2196745B (en) * 1986-10-21 1990-05-16 Marconi Instruments Ltd Test arrangement
DE4332273C2 (de) * 1992-12-12 1997-09-25 Rohde & Schwarz Verfahren zum Kalibrieren eines Netzwerkanalysators
DE4435559A1 (de) * 1994-10-05 1996-04-11 Holger Heuermann Verfahren zur Durchführung elektrischer Präzisionsmessungen mit Selbstkontrolle
US5548538A (en) * 1994-12-07 1996-08-20 Wiltron Company Internal automatic calibrator for vector network analyzers
US6147501A (en) * 1997-08-26 2000-11-14 Hewlett-Packard Company Automatic calibration of a network analyzer
US6268735B1 (en) * 1999-06-04 2001-07-31 Teradyne, Inc. Noise source module for microwave test systems

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578932A (en) * 1993-05-24 1996-11-26 Atn Microwave, Inc. Method and apparatus for providing and calibrating a multiport network analyzer
US5748506A (en) * 1996-05-28 1998-05-05 Motorola, Inc. Calibration technique for a network analyzer

Also Published As

Publication number Publication date
KR20010108174A (ko) 2001-12-07
KR20000062525A (ko) 2000-10-25
DE10083909T1 (de) 2002-01-10
CN1255961C (zh) 2006-05-10
KR100456493B1 (ko) 2004-11-10
CN1339114A (zh) 2002-03-06
DE10004628B4 (de) 2005-03-17
DE10004628A1 (de) 2000-09-14
CN1157607C (zh) 2004-07-14
CN1264227A (zh) 2000-08-23
US6421624B1 (en) 2002-07-16
WO2000046612A1 (en) 2000-08-10

Similar Documents

Publication Publication Date Title
KR100522638B1 (ko) 멀티-포트 디바이스 분석 장치와 방법 및 그 컬리브레이션방법
US6882160B2 (en) Methods and computer program products for full N-port vector network analyzer calibrations
Marks Formulations of the basic vector network analyzer error model including switch-terms
US6397160B1 (en) Power sensor module for microwave test systems
US6268735B1 (en) Noise source module for microwave test systems
US6188968B1 (en) Removing effects of adapters present during vector network analyzer calibration
US6853198B2 (en) Method and apparatus for performing multiport through-reflect-line calibration and measurement
US6836743B1 (en) Compensating for unequal load and source match in vector network analyzer calibration
KR100538405B1 (ko) 개선된 정확도를 갖춘 자동화된 마이크로웨이브 테스트시스템
US5784299A (en) Method for measuring electronic devices under test with a network analyzer
US6081125A (en) Network analyzer
GB2426067A (en) Power calibration for a multi-port vector network analyser
GB2273364A (en) A method of calibrating a network analyser
US8126670B2 (en) Method and device for calibrating a network analyzer for measuring at differential connections
US7359814B1 (en) Multi-port analysis apparatus and method and calibration method thereof
US4808912A (en) Six-port reflectometer test arrangement and method including calibration
US7002335B2 (en) Method for measuring a three-port device using a two-port vector network analyzer
US5313166A (en) Method of calibrating a network analyzer
US6347382B1 (en) Multi-port device analysis apparatus and method
US6965241B1 (en) Automated electronic calibration apparatus
US7113891B2 (en) Multi-port scattering parameter calibration system and method
EP0234111B1 (en) Six-port reflectometer test arrangement
JP2001272428A (ja) ネットワークアナライザ、ネットワーク分析方法およびネットワーク分析プログラムを記録した記録媒体
Heuermann et al. Results of network analyzer measurements with leakage errors-corrected with direct calibration techniques
US20240019471A1 (en) Calibration system and calibration method for a vector network analyzer with a remote vector analyzer frontend

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091009

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee