KR20000062525A - 다중 포트 디바이스 분석 장치와 방법, 및 그 교정 방법 - Google Patents

다중 포트 디바이스 분석 장치와 방법, 및 그 교정 방법 Download PDF

Info

Publication number
KR20000062525A
KR20000062525A KR1020000005583A KR20000005583A KR20000062525A KR 20000062525 A KR20000062525 A KR 20000062525A KR 1020000005583 A KR1020000005583 A KR 1020000005583A KR 20000005583 A KR20000005583 A KR 20000005583A KR 20000062525 A KR20000062525 A KR 20000062525A
Authority
KR
South Korea
Prior art keywords
port
test
dut
signal
ports
Prior art date
Application number
KR1020000005583A
Other languages
English (en)
Other versions
KR100456493B1 (ko
Inventor
나까야마요시까즈
와가따히로따까
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=27286492&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20000062525(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20000062525A publication Critical patent/KR20000062525A/ko
Application granted granted Critical
Publication of KR100456493B1 publication Critical patent/KR100456493B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

다중 포트 디바이스 분석 장치는 개선된 효율성 및 정확도로 셋 이상의 다중 포트 디바이스를 분석할 수 있다. 다중 포트 디바이스 분석 장치는 테스트중인 상기 다중 포트 디바이스(DUT)의 단자중 하나에 테스트 신호를 제공하기 위한 신호원; 다중 포트 DUT의 모든 단자를 대응하는 테스트 포트에 접속시키기 위한 복수의 테스트 포트; 상기 다중 포트 DUT의 대응하는 단자에 접속된 상기 대응하는 테스트 포트로부터의 신호를 측정하기 위한 복수의 측정 유닛; 상기 복수의 측정 유닛에 의해 상기 테스트 포트로부터의 신호의 측정에 관련된 기준 데이타를 구하기 위해 테스트 신호를 측정하기 위한 기준 신호 측정 유닛; 상기 테스트 포트중 하나에 각각 할당되어 있는 복수의 단자 저항; 및 상기 테스트 포트(입력 테스트 포트)중 하나에 상기 테스트 신호를 선택적으로 제공하고, 상기 입력 테스트 포트로부터 상기 단자 저항을 비접속시키는 한편 상기 단자 저항을 다른 모든 테스트 포트에 접속시키는 스위치 수단을 포함하되, 상기 테스트 포트 모두가 상기 입력 테스트 포트로서 할당될 때까지 상기 스위치 수단에 의해 상기 테스트 포트의 선택을 변경시키면서, 상기 테스트 포트 및 상기 DUT의 단자 간의 접속을 변경시키지 않고 상기 다중 포트 DUT의 파라미터가 구해지는 것을 특징으로 한다.

Description

다중 포트 디바이스 분석 장치와 방법, 및 그 교정 방법{MULTI-PORT DEVICE ANALYSIS APPARATUS AND METHOD AND CALIBRATION METHOD THEREOF}
본 발명은 3개 이상의 단자(포트)를 갖는 다중 포트 디바이스의 특성을 분석하기 위한 다중 포트 디바이스 장치 및 방법에 관한 것으로, 특히 테스트 중인 다중 포트 디바이스와 분석 장치 간의 접속을 변경시키지 않고, 고효율 및 고 동적 범위(dynamic range)를 갖는 다중 포트 디바이스의 다양한 파라미터(parameter)를 측정하기 위한 다중 포트 디바이스 분석 장치와 방법, 및 다중 포트 분석 장치의 교정 방법에 관한 것이다.
다양한 통신 시스템에서 사용되는 통신 장치 또는 통신 소자(테스트 중인 디바이스)의 특성을 분석하기 위하여, 네트워크 분석기가 자주 사용된다. 네트워크 분석기는 테스트 중인 디바이스의 전달 함수, 반사 특성 및 위상 특성(이하, "스캐터링 파라미터 S"또는 "S-파라미터")과 같은 다양한 테스트 파라미터를 얻는다. 이와 같은 S-파라미터는 공지된 기술이며, 네트워크 분석기로부터 스위프(sweep) 주파수 신호에 응답하여 초래된 테스트 중인 디바이스의 주파수 응답(전압 및 위상)을 얻음으로써 결정된다.
네트워크 분석기는 2개의 포트로 통상 이루어지며, 그 하나는 입력 포트이고 다른 하나는 출력 포트이다. 입력 포트는 스위프 주파수 신호(테스트 신호)를 테스트 중인 디바이스에 전송하며, 출력 포트는 테스트 중인 디바이스의 응답 출력 신호를 수신한다. 네트워크 분석기의 입력 포트 및 출력 포트는 통상 어느 한 포트가 네트워크 분석기에서의 스위칭 동작에 의해 다른 하나로 스위칭될 수 있도록 구성된다. 이와 같은 네트워크 분석기의 구성예는 도 1의 블럭도에 도시된다.
도 1에 도시된 네트워크 분석기의 구성 및 동작이 간략하게 설명된다. 네트워크 분석기(10)는 방향 브릿지(directional bridge)(또는 방향 커플러)(11 및 12)에 각각 접속되는 2개의 입력-출력 포트 P1 및 P2를 가진다. 각각의 브릿지(11 및 12)는 신호 분리 회로로서 작용한다. 신호 발생기(15)로부터의 테스트 신호는 스위치(13)에 의해 선택되는 브릿지(11) 또는 브릿지(12)중 어느 하나로 전송된다. 테스트 신호(스위프 주파수 신호)는 포트 P1 또는 P2 중 선택된 어느 하나로부터 테스트 중인 디바이스로 전송된다. 신호 발생기(15)로부터의 테스트 신호는 기준 신호로서 네트워크 분석기 내부에 또한 전송된다. 즉, 이런 기준 신호 및 브릿지(11 또는 12)로부터의 입력 신호는 주파수 변환기(17, 18 및 19)에 각각 제공되어, 낮은 주파수의 신호로 변환된다.
주파수 변환된 입력 신호 및 기준 신호는 AD 변환기(21, 22 및 23)에 의해 디지탈 신호로 각각 변환된다. 디지탈 신호는 테스트 중인 디바이스의 S-파라미터를 결정하도록 디지탈 신호 프로세서(DSP)(25)에서 처리된다. S-파라미터 또는 S-파라미터로부터 유도된 다른 데이타는 시스템의 전반적인 동작을 제어하는 CPU(28)의 제어하의 다양한 포맷에서 디스플레이(29)에 의해 디스플레이된다.
예컨데, 통신 디바이스 및 시스템에서 사용되는 것과 같은 구성 요소인 테스트될 디바이스는 2개의 단자뿐만 아니라 3개 이상의 단자로 형성된다(이하, "다중 포트 디바이스"로 언급함). 다중 포트 디바이스의 S-파라미터를 측정하기 위하여, 3개 이상의 포트를 갖는 S-파라미터 테스트 세트는 2개의 포트를 갖는 네트워크 분석기와 결합되어 사용될 수 있다. 이런 예는 도 2에 도시되며, 여기서 3개의 포트 DUT는 3개의 포트를 갖는 3개의 포트의 S-파라미터 테스트 세트에 접속된다.
도 2의 3개의 포트 테스트 세트를 사용하여, DUT와 테스트 포트(90, 92 및 94)를 접속하기 전에, 테스트 세트는 고 정확도로 DUT를 테스트하도록 바람직하게 교정된다. 전형적으로, 이런 교정 프로세스는 테스트 포트(90과 92), 테스트 포트(92와 94), 및 테스트 포트(94와 92) 간의 선정된 2개의 포트 교정 세트를 사용하여 행해진다. DUT는 테스트 세트에 접속되어, S-파라미터가 측정된다.
종래의 네트워크 분석기를 사용하여 3개의 포트 디바이스의 S-파라미터를 측정하기 위한 프로세스가 좀더 상세히 설명된다. 도 3은 3개의 포트 디바이스 테스팅을 위해 설계된 네트워크 분석기의 예를 도시한 블럭도이다. 도 3의 네트워크 분석기(200)는 3개의 포트 테스트 세트를 포함하여, 도 2의 예와 동일한 방식으로 기능하게 된다.
네트워크 분석기(200)는 스위프 주파수 신호인 신호원(210), 2개의 스위칭 회로(원 1과 원 2로 지정된)를 각각 갖는 스위치(212, 214, 216, 218 및 220), 스신기 회로(222) 및 3개의 방향 브릿지(커플러)(230, 232 및 234)를 포함한다. 스신기 회로(222)는 3개의 측정 유닛(224, 226 및 228)을 포함한다. 도 3의 수신기 회로(222)는 따라서 도 1의 주파수 변횐기(17, 18 및 19), A/D 변환기(21, 22 및 23) 및 DSP(25)에 대응한다. 측정 유닛(228)은 신호원(210)의 신호 레벨, 즉 기준 레벨 "R"을 측정하는 것이다. 다른 측정 유닛(224 및 226)은 테스트 중인 디바이스로부터 출력 신호(전송 신호 및/또는 반사 신호)의 신호 레벨을 측정하는 것이다. 이 예에서, 측정 유닛(224와 228) 간의 전압비에 기초한 측정 결과는 "측정 A"로서 표기되며, 측정 유닛(226와 228) 간의 전압비에 기초한 측정 결과는 "측정 B"로서 표기된다.
도 4는 도 3의 네트워크 분석기에 의해 3개의 포트 디바이스(300)의 S-파라미터를 테스팅할 때 S-파라미터의 형태와 스위치 설정 및 신호 스위프 동작의 수 간의 표을 도시한다. 도 4에서, 라벨 SW-SW5는 스위치(212-220) 각각에 대응한다. 스위치에서 스위칭 회로(원 1 또는 원 2)가 온일 때는, 다른 회로 소자에 대한 경로에 접속되며, 스위칭 회로가 오프일 때는, 단자 저항을 통해 접지에 접속된다.
3개의 포트 디바이스(DUT)(300)는 네트워크 분석기(200)의 테스트 포트(240 및 244)에 접속된다. 먼저, 스위치 설정은 테스트 신호가 테스트 포트(240)를 통해 DUT(300)에 제공되도록 이루어진다. 이런 조건하에서, 네트워크 분석기(200)는 DUT(300)의 S-파라미터 S11, S21 및 S31를 측정한다. 예컨데, S-파라미터 S11의 측정에 있어서, 테스트(스위프 주파수) 신호는 스위치(212) SW1 및 테스트 포트(240)를 통해 DUT(300)에 제공된다. 동시에, DUT(300)의 입력 단자(1)로부터 반사된 신호는 측정 유닛(224)에 의해 방향 브릿지(230) 및 스위치(216) SW3를 통해 수신되어 "측정 A"를 수행한다. 또한 동시에, S-파라미터 S21의 측정에 있어서, DUT(300)의 단자(2)로부터의 전송 신호는 측정 유닛(226)에 의해 브릿지(232) 및 스위치(218) SW4 및 SW5를 통해 수신되어 "측정 B"를 수행한다. 따라서, S-파라미터 S11 및 S21은 테스트 신호(210)의 단일 스위프에 의해 측정될 수 있다.
S-파라미터 S31의 측정에 있어서, 테스트 신호(21)가 테스트 포트(240)를 통해 DUT(300)의 단자(1)에 인가되는 동안, DUT(300)의 단자(3)로부터의 전송 신호가 측정된다. 따라서, 스위치(5)는 DUT(300)의 단자(3)로부터의 전송 신호가 방향 브릿지(234) 및 스위치(220)를 통해 측정 유닛(226)에 의해 수신되도록 그 접속을 변경한다. 상술한 바와 같이, S-파라미터 S11, S21 및 S31의 측정에 있어서, 스위프 신호는 도 4의 좌측 컬럼에 도시된 바와 같이 두번 단자(1)에 인가되야만 한다.
유사한 방식으로, 테스트 신호를 DUT(300)의 단자(2)에 인가함으로써, 네트워크 분석기(200)는 도 4의 중앙 컬럼에 도시된 설정하에서 DUT(300)의 S-파라미터 S12, S22 및 S32를 측정한다. 네트워크 분석기(200)는 더욱이 도 4의 우측 컬럼에 도시된 설정하에서 DUT(300)의 S-파라미터 S13, S23 및 S33을 측정한다. 따라서, 모든 S-파라미터는 상술한 절차와 조건에서 측정된다.
그러나, 도 2의 3개의 포트 테스트 세트 및 도 3의 3개의 포트 네트워크 분석기(200)에 의한 측정에서는, 2개의 테스트 포트 간의 교정 절차(2개의 포트 교정)을 수행한 후조차도 테스트 중인 3개의 포트 디바이스의 측정 정확도가 충분히 높지 않다는 문제가 있다. 특히, 2개의 포트 교정은 DUT를 테스트하기 전에 테스트 포트(90과 92)(240과 242), 테스트 포트(92와 94)(242와 244), 및 테스트 포트(94와 90)(244와 240) 간에 접속된다. 그러나, 상술한 교정 절차에서, 2개의 테스트 포트 간의 에러 계수가 제거될 수 있을지라도, 제3 테스트 포트에서의 에러 계수는 충분히 교정되지 않는다. 예컨데, 테스트 포트(90과 92)(240과 242) 간의 교정에서, 상황이 일어난 테스트 포트(94)에서의 에러는 측정되지 않는다.
상술한 바와 같은 종래의 테스트 세트 또는 네트워크 분석기(200)에 의한 S-파라미터를 측정하는데 관련된 다른 문제점은 측정을 완료하는데 상당히 긴 시간이 걸린다는 것이다. 예컨데, 도 4의 표에 도시된 바와 같이, 3개의 S-파라미터의 각각의 세트를 측정하는데 있어서, 스위프 테스트 신호는 두번 DUT에 인가되야만 한다. 따라서, 모든 9개의 S-파라미터를 얻는데는, 테스트 신호 스위프가 6번 반복되어, 측정을 완료하는데 긴 시간이 걸리게 된다.
다른 문제점은 신호 손실(signal loss), 즉 측정 동적 범위에 관련된다. 도 3의 예가 DUT로부터 신호를 전송하기 위한 스위치(216 또는 220)에 직렬로 접속된 스위치(218)를 포함하기 때문에, 신호 손실은 측정 유닛(224 또는 226)에 신호가 도달하기 전에 일어난다. 이런 신호 손실은 네트워크 분석기에서 측정 동적 범위 또는 측정 민감도를 감소시킨다.
2개의 포트 네트워크 분석기(도 5a)에 의해서 또는 2개의 포트 테스트 세트(도 5b)를 통해 3개의 포트 디바이스(DUT)를 테스트할 때, DUT의 제3 단자는 알려진 값의 저항을 통해 차단되어야만 한다. S-파라미터 측정 전에, 2개의 포트 교정은 2개의 테스트 포트 P1과 P2(Q1과 Q2) 간에서 수행된다. 그 후, DUT의 2개의 포트는 네트워크 분석기(도 5a)의 테스트 포트 또는 테스트 포트(도 5b)에 접속되고, 반면에 DUT의 나머지 포트는 저항 R에 접속된다. 이런 조건하에서, DUT의 2개의 포트 S-파라미터는 측정된다. 그 후, DUT의 다음 2개의 포트와 테스트 포트의 접속 및 저항 R과 DUT의 나머지 포트의 접속에 의해, S-파라미터가 측정된다. 한번 이상 유사한 프로세스를 반복함으로써 모든 S-파라미터는 얻어질 수 있다.
상술한 바와 같은 도 5a의 2개의 포트 네트워크 분석기 또는 도 5b의 2개의 포트 테스트 세트를 사용하여 측정하는데 있어서, DUT와 네트워크 분석기(테스트 세트) 및 저항 R 간의 접속은 여러번 수동으로 변경되야 한다. 따라서, 이런 테스트 방법은 복잡하며 시간이 소비되는 단점을 갖는다. 더욱이, 저항 R이 이상적인 값으로부터 유도되는 경우, 저항 R의 포트에서의 반사가 일어나, S-파라미터의 측정에서 에러를 초래하게 된다.
따라서, 본 발명의 하나의 목적은 고 효율 및 고 정확도를 갖는 다중 포트의 파라미터를 정확히 측정할 수 있는 다중 포트 디바이스 분석 장치 및 방법을 제공하는 것이다.
본 발명의 다른 목적은 다중 포트 디바이스의 측정에서 분석 장치의 에러 계수를 검출하며 이런 에러 계수를 보상할 수 있는 다중 포트 디바이스 분석 장치 교정 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 테스트 중인 다중 포트 디바이스와 분석 장치 간의 접속 변화를 변경함이 없이 고 효율과 고 동적 범위를 갖는 다중 포트 디바이스의 다양한 파라미터를 측정하기 위한 다중 포트 디바이스 분석 장치 및 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 고 효율, 고 정확도 및 고 동적 범위를 갖는 3개의 포트 디바이스의 S-파라미터를 측정하기 위한 3개의 포트 디바이스 장치 및 그 교정 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 고 효율과 고 정확도로 3개의 포트 디바이스의 S-파라미터를 측정하기 위한 2개의 포트네트워크 분석기를 사용하여 3개의 포트 디바이스 분석 장치를 제공하는 것이다.
3개 이상의 포트를 갖는 다중 포트 디바이스를 테스트하기 위하여, 본 발명의 다중 포트 디바이스 분석 장치는, 테스트 중인 다중 포트 디바이스(DUT)의 단자들 중 하나에 테스트 신호를 제공하기 위한 신호원; 다중 포트 DUT의 모든 단자를 대응하는 테스트 포트에 접속하기 위한 복수의 테스트 포트; 다중 포트 DUT의 대응하는 단자에 접속된 대응하는 테스트 포트로부터의 신호를 측정하기 위한 복수의 측정 유닛; 복수의 측정 유닛에 의해 테스트 포트로부터의 신호의 측정에 관련된 기준 데이타를 얻기 위해 테스트 신호를 측정하기 위한 기준 신호 측정 유닛; 테스트 포트 중 하나에 각각 할당되는 복수의 단자 저항; 및 테스트 신호를 테스트 포트 중 하나(입력 포트)에 선택적으로 제공하며, 테스트 신호를 구비한 테스트 포트(입력 포트)로부터 단자 저항을 단절시키며, 반면에 단자 저항을 모든 다른 테스트 포트에 접속시키기 위한 스위치 수단을 포함하되, 다중 포트 DUT의 파라미터는 테스트 포트와 DUT의 단자 간의 접속을 변경함이 없이 얻게 되며, 모든 테스트 포트가 입력 포트로서 할당될 때까지 테스트 포트의 선택을 변경한다.
본 발명에 따르면, 본 발명의 다중 포트 디바이스 분석 장치가 다중 포트 DUT의 모든 포트를 접속할 수 있는 포트 수를 가지기 때문에, DUT가 완전히 접속되면, 분석 장치와 DUT간의 접속을 변경할 필요가 없다. 더욱이, 다중 포트 디바이스 분석 장치는 (DUT로부터 신호를 수신하기 위한) 각각의 테스트 포트에서의 단자 저항을 구비하며, 각각의 단자 저항은 교정 단계와 S-파라미터 측정 단계 모두에 포함된다. 따라서, 정확한 측정은 단자 저항이 이상적인 값으로부터 유도될 때조차도 달성될 수 있다.
도 1은 2개의 테스트 포트를 갖는 네트워크 분석기에서의 구조의 예를 도시한 블럭도.
도 2는 종래 기술에서 네트워크 분석기와 3개의 포트 테스트 세트를 결합하여 3개의 포트 디바이스를 측정하기 위한 구조의 예를 도시한 개요도.
도 3은 3개의 포트 디바이스를 분석하기 위해 3개의 포트 테스트 세트를 갖는 네트워크 분석기의 구성의 예를 도시한 개요 블럭도.
도 4는 도 3의 네트워크 분석기에 의해 3개의 포트 디바이스의 S-파라미터를 테스트할 때 S-파라미터의 형태 및 스위치 설정 등을 도시한 표.
도 5a는 2개의 포트 네트워크 분석기에 의해 3개의 포트 디바이스를 측정하기 위한 기본 구조를 도시한 개요도,
도 5b는 2개의 포트 테스트 세트에 의해 3개의 포트 디바이스를 측정하기 위한 기본 구조를 도시한 개요도.
도 6은 본 발명의 다중 포트 디바이스 분석 장치의 제1 실시예로서 3개의 포트 네트워크 분석기를 도시한 블럭도.
도 7은 도 6의 장치에 의해 3개의 포트 디바이스를 테스트할 때 S-파라미터의 형태와 스위치 설정 간의 관계를 도시한 표.
도 8은 본 발명의 제1 실시예에서 3개의 포트 네트워크 분석기와 3개의 포트 테스트 세트가 결합된 3개의 포트 디바이스 분석기 장치를 도시한 개요도.
도 9는 도 8의 3개의 포트 디바이스 분석 장치에서의 측정 모드를 도시한 표.
도 10a는 도 9의 표에서 "S"로 지정된 테스트 포트용 신호 플로우 모델.
도 10b는 도 9의 표에서 "R"로 지정된 테스트 포트용 신호 플로우 모델.
도 11은 테스트 중인 디바이스가 도 8의 3개의 포트 디바이스 분석 장치에서 테스트 세트와 접속될 때의 신호 플로우 그래프.
도 12는 도 6 및 8에 도시된 본 발명의 3개의 포트 디바이스 분석 장치에서 교정(calibration) 프로세스를 도시한 플로우챠트.
도 13은 테스트 중인 디바이스가 단절되는 교정 프로세스에서 본 발명의 다중 포트 분석 장치의 신호 플로우 그래프.
도 14는 n 포트를 갖는 다중 포트 디바이스를 측정하기 위한 n 테스트 포트를 갖는 제2 실시예에서 다중 포트 디바이스 분석 장치의 기본 구조의 예를 도시한 블럭도.
도 15는 3개의 포트 디바이스를 측정하기 하기 위해 2개의 포트 네트워크 분석기를 사용하는 제3 실시예에서의 다중 포트 디바이스 분석 장치의 구조의 예를 도시한 블럭도.
도 16은 도 15의 분석 장치에서 측정 모드를 도시한 표.
도 17a는 도 16의 표에서 "S"로 지정된 테스트 포트용 신호 플로우 모델.
도 17b는 도 16의 표에서 "R"로 지정된 테스트 포트용 신호 플로우 모델.
도 18은 도 16의 표에서 "L"로 지정된 테스트 포트에 대한 신호 플로우 그래프.
도 19는 테스트 중인 디바이스가 접속될 때 도 16의 측정 모드에서의 신호 플로우 그래프를 도시한다.
도 20은 도 15에 도시된 본 발명의 다중 포트(3개의 포트) 분석 장치에서의 교정 프로세스를 도시한 플로우도.
도 21은 테스트 중인 디바이스가 단절되는 교정 프로세스에서 도 15의 분석 장치의 신호 플로우 그래프.
〈도면의 주요 부분에 대한 부호의 설명〉
100 : 네트워크 분석기
112 : 신호원
114 : 전력 분할기
120 : 수신기 회로
130, 132 : 스위치
134 : 방향 브릿지
140 : 포트 DUT
본 발명의 바람직한 실시예가 도면을 참고로 설명된다. 본 발명의 다중 포트 디바이스 분석 장치의 제1 실시예는 3개의 포트 분석 장치에 관한 도 6 내지 13을 참고로 설명된다. 도 6의 3개의 포트 분석 장치는 동일 하우징 내에서 3개의 포트 세트를 갖는 네트워크 분석기(100)이다. 네트워크 분석기(100)는 신호원(112), 전력 분할기(114), 측정 유닛(122, 124, 126 및 128)을 갖는 수신기 회로(120), 2개의 스위치 회로 및 단자 저항(정규화된 임피던스)을 각각 갖는 스위치(130 및 132), 및 방향 브릿지(또는 커플러)(134, 136 및 138)을 포함한다.
신호원(112)은 주파수가 스위프 제어기(116)로부터의 제어 신호에 응답하여 선정된 범위 내에서 선형적으로 변화되는 테스트 신호를 발생시킨다. 전력 분할기(114)는 신호원(112)으로부터 테스트 신호의 전력을 분할하며, 테스트 신호를 스위치(130 및 132)를 통해 3개의 포트 DUT(140)의 선택된 단자 및 수신기 회로(120)에서의 측정 유닛(122)에 제공한다.
수신기 회로(120)는 4개의 측정 유닛(122, 124, 126 및 128)을 가진다. 각각의 측정 유닛은 도 1에 도시된 바와 같은 주파수 변환기, A/D 변환기, 및 신호 프로세서(122)로 구성될 수 있다. 측정 유닛(122)은 신호원(112)의 신호 레벨, 즉 기준 레벨 "R"을 측정한다. 다른 측정 유닛(124, 126 및 128)은 3개의 포트 DUT(140)로부터의 출력 신호(전송 신호 및/또는 반사 신호)의 신호 레벨을 측정한다. 이 예에서, 측정 유닛(122와 124) 간의 전압비에 기초한 측정 결과는 "측정 A"로 표기한다. 측정 유닛(122와 126) 간의 전압비에 기초한 측정 결과는 "측정 B"로 표기한다. 더욱이, 측정 유닛(122와 128) 간의 전압비에 기초한 측정 결과는 "측정 C"로 표기한다.
스위치(130 및 132) 각각은 외부 신호 경로 또는 내부 단자 저항 중 어느 하나에 회로를 접속하기 위하여 도 6에서 원 1 및 2에 의해 지정된 2개의 스위칭 회로를 포함한다. 스위치(130 및 132)에서의 단자 저항 각각은 전형적으로 50옴인 DUT(140) 및 네트워크 분석기의 특성(정규화된) 임피던스로 설정된다. 따라서, 스위치(130 및 132)는 테스트 신호를 3개의 포트 DUT의 선택된 입력 포트에 제공하며 DUT의 다른 포트를 차단하도록 작용한다.
방향 브릿지(또는 방향 커플러)(134, 136 및 138)는 스위치(130 및 132)로부터 DUT까지 테스트 신호를 전송하며, DUT로부터 신호(전송 신호 및/또는 반사 신호)를 검출하며, 검출된 신호를 수신기 회로(120)에 제공한다. 방향 브릿지(134)로부터 검출된 신호는 측정 유닛(124)에 제공되며, 방향 브릿지(136)로부터 검출된 신호는 측정 유닛(126)에 제공되며, 방향 브릿지(138)로부터 검출된 신호는 측정 유닛(128)에 제공된다.
도 7은 도 6의 네트워크 분석기에 의해 3개의 포트 DUT(140)의 S-파라미터를 테스트할 때 S-파라미터의 형태와 스위치 설정 및 신호 스위프의 수 간의 관계를 도시한 표이다. 도 7에서, 라벨 SW1 및 SW2은 스위치(130 및 132) 각각에 대응한다. 표에서, 스위치 회로(원 1 또는 2로 표현되는)가 온일 때는 스위치 회로가 외부 회로 소자에 접속됨을 의미하며, 스위치 회로가 오프일 때는 스위치 회로가 단자 저항을 통해 접지에 접속됨을 의미한다.
3개의 포트 DUT(140)는 네트워크 분석기(100)의 테스트 포트(144, 146 및 148)에 접속된다. 먼저, 스위치(130)는 테스트(스위프 주파수) 신호가 방향 브릿지(134) 및 테스트 포트(144)를 통해 DUT(14)의 포트(1)에 제공되도록 설정된다. 이런 조건하에서, 네트워크 분석기(100)는 DUT(140)의 S-파라미터 S11, S21 및 S31를 측정한다. DUT(140)의 포트(1)로부터 반사된 신호는 S-파라미터 S11(측정 A)를 결정하기 위해 방향 브릿지(134)를 통해 측정 유닛(124)에 의해 수신된다. S-파라미터 S21의 측정에 있어서, DUT(140)의 포트(2)으로부터의 전송 신호는 방향 브릿지(136)(측정 B)를 통해 측정 유닛(126)에 의해 수신된다. S-파라미터 S31의 측정에 있어서, DUT(140)의 포트(3)으로부터의 전송 신호는 측정 유닛(128)(측정 C)에 의해 수신된다. 따라서, 3개의 S-파라미터 S11, S21 및 S31은 테스트 신호의 단일 스위프에 의해 동시에 측정된다.
그후, 스위치(130 및 132)는 테스트(스위프 주파수) 신호가 방향 브릿지(136) 및 테스트 포트(146)를 통해 DUT(140)의 포트(2)에 제공되도록 도 7의 중앙 컬럼에 설정된다. 이런 조건하에서, 네트워크 분석기(100)는 DUT(14)의 S-파라미터 S12, S22 및 S32를 측정한다. DUT(140)의 포트(1)로부터의 전송 신호는 S-파라미터 S12(측정 A)를 측정하기 위해 방향 브릿지(134)를 통해 측정 유닛(124)에 의해 수신된다. DUT(140)의 포트(2)로부터의 반사 신호는 S-파라미터 S22(측정 B)를 측정하기 위해 방향 브릿지(136)를 통해 측정 유닛(126)에 의해 수신된다. DUT(140)의 포트(3)으로부터의 전송 신호는 S-파라미터 S31(측정 C)를 측정하기 위해 측정 유닛(128)에 의해 수신된다. 따라서, 3개의 S-파라미터 S12, S22 및 S32는 테스트 신호의 단일 스위프에 의해 동시에 측정된다.
다음으로, 스위치(130 및 132)는 테스트(스위프 주파수) 신호가 방향 브릿지(138) 및 테스트 포트(148)를 통해 DUT(140)의 포트(3)에 제공되도록 도 7의 우측 컬럼에 설정된다. 이런 조건하에서, 네트워크 분석기(100)는 DUT(140)의 S-파라미터 S13, S23, 및 S33을 측정한다. DUT(140)의 포트(1)로부터의 전송 신호는 S-파라미터 S13의 측정(측정 A)을 위해 방향 브릿지(134)를 통해 측정 유닛(124)에 의해 수신된다. DUT(140)의 포트(2)로부터의 전송 신호는 S-파라미터 S23의 측정(측정 B)을 위해 방향 브릿지(136)를 통해 측정 유닛(126)에 의해 수신된다. DUT(140)의 포트(3)로부터의 전송 신호는 S-파라미터 S33의 측정(측정 C)을 위해 방향 브릿지(138)를 통해 측정 유닛(128)에 의해 수신된다. 따라서, 3개의 S-파라미터 S13, S23 및 S33은 테스트 신호의 단일 스위프에 의해서 동시에 측정된다.
상술한 바와 같이, 본 발명의 네트워크 분석기는 DUT(140)의 포트 수와 동일한 수의 측정 유닛 S124, S126 및 S128(기준 테스트 신호에 대한 측정 유닛 S122을 제외하고)을 가진다. DUT(140)의 대응하는 3개의 포트로부터의 3개의 신호(하나는 기준 신호이고, 두개는 전송 신호임)는 테스트 신호의 단일 스위프에 의해 동시에 평가(evaluate)된다. 따라서, DUT(140)의 모든(9개) S-파라미터는 테스트 신호의 단지 3개의 스위프에 의해서 측정될 수 있다. 더욱이, 측정 유닛과 방향 브릿지의 쌍 각각은 DUT의 포트에 할당되고, DUT로부터의 3개의 신호는 스위치를 사용함이 없이 또는 전송 경로에서 접속을 변경함이 없이 대응하는 측정 유닛에 전송된다. 따라서, 전송 경로에서의 신호 손실은 실질적으로 감소되어, 보다 넓은 측정 동적 범위를 달성하게 된다.
본 발명의 교정 방법은 도 8 내지 13을 참고로 설명된다. 도 8은 3개의 포트 네트워크 분석기(10)와 3개의 포트 테스트 세트(30)의 조합인 3개의 포트 분석 장치를 도시한 개요 블럭도이다. 도 8의 예가 네트워크 분석기와 테스트 세트를 분리해서 구비할지라도, 이 장치의 구조는 동일 하우징에서 테스트 세트를 갖는 도 6의 네트워크 분석기의 구조와 동일하다.
도 8에서, 네트워크 분석기(10)는 신호원(12), 스위프 제어기(14), 3개의 측정 유닛(14, 16 및 18), 측정 제어기(24), 디스플레이(26) 및 제어기(28)를 포함한다. 신호원(12)은 스위프 제어기(14)의 제어하에서 사인파 테스트 신호를 발생시킨다. 예컨데, 신호원(12) 및 스위프 제어기(14)는 주파수 합성기를 형성하여, 주파수가 선정된 범위 내에서 선형적으로(스위프) 변하는 테스트 신호를 발생시킨다. 3개의 테스트 포트 디바이스(DUT)를 테스트할 때, 테스트 신호는 스위치(32)(테스트 세트에서)에 의해 선택된 DUT(40)의 포트에 제공된다. 측정 유닛(14, 16 및 18)은 도 6의 네트워크 분석기에서 측정 유닛(124, 126 및 128)에 대응한다.
측정 제어기(24)는 전체 분석 장치의 에러 계수를 결정하기 위하여 교정 프로세스의 수행, 및 고효율로 DUT의 S-파라미터를 얻기 위하여 에러 계수의 보상을 포함하는 네트워크 분석기(10)의 전체 동작을 제어한다. 디스플레이(26)는 다양한 측정 조건 및 테스트 파라미터의 측정 결과를 나타낸다. 제어기(28)는 장치의 오퍼레이터와 인터페이스로서 작용하기 위하여 다양한 키, 스위치 및 포인팅 디바이스를 포함한다.
테스트 세트(30)는 스위치(32), 3개의 방향 브릿지(방향 커플러)(34, 36 및 38), 및 3개의 테스트 포트(44, 46 및 48)을 포함한다. 테스트 중인 디바이스(DUT)(40)의 3개의 포트는 케이블을 통해 대응하는 테스트 포트에 접속된다. 스위치(32)는 신호원(12)으로부터의 테스트 신호를 DUT(40)의 포트들 중 하나인 테스트 포트(44, 46 및 48) 중 하나에 선택적으로 제공한다. 방향 브릿지(34, 36 및 38)는 대응하는 테스트 포트, 즉 DUT(40)의 포트로부터 대응하는 측정 유닛(14, 16 및 18)에 신호를 검출하여 전송한다.
도 9는 도 8의 분석 장치에서의 측정 모드를 도시한 표이다. 이 표은 테스트 세트(30)의 테스트 신호가 테스트 신호를 DUT에 제공하는지, 및 테스트 포트가 신호를 DUT로부터 수신하는지에 관한 것을 도시한다. 예컨데, 모드 a에서, 테스트 포트(44)는 신호원 "S"로 작용하며, 테스트 포트(46 및 48)는 수신기 "R"로서 작용하여 수신된 신호를 측정 유닛(16 및 18)에 전송한다. 그러나, DUT로부터 테스트 포트(44)를 통해 반사된 신호가 측정 유닛(14)에 의해 또한 수신되기 때문에, 표에서 라벨 "S"는 신호원과 수신기 양자를 의미한다. 따라서, DUT의 S-파라미터 S11, 21 및 S31은 모드 a에서 측정되고, DUT의 S-파라미터 S12, 22 및 S32는 모드 b에서 측정되고, DUT의 S-파라미터 S13, S23 및 S33은 모드 c에서 측정된다.
도 10 및 11의 신호 흐름 그래프를 참고로 하여, 도 9의 표에서 측정 모드 a-c와 관련된 에러 요소가 다음에 설명된다. 도 10a는 도 9의 표에서 "S"로 명기된 테스트 포트에 대한 신호 플로우 모델을 도시하고, 도 10b는 도 9의 표에서 "R"로 명기된 테스트 포트에 대한 신호 플로우 모델을 도시한다. 테스트 포트(44, 46 및 48) 각각은 2개의 노드, 도 10a의 노드(50) 및 노드(52), 및 도 10b의 노드(54) 및 노드(56)에 의해 설계된다.
도 10a에 도시된 바와 같이, 신호원(12)과 접속된 테스트 포트에 대해서는, 신호원(12)으로부터의 테스트 신호가 노드(50)에 입력된다. 동시에, 테스트 신호의 일부는 "R"모드에서 다른 테스트 포트, 예컨데 테스트 세트(30)에서 방향 브릿지를 통해 전송된다(Ed: 방향성). 동시에, 반사 신호의 일부는 "R"모드 테스트 포트에 전송되고(Er: 반사 트래킹), 반사 신호의 다른 부분은 테스트 세트(30)에서 테스트 포트 또는 다른 구성 요소에 의해 다시 반사된다[Es: 소스 매치(source match)].
도 10b에 도시된 바와 같이, 측정 유닛에만 접속된 테스트 포트에 관해서는, 즉 "R"모드에서는, DUT로부터의 신호는 측정 유닛에 의해서 수신된다. 동시에, DUT로부터의 신호의 일부는 반사 노드(54)에 입력되고, "R"모드 테스트 포트에 전송되며(Er: 전송 트래킹), 신호의 다른 부분은 테스트 세트(30)에서의 테스트 포트 또는 다른 구성 요소에 의해 다시 반사되고 입력 노드(56)로 복귀한다[El: 로드 매치(load match)].
도 11은 DUT가 도 9의 측정 모드 a에서 테스트 세트(30)에 접속될 때의 신호 흐름 그래프이다. 3개의 포트 DUT(40)에 있어서는, S-파라미터 S11, S12, S13, S21, S22, S23, S31, S32 및 S33은 각각의 파라미터가 복소수로 표현된 진폭비로 정의된다. S21 및 S31은 테스트 포트(44)에서 테스트 포트(46 및 48)까지의 전달 계수를 각각 나타낸다. S11은 테스트 포트(44)에서 반사 계수를 나타낸다. 유사하게, S32 및 S12는 테스트 포트(46)에서 테스트 포트(48 및 44)까지의 전달 계수를 나타낸다. S22는 테스트 포트(46)에서 반사 계수를 나타낸다. S13 및 S23은 테스트 포트(48)에서 테스트 포트(44 및 46)까지의 전달 계수를 각각 나타낸다. S33은 테스트 포트(48)에서 반사 계수를 나타낸다. 전술한 모든 S-파라미터는 측정 모드 a-c를 통해 측정 유닛에 의해서 전압을 측정함으로써 측정될 수 있다. 도 10a와 10b 및 도 11을 참고하면, 다양한 에러 계수(항)는 S-파라미터 측정에 관련된다. 예컨데, 측정 모드 a에서, 신호원과 측정 유닛(14) 양자에 접속괸 테스트 포트(44)는 3개의 에러 계수 Ed, Es 및 Er과 관련된다. 측정 유닛(16)과 접속된 테스트 포트(46)는 2개의 에러 계수 Et 및 El과 관련되며, 측정 유닛(16)과 접속된 테스트 포트(48)는 2개의 에러 계수 Et' 및 El'과 관련된다. 더욱이, 테스트 소스(12)로부터의 테스트 신호의 일부는 테스트 세트(30) 내에 누출되고, 측정 유닛(16 및 18)에 도달하여, 이런 누출 신호는 에러 계수들인 것으로 또한 고려될 수 있다[Ex', Ex': 분리(isolation)].
따라서, 이들 에러 계수(항)는 고효율로 DUT의 S-파라미터를 측정하기 위해 검출되며 보상된다. 도 12는 본 발명의 3개의 포트 디바이스 분석 장치에서 이런 교정 프로세스를 도시한 플로우챠트이다. 교정 프로세스 동안, DUT(40)는 분석 장치의 테스트 포트와 단절된다. 도 13은 DUT가 단절된 교정 프로세스에서 분석 장치의 신호 플로우 그래프이다. 도 12 및 13에서, 신호원과 접속된 테스트 포트는 "테스트 포트 a"로 표시되며, "테스트 포트 a"에 대응하는 측정 유닛은 "회로 a"로서 명기된다. 신호원과 접속되지 않은 테스트 포트는 "테스트 포트 b"및 "테스트 포트 c'로 각각 표시되고, 테스트 포트 b와 c에 대응하는 측정 유닛은 "회로 b"와 "회로 c"로 각각 명기된다.
도 12의 교정 프로세스에서, 교정 프로세스가 제어기(28)를 통해 오퍼레이터에 의해 초기화될 때(단계 100), 테스트 세트(30)에서의 스위치(32)는 측정 모드 중 하나를 선택한다(단계 101). 예컨데, 측정 모드는 신호원이 테스트 포트(테스트 포트 a)에 제공되도록 선택될 수 있다. 바람직하게는, "오픈(open)", "쇼트(short)"및 "로드(load)"의 3개의 모드를 갖는 교정 세트는 교정 프로세스에서 사용된다.
에러 계수 Ex 및 Ex'를 측정하는데 있어서, 측정 제어기(24)는 테스트 포트가 "오픈"되게 설정하며, 테스트 소스로부터 선정된 주파수의 테스트 신호를 테스트 포트 a에 제공한다(단계 102). DUT가 접속되지 않기 때문에, 어떤 신호도 테스트 포트(46)에 수신되지 않으며, 회로 b(측정 유닛(16))은 신호원에서 테스트 세트(30)내의 측정 유닛(16)까지 누출된 신호인 에러 계수 Ex를 직접 측정할 수 있다(단계 103). 유사하게, 회로 c에 의해 수신된 신호를 측정함으로써(측정 18), 에러 계수 Ex'는 직접 결정될 수 있다(단계 104).
도 12의 교정 프로세스에서, 에러 계수 Ed, ES 및 Er은 아래와 같이 결정된다. 일반적으로, 이들 에러 계수를 결정하기 위해, 테스트 포트 a(테스트 포트 44)에는 테스트 신호가 테스트 포트에 공급될 때 3개의 서로 다른 조건이 제공된다. 각각의 조건하에서 회로 a(측정 유닛(14))에 의해 수신된 신호는 평가되어, 3개의 방정식을 얻게된다. 에러 계수 Ed, Es 및 Er은 3개의 방정식을 풀어 결정될 수 있다.
예컨데, 테스트 포트(44)의 반사 계수가 S11라고 할 때, 회로 a(측정 유닛(14))에 의해 수신된 전압 VR11은 다음과 같이 표현된다:
전형적으로, 세가지의 서로 다른 조건은 테스트 포트(44)의 "오픈", "쇼트"및 "로드"를 포함하는 것으로 상기 주지된다. "로드"는 테스트 포트(44)가 50오옴과 같이 장치의 특성(정규) 임피던스를 갖는 단자 저항에 접속되는 것을 의미한다.
그래서, 도 12의 프로세스에서, 테스트 포트(44)의 오픈 회로를 유지함으로써, 회로 a(측정 유닛 44)에서의 전압이 측정된다(단계 105). 테스트 포트가 오픈될 때, 반사 신호는 테스트 신호의 위상과 동일한 위상, 즉 S11=1을 갖게 되며, 수학식 (1)이 다음과 같이 표현된다.
다음 단계에서, 테스트 포트 a(44)는 쇼트 회로화되고(단계 106), 회로 a(측정 유닛 44)에서의 전압이 측정된다(단계 107). 테스트 포트가 쇼트일 때, 반사 신호는 테스트 신호의 위상과 반대의 위상, 즉 S11=-1을 갖게 되며, 수학식 (1)이 다음과 같이 표현된다.
다음 단계에서, 테스트 포트 a(44)는 정규 저항에 의해 차단되고(단계 108), 회로 a(측정 유닛 44)에서의 전압이 측정된다(단계 109). 테스트 포트가 정규(이상적) 임피던스에 의해 차단될 때, 반사 신호는 발생되지 않으며, 즉 S11=0이며, 그래서 수학식 (1)이 다음과 같이 표현된다.
그래서, 상기 프로세스에서 얻어진 수학식 (1), (2) 및 (3)을 해결함으로써, 3가지 에러 계수 Ed, Es 및 Er이 결정될 수 있다(단계 110).
도 12의 교정 프로세스가 에러 계수 Et 및 E1을 결정하는 단계로 이어진다. 테스트 포트(44 및 46)가 이상적 방식으로 연결되는 상황에서, 테스트 포트 각각에서의 반사 계수는 0이며, 테스트 포트 각각에서의 전달 계수는 1이다. 그러므로, 이러한 조건하에서, 측정 유닛(14 및 16)에 의해 각각 측정된 전압은 다음과 같다.
에러 계수 Ed, Er 및 Es가 상기 주지된 단계에서 공지되어 있기 때문에, 에러 계수 E1은 수학식 (5)에 의해 결정되고, 이와 같은 결과 및 수학식 (6)에 기초하여, 에러 계수 E1이 결정될 수 있다.
그래서, 도 20의 플로우챠트에서, 테스트 포트 a(44) 및 b(46)이 함께 접속되고(단계 111), 회로 a(측정 유닛 14)에서의 전압 VR11 및 회로 b(측정 유닛 16)에서의 전압 VR21이 측정된다(단계 112). 교정 프로세스는 상기 주지된 단계 110에서 얻어진 에러 계수 Ed, Es 및 Er을 수학식 (5) 및 (6)에 적용함으로써, 테스트 포트 b(46)에 관련된 에러 계수 Et 및 E1을 결정한다.
단계 111-113과 유사한 절차에 의해, 에러 계수 Et' 및 E1'가 또한 얻어질 수 있다. 테스트 포트 a(44) 및 c(48)가 함께 접속되고(단계 114), 회로 a(측정 유닛 14)에서의 전압 VR11 및 회로 c(측정 유닛 18)에서의 전압 VR31이 측정된다(단계 115). 이러한 조건하에서, 회로 a(측정 유닛 14) 및 회로 c(측정 유닛 18)에 의해 측정된 전압이 각각 다음과 같다.
프로세스는 단계 110에서 얻어진 에러 계수 Ed, Es 및 Er을 수학식 (7) 및 (8)에 대입하여, 테스트 포트 c(48)에 관련된 에러 계수 Et' 및 E1'가 결정될 수 있다(단계 116).
상술한 프로세스에서, 측정 모드(테스트 신호가 테스트 포트(44)에 제공됨)에 포함된 에러 계수가 얻어진다. 다음 프로세스는 에러 계수가 결정되지 않은 나머지 측정 모드가 있는 지의 여부에 대해 문의한다(단계 117). 상기 예에서, 측정 모드 b 및 c는 에러 계수에 대해 평가되지 않기 때문에, 프로세스는 테스트 신호(101)가 테스트 포트 b(46)에 공급되도록 테스트 세트(30)에서의 스위치(32)를 변경하는 단계 101로 다시 복귀한다. 단계 101 내지 117에서의 절차는 모든 에러 조건이 측정 모드 b 및 c에 대해 수집될 때까지 반복된다. 다음, 교정 절차가 종료한다.
상기 설명한 바와 같이, 모든 측정 모드에 대한 3가지 포트 분석 장치에서의 에러 계수가 얻어질 수 있다. 그래서, DUT를 장치에 접속시킴으로써 DUT의 S-파라미터를 측정할 때, 이러한 에러 계수는 S-파라미터의 계산 동안 제거(보상)될 수 있다. 결과적으로, 3가지 포트 DUT(40)의 S-파라미터가 고 정확도로 얻어질 수 있다.
본 발명의 다중 포트 디바이스 분석 장치가 다중 포트 DUT의 모든 포트에 접속될 수 있는 포트의 수를 갖기 때문에, DUT가 완전히 접속되면, 분석 장치 및 DUT 간의 접속을 변경할 필요는 없다. 또한, 다중 포트 분석 장치에 각각의 포트(신호 수신 포트)에 단자 저항이 갖춰지고, 각각의 단자 저항은 측정 단계 및 S-파라미터 측정 단계 모두에 포함된다. 그래서, 단자 저항이 이상 값으로부터 벗어나더라도, 정확한 측정이 수행될 수 있다.
도 14는 n 포트를 갖는 다중 포트 디바이스를 측정하기 위한 본 발명의 다중 포트 디바이스 분석 장치의 제2 실시예의 기본 구조를 도시하는 블럭도이다. 본 예에서, 다중 포트 분석 장치는 n 테스트 포트 P1-Pn 및 n 단자(포트)를 갖는 다중 포트 디바이스를 테스트하기 위한 (기준 테스트 신호에 대한 측정 유닛 R 이외의) n 측정 유닛 MU1-MUn를 갖는 수신 회로(1202)를 구비한다. 도 14의 다중 포트 분석 장치는 또한 n개의 방향 브릿지(커플러)(BRG1-BRGn) 및 n개의 스위치(SW1-SWn), n개의 단자 저항(TR1-TRn), 신호원(112), 전력 분할기(114), 및 스위프 제어기(116)를 포함한다. 도 14에 도시된 바와 같이, 테스트 포트, 측정 유닛, 스위치 및 방향 브릿지의 수가 증가되었지만, 기본 구조는 도 6 및 8의 예와 동일한 구조이다.
신호원(112)은 주파수가 스위프 제어기(116)로부터의 제어 신호에 응답하여 선정된 범위 내에서 선형적으로 변화되는 테스트 신호를 발생시킨다. 전력 분할기(114)는 신호원(112)으로부터 테스트 신호의 전력을 분할하며, 테스트 신호를 스위치(SW1-SWn)중 하나를 통해 n개의 포트 DUT의 선택된 단자에 제공한다. 측정 유닛(R)은 신호원(112)으로부터 테스트 신호의 신호 레벨을 측정한다. 다른 측정 유닛(MU1-MUn)은 DUT의 대응하는 포트로부터의 출력 신호(전송 신호 및/또는 반사 신호)의 신호 레벨을 측정한다.
스위치(SW1-SWn) 각각은 대응하는 테스트 포트 및 방향 브릿지를 테스트 소스(112) 또는 단자 저항(TR)에 접속시킨다. n개의 포트 DUT의 S 파라미터를 측정할 때, 테스트 포트 P1-Pn중 하나는 테스트 소스(112)로부터의 테스트 신호가 제공되는 한편, 다른 테스트 포트 모두는 단자 저항 TR에 접속된다. 단자 저항 TR1-TRn 각각이 전형적으로 50오옴인 분석 시스템 및 DUT의 정규(특성) 임피던스로 설정된다. 방향 브릿지(BRG1-BRGn)는 DUT로부터의 신호(전송 신호 및/또는 반사 신호)를 대응하는 측정 유닛(MU1-MUn)으로 전송한다.
DUT의 S-파라미터를 측정하기 전에, 도 14의 다중 포트 디바이스 분석 장치는 다양한 에러 계수를 결정하기 위해 교정된다. 에러 계수 및 이와 같은 에러 계수를 결정하기 위한 절차가 상술한 3개의 포트 분석 장치의 절차와 기본적으로 동일하다. 그러나, DUT 및 분석 장치의 포트 수(n)가 3 이상이면, 에러 계수 및 S-파라미터의 수는 제1 실시예의 것보다 클 것이다.
본 발명의 다중 포트 디바이스 분석 장치가 다중 포트 DUT의 모든 포트를 접속할 수 있는 포트의 수를 가지기 때문에, 분석 장치 및 DUT 간의 접속을 변경시킬 필요가 없다. 또한, 다중 포트 디바이스 분석 장치는 (DUT로부터 신호를 수신하기 위한) 각각의 테스트 포트에 단자 저항이 제공되고, 각각의 단자 저항은 측정 단계 및 S-파라미터 측정 단계 모두에 포함된다. 그래서, 단자 저항이 이상 값으로부터 벗어날 때에도 정확한 측정이 달성될 수 있다.
도 15는 3개의 포트 디바이스를 측정하기 위한 다중 포트 디바이스 분석 장치의 제3 실시예의 기본 구조를 도시하는 블럭도이다. 이러한 예에서, 다중 포트 분석 장치는 2개의 포트 네트워크 분석기 및 3개의 포트 테스트 세트의 조합이다. 도 15에서, 네트워크 분석기(310)는 신호원(12), 스위프 제어기(14), 2개의 측정 유닛(14 및 16), 측정 제어기(24), 디스플레이(26) 및 제어기(28)를 포함한다. 신호원(12)은 스위프 제어기(14)의 제어하에 사인파 테스트 신호를 발생시킨다. 테스트(DUT)(40)하의 3개의 포트 디바이스를 테스트할 때, 테스트 신호는 (테스트 세트(330)에서) 스위치(32)에 의해 선택된 DUT(40)의 포트에 제공된다.
측정 제어기(24)는 전반적인 분석 장치의 에러 계수를 결정하기 위해 측정 절차를 수행하는 것과 고 정확도로 테스트하의 디바이스의 S-파라미터를 구하도록 에러 계수를 보상하는 것을 포함하여 네트워크 분석기(310)의 전반적인 동작을 제어한다. 디스플레이(26)는 테스트 파라미터의 다양한 측정 조건 및 측정 결과를 디스플레이한다. 제어기(28)는 장치의 오퍼레이터와의 인터페이스로서 기능하기 위해 다양한 키 및 스위치 및 포인팅 디바이스를 포함한다.
테스트 세트(330)는 스위치(32), 3개의 방향 브릿지(방향 커플러)(34, 36 및 38), 및 3개의 테스트 포트(44, 46 및 48), 스위치(150) 및 단자 저항(152)을 포함한다. 테스트(DUT)(40) 하의 디바이스의 3개의 포트는 케이블을 통해 대응 테스트 포트에 접속된다. 스위치(32)는 신호원으로부터의 테스트 신호를 테스트 포트중의 하나(44, 46 또는 48), 즉 DUT(40)의 포트중 하나에 선택적으로 제공한다.
방향 브릿지(34, 36 및 38)는 대응하는 테스트 포트, 즉 2개의 측정 유닛(14 및 16)으로의 DUT(40)의 포트로부터의 신호를 검출하고 전송한다. 네트워크 분석기(310)가 단지 두개의 측정 유닛(14 및 16)을 구비하기 때문에, 방향 브릿지중 하나로부터의 신호는 단자 저항(152)에 제공된다. 단자 저항(152)은 전형적으로 50오옴인 분석 장치(및 DUT)의 정규(특성) 임피던스이다.
도 16은 도 15의 분석 장치에서의 측정 모드를 나타내는 표이다. 이러한 표는 테스트 세트(330)의 테스트 포트가 테스트 신호를 DUT(40)에 제공하고, 테스트 포트가 DUT로부터의 신호를 측정 유닛으로 전송하고, 테스트 포트가 단자 저항(152)에 접속되는 것에 대해 도시한다. 예를 들면, 모드 a에서, 테스트 포트(44)는 테스트 신호를 DUT에 입력하고 DUT로부터의 반사 신호를 측정 유닛(14)으로 송출시키기 위한 신호원 "S"로서 기능한다. 테스트 포트(46)는 수신 신호를 측정 유닛(16)으로 보내기 위해 수신기 "R"로서 기능하며, 테스트 포트(48)는 로드 "L"로서 기능하여 단자 저항(152)를 통해 DUT의 대응 포트를 차단시킨다. 그래서, DUT(40)의 S-파라미터 S11, S21 및 S31이 모드 a 및 b에서 측정되고, DUT(40)의 S-파라미터 S13, S23 및 S33이 모드 e 및 f에서 측정된다.
도 17-19의 신호 플로우 그래프를 참조하면, 도 16의 표에서 측정 모드 a-f에 포함된 에러 항목(계수)이 이하 설명되어 있다. 도 17(a)는 도 16의 표에서 "S"로 지정된 테스트 포트에 대한 신호 흐름 모델을 도시하는 도면이며, 도 17(b)는 도 16의 표에서 "R"로 지정된 테스트 포트에 대한 신호 흐름 모델을 도시하는 도면이다. 각각의 테스트 포트(44, 46 및 48)는 두개의 노드, 도 17(a)의 노드(50 및 52) 및 도 17(b)의 노드(54 및 56)로 나타낸다. 도 17(a) 및 도 17(b)의 에러 항목이 도 10(a) 및 (b)의 것과 동일하기 때문에, 더이상 여기서 설명하지 않는다.
도 18은 테스트 포트가 테스트 세트(330)에서의 단자 저항(152)에 접속된 표 16에서 "L"로 표시된 테스트 포트에 대한 신호 흐름 그래프이다. 단자 저항(152)이 완전할 수 없기 때문에, DUT(40)로부터의 신호의 부분이 테스트 포트(에러 계수 Ez)로 다시 반사될 것이다.
도 19는 DUT가 도 16의 측정 모드에서 테스트 세트(330)에 접속될 때 신호 흐름 그래프이다. 3개의 포트 DUT(40)에 대해, 각 파라미터가 복잡한 수로 표현되는 진폭비인 9개의 S-파라미터 S11, S12, S13, S21, S22, S23, S31, S32, S33이 규정될 것이다. 이러한 S-파라미터는 종래 기술에 공지되어 있고 도 11을 참조하여 상기에서 설명되었다. 도 15의 다중 포트 분석 장치에서, 모든 S-파라미터는 측정 모드 a-f를 통한 측정 유닛에 의해 전압을 측정함으로써 구해진다.
도 20은 본 발명의 다중 포트(3 포트) 분석 장치의 측정 프로세스를 도시하는 흐름도이다. 측정 프로세스동안, DUT(40)는 분석 장치의 테스트 포트로부터 비접속되어 있다. 도 21은 DUT가 비접속된 측정 프로세스에서 분석 장치의 신호 흐름 그래프를 도시하는 도면이다. 도 20에서의 교정 절차가 도 12의 교정 절차와 유사하여, 다음에는 간단하게 설명만 할 것이다.
교정 프로세스가 초기화될 때(단계 400), 스위치(32)는 측정 모드중 하나를 선택한다(단계 401). 에러 계수 Ex를 측정하기 위해, 테스트 포트 a(테스트 포트 44)가 오픈되고 테스트 신호가 테스트 포트 a에 제공된다(단계 402). 측정 유닛(16)은 에러 계수 Ex를 측정한다(단계 403).
에러 계수 Ed, Es 및 Er을 결정하기 위해, 테스트 포트 a의 오픈 회로를 유지함으로써, 측정 유닛(14)이 수신 신호를 측정한다(단계 404). 테스트 포트 a는 쇼트 회로화되고(단계 405) 측정 유닛(14)은 수신 신호를 측정한다(단계 406). 테스트 포트 a는 단자 (정규) 저항에 의해 차단되고(단계 407), 측정 유닛(14)은 수신 신호를 측정한다(단계 408). 상기 절차에서 얻어진 수학식 (1), (2) 및 (3)을 해결함으로써, 에러 계수 Ed, Es 및 Er이 결정된다(단계 409).
도 20의 측정 프로세스는 에러 계수 Et 및 E1을 결정하는 단계로 진행한다. 테스트 포트 a(테스트 포트 44) 및 테스트 포트 b(테스트 포트 46)는 서로 접속되고(단계 410), 측정 유닛(16)은 수신 신호 전압을 측정한다(단계 411), 계수 Ed, Es 및 Er 및 측정 전압을 수학식 (5) 및 (6)에 대입함으로써, 에러 계수 Et 및 E1이 결정된다(단계 412).
단계 410-412와 유사한 절차에 의해, 에러 계수 Ez가 또한 결정될 수 있다. 테스트 포트 a(테스트 포트 44) 및 테스트 포트 c(테스트 포트 48)가 서로 접속되고(단계 413), 전압 VR11이 측정 유닛(14)에 의해 측정된다(단계 414). 이러한 조건하에서, 측정 유닛(14)에 의해 측정된 전압이 다음과 같이 표현된다.
상기 구해진 에러 계수 Ed, Es 및 Er을 수학식 (9)에 대입하는 프로세스로, 테스트 포트 c(테스트 포트 48)에 관련된 에러 계수 Ez가 결정될 수 있다(단계 415).
다음 프로세스는 에러 계수가 결정되지 않는 나머지 측정 모드가 있는 지의 여부에 대해 질문하여, 아직 측정되지 않은 모드가 있다면, 프로세스는 측정 모드 b-f동안 모든 에러 항목이 수집될 때까지 단계 401 내지 415에서의 절차를 반복하기 위해 단계 401로 복귀한다.
상술한 바와 같이, 모든 측정 모드에 대한 3개의 포트 디바이스 분석 장치에서의 에러 계수가 구해질 수 있다. 그래서, DUT를 장치에 접속시킴으로써 DUT의 S-파라미터를 측정할 때, 이러한 에러 계수가 S-파라미터의 측정 동안 제거(보상)된다. 결과적으로, 3가지 포트 DUT의 S-파라미터가 고정확도로 구해질 수 있다.
또한, 본 발명의 3개의 포트 디바이스 분석 장치에서, DUT가 완전히 접속되기만 하면, 분석 장치 및 DUT 간의 접속을 변경시킬 필요는 없다. 또한, 3개의 포트 분석 장치에는 DUT의 3개의 포트중 하나를 종결시키기 위한 단자 저항(152)이 제공되고, 동일 단자 저항(152)은 측정 단계 및 S-파라미터 측정 단계 모두에 포함된다. 그래서, 단자 저항이 이상 값으로부터 벗어나더라도 정확한 측정이 달성될 수 있다.
본 발명의 전술한 설명에서, 다양한 변형이 가능하다. 예를 들면, 에러 계수 Ed, Es 및 Er이 3가지 조건, 오픈, 쇼트 및 로드를 이용함으로써 결정된다. 그러나, 공지된 반사 계수 S11의 서로 다른 단자 저항에 의해 테스트 포트를 종결시키는 것과 같은 서로 다른 조건들이 있다. 또한, 에러 계수 Et 및 E1을 결정할 때, 두 테스트 포트간의 접속이 이상적, 즉 전달 계수가 1미만이 될 필요가 없다. 이와 같이 서로 다른 조건들은 에러 계수의 측정시 수학식 (1)-(9)에서 일체화되어야만 할 필요가 있다.
따라서, 본 발명은 고 효율 및 고 정확도를 갖는 다중 포트의 파라미터를 정확히 측정할 수 있고, 다중 포트 디바이스의 측정에서 분석 장치의 에러 계수를 검출하며 이런 에러 계수를 보상할 수 있으며, 테스트 중인 다중 포트 디바이스와 분석 장치 간의 접속 변화를 변경함이 없이 고 효율과 고 동적 범위를 갖는 다중 포트 디바이스의 다양한 파라미터를 측정하기 위한 다중 포트 디바이스 분석 장치 및 방법을 제공할 수 있는 효과가 있다.
비록 본 명세서에서 바람직한 실시예가 구체적으로 예시되고 설명되었지만, 본 발명의 다양한 변형 및 수정이 본 발명의 사상 및 의도하는 범위를 벗어나지 않고 첨부 클레임의 범위 내에서 그리고 상기 교시한 바의 관점에서 가능함을 알아야 한다.

Claims (21)

  1. 복수의 단자를 갖는 다중 포트 디바이스를 테스트하기 위한 다중 포트 디바이스 분석 장치에 있어서,
    테스트중인 상기 다중 포트 디바이스(DUT)의 단자중 하나에 테스트 신호를 제공하기 위한 신호원;
    다중 포트 DUT의 모든 단자를 대응하는 테스트 포트에 접속시키기 위한 복수의 테스트 포트;
    상기 다중 포트 DUT의 대응하는 단자에 접속된 상기 대응하는 테스트 포트로부터의 신호를 측정하기 위한 복수의 측정 유닛;
    상기 복수의 측정 유닛에 의해 상기 테스트 포트로부터의 신호의 측정에 관련된 기준 데이타를 구하기 위해 테스트 신호를 측정하기 위한 기준 신호 측정 유닛;
    상기 테스트 포트중 하나에 각각 할당되어 있는 복수의 단자 저항; 및
    상기 테스트 포트(입력 테스트 포트)중 하나에 상기 테스트 신호를 선택적으로 제공하고, 상기 입력 테스트 포트로부터 상기 단자 저항을 비접속시키는 한편 상기 단자 저항을 다른 모든 테스트 포트에 접속시키는 스위치 수단
    을 포함하되,
    상기 테스트 포트 모두가 상기 입력 테스트 포트로서 할당될 때까지 상기 스위치 수단에 의해 상기 테스트 포트의 선택을 변경시키면서, 상기 테스트 포트 및 상기 DUT의 단자 간의 접속을 변경시키지 않고 상기 다중 포트 DUT의 파라미터가 구해지는 것을 특징으로 하는 다중 포트 디바이스 분석 장치.
  2. 제1항에 있어서,
    상기 다중 포트 DUT의 파라미터를 측정하기 전에 상기 다중 포트 DUT를 접속시키지 않고 상기 다중 포트 디바이스 분석 장치의 에러 계수를 구하기 위한 수단; 및
    상기 다중 포트 DUT의 모든 포트를 상기 다중 포트 디바이스 분석 장치의 대응하는 테스트 포트에 접속시킬 때 상기 다중 포트 DUT의 파라미터를 측정하고, 상기 측정된 값을 계산하여, 상기 다중 포트 DUT의 실재 파라미터를 얻기 위해 상기 측정된 값에서 상기 에러 계수를 보상하기 위한 수단
    을 더 포함하는 것을 특징으로 하는 다중 포트 디바이스 분석 장치.
  3. 제2항에 있어서,
    상기 에러 계수를 구하기 위한 상기 수단은, 상기 입력 테스트 포트에 상기 테스트 신호를 선택적으로 제공하는 한편 상기 입력 테스트 포트에 선정된 교정 조건을 제공하기 위한 스위치 수단을 활성화시켜, 상기 대응하는 측정 유닛을 통해 상기 입력 테스트 포트로부터의 신호를 측정함으로써 상기 입력 테스트 포트의 상기 에러 계수를 구하는 것을 특징으로 하는 다중 포트 디바이스 분석 장치.
  4. 제2항에 있어서,
    상기 에러 계수를 구하기 위한 상기 수단은, 상기 입력 테스트 포트에 상기 테스트 신호를 선택적으로 제공하는 한편 상기 입력 테스트 포트 및/또는 특정 테스트 포트에 선정된 교정 조건을 제공하기 위한 스위치 수단을 활성화시켜, 상기 대응하는 측정 유닛을 통해 상기 입력 테스트 포트 및 상기 특정 테스트 포트로부터의 신호를 측정함으로써 상기 입력 테스트 포트 및 상기 특정 테스트 포트 간의 상기 에러 계수를 구하는 것을 특징으로 하는 다중 포트 디바이스 분석 장치.
  5. 제2항에 있어서,
    상기 에러 계수를 구하기 위한 상기 수단은, 상기 입력 테스트 포트를 순차 변경시키는 한편 상기 테스트 포트 모두가 상기 입력 테스트 포트로서 할당될 때까지 상기 에러 계수를 측정하기 위한 스위치 수단을 활성화시키는 것을 특징으로 하는 다중 포트 디바이스 분석 장치.
  6. 제2항에 있어서,
    상기 에러 계수는 상기 입력 테스트 포트에서 특정 테스트 포트까지의 누설 신호에 관련된 제1 에러 계수, 상기 입력 테스트 포트로부터의 반사 신호에 관련된 제2 에러 계수, 및 상기 입력 테스트 포트 및 상기 특정 테스트 포트 간의 전달 신호에 관련된 제3 에러 계수를 포함하는 것을 특징으로 하는 다중 포트 디바이스 분석 장치.
  7. 제2항에 있어서,
    상기 에러 계수를 구하기 위한 상기 수단은, 상기 입력 테스트 포트 및/또는 특정 테스트 포트에 선정된 교정 조건 - 상기 선정된 교정 조건은 상기 테스트 포트의 "오픈", "쇼트"및 "로드"를 포함함 - 을 제공하는 것을 특징으로 하는 다중 포트 디바이스 분석 장치.
  8. 제1항에 있어서,
    상기 다중 포트 DUT의 상기 파라미터는 상기 다중 포트 DUT의 스캐터링 파라미터(S-파라미터)를 포함하는 것을 특징으로 하는 다중 포트 디바이스 분석 장치.
  9. 제1항에 있어서,
    상기 단자 저항 각각은 상기 다중 포트 디바이스 분석 장치 및 상기 다중 포트 DUT의 특성 임피던스로 설정되는 것을 특징으로 하는 다중 포트 디바이스 분석 장치.
  10. 다중 포트 디바이스 분석 장치의 사용으로 상기 다중 포트 디바이스의 파라미터를 측정하는 방법에 있어서,
    (a) 테스트중인 상기 다중 포트 디바이스(DUT)를 상기 다중 포트 디바이스 분석 장치의 상기 테스트 포트에 접속시키지 않고 상기 다중 포트 디바이스 분석 장치의 에러 계수를 구하는 단계;
    (b) 상기 다중 포트 DUT의 모든 포트에 상기 다중 포트 디바이스 분석 장치의 대응하는 테스트 포트에 접속시키는 단계;
    (c) 선택된 테스트 포트(입력 테스트 포트)를 통해 상기 다중 포트 DUT의 포트중 하나에 테스트 신호를 제공하는 한편, 상기 다중 포트 디바이스 분석 장치에 제공된 단자 저항을 통해 상기 다중 포트 DUT의 다른 포트를 차단하는 단계;
    (d) 대응하는 측정 유닛에 의해 상기 다중 포트 디바이스 분석 장치의 상기 대응하는 테스트 포트를 통해 상기 다중 포트 DUT의 포트로부터의 신호를 측정하는 단계; 및
    (e) 상기 테스트 포트 모두가 상기 입력 테스트 포트로서 할당될 때까지 상기 테스트 포트의 선택을 순차 변경시키면서, 상기 다중 포트 디바이스 분석 장치 및 상기 다중 포트 DUT 간의 접속을 변경시키지 않고 상기 다중 포트 DUT의 파라미터를 구하기 위한 단계 (c) 및 (d)를 반복하는 단계
    를 포함하는 것을 특징으로 하는 방법.
  11. 제10항에 있어서,
    상기 다중 포트 디바이스 분석 장치의 상기 에러 계수를 구하기 위한 상기 단계 (a)는, 상기 테스트 포트(테스트 신호 포트)중 하나에 상기 테스트 신호를 선택적으로 제공하는 한편 상기 테스트 포트에 선정된 교정 조건을 제공하여, 상기 테스트 신호 포트로부터 신호를 측정함으로써 상기 테스트 신호의 상기 에러 계수를 구하는 프로세스를 포함하는 것을 특징으로 하는 방법.
  12. 제10항에 있어서,
    상기 다중 포트 디바이스 분석 장치의 상기 에러 계수를 구하기 위한 상기 단계 (a)는, 상기 테스트 포트(테스트 신호 포트)중 하나에 상기 테스트 신호를 선택적으로 제공하는 한편 상기 테스트 신호 포트 및/또는 특정 테스트 포트에 선정된 교정 조건을 제공하여, 상기 테스트 신호 포트 및 상기 특정 테스트 포트로부터 신호를 측정함으로써 상기 테스트 신호 포트 및 상기 특정 테스트 포트의 상기 에러 계수를 구하는 프로세스를 포함하는 것을 특징으로 하는 방법.
  13. 제10항에 있어서,
    상기 다중 포트 디바이스 분석 장치의 상기 에러 계수를 구하기 위한 상기 단계 (a)는, 상기 테스트 신호 포트의 선택을 순차 변경시키는 한편 상기 테스트 포트 모두가 상기 테스트 신호 포트로서 할당될 때까지 상기 에러 계수를 측정하는 프로세스를 포함하는 것을 특징으로 하는 방법.
  14. 3개의 포트 디바이스를 테스트하기 위한 3개의 포트 디바이스 분석 장치에 있어서,
    테스트중인 상기 3개의 포트 디바이스(DUT)의 포트중 하나에 테스트 신호를 제공하기 위한 신호원;
    상기 DUT의 상기 3개의 포트 모두를 상기 대응하는 테스트 포트에 접속시키기 위한 3개의 테스트 포트;
    상기 DUT의 대응하는 포트에 접속된 상기 대응하는 테스트 포트로부터 신호를 측정하기 위한 3개의 측정 유닛;
    상기 3개의 측정 유닛에 의해 상기 테스트 포트로부터의 신호의 측정에 관련된 기준 데이타를 구하기 위해 상기 테스트 신호를 측정하기 위한 기준 신호 측정 유닛;
    상기 테스트 포트중 하나에 각각 할당되어 있는 3개의 단자 저항; 및
    상기 테스트 포트중 하나(입력 테스트 포트)에 상기 테스트 신호를 선택적으로 제공하고, 상기 입력 테스트 포트로부터 상기 단자 저항을 비접속시키는 한편 상기 단자 저항을 다른 모든 테스트 포트에 접속시키는 스위치 수단
    을 포함하되,
    상기 테스트 포트 모두가 상기 입력 테스트 포트로서 할당될 때까지 상기 스위치 수단에 의해 상기 테스트 포트의 선택을 변경시키면서, 상기 3개의 포트 디바이스 분석 장치 및 상기 DUT 간의 접속을 변경시키지 않고 상기 DUT의 파라미터가 구해지는 것을 특징으로 하는 3개의 포트 디바이스 분석 장치.
  15. 제14항에 있어서,
    상기 DUT의 파라미터를 측정하기 전에 상기 DUT를 접속시키지 않고 상기 3개의 포트 디바이스 분석 장치의 에러 계수를 구하기 위한 수단; 및
    상기 DUT의 모든 포트를 상기 3개의 포트 디바이스 분석 장치의 대응하는 테스트 포트에 접속시킬 때 상기 DUT의 파라미터를 측정하고, 상기 측정된 값을 계산하여, 상기 DUT의 실재 파라미터를 얻기 위해 상기 파라미터에서 상기 에러 계수를 보상하기 위한 수단
    을 더 포함하는 것을 특징으로 하는 3개의 포트 디바이스 분석 장치.
  16. 제15항에 있어서,
    상기 에러 계수를 구하기 위한 상기 수단은, 상기 입력 테스트 포트에 상기 테스트 신호를 선택적으로 제공하는 한편 상기 입력 테스트 포트에 선정된 교정 조건을 제공하기 위한 스위치 수단을 활성화시켜, 상기 대응하는 측정 유닛을 통해 상기 입력 테스트 포트로부터의 신호를 측정함으로써 상기 입력 테스트 포트의 상기 에러 계수를 구하는 것을 특징으로 하는 3개의 포트 디바이스 분석 장치.
  17. 제15항에 있어서,
    상기 에러 계수를 구하기 위한 상기 수단은, 상기 입력 테스트 포트에 상기 테스트 신호를 선택적으로 제공하는 한편 상기 입력 테스트 포트 및/또는 특정 테스트 포트에 선정된 교정 조건을 제공하기 위한 스위치 수단을 활성화시켜, 상기 대응하는 측정 유닛을 통해 상기 입력 테스트 포트 및 상기 특정 테스트 포트로부터의 신호를 측정함으로써 상기 입력 테스트 포트 및 상기 특정 테스트 포트 간의 상기 에러 계수를 구하는 것을 특징으로 하는 3개의 포트 디바이스 분석 장치.
  18. 제15항에 있어서,
    상기 에러 계수를 구하기 위한 상기 수단은, 상기 입력 테스트 포트를 순차 변경시키는 한편 상기 테스트 포트 모두가 상기 입력 테스트 포트로서 할당될 때까지 상기 에러 계수를 측정하기 위한 스위치 수단을 활성화시키는 것을 특징으로 하는 3개의 포트 디바이스 분석 장치.
  19. 제15항에 있어서,
    상기 에러 계수를 구하기 위한 상기 수단은, 상기 입력 테스트 포트 및/또는 특정 테스트 포트에 선정된 교정 조건 - 상기 선정된 교정 조건은 상기 테스트 포트의 "오픈", "쇼트"및 "로드"를 포함함 - 을 제공하는 것을 특징으로 하는 3개의 포트 디바이스 분석 장치.
  20. 3개의 포트 디바이스를 테스트하기 위한 3개의 포트 디바이스 분석 장치에 있어서,
    테스트중인 상기 3개의 포트 디바이스(DUT)의 포트중 하나에 테스트 신호를 제공하기 위한 신호원;
    상기 DUT의 상기 3개의 포트 모두를 상기 대응하는 테스트 포트에 접속시키기 위한 3개의 테스트 포트;
    상기 DUT의 2개의 대응하는 포트에 접속된 상기 2개의 대응하는 테스트 포트로부터의 신호를 측정하기 위한 2개의 측정 유닛;
    3개의 측정 유닛에 의해 상기 테스트 포트로부터의 신호의 측정에 관련된 기준 데이타를 구하기 위해 상기 테스트 신호를 측정하기 위한 기준 신호 측정 유닛;
    단자 저항;
    상기 테스트 포트중 하나(제1 테스트 포트)를 상기 단자 저항에 선택적으로 접속시키기 위한 제1 스위치 수단; 및
    상기 입력 신호 테스트 포트로서 상기 테스트 포트중 하나(제2 테스트 포트)에 상기 테스트 신호를 선택적으로 제공하기 위한 제2 스위치 수단
    을 포함하되,
    상기 테스트 포트 모두가 상기 입력 테스트 포트로서 할당될 때까지 상기 제2 스위치 수단에 의해 상기 테스트 포트의 선택을 변경시키면서, 상기 제2 테스트 포트 및 나머지 테스트 포트(제3 테스트 포트)로부터의 신호를 측정함으로써 상기 3개의 포트 디바이스 분석 장치 및 상기 DUT 간의 접속을 변경시키지 않고 상기 DUT의 파라미터가 구해지는 것을 특징으로 하는 3개의 포트 디바이스 분석 장치.
  21. 제20항에 있어서,
    상기 DUT의 파라미터를 측정하기 전에 상기 DUT를 접속시키지 않고 상기 3개의 포트 디바이스 분석 장치의 에러 계수를 구하기 위한 수단; 및
    상기 DUT의 포트 모두를 상기 3개의 포트 디바이스 분석 장치의 대응하는 테스트 포트에 접속시킬 때 상기 DUT의 파라미터를 측정하고, 상기 측정된 값을 계산하여, 상기 DUT의 실재 파라미터를 얻기 위해 상기 파라미터에서의 상기 에러 계수를 보상하기 위한 수단
    을 더 포함하는 것을 특징으로 하는 3개의 포트 디바이스 분석 장치.
KR10-2000-0005583A 1999-02-05 2000-02-07 다중 포트 디바이스 분석 장치와 방법, 및 그 교정 방법 KR100456493B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP1999-29265 1999-02-05
JP2926599 1999-02-05
JP10287499 1999-04-09
JP1999-102874 1999-04-09
JP14109299 1999-05-21
JP1999-141092 1999-05-21

Publications (2)

Publication Number Publication Date
KR20000062525A true KR20000062525A (ko) 2000-10-25
KR100456493B1 KR100456493B1 (ko) 2004-11-10

Family

ID=27286492

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2001-7009897A KR100522638B1 (ko) 1999-02-05 2000-02-07 멀티-포트 디바이스 분석 장치와 방법 및 그 컬리브레이션방법
KR10-2000-0005583A KR100456493B1 (ko) 1999-02-05 2000-02-07 다중 포트 디바이스 분석 장치와 방법, 및 그 교정 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR10-2001-7009897A KR100522638B1 (ko) 1999-02-05 2000-02-07 멀티-포트 디바이스 분석 장치와 방법 및 그 컬리브레이션방법

Country Status (5)

Country Link
US (1) US6421624B1 (ko)
KR (2) KR100522638B1 (ko)
CN (2) CN1255961C (ko)
DE (2) DE10004628B4 (ko)
WO (1) WO2000046612A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691955B1 (ko) * 2001-09-07 2007-03-09 가부시키가이샤 무라타 세이사쿠쇼 네트워크 애널라이저 및 이 네트워크 애널라이저에 의한측정 방법, 및 이 네트워크 애널라이저를 포함한 부품선별 장치
KR100695436B1 (ko) * 2006-04-13 2007-03-16 주식회사 하이닉스반도체 직렬 입/출력 인터페이스를 가진 멀티 포트 메모리 소자 및그의 동작 모드 제어방법
KR100695437B1 (ko) * 2006-04-13 2007-03-16 주식회사 하이닉스반도체 멀티 포트 메모리 소자

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6571187B1 (en) * 2000-02-09 2003-05-27 Avaya Technology Corp. Method for calibrating two port high frequency measurements
US6653848B2 (en) * 2000-09-18 2003-11-25 Agilent Technologies, Inc. Method and apparatus for linear characterization of multi-terminal single-ended or balanced devices
US6920407B2 (en) * 2000-09-18 2005-07-19 Agilent Technologies, Inc. Method and apparatus for calibrating a multiport test system for measurement of a DUT
DE10106254B4 (de) * 2001-02-10 2006-12-07 Rohde & Schwarz Gmbh & Co. Kg Verfahren zur Fehlerkorrektur durch De-embedding von Streuparametern, Netzwerkanalysator und Schaltmodul
JP2002323524A (ja) * 2001-04-25 2002-11-08 Advantest Corp 回路網解析装置
JP2003130904A (ja) 2001-10-19 2003-05-08 Agilent Technologies Japan Ltd パラメータの補正条件の表示方法、および、パラメータの補正条件を表示するためのプログラムを記録した記録媒体
GB2382662B (en) * 2001-11-29 2003-12-10 Univ Cardiff High frequency circuit analyzer
WO2003087856A1 (fr) * 2002-04-17 2003-10-23 Advantest Corporation Analyseur de reseau, procede d'analyse de reseau, correcteur automatique, procede de correction, programme, et support d'enregistrement
US6895343B2 (en) * 2002-07-12 2005-05-17 Agilent Technologies, Inc. System and method for measuring essential power amplification functions
EP1388953B1 (en) * 2002-08-05 2007-10-03 Alcatel Lucent Localization of customer premises in a local loop based on reflectometry measurements
ATE321273T1 (de) * 2002-10-18 2006-04-15 Cit Alcatel Signalvorverarbeitung zur bestimmung der eigenschaften einer übertragungsleitung
US6853198B2 (en) * 2002-11-14 2005-02-08 Agilent Technologies, Inc. Method and apparatus for performing multiport through-reflect-line calibration and measurement
DE10393797T5 (de) * 2002-11-27 2005-12-01 Advantest Corp. Energieversorgungsvorrichtung, Verfahren, Programm, Aufnahmemedium, Netzwerkanalysator, und Spektrumsanalysator
FR2848302B1 (fr) * 2002-12-10 2005-05-27 Thales Sa Procede de calibration d'une source hyperfrequence
US6965241B1 (en) * 2003-10-07 2005-11-15 Agilent Technologies, Inc. Automated electronic calibration apparatus
US9244111B2 (en) * 2003-10-17 2016-01-26 Ronald P. Clarridge Amperage/voltage loop calibrator with loop diagnostics
US7248058B2 (en) * 2003-10-17 2007-07-24 Clarridge Ronald P Testing and calibration device with diagnostics
US7013229B2 (en) * 2003-11-13 2006-03-14 Agilent Technologies, Inc. Obtaining calibration parameters for a three-port device under test
US7805265B2 (en) * 2004-05-14 2010-09-28 Panasonic Corporation Method and apparatus for measuring electric circuit parameters
WO2007014280A2 (en) * 2005-07-25 2007-02-01 University Of Florida Research Foundation, Inc. System, device, and methods for embedded s-parameter measurement
US7521939B2 (en) * 2005-12-22 2009-04-21 Anritsu Company Circuits to increase VNA measurement bandwidth
US7831222B1 (en) 2006-02-24 2010-11-09 Clear Channel Management Services, Inc. Method and apparatus for improving the isolation characteristics of HD radio combiners
GB0608405D0 (en) * 2006-04-28 2006-06-07 Ibm Optimisation of the selection of storage device ports
DE102007018096A1 (de) * 2007-04-17 2008-10-23 Rohde & Schwarz Gmbh & Co. Kg Verfahren zur Ermittlung von Zeitunterschieden zwischen durch zumindest zwei gekoppelte Messgeräte gemessenen Signalen sowie Messsystem und entsprechende Umschaltvorrichtung
US20090072838A1 (en) * 2007-09-14 2009-03-19 Ewan William Shepherd Multi-port switching apparatus, device testing system and method of testing therefor
US8378693B2 (en) * 2008-10-27 2013-02-19 National Instruments Corporation Vector network analyzer (VNA) on a chip
CN101783745B (zh) * 2009-01-21 2012-03-14 环旭电子股份有限公司 复数网络端口测试系统及方法
JP5463781B2 (ja) 2009-08-03 2014-04-09 富士通株式会社 パラメータ算出装置、シミュレーション装置およびパラメータ算出プログラム
CN102213754A (zh) * 2010-04-01 2011-10-12 鸿富锦精密工业（深圳）有限公司 时域反射仪校正系统及方法
US8707113B1 (en) * 2011-01-25 2014-04-22 Agilent Technologies, Inc. Method for modeling a device and generating test for that device
CN102183722B (zh) * 2011-02-28 2014-03-05 华为技术有限公司 芯片
GB2489941A (en) * 2011-04-11 2012-10-17 Melexis Tessenderlo Nv Fault detection in difference measurement circuit-based sensors by changing the read-out configuration
US9304148B2 (en) 2012-10-23 2016-04-05 Tektronix, Inc. Internal chirp generator with time aligned acquisition in a mixed-domain oscilloscope
US8934849B2 (en) * 2013-03-08 2015-01-13 Litepoint Corporation System and method for confirming radio frequency (RF) signal connectivity with device under test (DUT)
CN104142436B (zh) * 2013-05-07 2016-10-26 上海华虹宏力半导体制造有限公司 三端口射频器件的测试结构及测试方法
US20150084656A1 (en) * 2013-09-25 2015-03-26 Tektronix, Inc. Two port vector network analyzer using de-embed probes
CN103605063B (zh) * 2013-10-23 2016-04-27 上海华力微电子有限公司 测试多端口器件的端口错误值反馈系统和方法
CN103605094B (zh) * 2013-11-15 2016-04-27 中国电子科技集团公司第四十一研究所 一种多端口矢量网络分析仪简化校准方法
US9086376B1 (en) * 2014-01-15 2015-07-21 Keysight Technologies, Inc. Automatic fixture removal using one-port measurement
CN104967494B (zh) * 2015-04-30 2018-05-11 华为技术有限公司 一种测试方法、设备和系统
US10191098B2 (en) * 2015-07-13 2019-01-29 Rohde & Schwarz Gmbh & Co. Kg Electronic measurement device and method for operating an electronic measurement device
CN105634640B (zh) * 2015-12-31 2018-04-17 武汉凡谷电子技术股份有限公司 Tdd同步开关的实现方法及装置
KR101723945B1 (ko) 2016-09-07 2017-04-06 주식회사 이노솔루텍 스위칭 장치용 포트 정보 표시장치
US10782348B2 (en) * 2017-03-10 2020-09-22 Keithley Instruments, Llc Automatic device detection and connection verification
CN109212307B (zh) * 2017-06-30 2020-12-18 致茂电子(苏州)有限公司 信号量测装置与信号量测方法
CN107612632A (zh) * 2017-09-14 2018-01-19 泰州赛宝工业技术研究院有限公司 一种多端口无线通信测试仪校准方法
CN108766156B (zh) * 2018-08-20 2023-12-08 泰若五号(宿州)智能制造有限公司 一种基于zigbee通信的便携式模电实验教学系统
US10890609B2 (en) * 2018-10-15 2021-01-12 Rohde & Schwarz Gmbh & Co. Kg Signal source, test system and method for testing a device under test
CN110456184B (zh) * 2019-07-17 2021-05-18 广东纳睿雷达科技股份有限公司 一种一分多端口网络测量方法、系统、装置及存储介质
CN112489715B (zh) * 2020-12-01 2023-01-24 西安紫光国芯半导体有限公司 Zq校准方法、装置、存储器芯片及存储介质
CN114839443B (zh) * 2022-07-04 2022-09-02 广东健博通科技股份有限公司 多端口天线散射参数测量系统、校准系统及方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2196745B (en) * 1986-10-21 1990-05-16 Marconi Instruments Ltd Test arrangement
DE4332273C2 (de) * 1992-12-12 1997-09-25 Rohde & Schwarz Verfahren zum Kalibrieren eines Netzwerkanalysators
US5467021A (en) * 1993-05-24 1995-11-14 Atn Microwave, Inc. Calibration method and apparatus
DE4435559A1 (de) * 1994-10-05 1996-04-11 Holger Heuermann Verfahren zur Durchführung elektrischer Präzisionsmessungen mit Selbstkontrolle
US5548538A (en) * 1994-12-07 1996-08-20 Wiltron Company Internal automatic calibrator for vector network analyzers
US5748506A (en) * 1996-05-28 1998-05-05 Motorola, Inc. Calibration technique for a network analyzer
US6147501A (en) * 1997-08-26 2000-11-14 Hewlett-Packard Company Automatic calibration of a network analyzer
US6268735B1 (en) * 1999-06-04 2001-07-31 Teradyne, Inc. Noise source module for microwave test systems

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691955B1 (ko) * 2001-09-07 2007-03-09 가부시키가이샤 무라타 세이사쿠쇼 네트워크 애널라이저 및 이 네트워크 애널라이저에 의한측정 방법, 및 이 네트워크 애널라이저를 포함한 부품선별 장치
KR100695436B1 (ko) * 2006-04-13 2007-03-16 주식회사 하이닉스반도체 직렬 입/출력 인터페이스를 가진 멀티 포트 메모리 소자 및그의 동작 모드 제어방법
KR100695437B1 (ko) * 2006-04-13 2007-03-16 주식회사 하이닉스반도체 멀티 포트 메모리 소자
US7583557B2 (en) 2006-04-13 2009-09-01 Hynix Semiconductor Inc. Multi-port memory device with serial input/output interface and control method thereof
US7773439B2 (en) 2006-04-13 2010-08-10 Hynix Semiconductor Inc. Test operation of multi-port memory device

Also Published As

Publication number Publication date
WO2000046612A1 (en) 2000-08-10
KR100456493B1 (ko) 2004-11-10
CN1255961C (zh) 2006-05-10
CN1339114A (zh) 2002-03-06
KR100522638B1 (ko) 2005-10-20
DE10004628B4 (de) 2005-03-17
DE10083909T1 (de) 2002-01-10
CN1264227A (zh) 2000-08-23
CN1157607C (zh) 2004-07-14
DE10004628A1 (de) 2000-09-14
KR20010108174A (ko) 2001-12-07
US6421624B1 (en) 2002-07-16

Similar Documents

Publication Publication Date Title
KR100456493B1 (ko) 다중 포트 디바이스 분석 장치와 방법, 및 그 교정 방법
US6397160B1 (en) Power sensor module for microwave test systems
US6268735B1 (en) Noise source module for microwave test systems
US6882160B2 (en) Methods and computer program products for full N-port vector network analyzer calibrations
US6188968B1 (en) Removing effects of adapters present during vector network analyzer calibration
JP3867067B2 (ja) 時間領域反射率計（ｔｄｒ）、および時間領域反射率計測検査をネットワークケーブルに適用するための方法
US7061254B1 (en) Power calibration for multi-port vector network analyzer (VNA)
JP4282897B2 (ja) 改善された精度を有する自動マイクロ波試験システム
US6836743B1 (en) Compensating for unequal load and source match in vector network analyzer calibration
US6714898B1 (en) Flexible noise figure measurement apparatus
US10042029B2 (en) Calibration of test instrument over extended operating range
US11927661B2 (en) Integrated vector network analyzer
US8126670B2 (en) Method and device for calibrating a network analyzer for measuring at differential connections
US7359814B1 (en) Multi-port analysis apparatus and method and calibration method thereof
US4808912A (en) Six-port reflectometer test arrangement and method including calibration
US7002335B2 (en) Method for measuring a three-port device using a two-port vector network analyzer
US6965241B1 (en) Automated electronic calibration apparatus
US7113891B2 (en) Multi-port scattering parameter calibration system and method
US4769592A (en) Six-port reflectometer test arrangement
JP2001272428A (ja) ネットワークアナライザ、ネットワーク分析方法およびネットワーク分析プログラムを記録した記録媒体
US20240039644A1 (en) Measurement application device calibration unit, measurement system, method
US20240019471A1 (en) Calibration system and calibration method for a vector network analyzer with a remote vector analyzer frontend
US20240175959A1 (en) Integrated vector network analyzer
CN114740414A (zh) 网络分析仪的系统误差确定方法、装置、设备及存储介质
Ballo Novel techniques simplify calibration of new multiport device test system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091022

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee