KR100511695B1

KR100511695B1 - 직렬인터페이스회로및그의신호처리방법

Info

Publication number: KR100511695B1
Application number: KR10-1998-0023038A
Authority: KR
Inventors: 다카야스 무토
Original assignee: 소니 가부시끼 가이샤
Priority date: 1997-06-20
Filing date: 1998-06-19
Publication date: 2005-12-01
Also published as: NL1009451A1; NL1009451C2; TW390078B; US6580711B1; JPH1117764A; FR2766938A1; FR2766938B1; JP3785747B2; KR19990007118A

Abstract

전송 및 수신을 위해 소정의 표준에 기초하여 많은 양의 데이터를 패킷들(packets)로 변환할 수 있고, 매끄러운 전송 및 수신 처리를 실행할 수 있는 직렬 인터페이스(serial interface) 회로가 제공되고, 이는 저장 디바이스가 접속되고, 저장 디바이스의 데이터를 판독하고, 자기-지정 트랜잭션 라벨(self-designating transaction label)을 부가하고, 데이터를 전송 비동기화 패킷(asynchronous packet)으로서 직렬 인터페이스 버스(BS)에 전송하는 트랜잭션층 회로(transaction layer circuit)를 포함하고, 또 다른 노드의 데이터를 저장 디바이스에 전달할 때, 자기-지정 라벨을 부가했던 요구 패킷을 발생하여 이를 직렬 인터페이스 버스(BS)에 전송하고, 또 다른 노드로부터 이 요구 패킷에 대한 응답 패킷을 수신하고, 응답 패킷으로부터 데이터 부분을 취하고, 또한 이를 저장 디바이스에 전달하는 테이터 처리 회로로서 기능하는 트랜젝션층 회로를 포함한다.

Description

직렬 인터페이스 회로 및 그의 신호 처리 방법

1. 발명의 배경

본 발명은 디지털 직렬 인터페이스 회로(digital serial interface circuit)에 관한 것으로, 특히 HDD(hard disk drive), DVD(digital versatile disk)-ROM, CD(compact disk)-ROM, 및 테이프 스트리머(tape streamer)와 같은 저장 장치에 접속된 직렬 인터페이스 회로와, 그의 신호 처리 방법에 관한 것이다.

2. 관련 기술의 설명

최근에는, 멀티미디어 데이터의 전달을 위한 인터페이스로서, 고속 데이터 전달과 실시간 전달을 실현하기 위한 IEEE(The Institute of Electrical and Electronic Engineers) 1394 고수행 직렬 버스가 표준이 되었다.

이 IEEE 1394 직렬 인터페이스에 의한 데이터 전달에 있어서, 네트워크내에서 실행되는 전달 동작은 "서브-작동(sub-action)"이라 칭하여진다. 2가지 서브-작동들이 규정된다.

한가지는 종래의 요구들을 만들고, 승인을 요구하고, 수신을 확인하는 비동기화(asynchronous) 전달 모드이고, 다른 하나는 데이터가 항상 특정한 노드(node)로부터 한 번에 125㎲로 전달되는 등시성(isochronous) 전달 모드이다.

이 방법에서, 2가지 전달 모드들을 갖는 IEEE 1394 직렬 인터페이스에서의 데이터는 패킷들(packets) 유닛들로 전달된다. 그러나, IEEE 1394 표준에서는 처리되는 가장 작은 데이터 유닛이 쿼드릿(quadlet)(= 4 bytes = 32 bits)이다.

IEEE 1394 표준에서는, 통상적으로 컴퓨터 데이터가 도 5a 및 도 5b에 도시된 바와 같이 비동기화 전달 모드를 사용해 전달된다.

비동기화 전달 모드는 도 5a에 도시된 바와 같이, 3가지 전이 상태들, 즉 버스를 안전하게 하는 중재(arb), 데이터를 전달하기 위한 패킷 전송, 및 승인(ack)을 포함한다.

패킷 전송은 도 5b에 도시된 바와 같은 포맷(format)으로 실행된다.

전달 패킷의 제 1 쿼드릿은 16 비트들의 착신 ID 영역, 6 비트들의 트랜잭션 라벨(transaction label)(t1) 영역, 2 비트의 재시도 코드(retry code: rt) 영역, 4 비트의 트랜잭션 코드(transaction code: tcode) 영역, 및 4 비트의 우선순위(priority: pri) 영역으로 구성된다.

착신 ID 영역은 이 노드의 버스 번호와 코드 번호를 나타내고, 우선순위 영역은 우선순위 레벨을 나타낸다.

제 2 쿼드릿과 제 3 쿼드릿은 16 비트들의 소스 ID 영역과 48 비트들의 착신 오프셋(offset) 영역으로 구성된다.

소스 ID 영역은 패킷을 전달한 노드 ID를 나타내고, 착신 오프셋 영역은 연속적인 고저 영역으로써 구성되고, 착신 노드의 어드레스 공간의 어드레스를 나타낸다.

제 4 쿼드릿은 16 비트들의 데이터 길이 영역과 16 비트들의 확장된 트랜잭션 코드(확장 tcode) 영역으로 구성된다.

데이터 길이 영역은 수신된 패킷의 바이트들의 수를 나타내고, 확장 tcode 영역은 tcode가 로크(lock) 트랜잭션을 나타내는 이 패킷의 데이터로써 실행된 실제 로크 작동을 나타내는 영역이다.

데이터 필드(data field) 영역 이전의 쿼드릿에 부가된 헤더(header) CRC 영역은 패킷 헤더의 에러 검출 코드이다.

또한, 데이터 영역(데이터 필드) 이후의 쿼드릿에 부가된 데이터 CRC 영역은 데이터 필드의 에러 검출 코드이다.

또한, 도 6은 등시성 통신 패킷에 대한 기본 구성예의 도면이다.

도 6에 도시된 바와 같이, 등시성 통신 패킷에서, 제 1 쿼드릿은 1394 헤더이고, 제 2 쿼드릿은 헤더 CRC (Header-CRC)이고, 제 3 쿼드릿은 CIP 헤더 1 (CIP-Header 1)이고, 제 4 쿼드릿은 CIP 헤더 2 (CIP-Header 2), 제 5 쿼드릿은 소스 패킷 헤더 (SPH)이고, 제 6 및 이어지는 쿼드릿은 데이터 영역이다. 최종 쿼드릿은 데이터 CRC (Data-CRC) 영역이다.

1394 헤더는 데이터 길이를 나타내는 데이터 길이 영역, 이 패킷에 의해 전달되는 채널의 번호를 나타내는 채널 영역(0 내지 63 중 임의의 번호), 처리 코드를 나타내는 tcode 영역, 및 각 어플리케이션(application)에 의해 규정된 동기화 코드(synchronous code: sy)로 구성된다.

헤더 CRC는 패킷 헤더의 에러 검출 코드이다.

CIP-헤더 1은 전송 노드 번호에 대한 SID(source node ID) 영역, 데이터 블록의 길이에 대한 DBS(data block size) 영역, 패킷의 형성에서 데이터의 분수 번호에 대한 FN(fraction number), 패딩(padding) 데이터의 쿼드릿 번호에 대한 QPC(quadlet padding count), 소스 패킷 헤더의 존재/부존재를 나타내는 플래그(flag)에 대한 SPH 영역, 및 등시성 패킷들의 번호를 검출하는 카운터에 대한 DBC(data block continuity counter) 영역으로 구성된다.

DBS 영역은 하나의 등시성 패킷에 의해 전달된 쿼드릿의 번호를 나타냄을 주목한다.

CIP-헤더 2는 전달되는 데이터의 종류를 나타내는 신호 포맷에 대한 FMT 영역과, 신호 포맷에 대응하여 사용되는 FDF(format dependent field) 영역으로 구성된다.

SPH 헤더는 운송 스트림(stream) 패킷이 도착하는 축에 고정된 지연값을 부가함으로써 구해진 값이 설정되는 시간 스탬프(time stamp) 영역을 갖는다.

또한, 데이터-CRC는 데이터 필드의 에러 검출 코드이다.

상술된 바와 같이, 비동기화 전달 모드에서 실행된 컴퓨터 데이터의 통상적인 전달에서는, 프로토콜(protocol)로서 SBP-2 (Serial Bus Protocol-2)가 사용된다.

이 프로토콜에 따라, 데이터가 저장 디바이스, 즉 타켓(target)으로부터 호스트(host) 컴퓨터, 즉 초기설정자에 전달될 때, 그 전달은 저장 디바이스로부터 호스트 컴퓨터의 메모리에 데이터를 기록함으로써 실행된다. 데이터가 호스트 컴퓨터에서 타켓으로 전달될 때, 그 전달은 저장 디바이스가 호스트 컴퓨터 메모리의 데이터를 판독함으로서 실행된다.

그러나, 전송 및 수신하도록 저장 디바이스에 저장되거나 저장 디바이스로부터 판독된 많은 양의 데이터를 IEEE 1394 표준의 패킷으로 변환하는 소위 "트랜잭션층(transaction layer)"을 제어하기 위한 처리 회로가 아직 설립되지 않았다.

또한, 비동기화 전달 및 등시성 전달 모드를 실현하는 회로 시스템에서는 또한 데이터의 내용에 따라 매끄러운 수신 처리를 실행하도록 시스템을 구성할 필요가 있다.

(발명의 요약)

본 발명의 목적은 전송 및 수신을 위해 많은 양의 데이터를 소정의 표준에 기초하여 패킷으로 변환하고, 매끄러운 전송 및 수신 처리를 실행할 수 있는 직렬 인터페이스 회로와 그의 신호 처리 방법을 제공하는 것이다.

상기의 목적을 얻기 위해, 본 발명의 제 1 특성에 따라, 자체 노드(node)와 직렬 인터페이스 버스(serial interface bus)를 통해 자체 노드에 접속된 또 다른 노드 사이에서 비동기화 패킷(asynchronous packet)의 전송 및 수신을 실행하고, 전송 패킷을 발생하기 위해 자체 노드에 판독된 데이터에 대한 자기-지정 라벨(self-designating label)을 부가하고 이를 직렬 인터페이스 버스에 전송하기 위한 데이터 처리 회로를 포함하는 직렬 인터페이스 회로가 제공된다.

양호하게, 직렬 인터페이스 회로는 또 다른 노드로부터 제어 패킷을 수신하고, 제어 패킷의 내용이 자체 노드에서 또 다른 노드로의 데이터 전달을 위한 요구를 나타낼 때 데이터 처리 회로를 시동시키기 위한 제어 회로를 갖는다.

또한, 직렬 인터페이스 회로는 직렬 인터페이스 버스를 통해 또 다른 노드로부터 전달되는 패킷을 수신하고, 수신된 패킷이 제어 패킷일 때 이를 제어 회로에 출력하고, 수신된 패킷이 전송 패킷에 대한 응답 패킷일 때는 이를 데이터 처리 회로에 출력하기 위한 디멀티플렉싱(demultiplexing) 회로를 갖는다.

본 발명의 제 2 특성에 따라, 자체 노드와 직렬 인터페이스 버스를 통해 자체 노드에 접속된 또 다른 노드 사이에서 비동기화 패킷의 전송 및 수신을 실행하고, 또 다른 노드의 데이터를 자체 노드에 전달할 때, 자기-지정 라벨을 부가했던 요구 패킷(request packet)을 발생하고, 이를 직렬 인터페이스 버스에 전송하고, 또 다른 노드로부터 이 요구 패킷에 대한 응답 패킷을 수신하고, 응답 패킷으로부터 데이터 부분을 취하고, 이를 전달하는 데이터 처리 회로를 갖는 직렬 인터페이스 회로가 제공된다.

양호하게, 직렬 인터페이스 회로는 또 다른 노드로부터 제어 패킷을 수신하고, 제어 패킷의 내용이 자체 노드에 또 다른 노드의 데이터의 전달을 위한 요구를 나타낼 때 데이터 처리 회로를 시동시키기 위한 제어 회로를 갖는다.

또한, 직렬 인터페이스 회로는 직렬 인터페이스 버스를 통해 또 다른 노드로부터 전송되는 패킷을 수신하고, 수신된 패킷이 제어 패킷일 때 이를 제어 회로에 출력하고, 수신된 패킷이 전송 패킷에 대한 응답 패킷일 때 이를 데이터 처리 회로에 출력하기 위한 디멀티플렉싱 회로를 갖는다.

본 발명의 제 3 실시예에 따라, 자체 노드와 직렬 인터페이스 버스를 통해 자체 노드에 접속되는 또 다른 노드 사이에서 비동기화 패킷 및 등시성 패킷(isochronous packet)의 전송 및 수신을 실행하고, 전송 패킷을 발생하기 위해 판독 데이터에 자기-지정 라벨을 부가하고 이를 직렬 인터페이스 버스에 전송하기 위한 데이터 처리 회로; 또 다른 노드로부터 제어 패킷을 수신하고, 제어 패킷의 내용이 자체 노드에서 또 다른 노드로의 데이터 전달을 위한 요구를 나타낼 때 데이터 처리 회로를 시동시키기 위한 제어 회로; 및 직렬 인터페이스 버스를 통해 또 다른 노드로부터 전송된 패킷을 수신하고, 수신된 패킷이 제어 패킷일 때는 이를 제어 회로에 출력하고, 수신된 패킷이 전송 패킷에 대한 응답 패킷일 때는 이를 데이터 처리 회로에 출력하고, 수신된 패킷이 등시성 스트림(isochronous stream) 패킷 데이터일 때는 이를 어플리케이션 측(application side)에 출력하기 위한 디멀티플렉싱 회로를 포함하는 직렬 인터페이스 회로가 제공된다.

양호하게, 디멀티플렉싱 회로는 라벨에 기초하여 응답 패킷을 구별하고, 스트림 패킷 데이터를 모든 채널에서 대응하는 다른 어플리케이션 측들에 출력한다.

본 발명의 제 4 특성에 따라, 자체 노드와 직렬 인터페이스 버스를 통해 자체 노드에 접속되는 또 다른 노드 사이에서 비동기화 패킷과 등시성 패킷의 전송 및 수신을 실행하고, 또 다른 노드의 데이터를 자체 노드에 전달할 때, 자기-지정 라벨을 부가했던 요구 패킷을 발생하고 이를 직렬 인터페이스 버스에 전송하며, 또 다른 노드로부터 요구 패킷에 대한 응답 패킷을 수신하고, 응답 패킷으로부터 데이터 부분을 취하고, 이를 전달하기 위한 데이터 처리 회로; 또 다른 노드로부터 제어 패킷을 수신하고, 제어 패킷의 내용이 자체 노드로의 또 다른 노드의 데이터 전달을 위한 요구를 나타낼 때 데이터 처리 회로를 시동시키기 위한 제어 회로; 및 직렬 인터페이스 버스를 통해 또 다른 노드로부터 전송된 패킷을 수신하고, 수신된 패킷이 제어 패킷일 때 이를 제어 회로에 출력하고, 수신된 패킷이 전송 패킷에 대한 응답 패킷일 때는 이를 데이터 처리 회로에 출력하고, 수신된 패킷이 등시성 스트림 패킷 데이터일 때는 이를 어플리케이션 측에 출력하기 위한 디멀티플렉싱 회로를 포함하는 직렬 인터페이스 회로가 제공된다.

양호하게, 디멀티플렉싱 회로는 응답 패킷에 부가된 라벨에 기초하여 응답 패킷을 구별하고, 스트림 패킷 데이터를 모든 채널에서 대응하는 다른 어플리케이션 측들에 출력한다.

본 발명의 제 5 특성에 따라, 자체 노드와 직렬 인터페이스 버스를 통해 자체 노드에 접속된 또 다른 노드 사이에서, 공급 착신 정보(supply destination information)가 부가된 패킷의 전송 및 수신을 실행하고, 수신된 패킷의 공급 착신 정보에 기초하여 수신된 패킷을 디멀티플렉싱하고 이를 대응하는 공급 착신지에 출력하기 위한 디멀티플렉싱 회로를 포함하는 직렬 인터페이스 회로가 제공된다.

양호하게, 수신된 패킷은 비동기화된 패킷이고, 공급 착신 정보는 트랜잭션 라벨 및 트랜잭션 코드 정보이다.

다른 방법으로, 수신된 패킷은 등시성 패킷이고, 공급 착신 정보는 트랜잭션 코드 및 채널 정보이다.

본 발명의 제 6 특성에 따라, 자체 노드와 직렬 인터페이스 버스를 통해 자체 노드에 접속된 또 다른 노드 사이에서 비동기화 패킷의 전송 및 수신을 실행하고, 또 다른 노드의 데이터를 자체 노드에 전달할 때, 자기-지정 라벨을 부가했던 요구 패킷을 발생하고 이를 직렬 인터페이스 버스에 전송하는 단계, 또 다른 노드로부터 이 요구 패킷에 대한 응답 패킷을 수신하는 단계, 및 응답 패킷으로부터 데이터 부분을 취하는 단계를 포함하는 신호 처리 방법이 제공된다.

양호하게, 응답 패킷을 수신할 때, 자체 노드에 대한 데이터 수신 패킷은 응답 패킷에 부가된 라벨과 소정의 응답 코드에 기초하여 취해진다.

본 발명의 회로에 따라, 예를 들면, 저장 디바이스의 데이터를 또 다른 노드를 전달하도록 자체 노드로부터 또 다른 노드로 요구하는 경우에, 저장 디바이스의 데이터는 데이터 처리 회로에 의해 판독된다. 이어서, 자기-지정 라벨이 판독 데이터에 지정되고, 이는 전송 비동기화 패킷으로서 직렬 인터페이스 버스로 전송된다.

또한, 본 발명에서, 데이터 처리 회로는 제어 회로가 자체 노드에서 또 다른 노드로의 데이터 전달을 요구함을 나타내는 제어 패킷을 수신할 때 시작된다.

또한, 멀티플렉싱 회로는 직렬 인터페이스 버스를 통해 또 다른 노드로부터 전달된 패킷을 수신한다. 수신된 패킷이 제어 패킷일 때, 이는 제어 회로로 출력되는 반면, 전송 패킷에 대한 응답 패킷일 때는 데이터 처리 회로로 출력된다.

또한, 본 발명의 회로에 따라, 또 다른 노드의 데이터를 자체 노드로 전달할 때, 데이터 처리 회로는 자기-지정 라벨을 부가했던 응답 패킷을 발생하고 이를 직렬 인터페이스 버스에 전송한다.

또한, 이 요구 패킷에 대한 응답 패킷이 또 다른 노드로부터 수신될 때는 응답 패킷 중에서 데이터 부분이 취해져, 예를 들면 저장 디바이스로 전달된다.

또한, 비동기화 통신 뿐만 아니라 등시성 통신에도 적용되는 본 발명의 회로에 따라, 디멀티플렉싱 회로는 직렬 인터페이스 버스를 통해 또 다른 노드로부터 전달된 패킷을 수신한다.

수신된 패킷이 제어 패킷일 때는 이것이 제어 회로로 출력되고, 수신된 패킷이 전송 패킷에 대한 응답 패킷일 때는 데이터 처리 회로로 출력되고, 또한 수신된 패킷이 등시성 스트림 패킷 데이터일 때는 어플리케이션 측에 출력된다.

또한, 디멀티플렉싱 회로는 응답 패킷에 부가된 라벨과 소정의 응답 코드에 기초하여 응답 패킷을 구별하고, 스트림 패킷 데이터를 모든 채널에서 대응하는 다른 어플리케이션 측들에 출력한다.

또한, 본 발명의 회로에 따라, 디멀티플렉싱 회로는 수신된 패킷의 공급 착신 정보에 기초하여 수신된 패킷의 공급 착신지를 구별하고, 이를 대응하는 공급 착신지에 출력한다.

예를 들면, 수신된 패킷이 비동기화 패킷일 때, 이는 트랜잭션 라벨과 트랜잭션 코드 정보에 기초하여 공급 착신지를 구별한다.

또한, 수신된 패킷이 등시성 패킷일 때, 이는 트랜잭션 라벨과 채널 정보에 기초하여 공급 착신지를 구별한다.

본 발명의 방법에 따라, 또 다른 노드의 데이터를 자체 노드에 전달할 때, 자기-지정 라벨을 부가했던 요구 패킷이 발생되어 직렬 인터페이스 노드에 전송된다. 이 요구 패킷에 대한 응답 패킷이 또 다른 노드로부터 수신될 때, 자체 노드에 대한 데이터 수신 패킷은 응답 패킷에 부가된 라벨과 소정의 응답 코드에 기초하여 취해지고, 응답 패킷 중에서 데이터 부분이 취해진다. 본 발명의 여러 목적들 및 특징들은 첨부한 도면을 참조하여 주어진 양호한 실시예들의 다음 설명으로부터 더 명백해질 것이다.

본 발명의 여러 가지 목적들은 첨부된 도면들을 참조하여 주어진 바람직한 실시예들의 다음 설명으로부터 보다 명료해질 것이다.

이후에는 첨부된 도면들을 참고로 양호한 실시예가 설명된다.

제 1 실시예

도 1은 본 발명에 따른 IEEE 1394 직렬 인터페이스 회로의 제 1 실시예에 대한 구성의 블록도이다.

이 직렬 인터페이스 회로는 비동기화 통신에서 처리되는 컴퓨터 데이터의 전달을 실행하도록 구성됨을 주목한다. 이러한 이유로, 도 1에서는 등시성 통신측 회로의 구체적인 구성이 설명되지 않는다.

이 직렬 인터페이스 회로는 링크(link)/트랜잭션층 집적 회로(10), 물리적 층(physical layer) 회로(20), 저장 디바이스로 동작하는 도시되지 않은 하드 디스크 드라이브(HDD)의 제어기(30), 및 호스트 컴퓨터로 동작하는 로컬 프로세서(local processor)(40)로 구성된다.

링크/트랜잭션층 집적 회로(10)는 링크층 회로(100)와 트랜잭션층 회로(120)의 집적으로 구성되고, 로컬 프로세서(40)의 제어하에서 비동기화 전달의 제어와 물리적 층 회로(20)의 제어를 실행한다.

링크층 회로(100)는 도 1에 도시된 바와 같이, 링크 코어(link core)(101), CPU 인터페이스 회로(서브-CPU I/F)(102), 비동기화 통신에서 사용되는 전송 사용 FIFO(AT-FIFO: First-In First-Out)(103), 비동기화 통신에서 사용되는 수신 사용 FIFO(AR-FIFO)(104), 수신된 패킷을 구별하기 위한 디멀티플렉싱 회로(DeMux)(105), 셀프 ID 사용 분해자(self ID use resolver)(106), 및 제어 레지스터(이후 CR이라 칭하여지는)(107)로 구성된다.

링크 코어(101)는 명령과 컴퓨터 데이터가 전달되는 비동기화 통신 사용 패킷 및 등시성 통신 사용 패킷을 위한 전송 회로, 수신 회로, 이들 패킷의 IEEE 1394 직렬 버스(BS)를 직접 구동하기 위한 물리적 층 회로(20)을 갖춘 인터페이스 회로, 매 125㎲ 마다 재설정되는 싸이클 타이머, 싸이클 모니터, 및 CRC 회로로 구성된다.

이는 도시되지 않은 하드 디스크로부터 판독되어 트랜잭션층 회로(120)에서 소정의 전송 패킷으로 형성되는 컴퓨터 데이터의 전송 처리 등을 실행한다.

도 1에서는 상술된 바와 같이 등시성 통신측의 FIFO 등이 생략됨을 주목한다.

CPU 인터페이스 회로(102)는 로컬 프로세서(40)와 전송 사용 FIFO(103) 및 수신 사용 FIFO(104) 사이에서의 비동기화 통신 사용 패킷들의 기록, 판독, 등의 중재, 및 로컬 프로세서(40)와 CR(107) 사이에서의 다양한 데이터의 전송 및 수신의 중재를 실행한다.

예를 들면, 이는 IEEE 1394 인터페이스 버스(BS)를 통해 초기 설정자로서 동작하는 호스트 컴퓨터로부터 전송되고 수신 사용 FIFO에 저장되는 저장 장치로서 동작하는 하드 디스크의 제어 사용 명령들을 로컬 프로세서(40)로 전송한다. 컴퓨터 데이터를 전송 및 수신하는 트랜잭션층 회로(120)를 시동시키기 위한 데이터는 로컬 프로세서(40)로부터 CPU 인터페이스 회로(102)를 통해 CR(107)에서 설정된다.

전송 사용 FIFO(103)는 IEEE 1394 직렬 버스(BS)로 전송되는 비동기화 통신 사용 패킷을 저장한다. 저장된 데이터는 링크 코어(101)로 주어진다.

또한, 수신 사용 FIFO(104)는 IEEE 1394 직렬 버스를 통해 전송된 비동기화 통신 사용 패킷, 예를 들면 저장 디바이스로 동작하는 하드 디스크의 제어 사용 명령 등을 디멀티플렉싱 회로(105)에 의해 저장한다.

디멀티플렉싱 회로(105)는 링크 코어(101)를 통해 비동기화 통신 패킷의 제 1 쿼드릿에 위치하는 트랜잭션 라벨(t1)과 트랜잭션 코드(tcode)를 점검하고, 이것이 초기 설정자, 즉 호스트 컴퓨터로부터 타켓, 즉 트랜잭션층 회로로의 응답 패킷인가 또는 또 다른 패킷인가를 구별하고, 응답 패킷만을 트랜잭션층 회로(120)에 입력하고, 또한 수신 사용 FIFO(104)에는 다른 패킷들을 저장한다.

구별 점검에 사용되는 트랜잭션 라벨(t1)은 일반적으로 "a"로 설정됨을 주목한다. tcode(트랜잭션 코드)로는 이것이 기록 요구 및 응답인가 또는 판독 요구 및 응답인가 여부에 따라 다른 데이터가 설정된다.

특별히, 기록 요구 및 쿼드릿 기록의 경우에서는 tcode가 "0"으로 설정되고, 블록 기록의 경우에서는 "1"로 설정된다.

또한, 기록 응답의 경우에서는 "2"로 설정된다.

판독 요구 및 쿼드릿 판독의 경우에서는 "4"로 설정되고, 블록 판독의 경우에서는 "5"로 설정된다.

또한, 판독 응답의 경우에서는 "6/7"로 설정된다.

분해자(106)는 IEEE 1394 직렬 버스(BS)를 통해 전송된 셀프 ID 패킷을 분석하고 이를 CR(107)에 저장한다. 또한, 이는 에러들을 점검하는 기능, 노드들의 번호를 카운트하는 기능 등을 갖는다.

트랜잭션층 회로(120)는 SBP-2(Serial Bus Protocol-2) 표준에 기초하여 비동기화 패킷으로서 컴퓨터 주변기들(본 실시예에서는 하드 디스크 드라이브들)의 데이터를 자동적으로 전송 및 수신하는 기능을 갖는다.

또한, 트랜잭션층 회로(120)에는 재시도 기능과 분할 타임아웃(timeout) 검출 기능이 제공된다.

재시도 기능은 요구 패킷을 전송한 이후에 "ack busy*" Ack 코드가 복귀되는 경우에 대응하는 요구 패킷을 재전송하는 기능이다. 패킷이 재전송될 때, 전송은 "00"에서 "01"로 전송 패킷의 제 1 쿼드릿에 위치하는 2 비트의 rt 영역을 설정한 이후에 실행된다.

분할 타임아웃 검출 기능(split timeout detection function)은 응답 패킷의 복귀 시간이 만기되는 때를 검출하는 기능이다.

이 트랜잭션층 회로(120)는 운송 데이터 인터페이스 회로(121), 요구 패킷 발생 회로(SBPreq)(122), 응답 패킷 복호화 회로(SBPRsp)(123), 요구 사용 FIFO(Request FIFO: ADPTF)(124), 응답 사용 FIFO(Response FIFO: ADPRF)(125), 및 트랜잭션 제어기(126)로 구성된다.

데이터 처리 회로(ADP)는 요구 패킷 발생 회로(SBPreq)(122), 응답 패킷 복호화 회로(SBPRsp)(123), 요구 사용 FIFO(Request FIFO: ADPTF)(124), 응답 사용 FIFO(Response FIFO: ADPRF)(125), 및 트랜잭션 제어기(126)로 구성된다.

운송 데이터 인터페이스 회로(121)는 HDD 제어기(30)와 요구 패킷 발생 회로(122) 및 응답 패킷 복호화 회로(123) 사이에서 데이터 전송 및 수신의 중재를 실행한다.

링크층 회로(link layer circuit: 100)의 CR(107)로부터 데이터 전달을 시작하기 위한 지시를 수신할 때, 전송(기록)의 경우, 요구 패킷 발생 회로(122)는 패킷으로 나누어질 수 있도록 도시되지 않은 하드 디스크상에 기록되고 운송 데이터 인터페이스 회로(121)를 통해 얻어지는 컴퓨터 데이터를 SBP-2 표준에 따라 하나 이상의 데이터 블록으로 나누고, 트랜잭션 라벨 t1 (= a)을 지정하는 1394 헤더를 부가하고, 또한 이를 요구 사용 FIFO(124)에 저장한다.

또한, 수신(판독)의 경우, 이는 하나 이상의 트랜잭션 라벨 t1 (= a) 등을 SBP-2 표준에 따라 지정함으로서 지정된 어드레스 및 데이터 길이의 1394 블록 판독 요구 명령을 한 패킷으로 형성하고, 이를 요구 사용 FIFO(124)에 저장한다.

응답 패킷 복호화 회로(123)는 수신할 때 응답 사용 FIFO(125)에 저장된 응답 패킷 데이터를 판독하고, 응답 패킷에서 1394 헤더를 제거하고, 또한 판독 데이터를 운송 데이터 인터페이스 회로(121)를 통해 HDD 제어기(30)에 소정의 타이밍에 출력한다.

요구 사용 FIFO(124)는, 전송(기록)의 경우, 패킷으로 나뉜 전송 데이터를 저장하고, 수신(판독)의 경우에는 1394 블록 판독 요구 명령을 저장한다.

응답 사용 FIFO(125)는 1394 직렬 버스(BS)를 통해 호스트 컴퓨터측으로부터 전송된 수신 데이터를 저장한다.

트랜잭션 제어기(126)는 전송할 때 요구 사용 FIFO(124)에 저장되고 패킷으로 나뉜 전송 데이터와 수신할 때 요구 사용 FIFO(124)에 저장된 1394 블록 판독 요구 명령을 판독하고, 링크층 회로(100)의 링크 코어(101)로의 출력을 제어한다.

또한, 전송할 때, 링크층 회로(100)의 디멀티플렉싱 회로(105)로부터 응답 패킷을 수신하면, 재시도 코드(rcode)가 CR(107)에 기록된다. 수신할 때, 1394 헤더는 디멀티플렉싱 회로(105)로부터의 응답 패킷에서 제거되고, 패킷 데이터는 응답 사용 FIFO(125)에 저장된다.

다음에는 상기의 구성에서 SBP-2 표준에 의해 결정된 패킷이 전달될 때 컴퓨터 데이터의 전송 및 수신 동작에 대한 설명이 주어진다.

먼저, 전송 동작에 대한 설명, 즉 데이터가 타켓, 즉 하드 디스크에서 초기 설정자, 즉 호스트 컴퓨터로 전달되는 경우와, 저장 디바이스(하드 디스크)로부터 호스트 컴퓨터의 메모리로 데이터가 기록되는 동작이 실행되는 경우에 대한 설명이 주어진다.

호스트 컴퓨터로부터 1394 직렬 버스(BS)를 통해 전송되는 SBP-2 표준에 기초하여 ORB(operation request block)와 같은 패킷 데이터는 링크층 회로(100)의 링크 코어(101)와 물리적 층 회로(20)를 통해 디멀티플렉싱 회로(105)에 입력된다.

수신된 패킷을 수신하면, 디멀티플렉싱 회로(105)는 패킷이 호스트 컴퓨터로부터 타켓, 즉 트랜잭션층 회로에 대한 응답 패킷인가 또는 또 다른 패킷인가 여부를 구별한다.

이 경우에서는 또 다른 패킷이므로, 수신된 데이터는 수신 사용 FIFO(104)에 저장된다.

수신 사용 FIFO(104)에 저장된 ORB와 같은 수신 데이터는 CPU 인터페이스 회로(102)를 통해 로컬 프로세서(40)로 입력된다.

로컬 프로세서(40)는 ORB의 내용에 따라 CR(107)의 트랜잭션층 회로 사용 레지스터를 CPU 인터페이스 회로(102)를 통해 초기화한다.

이에 의해, 트랜잭션층 회로(120)가 시동된다.

시동된 트랜잭션층 회로(120)에서, 요구 패킷 발생 회로(122)는 운송 데이터 인터페이스 회로(121)를 통해 HDD 제어기(30)로의 데이터 요구를 시작한다.

그 요구에 따라, 운송 데이터 인터페이스 회로(121)를 통해 전해진 전송 데이터는 요구 패킷 발생 회로(122)에서 SBP-2 표준에 따라 패킷으로 나누어질 수 있도록 하나 이상의 데이터 블록으로 나뉜다. 지정된 트랜잭션 라벨 t1 (= a) 등을 갖는 1394 헤더가 부가되고, 그 결과는 자동적으로 요구 사용 FIFO(124)에 저장된다.

하나 이상의 1394 패킷 크기의 데이터가 요구 사용 FIFO(124)에 저장될 때, 데이터는 트랜잭션 제어기(126)에 의해 링크층 회로(100)의 링크 코어(101)로 전달된다.

이어서, 링크 코어(101)는 물리적 층 회로(20)를 통해 1394 직렬 버스(BS)에 대한 중재를 적용한다.

이에 의해, 버스가 확보될 수 있으면, 전달 데이터를 포함하는 기록 요구 패킷은 물리적 층 회로(20)와 1394 직렬 버스(BS)를 통해 호스트 컴퓨터로 전송된다.

전송된 이후에, 기록 요구 패킷에 대한 Ack 코드와, 특정한 경우, 기록 응답 패킷은 호스트 컴퓨터로부터 전달되어, 링크층 회로(100)의 링크 코어(101)와 물리적 층 회로(20)를 통해 디멀티플렉싱 회로(105)로 입력된다.

디멀티플렉싱 회로(105)에서는 수신된 패킷의 트랜잭션 라벨(t1)과 트랜잭션 코드의 점검이 실행되고, 수신된 패킷이 호스트 컴퓨터에서 타켓으로의 트랜잭션층 회로에 대한 응답 회로인 것으로 구별될 때, 응답 패킷은 트랜잭션층 회로(120)의 트랜잭션 제어기(126)로 입력된다.

트랜잭션 제어기(126)는 입력된 응답 패킷의 Ack 코드와 응답 코드가 정상적이면 다음 데이터를 링크 코어(101)에 전송한다.

상기의 동작은 호스트 컴퓨터의 메모리에 컴퓨터 데이터를 기록(전송)하도록 반복된다.

상기의 전송에서 트랜잭션층 회로(120)의 동작에 대한 개요가 도 2에 도시된다.

다음에는, 수신 동작에 대한 설명, 즉 호스트 컴퓨터에서 타켓으로 데이터를 전송하는 경우와, 저장 디바이스(하드 디스크)가 호스트 컴퓨터의 메모리에서 데이터를 판독하기 위한 동작을 실행하는 경우에 대한 설명이 주어진다.

호스트 컴퓨터에서 1394 직렬 버스(BS)를 통해 전달되는 SBP-2 표준에 기초하는 ORB와 같은 패킷 데이터는 링크층 회로(100)의 링크 코어(101)와 물리적 층 회로(20)를 통해 디멀티플렉싱 회로(105)에 입력된다.

디멀티플렉싱 회로(105)는 수신된 패킷을 수신하고, 수신된 패킷이 호스트 컴퓨터에서 타켓, 즉 트랜잭션층 회로에 대한 응답 패킷인가 또는 또 다른 패킷인가 여부를 구별한다.

이 경우에서는, 수신된 패킷이 또 다른 패킷이므로, 수신된 데이터는 수신 사용 FIFO(104)에 저장된다.

수신 사용 FIFO(104)에 저장된 ORB와 같은 수신 데이터는 CPU 인터페이스 회로(102)를 통해 로컬 프로세서(40)에 입력된다.

이에 의해, 트랜잭션층 회로(120)가 시동된다.

활성화된 트랜잭션층 회로(120)에서, 요구 패킷 발생 회로(122)는 SBP-2 표준에 따라 지정된 어드레스와 데이터 길이의 1394 블록 판독 요구 명령을 패킷으로 형성하고, 이를 요구 사용 FIFO(124)에 저장한다.

요구 사용 FIFO(104)에 저장된 판독 요구 명령 패킷은 트랜잭션 제어기(126)에 의해 링크층 회로(100)의 링크 코어(101)로 전달된다.

이에 의해, 버스가 확보될 수 있을 때, 판독 요구 패킷은 물리적 층 회로(20)와 1394 직렬 버스(BS)를 통해 호스트 컴퓨터에 전송된다.

전송 이후에, 지정된 데이터 길이의 데이터를 포함하는 판독 응답 패킷과 판독 응답 패킷에 대한 Ack 코드는 호스트 컴퓨터로부터 전달되고, 링크층 회로(100)의 링크 코어(101)와 물리적 층 회로(20)를 통해 디멀티플렉싱 회로(105)에 입력된다.

디멀티플렉싱 회로(105)는 수신된 패킷의 트랜잭션 라벨(t1)과 트랜잭션 코드(tcode)를 점검한다. 수신된 패킷이 호스트 컴퓨터로부터 타켓, 즉 트랜잭션층 회로에 대한 응답 패킷인 것으로 결정될 때, 이는 응답 패킷을 트랜잭션층 회로(120)의 트랜잭션 제어기(126)에 입력한다.

트랜잭션 제어기(126)는 디멀티플렉싱 회로(105)로부터의 응답 패킷 데이터를 응답 사용 FIFO(125)에 저장한다.

응답 사용 FIFO(125)에 저장된 데이터는 응답 패킷 복호화 회로(123)에 의해 판독되어, 1394 헤더가 제거되고, 결과의 데이터는 소정의 타이밍에 운송 데이터 인터페이스 회로(121)를 통해 HDD 제어기(30)에 출력된다.

상기의 동작은 컴퓨터 데이터를 저장 디바이스(하드 디스크)에 기록(수신)하도록 반복된다.

상기의 수신에서 트랜잭션층 회로(129)의 동작에 대한 개요는 도 3에 도시된다.

상술된 바와 같이, 제 1 실시예에 따라, 저장 디바이스가 접속된 데이터 처리 회로로 동작하는 트랜잭션층 회로(120)가 제공되고, 이는 저장 디바이스의 데이터를 판독하고, 자기-지정하는 트랜잭션 라벨을 부가하고, 또한 전송 비동기화 패킷으로 데이터를 직렬 인터페이스 버스(BS)로 전송하며, 또 다른 노드의 데이터를 저장 디바이스에 전달할 때, 자기-지정한 라벨을 부가했던 요구 패킷을 발생하여 이를 직렬 인터페이스 버스(BS)에 전송하고, 또 다른 노드로부터 이 요구 패킷에 대한 응답 패킷을 수신하고, 응답 패킷으로부터 데이터 부분을 취하고, 또한 이를 저장 디바이스에 전송하므로, SBP-2 표준에 기초하는 IEEE 1394 패킷으로 저장 디바이스에서 판독되거나 저장 디바이스에 저장된 많은 양을 데이터를 전송 및 수신하는 것이 가능하고, IEEE 1394 직렬 버스 인터페이스 비동기화 패킷을 사용함으로서 많은 양의 데이터 전달을 실현하는 것이 가능하다.

또한, 디스크 드라이버(disk driver), 테이프 스트리머(tape streamer), 또는 다른 컴퓨터 주변기를 IEEE 1394 직렬 버스에 접속시킬 때, ORB를 인출하고, 데이터를 전달하고, 또한 그 상태를 초기 설정자에 전송하는 SBP-2 표준에 기초하는 순차는 간략화될 수 있어 최적의 설계가 가능해진다.

또한, 트랜잭션층 회로(120)에 요구 사용 FIFO(124)와 응답 사용 FIFO(125)가 제공되고, 링크층 회로(100)에는 전송 사용 FIFO(103)와 수신 사용 FIFO(104)가 제공되므로, 요구 사용 FIFO(124)와 응답 사용 FIFO(125)에 의해 데이터 전달과 나란하게 데이터 이외의 통상적인 1394 패킷의 전송 및 수신이 실행될 수 있다.

또한, 링크 코어(101)를 통해 비동기화 통신 패킷의 제 1 쿼드릿에 위치하는 트랜잭션 코드(tcode)와 트랜잭션 라벨(t1)을 점검하고, 수신된 패킷이 초기 설정자, 즉 호스트 컴퓨터로부터 타켓, 즉 트랜잭션층 회로에 대한 응답 패킷인가 또는 또 다른 패킷인가 여부를 구별하여, 응답 패킷만을 트랜잭션층 회로(120)에 입력하고, 예를 들면 트랜잭션층 회로(120)측에 중요한 에러가 발생되어 데이터의 판독/기록 동작이 중단되더라도 다른 패킷을 수신 사용 FIFO(104)에 저장하는 디멀티플렉싱 회로(105)가 제공되므로, 데이터 이후에 입력된 명령의 판독이 불가능해지지 않아서 그 명령이 데이터의 판독/기록 동작 상태에 관계없이 매끄럽게 수신될 수 있는 이점이 있다.

제 2 실시예

도 4는 본 발명에 따른 IEEE 1394 직렬 인터페이스 회로의 제 2 실시예에 대한 구성의 블록도이다.

도 4에서, (10a)는 링크/트랜잭션층 집적 회로를 나타내고, (20)은 물리적 층 회로, (30)은 HDD 제어기, (40)은 로컬 프로세서, 또한 (50a) 및 (50b)는 MPEG(Moving Picture Experts Group) 운송자를 나타낸다.

링크/트랜잭션층 집적 회로(10a)는 링크층 회로(100a)와 트랜잭션층 회로(120)로 구성된다.

링크층 회로(100a)는 링크 코어(101), CPU 인터페이스 회로(102), 비동기화 전송 사용 FIFO(103), 비동기화 수신 사용 FIFO(104), 디멀티플렉싱 회로(105a), 분해자(106), 제어 레지스터(CR)(107), 어플리케이션 인터페이스 회로(108a) 및 (108b), 등시성 전송 사용 FIFO(109), 또한 등시성 수신 사용 FIFO(110a) 및 (110b)로 구성된다.

또한, 트랜잭션층 회로(120)는 도 1과 유사하게, 운송 데이터 인터페이스 회로(121), 요구 패킷 발생 회로(SBPreq)(122), 응답 패킷 복호화 회로(SBPRsp)(123), 요구 사용 FIFO(Request FIFO: ADPTF)(124), 응답 사용 FIFO(Response FIFO: ADPRF)(125), 및 트랜잭션 제어기(126)로 구성된다.

제 1 실시예와 다른 제 2 실시예의 차이점은 링크/트랜잭션층 회로가 비동기화 통신 모드의 데이터 및 통상적인 1394 패킷 뿐만 아니라, 등시성 통신 사용 데이터도 처리한다는 점이다.

특히, 링크/트랜잭션층 회로(10a)의 링크층 회로(100a)에서 디멀티플렉싱 회로(105a)는 도 1의 경우에서와 같은 방법으로, 링크 코어(101)를 통해 비동기화 통신 패킷의 트랜잭션 라벨(t1)과 트랜잭션 코드(tcode)를 점검하고, 수신된 패킷이 초기 설정자, 즉 호스트 컴퓨터로부터 타켓, 즉 트랜잭션층 회로에 대한 응답 패킷인가 또는 또 다른 패킷인가 여부를 구별하여, 응답 패킷만을 트랜잭션층 회로(120)에 입력하고, 다른 패킷을 수신 사용 FIFO(104)에 저장한다. 등시성 통신 패킷을 수신할 때, 이는 1394 패킷의 헤더 정보에서 패킷 전달을 위한 채널의 번호를 나타내는(0 내지 63 중 임의의 것) 채널 영역과 tcode 영역을 복호화하고, 이를 채널들에 대응하여 제공된 수신 사용 FIFO들(108a) 및 (108b)에 선택적으로 저장한다.

또한, 어플리케이션 인터페이스 회로(API/F)(108a)는 MPEG 운송자(50a)와 전송 사용 FIFO(108) 및 수신 사용 FIFO(110a) 사이에서 클럭 신호, 제어 신호 등을 포함하는 MPEG 운송 스트림 데이터의 전송 및 수신 중재를 실행한다.

어플리케이션 인터페이스 회로(108b)는 MPEG 운송자(50b)와 전송 사용 FIFO(109) 및 수신 사용 FIFO(110b) 사이에서 클럭 신호, 제어 신호 등을 포함하는 MPEG 운송 스트림 데이터의 전송 및 수신 중재를 실행한다.

상기의 구성에서, 예를 들어 등시성 통신 사용 패킷이 수신될 때, 디멀티플렉싱 회로(105a)는 1394 패킷의 헤더 정보에서 패킷 전달을 위한 채널의 번호를 나타내는(0 내지 63 중 임의의 것) 채널 영역과 tcode 영역을 복호화하고, 이를 채널에 대응하여 제공된 수신 사용 FIFO(108a) 및 (108b)에 선택적으로 저장한다.

이어서, MPEG 운송자(50a) 또는 (50b)로 MPEG 운송 스트림 데이터의 전송 및 수신이 어플리케이션 인터페이스 회로(108a) 또는 (108b)를 통해 실행된다.

제 2 실시예에서는 또한, 제 1 실시예와 유사한 효과가 얻어질 수 있다.

상기의 실시예에서는 디멀티플렉싱 회로(105) 및 (105a)가 링크층 회로(100) 및 (100a)에서 수신 사용 FIFO (104), (110a) 및 (110b)와 링크 코어(101) 사이에 제공되는 회로 구성을 한 예로 취하여 설명이 이루어졌지만, 말할 필요도 없이, 본 발명은 이들이 예를 들면, 수신측 FIFO의 인터페이스 회로 중 데이터 출력측에 제공되는 회로 구성에도 적용될 수 있음을 주목한다.

상술된 바와 같이, 본 발명에 따라, 전송 및 수신을 위한 소정의 표준에 기초하여 많은 양의 데이터를 패킷으로 변환하여 매끄러운 전송 및 수신 처리를 실행할 수 있는 직렬 인터페이스 회로가 실현될 수 있다.

본 발명은 설명을 위해 선택된 특정한 실시예를 참고로 설명되었지만, 본 발명의 기본적인 개념 및 범위에서 벗어나지 않고 종래 기술에 숙련된 자에 의해 다양한 수정이 이루어질 수 있음이 명백하다.

도 1은 본 발명에 따른 IEEE 1394 직렬 인터페이스 회로(serial interface circuit)의 제 1 실시예에 대한 구성의 블록도.

도 2는 본 발명에 따른 트랜잭션층(transaction layer) 회로에서 전송 동작을 간략히 도시하는 도면.

도 3은 본 발명에 따른 트랜잭션층 회로에서 수신 동작을 간략히 도시하는 도면.

도 4는 본 발명에 따른 IEEE 1394 직렬 인터페이스 회로의 제 2 실시예에 대한 구성의 블록도.

도 5a 및 도 5b는 IEEE 1394 표준의 비동기화 전달을 설명하는 도면.

도 6은 등시성 통신 패킷(isochronous communication packet)의 기본적인 구성예의 도면.

* 도면의 주요 부분에 대한 부호의 설명 *

10 : 집적 회로 40 : 로컬 프로세서

100 : 링크층 회로 101 : 링크 코어

120 : 트랜잭션층 회로 105 : 디멀티플렉싱 회로

Claims

자체 노드(node)와 직렬 인터페이스 버스(serial interface bus)를 통해 자체 노드에 접속된 또 다른 노드 사이에서 비동기화 패킷(asynchronous packet)의 전송 및 수신을 실행하기 위한 직렬 인터페이스 회로에 있어서,

전송 패킷을 발생하기 위해 자체 노드에 판독된 데이터에 대한 자기-지정 라벨(self-designating label)을 부가하고 이를 상기 직렬 인터페이스 버스에 전송하기 위한 데이터 처리 회로를 포함하는, 직렬 인터페이스 회로.
제 1 항에 있어서, 상기 데이터 처리 회로는 상기 판독된 데이터를 다수의 데이터 블록들(blocks)로 나누고, 각 데이터 블록에 상기 라벨을 부가하고, 이를 전송 비동기화 패킷들로서 상기 직렬 인터페이스 버스에 전송하는, 직렬 인터페이스 회로.
제 2 항에 있어서, 상기 데이터 처리 회로는 상기 또 다른 노드로부터 전송 패킷에 대한 응답 패킷을 수신하고, 정상적일 때, 다음 전송 패킷을 상기 직렬 인터페이스 버스에 전송하는, 직렬 인터페이스 회로.
제 1 항에 있어서, 상기 데이터 처리 회로는 저장 수단을 포함하고, 발생된 전송 패킷을 상기 저장 수단에 저장하고, 저장된 전송 패킷을 소정의 타이밍에 직렬 인터페이스 버스에 전송하는, 직렬 인터페이스 회로.
제 2 항에 있어서, 상기 데이터 처리 회로는 저장 수단을 포함하고, 상기 발생된 전송 패킷을 상기 저장 수단에 저장하고, 또한 상기 저장된 전송 패킷을 소정의 타이밍에 직렬 인터페이스 버스에 전송하는, 직렬 인터페이스 회로.
제 3 항에 있어서, 상기 데이터 처리 회로는 저장 수단을 포함하고, 상기 발생된 전송 패킷을 상기 저장 수단에 저장하고, 또한 상기 저장된 전송 패킷을 소정의 타이밍에 상기 직렬 인터페이스 버스에 전송하는, 직렬 인터페이스 회로.
제 1 항에 있어서, 또 다른 노드로부터 제어 패킷을 수신하고, 상기 제어 패킷의 내용이 자체 노드에서 상기 또 다른 노드로의 데이터 전달을 위한 요구를 나타낼 때 상기 데이터 처리 회로를 시동시키기 위한 제어 회로를 더 갖는, 직렬 인터페이스 회로.
제 2 항에 있어서, 또 다른 노드로부터 제어 패킷을 수신하고, 상기 제어 패킷의 내용이 자체 노드에서 상기 또 다른 노드로의 데이터 전달을 위한 요구를 나타낼 때 상기 데이터 처리 회로를 시동시키기 위한 제어 회로를 더 포함하는, 직렬 인터페이스 회로.
제 3 항에 있어서, 또 다른 노드로부터 제어 패킷을 수신하고, 상기 제어 패킷의 내용이 자체 노드에서 상기 또 다른 노드로의 데이터 전달을 위한 요구를 나타낼 때 데이터 처리 회로를 시동시키기 위한 제어 회로를 더 포함하는, 직렬 인터페이스 회로.
제 6 항에 있어서, 또 다른 노드로부터 제어 패킷을 수신하고, 상기 제어 패킷의 내용이 자체 노드에서 상기 또 다른 노드로의 데이터 전달을 위한 요구를 나타낼 때 데이터 처리 회로를 시동시키기 위한 제어 회로를 더 포함하는, 직렬 인터페이스 회로.
제 10 항에 있어서, 상기 직렬 인터페이스 버스를 통해 또 다른 노드로부터 전달되는 패킷을 수신하고, 수신된 패킷이 제어 패킷일 때 이를 상기 제어 회로에 출력하고, 상기 수신된 패킷이 전송 패킷에 대한 응답 패킷일 때는 이를 상기 데이터 처리 회로에 출력하기 위한 디멀티플렉싱(demultiplexing) 회로를 더 포함하는, 직렬 인터페이스 회로.
제 11 항에 있어서, 상기 디멀티플렉싱 회로와 제어 회로 사이에 수신 사용 저장 수단(reception use storage means)을 더 포함하고, 상기 디멀티플렉싱 회로는 디멀티플렉싱된 제어 패킷을 상기 수신 사용 저장 수단에 저장하고, 상기 제어 회로는 상기 수신 사용 저장 수단에 저장되는 제어 패킷을 판독하는, 직렬 인터페이스 회로.
제 12 항에 있어서, 전송 사용 저장 수단은 상기 제어 회로에 접속되고, 상기 제어 회로는 상기 제어 패킷을 상기 전송 사용 저장 수단에 저장하고, 상기 전송 사용 저장 수단에 저장되는 전송 사용 제어 패킷을 소정의 타이밍에 상기 직렬 인터페이스 버스에 전송하기 위한 회로를 더 포함하는, 직렬 인터페이스 회로.
자체 노드와 직렬 인터페이스 버스를 통해 자체 노드에 접속된 또 다른 노드 사이에서 비동기화 패킷의 전송 및 수신을 실행하기 위한 직렬 인터페이스 회로에 있어서,

상기 또 다른 노드의 데이터를 자체 노드에 전달할 때, 자기-지정 라벨을 부가했던 요구 패킷(request packet)을 발생하고, 이를 상기 직렬 인터페이스 버스에 전송하고, 상기 또 다른 노드로부터 이 요구 패킷에 대한 응답 패킷을 수신하고, 상기 응답 패킷으로부터 데이터 부분을 취하고, 이를 전달하는 데이터 처리 회로를 포함하는, 직렬 인터페이스 회로.
제 14 항에 있어서, 상기 데이터 처리 회로는 지정된 라벨들을 갖는 다수의 요구 패킷들을 발생하고, 패킷들로 데이터의 전송을 가능하게 하도록 이를 상기 직렬 인터페이스 버스에 전송하는, 직렬 인터페이스 회로.
제 15 항에 있어서, 상기 데이터 처리 회로는 상기 또 다른 노드로부터 전송 패킷에 대한 응답 패킷을 수신하고, 정상적일 때, 다음 요구 패킷을 상기 직렬 인터페이스 버스에 전송하는, 직렬 인터페이스 회로.
제 14 항에 있어서, 상기 데이터 처리 회로는 제 1 저장 수단 및 제 2 저장 수단을 포함하고, 발생된 요구 패킷을 제 1 저장 수단에 저장하고, 저장된 요구 패킷을 소정의 타이밍에 직렬 인터페이스 버스에 전송하고, 수신된 데이터를 상기 제 2 저장 수단에 저장하고, 상기 저장된 수신 데이터를 소정의 타이밍에 전달하는, 직렬 인터페이스 회로.
제 15 항에 있어서, 상기 데이터 처리 회로는 제 1 저장 수단 및 제 2 저장 수단을 포함하고, 상기 발생된 전송 패킷을 상기 제 1 저장 수단에 저장하고, 상기 저장된 전송 패킷을 소정의 타이밍에 상기 직렬 인터페이스 버스에 전송하고, 상기 수신된 데이터를 제 2 저장 수단에 저장하고, 상기 저장된 수신 데이터를 소정의 타이밍에 전달하는, 직렬 인터페이스 회로.
제 16 항에 있어서, 상기 데이터 처리 회로는 제 1 저장 수단 및 제 2 저장 수단을 포함하고, 상기 발생된 전송 패킷을 상기 제 1 저장 수단에 저장하고, 상기 저장된 전송 패킷을 소정의 타이밍에 상기 직렬 인터페이스 버스에 전송하고, 상기 수신된 데이터를 제 2 저장 수단에 저장하고, 상기 저장된 수신 데이터를 소정의 타이밍에 전달하는, 직렬 인터페이스 회로.
제 14 항에 있어서, 또 다른 노드로부터 제어 패킷을 수신하고, 제어 패킷의 내용이 자체 노드에 상기 또 다른 노드의 데이터의 전달을 위한 요구를 나타낼 때 상기 데이터 처리 회로를 시동시키기 위한 제어 회로를 더 포함하는, 직렬 인터페이스 회로.
제 15 항에 있어서, 또 다른 노드로부터 제어 패킷을 수신하고, 제어 패킷의 내용이 자체 노드에 상기 또 다른 노드의 데이터의 전달을 위한 요구를 나타낼 때 상기 데이터 처리 회로를 시동시키기 위한 제어 회로를 더 포함하는, 직렬 인터페이스 회로.
제 16 항에 있어서, 또 다른 노드로부터 제어 패킷을 수신하고, 제어 패킷의 내용이 자체 노드에 상기 또 다른 노드의 데이터의 전달을 위한 요구를 나타낼 때 상기 데이터 처리 회로를 시동시키기 위한 제어 회로를 더 포함하는, 직렬 인터페이스 회로.
제 19 항에 있어서, 또 다른 노드로부터 제어 패킷을 수신하고, 제어 패킷의 내용이 자체 노드에 상기 또 다른 노드의 데이터의 전달을 위한 요구를 나타낼 때 상기 데이터 처리 회로를 시동시키기 위한 제어 회로를 더 포함하는, 직렬 인터페이스 회로.
제 23 항에 있어서, 상기 직렬 인터페이스 버스를 통해 또 다른 노드로부터 전송되는 패킷을 수신하고, 상기 수신된 패킷이 제어 패킷일 때 이를 상기 제어 회로에 출력하고, 상기 수신된 패킷이 전송 패킷에 대한 응답 패킷일 때 이를 상기 데이터 처리 회로에 출력하기 위한 디멀티플렉싱 회로를 더 포함하는, 직렬 인터페이스 회로.
제 24 항에 있어서, 상기 디멀티플렉싱 회로와 제어 회로 사이에 수신 사용 저장 수단을 더 포함하고, 상기 디멀티플렉싱 회로는 디멀티플렉싱된 제어 패킷을 상기 수신 사용 저장 수단에 저장하고, 상기 제어 회로는 상기 수신 사용 저장 수단에 저장되는 제어 패킷을 판독하는, 직렬 인터페이스 회로.
제 25 항에 있어서, 전송 사용 저장 수단이 상기 제어 회로에 접속되고, 상기 제어 회로는 상기 제어 패킷을 상기 전송 사용 저장 수단에 저장하고, 상기 전송 사용 저장 수단에 저장되는 전송 사용 제어 패킷을 소정의 타이밍에 상기 직렬 인터페이스 버스에 전송하는 회로를 더 포함하는, 직렬 인터페이스 회로.
자체 노드와 직렬 인터페이스 버스를 통해 자체 노드에 접속된 또 다른 노드 사이에서 비동기화 패킷의 전송 및 수신을 실행하기 위한 직렬 인터페이스 회로에 있어서,

전송 패킷을 발생하기 위해 판독 데이터에 자기-지정 라벨을 부가하고 이를 직렬 인터페이스 버스에 전송하며, 상기 또 다른 노드의 데이터를 자체 노드에 전달할 때, 자기-지정 라벨을 부가했던 요구 패킷을 발생하고, 이를 상기 직렬 인터페이스 버스에 전송하고, 상기 또 다른 노드로부터 상기 요구 패킷에 대한 응답 패킷을 수신하고, 상기 응답 패킷으로부터 데이터 부분을 취하고, 이를 전달하는 데이터 처리 회로를 포함하는, 직렬 인터페이스 회로.
제 27 항에 있어서, 상기 데이터 처리 회로는 상기 판독 데이터를 다수의 데이터 블록들로 나누고, 각 데이터 블록에 상기 라벨을 부가하고, 이를 전송 비동기화 패킷들로서 상기 직렬 인터페이스 회로에 전송하고, 상기 또 다른 노드의 데이터를 자체 노드에 전송할 때, 지정된 라벨들을 갖는 다수의 요구 패킷들을 발생하고, 패킷들로 데이터 전송을 가능하게 하도록 이를 상기 직렬 인터페이스 버스에 전송하는, 직렬 인터페이스 회로.
제 28 항에 있어서, 상기 데이터 처리 회로는 상기 또 다른 노드로부터 전송 패킷에 대한 응답 패킷을 수신하고, 정상적일 때, 다음 요구 패킷을 상기 직렬 인터페이스 버스에 전송하는, 직렬 인터페이스 회로.
제 27 항에 있어서, 상기 데이터 처리 회로는 제 1 저장 수단 및 제 2 저장 수단을 포함하고, 발생된 전송 패킷을 제 1 저장 수단에 저장하고, 저장된 전송 패킷을 소정의 타이밍에 직렬 인터페이스 버스에 전송하고, 수신된 데이터를 제 2 저장 수단에 저장하고, 저장된 수신 데이터를 소정의 타이밍에 전달하는, 직렬 인터페이스 회로.
제 28 항에 있어서, 상기 데이터 처리 회로는 제 1 저장 수단 및 제 2 저장 수단을 포함하고, 상기 발생된 전송 패킷을 상기 제 1 저장 수단에 저장하고, 상기 저장된 전송 패킷을 소정의 타이밍에 상기 직렬 인터페이스 버스에 전송하고, 상기 수신된 데이터를 상기 제 2 저장 수단에 저장하고, 상기 저장된 수신 데이터를 소정의 타이밍에 전달하는, 직렬 인터페이스 회로.
제 29 항에 있어서, 상기 데이터 처리 회로는 제 1 저장 수단 및 제 2 저장 수단을 포함하고, 상기 발생된 전송 패킷을 상기 제 1 저장 수단에 저장하고, 상기 저장된 전송 패킷을 소정의 타이밍에 상기 직렬 인터페이스 버스에 전송하고, 상기 수신된 데이터를 상기 제 2 저장 수단에 저장하고, 상기 저장된 수신 데이터를 소정의 타이밍에 전달하는, 직렬 인터페이스 회로.
제 27 항에 있어서, 또 다른 노드로부터 제어 패킷을 수신하고, 상기 제어 패킷의 내용이 자체 노드에서 상기 또 다른 노드로의 데이터 전달을 위한 요구를 나타낼 때와 상기 또 다른 노드의 데이터를 자체 노드로의 전달을 위한 요구를 나타낼 때 상기 데이터 처리 회로를 시동시키기 위한 제어 회로를 더 포함하는, 직렬 인터페이스 회로.
제 28 항에 있어서, 또 다른 노드로부터 제어 패킷을 수신하고, 상기 제어 패킷의 내용이 자체 노드에서 상기 또 다른 노드로의 데이터 전달을 위한 요구를 나타낼 때와 상기 또 다른 노드의 데이터를 자체 노드로의 전달을 위한 요구를 나타낼 때 상기 데이터 처리 회로를 시동시키기 위한 제어 회로를 더 포함하는, 직렬 인터페이스 회로.
제 29 항에 있어서, 또 다른 노드로부터 제어 패킷을 수신하고, 상기 제어 패킷의 내용이 자체 노드에서 상기 또 다른 노드로의 데이터 전달을 위한 요구를 나타낼 때와 상기 또 다른 노드의 데이터를 자체 노드로의 전달을 위한 요구를 나타낼 때 상기 데이터 처리 회로를 시동시키기 위한 제어 회로를 더 포함하는, 직렬 인터페이스 회로.
제 32 항에 있어서, 또 다른 노드로부터 제어 패킷을 수신하고, 상기 제어 패킷의 내용이 자체 노드에서 상기 또 다른 노드로의 데이터 전달을 위한 요구를 나타낼 때와 상기 또 다른 노드의 데이터를 자체 노드로의 전달을 위한 요구를 나타낼 때 상기 데이터 처리 회로를 시동시키기 위한 제어 회로를 더 포함하는, 직렬 인터페이스 회로.
제 36 항에 있어서, 상기 직렬 인터페이스 버스를 통해 또 다른 노드로부터 전송되는 패킷을 수신하고, 수신된 패킷이 제어 패킷일 때 이를 상기 제어 회로에 출력하고, 수신된 패킷이 전송 패킷에 대한 응답 패킷일 때 이를 상기 데이터 처리 회로에 출력하기 위한 디멀티플렉싱 회로를 더 포함하는, 직렬 인터페이스 회로.
제 37 항에 있어서, 상기 디멀티플렉싱 회로와 제어 회로 사이에 수신 사용 저장 수단을 더 포함하고, 상기 디멀티플렉싱 회로는 디멀티플렉싱된 제어 패킷을 상기 수신 사용 저장 수단에 저장하고, 상기 제어 회로는 상기 수신 사용 저장 수단에 저장된 제어 패킷을 판독하는, 직렬 인터페이스 회로.
제 38 항에 있어서, 전송 사용 저장 수단이 상기 제어 회로에 접속되고, 상기 제어 회로는 상기 제어 패킷을 상기 전송 사용 저장 수단에 저장하고, 상기 전송 사용 저장 수단에 저장된 전송 사용 제어 패킷을 소정의 타이밍에 상기 직렬 인터페이스 버스에 전송하는 회로를 더 포함하는, 직렬 인터페이스 회로.
자체 노드와 직렬 인터페이스 버스를 통해 자체 노드에 접속되는 또 다른 노드 사이에서 비동기화 패킷 및 등시성 패킷(isochronous packet)의 전송 및 수신을 실행하기 위한 직렬 인터페이스 회로에 있어서,

전송 패킷을 발생하기 위해 판독 데이터에 자기-지정 라벨을 부가하고 이를 상기 직렬 인터페이스 버스에 전송하기 위한 데이터 처리 회로,

상기 또 다른 노드로부터 제어 패킷을 수신하고, 상기 제어 패킷의 내용이 자체 노드에서 상기 또 다른 노드로의 데이터 전달을 위한 요구를 나타낼 때 상기 데이터 처리 회로를 시동시키기 위한 제어 회로; 및

상기 직렬 인터페이스 버스를 통해 상기 또 다른 노드로부터 전송된 패킷을 수신하고, 수신된 패킷이 제어 패킷일 때는 이를 상기 제어 회로에 출력하고, 수신된 패킷이 전송 패킷에 대한 응답 패킷일 때는 이를 상기 데이터 처리 회로에 출력하고, 수신된 패킷이 등시성 스트림(isochronous stream) 패킷 데이터일 때는 이를 어플리케이션 측(application side)에 출력하기 위한 디멀티플렉싱 회로를 포함하는, 직렬 인터페이스 회로.
제 40 항에 있어서, 상기 디멀티플렉싱 회로는 라벨에 기초하여 응답 패킷을 구별하고, 모든 채널에 대해 대응하는 상이한 어플리케이션 측들에 상기 스트림 패킷 데이터를 출력하는, 직렬 인터페이스 회로.
자체 노드와 직렬 인터페이스 버스를 통해 자체 노드에 접속되는 또 다른 노드 사이에서 비동기화 패킷과 등시성 패킷의 전송 및 수신을 실행하기 위한 직렬 인터페이스 회로에 있어서,

상기 또 다른 노드의 데이터를 자체 노드에 전달할 때, 자기-지정 라벨을 부가했던 요구 패킷을 발생하고 이를 상기 직렬 인터페이스 버스에 전송하며, 상기 또 다른 노드로부터 요구 패킷에 대한 응답 패킷을 수신하고, 응답 패킷으로부터 데이터 부분을 취하고, 이를 전달하기 위한 데이터 처리 회로;

상기 또 다른 노드로부터 제어 패킷을 수신하고, 상기 제어 패킷의 내용이 자체 노드로의 상기 또 다른 노드의 데이터 전달을 위한 요구를 나타낼 때 상기 데이터 처리 회로를 시동시키기 위한 제어 회로; 및

상기 직렬 인터페이스 버스를 통해 상기 또 다른 노드로부터 전송된 패킷을 수신하고, 수신된 패킷이 제어 패킷일 때 이를 상기 제어 회로에 출력하고, 수신된 패킷이 전송 패킷에 대한 응답 패킷일 때는 이를 상기 데이터 처리 회로에 출력하고, 수신된 패킷이 등시성 스트림 패킷 데이터일 때는 이를 어플리케이션 측에 출력하기 위한 디멀티플렉싱 회로를 포함하는, 직렬 인터페이스 회로.
제 42 항에 있어서, 상기 디멀티플렉싱 회로는 상기 응답 패킷에 부가된 라벨에 기초하여 응답 패킷을 구별하고, 모든 채널에 대해 대응하는 상이한 어플리케이션 측들에 상기 스트림 패킷 데이터를 출력하는, 직렬 인터페이스 회로.
자체 노드와 직렬 인터페이스 버스를 통해 자체 노드에 접속된 또 다른 노드 사이에서 비동기화 패킷과 등시성 패킷의 전송 및 수신을 실행하기 위한 직렬 인터페이스 회로에 있어서,

전송 패킷을 발생하기 위해 판독 데이터에 자기-지정 라벨을 부가하고 이를 상기 직렬 인터페이스 버스에 전송하고, 상기 또 다른 노드의 데이터를 자체 노드에 전달할 때, 자기-지정 라벨을 부가했던 요구 패킷을 발생하고 이를 상기 직렬 인터페이스 버스에 전송하고, 상기 또 다른 노드로부터 상기 요구 패킷에 대한 응답 패킷을 수신하고, 상기 응답 패킷으로부터 데이터 부분을 취하고, 이를 전달하기 위한 데이터 처리 회로;

상기 또 다른 노드로부터 제어 패킷을 수신하고, 상기 제어 패킷의 내용이 자체 노드에서 상기 또 다른 노드로의 데이터 전달을 위한 요구를 나타내고 자체 노드로의 상기 또 다른 노드의 데이터 전달을 위한 요구를 나타낼 때 상기 데이터 처리 회로를 시동시키기 위한 제어 회로; 및

상기 직렬 인터페이스 버스를 통해 상기 또 다른 노드로부터 전송된 패킷을 수신하고, 수신된 패킷이 제어 패킷일 때 이를 상기 제어 회로에 출력하고, 수신된 패킷이 전송 패킷에 대한 응답 패킷일 때는 이를 상기 데이터 처리 회로에 출력하고, 수신된 패킷이 등시성 스트림 패킷 데이터일 때는 이를 어플리케이션 측에 출력하기 위한 디멀티플렉싱 회로를 포함하는, 직렬 인터페이스 회로.
자체 노드와 직렬 인터페이스 버스를 통해 자체 노드에 접속된 또 다른 노드 사이에서, 공급 착신 정보(supply destination information)가 부가된 패킷의 전송 및 수신을 실행하기 위한 직렬 인터페이스 회로에 있어서,

상기 수신된 패킷의 공급 착신 정보에 기초하여 수신된 패킷을 디멀티플렉싱하고 이를 대응하는 공급 착신지에 출력하기 위한 디멀티플렉싱 회로를 포함하는, 직렬 인터페이스 회로.
제 45 항에 있어서, 상기 수신된 패킷은 비동기화 패킷이고, 상기 공급 착신 정보는 트랜잭션 라벨(transaction label)과 트랜잭션 코드(transaction code) 정보인, 직렬 인터페이스 회로.
제 45 항에 있어서, 상기 수신된 패킷은 등시성 패킷이고, 상기 공급 착신 정보는 트랜잭션 코드와 채널 정보인, 직렬 인터페이스 회로.
자체 노드와 직렬 인터페이스 버스를 통해 자체 노드에 접속된 또 다른 노드 사이에서 비동기화 패킷의 전송 및 수신을 실행하기 위한 직렬 인터페이스 회로의 신호 처리 방법에 있어서,

직렬 인터페이스 회로의 상기 신호 처리 방법은,

상기 또 다른 노드의 데이터를 자체 노드에 전달할 때,

자기-지정 라벨을 부가했던 요구 패킷을 발생하고 이를 상기 직렬 인터페이스 버스에 전송하는 단계,

상기 또 다른 노드로부터 이 요구 패킷에 대한 응답 패킷을 수신하는 단계, 및

응답 패킷으로부터 데이터 부분을 취하는 단계를 포함하는, 신호 처리 방법.
제 48 항에 있어서, 라벨들로 지정된 다수의 요구 패킷들을 발생하고, 패킷들로 데이터의 전달을 가능하게 하도록 이를 상기 직렬 인터페이스 버스에 전송하는 단계를 더 포함하는, 신호 처리 방법.
제 48 항에 있어서, 응답 패킷을 수신할 때, 상기 응답 패킷과 소정의 응답 코드에 부가된 라벨에 기초하여 자체 노드에 대한 상기 데이터 수신 패킷을 취하는 단계를 더 포함하는, 신호 처리 방법.
제 49 항에 있어서, 응답 패킷을 수신할 때, 상기 응답 패킷과 소정의 응답 코드에 부가된 상기 라벨에 기초하여 자체 노드에 대한 상기 데이터 수신 패킷을 취하는 단계를 더 포함하는, 신호 처리 방법.