TW390078B - Serial interface circuit and signal processing method of the same - Google Patents

Serial interface circuit and signal processing method of the same Download PDF

Info

Publication number
TW390078B
TW390078B TW87109554A TW87109554A TW390078B TW 390078 B TW390078 B TW 390078B TW 87109554 A TW87109554 A TW 87109554A TW 87109554 A TW87109554 A TW 87109554A TW 390078 B TW390078 B TW 390078B
Authority
TW
Taiwan
Prior art keywords
packet
circuit
data
serial interface
control
Prior art date
Application number
TW87109554A
Other languages
English (en)
Inventor
Takayasu Muto
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of TW390078B publication Critical patent/TW390078B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • H04L49/901Buffering arrangements using storage descriptor, e.g. read or write pointers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40052High-speed IEEE 1394 serial bus
    • H04L12/40071Packet processing; Packet format
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • H04L49/9063Intermediate storage in different physical parts of a node or terminal
    • H04L49/9068Intermediate storage in different physical parts of a node or terminal in the network interface card
    • H04L49/9073Early interruption upon arrival of a fraction of a packet
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40Network security protocols
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Information Transfer Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Description

A7 B7 1 五、發明说明( 發明背景: 發明嶺域: 本發的係禰於數位串列介面電路,待別是關連連接到 如HDD,DVD — ROM,CD — ROM等儲存裝置之 _ , .一 串列介面電路,並關於串列介面電路之信號處理方法。 相關技術說明: 近幾年來,作爲用來傳送多媒體資料之介面, IEEE 1 3 能电》BJ1流排、被用來眚現高速 資料傳送及即使傳送已成爲f準化· 在使用此I E E E 1 3 Q 4串列介面·^哀^激羞^中· V" ,在網路中實現之傳送操作係稱爲I次動作# 。兩個次動 . - 作被指定。 一個是非同步傅送模式,用以實行傳統的請求,請求 Ψ·'· 回應,及確定接收:另一個則是同步傳送模尹,每隔 1 2 5 # s即自一特定點傅送奋料。 以此種方式,在具有兩種傳送模式之I E E E 1 3 9 4串列介面上的資料係以封包爲單位來傳送。然而 在I EEE 1 394槺準中,用以處理資料的最小單位 乃是.四元組(guadlet = 4 bytes = 32 bits ) β 在I EEE 1 3 94標準中,電腦資料一般係利用 如第5 Α15 8 »所示之非同步傳送模式來傅送* 如第5 Α圖所示之非同步傳送模式包含了三個轉換狀
V 態,即是判斷狀態(arbitration,arb )用以繫緊滙流排,封 本紙張尺度遘用中國國家揉率(CNS )八4規格(2丨OX297公着) (讀先《讀背面之注項再填寫本頁) 經 濟 部 中 央 標 率 Ά 社 印 % 經濟部中央榡準局負工消费合作社印製 A7 B7_ 五、發明説明(2 ) 包傅輪狀態用以傳送資料,及確認狀態(acknowledgment ack ) · 封包傳輸係由如第5 BBI所示之形態來執行· 傅送封包的第一四元組包含了一16位元之目的地 I D區域,一 6位元之處理標號(t 1 )區域,一 2位元 之重試碼(r t )區域,一4位元之處理碼(t code )區 域,及一 4位元之優先(p r i. ) ®域。 目的地ID區域顯示一滙流排號碼及此點之點號碼* 而優先區域則顯示了一優先程度· 第二四元組g第三四元組包含了 1 6位元之起源I D 區域及4 8位元之目的地偏移( offset )區域· 起源I D區域暇示了傳送封包的點I D,而目的地偏 移區域則由連績的高及低區域組成並顯示了起源點之一位 址空間之位址· 一第四四元組包含了一16位元之資料長度匾域及一 16位元之延長處理碼(延長tcode )區域· 資料長度區域顯示了所接收封包的byte數,而延長七 碼(tcode )蓝則顯示了由此封包之資料執行之一實際鎖定 動作,其中七碼顯示了一鎖定處理。 一在資料場區域之前加到四元組之表R C區域乃 是封包表頭之一錯誤偵測碼。〆 再者,在資料區(資料場)之後加到四元組之資g C R C區ά則是資料場之誤差偵測碼· 又,第6圖係一同步通訊封包之基本組態之例示· ; > _ 本紙張尺度適用中國國家標率(CNS ) Α4規格(210X297公釐) --- --------ο------iT (請先聞讀背面之注$項再填寫本頁) A7 B7 五、發明説明(3 ) 如第6圖所示v在一同步通訊封包中,第一四元組係 .1 3 9' 4表頭,第二四元組係一表頭CRC (表頭一 C R C ),第三四元組係一C I P .頭1 ( C I P -表頭1 ) ,第四四元組係一C I P表頭2 (Cl P-表頭2),第 五四元組係一起源封包表頭(S PH),而第六以及其後 的四元組則爲資料區•最後一個四元組則是資料CRC ( 資料一 C R C )區· 1 3 9 4表頭包含了代表資料長度之資料長度區域/ 一顯示將由此封包(0至6 3之任一個λ傳送之管道數之 管道區,代表處理碼之七碼應,以及由每一應用指定之同 步碼s y t ^滴部中*梂本局βΗ消资合作社印裂 (讀先《讀背面之注f項再填寫本頁) 表頭CIP-表頭1包含了用於傳输點號碼之SID (起源點I D)區,用於資料部分之長度之DB S區(資 料部大小),一FN(分數)區用於封包形式之資料的分 數,用於塡充資料之四元組數目之Q P C〈四元組塡充數 )區,P於顯示起源封包表頭之存在與否之顯示的S PH 區,及用於偵測同步封包數之計數器之D B (:區\資料部 連嫌計數器)· D B S區代表由一同步封包傳送之四元組數。 CIP-表頭2包含了用於顯示傳送資料之形式之信 號形式的FMT區以及對應於信號形式之FDF使用區( 形式根據區)· S PH表頭具有一時間印記區,在其中藉由加上一固 定延遲値至傳送流封包到達之轴而得到的値被設定· 本紙張尺度適用中國國家揉毕(CNS ) A4说格(210X297公着) A7 B7 五、發明说明(4) 再者,資料一 C R C係資料場之錯誤偵測碼· 命上述所解釋,在非同步傳送模式中所執行之一般的 電腦資料_送# S B P - 2 (串列滙流排規定一 2 )被當 作規約(protocol ) · 根據此規約η當資料自一儲存裝置傅出,即,一目標 ,至一主電腦〜即,起始者 > 該傅送後經由將資料自儲存 裝置寫入主電腦之記憶《而實現-當資料係自主電腦傅送 至目標〃骸傳送則經由儲存裝置自主電腦之記憶體讀取資 料而實行〃_ 然而,〜至目前爲止尙沒有廨JI電_@系統可用於控制所 謂的、處理層^用於可將欲儲^存或讀取自儲存名置由的上 肴資料轉換成爲IEEE 13 94棰進之封氧以便傅送 ^ ____ ·.· . 與接收/ 再者、在用於實現_非同步傻.途及同步傳送模式之電路 ^ « ·ι·ι!Μΐ·ίί··, 系統中,需要建構設定系統使之能依據資料內容執行平順 ..... 、 ........ • * 的接收處理· / 經满部中央標丰局貝工消费合作社印製 (餚先聞讀背面之注f項再填寫本頁) 發明槪述 本發明之一目的係提供一串列介面電路,能夠根據一 ·—' 丨 __ 預定的傳輸及接收標進將大量資料轉換成.對包,並能執行 — 平順的傳输及接收處理,並提供此串列介面電路之信號處 理方法。 爲了達到上述目的,根據本發明之第一方面,提供了 —串列介面電路,用於透過一串列介面潘流排在點與點之 本紙張尺度適用中國國家標率(CNS ) A4規格(210X297公釐) A7 B7 五、發明说明(5 ) 間進行非同步封包的傳送與接收*其具有一資料處理電路 用於加入一自動設定標號至讀出到點的資料《,以便產生傳 输封包並1將此傅输封包傅送到串列介面滙流排· 更好的是,串列介面電跨具有一梓制置路用於自另一 點接收控制封包且在控制封包的內容顯示請求自起點傳送 資料至另一點時:啓動資料處理電路。 再者,串列介面電路具有一解多工電路,用於透過串 列介面滙流排自另一點接收一封包,且在所揆收之封包爲 —控制封包時输出該封包至控制電路/而在所接收之封包 爲相對於傳输封包之回應封包時输出該封包元資料處理電 路。 經濟部中央標隼扃負工消资合作杜印繁 (請先珀讀背面之注f項再填寫本I) 根據本發明之第二方面,提供有一串列介面鬌《1,用 於在起點及以串列介面滙流排之相連的另一_黏夕閃_,,寒行 一非同步&包之傳送及^接收,此串列介面電路具有一資料 處理電路,用於在傳送資料自另一點至起點時產生一請求 封包,此請求封包具有一加入之自動設定標號,傳送此請 求封包到串列介面電路Τ自另一點接收相對於請求封包之 回應封包,自回應封包中取出一部分並將此部分傅送。 更好的是,該串列介面電路具有一控制電路*用於自 另一點接收控制封包,並且在控制封包的內容顯示請求自 另一點傳送資料到起點時啓動資料處理電點· 再者,該串列介面電路具有一解多工電路,用於透過 串列介面滙流排自另一點接受封包,且在所接收之封包爲 一控制封包時输出該封包至控制電路,而在所接收之封包 本紙張尺度適用中闽因家標埤(CNS)A4規格(210X297公釐) -8- A7 £7_ 五、發明说明(c ) 6 爲一相對於值論封包之回應封包時輸出該封包至資料處理 雷路。 根據本發明之第三方面,提供有一串列介面電路.,用 於在起點及經由串列介面滙流排與之相連的另一點之間實 行一非同步封包及一同步封包之傳送與接收.,此串列介面 電路並具有一資料處理電路用於加入一自動設定標號至所 謂取的資料用以產生一傅送封包丨並將此傅送封包傳送至 串列介面滙流排;此串列介面電路並具有一控制電路用以 自另一點接收控制封包,且在控制封包的內容顯示請求自 起點傅送資料至另一點時啓動資料處理電路;並具有一解 多工電路用於透過串列介面滙流排自另一點接收一封包, 且在所接收之封包爲一控制封包時输出此封包至控制電路 /而在所接收之封包爲一對應於傅輸封包之回應封包時输 出此封包至資料處理電路·,並在所接收之封包爲同步流封 包資料時輸出此封包至應用側。 更好的焉,解多工電路依據標號辨識回應封包並對於 每一管道输出流封包資料至對應之不同應用側: 經濟部中央標率局兵工消费合作社印装 (諳先《讀背面之注f項再填寫本頁) 根據本發明之第四方面,提供有串列介面電路,用於 在起點及透過串列介面滙流排與之相連之另一點之間實行 非同步封包及同步封包的傳输與接收,此_列介面電路具 有一資料處理電路,在傅送另一點的資料至起點時產生加 有自動設定標號之請求封包並將此請求封包傳送到串列介 面滙流淤,自另一點接收對應於請求封包之回應封包,自 回應封包取出資料部分並傅送此資料部分又具有控制電 本紙張尺度適用中國國家標準(CNS)A4規格( 210X297公釐) ! • 9 - 經濟.邺中央標準局貝工消費合作社印« A7 __B7_ 五、發明说明(7 ) 路*用於自另一點接收控制封包且在控制封包之內容溫度 請求傅送另一點之資料至起點時啓動資料處理點路^:以及 一解多工電路用於透過串列介面滙流排接收傳送自另一點 之封包*且在所接收之封包爲一控制封包時输出該封包至 控制電路,而在所接收之封包爲相對於傅输封包之回應封 包時输出該封包至資料處理電路1並在所接收之封包爲同 步流封包資料時輸出該封包至應用側· 更好的是,解多工電路依據加在回應封包之標號及預 設之回應碼辨識一回應封包並對於每一管道输出流封包資 料至對應之不同應用側。 根據本發明之第五方面r提供有一串列介面電路,用 於在起點及透過串列介面滙流排與之相接的另一點之間實 行加有供給目的地資訊之封包的傳输與接收,此串列介面 電路具有一解多工電路,用於依據所接收封包之供給目的 地資訊解多工所接收之封包並對應於供給目的地輸出該封 包·, 更好的是,„所接受之封包乃是非同步封包,而供給目 的地資訊係一處理標號及處理碼資訊* 或者J所接收之封包係一同步封包,而供給目的地資 訊係處理碼及管道資訊* 、 根搛本發明之第六方面/提供有用於在起點及以串列 滙流排與之相連之點之間實行同步封包的傳送及接收之串 列介面電路的一信號處理方法,此信號處理方法包含,當 傳送另一點的資料至起黏時,下列步驟,:產生加有自動設 本紙張尺度埔用中躅國家揉率(CNS ) A4洗格(210X297公漦) (請先W讀背面之注f項再填寫本頁) 訂 •10- A7 B7 _ 五、發明説明(8 ) 定檫號之請求封包,傅送此請求封包至串列介面滙流排, 自另一點接收對應於請求封包之回應封包,並自回應封包 取出資料分· 更好的是、,當接收回應封包睁,依據加入回應封包之 標號及一預設之回應碼取出相對於起點之資料接收封包· 根據本發明之電路,》當自起點請求另一點自儲存裝置 傅送資料至另一點*儲存裝置之資料由資料處理電路讀出 •然後,加上一自動設定標號至所讀出之資料並將之當作 傳输非同步封包傅輸至串列介面滙流排· 再者匕在本發明中*資料處理電路啓動於當控制電路 接收顯示請求自起點傳送資料至另一點的控制封包時· 再者,解多工電路接收自另一點透過串列介面滙流排 傅送之封包。當所接收之封包爲一控制封包時,输出該封 包至控制電路,而當所接收之封包爲對應於傳輸封包之回 應封包時,输出此封包至資料處理電路。 M1&‘部中央梂準局員工消费合作社印裝 (讀先《讀背面之注f項再填寫本頁) 再者,根據本發明之電路,當傳送另一點之資料至起 點時,資料處理電路產生一加有自動設定標號之回應封包 並將此回應封包傅送至串列介面滙流排· 再者,當對應於此請求封包之回應封包接收自另一點 時,启回應封包取出資料部分並傅送至儲f裝置· 更進一步地說·,根據本發明之電路,不僅適用於非同 步通訊,赤適用於同步通訊:解多工電路接收透過串列介 面滙流排傳送自另一點之封包· 當所接收之封包爲一控制封包時,輸出此封包至控制 本紙張尺度適用中國國家標牟(CNS ) A4规格(210X297公釐) -11 - 鯉濟部中决椋導局負Η消費合作社印製 A7 B7 五、發明説明(9 ) 電路,當所接收之封包爲一對應於傳输封包之回應封包時 ,輸出此封包至資料處理電路〜而當所接收之封包爲同步 流封包資_時,此封包則被输出至應用側 再者,,解多工電路依據加於回應封包之標號及預設之 回應碼辨識一回應封包並且對於每一管道输出對應於不同 應用側之流封包資料。 又,根據本發明之電路”解多工電路依據所接收封包 r v 之供給目的地資訊辨雜所接收封包之供給目的地並且將之 輸出至對應之供給目的地· 例如,當所接收之封包爲一非同步封包時,解多工電 路依據一處理標號及處理碼資訊辨識供給曰的地。 再者,當所接收之封包爲一同步封包時,解多工電路 則依搛處理標號及管道資訊辨謙供給之目的地。 根據本發明之方法,當自另一點傳送資料至起點時! 加有自動設定標號之請求封包被產生,並被傳送至串列介 面滙流排·.然後*當自另一點接收相對於此請求封包之回 應封包時!相對於起點之資料接收封包依據加於回應封包 之標號及預設之回應碼被取出*且資料部分係自回應封包 中取出· 圖式簡單說明 爾名以下較佳實施例之說明並參考所附之圖式,本發 明之上述目的及其他特徵將更趨明瞭· 第1圖係根據本發明,一IEEE 1 a 9 4串列允 本紙張尺度適用中國國家標牟(CNS > Α4規格(2丨0X297公釐) I ..... -—--I I _11 i^1 ^^1 «an ^^1 (讀先M讀背面之注f項再填寫本育) •12- A7 _B7___ 五、發明説明(1〇) 面電路之第一實施例組態之方塊圖;, >2圖潁示根據本發明之一處理f電路中之傳送揉迮 第3圖顯示根據本發明之一處理屠電路中之接收操作 9 弟4圖係根據本發明,Γ I H.…3L JL…1. 3 9— 4串列介 面電路之第二實施例組態之方塊SL; 第5 A及5 Β Η解釋I E E E 1 3 9 4標準之非同 ,步傳送;及」 第6圖顯示一同步盪訊封包之基本組Ji · --------I— {讀先Η讀背面之注f項再填寫本頁) 經漪部中央標準扃兵工消費合作社印裝 主要元件對照表 10 2 0 3 0 4 0 鏈結/處理層稹體電路 實雔層電路 控制器 本地處理器 10 0 鏈結層電路 12 0 處理層電路 10 1 鏈結核心 10 2 C P U介面電路 10 3 傅输用F I F 0 10 4 接收用F I F 0 10 5 / 1 〇 5 a 解多工電路 10 6 自動I D用解析器 訂 本紙張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) • 13- A7 B7 五、發明说明(^) 10 7 1 2 1 12 2 12 3 12 4 * 12 5 12 6 12 9 5 0 a,5 0 b l〇a 10 0a 108 a /108b 10 9 110a /ll〇b 10 4 控制暫存器 傳送資料介面電路 請求封包產生電路 回應封包解碼電路 請求用F I F 0 回應用F I F 0 處理控制器 處理層電路 Μ P E G傅送器 鏈結/處理稹體電路 鏈結層電路 應用介面 同步傳输用F I F Ο 同步接收用FIFO 接收用F I F 0 請 先 Η 讀 背 ύ 之 注 項 再 填 寫 本 頁 订 經满部中央標準局負工消f合作社印製 較佳實施例之詳細說明 以下將參考所附圖示描述較佳實施例 第一實施例: 第1圖係根據本發明之一 I ΕΕΕ 1 394串列介 ........... - 面電路的第一實施例組態之方塊眉· 此串列介面電路係建檐成執行在非同步通訊中處理之 電腦資料的傳送。爲此緣故,第1圖並未顯示同步通訊電 本纸張尺度適用中國國家榇牟(CNS > A4規格(210X297公着) -14- 經濟部中央樣丰局貝工消费合作社印3ί A7 B7_五、發明说明(12) 路之具體組態。、 4串列介面電路包含了一舅栲/處理層稹潺電路1 〇 •一實體to電路2 Ο V—未示硬碟機(H D D )之控制器 3 0,作爲儲存裝置,及作爲主電腦之當地處理器4 0。 鏈結/處理靥稹髏電路1 0係由一鍊结層電路1 0 0 ...... ·— . ....... 及一處理層電路R0稹髖鏈結而組成並執行非同步傳送之 控制及在當地處理赛4 〇之控制下.眚腾層電路2 0之控制 1 〇 如第1圖所示,鏈結層電路10 η係由一鏈結核心 玄 ' 一- 101,一 CPU 介面電路(Sub — CPU I / F ) 1 0 2,用於非同步通訊之傳輸用F I FO (AT — F I F 0 : First-In First Out) 103,用於非同步通訊之 —接收用F I FO (AR_F I FO) 1 04,用於辨識 —接收封包之解多工電路(De Mux) 105,一自 動I D使用解析器1 0 6,以及一控制暫存器(此後稱爲 C R ) 1 0 7所組成· 鏈結核心101包含用於非同步通訊使用封包及同步 通訊使用封包之傳输電路(指令及電腦資料係經由這些封 包而傅送),,一具有實體層2 0用於直接驅動封包之 IEEE 1 394串列滙流排的介面電路,一每隔 12 5 # s重新設定一次之循環計時器,,一循環監視器 ,及一C R C電路· 鏈結核心執行了自未示硬碟機中讀出並在處理層電路 1 2 0中形成預設傳送封包之電腦資料的傳送處理》 本紙張尺度適用中國國家揉準(CNS ) A4规格(2丨0X297公釐)~~~ (請先閏讀背面之注意事項再填寫本頁) 經濟部中央樣準*?兵X消费合作社印«. A7 _B7 _五、發明说明(13) 如上所述丨在第1圖中,同步通訊側之F I F0等皆 省略^ CPU介面電路102執行在當地處理器40、傳輸 用FIFO 103及接收用FIFO 104之間的非 同步通訊使用封包之寫入,讀出判斷以及在當地處理器 4 0及CR 1 0 7之閛之各種資料的傅送與接收之判斷 〇 例如,C P U介面電路1 〇 2傳送作爲儲存裝置之硬 碟機之控制用指令,.該指令係傳送自作爲啓動者之主電腦 ,經由I EEE 1 394介面滙流排B S並且儲存在接 收用FIF0及抵達當地處理器^用於啓動處理層電路 120以便傳送及接收電腦資料之資料係在自CR 0 7中之當地處理器經由CPU介面電路1 0 2來設定。 傳输用F I F 0 L.Qi 3儲存了將被傳送至IEEE 1 3 9 4串列滙流排B S之秆同步通訊用封包。該儲存資 料係給鏈結核心1 0 1的·- 再者,接收f F I F 0 1 fl 4儲存了經由I E E E 1 3 9 4串列滙流排傳送之非同步通訊用封包,例如,作 爲儲存裝置之硬碟之控制用指令等,藉由解多工電路 10 5· 解多工電路1 0 5經由鏈結核心1 0 1檢測位在非同 步通訊封包之第一四元組中之處理碼七碼及處理檫號t1 ,辨識此封包是否爲來自起動者,即主電腦,至目的物, 即處理層電路之回應封包,或是另一封包,且祗输入回應 C II (餚先聞讀背面之注意事項再填寫本頁) 訂 本紙張尺度通用中國國家標率(CNS ) A4«L格(210X297公釐) -16 - 經淨-部中央梂率局貝工消费合作社印ίί A7 __J17___ 五、發明説明(14) 封包至處理層電路1 2 0,並儲存其他封包於接收用 FIFO 104。 用於辦識検測之處理標號t l通常係設定爲。 如七碼(處理碼)一樣,根據其是一寫入請求及回應或是 一讀取請求及回應,不同的資料被設定。 更具體地說,當一寫入請求且四元組寫入存在時,t 碼係設定成、(K ,而在塊寫入(block write ),,則設 爲 ' 1 # · 更進一步地說,在爲寫入回應f,t碼係設定成'2 ,. 在讀取請求且爲四元組讀取時,設t碼爲'4/ ,而 在塊讀取時,設定爲> 再者,在讀取回應則設t碼爲、6/7# j 解析器106分析經由I EEE 1 394串列瀑流 排B s傳扶之白動τ d封句並儲存此封甸於ς p 1 η 7 •進一步地說,.此解析器具有檢測錯誤之功能.,及數算點 數等之功能。 處理靥電路1 2 0具有依據s B P — 2 (串列滙流辨 規約- 2 )自動傳送及接收電腦周邊設備(如本窗例中之 硬碟)之資料作爲非同步封包· ——- ' 更進一步地說,處理層電路1 2 0具有重試功能及分 歧過時偵測功能。 重試功能係重新傅送對應之請求封包之功能,其中在 傳送一請求封包後,一、ack busy*" Ack碼返回•當重 {請先閱讀背面之注$項再填寫本頁) 訂 本紙張尺度进用中國國家標牟(CNS > Α4规格(210Χ297公釐} • 17- 經濟部中央標隼扃13;工消費合作社印掣 A7 _B7__ 五、發明説明(15) 新傅送封包時,傅送係在設定傅送封包之第一四元組內之 二位芫r t區域從·00·至後才執行》 分歧is時偵測功能是一甩於偵測何時回應封包之返回 已過時的功能· , 處理層電路1 2 0包含了一傳送資料介面電路1 2 1 ,一請求封包產生電路(SBP^q) 122,一回應封 包解碼電路(SBPReP) 123,一請求用F IFO ( 請求 FIFO:ADPTF、124,一冋應用 F I F 0 (回應FiF〇:ADPRF) 12^,及一崁埋控制.器 12 6· 資料處理電路ADP包含了請求封包產生電路( SBPr«q)122,田應封包解碼電路(SBPR*P) 1 23,請求用 F I F〇(請求 F I FO : ADPTF) 124,回應用 FIFO (回應 F I F 0 : A D P R F ) 125,以及處理控制器126。 傅送資料介面電路1 2 1執行在HDD控制器3 0及 請求封包產生電路1 2 2及回應封包解碼電路1 2 3之間 之資料之傳送與接收的判斷。
當接收自鏈結層電路之C R 1 P 了的資料傳送啓動 指令,在傅送(寫入)的情形下,請求封包產生電路 1 22根據SBP - 2標準,分割記錄在未示硬碟機並自 傳送資料介面電路1 2 1獲得之電腦資料,成爲一或更多 塊資料以致於這些資料被分割成封包,如上一 1 3 9 4表 頭以指定處理標號tl ( = a),並且在請求用FIFO 本紙張尺度適用中國國家標準(CNS ) A4«L格(2丨0X297公釐} ^ (請先閱讀背面之注$項再填寫本買) 訂 經滴部中央標準局負J消费合作社印家 A7 B7五、發明説明(16) 1 2 4中儲存相同者· 食進一步地說,在接收(讀取)之時:請求封包產生 •V. · 電路12 2將所指定之位址及資料長度之1 3 9 4塊讀取 請求指令形成爲一封包* It乃根據S D P — 2標準藉由指 定一個或更多處理標號t 1 ( = a )或類似者而達成,並 儲存此封包於請求用FIFO 124 回應封包解碼電路1 2 讀取在接收時儲存於回應用 F IFO 12 5之回應封包資料*自回應封包移除 1 3 9 4表頭,並經由傳送資料介面電路1 2 1以一預設 時速輸出讀取資料至HDD控制器3 0 · 請求用FIFO 124厂在傳送時(寫入),儲存 分割成封包之傳送資料,在接收(讀取)時,儲存 1 3 9 4塊讀取請求指令。 回應用F I F0 1 2 5儲存自主電腦傳送經過 1394串列滙流排BS之接收資料*· 處理控制器126在傳送時讀取被分割成封包並儲存 在請求用FIFO 124之傳送資料、而在接收時讀取 儲存在請求用F I F0 1 24之1 39 4塊讀取請求指 令,並且控制到鍵結層電路1 0 0之鏈結核心1 0 1之输 出· 再者,在傅送時*當從鍵結層電路1 0 0之解多工電 路1 0 5接收到一回應封包時、將重試碼rcode寫入C R 1 0 7 »在接收時r自解多工電路χ 〇 5之回應封包移除 1394表頭,並儲存封包資料於回應用FIFO , (讀先W讀背面之注f項再填寫本頁) 订 本紙張尺度珀用中國困家揉率(CNS)A4规格(2丨0X297公* ) -19 - Μ-.ιί:‘部中央榡準扃負工消費合作社印製 A7 __B7_五、發明説明(17) 12 5· 接下來將解釋當由S B P_ 2標準決定之封包以上述 組態傅送時•電腦資料之傅送與接收操作》 首先,,將先解釋傳送操作v即當資料係自目傳送,即 硬碟機,至啓動者,即主電腦,及當實行自儲存裝置(硬 碟機)寫入資料至主電腦之記億髖中·· 自主電腦經過1 3 9 4串列潘流排B S傳送,槪據 SBP — ?壊準之如ORB (操作請求塊)之封包耷料透 過實體層電路2 0及鍵結層電路1 π η之鏈結孩心1 〇 j 而输送至解多工電路1 0 5。 解多工雷路1 0 5,在接收到接收封包時,辨識封包 是否爲來自電腦相對於目標(即處理層電路)之回應封包 或另一封包。 、 然後,因爲是另一封包,所以儲存所接收之資料於接 收用FIFO104· 女 儲存在接收用FIFO 104之如ORB之接收資 料係透過C PU介面電路1 0 2輸入至當地處理器4 0 · 當地處理器4 0透過C PU介面電路1 〇 2根據 ORB之內容起始化CR 1 0 7之處理層電路用暫存器 〇 < 藉此,啓動了處理層電路1 2 0 · 在所啓動之處理層電路1 2 0 *請求封包產生電路 1 2 2開始透過傳送資料介面電路12 1請求資料至 HDD控制器30· I — ΛΙ tmt In am —ϋ i-n (請先閏讀背面之注$項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) • 20· M濟部中*栋準局負工消资含作社印掣 A7 B7 五、發明説明(4。) 1〇 根據此請求,逐過傅送資料介面電路1 2 1所傳送之 傳送資料被分割成一或更多塊資料-所以可根據S B P -2標準請¥封包產生電路1 22中被分割成更多封包具 有指定之處理標號tl(=a)之1394表頭或類似者 被加入並將結果自動儲存在請求用FIFO 124。 當一1 3 9 4#包大小或更多之資料被儲存在請求用 FIFO 1 24、資料係藉由處理控制器1 26傳送至 鏈結層電路1 0 0之鐽結核心1 0 1 * 然後,鍵結核心1 0 1透過實雔層電路2 0對 1 3 9 4串列滙流排B S提供判斷(arbitration )。 藉此V假使滙流排被確固,則包含有傳送資料之寫入 請求封包透過實體層電路2 0及1 3 9 4部列滙流排B S 被傅送至主電腦。 傳送後、相對於寫入請求封包之一A c k碼及在某些 情況下,t寫入回應封包係自主電腦傳送並透過實體層電路 2 0及鏈結層電路1 0 0之鏈結核心1 0 1_入至解多工 電路1 0 5 · 在解多工電路1 0 5中實行所接收封包之處理碼t碼 及處理標號t1之檢測i而在所接收封包被辨識爲相對於 來自主電腦作爲目標之處理層電路之回應辦包時,即輸入* 回應封包至處理層電路1 2 0之處理控制器1 2 6 - 處理控制器1 2 6在輸入回應封包之A c k碼及回應 碼爲正常時傳送下一個資料至鏈結核心101〜 上述操作不斷重複以寫入(傳送)電腦資料至主電腦 本紙張尺度適用中圃國家標隼(CNS ) A4规格(2丨0X297公釐)~~ n ^^1 n m m m m -i i^i m (請先閱讀背面之注f項再填寫本頁) •21 · 經满部中决樣導局負工消费合作杜印架 A7 B7 五、發明説明(19) 之記憶體中· i述傅送中之處理層電路1 2 0之操作槪括如第2圖 所示。 接著將解釋接收操作即傳送資料自主電腦至目標及 儲存裝置(硬碟機)執行操作用以讀取主電腦之記憶體之 資料。 如ORB依據SBP — 2標準透過1 3 94串列滙流 排B S傳送自主電腦之封包資料係透過實體層電路2 0及 鏈結層電路10 0之鏈結核心1 0 1输入至解多工電路 10 5· 解多工電路1 0 5接收所接收之封包並且辨識所接收 之封包是否爲相對於目標,即處理層電路,來自主電腦之 回應封包或是另一封包。 .然後,因爲所接收之封包係另一封包,所以儲存所接 收之資料於接收用FIFO 104。 儲存於接收用FIFO 104如ORB之接收資料 係透過C PU介面電路1 0 2輸入至當地處理器4 0。 當地處理器4 0根據ORB之內容透過C PU介面電 路1 0 2起始化C R 1 0 7之處理層電路用暫存器· 藉此,啓動了處理層電路1 2 0。 在啓動後之處理層電路1 2 0中,在請求封包產生電 路1 2 2中根據S BP — 2標準將指定位址之1 3 9 4塊 讀取請求指令及資料長度組合成爲一封包並將此封包儲存 於請求用F I F 0 124·- 本紙張尺度通用中國國家標率(CNS)A4规格( 210X297公羞) ' • 22 - - 11 m ^^1 SI |1>1 m i ^^1 ^^1 {讀先閱讀背面之注f項再填寫本頁) 經漭部中*«聿局負η消费合竹社印裝 A7 B7 五、發明说明(2〇) 儲存在請求用F I FO 1 2 4之讀取請求指令封包 係透^處理控制器1 2 6被送至鏈結層電路1 0 0之鏈結 核心1 0 '1。 然後,鏈結核心1 0 1透過實體層電路2 0對 1 3 9 4串列滙流排B S提供判斷· 藉此,當滙流排被確固時,則可透過實體層電路2 0 及1 3 9 4串列滙流排傳送讀取請求封包至主電腦。 傳送後,相對於讀取請求封包之A c k碼及包含有指 定資料長度之資料之讀取回應封包自主電腦被傳送並透過 實體層電路2 0及鏈結層電路1 0 0之鏈結核心1 0 1而 输入至解多工電路1 〇 5。 解多工電路1 0 5檢測所接收封包之處理碼t碼及處 理標號t1。當所接收之封包被決定爲來自主電腦且相對 於目標,即處理層電路,爲一回應封包時’回應封包即被 输入至處理層電路1 2 0之處理控制器1 2 6 · 處理控制器1 2 6儲存來自解多工電路1 0 5之回應 封包資料於回應用FIFO 125。 儲存於回應用FIFO 125之資料係藉由回應封 包解碼電路1 2 3讀取’移除1 3 9 4表頭’結果資料則 透過傳送資料介面電路121以一預設之斤速输出至HD D控制器3 0 · 重複上述操作以寫入(接收)電腦資料至儲存裝置( 硬碟機)。 · 上述接收之處理層電路1 2 9之操作槪括係如第3ffl 本紙乐尺度璉用中國國家標準(CNS ) Α4規格(2丨0X297公釐) (請先閱讀背面之注$項再填寫本頁) 訂 •23- 經确部中央榡窣局負工消费合竹社印笨 A7 ___B7_ 五、發明説明(21 ) 所不。f d上述所解釋*根據第一資施例,處理層電路1 2 0 係作爲一k料處理電路並連接有一儲存裝置,讀取儲存裝 置之資料,加上自動指定之處理標號,並將資料作爲傳輸 非同步封包傳送至一串列介面滙流排B S π且在將另一點 之資料傳送至儲存裝置時,》產生加有自動指定標號之請求 封包並傳送此封包至串列介面滙流排B S 1自另一點接收 相對於此請求封包之回應封包/自此回應封包取出資料部 分,並傅送此回應封包至儲存裝置ν因此可以傳送及接收 儲存在儲存裝置中之大置資料或是依據S Β Ρ - 2標準自 儲存裝置讀取I ΕΕΕ 1 3 9 4封包〃且可以藉由使用 IEEE 1 3 94串列滙流排介面同步封包實行大量資 料之傳送。 再者,依據S B P - 2標準之捉取ORB、,傅送資料 ,傳送狀態至啓動者之序列可以簡化,且可藉由連接硬碟 驅動器,卡帶整流器(tape streamer ),或其他電腦周邊 設備至IΕΕΕ 1394痒列滙流排而使設計最佳化· 更進一步地說,因爲請求用FIFO 124及回應 用F I F 0 1 2 5被韻供於處理層電路1 2 0且傅送用 FIFO 1 0 3瓦接收用FIFO 104係提供於鏈 結層電路1 0 0 _非資料之一般1 3 9 4封包之傳送與接 收可藉由請求用FIFO 124及回應用FIFO 1 2 5與資料傳送平行執行 再者,解多工電路1 0 5透過結連核心1 0 1檢測位 {讀先閱讀背面之注f項再填寫本頁) 本紙張尺度適用中國國家標率(CNS ) A4规格(210X297公漦) -24· 經潢部中决樣準Λ負工消费合作社印1i A7 B7五、發明説明(22) 在非同步通訊封包之第一四元組中之處理碼t碼及處理:¾ 號t i,辨識所接收之封包是否爲相對於目標,即處理層 電路,之七自啓動者,即至電腦之回應封包,或是另一封 包,祗將回應封包輸入至處理層電路1 2 0,並儲存其他 封包於接收用F I F0 1 04,.即使在例如處理層電路 1 2 0發生關鍵錯誤且資料之讀取/寫入操作停止時,資 料之後之指令输入的讀取仍爲可能》因此不論資料之讀取 /寫入操作狀態^指令皆可被平順地接收· 第二實施例: 第4圖爲根據本發明之IΕΕΕ 1394串列介面 電路之第二實施例組態之方塊圖。 在第4圖中* 1 0 a顯示了一鏈結/處理層稹體電路 ,標號2 0顯示一實體層電路,>3 0顯示一HDD控制器 ,40顯示一當地處理器,,而50a及50b顯示 Μ P E G ( Moring Picture Expert Group )傅送器。 鏈結/處理層稹餹電路1 0 a係由鏈結層電路 1 0 0 a及處理層電路1 2 0構成。 鏈結層電路1 0 0 a包含一鍵結核心1 0 1,一 CPU介面電路1 02 \及非同步傅送用F I F0 103,及一非同步用接收F I F0 104 , 一解多工 電路105a,一解析器10 6‘,一控制暫存器(CR、 107,應用介面電路108a及108b ‘,一同步傳送 用FIFO 109,及同步接收用FIFO% n .^1 ^^1 i m 1^1 ^^1 - -II 1 ϋ— n· aMmam— (請先W讀背面之注$項再填寫本頁) 本紙张尺度適用中國國家標毕(CNS ) Α4規《格(210X297公釐) • 25- 經^部+决«津局兵η消«·合作社印* A7 B7五、發明说明(23) 110a 及 110b 〇 再者〜與第1圖相似_處理層電路1 2 0包含了傅送 資料介面it路1 2 1,.請求封包產生電路(DBPmo) 1 2 2,回應封包解碼電路(S B P R · p ) 1 2 3,〜請求 用 FIFO (請求 FIFO:ADPTF) 124,,請求 用 FIF〇r 回應 FIFO:ADPRF) 125,及處 理控制器1 2 6。 第二實施例與第一實施例之不同處在於鏈結/1·不 僅處理非同步通訊模式之資料及一般1 3 9 4封包,同時 亦處理同步訊用資料《 更具體地說,與第1圖所示之方法相同地,在鍵結/ 處理層電路1 0 a之鏈結層電路1 0 0 a中,解多工電路 1 0 5 a透過鍵結核心1 0 1檢測非同步通訊封包之處理 碼t碼及處理標號t 1,辨識所接收之封包是否爲相對於 目標,即處理層電路,自啓動者,即主電腦來的回應封包 ,或者是另一封包,並祗输入此回應封包至處理層電路且 儲存其他封包於接收用FIFO 104^當接收一同步 通訊封包時,解多工電路對t碼®及顯示用於1 3 9 4封 包之表頭資訊中之封包傳送之通道數(〇至6 3之任一個 )之通道區解碼並且選擇性地儲存解碼於g應通道之接收 用 FIFOs 108a 及 108b 中· 更進一步地說,應用介面電路(API/F) 108a執行MPEG傳送器50a,傳送用FIFO 108及接收用FIF0 110a之間包含時鐘信號、 (請先Μ讀背面之注$項再填寫本頁) 订 本紙張尺度適用中國國家標窣(CNS > Α4现格(210X297公* ) -26-
Mm-部中决標準扃κ*:工消费合作社印« A7 B7__ 五、發明説明(24) 控制信號等之Μ P E G傳送流資料之傳送與接收之判斷。f 應用介面電路1 0 8 b則執行在MP E G傳送器 5 0 b、ί»送用FIFO109及接收用FIFO 1 1 0 b之間包含時鐘信號、'控制信號等之MP E G傳送 流資料之傳送與接收之判斷。 在上述組態中,,當接收到一同步通訊用封包時,解多 工電路1 0 5 a對t碼區及顯示用於1 3 9 4封包之表頭 資訊中之封包傅送之通道數(0至6 3之任一個)之通道 區解碼,皱且儲存此解碼於相對應之通道之接收用 FIFOs 108a 及 108b» 然後,MP E G傳送流資料之值送與接收係透過應用 .—一 介面電路108a及108b以MPEG傳送器50a或 5 0 b執行。 在第二實施例中,可獲得與第一實施例相同之效果。 在以上之實施例中•,解釋係針對一電路結構,其中包 含有在鏈結核心1 (/l及在鏈結層電路1 0 0及1 0 0 a 中接收用 FIFO's 104,100a,及 110b 之間之解多工電路1 0 5及1 0 5 a,但不需多作說明地 ,本發明亦可應用在提供於如接收側F I F 0之介面電路 之資料输出側之電路組態。 如上述所解釋者,根據本發明,能夠根據一預設之傅 送及接收標準來轉換大童資料成爲封包之串列介面電路且 能執行平順的傳送及接收處理可以被實現。 雖然本發明僅使用特定的實施例來描述,但很明顯的 本纸依尺度適用中國因家標率{ CNS > A4規格(210X297公釐} 一 • 27· 11 ^^1 Bn amt— ^^1 m — J Bi_-^ ^1.1 In I ^^1 (讀先閱讀背面之注f項再填寫本頁) A7 _B7_ 五、發明説明(Μ) ,本發明可由熟習此領域之人士產生多種不同的變化例而 不離未發明之基本觀念及範圔。 經漪部中决梯準局貝Η消費合作社印裝 (讀先W讀背面之注項再填寫本頁) 本紙依尺度讁用中國國家標率(CNS ) Α4規格(210X297公釐) -28-

Claims (1)

  1. 鲤濟部中央揉隼局貝工消费合作社印«. A8 B8 C8 D8六、申請專利範圍 1 ·—種串列介面電路,用於在起點及透過串列介面 流排與之相連之另一點之間執行非同步封包之傳送及接 收,包含: 一資料處理電路,用於加入一自動設定標號於所謂取 之起點資料以便產生一傳愈封包雜且傳送該封包至串列介 面滙流排·. 2 .如申請專利範圍第1項之串列介面電路,其中該 資料處a電路分割所讀取之資料成爲數塊資料,對每一資 料塊加上標號,並且將塊資料以傳输非同步封包傳送至該 串列介面電路· 3 .如申請專利範圔第2項之串列介面電路,,其中該 資料處理電路自另一點接收相對於一傳输封包之回應封包 ,且在正常情況下*傳送下一個傳输封包至該串列介面滙 流排。_ 4 .如申請專利範圍第1項之串列介面電路,其中該 資料處理電路一儲存機構,儲存所產生之傳输封包於該儲 存機構中,且以一預設之時速傳送所儲存之傳输封包至串 列介面滙流排。 5 .如申請專利範圍第2項之串列介面電哮,其中該 資料處理電路包含一儲存機構,儲存所產生之傳输封包於 該儲存機構,以一預設之時速傳输所儲存之傅输封包至串 列介面滙流排β 6 .如申請專利範圍第3項之串列介面電路,其中該 資拜處理電路包含—儲存機構,儲存所產生之傅输封包於 本紙張尺度逋用中國《家梯準(CNS ) A4規格(210X297公釐)-如- ' --------裝I (請先Bqt»背«之注項再填寫本頁 訂 A8 B8 C8 D8 經濟部中夹樣率局貝工消费合,作社印*. 六、申請專利範園 該儲存機構中,並以一預設之時速傳送所儲存之傅输封包 至串列介面滙流排· 7 ·如申請專利範圃第1項之串列介面電路,更具有 一控制^路,-用以自另一點接收一控制封包並在控制封包 之內容顯示請求自起點傳送資料至另一點時啓動資料處理 電路。 8 .如申請專利範面第2項之串列介面電路,更包含 f 一控制電路用以自另一點接收一控制封包並在控制封包之 內容顯示請求自起點俥送資料至另一點時啓動資料處理電 路。 9 .如申請專利範圍第3項之串列介面電路*更包含 一控制電路用以自另一點接收一控制封包並在控制封包之 內容顯示請求自起點傳送資料至另一點時啓動資料處理電 路。 10.如申請專利範圔第6項之串列介面電路,更包 . - · 含一控制電路用以自另一點接收控制封包並且在控制封包 之內容顯示請求自起點傳送資料至另一點時啓動處理電路 〇 1 1 .如申請專利範圃第1 0項之串列介面電路,更 包含一解多工電路用以自另一點透過串列介面潅流排接收 一封包,在所接收之封包爲一控制封包時输出此封包至控 .制電路,而在所接收之封包爲一相對於傳输封包之回應封 包時輸出該封包至資料處理電路。 1 2 .如申請專利範圍第1 1項之串列介面電路,更 --------^>>裝-- (請先閱讀背面之注$項再秦寫本頁) 訂 本紙》Λ度逍用中國_家標率《CNS > A4規格(210X297公釐) 鍾濟部中央搮率扃Λ工消费合.作社印褽 A8 B8 C8 D8六、申請專利範国 包含一接收用儲存機構在該解多工電路及控制電路之間, 該解多工電路儲存解多工控制封包於該接收用儲存機構, 且該控制電路讀取儲存在該接收用儲存機構之控制封包。 1 3 .如申請專利範团第1 2項之串列介面電路,其 中一傳输用儲存機構係與該控制電路相接,該控制電路儲. 存控制封包於該傳輸用儲存機構,更進一步包含一電路用 以以一預設之時速傳送儲存於該傳輸用儲存機構之傳輸用 控制封包至該串列介面滙流排。 14串列介面電路用以執行一非同步封包在起點 及透過一串列介面滙流排與起點相連之另一點間之傅送及 接收,包含: —資料處理電路,當自另一點傳送資料至起點時,產 生一加有自動設定標號之請求封包,俥送此請求封包至串 列介面滙流排,自另一點接收相對於請求封包之回應封包 ,启此回應封包取出一資料部分,並且傳送此資料部分。 1 5 .如申請專利範圔第1 4項之串列介面電路,其 中該資料處理電路產生數個具有指定標號之請求封包且傳 送此請求封包至串列介面滙流排以便資料以封包傅送· 1 6 .如申請專利範園第15項之串列介面電路,其 中該資料處理電路自另一點接收相對於傳输封包之回應封 包,且在正常情況下,傳送下一個請求封包至該串列介面 滙流排。 1 7 .如申請專利範圍第1 4項之串列介面電路,其 中該資料處理電路包含一第一儲存機構及一第二儲存槔構 本纸張尺度適用中__家揲率(CNS > A4規格(210X297公釐)~別: --------^---------ir----- (請先H讀背面之注項再填寫本頁) 經濟部中夬糅率局貝工消费合作社印氧 A8 B8 C8 D8___六、申請專利範圍 ’儲存所產生之請求封包於第一儲存機構*以一預設時速 傅送儲存請求封包至串列介面滙流排,儲存所接收之資料 於第二儲存機構,並以一預設之時速傳送所儲存之接收資 料· 1 8 .如申請專利範圍第1 5項之串列介面電路,其 中該資料處理電路包含一第一儲存機構及一第二儲存機構 ’儲存所產生之傳输封包於第一儀存機構,以預設之時速 傳送所儲存之傳輸封包至串列介面滙流排,儲存所接收之 資料於第二儲存機構,並且以一預設之時速傳送所儲存接 收之資料。 。 1 9 .如申請專利範圍第1 6項之串列介面電路,g 中該資料處理電路包含一第一儲存機構及一第二儲存機構 ’儲存所產生之傳输封包於第一儲存機構,以一預設時速 —·+ Λ 傳送所儲存之傅輸封包至串列介面滙流排,儲存所接收之 資料於第二儲存機構,且以一預設時速傅送所儲存接收之 資料。 2 0 .如申請專利範園第1 4項之串列介面霣路,更 包含一控制電路用以自另一點接收控制封包且在控制封包 的內容顯示請求自另一點俥送資料至起點時啓動資料f理 電路· 2 1 .如申請專利範園第1 5項之串列介面電路,胃 包含一控制電路用以自另一點接收控制封包並且在控制封 包的內容顯示請求傳送另一點之資料至_尊點時啓動資料^ 理電路。 本紙張尺度遑用中國·家揉準(CNS > A4洗格(210X297公釐) •设· --------^裝-- (请先《讀背面之注$項再楼寫本頁) 订 經濟部中央#率扃貞工消费合作社印«. A8 B8 C8 _ _D8_ 六、申請專利範圍 2 2 .如申請專利範園第1 6項之串列介面電路,更 包含一控制電路用以自另一點接收一控制封包並且在控制 封包之內容顯示請求傳送另一點之資料至起點時啓動資料 處理電路· 2 3 .如申請專利範圔第1 9項之串列介面電路,更 包含一控制電路用以自另一點接收控制封包並且在控制封 包的內容顯示請求傳送另一點之資料至起點時啓動資料處 理電路》 2_4 .如申請專利範圔第2 3項之串列介面電路,更 包含一封包產生電路用以經過串列介面滙流排自另一點.接 收一封包,當·所接收之A .爲一控制封包時輸出此封包至 控制電路,而在所接收之封包爲相對於傅輸封包之回應封 包時输出此封包至資料處理電路。 2 0 .如申請專利範圍第2 4項之串列介電路,更 包含一接收用儲存機構位在該封包產生電路及控制電路之 間,該封包產生電路儲存解多工控制封包於該接收用儲存 機構,而該控制多路則讀取控制封包儀存於該接收用儲存 機構。 2 6 .如申請專利範圍第2 5項之串列介面電路*其 中一傳輸用儲存機構係與控制電路相缓,該控制電路儲存 控制封包於該傅輸用儲存機構,且更包含一電路用以以一 預設時速傳送一儲存於該傳输用儲存機構之傳输用控制封 包至該串列介面滙流排· 1 2 7 . —串列介面電路甩於執行透過一串列介面滙流 --------- (請先《讀背面之注f項再填寫本頁) 订 本紙*尺度逋用t國«家搞率(CNS ) A4规格(210X297公釐) -3^- 經濟部中央標率局負工消费合作社印«. A8 B8 C8 D8六、申請專利範園 排在起點及與其連接之另一點之間之非同步封包之傅輸及 接收,包含: k 一資料處理電路用以加予所讀取資料一自動設定標號 以產生i傅输封包並且傳送此封包至串列介面滙流排,且 當傳送另一點之資料至起點時,產生一加有自動設定標號 之請求封包,傳送此請求封包至串列介面服流排*自另一 點接收相對龙請求封包之回應封包,自回應封包取出資料 部分,且傳送此資料部分。 2 8 .如申請專利範圍第2 7項之串列介面電路,其 中該資料處理電路分割讀取資料成爲數個資料塊,加入上 述標號給每一資料塊,且傳送此資料塊作爲傳輸非同步封 包至串列介面電路,且在傅送另一點之資料至起點時,產 生數個具有設定標號之請求封包並傳送此封包至串列介面 滙流排以便資料以封包傳送。 2 9 .如申請專利範圍第2 8項之串列介面電路,其 中該寳料處理蕙路自另一點接收相對於傳输封包之回應封 包,且在正常情況下,傳送下一個傅输封包至該串列介面 滙流排》 3 0 .如申請專利範圔第2 7項之串列介面電路,其 中該資料^理電路包含一第一儲存機構及一第二儲存機構 ,儲存所產生之傳输封包於第一儲存機構,以一預設時速 傳送所^儲存之傳输封包至串列介面潘流排,儲存所接收之 資料於第二儲存機構,且以一預設時速傳鸯所儲存之接收 資料。 v ΐ紙張尺度逋用中國國家揉率(CNS )八4«1格(210X297公釐)~~-私- (請先閱讀背面之注意事項再填寫本頁) 裝. 訂 經濟部中央橾隼局貝工消费合作社印*. A8 B8 C8 D8六、申請專利範園 3 1 ·如申請專利範圍第2 8項之黾到介面電路,其 中該資料處理電路包含一第一儲存機構及一第二儲存機構 、、 '、、 ’儲存所產生之傅输封包於第一儲存機構*以一預設時速 傳送所儲存之傳输封包至串列介面滙流排,儲存所接收之 資料於第二儲存機構,且以一預設之時速傳送此儲存之接 收資料· 3 2 .如申請專利範圍第2 9項之串列介面電路,其 中該資料4處理電路包含一第一儲存機構及一第二儲存機構 ,儲存了所產>生之傳輸封包於第一儲存機構中,以一預設 " I 之時速傳送儲存之傳輸封包至串列介面潘流排,儲存_所 接收之資料於第二儲存機構中,並以一預設時速傅送所儲 存之接收資料。 3 3 .如申請專利範園第2 7項之串列介面電路,更 包含了一控制電路用以自另一點接收控制封包並在控制封 包的內容顯示請求自起點傳送資料至另一點時及在顯示請 求傳送另一點之資料至起點時啓動資料處理電路。 '3 4 .如申請專利範園第2 8項之串列介面電路,更 包含一控制電路用以自另一點接收一控制封包並且在控制 封包的內容顯示請求自起點傳送資料至另一點及顯示請求 傳送另一點之資料至起點時啓動資料處理電路。 , 3 5 .如申請專利範圔第2 9項之串列介面電路,更 包含一控制電路用以自另一點接:收控制封包並且在控制封 包之內容亂示請求自起點傳送資料至另一點及在顯示請求 傳送另一點之資料至起點時啓動資料處理電路· * 本紙»尺度逍用中國國家揉率《CNS > 210X297公釐)~ --------〇裝— (請先《讀背面之注$項再填寫本肓) 订 A8 B8 C8 D8 經濟部中央橾準局Λ工消费合.作社印装 六、申請專利範面 3 6 .如申請專利範圍第3 2項之串列介面電路,更 包一控制電路用以自另一點接收一控制封包並且在控制封 k 包之內容顯示請求自起點傳送資料至另一點及在顯示請求 傳送另一點之資料至起點時啓動資料處理電路。 3 7 .如申請專利範圔第3 6項之串列介面電路,更 包含一解多工電路用以透過串列介面滙流排接收傳送自另 —點之封包,並在所接收之封包爲一控制封包時输出控制 封包至控制電路,並JL在所接收之封包爲一相對於傳摩敎 包之回應封包時輸出回應封包至資料處理電路。 3 8 .如申請專利範困第3 7項之串列介面電路,更 包含一接收用儲存機構位在該解多工電路及控制電路之間 ,該解多工電路儲存解多工控制封包於該接收用儲存機構 ,而該控制電路則讀取儲存在該接收用儲存機_中之控制 封包。 3 9 .如申請專利範圍第3 8項之串列介面電路,其 中一傳輸用儲存機構係與該控制電路相連接,該控制電路 儲存控制封包於該傳输用儲存機構,更進一步包含一電路 用以以一預設時速傳送儲存在該傳输用儲存機構之傳输用 r 控制封包至該串列介面滙流排· 4 0 . —串列介面電路用以執行在起點及透過串列介 面滙流排與之相連之另一點之間之非同步封包及同步封包 之傅送及接收*包含 一資料處理電路用以加入一自動設定镡里至所謂取之 資料以便產生一傳輸封包且傳送此封包至串列介面滙流排 --------— (請先《讀背面之注$項再填寫本貰) 訂 本纸張尺度暹用中國國家揉芈(CNS > Α4規格(210X297公羡) 經濟部中央梂率>6*:工消费合作社印*. A8 B8 C8 D8六、申請專利範圍 —控制電路用以自另一點接收控制封包並且在控制封 包之內容顯示請求自起點傳送資料至另一點時啓動資料處 理鼇路;及 一解多工電路用以透過串列介面滙流排接收傅送自另 一點之封包,且在所接收之封包爲一控制封包時输出此控 制封包至控制電路,而在所接收之封包爲相對於傳输封包 之回應封包時输出此回應封包至資料處理電路,且在所接 收之封包爲同步流封包資料時输出此封包至應用側· 4 1 .如申請專利範園第4 0項之串列介面電路,其 中解多工電路依據標號辨識一回應封包並對每一通道输出 流封包資料至對應之不同應用側· 42.—串列介面電路用以執行在起點及透過串列介 面滙流排與之相連之另一點之間之非同步封包及同步封包 之傳送及接收,包含: —資料處理電路用以在傳送另一點之資料至起點時* 產生含有一自動設定標號之請求封包並且傅送此請求封包 至串列介面滙流排,自另一點接收相對於請$封包之回麁 封包,自回應封包取出資料部分,並且傳送此資料部分: 一控制電路用以自另一點接收控制封包並在控制封包 的內容顯示請求傳送另一點之資料至起點時啓動資料處理 電路;及 7-多工電路用以透過串列介面滙流排接收自另一點傅 送之封包,當所接收之封包爲一控制封包時输卑此控制封 本紙張尺度逋用中••家揉率(CNS > A4规格(210X297公釐) · 3^ · --------------tr-----上 (請先S讀背面之注f項再缜寫本頁) 經濟部中失橾隼局貝工消费合作社印製 A8 B8 C8 D8六、申請專利範園 包至控制電路,且在所接收之封包爲相對於傳輸封包之回 ^封包時輸出此回應封包至.資料處理電路,並且在所接收 之封包爲一同步流封包資料時输出此封包至應用側。 4 3 .如申請專利範園第4 2項之串列介面電路,其 中解多工電路依據加給回應封包之標號及預設.回應碼辨識 气 一回應封包,並且對每一通道输出對應於不同應用之流封 包資料。 4 4 串列介面電路用以執行在起點及透過串列介 面滙流排與之相連之另一點之間之非同步封包及同步封包 之傳送及接收,包含: 一資料處理電路用以加以給所讀取之資料一自動設定 標號用以產生一傳输封包並且傅送此封包至串列介面滙流 排,且在傳送另一點之資料至起點時產生含有加有自動設 定標號之誧求封包並且傳送此封包至該串列介面ill流排,, 自另一點接收相對於請求封包之回應封包,自回應封包中 取出資料部分,並且傳送此資料部分; —控制電路用以自另一點接收控制封包並且在控制封 包之內'容顯示請求自起點傳送資料至另一點時及顯示傅送, 另一點之資黏至起點時啓動資料處理電路;及 —解多工電路用以透過串列介面滙流排接收自另一點 傳送之封包,當所接收之封包爲一控制封包時轅ί出此封包 至控制電路,而在所接收之封包爲相對於傳输封包之回應 • ^ 封包時輸出此回應封包至資料處理電路,並在所接收之封 包爲同步流封包資料時输出此封包至應用側· 本紙張尺度14用中國家梯率(CNS ) Α4规格(210Χ29?公釐)~-3^- (請先《讀背面之注$項再4寫本霣) 經濟部中夬揉車局貝工消费合作社印轚 A8 B8 C8 D8六、申請專利範園 45 . —串列介面電路用以執行含有供給目的地資訊 之封包之傳送與接收,此傳送與接收係發生在透過串列介 面ill流排與起點相連之另一點及起點之間,包含: —解多工電路用以依據所接收封包之供給目的地資訊 解多工所接收之封包並且输出所接收之封包至相對應之供 給目的地》 4 6 .如申請專利範圍第4 5項之串列介面電路,其 中所接收之封包係一非同步封包,而供給目的地資訊係一 處理標號及處理碼資訊。 4 7 .如申請專利範困第4 5項之串列介面電路,其 中所接收之封包係一同步封包,.而供給目的地資訊係一處 理通道資訊。 4 8 串列介面電路之信號處理方法,用於在起點 及透過一串列介面滙流排與之根連的另一點之間執行非同 步封包之傳送及接收, 該信號處理方法包含:在傳送另一點之資與至起點時 ,產生加有自動設定標號之請求封包並此請求封包 至串列介面滙流排* 自另一點接收相對於此請求封包之回應封包,及 自回應封包取出資料部分* 49 .如申請專利範園第48項之串列介面JS路之信 \ 號處理方法,更包含產生數個具有指定祺號之請求封包並 且傅送這些請求封;隻至串列介面滙流排以便以封包傳送資 料'。 · 本纸張尺度適用中國因家#準(CNS > Α4规格(210X297公釐)~- (請先《讀背面之注項再填寫本I ) 袭· 訂 B8 C8 D8 六、申請專利範園 50.如申請專利範圔第48項之串列介面電路之信 號處理方法,更包含:當接收一回應封包時,依據加給回 應封包之標號及預設定之回應碼取出相對於起點之資料接 收封包。 5 1 .如申請專利範圍第4 9項之串列介面$路之信 號處理方法,更包含:當接收一回應封包時,依據加給回 、、應封包之標號及預設之回應碼取出相對於起點之資料接收 封包。 --------c^------訂------/M (請先《讀背面之注再填寫本萸) 經濟部中央橾率局貝工消费合作杜印氧 本纸張尺度逋用中國國家《率(CNS ) A4规格(210X297公釐)-40-
TW87109554A 1997-06-20 1998-06-16 Serial interface circuit and signal processing method of the same TW390078B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16480897A JP3785747B2 (ja) 1997-06-20 1997-06-20 シリアルインタフェース回路およびその信号処理方法

Publications (1)

Publication Number Publication Date
TW390078B true TW390078B (en) 2000-05-11

Family

ID=15800317

Family Applications (1)

Application Number Title Priority Date Filing Date
TW87109554A TW390078B (en) 1997-06-20 1998-06-16 Serial interface circuit and signal processing method of the same

Country Status (6)

Country Link
US (1) US6580711B1 (zh)
JP (1) JP3785747B2 (zh)
KR (1) KR100511695B1 (zh)
FR (1) FR2766938B1 (zh)
NL (1) NL1009451C2 (zh)
TW (1) TW390078B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3148733B2 (ja) * 1999-02-26 2001-03-26 株式会社神戸製鋼所 信号処理装置及び信号処理システム
US6498793B1 (en) * 1999-03-12 2002-12-24 Hewlett-Packard Company Method for hardware-assisted automatic sorting of out-of-order packets using restricted transaction label
DE19913585A1 (de) * 1999-03-25 2000-09-28 Thomson Brandt Gmbh Verfahren zum Verwalten von über einen Datenbus empfangenen Daten sowie Vorrichtung zur Durchführung des Verfahrens
US6457072B1 (en) * 1999-07-29 2002-09-24 Sony Corporation System and method for effectively performing physical direct memory access operations
GB2356100B (en) * 1999-11-05 2004-02-25 Sony Uk Ltd Data format and data transfer
KR100667738B1 (ko) * 2000-03-29 2007-01-11 삼성전자주식회사 무선 패킷 송수신 장치 및 그 방법
JP3400772B2 (ja) * 2000-04-25 2003-04-28 松下電器産業株式会社 パケット送受信処理装置
JP2001313646A (ja) * 2000-04-27 2001-11-09 Sony Corp 電子機器およびその物理層回路のステート制御方法
US8090521B2 (en) 2009-12-07 2012-01-03 General Electric Company Method and kit for engine emission control
WO2016103777A1 (ja) * 2014-12-22 2016-06-30 花王株式会社 固形状発泡性浴用剤
CN117951049A (zh) * 2024-03-27 2024-04-30 沐曦集成电路(上海)有限公司 一种标签的处理方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4493021A (en) * 1981-04-03 1985-01-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Multicomputer communication system
US5043722A (en) * 1989-01-30 1991-08-27 Honeywell Inc. Detector for colliding signals in asynchronous communication
EP0685950A3 (de) * 1994-06-03 1997-01-29 Philips Patentverwaltung Lokales, nach dem asynchronen Transfermodus (ATM) arbeitendes Netzwerk.
JP3458469B2 (ja) * 1994-07-15 2003-10-20 ソニー株式会社 信号受信装置及び通信方法
US5513134A (en) * 1995-02-21 1996-04-30 Gte Laboratories Incorporated ATM shared memory switch with content addressing
JP3301682B2 (ja) * 1995-08-11 2002-07-15 松下電器産業株式会社 パケット出力装置
US5933430A (en) * 1995-08-12 1999-08-03 Sony Corporation Data communication method
JP3572768B2 (ja) * 1995-08-12 2004-10-06 ソニー株式会社 データ通信方法
US5737567A (en) * 1995-10-23 1998-04-07 Unisys Corporation Fast write initialization system for microcode RAM via data path array using pre-loaded flash memory an programmable control logic array
US5899578A (en) * 1995-12-25 1999-05-04 Sony Corporation Digital signal processor, processing method, digital signal recording/playback device and digital signal playback method
JP3305183B2 (ja) * 1996-01-12 2002-07-22 株式会社東芝 ディジタル放送受信端末装置
JP4181645B2 (ja) * 1996-02-29 2008-11-19 富士通株式会社 データ処理装置

Also Published As

Publication number Publication date
NL1009451A1 (nl) 1998-12-22
NL1009451C2 (nl) 2004-01-06
US6580711B1 (en) 2003-06-17
KR100511695B1 (ko) 2005-12-01
JPH1117764A (ja) 1999-01-22
FR2766938A1 (fr) 1999-02-05
FR2766938B1 (fr) 2004-09-03
JP3785747B2 (ja) 2006-06-14
KR19990007118A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
TW390078B (en) Serial interface circuit and signal processing method of the same
TW309683B (zh)
US6266727B1 (en) Isochronous data pipe for managing and manipulating a high-speed stream of isochronous data flowing between an application and a bus structure
US5081622A (en) Method and apparatus for distributed queue multiple access in a communication system
TW501019B (en) Fast 16 bit, split transaction I/O bus
US6570945B1 (en) Reception interface unit in transmission system
JPS59501436A (ja) 多重化されたフア−スト・イン・フア−スト・アウト・キユ−
TWI233554B (en) System and method for communication between a host and a device, a device for communication with a host, and a recording medium for storing a set of instructions
TWI220828B (en) Method for the serial transfer of data between two electronic bus stations and bus station for use in said method
US6363428B1 (en) Apparatus for and method of separating header information from data in an IEEE 1394-1995 serial bus network
TW498209B (en) Data transfer control apparatus and electronic machine
TW501352B (en) Method for the transmission of an asynchronous data stream via a synchronous data bus, and circuit arrangement for carrying out the method
TW502517B (en) Transmitting method, transmitting system and transmitter
JP4033915B2 (ja) データストリーム制御方法及び装置
JP4101361B2 (ja) 音声データ送受信装置および音声データ送受信システム
WO2000025216A1 (fr) Controleur de transfert de donnees et dispositif electronique
JPH10285241A (ja) 信号処理回路
TW536883B (en) Communication control method, communication system and communication device
TW533716B (en) Transission method, electronic machine and providing medium
JP4078740B2 (ja) 信号処理回路
TW479171B (en) System and method for fast data transfers in an electronic network
JPH1117710A (ja) シリアルインタフェース回路
Canosa Fundamentals of firewire
JP4481329B2 (ja) 音声データ送受信装置
KR100636107B1 (ko) 실시간 데이터 처리 장치 및 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees