KR100493989B1 - 레지스트처리시스템및레지스트처리방법 - Google Patents

레지스트처리시스템및레지스트처리방법 Download PDF

Info

Publication number
KR100493989B1
KR100493989B1 KR1019970045939A KR19970045939A KR100493989B1 KR 100493989 B1 KR100493989 B1 KR 100493989B1 KR 1019970045939 A KR1019970045939 A KR 1019970045939A KR 19970045939 A KR19970045939 A KR 19970045939A KR 100493989 B1 KR100493989 B1 KR 100493989B1
Authority
KR
South Korea
Prior art keywords
processing
substrate
liquid
cooling
treatment apparatus
Prior art date
Application number
KR1019970045939A
Other languages
English (en)
Other versions
KR19980024375A (ko
Inventor
아키모토마사미
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR19980024375A publication Critical patent/KR19980024375A/ko
Application granted granted Critical
Publication of KR100493989B1 publication Critical patent/KR100493989B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67754—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/137—Associated with semiconductor wafer handling including means for charging or discharging wafer cassette
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/141—Associated with semiconductor wafer handling includes means for gripping wafer

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야
레지스트 처리시스템 및 레지스트 처리방법
2. 발명이 해결하려고 하는 기술적 과제
장치의 점유 스페이스가 적고 높은 수율로 파티클발생량이 적은, 레지스트 처리시스템을 제공함
3. 발명의 해결방법의 요지
레지스트 처리시스템은 상하 다단으로 쌓아 올린 복수의 콤파트먼트(31∼36, 41∼46, 51∼56)를 각각이 가지는 복수의 처리유니트(30,40,50)와, 이 처리유니트의 하부에 위치하는 콤파트먼트 내에 설치되고, 기판 W를 회전시키면서 처리액을 기판에 뿌리는 액처리장치(31,41,51)와, 상기 처리유니트의 상부에 위치하는 콤파트먼트 내에 설치되고, 기판 W를 가열하는 가열처리장치(34,35,36,44,45,46,54,55,
56)와, 이 가열처리장치의 콤파트먼트와 상기 액처리장치의 콤파트먼트와의 사이에 위치하는 중간의 콤파트먼트 내에 설치되고, 기판 W를 냉각시키는 냉각처리장치(32,33,42,43,52,53)와, 상기 처리유니트마다에 각각 설치되고, 그 처리유니트에 속하는 각 콤파트먼트를 향해서 전진후퇴가 자유로우며, 또한 Z축방향으로 승강이 자유롭고, 또한, Z축둘레로 θ 회전이 자유로우며, 각 콤파트먼트에 대하여 기판 W를 출입시키기 위한 복수의 홀더(37a,37b,37c,47a,47b,47c,57a,57b,57c)를 가지는 주아암기구(37,47,57)를 구비한다.
4. 발명의 중요한 용도
반도체웨이퍼와 같은 기판을 레지스트처리하기 위한, 레지스트 처리시스템에 사용됨.

Description

레지스트 처리시스템 및 레지스트 처리방법{RESIST PROCESSING SYSTEM AND RESIST PROCESSING METHOD}
본 발명은, 반도체웨이퍼와 같은 기판을 레지스트처리하기 위한, 레지스트 처리시스템에 관한 것이다.
반도체디바이스제조의 포토리소그래피 프로세스에서는, 반도체웨이퍼를 표면세정하고, 여기에 레지스트를 도포하며, 도포레지스트를 패턴 노광하고, 또한 현상처리한다. 이와 같은 일련의 처리에는, 제 1 도에 도시하는 레지스트 처리시스템(101)이 사용되고 있다. 종래의 레지스트 처리시스템(101)은, 로드/언로드부 및 프로세스부를 갖추고 있다. 로그/언로드부에는, 카세트재치부(102) 및 서브아암기구(104)가 설치되어 있다. 서브아암기구(104)에 의하여 로드/언로드부의 카세트C로부터 웨이퍼 W를 꺼내고, 주아암기구(103,105)에 의하여 프로세스부내의 각 처리장치에, 웨이퍼 W가 반송되도록 되어 있다.
프로세스부에는, 브러시세정장치(111), 고압제트수 세정장치(112), 어드히젼 처리장치(113), 냉각장치(114), 레지스트 도포장치(115), 베이킹장치(116), 현상처리장치(117)가 가로로 나란히 배치되고 있다. 이들 처리장치에는, 웨이퍼 W에 처리액을 뿌려서 처리하는 액처리계의 장치(111,112,115,117)와, 웨이퍼 W를 가열하거나 냉각시키는 열처리계의 장치(113,114,116)가 있다.
그런데, 종래의 레지스트 처리시스템(101)에서는 다수의 처리장치를 가로로 배치하고 있으므로, 시스템(101)이 크린룸내에서 점하는 스페이스가 상당히 넓어진다. 이에 따라서 크린룸의 총바닥 면적이 커져서 에어컨디셔너의 부하가 과대하게 되므로, 레지스트 처리시스템 그자체의 바닥면적 저감화가 요망되고 있다.
또, 종래의 시스템에서는 액처리에 대한 열적영향을 적게 하기 위하여, 액처리계장치(111,112,115,117)를, 열처리계장치(113,114,116)로부터 떨어진 곳에 배치하고 있다. 이 때문에, 웨이퍼 반송시에 있어서의 주아암기구(103,105)의 이동거리가 길며, 이에 따라 웨이퍼 W를 반송하기 위하여 요하는 기간이 길어진다.
또, 주아암기구(103,105)는, X축, Y축, Z축의 각 방향으로의 이동동작 및 Z축 둘레의 θ 회전동작을 빈번하게 행함으로, 레지스트 처리시스템내에서는 무시할 수 없는 양의 파티클을 발생시킨다. 이와 같이 주아암기구(103,105)는, 레지스트 처리시스템 내에서는 주요한 파티클 발생원이 되므로, 파티클발생량을 억제하기 위한 방책이, 수요가로부터 요망되고 있다.
본 발명의 목적은, 장치의 점유 스페이스가 적고 높은 수율로 파티클발생량이 적은, 레지스트 처리시스템을 제공하는데 있다.
본 발명의 레지스트 처리시스템은, 상하 다단으로 쌓은 복수의 콤파트먼트를 각각 가지는 복수의 처리유니트와, 이 처리유니트의 하부에 위치하는 콤파트먼트내에 설치되고, 기판을 회전시키면서 처리액을 기판에 뿌리는 액처리장치와, 상기 처리유니트의 상부에 위치하는 콤파트먼트내에 설치되고, 기판을 가열하는 가열처리장치와, 이 가열처리장치의 콤파트먼트와 상기 액처리장치의 콤파트먼트와의 사이에 위치하는 중간의 콤파트먼트내에 설치되며, 기판을 냉각시키는 냉각처리장치와, 상기 처리유니트마다에 각각 설치되고, 그 처리유니트에 속하는 각 콤파트먼트를 향하여 전진후퇴이동이 자유로우며, 또한 Z축방향으로 이동이 자유롭고, 또한, Z축둘레로 θ 회전 이동이 자유로우며, 각 콤파트먼트에 대하여 기판을 출입시키기 위한 복수의 홀더를 가지는 주아암기구를 구비하는 것을 특징으로 한다.
이와 같이, 열처리계장치(베이킹장치, 어드히젼처리장치 및 냉각처리장치)를, 액처리장치(레지스트 도포장치, 현상처리장치 및 세정처리장치)위에 겹쳐 올림으로서, 주아암기구의 이동거리가 짧아진다. 이 때문에, 기판 반송시에 있어서의 주아암기구의 이동시간이 단축화된다. 또, 주아암기구는 3축구동되므로, 종래의 4축구동아암보다도, 주아암기구로부터의 파티클발생량이 감소된다. 또, 냉각처리장치를, 액처리장치와 가열처리장치와의 사이에 설치하였으므로, 가열처리장치로부터 액처리장치로의 열적영향이 거의 없다. 또한, 크린룸내에서의 레지스트 처리시스템의 점유바닥면적이 작아진다.
(실시예)
이하에, 첨부도면을 참조하면서, 본 발명의 여러가지 바람직한 실시형태에 관하여 설명한다. 본 실시형태에서는 반도체웨이퍼를 세정하고, 레지스트를 도포하며, 레지스트를 열처리하여 현상처리하는, 레지스트 처리시스템의 경우에 관하여 설명한다.
제 2 도와 같이, 레지스트 처리시스템(1)은, 로드/언로드부(2)와 프로세스부(3)와, 인터페이스부(4)를 갖추고 있다. 로드/언로드부(2)에는, 웨이퍼카세트 C가 로보트(도시생략)에 의하여 반입,반출되도록 되어 있다. 프로세스부(3)에는 3개의 레지스트 처리유니트(30,40,50)및 3개의 주반송아암기구(37,47,57)가 설치되어 있다. 인터페이스부(4)에는 웨이퍼 W에 도포된 레지스트를 노광처리하기 위한 노광장치(도시생략)가 인접하고 있다.
로드/언로드부(2)는, 카세트재치부(21) 및 제 1 서브아암기구(22)를 갖추고 있다. 카세트재치부(21)에는, 4개의 카세트C가 X축방향으로 나란히 재치되도록 되어 있다. 각 카세트C에는 복수개의 웨이퍼 W가 수납되어 있다. 제 1 서브아암기구(22)는 웨이퍼 W를 유지하기 위한 홀더를 갖추고, 통로(22a)에 따라 X축방향으로 주행할 수 있도록 되어 있다. 또, 제 1 서브아암기구(22)는, 웨이퍼 W를 프로세스부(3)에 대하여 위치맞춤하기 위한 어라인먼트기구(도시생략)를 갖추고 있다.
인터페이스부(4)에는, 제 2 의 서브아암기구(23) 및 재치대(24)가 설치되어 있다. 제 2 의 서브아암기구(23)는, 상기 제 1 의 서브아암기구(22)와 실질적으로 같은 것이며, 통로(23a)를 따라 X축방향으로 주행하여, 웨이퍼 W를 제 3 의 주아암기구(57)와의 사이에서 주고 받도록 되어 있다. 이 인터페이스부(4)를 통해서 노광처리장치(도시생략)에 웨이퍼 W가 반입 반출 되도록 되어 있다.
그리고, 이들 주아암기구(37,47,57) 및 서브아암기구(22,23)의 각 동작은, 제어기(20)에 의해서 각각 제어되도록 되어 있다.
제 3 도와 같이, 프로세스부(3)내에서는 3개의 처리유니트(30,40,50)가 순차로 나란히 있다. 각 처리유니트(30,40,50)는, 상하 다단으로 겹쳐 쌓아올려진 6개의 콤파트먼트를 각각 갖추고 있다. 이들 콤파트먼트내에는, 세정처리장치(31), 레지스트 도포장치(41), 현상처리장치(51), 베이킹장치(35,36,45,46,55,56), 냉각장치(32,33,42,43,44,52,53,54), 어드히젼처리장치(34)등, 각종의 처리장치가 각각 수납되어 있다.
제 1 의 처리유니트(30)에는, 아래로부터 순차로 세정처리장치(31), 냉각장치(32,33), 어드히젼처리장치(34), 베이킹장치(35,36)가 설치되어 있다. 각 콤파트먼트의 전면측에는 반입반출구(31a∼36a)가 형성되고, 각 반입반출구(31a∼36a)를 통하여 주아암기구(37)에 의거 웨이퍼 W가 각 콤파트먼트내로 반입반출되도록 되어 있다.
주아암기구(37)는, 웨이퍼 W를 직접 유지하기 위한 3개의 홀더(37a,37b,37c)를 갖추고 있다. 각 홀더(37a,37b,37c)는, 구동기구(도시생략)에 의하여 지지되고, 각각이 기초대(37d)를 따라서 슬라이드 이동하며, 각각이 개별적으로 XY면내에서 전진 또는 후퇴 되도록 되어 있다. 또, 기초대(37d)는, 수직축(38)을 통하여 승강기구(39)에 의해서 지지되고, Z축방향으로 이동가능하게 되어 있다. 또한, 주아암기구(37)의 홀더부는, θ 회전구동기구(도시생략)에 의해서 지지되고, 수직축(38) 둘레에 θ 회전가능 하도록 되어 있다.
제 4 도와 같이, 제 2 의 처리유니트(40)에는 아래로부터 순차로 레지스트 도포장치(41), 냉각장치(42,43,44), 베이킹장치(45,46)가 설치되어 있다. 각 콤파트먼트의 앞면측에는, 반입반출구(41a∼46a)가 형성되며, 각 반입반출구(41a∼46a)를 통하여 주아암기구(47)에 의해서 웨이퍼 W가 각 콤파트먼트내로 반입반출되도록 되어 있다. 제 2 의 주아암기구(47)는, 상기 제 1 의 주아암기구(37)와 실질적으로 같다.
제 1 및 제 2 의 주아암기구(37,47) 사이에는, 제 1 의 주고받음부(11)가 형성되어 있다. 이 제 1 의 주고받음부(11) 상면에는, 웨이퍼 W가 재치되는 재치부재(12)가 설치되고, 이 재치부재(12)로부터 3개의 지지핀(13)이 돌출하여, 웨이퍼 W를 지지하도록 되어 있다.
제 3 의 처리유니트(50)에는, 아래로부터 순차로 현상처리장치(51), 냉각장치(52,53,54)가 순서대로 겹쳐쌓여지고, 또한 베이킹장치(55,56)가 설치되어 있다. 각 콤파트먼트의 앞면측에는, 반입반출구(51a∼56a)가 형성되고, 각 반입반출구(51a∼56a)를 통하여 주아암기구(57)에 의하여 웨이퍼 W가 각 콤파트먼트 내로 반입반출되도록 되어 있다. 제 3 의 주아암기구(57)는, 상기 제 1 및 제 2 의 주아암기구(37,47)와 실질적으로 같다.
제 2 및 제 3 의 주아암기구(47,57) 사이에는, 제 2 의 주고받음부(14)가 설치되어 있다. 이 제 2 의 주고받음부(14)는, 상기 제 1 의 주고받음부(11)와 실질적으로 같은 부재(15,16)를 갖추고 있다.
다음에, 상기 레지스트 처리시스템(1)의 동작에 관하여 설명한다.
제 1 서브아암기구(22)는, 카세트 C로부터 웨이퍼 W를 꺼내어, 제 1 주아암기구(37)에 주고 받는다. 제 1 주아암기구(37)는 θ 회전하면서, 홀더부를 Z축 이동시키고 하부홀더(37c)를 전진시켜, 제 1 서브아암기구(22)로부터 웨이퍼 W를 받으로 간다. 그리고, 주아암기구(37)에서의 θ 회전과 Z축 이동은, 동시에 진행시키도록 함으로, 웨이퍼 반송시간이 단축된다.
제 1 의 주아암기구(37)는, 재차 회전하면서 Z축이동하고, 세정처리장치(31)의 콤파트먼트와 대면한다. 이어서, 하부아암(37c)을 전진시키고, 반입반출구(31a)를 통해서 세정처리장치(31)내로 웨이퍼 W를 반입한다. 세정처리장치(31)에서는, 웨이퍼 W를 세정처리한다. 세정처리후, 제 1 주아암기구(37)는, 웨이퍼 W를 세정처리장치(31)로부터 반출하여 Z축을 따라 상승하고, 베이킹장치(35)로 웨이퍼 W를 반입하여 베이킹한다.
베이킹후, 제 1 주아암기구(37)는, 베이킹장치(35)로부터 상부아암(37a) 또는 중간아암(37b)에 의하여 웨이퍼 W를 꺼내어, 이것을 냉각장치(34)로 반송하여 냉각시킨다. 냉각후, 제 1 주아암기구(37)는, 냉각장치(34)로부터 하부아암(37c)에 의하여 웨이퍼 W를 꺼내고, 이것을 주고받음부(11)로 반송하여, 재치부재(12)의 지지핀(13)위로 이재한다.
이어서, 제 2 의 주아암기구(47)가 주고받음부(11)로부터 웨이퍼 W를 집어들고, 이것을 제 2 처리유니트(40)의 레지스트 도포장치(41)로 반입한다. 레지스트 도포후, 제 2 주 아암기구(47)는, 레지스트 도포장치(41)로부터 웨이퍼 W를 집어서, 이것을 베이킹장치(46)로 반송하여, 도포레지스트를 베이킹한다.
베이킹후, 제 2 의 주아암기구(47)는, 베이킹장치(46)로부터 웨이퍼 W를 꺼내고, 이것을 냉각장치(44)로 반송하여 냉각시킨다. 냉각후, 제 2의 주아암기구(47)는, 냉각장치(44)로 부터 하부아암(47c)으로 웨이퍼 W를 꺼내서, 이것을 제 2 의 주고받음부(14)로 반송하고, 재치부재(15)의 지지핀(16)위에 재치한다.
이어서, 제 3 의 주아암기구(57)가 제 2 주고받음부(14)로부터 웨이퍼 W를 집어서, 이것을 제 2 의 서브아암(23)에 주고받는다. 제 2 의 서브아암(23)은, 웨이퍼 W를 인터페이스부(4)의 재치대(24)상에 재치한다. 또한, 도시하지 않은 반송기구가 인터페이스부(4)의 재치대(24)로부터 웨이퍼를 집어 들어서, 이것을 노광장치(도시생략)로 반입하여, 노광처리한다. 노광처리후, 반송기구(도시생략)가 웨이퍼 W를 다시 인터페이스부(4)의 재치대에 재치한다. 제 2 서브아암(23)은, 인터페이스부(4)의 재치대로부터 웨이퍼 W를 집어서, 이것을 제 3 의 주아암기구(57)에 주고 받는다.
제 3 의 주아암기구(57)는, 웨이퍼 W를 제 3 처리유니트(50)의 현상처리장치(51)로 반송한다. 현상처리장치(51)에서는, 웨이퍼 W를 회전시키면서 현상액을 도포레지스트에 뿌려서 현상한다.
현상처리후, 제 3 의 주아암기구(57)는, 웨이퍼 W를 베이킹장치(56)로 반송하고, 이것을 베이킹한다. 베이킹후, 제 3 의 주아암기구(57)는, 웨이퍼 W를 냉각장치(54)로 반송하고, 이것을 냉각시킨다. 냉각후, 제 3 의 주아암기구(57)는, 웨이퍼 W를 제 2 의 주고받음부(14)로 반송하고, 이것을 재치부재(15)의 지지핀(16)상으로 옮겨싣는다.
이어서, 제 2 의 주아암기구(47)는, 웨이퍼 W를 제 2 의 주고받음부(14)로부터 제 1 의 주고받음부(11)로 반송하고, 이것을 재치부재(12)의 지지핀(13)상으로 옮겨싣는다. 또한, 제 1 의 주아암기구(37)는, 제 1 의 주고받음부(11)로부터 웨이퍼 W를 집어서, 이것을 제 1 서브아암기구(22)로 주고받는다. 그리고, 제 1 서브아암기구(22)는, 이 웨이퍼 W를 카세트 C내에 수납한다.
이상과 같은 일련의 레지스트처리는 동시 병행적으로 행하여지며, 복수의 웨이퍼 W가 항상 동시에 이 시스템(1)속에서 병행처리된다.
상기 실시형태의 처리시스템(1)에 의하면, 액처리계장치(31,41,51)에서의 액계의 처리가 종료된 직후에, 웨이퍼 W를 열처리계장치(32∼36, 42∼46, 52∼56)로 극히 단시간에 반송할 수가 있다. 이 때문에, 수율이 대폭적으로 향상한다. 또, 웨이퍼 W의 반송거리가 매우 짧으므로, 웨이퍼 반송중에 도포레지스트가, 주위의 환경으로부터 받는 영향이 적어지고, 안정된 레지스트처리가 달성된다. 또한, 주아암기구(37,47,57)는 Y축 구동기구를 가지지 않는 축구동이므로, 주아암기구(37,47,57)로부터 발생하는 파티클량은 대폭적으로 절감된다.
또, 액처리계장치(31,41,51)를 열처리계장치(32∼36, 42∼46, 52∼56)하방에 위치시켜 놓았으므로, 열처리계장치 (32∼36, 42∼46, 52∼56)로 부터의 열영향이 액처리계장치(31,41,51)에 거의 미치지 않는다. 이 때문에, 더욱 균일되고 또한 안정된 막두께의 레지스트막을 도포형성할 수가 있다. 더욱이, 열처리계장치 32∼36, 42∼46, 52∼56에 있어서는, 냉각장치(32,33,42,43,44,52,53,54)를 베이킹장치(35,36,45,46,55, 56)나 어드히젼장치(34)보다도 하측에 배치함으로써, 액처리계장치(31, 41,51)에 대한 열에너지의 이동을 차단하고 있다. 즉, 냉각장치(32)등에 의하여 액처리계장치(31)등을 베이킹장치(35) 따위로부터 단열시키고 있으므로, 온도에 민감한 레지스트처리를 적절하게 실시할 수가 있다.
또, 각 주아암기구(37,47,57)사이에는 기판을 받아넘기기 위한 주고받음부(11,14)를 설치하고 있으므로, 각 처리유니트(30,40,50)마다 웨이퍼 W를 다음 처리를 위하여 처리유니트로 반송하는 것이 원활하게 이루어지며, 웨이퍼 W에 대한 일련의 처리를 효과적으로 실시할 수 있다. 또, 이 주고받음부(11,14)는, 웨이퍼 W를 일시대기시켜두는 장소로서도 기능한다. 이때문에, 각 처리유니트(30,40,50) 및 주아암기구(37,47,57)의 효율적인 운용이 도모될 수 있으며, 전체적으로는 더욱 슬루풋이 향상된다.
그리고, 상기 처리시스템에서는, 각 처리유니트마다 하나의 액처리계 장치만을 갖추는 것으로 하였으나, 물론 각 처리유니트마다 상하 다단으로 겹쳐 쌓아올린 2개 또는 3개의 액처리계 장치를 갖추도록 하여도 좋다. 이 경우에, 처리 종류에 따라서 소요시간이 각각 다르므로, 각종의 액처리계 장치를 그에 알맞는 수의 밸런스를 고려하는 것이 중요하다. 그에 의하여 각 처리장치의 높은 가동률을 확보할 수 있고, 보다 높은 수율을 얻을 수 있다.
다음에, 제 5 도 및 제 6 도를 참조하면서, 제 2 실시형태의 레지스트 처리시스템(61)에 관하여 설명한다. 그리고, 이 제 2 실시형태에서 사기 제 1 실시형태와 중복되는 부분은 설명을 생략한다.
본 제 2 실시형태의 레지스트 처리시스템(61)은, 2개의 처리유니트 그룹을 갖추고 있다. 즉, 제 1 그룹의 처리유니트(30,45,50)에 대하여, 제 2 그룹의 처리유니트(70,80,90)가 각각 마주 보고 배치되어 있다. 제 2 그룹의 처리유니트(70,80,90)는, 제 1 그룹의 처리유니트(30,40,50)와 실질적으로 같은 구성이다.
제 1 및 제 2 의 처리유니트 그룹 사이에는 주아암기구(37A,47A,57A)가 각각 설치되어 있다. 이들 주아암기구(37A,47A,57A)는, 위에 설명한 주아암기구(37,47,57)와 거의 같은 구성이다. 단, 주아암기구(37A,47A, 57A)는 또한 상아암(37a,47a,57a)과 중간아암(37b,47b,57b)과의 사이에 단열판(37I,47I,57I)을 각각 갖추고 있다.
제 6 도를 참조하면서 제 2 의 주아암기구(47A)를 예로들어 설명한다. 단열판(47I)에 의하여 상부아암(47a)은 중간아암(47b)으로부터 단열되고 있다. 이 상부아암(47a)은, 액처리계장치(41,81)에 웨이퍼 W를 출입시키기 위한 전용의 아암이다. 한편, 중간아암(47b) 및 하부아암(47c)은 열처리계 장치(42∼46, 82∼86)에 웨이퍼 W를 출입시키기 위한 전용 아암이다. 통상적인 경우에는, 중간아암(47b)를 베이킹장치(45,46,85,86)에 사용하며, 하부아암(47c)을 냉각장치(42,43,44,82,83,84)에 사용한다.
또, 이 레지스트 처리시스템(61)에 있어서는, 로드/언로드부(65), 인터페이스부(66)의 크기가 확장되어 있다. 따라서, 이 처리시스템(61)에 의하면, 위에 설명한 처리시스템(1)보다도 보다 많은 웨이퍼 W를 단위시간에 처리할 수 있도록 되어 있다.
다음에, 제 7 도 및 제 8 도를 참조하면서 제 3 실시형태의 레지스트 처리시스템(1A)에 관하여 설명한다. 그리고, 본 제 3 실시형태에 있어서는, 상기 제 1 및 제 2 의 실시형태와 중복되는 부분의 설명은 생략한다.
본 제 3 실시형태의 레지스트 처리시스템(1A)은, 각 처리유니트 30A,40A,50A 마다 주아암기구(37,47,57)외에, 또 서브아암기구(99)를 각각 갖추고 있다. 이와 같은 서브암기구(99)는, 미국특허번호 5,620,560 호 공보에 개시되어 있는 웨이퍼 반송용 아암기구와 실질적으로 같은 것이다. 즉, 서브아암기구(99)는, 2개의 홀더(99a,99b)와 홀더전진후퇴 구동기구(도시생략) 및 승강기구(도시생략)를 갖추고 있다. 제 8 도와 같이 서브아암기구(99)는, 2개의 홀더(99a,99b)를 사용하여 열처리계장치(42A∼46A)에 대하여서만 웨이퍼 W를 반입 반출하도록 되어 있다.
각 처리장치의 콤파트먼트는, 앞면측에 반입출구(42a∼46a, 52a∼56a, 62a∼66a)를 배면측에 별도의 반입반출구(42b∼46b, 52b∼56b, 62b∼66b)를 각각 갖추고 있다.
예로서, 처리유니트(40A)에서는, 레지스트 도포장치(41) 상에 적층시키는 냉각장치(42A,43A,44A) 및 베이킹장치(45A,46A)는, 그 앞면측(주아암기구 47A측)에 웨이퍼의 반입 반출구(42a,43a,44a,45a,46a)를 형성할 뿐만 아니라, 그 배면측에도 웨이퍼의 반입 반출구(42b,43b,44b,45b,46b)를 갖추고 있다.
그런데, 일반적으로 레지스트 도포장치(41)와 같은 회전액 처리계장치쪽이 냉각장치나 가열처리장치보다도 사이즈가 크다. 이 점에 착안하여 제 3 의 실시형태에 관한 처리시스템(1A)에 있어서는, 레지스트 도포장치(41)의 반입반출구(41a)와, 냉각장치(42A,43A,44A) 및 베이킹장치(45A,46A)의 각 반입반출구(42a,43a,44a,45a,46a)를 앞면측에서 가지런히 하고, 냉각장치(42A,43A,44A) 및 베이킹장치(45A,46A)를 앞면측으로 위치시키며, 이에 따라 레지스트 도포장치(41) 상방 배면측의 빈 스페이스에 서브아암기구(99)를 설치하고 있다. 이와 같이 함으로써 스페이스를 유효하게 이용할 수가 있다.
제 8 도와 같이, 서브아암기구(99)는, 처리유니트 40A(30A,50A)의 배면측에 설치되며, 중단보다 상방에 있는 콤파트먼트에 웨이퍼 W를 출입시키기 위한 전용의 2개의 홀더(99a,99b)를 갖추고 있다. 서브아암기구(99)는 Z축방향으로 이동하며, 또한 2개의 홀더(99a,99b)를 교대로 또는 동시에 전진후퇴시키도록 되어 있다. 서브아암기구(99)는, 상단의 베이킹장치(46A)로부터 하단의 냉각장치(42A)까지의 사이를 승강할 수 있도록 되어 있다.
이와 같은 서브아암기구(99)를 설치함으로써, 예컨대, 베이킹장치(45A,46A)에서의 가열처리가 종료된 웨이퍼 W는, 이 서브아암기구(99)에 의해서 다음 처리인 냉각처리를 행하는 냉각장치(42A,43A,44A)로 반송되게 된다. 따라서, 주아암기구(47A)의 부담은 경감되고, 그 부분만큼 주아암기구(47A)는 다른 반송 프로세스에 종사할 수 있으므로, 수율이 향상된다. 더우기 이에 따라서, 주아암기구(47A)의 동작은 보다 더 단순화되고, 파티클의 발생이 보다 더 억제된다. 한편, 서브아암기구(99)의 이동장체는 θ 회전구동이 불필요하므로, 그 동작은 더욱 단순화 되어 있으며, 파티클 발생은 매우 적게 되어 있다. 따라서, 전체적으로 보면, 더 한층 파티클의 발생이 적은 시스템 구조로 되어 있다.
다른 처리유니트(30A,50A)에 대하여서도, 그 배면측에 상기 서브반송아암(49)과 같은 서브반송아암(99,99)이 각각 설치되어 있으므로, 다른 처리유니트(30A,50A)에 대응하고 있는 주아암기구(37,57)에 대하여도 마찬가지로 효율이 좋은 운용이 가능하게 되어 있으며, 전체적으로 보면 매우 수율이 양호한 시스템으로 되어 있다.
그리고, 이와 같은 서브반송아암(99)은, 제 5 도에 도시한 처리시스템(61)에 대하여서도 적용이 가능함은 물론이다. 또, 각 서브반송아암(99)은 홀더를 1개만 갖추어도 좋다.
또, 본 발명의 처리대상은, 반도체 웨이퍼에만 한하지 않고, LCD용 유리기판 등, 다른 기판을 처리대상으로 할 수도 있다.
본 발명에 의하면, 레지스트 처리중 열처리 공정의 스루풋이 종전보다도 향상하고, 또 파티클의 발생량이 종래보다도 저감된다. 또, 액계의 처리장치와 열계의 처리장치를 요하는 처리시스템의 구축이 용이하며, 그 경우, 액처리장치에 대한 가열처리장치로부터의 열적 영향이 방지되어 있으므로, 소기의 액계처리를 안정하고도 적절하게 실시할 수가 있다.
또한, 각종 액처리계의 처리장치를 다수 채용할 수가 있다. 또한 로드/언로드부에 있는 기판을 반송하고, 이 기판에 대하여 일련의 액처리, 열계처리를 연속해서 효과적으로 이를 실시하여, 처리 종료 후에 이 처리가 완료된 기판을, 재차 로드/언로드부로 보낼 수가 있다.
또한, 처리유니트마다, 소정의 종료된 기판을 다음과 같은 처리를 행하는 처리유니트로 반송하는 것이 원활하여지며, 일련의 처리를 효과적으로 실시 가능하다. 더욱이 주고받음부는 기판의 일시 대기장소로서도 활용 가능하다.
또, 주아암기구의 부담을 경감시킬 수가 있고, 또한 스루풋을 향상시킬 수가 있다.
그런데, 레지스트액은 온도의 영향을 받기 쉬워, 즉시 막 두께가 좌우되어 버린다. 따라서, 열계의 처리장치를 끝에 두고 레지스트 도포장치 등의 액처리계 유니트 위에 적층하는 것 만으로는, 소망의 막 두께를 얻는 것이 곤란하다.
본 발명에 의하면, 가열처리장치를 상단에, 냉각처리장치를 중단에, 액처리장치를 하단에 설치하였으므로, 액처리장치에 대한 가열처리장치로부터의 열적 영향을, 냉각처리장치에 의하여 차단할 수가 있다.
일련의 액처리, 열처리계를 연속하여 효과적으로 이에 실시하고, 처리 종료 후에 이 처리완료된 기판을 다시 로드/언로드부로 복귀시킬 수가 있다.
또한, 가열처리장치 내의 기판을, 냉각처리장치 내로 반송한다는 단순한 반송을 서브아암기구에 맡기므로써 주아암기구의 부담을 경감시킬 수가 있으며, 또한 스루풋을 향상시킬 수가 있다.
또, 전용의 서브아암기구로 함으로써 기판에 대한 처리액의 부착 등에 의한 기판의 오염를 종래보다 저감시킬 수가 있다.
제 1 도는 종래의 레지스트 처리시스템을 도시하는 외관사시도,
제 2 도는 본 발명의 제 1 실시형태에 관한 레지스트 처리시스템의 개요를 도시하는 평면도,
제 3 도는 제 1 실시형태의 레지스트 처리시스템의 프로세스부를 도시하는 사시도,
제 4 도는 제 1 실시형태의 레지스트 처리시스템의 측면도,
제 5 도는 본 발명의 제 2 실시형태에 관한 레지스트 처리시스템의 개요를 도시하는 평면도,
제 6 도는 제 2 실시형태의 레지스트 처리시스템의 측면도,
제 7 도는 본 발명의 제 3 실시형태에 관한 레지스트 처리시스템의 개요를 도시하는 평면도,
제 8 도는 제 3 실시형태의 레지스트 처리시스템의 측면도.
<도면의 주요부분에 대한 부호의 설명>
1 : 레지스트 처리시스템 2,65 : 로드/언로드부
3 : 프로세스부 4,66 : 인터페이스부
11,14 : 주고받음부 12,15 : 재치부재
13,16 : 지지핀 20 : 제어기
21 : 카세트재치부 22,23,99 : 서브아암기구
22a,23a : 통로 24 : 재치대
31 : 세정처리장치 31a∼36a,51a∼56a : 반입반출구
30,40,50 : 레지스트 처리유니트
32,33,42,43,44,52,53,54 : 냉각장치
34 : 어드히젼처리장치
35,36,45,46,55,56: 베이킹장치
37,47,57 : 주반송아암기구
37a,37b,37c,47a,47b,47c,57a,57b,57c,99a,99b : 홀더
37d : 기초대 38 : 수직축
39 : 승강기구 41 : 레지스트 도포장치
41a∼46a : 반입반출구 51 : 현상처리장치
61 : 처리시스템 70,80,90 : 처리유니트
82∼86 : 열처리장치 85∼86 : 베이킹장치
101 : 레지스트 처리시스템 102 : 카세트재치부
103,105 : 주아암기구 104 : 서브아암기구
111 : 브러시세정장치 112 : 고압제트수 세정장치
113 : 어드히젼처리장치 114 : 냉각장치
115 : 레지스트 도포장치 116 : 베이킹장치
117 : 현상처리장치

Claims (23)

  1. 상하 다단으로 쌓아 올린, 복수의 콤파트먼트를 각각 가지는 복수의 처리 유니트와;
    상기 처리유니트 중의 1개의 처리유니트의 하부에 위치하는 콤파트먼트 내에 설치되고, 기판을 회전시키면서 처리액을 기판에 뿌리는 액처리장치와;
    상기 1개의 처리유니트의 상부에 위치하는 콤파트먼트 내에 설치되고, 기판을 가열하는 가열처리장치와;
    상기 가열처리장치의 콤파트먼트와 상기 액처리장치의 콤파트먼트와의 사이에 위치하는 중간의 콤파트먼트 내에 설치되고, 상기 가열처리장치내에서 발생한 열이 액처리장치에 전달되는 것을 방지하기 위해 가열처리장치와 액처리장치를 열적으로 차단하면서, 기판을 냉각하는 냉각처리장치 및;
    상기 처리유니트마다 각각 설치되고, 그 처리유니트에 속하는 각 콤파트먼트를 향해서 전진후퇴이동이 자유롭고, 또한 Z축 방향으로 이동이 자유로우며, 또한, Z축 둘레로 θ 회전이동이 자유롭고, 각 콤파트먼트에 대하여 기판을 출입시키기 위한 복수의 홀더를 가지는 주아암기구,
    를 구비함을 특징으로 하는 레지스트 처리시스템.
  2. 제 1 항에 있어서, 상기 주아암기구의 상호간에 설치되고, 한쪽의 주아암기구로부터 다른 쪽의 주아암기구로 기판을 받아넘기기 위한 주고받음부를 더욱 구비하고 있는 레지스트 처리시스템.
  3. 제 1 항에 있어서, 각 처리유니트마다 설치되고, 그 처리유니트에 속하는 가열처리장치 및 냉각처리장치를 향하여 전진후퇴이동이 자유로우며, 또한 Z축방향으로 이동이 자유롭고, 그 처리유니트에 속하는 가열처리장치로부터 냉각처리장치까지 기판을 반송하기 위한 복수의 홀더를 가지는 서브아암기구를 더욱 구비하고 있는 레지스트 처리시스템.
  4. 제 3 항에 있어서, 상기 서브아암기구는, 가열처리장치 및 냉각처리장치 각각에 대하여, 주아암기구와는 반입·반출방향과는 반대방향으로부터, 기판을 반입· 반출하도록 되어 있는 레지스트 처리시스템.
  5. 제 3 항에 있어서, 가열처리장치의 콤파트먼트는 2개의 기판출입용 개구를 구비하고,
    냉각처리장치의 콤파트먼트는 2개의 기판 출입용의 개구를 구비하고 있는 레지스트 처리시스템.
  6. 제 1 항에 있어서, 복수의 처리유니트는 직렬로 정렬하고 있는 레지스트 처리시스템.
  7. 기판을 레지스트 처리하기 위한 프로세스부 및;
    상기 프로세스부로 기판을 로드 및 언로드하기 위한 로드/언로드부, 를 구비하고,
    상기 프로세스부는:
    상하 다단으로 쌓아 올린 복수의 콤파트먼트를 각각 가지는 복수의 처리유니트와;
    상기 처리유니트 중의 1개의 처리유니트의 하부에 위치하는 콤파트먼트 내에 설치되고, 기판을 회전시키면서 처리액을 기판에 뿌리는 액처리장치와;
    상기 1개의 처리유니트의 상부에 위치하는 콤파트먼트 내에 설치되고, 기판을 가열하는 가열처리장치와;
    상기 가열처리장치의 콤파트먼트와 상기 액처리장치의 콤파트먼트와의 사이에 위치하는 중간 콤파트먼트 내에 설치되고, 상기 가열처리장치내에서 발생한 열이 액처리장치에 전달되는 것을 방지하기 위해 가열처리장치와 액처리장치를 열적으로 차단한 채로, 기판을 냉각하는 냉각처리장치 및;
    상기 처리유니트마다 각각 설치되고, 그 처리유니트에 속하는 각 콤파트먼트를 향하여 전진후퇴가 자유로우며, 또한 Z축방향으로 승강이 자유롭고, 또한, Z축둘레로 θ 회전이 자유로우며, 각 콤파트먼트에 대하여 기판을 출입시키기 위한 복수의 홀더를 가지는 주아암기구, 를 구비하며,
    상기 주아암기구중 적어도 하나는, 상기 로드/언로드부와 상기 처리유니트와의 사이에 기판을 반송하도록 되어 있는 레지스트 처리시스템.
  8. 제 7 항에 있어서, 상기 주아암기구의 상호간에 설치되고, 한쪽의 주아암기구로부터 다른 쪽의 주아암기구로 기판을 받아넘기기 위한 주고받음부를 더욱 구비하고 있는 레지스트 처리시스템.
  9. 제 7 항에 있어서, 각 처리유니트마다 설치되고, 그 처리유니트에 속하는 가열처리장치 및 냉각처리장치를 향하여 전진후퇴이동이 자유로우며, 또한, Z축방향으로 이동이 자유롭고, 그 처리유니트에 속하는 가열처리장치로부터 냉각처리장치까지 기판을 반송하기 위한 복수의 홀더를 가지는 서브아암기구를 더욱 구비하는 레지스트 처리시스템.
  10. 제 9 항에 있어서, 상기 서브아암기구는, 가열처리장치 및 냉각처리장치 각각에 대하여, 주아암기구의 반입·반출방향과는 반대방향으로부터, 기판을 반입·반출시키도록 되어 있는 레지스트 처리시스템.
  11. 제 9 항에 있어서, 가열처리장치의 콤파트먼트는 2개의 기판 출입용 개구를 구비하고,
    냉각처리장치의 콤파트먼트는 2개의 기판출입용 개구를 구비하고 있는 레지스트 처리시스템.
  12. 제 7 항에 있어서, 복수의 처리유니트는 직렬로 정렬하고 있는 레지스트 처리시스템.
  13. 제 1 항에 있어서, 액처리장치, 가열처리장치 및 냉각처리장치가 상기 처리유니트의 각각에 설치된 레지스트 처리시스템.
  14. 제 7 항에 있어서, 액처리장치, 가열처리장치 및 냉각처리장치가 상기 처리유니트의 각각에 설치된 레지스트 처리시스템.
  15. 상하 다단으로 쌓아 올린 복수의 콤파트먼트를 각각 가지는 복수의 처리 유니트와;
    상기 처리유니트 중의 1개의 처리유니트 스택중의 제1의 콤파트먼트에 위치하는 콤파트먼트내에 설치된 액처리장치와;
    상기 1개의 처리유니트이 상기 스택중의 상기 제1의 콤파트먼트보다 상부에 위치하는 제2의 콤파트먼트내에 설치된 가열처리장치와;
    상기 1개의 처리유니트의 상기 스택중의 제1 및 제2의 콤파트먼트의 사이에 위치하는 제3의 콤파트먼트내에 설치된 냉각처리장치 및;
    상기 처리유니트의 각각에 설치되고, 각각의 스택에 대하여 콤파트먼트로부터 기판을 출입시키기 위한 복수의 홀더를 가지는 주아암기구,
    를 구비함을 특징으로 하는 레지스트 처리시스템.
  16. 제 15 항에 있어서, 상기 냉각처리장치는, 상기 가열처리장치내에서 발생한 열이 열처리장치에 전달되는 것을 방지하기 위해 가열처리장치와 액처리장치를 열적으로 차단하는 레지스트 처리시스템.
  17. 제 15 항에 있어서, 상기 홀더는, 상기 처리유니트의 각각의 스택에 속하는 각 콤파트먼트를 향해서 전진후퇴이동이 자유롭고, 또한 Z축 방향으로 이동이 자유로우며, 또한 Z축 둘레로 θ 회전이동이 자유로운 레지스트 처리시스템.
  18. 제 15 항에 있어서, 상기 1개의 처리유니트의 상기 스택은,
    상기 1개의 처리유니트의 상기 스택의 상방의 콤파트먼트에 설치된 복수의 가열처리장치와;
    상기 복수의 가열처리장치와, 상기 1개의 처리유니트의 상기 스택의 상기 액처리장치의 사이에 위치하는 콤파트먼트내에 설치된 복수의 냉각처리장치,
    를 구비하는 레지스트 처리시스템.
  19. 제 15 항에 있어서, 액처리장치, 가열처리장치 및 냉각처리장치가 상기 처리유니트의 각각에 설치되어 있는 레지스트 처리시스템.
  20. 회전하는 기판에 대하여 소정의 액을 공급하여 처리를 행하는 액처리장치와;
    상기 액처리장치의 상방에 설치되고, 상기 액처리장치에서 처리된 기판을 가열처리하는 가열처리장치와;
    상기 가열처리장치와 상기 액처리장치의 사이에 설치되고, 상기 액처리장치에서의 처리 전 및 상기 가열처리장치에서의 처리후의 기판을 소정온도로 설정하는 냉각처리장치 및;
    상기 냉각처리장치 및 상기 가열처리장치 및 상기 액처리장치의 상호간에서 상하이동하여, 상기 각 처리장치에 기판을 반입·반출하는 반송수단,
    으로 구성되는 유니트를 복수유니트 구비하고,
    상기 복수유니트 중 1개의 유니트의 가열처리장치 및 냉각처리장치는, 상하 다단으로 쌓아올려져 있는 것을 특징으로 하는 레지스트 처리시스템.
  21. 회전하는 기판에 대하여 소정의 액을 공급하여 처리를 행하는 액처리장치와;
    상기 액처리장치의 상방에 설치되고, 상기 액처리장치에서 처리된 기판을 가열처리하는 가열처리장치와;
    상기 가열처리장치와 상기 액처리장치의 사이에 설치되고, 상기 액처리장치에서의 처리 전 및 상기 가열처리장치에서의 처리후의 기판을 소정온도로 설정하는 냉각처리장치와;
    상기 냉각처리장치와 상기 가열처리장치 사이에서 기판을 반송하는 부반송기구 및;
    상기 냉각처리장치와 상기 액처리장치의 사이에서 상하이동하여, 상기 각 처리장치에 기판을 반입·반출하는 반송수단,
    으로 구성되는 유니트를 복수유니트 구비하고,
    상기 복수유니트 중 1개의 유니트의 가열처리장치 및 냉각처리장치는, 상하 다단으로 쌓아올려져 있는 것을 특징으로 하는 레지스트 처리시스템.
  22. 회전하는 기판에 대하여 소정의 액을 공급하여 처리를 행하는 액처리장치와;
    상기 액처리장치의 상방에 설치되고, 상기 액처리장치에서 처리된 기판을 가열처리하는 가열처리장치 및;
    상기 가열처리장치와 상기 액처리장치의 사이에 설치되고, 상기 액처리장치에서의 처리 전 및 상기 가열처리장치에서의 처리후의 기판을 소정의 온도로 설정하는 냉각처리장치
    로 구성되는 처리유니트를 구비하고,
    상기 처리유니트의 적어도 하나 이상의 처리유니트내의 각 처리장치에 대하여 상하이동하여, 상기 각 처리장치에 기판을 반입· 반출하는 반송수단,
    으로 구성되는 유니트를 복수유니트 구비하고,
    상기 복수유니트 중 1개의 유니트의 가열처리장치 및 냉각처리장치는, 상하 다단으로 쌓아올려져 있는 것을 특징으로 하는 레지스트 처리시스템.
  23. 제 20 항 내지 제 22 항 중의 어느 한 항에 있어서, 상기 복수유니트의 각 유니트 사이에는, 인접하는 유니트의 반송수단과의 사이에서 기판을 주고받기 위한 기판이 적재되는 기판적재부가 설치되어 있는 레지스트 처리시스템.
KR1019970045939A 1996-09-06 1997-09-05 레지스트처리시스템및레지스트처리방법 KR100493989B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25759696A JP3779393B2 (ja) 1996-09-06 1996-09-06 処理システム
JP96-257596 1996-09-06

Publications (2)

Publication Number Publication Date
KR19980024375A KR19980024375A (ko) 1998-07-06
KR100493989B1 true KR100493989B1 (ko) 2005-09-12

Family

ID=17308472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970045939A KR100493989B1 (ko) 1996-09-06 1997-09-05 레지스트처리시스템및레지스트처리방법

Country Status (5)

Country Link
US (1) US5972110A (ko)
JP (1) JP3779393B2 (ko)
KR (1) KR100493989B1 (ko)
SG (2) SG64441A1 (ko)
TW (1) TW410370B (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5902399A (en) * 1995-07-27 1999-05-11 Micron Technology, Inc. Method and apparatus for improved coating of a semiconductor wafer
US6099643A (en) * 1996-12-26 2000-08-08 Dainippon Screen Mfg. Co., Ltd. Apparatus for processing a substrate providing an efficient arrangement and atmospheric isolation of chemical treatment section
JP3340945B2 (ja) * 1997-08-06 2002-11-05 東京エレクトロン株式会社 塗布現像処理装置
JP2000040731A (ja) * 1998-07-24 2000-02-08 Tokyo Electron Ltd 処理装置
US6292250B1 (en) * 1998-08-10 2001-09-18 Tokyo Electron Limited Substrate process apparatus
JP3517121B2 (ja) * 1998-08-12 2004-04-05 東京エレクトロン株式会社 処理装置
KR100515740B1 (ko) * 1998-08-14 2005-09-20 동경 엘렉트론 주식회사 기판처리장치
US6281962B1 (en) * 1998-12-17 2001-08-28 Tokyo Electron Limited Processing apparatus for coating substrate with resist and developing exposed resist including inspection equipment for inspecting substrate and processing method thereof
US6616394B1 (en) * 1998-12-30 2003-09-09 Silicon Valley Group Apparatus for processing wafers
US7192494B2 (en) 1999-03-05 2007-03-20 Applied Materials, Inc. Method and apparatus for annealing copper films
TW513617B (en) * 1999-04-21 2002-12-11 Asml Corp Lithographic projection apparatus and method of manufacturing a device using a lithographic projection apparatus
US6293713B1 (en) * 1999-07-02 2001-09-25 Tokyo Electron Limited Substrate processing apparatus
DE50013953D1 (de) * 1999-07-12 2007-02-22 Ct Therm Thermal Solutions Gmb Handhabungssystem
KR100704749B1 (ko) * 1999-07-19 2007-04-09 동경 엘렉트론 주식회사 기판처리장치 및 기판처리방법
US6402400B1 (en) * 1999-10-06 2002-06-11 Tokyo Electron Limited Substrate processing apparatus
US20040079633A1 (en) * 2000-07-05 2004-04-29 Applied Materials, Inc. Apparatus for electro chemical deposition of copper metallization with the capability of in-situ thermal annealing
US6953392B2 (en) * 2001-01-05 2005-10-11 Asm Nutool, Inc. Integrated system for processing semiconductor wafers
US7172497B2 (en) * 2001-01-05 2007-02-06 Asm Nutool, Inc. Fabrication of semiconductor interconnect structures
TWI222154B (en) * 2001-02-27 2004-10-11 Asm Nutool Inc Integrated system for processing semiconductor wafers
US20040259348A1 (en) * 2001-02-27 2004-12-23 Basol Bulent M. Method of reducing post-CMP defectivity
US7204743B2 (en) * 2001-02-27 2007-04-17 Novellus Systems, Inc. Integrated circuit interconnect fabrication systems
US20020137346A1 (en) * 2001-03-12 2002-09-26 Applied Materials. Inc. Workpiece distribution and processing in a high throughput stacked frame
US20040089421A1 (en) * 2002-02-15 2004-05-13 Komandur Srinivasan M. Distributed control system for semiconductor manufacturing equipment
JP4342147B2 (ja) * 2002-05-01 2009-10-14 大日本スクリーン製造株式会社 基板処理装置
KR20050038134A (ko) * 2003-10-21 2005-04-27 삼성전자주식회사 기판 스토킹 시스템
ATE388787T1 (de) * 2004-07-15 2008-03-15 Hermle Berthold Maschf Ag Bearbeitungsmaschine mit werkstückwechsler
EP1621284A1 (de) * 2004-07-15 2006-02-01 Maschinenfabrik Berthold Hermle Aktiengesellschaft Werkstückwechsler für Bearbeitungsmaschinen
US7255747B2 (en) 2004-12-22 2007-08-14 Sokudo Co., Ltd. Coat/develop module with independent stations
US7819079B2 (en) 2004-12-22 2010-10-26 Applied Materials, Inc. Cartesian cluster tool configuration for lithography type processes
US7651306B2 (en) 2004-12-22 2010-01-26 Applied Materials, Inc. Cartesian robot cluster tool architecture
US7798764B2 (en) 2005-12-22 2010-09-21 Applied Materials, Inc. Substrate processing sequence in a cartesian robot cluster tool
JP4459831B2 (ja) * 2005-02-01 2010-04-28 東京エレクトロン株式会社 塗布、現像装置
JP4727500B2 (ja) * 2006-05-25 2011-07-20 東京エレクトロン株式会社 基板搬送装置、基板処理システムおよび基板搬送方法
US8099190B2 (en) * 2007-06-22 2012-01-17 Asm International N.V. Apparatus and method for transferring two or more wafers whereby the positions of the wafers can be measured
JP5006122B2 (ja) 2007-06-29 2012-08-22 株式会社Ｓｏｋｕｄｏ 基板処理装置
KR20100086490A (ko) * 2007-10-24 2010-07-30 오씨 외를리콘 발처스 악티엔게젤샤프트 작업편 제조방법 및 장치
JP5318403B2 (ja) 2007-11-30 2013-10-16 株式会社Ｓｏｋｕｄｏ 基板処理装置
JP5128918B2 (ja) 2007-11-30 2013-01-23 株式会社Ｓｏｋｕｄｏ 基板処理装置
JP5179170B2 (ja) 2007-12-28 2013-04-10 株式会社Ｓｏｋｕｄｏ 基板処理装置
JP5001828B2 (ja) 2007-12-28 2012-08-15 株式会社Ｓｏｋｕｄｏ 基板処理装置
DE102011010152A1 (de) * 2011-02-02 2012-08-02 Grob-Werke Gmbh & Co. Kg Zuführ- und Ladeeinheit
KR101311616B1 (ko) * 2011-08-12 2013-09-26 시바우라 메카트로닉스 가부시끼가이샤 처리 시스템 및 처리 방법
JP6122256B2 (ja) 2011-08-12 2017-04-26 芝浦メカトロニクス株式会社 処理システムおよび処理方法
JP6181358B2 (ja) * 2012-07-25 2017-08-16 東京エレクトロン株式会社 ベーク処理システム及び有機ｅｌ素子の有機機能膜の積層体の製造方法
JP6243784B2 (ja) * 2014-03-31 2017-12-06 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ 基板処理装置
JP6232164B2 (ja) * 2015-03-25 2017-11-15 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
CN104835767B (zh) 2015-05-20 2019-12-31 合肥鑫晟光电科技有限公司 湿法刻蚀机及采用该刻蚀机进行刻蚀的方法
US10724127B2 (en) 2017-01-31 2020-07-28 Universal Alloy Corporation Low density aluminum-copper-lithium alloy extrusions

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0485812A (ja) * 1990-07-26 1992-03-18 Tokyo Electron Ltd 処理装置
JPH05144692A (ja) * 1991-11-19 1993-06-11 Tokyo Electron Ltd 処理装置
EP0634699A1 (en) * 1993-07-16 1995-01-18 Semiconductor Systems, Inc. Clustered photolithography system
JPH088321A (ja) * 1994-06-17 1996-01-12 Dainippon Screen Mfg Co Ltd 基板処理装置
JPH08162405A (ja) * 1994-10-05 1996-06-21 Tokyo Electron Ltd 熱処理方法及び熱処理装置並びに処理装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2559617B2 (ja) * 1988-03-24 1996-12-04 キヤノン株式会社 基板処理装置
US5079854A (en) * 1989-12-27 1992-01-14 Xerox Corporation Method and apparatus for cleaning, coating and curing receptor substrates in an enclosed planetary array
US5297910A (en) * 1991-02-15 1994-03-29 Tokyo Electron Limited Transportation-transfer device for an object of treatment
US5620560A (en) * 1994-10-05 1997-04-15 Tokyo Electron Limited Method and apparatus for heat-treating substrate
US5779799A (en) * 1996-06-21 1998-07-14 Micron Technology, Inc. Substrate coating apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0485812A (ja) * 1990-07-26 1992-03-18 Tokyo Electron Ltd 処理装置
JPH05144692A (ja) * 1991-11-19 1993-06-11 Tokyo Electron Ltd 処理装置
EP0634699A1 (en) * 1993-07-16 1995-01-18 Semiconductor Systems, Inc. Clustered photolithography system
JPH088321A (ja) * 1994-06-17 1996-01-12 Dainippon Screen Mfg Co Ltd 基板処理装置
JPH08162405A (ja) * 1994-10-05 1996-06-21 Tokyo Electron Ltd 熱処理方法及び熱処理装置並びに処理装置

Also Published As

Publication number Publication date
SG92783A1 (en) 2002-11-19
SG64441A1 (en) 1999-04-27
US5972110A (en) 1999-10-26
TW410370B (en) 2000-11-01
JPH1084029A (ja) 1998-03-31
JP3779393B2 (ja) 2006-05-24
KR19980024375A (ko) 1998-07-06

Similar Documents

Publication Publication Date Title
KR100493989B1 (ko) 레지스트처리시스템및레지스트처리방법
US20230042033A1 (en) Substrate treating apparatus
JP3202929B2 (ja) 処理システム
JP3445937B2 (ja) 多段スピン型基板処理システム
JP3196917B2 (ja) 基板処理装置
US7699021B2 (en) Cluster tool substrate throughput optimization
US8375884B2 (en) Substrate processing apparatus
JPH1074818A (ja) 処理装置
US10201824B2 (en) Substrate processing apparatus and substrate processing method
JPH1079343A (ja) 処理方法及び塗布現像処理システム
JP3774283B2 (ja) 処理システム
US6287025B1 (en) Substrate processing apparatus
US20080196658A1 (en) Substrate processing apparatus including a substrate reversing region
JP2000353648A (ja) 基板処理装置
JP3517121B2 (ja) 処理装置
KR102066044B1 (ko) 기판 처리 장치, 인덱스 로봇 및 기판 이송 방법
JP3635214B2 (ja) 基板処理装置
JP2000340633A (ja) 処理システム
JP2001168009A (ja) 基板処理装置
JP2009164523A (ja) 基板処理装置
JP6656305B2 (ja) 基板処理装置
KR101817213B1 (ko) 기판 처리 장치
KR20200026563A (ko) 기판 반송 로봇 및 기판 처리 설비
JP2004266283A (ja) 基板処理装置
JP3962490B2 (ja) 現像処理装置及び現像処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee