KR100476611B1 - 액정표시장치, 배선기판 및 이들의 제조방법 - Google Patents

액정표시장치, 배선기판 및 이들의 제조방법 Download PDF

Info

Publication number
KR100476611B1
KR100476611B1 KR10-2001-0003719A KR20010003719A KR100476611B1 KR 100476611 B1 KR100476611 B1 KR 100476611B1 KR 20010003719 A KR20010003719 A KR 20010003719A KR 100476611 B1 KR100476611 B1 KR 100476611B1
Authority
KR
South Korea
Prior art keywords
layer
liquid crystal
electrode
ito
metal layer
Prior art date
Application number
KR10-2001-0003719A
Other languages
English (en)
Other versions
KR20010078076A (ko
Inventor
다나까나오유끼
다까야마마사야
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20010078076A publication Critical patent/KR20010078076A/ko
Application granted granted Critical
Publication of KR100476611B1 publication Critical patent/KR100476611B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

액정표시장치(100)는 기판(10) 상에 반사전극(12)을 갖는다. 반사전극(12)은 2층 구조를 가지며 몰리브덴(Mo)을 포함하는 제 1 금속층(16)과, 제 1 금속층(16) 상에 형성되고 알루미늄(Al)을 포함하는 제 2 금속층(14)을 갖는다. 제 1 금속층(16) 표면의 몰리브덴의 최대 입경을 60㎚ 이하로 함으로써 제 2 금속층(14) 중의 핀 홀 발생이 억제된다. 따라서 레지스트 패턴을 알칼리계 박리액을 이용하여 박리시키는 공정 등에서, 핀 홀을 중심으로 제 2 금속층(14) 일부가 결락되는 것을 억제 방지할 수 있다.

Description

액정표시장치, 배선기판 및 이들의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE, WIRING SUBSTRATE, AND METHODS FOR FABRICATING THE SAME}
본 발명은 액정표시장치와 배선기판 및 이들의 제조방법에 관하며, 특히 주위광을 이용하여 반사모드 표시가 가능한 액정표시장치 및 그 제조방법에 관한다.
최근 워드 프로세서, 포터블 소형 액정컴퓨터(laptop computers), 포켓TV 등으로의 액정표시장치 응용이 급속하게 진전되고 있다. 특히 액정표시장치 중에서도 주위광을 반사시켜 표시 실행이 가능한 반사형 액정표시장치는 백 라이트가 불필요하기 때문에 소비전력이 낮고 슬림형이며 경량화가 가능하기 때문에 주목되고 있다. 또 최근 반사모드 및 투과모드 양쪽 표시가 가능한 양용형 액정표시장치도 개발되었다.
주위광을 반사시키기 위하여, 종래는 액정표시장치의 기판(TFT 기판 또는 관찰자의 반대쪽에 형성된 기판) 외측에 반사판 또는 반사층을 설치하였다. 액정표시장치의 대용량화에 따라 회소 크기가 작아지면, 이와 같은 구조로는 컬러필터(화소부)와 반사판(반사층)의 거리 차에 기인하는 시차에 의하여 표시품질이 저하된다는 문제가 발생한다.
이 문제를 해결하기 위하여 반사층을 기판의 액정층 쪽에 설치하고 또 이 반사층 자체를, 액정층에 전압을 인가하기 위한 전극(예를 들어 TFT형 액정표시장치의 회소전극)으로 이용하는 구성이 널리 이용되게 되었다. 이 반사층을 형성하는 재료로는 높은 반사율, 우수한 패터닝성, 낮은 전기저항을 갖는 점에서, 알루미늄( 및 알루미늄 합금)이 사용되는 일이 많다.
한편, ITO층과 Al층이 서로 접촉한 상태에서 이들이 알칼리 용액에 노출되면, ITO와 알루미늄 사이에 갈바노 부식(galvanic corrosion: 이하 '전식'이라 칭함)이 발생하여 ITO층 및 Al층의 일부가 결락된다는 문제의 발생이 알려졌다. 여기서 이하의 기재에 있어서, 특별한 이유가 없는 한, ITO층이라는 것은 패터닝 전의 ITO층만이 아니고 패터닝 후의 ITO층도 의미한다.
일특개평 3-246524호 공보는, 종래의 ITO층을 이용하여 형성된 표시전극 또는 배선의 전기저항을 저하시키기 위하여 채용된, Al층/ITO층의 2층 구조에 있어서 ITO층과 Al층 사이에 몰리브덴(Mo) 또는 몰리브덴 합금(Mo-Ti 등)으로 이루어지는 보호층을 형성함으로써, Al층에 핀 홀이 존재하여도 Al층상에 형성된 레지스트층을 알칼리 현상하는 공정에서 ITO층이 결락되는 문제를 해결할 수 있음을 개시하였다.
그러나 상기 일특개평 3-246524호 공보에 기재된 방법을 채용하여 ITO층과 Al층 사이에 Mo층(몰리브덴 합금층을 포함)을 형성함으로써 ITO와 알루미늄의 전식을 방지하여도, Al층에 핀 홀이 존재하면 알칼리계 현상액이나 박리액, 또는 에천트에 Al층이 노출되면, 핀 홀을 중심으로 Al층이 부식되어 부분적으로 결락되는 것을 본원 발명자가 발견했다. 그리고 상기 공보에 개시된 방법은, ITO와 알루미늄의 전식을 방지하기 위하여 Al층과 ITO층이 직접 접촉하는 것을 방지하는 중간층으로서, Al층의 에칭공정과 동일 공정으로 에칭될 수 있는 Mo층(또는 Mo합금층)을 형성하는 것으로, Al층에 형성되는 핀 홀 그 자체의 형성을 억제 방지하는 것이 아니다.
반사전극의 일부로서 Al층을 이용하는 구성에서, Al층 일부가 결락하면, 반사전극(반사층)의 면적이 감소하게 되어 주위광을 반사하는 기능이 저하된다는 문제가 발생한다. 구체적으로는, Al층을 반사층으로 이용하는 액정표시장치의 제조방법에 있어서, 예를 들어 Al층을 패터닝하기 위한 마스크로 이용하는 레지스트 패턴을 형성하기 위하여, 레지스트층을 알칼리계 현상액을 이용하여 현상하는 공정이나, Al층을 패터닝한 후 레지스트 패턴을 알칼리계 박리액을 이용하여 박리시키는 공정에서, 핀 홀을 갖는 Al층이 알칼리계의 현상액이나 박리액에 노출되면, 이 핀 홀을 중심으로 A1층의 일부(전형적으로는 직경 2~5㎛의 원)가 결락된다. 그리고 Al층의 부분적인 결락의 발생(핀 홀의 성장)은, 현상공정보다 박리공정에서 현저하다. 이는 박리액이 레지스트층을 분해하는 능력이 현상액보다 높은 것, 및 박리액에 노출되는 Al층의 표면적이 현상액에 노출되는 Al층의 표면적보다 넓은 것에 기인한다.
또 Al층을 패터닝하는 공정에서는, Al층 일부가 결락되는 현상에 의하여 패터닝된 Al층 주위가 울퉁불퉁(우표의 테두리처럼)하게 된다. Al층의 패터닝은 여러 가지 재료(알칼리성 또는 산성 용액 등) 및 방법을 이용하여 실행할 수 있다. 또 에칭법을 채용할 경우 Al층의 부분적 결락은, Al층/Mo층의 적층 구조를 동일 에천트로 에칭할 수 있다는 이점을 갖는 습식 에칭법에서 드라이 에칭법보다 현저하다.
Al층이 단자전극 최상층인 ITO층상에 일시적으로 퇴적된 후 상기 Al층을 제거할 경우, ITO와 알루미늄의 전식에 의하여 ITO층이 부분적으로 결락되어 문제가 생길 수 있다. 예를 들어 단자영역에 형성되는 주사선 단자전극 등의 단자전극 최상층이 ITO층이고 반사층을 형성하기 위한 Al층이 이 ITO층상에 일시적으로 퇴적된 경우, Al층을 에천트로 제거했을 때 ITO층이 전식에 의하여 결락되어 단자전극의 신뢰성이 손상될 우려가 있다.
Al층의 부분적 결락은 Al층을 반사층으로서 이용한 액정표시장치만이 아니고, 배선 또는 전극 등에 Al층/ITO층의 2층 구조를 이용한 액정표시장치 또는 다른 장치, 예를 들어 유기EL을 이용한 표시장치 및 태양전지 등에서도 문제가 생기게 된다. 예를 들어 TFT 액티브 매트릭스형 액정표시장치에 있어서, 신호선을 Al층/ITO층의 2층 구조로 할 경우, Al층의 결락 정도가 크면 Al층의 폭이 지나치게 좁아지거나 Al층의 단선이 발생하여 Al층이 ITO층의 전기전도도(conductances)를 충분하게 보충할 수 없는 상태로 된다. 신호선의 전기전도도가 저하되면 신호지연 등에 의하여 정상적인 표시가 안될 경우가 있다. 본 명세서에 있어서, 신호선 등의 배선이 전기적으로 완전하게 분단된 상태만이 아니라, 정상적인 표시 실행이 될 수 없을 정도까지 배선의 전기전도도가 저하된 상태를 "단선"이라 할 경우가 있다.
본 발명은 상기 과제를 해결하기 위하여 이루어진 것이며, 그 주된 목적은 Mo층상에 형성된 Al층의 핀 홀에 기인하는, Al층 결락의 발생이 억제 방지된 액정표시장치와 배선기판 및 이들의 제조방법을 제공하는 것이다.
본 발명의 액정표시장치는 한 쌍의 기판과, 상기 한 쌍의 기판 사이에 형성된 액정층과, 상기 액정층을 개재하고 서로 대향하는 복수의 전극 쌍을 구비하며, 상기 복수 전극 쌍 각각의 한쪽 전극은 반사전극으로서 반사모드로 표시를 행하는 액정표시장치로서, 상기 반사전극은 몰리브덴을 포함하는 제 1 금속층(이하 Mo층이라고도 함)과, 상기 제 1 금속층상에 형성되며 알루미늄을 포함하는 제 2 금속층(이하 Al층이라고도 함)을 구비하고, 상기 제 1 금속층은 표면 결정입자의 최대 입경이 60㎚ 이하인 결정층, 또는 어모르퍼스(비정질)층으로, 이에 의하여 상기 목적이 달성된다.
상기 제 1 금속층은 몰리브덴으로 형성되는 것이 바람직하다.
상기 반사전극의 일부는 ITO로 형성된 투명도전층상에 형성되는 구성으로 하여도 된다.
본 발명의 액정표시장치의 제조방법은, 한 쌍의 기판과, 상기 한 쌍의 기판 사이에 형성된 액정층과, 상기 액정층을 개재하고 서로 대향하는 복수의 전극 쌍을 구비하며, 상기 복수 전극 쌍 각각의 한쪽 전극은 반사전극으로서 반사모드로 표시를 행하는 액정표시장치의 제조 방법으로서, 상기 반사전극을 형성하는 공정은, 몰리브덴을 포함하고 또 표면 결정입자의 최대 입경이 60㎚ 이하인 결정층, 또는 비정질층인 제 1 금속층을 기판상에 퇴적시키는 공정과, 상기 제 1 금속층상에 알루미늄을 포함하는 제 2 금속층을 퇴적시키는 공정과, 상기 제 1 및 제 2 금속층을 패터닝하는 공정을 포함하며, 이로써 상기 목적이 달성된다.
본 발명의 액정표시장치의 제조방법에 있어서, 상기 제 1 금속층은 몰리브덴으로 형성되는 것이 바람직하다.
상기 제 1 금속층을 형성하는 공정은 비정질층을 형성하는 공정이며, 질소가스를 포함하는 분위기 중에서 실행될 수 있다.
상기 제 1 금속층 형성공정 전에, 상기 기판상에 ITO로 이루어지는 투명도전층을 형성하는 공정을 추가로 포함하며, 상기 제 1 금속층의 적어도 일부는 상기 투명도전층상에 형성되어도 된다.
상기 제 2 금속층에 형성된 핀 홀의 밀도가 20개/10000㎛2 이하인 것이 바람직하다.
상기 패터닝 공정은 상기 제 1 및 제 2 금속층상에 레지스트층을 형성하는 공정과, 상기 레지스트층을 노광하는 공정과, 상기 노광된 레지스트층을 알칼리계 현상액을 이용하여 현상함으로써 소정의 패턴을 갖는 레지스트 패턴을 형성하는 공정과, 상기 레지스트 패턴을 마스크로 하고 상기 제 1 및 제 2 금속층을 패터닝하는 공정과, 상기 레지스트 패턴을 알칼리계 박리액을 이용하여 제거하는 공정을 포함하여도 된다.
상기 패터닝 공정은 상기 제 1 및 제 2 금속층의 적어도 한쪽을 에칭하는 공정을 포함하여도 된다.
상기 패터닝 공정은 상기 제 1 및 제 2 금속층을 공통 에칭액을 이용하여 습식 에칭하는 공정을 포함하는 것이 바람직하다.
본 발명의 또 다른 액정표시장치의 제조방법은, 한 쌍의 기판과, 상기 한 쌍의 기판 사이에 형성된 액정층과, 상기 한 쌍의 기판 중 적어도 한쪽 기판에 형성된 ITO로 이루어지는 투명도전층을 구비하는 액정표시장치의 제조방법으로서, 상기 적어도 한쪽 기판상에 ITO층을 퇴적시켜 상기 ITO층을 패터닝하는 공정을 포함하여 투명도전층을 형성하는 공정과, 몰리브덴을 포함하고 또 표면 결정입자의 최대 입경이 60㎚ 이하인 결정층 또는 비정질층인 제 1 금속층을 상기 ITO층상 또는 상기 투명도전층상에 퇴적시키는 공정과, 상기 제 1 금속층상에 알루미늄을 포함하는 제 2 금속층을 퇴적시키는 공정과, 상기 제 1 및 제 2 금속층을 패터닝하는 공정을 포함한다.
본 발명의 또 다른 액정표시장치의 제조방법에 있어서, 상기 투명도전층이 표시영역 내의 배선에 접속된 단자전극의 최상층에 형성되어도 된다.
본 발명의 또 다른 액정표시장치의 제조방법에 있어서, 상기 액정표시장치가 TFT 액티브 매트릭스형 액정표시장치이며, 신호선과 소스전극 및 드레인전극중 적어도 하나는 상기 투명도전층과 상기 제 1 금속층 및 상기 제 2 금속층이 순차 적층된 구조를 가져도 된다.
본 발명의 또 다른 액정표시장치의 제조방법에 있어서, 상기 ITO층상에 레지스트 패턴을 형성하여 상기 레지스트 패턴을 마스크로서 상기 ITO층을 습식 에칭으로 패터닝하는 공정과, 상기 제 1 및 제 2 금속층상에 새로운 레지스트 패턴을 형성하여 상기 새로운 레지스트 패턴을 마스크로 상기 제 1 및 제 2 금속층을 습식 에칭으로 패터닝하는 공정이 별도 실행되는 것이 바람직하다.
본 발명의 배선기판은, ITO로 이루어지는 투명도전층을 포함하는 다층구조의 배선 또는 전극을 기판상에 갖는 배선기판이며, 상기 배선 또는 전극은 상기 투명도전층상에 형성된 몰리브덴을 포함하는 제 1 금속층과, 상기 제 1 금속층상에 형성되고 알루미늄을 포함하는 제 2 금속층을 구비하고, 상기 제 1 금속층은 표면 결정입자의 최대 입경이 60㎚ 이하인 결정층 또는 비정질층이다.
본 발명의 배선기판 제조방법은, ITO로 이루어지는 투명도전층을 포함하는 다층구조의 배선 또는 전극을 기판상에 갖는 배선기판의 제조방법으로서, 상기 기판상에 ITO층을 퇴적시키고 상기 ITO층을 패터닝하는 공정을 포함하는 투명도전층을 형성하는 공정과, 몰리브덴을 포함하고 또 표면 결정입자의 최대입경이 60㎚ 이하인 결정층 또는 비정질층인 제 1 금속층을 상기 ITO층상 또는 상기 투명도전층상에 퇴적시키는 공정과, 상기 제 1 금속층상에 알루미늄을 포함하는 제 2 금속층을 퇴적시키는 공정과, 상기 제 1 및 제 2 금속층을 패터닝하는 공정을 포함한다.
본 발명의 배선기판 제조방법에 있어서, 상기 ITO층상에 레지스트 패턴을 형성하고 상기 레지스트 패턴을 마스크로 하여 상기 ITO층을 습식 에칭으로 패터닝하는 공정과, 상기 제 1 및 제 2 금속층상에 새로운 레지스트 패턴을 형성하고 상기 새로운 레지스트 패턴을 마스크로 하여 상기 제 1 및 제 2 금속층을 습식 에칭으로 패터닝하는 공정이 별도로 실행되는 것이 바람직하다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
<실시예>
본 발명은, 본원 발명자가 Mo층의 표면구조(형태)와 그 위에 퇴적된 Al층 중에 형성되는 핀 홀의 수밀도(간단히 "밀도"라고도 함)의 관계를 상세하게 검토한 결과 얻어진 다음과 같은 식견에 의거하여 이루어졌다.
Mo층을 스퍼터링법을 이용하여 퇴적하면, 일반적으로 몰리브덴의 주상결정(전형적으로는 다결정)이 성장한다. Mo층상에 퇴적된 Al층의 핀 홀은 주상결정으로 이루어지는 결정 Mo층 표면의 입계(粒界)부에 다수 형성된다. 또 이 Mo층의 표면 결정입자의 크기를 60㎚ 이하로 함으로써, Al층에 발생하는 핀 홀의 밀도를 20개/10000㎛2 이하로 할 수 있다. 또 Mo층 표면의 결정입자 크기를 30㎚ 이하로 함으로써, 핀 홀의 발생을 실질적으로 방지할 수 있다. Al층의 핀 홀 발생 밀도는 Al층의 두께에도 의존한다. 양호한 반사특성을 실현하기 위해서는 Al층의 두께가 50㎚ 이상인 것이 바람직하므로 상기의 관계는 적어도 50㎚ 두께의 Al층에서 성립된다.
여기서 "결정층"이라는 것은, 결정입자를 포함하는 층의 총칭이며, 복수의 결정입자로 이루어지는 다결정층만이 아니라 복수의 결정입자(섬)가 비정질상(amorphous phase)(바다) 중에 분산된 층(해도구조)을 포함한다. 또 "입계"는 다결정층의 결정입자간의 계면만이 아니고, 비정질상(바다)과 결정입자(섬)의 계면을 가리킨다. "Mo층 표면 결정입자의 크기"란, 특별한 이유가 없는 한, Mo층의 표면형태 관찰로 얻어지는 2차원 평면내의 결정입자(전형적으로는 주상결정)의 긴 쪽 방향의 길이를 가리킨다. 표면형태 관찰은, 예를 들어 광학현미경이나 전자현미경을 이용하여 실행된다. 이 "Mo층 표면 결정입자의 크기"를 간단히 "표면 입경" 또는 "입경"이라 부르기도 한다.
Mo층의 입경 제어는 Mo층의 성막조건(전형적으로는 스퍼터링 조건: 가스압, 투입전력, 막두께 등)을 조정함으로써 이루어질 수 있다. 예를 들어 스퍼터링 시의 투입전력을 높게 함으로써 Mo층의 입경을 작게 할 수 있다. 이 경우 입경 약 4㎚ 미만의 Mo층이 퇴적되도록 투입전력을 높게 하면, 막두께 제어가 어려워지거나 Mo층에 스플래시(splash)가 발생하는 일이 있다. Mo층에 스플래시가 발생하면 Mo층이보호층으로서 충분히 기능하지 못하게 된다. 입경이 4㎚~60㎚의 범위인 Mo층은, 스퍼터링법을 이용하여 스플래시 발생이 없고 또 설계대로의 막두께로 퇴적시킬 수 있다는 이점이 있다.
또 상술한 표면 입경이 작은 결정Mo층을 형성하는 대신 비정질Mo층을 형성해도 된다. 비정질Mo층 표면에는 입계가 존재하지 않으므로, 실질적으로 그 위에 퇴적되는 Al층에 핀 홀은 형성되지 않는다. 비정질Mo층은 예를 들어 질소가스를 포함하는 분위기에서 Mo층을 퇴적시킴으로써 형성할 수 있다. 이 방법으로 얻어진 비정질Mo층은 엄밀하게는 질소원소를 소량 포함한다.
그리고 비정질Mo층의 질소 함유율이 높아지면 Mo층의 전기 저항이 저하하므로 제조할 액정표시장치의 구조나 성능에 맞추어 Mo층의 질소 함유율을 적절하게 변경하면 된다. 또 질소 함유율이 낮은 경우에는 몰리브덴의 주상결정이 성장하지만, 다른 성막조건과 함께 성막 분위기 중의 질소가스 농도를 조절함으로써 입경을 60㎚ 이하로 할 수 있다.
Mo층의 두께는, 보호층으로서 충분하게 기능하기 위해서는 약 40㎚ 이상인 것이 바람직하다. Mo층을 적층 구조로 해도 되고, 입경이 60㎚보다 큰 결정 입자를 포함하는 결정층상에 입경 60㎚ 이하의 결정Mo층이나 비정질Mo층을 형성해도 되며, 물론 입경 60㎚ 이하의 결정Mo층과 비정질Mo층의 적층 구조로 형성해도 된다.
본 발명의 액정표시장치 제조방법에 있어서, Mo층상에 형성되는 Al층 중에 존재하는 핀 홀의 밀도는 낮으므로(또는 실질적으로 존재하지 않음), Al층을 습식 에칭법으로 패터닝하는 공정이나 Al층의 패터닝에서 이용한 에칭용 마스크를 알칼리계 박리액을 이용하여 제거하는 공정에서, Al층의 일부가 핀 홀을 중심으로 결락되는 것이 억제 방지된다. 또한 Mo층 아래에 ITO층을 갖는 구성에서는, 에천트 또는 알칼리계의 현상액이나 박리액에 의한 ITO와 Al의 전식을 Mo층이 방지하므로, Al층 및 ITO층 일부의 결락이 방지된다.
이하에 도면을 참조하면서 반사형 액정표시장치 및 투과형 액정표시장치를 예로 본 발명에 의한 실시예를 설명한다. 여기서 본 발명에 의한 액정표시장치의 Mo층과 Mo층상에 형성된 Al층을 포함하는 전극 및 배선 이외의 구성에는 주지의 액정표시장치 구성을 넓게 채용할 수 있으므로, 이하의 설명에서는 이들 구성이나 제조방법의 상세한 설명은 생략한다. 또 같은 참조부호가 부여된 구성요소는 실질적으로 같은 재료로 구성되는 구성요소임을 나타낸다.
<제 1 실시예>
본 발명에 의한 제 1 실시예의 액정표시장치(100)의 모식적인 구조를 도 1의 (a) 및 (b)에 나타낸다. 도 1의 (a)는 액정표시장치(100)의 모식적인 단면도이고, 도 1의 (b)는 모식적인 평면도이다. 액정표시장치(100)는 TFT를 이용한 액티브 매트릭스형의 반사형 액정표시장치이다.
액정표시장치(100)는 반사전극기판(100a)과, 대향기판(100b)과, 반사전극기판(100a)과 대향기판(100b) 사이에 형성된 액정층(60)을 구비한다. 액정층(60)은 실 부(62)에 의하여 양 기판(100a 및 100b) 사이에 봉입된다.
반사전극기판(100a)는 예를 들어 유리로 된 기판(10) 상에 반사전극(12)을 갖는다. 반사전극(12)은 Al층(알루미늄을 포함하는 금속층)(14)과 그 바로 아래에 형성된 Mo층(몰리브덴을 포함하는 금속층)(16)을 갖는다. 이 반사전극(12)의 구성을 Al층/Mo층의 2층 구조로 이를 수도 있다. 도 1에 도시된 반사전극(12)은, 후술하는 바와 같이 매트릭스상으로 배치되어 각각이 TFT(도시 생략)에 접속된 복수의 회소전극을 모식적으로 나타낸 것이다. 이 반사전극(12)은, 주위광을 적당한 각도 분포로 확산반사("산란"이라고도 함)하도록 그 표면의 단면이 파형(요철)으로 되도록 형성된다. 여기서는 표면이 파형인 수지층(18)을 형성하고, 수지층(18) 표면상에 Mo층(16) 및 Al층(14)을 순차 형성함으로써, 파형의 표면을 갖는 반사전극(12)을 형성한다. 반사전극(12)이 갖는 Mo층(16) 표면 몰리브덴의 최대 입경은 60㎚ 이하이며, 그 위에 형성된 Al층(14)은 설계대로의 면적과 막두께를 갖고 설계대로의 반사특성을 갖는다. 이 반사전극(12)의 구성 및 형성방법에 대해서는 뒤에 상술하기로 한다.
대향기판(100b)은 예를 들어 유리로 된 투명기판(50)상(액정층(60) 쪽)에 ITO(인디움석산화물) 등으로 형성된 투명한 대향전극(52)을 갖는다. 대향전극(52)은 복수의 반사전극(회소전극)(12)에 대향하는 단일 공통전극이다. 대향전극(52) 및 반사전극(12)의 표면에는 각각 배향막(도시 생략)이 형성되며, 액정층(60)의 액정분자(도시생략)는 90°꼬여 배향된다. 또 TN모드로 표시를 실행하기 위해서 대향기판(100b)의 관찰자 쪽(액정층(60)과는 반대쪽)에는 1/4파장(λ/4)판(72) 및 편광판(74)이 형성된다. 또한 필요에 따라 컬러필터층(도시 생략)이 형성된다.
액정표시장치(100)는 대향전극(52)과 각각의 반사전극(12) 사이에 인가되는 전압에 의하여 액정층(60) 액정분자의 배향상태가 변화하고 이 배향상태의 변화에 대응하여 반사광의 강도가 변조되어 표시가 실행된다. 대향전극(52)과 각각의 반사전극(12)이 대향하는 영역이 회소영역(표시의 최소단위인 회소에 대응하는 영역)을 규정한다. 또 블랙매트릭스를 형성할 경우에는 블랙매트릭스의 개구부가 회소영역을 규정한다.
액정표시장치(100)에 있어서 복수의 회소영역을 포함하여, 표시를 행하는 영역을 표시영역(10A)으로 칭하고, 표시영역(10A)의 주변부에 위치하고 TFT에 전압을 공급하기 위한 주사선이나 신호선(모두 도시 생략)의 단자전극이 형성되는 영역을 단자영역(10T)으로 칭한다. 그리고 후술하는 바와 같이 본 발명에 의한 Al층/Mo층의 2층 구조를 갖는 반사전극(12) 및 그 형성방법은, 이 단자전극의 형성에서도 효과를 발휘한다. 단자전극의 최상층은 산화에 의한 접촉저항의 상승을 방지하기 위하여 ITO층으로 형성된다. 액정표시장치(100)의 제조 프로세스에서 이 ITO층상에 Al층이 일시적으로 형성되어 이 Al층을 패터닝할 필요가 발생하면, 알루미늄과의 전식에 의하여 이 ITO층 일부가 결락하는 일이 있다. 후술하는 바와 같이 본 발명에 의한 Al층/Mo층의 2층 구조를 갖는 반사전극(12)을 이용함으로써 단자전극의 ITO층 결락 문제를 방지할 수 있다.
도 2의 (a) 및 (b)를 참조하면서 반사전극(12)의 구조 및 그 형성방법을 상세하게 설명하기로 한다. 도 2의 (a)는 액정표시장치(100) 반사전극기판(100a)의 한 회소영역의 평면도이고, 도 2의 (b)는 도 2의 (a) 중의 2B-2B'선을 따른 단면도이다.
반사전극기판(100a)은 도 2의 (a)에 도시한 바와 같이 기판(10)상에, 서로 평행한 복수의 주사선(게이트 버스라인)(22)과, 주사선(22)과 교차하고 서로 평행한 복수의 신호선(소스 버스라인)(24)과, 주사선(22)과 신호선(24)이 각각 교차하는 부근에 형성된 복수의 TFT(26)를 구비하며, 각각의 TFT(26)에 반사전극(12)이 접속된다.
도 2의 (b)에 도시한 바와 같이 기판(10)상에, 주사선 및 게이트전극(일반적으로 이들은 일체로 형성되므로 동일 참조부호로 나타냄)(22)이 형성된다. 주사선 및 게이트전극(22)을 피복하는 게이트 절연층(32)이 형성되며, 게이트 절연층(32)상에 반도체층(34)과, 소스 콘택트층(36s) 및 드레인 콘택트층(36d), 그리고 소스전극(38s) 및 드레인전극(38d)이 형성되어 TFT(26)가 구성된다. 이 TFT(26)를 피복하도록, 거의 전면에 패시베이션층(40)이 형성된다. 또한 패시베이션층(40)을 피복하도록 파형의 표면을 갖는 수지층(18)이 형성되고 수지층(18)상에 반사전극(12)이 형성된다.
그리고 소스 콘택트층(36s)과 소스전극(38s) 사이 및 드레인 콘택트층(36d)과 드레인전극(38d) 사이에, 각각 ITO로 형성된 전극(30s 및 30d)이 형성된다. 드레인 쪽의 전극(접속전극이라고도 함)(30d)은 수지층(18)에 형성된 콘택트 홀(18a) 및 패시베이션층(40)에 형성된 콘택트 홀(40a) 내에서 반사전극(12)과 서로 전기적으로 접속된다.
반사전극(12) 이외의 구성요소는 주지의 재료를 이용하여 주지의 방법으로 형성할 수 있다. 예를 들어 주사선 및 게이트전극(22), 신호선(24), 소스전극(38s) 및 드레인전극(38d)은 탄탈(Ta)을 이용하여 형성되는데, 이에 한정되지 않고 원하는 배선저항이 얻어지는 재료(금속, 도핑된 반도체, 이들의 적층체)라면 되고, Mo층(16)과 양호한 오믹성 접촉을 취할 수 있는 재료라면 콘택트 홀(40a) 내에 드레인전극(38d)을 노출시켜도 된다. 또 예를 들어 게이트 절연층(32)은 산화실리콘으로, 반도체층(34)은 a-Si으로, 소스 콘택트층(36s) 및 드레인 콘택트층(36d)은 n+-Si으로, 패시베이션층(40)은 질화실리콘(SiNx) 등을 이용하여 형성할 수 있다. 제조방법으로는 성막공정, 포토리소그래피 공정, 에칭공정 및 레지스트 박리공정을 반복하는 방법을 예시할 수 있다. 또는 연속성막, 일괄 에칭 등의 제조방법을 이용할 수도 있다.
이하의 제조공정을 도 3의 (a)~(c)를 참조하면서 설명하기로 한다.
도 3의 (a)에 도시한 바와 같이, 상술한 바와 같이 하여 TFT 등이 형성된 기판(10) 표면을 피복하도록 수지층(18)을 형성한다. TFT(26) 및 패시베이션층(40)이 형성된 기판(10)상에, 예를 들어 포지티브형 감광성 수지(예를 들어 동경응화공업(주)(東京應化工業(株))제: 상품명 OFPR-800)를 원하는 막두께(예를 들어 1.5㎛)가 얻어지도록 도포한다.
다음으로 이 기판(10)을 약 100℃에서 약 30초간 열처리(pre-bake)한 후, 도 4의 (b)에 도시한 포토마스크(80b)를 개재시켜 400mJ로 노광(고조도 노광)한 다음, 도 4의 (a)에 도시한 포토마스크(80a)를 개재시켜 180mJ로 노광(저조도 노광)하여 합계 2회 노광한다. 이 2회의 노광공정 순서는 반대라도 된다.
도 4의 (a) 및 (b)에 도시한 포토마스크(80a 및 80b)는 각각 차광부(82a 및 82b)와 투광부(84a 및 84b)를 갖는다. 도 4의 (a) 및 (b)는 모두 하나의 회소에 상당하는 부분을 모식적으로 나타낸다. 도 4의 (a)의 포토마스크(80a) 차광부(82a)는 반사전극 전체 면적의 약 20%~40% 범위인 것이 바람직하며, 서로 인접하는 차광부(82a)의 중심끼리의 간격은 약 5㎛~약 50㎛ 범위 내인 것이 바람직하고, 약 10㎛~약 20㎛ 범위 내인 것이 더욱 바람직하다. 각 차광부(82a)의 중심 위치는 면내에 불규칙하게 배치된다. 차광부(82a)의 형상은 도시한 원형에 한정되지 않고 다각형이라도 된다. 도 4의 (b)의 포토마스크(80b)가 갖는 차광부(82b)는 콘택트 홀(18a 및 40a)을 형성하기 위한 것이다. 또 포토마스크(80b)는 반사전극기판(100a)상의 단자전극부(주사선 단자전극부 및 신호선 단자전극부)에 대응하는 위치에도 투광부(도시 생략)를 갖는다.
다음으로 노광된 포지티브형 감광성 수지를 현상액(예를 들어 동경응화공업(주)제 TMA(테트라메틸암모늄 히드록사이드))을 이용하여 현상함으로써, 포토마스크(80b)의 투광부에 대응하는 콘택트 홀 형성부 및 단자전극에 대응하는 고조도 노광부의 감광성 수지가 제거되고, 포토마스크(80a)의 투광부(84a)에 대응하는 저조도 노광부의 감광성 수지는 초기 막두께의 약 40%가 잔존하며, 포토마스크(80a)의 투광부(82a)에 대응하는 미노광 부분의 감광성 수지는 초기 막두께의 약 80%가 잔존한다.
그 후 90℃에서 1 분 예비가열한 다음, 약 200℃에서 약 60 분간 열처리(heat-treated)를 실시함으로써 열변형(heat sagging)에 의한 감광성 수지층의 단면형상이 변형되어 매끄러운 요철형상의 표면이 형성된다.
이와 같이 하여 도 3의 (b)에 도시한 바와 같이 파형 표면을 갖는 수지층(18)과, 반사전극(12)을 접속전극(30d)에 전기적으로 접속하기 위한 콘택트홀(18a)을 형성한다. 여기서, 다음의 반사전극(12)을 형성하기 전에 O2 플라즈마에 의한 스컴 제거 처리를 실시해도 된다. 또 수지층(18)에 파형 표면을 형성하기 위한 포토마스크(80a)를 개재시킨 노광공정의 노광량을 180mJ로 했지만, 액정표시장치의 패널크기에 따라 요구되는 산란특성(확산반사광의 각도분포)이 다르므로 노광량은 적절하게 변경될 수 있다. 반사전극기판(100a)을 제조하는 방법으로서 상기한 예 이외에, 예를 들어 일특개평 6-75238호 공보에 개시된 방법을 채용할 수 있다.
다음으로 도 3의 (c)에 도시한 바와 같이, 상술한 바와 같이 하여 얻어진 기판상에 Mo층(16)과 Al층(14)의 2층 구조를 갖는 반사전극(12)을 형성한다. 여기서는 본 제 1실시예의 구체예로서 Mo층(16)의 표면 입경이 30㎚ 이하(구체예 1)와, 표면 입경이 60㎚ 이하(구체예 2)의 결정층을 형성한 예를 나타내고, 또 비교를 위하여 표면 입경이 90㎚ 이하(비교예 1)의 Mo층을 형성한다. Mo층(16)의 성막은 모두 동일한 스퍼터링 장치를 이용하여 실행한다. 각 Mo층(16)의 퇴적조건 및 얻어진 Mo층(16) 표면을 광학현미경 또는 전자현미경을 이용하여 관찰한 결과 얻어진 최대입경을 다음의 표 1에 나타낸다. 표면관찰로 얻어진 Mo층(16) 표면형태를 모식적으로 도 5에 나타낸다. 도 5에 도시한 바와 같이 몰리브덴의 주상결정은 타원형으로 관찰된다. 이 타원형의 긴축(LA)의 길이를 입경으로 하여 Mo층(16) 각각의 표면 최대 입경을 구한다. 또 최대 입경은 기판 중심부와 그 주변부에서 각각 2.3㎛×1.7㎛ 범위 내에서 표면관찰을 하여 구한다.
분위기압력 투입전력 막 두께 표면 입경
구체예 1 0.5㎩ 15㎾ 50㎚ 30㎚ 이하
구체예 2 0.5㎩ 10㎾ 50㎚ 60㎚ 이하
비교예 1 0.5㎩ 15㎾ 150㎚ 90㎚ 이하
이와 같이 하여 얻어진 각각의 Mo층(16)상에 스퍼터링법을 이용하여 Al층(14)를 퇴적한다. Al층(14)의 퇴적조건은 모두 같으며, 분위기 압력 0.2㎩, 투입전력 10㎾, 막 두께 100㎚로 한다. 표면 입경이 60㎚로 되도록 Mo층(16)의 퇴적조건을 결정하면, Al층(14)의 퇴적공정은 Mo층(16)의 퇴적공정에 이어서 스퍼터링 장치의 진공을 파괴하는 일없이 연속적으로 실행할 수 있다. 얻어진 Al층(14) 중에 발생한 핀 홀의 수밀도를 현미경 관찰로 구한다. Al층(14) 중의 핀 홀 수밀도는 전형적인 회소 크기에 대응하는 100㎛×100㎛ 범위 내의 수로 구한다.
구체예 1의 Mo층(16)상에 형성된 Al층(14)에는 핀 홀이 관찰되지 않고, 구체예 2의 Mo층(16)상에 형성된 Al층(14)의 핀 홀 수밀도는 5~10개/10000㎛2이다. 한편 비교예 1의 Mo층(16)상에 형성된 Al층(14)에는 200~300개/10000㎛2이나 핀 홀이 형성된다.
이와 같이 하여 형성된 Mo층(16) 및 Al층(14)을 패터닝함으로써 도 2의 (b)에 도시한 소정 형상의 반사전극(12)을 형성한다. Mo층(16) 및 Al층(14)의 패터닝은 다음과 같이 하여 실시한다.
우선 통상 포토리소그래피 공정에 의하여 소정 형상으로 패터닝된 레지스트층을 형성한다. 이 레지스트층을 마스크로 하고, 초산(아세트산)과 인산 및 질산을 물과 혼합한 혼합 산을 에천트로 이용하여 레지스트층으로부터 노출된 Mo층(16) 및 Al층(14)을 일괄 제거한다.
그 후 마스크로써 이용한 레지스트층을 알칼리계 박리액(예를 들어 동경응화공업(주)제의 박리액106(상품명))을 이용하여 제거한다.
구체예 1, 2 및 비교예 1의 각각에 대하여 형성된 반사전극(12)을 광학현미경 또는 전자현미경을 이용하여 관찰한 결과 및 반사율을 측정한 결과를 종합하여 다음의 표 2에 나타낸다. 여기서 반사율은 퇴적된 채로(패터닝 전)의 Al층(14) 반사율에 대한 저하율로 평가한다.
표면 입경 반사전극의 결락 반사율 저하
구체예 1 30㎚ 이하 없음 없음
구체예 2 60㎚ 이하 원형 결락/에지 결락 없음
비교예 1 90㎚ 이하 원형 결락/에지 결락 약 10%
Mo층(16) 중에 핀 홀이 생성되지 않은 구체예 1에서는 반사전극(12)(Al층(14))에 결락이 발생하지 않고, 반사율 저하도 없다. 또 구체예 2에서는 반사전극(12)의 에지부가 울퉁불퉁하게 되는 에지 결락 및 후술하는 원형 결락이 발생했지만 반사율 저하는 확인되지 않는다. 이에 반해 비교예 1에서는 Al층 중의 핀 홀을 중심으로 직경 2~5㎛의 원형 결락이 관찰됨과 동시에 반사율이 8~13% 저하되었다. 이들 반사전극기판(100a)을 이용하여 도 1에 도시한 반사형 액정표시장치(100)를 제작하고 표시특성을 평가한 결과, 비교예 1의 액정표시장치는 구체예 1 및 2의 액정표시장치(100)에 비해 10% 정도 반사율이 낮다.
상술한 결과로부터 Mo층(16) 표면의 몰리브덴 입경과 Al층(14) 중의 핀 홀 발생수의 상관관계가 확인되어, Mo층의 표면입경이 60㎚ 이하이면 실용상 문제가 없고, 표면입경이 30㎚ 이하이면 핀 홀 발생이 없고 양호한 반사특성을 갖는 반사전극을 형성할 수 있음을 알 수 있다.
또 도 2의 (b)에 도시한 바와 같이 반사전극(12)의 일부를 ITO층으로 형성된 접속전극(30d) 상에 직접 형성하는 구조에 있어서 본 발명에 의한 Al층(14)/Mo층(16)의 2층 구조를 채용하면, 상술한 반사전극(12)의 패터닝이나 레지스트 박리공정에서 접속전극(30d)의 ITO층이 전식에 의한 결락을 방지할 수 있다.
더욱이 본 발명에 의한 Al층(14)/Mo층(16)의 2층 구조를 채용하면, 다음에 설명하는 바와 같이 반사전극기판(100a)의 단자전극의 최상층으로 형성되는 ITO층이 알루미늄과의 전식에 의한 결락을 방지할 수 있는 이점도 있다.
반사전극기판(100a)의 표시영역(도 1 중의 10A) 내 배선(주사선)에 접속되어 단자영역(도 1 중의 10T) 내에 형성되는 주사선 단자전극(22T)의 단면구조를 도 6에 모식적으로 나타낸다. 도시하지는 않지만 표시영역 내의 신호선에 접속되는 신호선 단자전극도 마찬가지 구조를 갖는다. 도 6에 도시한 주사선 단자전극(22T)은 기판(10)상에 주사선 및 게이트전극(22)과 일체로 형성된다. 이 주사선 단자전극(22T)을 피복하도록 형성된 게이트 절연층(32)에는 개구부(32a)가 형성되어, 개구부(32a) 내에서 주사선 단자전극(22T)에 전기적으로 접속되도록 ITO층(30T)이 형성된다. ITO층(30T)은 주사선 단자전극(22T) 표면이 공기로 산화되는 것을 방지하고 낮은 접속저항을 유지할 수 있다. 이 ITO층(30T)은 예를 들어 상술한 접속전극(30d)과 동일공정으로 형성된다.
반사전극(100a)의 제조 프로세스에서는, 이 ITO층(30T) 상에도 일시적으로 반사전극(12)을 형성하기 위한 층(Mo층(16) 및 Al층(14))이 형성된다. 따라서 종래와 같이 Al층(14)을 직접 ITO층(30T) 상에 형성하면, Al층(14) 제거 공정에서 알루미늄과 ITO의 전식에 의하여 ITO층(30T) 일부가 결락되는 문제가 발생한다. 그러나 본 발명에 의한 Al층(14)/Mo층(16)의 2층 구조를 채용하면, ITO층(30T)이 전식에 의하여 결락되는 것을 방지할 수 있다.
도 7의 (a)~(c)를 참조하면서 주사선 단자전극(22T)의 형성공정을 설명하기로 한다. 도 7의 (a), (b) 및 (c)는 각각 도 3의 (a), (b) 및 (c)에 도시한 각 공정의 주사선 단자전극부의 단면 구조를 나타낸다.
도 7의 (a)에 도시한 바와 같이 ITO층(30T)을 최상층에 구비하는 주사선 단자전극부를 피복하도록 수지층(18)을 형성하기 위한 포지티브형 감광성 수지가 도포된다(도 3의 (a) 참조).
이 포지티브형 감광성 수지를 노광 현상함으로써 도 7의 (b)에 도시한 바와 같이 ITO층(30T)을 최상층으로 하는 주사선 단자전극부가 노출된다(도 3의 (b) 참조). 즉 포지티브형 감광성 수지를 노광하는 공정에서 이용되는 포토마스크(80b)는 주사선 단자전극부에 대응하는 위치에 투광부를 갖는다.
다음에 도 7의 (c)에 도시한 바와 같이 ITO층(30T)이 노출된 기판(10) 전체를 피복하도록 반사전극(12)을 형성하기 위한 Mo층(16)과 Al층(14)이 일시적으로 퇴적된다. 그 후 도 3의 (c)를 참조하면서 상술한 바와 같이 레지스트를 이용한 포토리소그래피 공정으로 Mo층(16)과 Al층(14)으로 구성되는 2층 구조를 갖는 반사전극(12)이 소정의 형상으로 패터닝될 때, 주사선 단자전극부를 피복하는 Mo층(16) 및 Al층(14)이 일괄 제거된다.
본 발명에 의하면 ITO층(30T)상에는 Mo층(16)을 개재시켜 Al층(14)이 형성되므로 반사전극(12)을 형성하기 위한 패터닝 공정(Mo층(16) 및 Al층(14)의 에칭공정)에서, ITO층(30T)에 Al층(14)이 직접 접촉하는 일이 없으므로 ITO와 알루미늄의 전식에 의한 ITO층(30T)의 부분적 결락 발생을 방지할 수 있다.
상술한 바와 같이 본 발명의 실시예에 의하면 반사전극(12) 형성공정에 있어서, 핀 홀에 의한 Al층의 부분적 결락이 방지되고, 또 반사전극(12)이 ITO층상에 형성될 경우에 ITO와 알루미늄의 전식에 의한 ITO층 및 Al층의 부분적 결락이 방지된다. 또한 단자전극의 최상층에 ITO층을 갖는 구성을 채용할 경우 단자전극의 ITO층상에 일시적으로 형성되는 Al층을 제거하는 공정에서 ITO와 알루미늄의 전식에 의한 ITO층(30T)의 부분적 결락을 방지할 수 있다. 따라서 설계대로의 반사특성을 갖는 반사전극을 형성할 수 있음과 동시에 신뢰성 높은 단자전극을 형성할 수 있다.
본 실시예에서는 단자전극의 최상층에 ITO층을 갖는 구성을 예시했지만, 본 발명은 이에 한정되지 않고 표시영역 내에 형성되는 배선이나 전극의 최상층에 ITO층을 갖는 구성에서도 마찬가지 작용효과를 발휘한다.
또 본 실시예에서는 Mo층(16)으로 순 몰리브덴을, Al층(14)으로 순 알루미늄을 이용하지만, 이에 한정되지 않고 각각 다른 금속이 소량 첨가되어도 본 발명의 효과를 얻을 수 있다. 첨가되는 금속의 종류 및 양은 전기특성(비저항 등)이나 패터닝성 등을 고려하여 적절하게 설정될 수 있다. 또한 본 실시예에서는 포지티브형 레지스트를 이용하여 수지층(18)을 형성하지만, 네가티브형 레지스트를 이용할 수도 있다. 그리고 별도 레지스트를 이용하여 콘택트 홀의 형성이나 파형 표면을 형성할 필요가 발생하지만, 비감광성의 절연재료를 이용하여 수지층을 형성해도 된다. 이들에 대한 것은 다음 제 2 실시예에 대해서도 마찬가지이다.
또한 Mo층(16) 결정입자의 성장방법은 바탕층 재료에 의존한다. 바탕층의 재료에 따라서 몰리브덴 결정입자가 명확한 주상결정으로 되지 않는 경우도 있지만, Mo층(16) 표면 결정입자의 최대입경이 60㎚ 이하라면 본 발명의 효과를 얻을 수 있다.
<제 2 실시예>
본 실시예에서는 Mo층(16)을 스퍼터링법으로 성막시키는 공정을 질소가스를 함유하는 분위기에서 실시함으로써, 비정질 몰리브덴으로 이루어지는 Mo층(16)을 형성한다. 비정질 몰리브덴으로 이루어지는 Mo층(16)을 형성하는 점 이외는, 제 1 실시예와 마찬가지이므로 여기서 그 상세한 설명은 생략한다.
비정질 몰리브덴으로 이루어지는 Mo층(16)은, 예를 들어 투입전력을 10㎾, 분위기 압력을 0.5㎩로 하고 막 두께가 50㎚의 Mo층을 퇴적하는 공정을, 유량 20sccm으로 질소(N2)가스를 보내면서 실행하는 것으로 형성할 수 있다. 비정질 몰리브덴으로 이루어지는 Mo층(16)의 표면을 광학현미경 또는 전자현미경으로 관찰하면, 제 1 실시예 구체예 1의 Mo층(16) 표면(입경 30㎚ 이하)보다 작은 구조밖에 관찰되지 않는다. 이는 비정질상이 수 원자단위로 결합이 이어진 구조를 가져 실질적으로 결정입자를 포함하지 않기 때문이다.
얻어진 Mo층(16)상에 제 1 실시예와 마찬가지로 하여 Al층(14)을 성막시키고, Al층(14)/Mo층(16)을 패터닝한 후, 레지스트 박리를 실시한다. 얻어진 Al층(15)에 핀 홀은 관찰되지 않고 반사율 저하도 확인되지 않는다. 이와 같이 하여 얻어진 반사전극(12)을 갖는 액정표시장치(100)는 제 1 실시예의 구체예 1과 마찬가지로 우수한 표시특성을 나타낸다. 또 상기 질소 분위기에서 퇴적된 Mo층(16)은 질소 원소를 다소 포함하지만, 전기저항의 저항에 따른 표시특성의 저하도 확인되지 않는다. 본 제 2 실시예의 Mo층(16)은 질소가스 유량을 20sccm으로 하여 성막시켰지만, 질소가스 유량은 이에 한정되지 않고 원하는 저항 이하의 Mo층(16)이 형성되는 범위 내에서 적절하게 조정될 수 있다.
상술한 제 1 및 제 2 실시예 중에서 이용한 성막조건은 본원 발명자가 사용한 스퍼터링 장치를 이용한 경우의 조건이며, 사용하는 스퍼터링 장치의 사양(예를 들어 챔버 용적 등) 등에 따라 바뀔 수 있는 것이고, 상기 수치에 한정되는 것이 아니다.
<제 3 실시예>
본 발명에 의한 제 3 실시예의 액정표시장치로서 TFT를 이용한 액티브 매트릭스형의 투과형 액정표시장치에 대하여 설명하기로 한다. 본 실시예에 의한 TFT기판(200a)의 모식적인 단면도를 도 8에 도시한다. TFT기판(200a)에 있어서, 신호선과 소스전극 및 드레인전극은 ITO층으로 형성된 투명도전층과, Mo층(16) 및 Al층(14)으로 순차 적층된 구조를 각각 갖는다.
여기서 본 실시예 및 제 4 실시예에서 디바이스의 한 구성요소로서, 패터닝된 후의 ITO층을 특히 투명도전층이라 한다. ITO층을 패터닝하여 소스전극 및 드레인전극을 형성할 때의 소스전극 쪽 투명도전층을 30s로 표기하고, 드레인전극 쪽 투명도전층을 30d로 표기한다. 투명도전층(30d) 중 Mo층(16) 및 Al층(14)으로 피복되지 않은 부분은 회소전극으로 기능한다. 소스전극 쪽의 투명도전층(30s)과 Mo층(16) 및 Al층(14)은 도 8의 지면에 대하여 수직방향으로 뻗어 신호선(소스 버스라인)을 형성한다.
도 8에 도시하는 TFT(126) 형성공정 중, 반도체층(34)의 형성공정까지는 제 1 실시예와 마찬가지이며, 제 1 실시예와 마찬가지의 성막공정과 포토리소그래피 공정, 에칭공정 및 레지스트 박리공정을 반복함으로써, 기판(10)상에 주사선과 게이트전극(22), 게이트 절연층(32), 반도체층(34), 소스 콘택트층(36s), 드레인 콘택트층(36d)을 각각 형성할 수 있다.
반도체층(34)이 형성된 기판(10)상에 스퍼터링 장치 등에 의하여 ITO층을 100㎚ 두께 정도 퇴적시킨다. 본 실시예의 구체예 3, 4 및 비교예 2로서, 제 1 실시예와 마찬가지 성막조건하, 표면입경이 30㎚ 이하(구체예 3), 60㎚ 이하(구체예 4), 및 90㎚ 이하(비교예 2)를 각각 갖는 Mo층(16)을 스퍼터링법으로 성막시킨다. 다음에 스퍼터링법 등으로 Mo층(16)상에 Al층(14)을 성막시킨다. 본 실시예의 구체예 3, 4 및 비교예 2에서는 제 1 실시예와 마찬가지 조건하에서 스퍼터링법에 의하여 100㎚ 두께 정도의 Al층(14)을 성막시킨다.
이하 TFT(126) 소스전극 쪽의 투명도전층(30s), Mo층(16) 및 Al층(14)의 패터닝에 대하여 도 9를 참조하면서 설명하기로 한다. 도 9의 (a)~(g)는 TFT(126) 소스전극 쪽의 투명도전층(30s), Mo층(16) 및 Al층(14)의 패터닝 공정을 설명하기 위한 모식적인 단면도이다. 여기서 소스전극 쪽의 투명도전층(30s)이 패터닝되기 전의 ITO층을 130으로 표기한다. 또 도 9 이후에 있어서 도 8에 기재된 기판(10)과 게이트전극(22) 및 반도체층(34)의 기재를 생략한다.
ITO층(130)과 Mo층(16) 및 Al층(14)이 순차 적층된 기판(도 9의 (a) 참조)상에 레지스트를 도포하고, 포토리소그래피 공정에 의하여 Mo층(16) 및 Al층(14)을 패터닝하기 위한 레지스트 패턴(이하 Al층/Mo층 패터닝용 레지스트 패턴이라고도 함)(150)을 형성한다(도 9의 (b) 참조). Al층/Mo층 패터닝용 레지스트 패턴(150)을 마스크로 하여 초산과 인산 및 질산을 물에 혼합한 혼합산을 에천트로 이용하여 레지스트 패턴(150)으로부터 노출된 Mo층(16) 및 Al층(14)을 일괄 제거한다(도 9의 (c) 참조). 그 후 알칼리계 박리액을 이용하여 레지스트 패턴(150)을 제거한다(도 9의 (d) 참조).
다음으로 얻어진 기판의 거의 전면에 레지스트를 도포하고, 포토리소그래피 공정으로 ITO층(130)을 패터닝하기 위한 레지스트 패턴(이하 ITO층 패터닝용 레지스트 패턴이라 함)(151)을 형성한다. 이 ITO층 패터닝용 레지스트 패턴(151)은 이미 패터닝된 Mo층(16) 및 Al층(14)의 에지부가 노출되지 않도록 Mo층(16) 및 Al층(14)을 피복한다(도 9의 (e) 참조). ITO층 패터닝용 레지스트 패턴(151)을 마스크로 하여 염화 제 2 철 및 염산 혼합액을 에천트로 하여 레지스트 패턴(151)으로부터 노출된 ITO층(130)을 제거한다(도 9의 (f) 참조). 그 후 알칼리계 박리액을 이용하여 레지스트 패턴(151)을 제거하여 투명도전층(30s), Mo층(16) 및 Al층(14)이 순차 적층된 구조를 갖는 소스전극을 형성한다(도 9의 (g) 참조).
여기서 도시하지는 않지만 소스전극의 형성과 함께 소스전극 쪽의 투명도전층(30s), Mo층(16) 및 Al층(14)이 순차 적층된 구조를 갖는 신호선(소스 버스라인)이 형성되고, 드레인전극 쪽의 투명도전층(30d), Mo층(16) 및 Al층(14)이 순차 적층된 구조를 갖는 드레인전극이 형성된다. 또 드레인전극 쪽의 투명도전층(30d) 중 Mo층(16) 및 Al층(14)이 제거된 부분이 회소영역으로 된다.
본 실시예에서는 Mo층(16)을 개재하고 Al층(14)이 투명도전층(30d)상에 형성되므로 투명도전층(30d)상의 Al층(14)을 제거하여 회소전극을 형성할 때, 에천트 또는 알칼리계 현상액이나 박리액에 의한 ITO와 알루미늄의 전식이 방지되어 투명도전층(30d)의 부분적 결락의 발생을 방지할 수 있다.
본 실시예의 패터닝공정에서는 ITO층 패터닝용 레지스트 패턴(151)이 Mo층(16) 및 Al층(14)의 에지부가 노출되지 않도록 Mo층(16) 및 Al층(14)을 피복하므로 ITO층(130)을 에칭할 때 Mo층(16) 및 Al층(14)이 에천트와 접촉하지 않는다. 따라서 Mo층(16) 및 Al층(14)의 에지부는 레지스트 패턴(151)의 에지부로부터 선 폭이 좁아지는 방향으로 과도하게 에칭되지 않는다.
이상의 패터닝 공정 후, 기판상에 패시베이션층(40)을 퇴적시키고 포토리소그래피 공정에 의한 패터닝을 실시하여 도 8에 도시된 TFT기판(200a)이 형성된다. 본 실시예의 구체예 3, 4 및 비교예 2에 의하여 얻어진 3 종류의 TFT기판을 이용하여 주지의 방법으로 투과형 TN형 액정표시장치(각 100패널)를 각각 제작한다. 각 구체예 및 비교예의 액정표시장치에 대하여 신호선 단선이 발생한 패널 수를 계산한다. 또 각 구체예 및 비교예의 액정표시장치에 대하여 전체 패널의 발광 수를 합하고 발광수를 백분율하여 1 패널 당 발광 수(개/패널)를 산출한다. 이들 결과를 다음의 표 3에 나타낸다.
표면 입경 신호선 단선발생 패널 수 발광 수
구체예 3 30㎚ 이하 2 0.03
구체예 4 60㎚ 이하 3 0.04
비교예 2 90㎚ 이하 24 1.5
비교예 2의 액정표시장치에 관하여 단선원인을 조사한 바, 19 패널에 관해서는 Al층의 핀 홀 확대가 원인이었다. 비교예 2의 신호선은 Mo층 표면입경이 90㎚ 이하이고 Mo층상에 형성된 Al층 중의 핀 홀의 수밀도가 높기 때문에, 에천트나 알칼리계 박리액 등에 의한 Al층 중 핀 홀의 확대에 기인하여 발생하는 Al층 및 Mo층 결락의 정도가 크고 단선이 발생하기 쉽다고 생각된다.
이에 반해 구체예 3 및 4에서는 Mo층(16)의 표면입경이 30㎚ 이하(구체예 3) 또는 60㎚ 이하(구체예 4)이고, Mo층(16)상에 형성된 Al층(14) 중의 핀 홀의 수밀도가 낮기 때문에, Al층(14) 중 핀 홀의 확대에 기인하는 Al층(14) 및 Mo층(16) 결락의 정도가 작고 단선이 발생하기 어렵다고 생각된다. 본 실시예에서는 알칼리계 박리액에 의한 레지스트 패턴(150 및 151) 제거를 2회 실시하므로 Al층(14)이 알칼리계 박리액과 접촉하는 시간이 길어져 Al층 중의 핀 홀 확대가 발생하기 쉬운 조건하에서 패터닝을 실시한다. 그럼에도 불구하고 본 실시예에 의하면 단선 발생이 쉽게 발생하지 않아 수율이 향상된다는 효과를 얻을 수 있다.
본 실시예의 구체예에서는 Mo층(16)의 표면 입경이 30㎚ 이하(구체예 3) 또는 60㎚ 이하(구체예 4)에 대하여 설명했지만, Mo층(16)으로 비정질 몰리브덴으로 이루어지는 Mo층을 이용하여도 되며, 또 제 1 실시예에서 설명한 적층구조의 Mo층을 이용해도 된다. 비정질 몰리브덴으로 이루어지는 Mo층이나 적층구조의 Mo층을 이용하여도 상기와 마찬가지 효과를 발휘한다. 본 실시예에서는 Mo층(16) 및 Al층(14)을 제거한 후 알칼리계 박리액을 이용하여 Al층/Mo층 패터닝용 레지스트 패턴(150)을 제거하지만(도 9의 (d) 참조), 레지스트 패턴(150)을 제거하지 않은 상태에서 ITO층 패터닝용 레지스트 패턴(151) 형성과 ITO층(130)의 에칭을 순차 실시한 후 양 레지스트 패턴(150 및 151)을 일괄 제거하는 것도 가능하다.
<제 4 실시예>
본 실시예의 액정표시장치는 제 3 실시예의 장치와 같지만, 투명도전층(30s, 및 30d)과 Mo층(16) 및 Al층(14)의 패터닝 공정이 제 3 실시예와는 달리 ITO층(130)을 패터닝한 후의 투명도전층(30s, 및 30d)상에 Al층/Mo층의 2층을 퇴적시켜 Al층/Mo층의 패터닝을 실시한다. 이하 도 10을 참조하면서 본 실시예에 의한 패터닝 공정을 설명하는데, ITO층(130)을 퇴적시키는 공정까지는 제 3 실시예와 마찬가지이므로 ITO층(130)을 퇴적시키는 공정까지에 대해서는 설명을 생략한다.
도 10의 (a)~(f)는 TFT(126) 소스전극 쪽의 투명도전층(30s)과 Mo층(16) 및 Al층(14)의 패터닝 공정의 예를 설명하기 위한 모식적인 단면도이다. 우선 기판 거의 전면에 레지스트를 도포하고 포토리소그래피 공정에 의하여 ITO층 패터닝용 레지스트 패턴(151)을 형성한다(도 10의 (b) 참조). 레지스트 패턴(151)을 마스크로 하여 염화제2철 및 염산의 혼합액을 에천트로 이용하여 레지스트 패턴(151)으로부터 노출된 ITO층(130)을 제거한다. 그 후 알칼리계 박리액을 이용하여 레지스트 패턴(151)을 제거한다(도 10의 (c) 참조).
다음에 Mo층(16) 및 Al층(14)을 스퍼터링법으로 순차 성막한다(도 10의 (d) 참조). 기판 상에 레지스트를 도포하여 포토리소그래피 공정에 의하여 Al층/Mo층 패터닝용 레지스트 패턴(150)을 형성한다(도 10의 (e) 참조). 레지스트 패턴(150)을 마스크로 하고 초산과 인산 및 질산을 물과 혼합한 혼합산을 에천트로 이용하여 레지스트 패턴(150)으로부터 노출된 Mo층(16) 및 Al층(14)을 일괄 제거한다. 이 때 투명도전층(30s)을 구성하는 ITO는 상기 혼합산에 대하여 용해되기 어려우므로, 투명도전층(30s) 선폭의 협소 또는 단선이 발생할 가능성은 낮다. Mo층(16) 및 Al층(14)을 패터닝한 후 알칼리계 박리액을 이용하여 레지스트 패턴(150)을 제거한다(도 10의 (f) 참조).
제 3 실시예와 마찬가지로 본 실시예의 구체예에 의하여 얻어진 TFT기판을 이용하여 투과형의 TN형 액정표시장치를 제작한다. 제작된 액정표시장치에 대하여 제 3 실시예와 마찬가지로 신호선 단선이 발생한 패널 수, 1 패널당 발광 수를 구한 바, 제 3 실시예와 같은 결과가 나왔다.
본 실시예에서도 제 3 실시예와 마찬가지로 Mo층(16)의 표면 입경이 60㎚ 이하이고 Mo층(16) 상에 형성된 Al층(14) 중 핀 홀의 수밀도가 낮으므로, Al층(14) 중 핀 홀의 확대에 의한 Al층(14) 및 Mo층(16) 결락의 정도가 작고 단선이 쉽게 발생하기 어렵다고 생각된다. 본 실시예에서는 알칼리계 박리액에 의한 레지스트 패턴(150 및 151)의 제거를 2회 실시하므로 Al층(14)이 알칼리계 박리액과 접촉하는 시간이 길어져 Al층 중 핀 홀의 확대가 발생하기 쉬운 조건하에서 패터닝이 실시된다. 그럼에도 불구하고 본 실시예에 의하면 단선이 발생하기 어려워 수율이 향상된다는 효과를 얻을 수 있다.
제 3 및 제 4 실시예에서는 ITO층(130)과 Al층(14)/Mo층(16)을 각각 별도의 포토리소그래피 공정 및 에칭공정으로 패터닝하지만, ITO층(130)과 Al층(14)/Mo층(16)을 별도 패터닝하는 것은 본 발명의 액정표시장치의 제조방법에 있어서 필요불가결한 사항은 아니다. 예를 들어 제 3 실시예에서 Al층/Mo층 패터닝용 레지스트 패턴(150)을 형성한 후, 초산과 인산 및 질산을 물과 혼합한 혼합액에 의한 에칭을 실시하여 레지스트 패턴(150)을 박리시킬 필요 없이 염화제2철 및 염산 혼합액에 의한 에칭을 실시해도 된다.
그러나 염화제2철 및 염산 혼합액에 침적시켰을 때, 알루미늄 및 몰리브덴은 ITO보다 빠른(특히 몰리브덴은 매우 빠르게) 속도로 용해되므로, Al층(14)/Mo층(16)의 사이드에칭이 ITO층(130)보다 심해져 도 11에 도시한 바와 같이 Al층(14)/Mo층(16)의 에지부가 현저하게 후퇴할 우려가 있다. 따라서 Al층/Mo층의 협소화에 따라 소스-드레인의 간격, 버스라인 등의 선폭을 제어하기 어려워진다.
제 3 및 제 4 실시예에 의하면 ITO층 패터닝용 레지스트 패턴(151)에 의하여 Al층(14) 및 Mo층(16)이 피복되거나 또는 ITO층(130)의 에칭 후에 Al층(14)/Mo층(16)이 형성되므로, Al층(14)/Mo층(16)이 염화제2철 및 염산 혼합액과 접촉하지 않는다. 따라서 제 3 및 제 4 실시예에 의하면 소스-드레인의 간격, 버스라인 등의 선폭을 제어하기 쉬워진다.
상기한 제 1 및 제 2 실시예에서는 반사형 액정표시장치를 예로 본 발명에 의한 실시예를 설명했지만, 본 발명은 이에 한정되지 않고 투과반사 양용형 액정표시장치(일특개평 11-101992호 공보 참조)와 같이 회소전극 일부가 반사전극(반사층)인 경우에도 적용할 수 있다. 또 본 발명의 액정표시장치는 예시한 TFT를 이용한 액티브 매트릭스형 액정표시장치에 한정되지 않고 MIM소자를 이용한 액티브 매트릭스형 액정표시장치나 단순 매트릭스형 액정표시장치에 적용하여도 된다. 또한 표시모드도 예시하는 TN모드에 한정되지 않고 반사광을 이용한 표시가 가능한 주지의 표시모드(예를 들어 게스트-호스트 모드와 같은 광 흡수 모드, 고분자 분산형 액정표시장치와 같은 광 산란 모드, STN모드와 같은 ECB모드, 강유전성 액정모드 등)를 넓게 이용할 수 있다.
상기한 제 3 및 제 4 실시예에서는 신호선과 소스전극 및 드레인전극 모두가 ITO층으로 형성된 투명도전층, Mo층 및 Al층이 순차 적층된 구조를 갖는 경우에 대하여 설명했지만, 본 발명에 있어서는 신호선과 소스전극 및 드레인전극 중 적어도 1개가 Al층/Mo층/투명도전층의 3층 구조를 가지면 된다. 또 제 3 및 제 4 실시예에서는 회소전극이 게이트 절연층 상에 형성된 투과형 액정표시장치에 대하여 설명했지만, 본 발명은 이에 한정되지 않고 TFT를 피복하는 투명한 유기절연층이 게이트 절연층 상에 형성되고 이 유기절연층 상에 회소전극이 형성된 고개구율 구조의 투과형 액정표시장치에 응용할 수도 있다.
본 발명의 배선 전극기판은 액정표시장치 이외의 표시장치, 예를 들어 유기EL을 이용한 표시장치 등에 적용할 수 있으며, 또 태양전지 등에도 적용할 수 있다. 유기EL을 이용한 표시장치 및 태양전지에 있어서 광 제어 및 이용에 관한 전극으로서, ITO로 형성된 투명도전층이 이용되며 또 투명도전층의 전기전도도를 보조하기 위하여 알루미늄 또는 알루미늄 합금층이 투명도전층상의 일부 영역에 퇴적된다. 본 발명의 배선 전극기판에 의하면 기판 상에 형성된 다층 구조의 배선 또는 전극의 Al층 폭이 지나치게 좁아지거나 Al층의 단선이 발생하는 것을 억제 방지할 수 있다. 따라서 본 발명의 배선 전극기판을 유기EL을 이용한 표시장치나 태양전지 등에 이용함으로써, 배선 또는 전극의 전기 전도도의 저하를 억제 방지하여 불량품 발생을 억제할 수 있다.
본 발명에 의하면 Mo층상에 형성된 Al층에 핀 홀이 발생하는 것이 억제 방지되므로, Al층 중의 핀 홀에 기인하는 Al층 결락 발생이 억제 방지된다. 따라서 반사층으로서 기능하는 Al층이 제조 프로세스에 있어서 결락되는 것을 억제 방지할 수 있으므로 설계대로의 반사특성을 갖는 액정표시장치를 제조할 수 있다.
또 Al층/Mo층/투명도전층의 3층 구조를 갖는 배선 또는 전극의 전기 전도도의 저하 또는 단선 발생을 억제 방지할 수 있으므로 불량품 발생을 억제하여 수율이 향상한다는 효과를 발휘한다.
더욱이 ITO층상에 일시적으로 형성된 Al층을 제거할 경우에도 본 발명에 의한 Al층/Mo층의 2층 구조를 적용함으로써, ITO와 알루미늄의 전식에 기인하는 ITO층 결락을 방지할 수 있다. 따라서 단자전극 최상층의 ITO층상에 일시적으로 퇴적된 Al층을 박리시킬 때 발생할 수 있는 ITO층 결락의 발생이 억제 방지되어 신뢰성 높은 단자전극을 형성할 수 있다.
도 1은 본 발명에 의한 제 1 실시예의 액정표시장치(100)를 모식적으로 나타낸 도면으로, (a)는 단면도, (b)는 평면도.
도 2는 제 1 실시예의 액정표시장치(100)의 반사전극기판(100a)을 모식적으로 나타낸 도면으로, (a)는 평면도, (b)는 단면도.
도 3의 (a)~(c)는 제 1 실시예의 액정표시장치(100) 반사전극기판(100a)의 제조 프로세스의 모식적인 단면도.
도 4의 (a) 및 (b)는 제 1 실시예의 액정표시장치(100) 제조에 이용되는 포토마스크의 예를 나타내는 모식도.
도 5는 제 1 실시예에서 형성되는 Mo층(16)의 현미경 관찰결과를 모식적으로 나타낸 도면.
도 6은 제 1 실시예의 액정표시장치(100)의 주사선 단자 전극(22T)의 모식적 단면도.
도 7의 (a)~(c)는 제 1 실시예의 액정표시장치(100) 주사선 단자 전극(22T)의 제조 프로세스를 모식적으로 나타낸 단면도.
도 8은 제 3 실시예에 의한 TFT기판(200a)을 모식적으로 나타낸 단면도.
도 9의 (a)~(g)는 제 3 실시예에 의한 TFT(126) 소스 전극쪽의 투명도전층(30s), Mo층(16) 및 Al층(14)의 패터닝 공정을 설명하기 위한 모식적 단면도.
도 10의 (a)~(f)는 제 4 실시예에 의한 TFT(126) 소스 전극쪽의 투명도전층(30s), Mo층(16) 및 Al층(14) 패터닝 공정의 다른 예를 설명하기 위한 모식적 단면도.
도 11은 다른 실시예에 의한 TFT(126) 소스 전극쪽의 투명도전층(30s), Mo층(16) 및 Al층(14)의 에칭 후 상태를 나타내는 모식적 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 50 : 기판(유리기판)
10A : 표시영역
10T : 단자영역
12 : 반사전극
14 : Al층
16 : Mo층
18 : 수지층
18a, 40a : 콘택트홀
22 : 주사선(게이트 버스 라인), 게이트 전극
22T : 주사선 단자 전극
24 : 신호선(소스 버스 라인)
26, 126 : TFT
30s, 30d, 30T : 전극(ITO층)
32 : 게이트 절연층
32a : 개구부
34 : 반도체층
36s, 36d : 콘택트층
38s, 38d : 전극(탄탈층)
40 : 패시베이션층
52 : 대향전극(투면전극)
60 : 액정층
62 : 실 부
72 : λ/4판
74 : 편광판
80a, 80b : 포토마스크
82a, 82b : 차광부
84a, 84b : 투광부
100 : 액정표시장치
100a : 반사전극기판
130 : ITO층
200a : TFT기판

Claims (21)

  1. 한 쌍의 기판과, 상기 한 쌍의 기판 사이에 형성된 액정층과, 상기 액정층을 개재하고 서로 대향하는 복수의 전극 쌍을 구비하며, 상기 복수 전극 쌍 각각의 한쪽 전극은 반사전극으로서 반사모드로 표시를 행하는 액정표시장치로서,
    상기 반사전극은 Mo을 포함하는 제 1 금속층과, 상기 제 1 금속층상에 형성되며 Al을 포함하는 제 2 금속층을 구비하고, 상기 제 1 금속층은 표면 결정입자의 최대 입경이 60㎚ 이하인 결정층, 또는 어모르퍼스(비정질)층인 액정표시장치.
  2. 제 1항에 있어서,
    상기 제 1 금속층은 Mo으로 형성되는 액정표시장치.
  3. 제 1항에 있어서,
    상기 반사전극의 일부는 ITO로 형성된 투명도전층상에 형성되는 액정표시장치.
  4. 한 쌍의 기판과, 상기 한 쌍의 기판 사이에 형성된 액정층과, 상기 액정층을 개재하고 서로 대향하는 복수의 전극 쌍을 구비하며, 상기 복수 전극 쌍 각각의 한쪽 전극은 반사전극으로서 반사모드로 표시를 행하는 액정표시장치의 제조방법에 있어서, 상기 반사전극을 형성하는 공정은,
    몰리브덴을 포함하고 또 표면 결정입자의 최대 입경이 60㎚ 이하인 결정층, 또는 비정질층인 제 1 금속층을 기판상에 퇴적시키는 공정과,
    상기 제 1 금속층상에 알루미늄을 포함하는 제 2 금속층을 퇴적시키는 공정과,
    상기 제 1 및 제 2 금속층을 패터닝하는 공정을 포함하는 액정표시장치의 제조방법.
  5. 제 4항에 있어서,
    상기 제 1 금속층은 몰리브덴으로 형성되는 액정표시장치의 제조방법.
  6. 제 4항에 있어서,
    상기 제 1 금속층을 형성하는 공정은 비정질층을 형성하는 공정이며, 질소가스를 포함하는 분위기 중에서 실행되는 액정표시장치의 제조방법.
  7. 제 4항에 있어서,
    상기 제 1 금속층 형성공정 전에, 상기 기판상에 ITO로 이루어지는 투명도전층을 형성하는 공정을 추가로 포함하며,
    상기 제 1 금속층의 적어도 일부는 상기 투명도전층상에 형성되는 액정표시장치의 제조방법.
  8. 제 4항에 있어서,
    상기 제 2 금속층에 형성된 핀 홀의 밀도가 20개/10000㎛2 이하인 액정표시장치의 제조방법.
  9. 제 4항에 있어서,
    상기 패터닝 공정은,
    상기 제 1 및 제 2 금속층상에 레지스트층을 형성하는 공정과,
    상기 레지스트층을 노광하는 공정과,
    상기 노광된 레지스트층을 알칼리계 현상액을 이용하여 현상함으로써 소정의 패턴을 갖는 레지스트 패턴을 형성하는 공정과,
    상기 레지스트 패턴을 마스크로 하여 상기 제 1 및 제 2 금속층을 패터닝하는 공정과,
    상기 레지스트 패턴을 알칼리계 박리액을 이용하여 제거하는 공정을 포함하는 액정표시장치의 제조방법.
  10. 제 4항에 있어서,
    상기 패터닝 공정은 상기 제 1 및 제 2 금속층의 적어도 한쪽을 에칭하는 공정을 포함하는 액정표시장치의 제조방법.
  11. 제 4항에 있어서,
    상기 패터닝 공정은 상기 제 1 및 제 2 금속층을 공통 에칭액을 이용하여 습식 에칭하는 공정을 포함하는 액정표시장치의 제조방법.
  12. 한 쌍의 기판과, 상기 한 쌍의 기판 사이에 형성된 액정층과, 상기 한 쌍의 기판 중 적어도 한쪽 기판에 형성된 ITO로 이루어지는 투명도전층을 구비하는 액정표시장치의 제조방법으로서,
    상기 적어도 한쪽 기판상에 ITO층을 퇴적시켜 상기 ITO층을 패터닝하는 공정을 포함하여 투명도전층을 형성하는 공정과,
    몰리브덴을 포함하고 또 표면 결정입자의 최대 입경이 60㎚ 이하인 결정층 또는 비정질층인 제 1 금속층을 상기 ITO층상 또는 상기 투명도전층상에 퇴적시키는 공정과,
    상기 제 1 금속층상에 알루미늄을 포함하는 제 2 금속층을 퇴적시키는 공정과,
    상기 제 1 및 제 2 금속층을 패터닝하는 공정을 포함하는 액정표시장치의 제조방법.
  13. 제 12항에 있어서,
    상기 투명도전층이, 표시영역 내의 배선에 접속된 단자전극의 최상층에 형성되는 액정표시장치의 제조방법.
  14. 제 12항에 있어서,
    상기 액정표시장치가 TFT 액티브 매트릭스형 액정표시장치이며, 신호선과 소스전극 및 드레인전극 중 적어도 하나는 상기 투명도전층과 상기 제 1 금속층 및 상기 제 2 금속층이 순차 적층된 구조를 갖는 액정표시장치의 제조방법.
  15. 제 12항에 있어서,
    상기 ITO층상에 레지스트 패턴을 형성하여 상기 레지스트 패턴을 마스크로 하여 상기 ITO층을 습식 에칭으로 패터닝하는 공정과,
    상기 제 1 및 제 2 금속층상에 새로운 레지스트 패턴을 형성하여 상기 새로운 레지스트 패턴을 마스크로 상기 제 1 및 제 2 금속층을 습식 에칭에 의하여 패터닝하는 공정이 별도 실행되는 액정표시장치의 제조방법.
  16. ITO로 이루어지는 투명도전층을 포함하는 다층구조의 배선 또는 전극을 기판상에 갖는 배선기판에 있어서,
    상기 배선 또는 전극은 상기 투명도전층상에 형성된 몰리브덴을 포함하는 제 1 금속층과, 상기 제 1 금속층상에 형성되고, 알루미늄을 포함하는 제 2 금속층을 구비하며, 상기 제 1 금속층은 표면 결정입자의 최대 입경이 60㎚ 이하인 결정층 또는 비정질층인 배선기판.
  17. ITO로 이루어지는 투명도전층을 포함하는 다층구조의 배선 또는 전극을 기판상에 갖는 배선기판의 제조방법에 있어서,
    상기 기판상에 ITO층을 퇴적시키고 상기 ITO층을 패터닝하는 공정을 포함하는 투명도전층을 형성하는 공정과,
    몰리브덴을 포함하고 또 표면 결정입자의 최대입경이 60㎚ 이하인 결정층 또는 비정질층인 제 1 금속층을 상기 ITO층상 또는 상기 투명도전층상에 퇴적시키는 공정과,
    상기 제 1 금속층상에 알루미늄을 포함하는 제 2 금속층을 퇴적시키는 공정과,
    상기 제 1 및 제 2 금속층을 패터닝하는 공정을 포함하는 배선기판의 제조방법.
  18. 제 17항에 있어서,
    상기 ITO층상에 레지스트 패턴을 형성하고 상기 레지스트 패턴을 마스크로 하여 상기 ITO층을 습식 에칭으로 패터닝하는 공정과,
    상기 제 1 및 제 2 금속층상에 새로운 레지스트 패턴을 형성하고 상기 새로운 레지스트 패턴을 마스크로 하여 상기 제 1 및 제 2 금속층을 습식 에칭으로 패터닝하는 공정이 별도로 실행되는 배선기판의 제조방법.
  19. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 금속층은 표면 결정 입자의 최대 입경이 30nm 이하인 액정표시장치.
  20. 한 쌍의 기판과, 상기 한 쌍의 기판 사이에 형성된 액정층과, 상기 액정층을 개재하고 서로 대향하는 복수의 전극 쌍을 구비하며, 상기 복수 전극 쌍 각각의 한쪽 전극은 반사전극으로서 반사모드로 표시를 행하는 액정표시장치로서,
    상기 반사전극은 Mo을 포함하는 제 1 금속층과, 상기 제 1 금속층상에 형성되며 Al을 포함하는 제 2 금속층을 구비하고, 상기 제 2 금속층에 형성된 핀홀의 밀도가 20개/10000㎛2 이하인 액정 표시 장치.
  21. 제20항에 있어서,
    상기 제 2 금속층에 형성된 핀홀의 밀도가 10개/10000㎛2 이하인 액정 표시 장치.
KR10-2001-0003719A 2000-01-26 2001-01-26 액정표시장치, 배선기판 및 이들의 제조방법 KR100476611B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000016680 2000-01-26
JP2000-016680 2000-01-26
JP2000-380526 2000-12-14
JP2000380526A JP3670577B2 (ja) 2000-01-26 2000-12-14 液晶表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20010078076A KR20010078076A (ko) 2001-08-20
KR100476611B1 true KR100476611B1 (ko) 2005-03-17

Family

ID=26584163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0003719A KR100476611B1 (ko) 2000-01-26 2001-01-26 액정표시장치, 배선기판 및 이들의 제조방법

Country Status (5)

Country Link
US (1) US6509942B2 (ko)
JP (1) JP3670577B2 (ko)
KR (1) KR100476611B1 (ko)
CN (1) CN1164970C (ko)
TW (1) TW594356B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001061403A1 (fr) * 2000-02-16 2001-08-23 Matsushita Electric Industrial Co., Ltd. Corps moule, panneau reflechissant, afficheur reflectif et procede pour produire un panneau reflechissant
JP3384398B2 (ja) * 2000-05-25 2003-03-10 セイコーエプソン株式会社 液晶装置、その製造方法および電子機器
KR100766493B1 (ko) * 2001-02-12 2007-10-15 삼성전자주식회사 박막트랜지스터 액정표시장치
KR100476050B1 (ko) * 2001-09-01 2005-03-10 비오이 하이디스 테크놀로지 주식회사 반사형 액정표시장치 및 그의 제조방법
JP4368096B2 (ja) * 2001-10-02 2009-11-18 シャープ株式会社 液晶表示装置
KR100572824B1 (ko) * 2001-11-15 2006-04-25 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
TWI296062B (en) * 2001-12-28 2008-04-21 Sanyo Electric Co Liquid crystal display device
JP3953320B2 (ja) * 2001-12-28 2007-08-08 三洋電機株式会社 表示装置及びその製造方法
JP3995476B2 (ja) * 2001-12-28 2007-10-24 三洋電機株式会社 表示装置及びその製造方法
KR100462376B1 (ko) * 2001-12-31 2004-12-17 비오이 하이디스 테크놀로지 주식회사 반사형 액정표시장치 및 그 제조방법
TWI230304B (en) * 2002-03-04 2005-04-01 Sanyo Electric Co Display device with reflecting layer
TW200402756A (en) * 2002-03-19 2004-02-16 Koninkl Philips Electronics Nv Manufacturing method of semiconductor device, semiconductor device and liquid crystal display apparatus
JP4060125B2 (ja) * 2002-05-30 2008-03-12 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
KR100965175B1 (ko) * 2002-12-06 2010-06-24 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는액정표시장치
KR100770472B1 (ko) * 2003-03-27 2007-10-26 비오이 하이디스 테크놀로지 주식회사 액정표시소자용 어레이기판의 제조방법
JP2005216705A (ja) * 2004-01-30 2005-08-11 Toppan Printing Co Ltd 有機ｅｌ表示素子およびその製造方法
KR101000451B1 (ko) * 2004-02-05 2010-12-13 삼성전자주식회사 Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판
KR100615222B1 (ko) * 2004-06-17 2006-08-25 삼성에스디아이 주식회사 전계 발광 디스플레이 장치 및 이의 제조 방법
JP2006301089A (ja) * 2005-04-18 2006-11-02 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置およびその製造方法
JP5162952B2 (ja) * 2007-04-26 2013-03-13 日本電気株式会社 液晶表示装置用反射板の製造方法、液晶表示装置及び液晶表示装置用アレイ基板
EP2424334B1 (en) * 2009-04-24 2013-10-16 Panasonic Corporation Method for manufacturing an organic EL display
JP6078438B2 (ja) * 2013-08-30 2017-02-08 株式会社Kelk 熱電発電モジュール
US10410934B2 (en) * 2017-12-07 2019-09-10 Micron Technology, Inc. Apparatuses having an interconnect extending from an upper conductive structure, through a hole in another conductive structure, and to an underlying structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323371A (ja) * 1992-05-20 1993-12-07 Sharp Corp 反射型液晶表示装置およびその製造方法
JPH08179252A (ja) * 1994-12-22 1996-07-12 Hitachi Ltd 液晶パネル及びその製造方法
KR19990023344A (ko) * 1997-08-04 1999-03-25 모리시다 요이치 반사형 액정 표시장치
JPH11242240A (ja) * 1998-02-25 1999-09-07 Matsushita Electric Ind Co Ltd アクティブマトリックス基板及びそれを用いた液晶表示装置
JP2000047201A (ja) * 1998-07-31 2000-02-18 Sanyo Electric Co Ltd 反射型液晶表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2673460B2 (ja) * 1990-02-26 1997-11-05 キヤノン株式会社 液晶表示素子
DE69432229T2 (de) * 1993-10-04 2003-09-25 3M Innovative Properties Co Vernetztes acrylatbeschichtungsmaterial zur herstellung von kondensatordielektrika und sauerstoffbarrieren
JPH10133216A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP3413000B2 (ja) * 1996-01-25 2003-06-03 株式会社東芝 アクティブマトリックス液晶パネル
US6195140B1 (en) * 1997-07-28 2001-02-27 Sharp Kabushiki Kaisha Liquid crystal display in which at least one pixel includes both a transmissive region and a reflective region
US6184960B1 (en) * 1998-01-30 2001-02-06 Sharp Kabushiki Kaisha Method of making a reflective type LCD including providing a protective metal film over a connecting electrode during at least one portion of the manufacturing process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323371A (ja) * 1992-05-20 1993-12-07 Sharp Corp 反射型液晶表示装置およびその製造方法
JPH08179252A (ja) * 1994-12-22 1996-07-12 Hitachi Ltd 液晶パネル及びその製造方法
KR19990023344A (ko) * 1997-08-04 1999-03-25 모리시다 요이치 반사형 액정 표시장치
JPH11242240A (ja) * 1998-02-25 1999-09-07 Matsushita Electric Ind Co Ltd アクティブマトリックス基板及びそれを用いた液晶表示装置
JP2000047201A (ja) * 1998-07-31 2000-02-18 Sanyo Electric Co Ltd 反射型液晶表示装置

Also Published As

Publication number Publication date
TW594356B (en) 2004-06-21
JP2001281701A (ja) 2001-10-10
CN1164970C (zh) 2004-09-01
US6509942B2 (en) 2003-01-21
KR20010078076A (ko) 2001-08-20
JP3670577B2 (ja) 2005-07-13
US20010015781A1 (en) 2001-08-23
CN1307248A (zh) 2001-08-08

Similar Documents

Publication Publication Date Title
KR100476611B1 (ko) 액정표시장치, 배선기판 및 이들의 제조방법
US5760854A (en) Liquid crystal display apparatus
JP3431856B2 (ja) 液晶表示装置の製造方法
US7986387B2 (en) Transflective liquid crystal display device and method of fabricating the same
US7833813B2 (en) Thin film transistor array panel and method of manufacturing the same
US8845343B2 (en) Array substrate for reflective type or transflective type liquid crystal display device
US7029727B1 (en) Patterned substrate and liquid crystal display provided therewith
KR20020000921A (ko) 액정표시장치용 어레이기판과 그 제조방법
JP4802462B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JPH11281992A (ja) 液晶表示装置及びその製造方法
KR100802457B1 (ko) 액정표시장치 및 그 제조 방법
US8634036B2 (en) Transflective liquid crystal display device with barrier metal layer between ohmic-contact layer and source/drain electrode patterns and fabrication method thereof
KR101201310B1 (ko) 반투과형 액정표시소자의 제조방법
US20070188682A1 (en) Method for manufacturing a display device
KR20110056962A (ko) 박막 트랜지스터 기판의 제조방법
JP2005301255A (ja) 液晶表示装置、配線基板およびこれらの製造方法
JP4354205B2 (ja) 液晶表示装置及びその製造方法
KR20070072113A (ko) 액정표시소자 및 그 제조방법
JP2010032765A (ja) Ｔｆｔアレイ基板およびそれを用いた液晶表示装置
KR100417917B1 (ko) 반사투과형 액정표시장치 및 그의 제조방법
KR20080004898A (ko) 반투과형 프린지 필드 스위칭 모드 액정표시장치의어레이기판 및 그 제조방법
JPH11249127A (ja) 液晶表示装置の製造方法
KR100451849B1 (ko) 액정 표시 장치용 어레이 기판의 제조 방법
JP2001305575A (ja) 薄膜トランジスタアレイ基板の製造方法、薄膜トランジスタアレイ基板および液晶表示装置
KR20070072115A (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee