KR100476392B1 - 강유전체 커패시터의 구조 및 그 제조방법 - Google Patents

Abstract

본 발명은 산화방지금속층으로 덮인 텅스텐패드와 커패시터 절연 스페이서를 이용한 일련의 공정을 통해 집적도와 공정 안정성을 향상시킨 새로운 구조의 강유전체 메모리소자 구조와 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 도전성 불순물영역;상기 도전성 불순물상에 구비된 텅스텐 패드; 상기 텅스텐 패드와 상기 도전성 불순물영역을 연결하기 위한 콘택플러그; 상기 텅스텐 패드의 상부에 적층되어 구비된 캐패시터용 하부전극과 강유전체막; 상기 하부전극 및 상기 강유전체의 측벽과 상기 텅스텐 패드의 상면중 소정부분에 접하도록 배치된 절연막 스페이서; 및 상기 강유전체막상단에 배치되되, 상기 절연막 스페이서의 굴곡면을 따라 상기 텅스텐 패드까지 접하도록 연장된 상부전극용 도전체막을 구비하는 강유전체 메모리소자 구조를 제공한다.

Description

강유전체 커패시터의 구조 및 그 제조방법{Ferroelectrics capacitor structure and method for fabricating the same}

본 발명은 강유전체 메모리소자의 구조와 그 제조방법에 관한 것으로, 특히 별도의 상부전극 형성공정없이 커패시터와 소오스/드레인영역을 연결하여 공정을 단순화시킬 수 있는 강유전체 메모리소자의 구조 및 그 제조방법에 관한 것이다.

높은 유전상수와 비휘발성 특성을 갖는 강유전체(ferroelectrics) 물질을 이용하여 반도체 메모리소자를 제작하려는 연구가 최근 많이 진행되고 있다. 그러나 현재까지는 강유전체 물질에 대한 공정기술이 덜 성숙되어 현재는 집적도 향상을 위해 노력중에 있다. 특히, 높은 집적도를 위해 필수적인 커패시터 플러그 구조를 적용하는데 있어서 많은 기술적 난제들이 있고, 공정도 복잡한 상황이다.

도1은 현재 연구 개발중인 강유전체 메모리소자의 구조를 나타낸 것이다. 액티브영역에 트랜지스터를 형성하고, 주변의 필드지역위에 커패시터를 형성하는 방식을 취하고 있다. 이는 DRAM 개발 초기에 사용하였던 구조와 유사하다. 이 구조는 다른 소자의 개발에서 검증된 공정을 적용하기 때문에 안정적인 특성을 기대할 수 있다. 반면에 커패시터 상부전극과 소오스/드레인 영역을 연결함에 있어서 금속배선을 이용하기 때문에 공정수가 증가하고 셀 단위면적이 증가하는 단점이 있다. 따라서 고집적도의 소자 구현과 양산을 위한 비용 감소를 위해서는 새로운 구조의 적용이 필요하다.

본 발명은 상기 문제점을 해결하기 위한 것으로써, 산화방지금속층으로 덮인 텅스텐패드와 커패시터 절연 스페이서를 이용한 일련의 공정을 통해 집적도와 공정 안정성을 향상시킨 새로운 구조의 강유전체 메모리소자 구조와 그 제조방법을 제공하는데 목적이 있다.

상기 목적을 달성하기 위한 본 발명은 도전성 불순물영역;상기 도전성 불순물상에 구비된 텅스텐 패드; 상기 텅스텐 패드와 상기 도전성 불순물영역을 연결하기 위한 콘택플러그; 상기 텅스텐 패드의 상부에 적층되어 구비된 캐패시터용 하부전극과 강유전체막; 상기 하부전극 및 상기 강유전체의 측벽과 상기 텅스텐 패드의 상면중 소정부분에 접하도록 배치된 절연막 스페이서; 및 상기 강유전체막상단에 배치되되, 상기 절연막 스페이서의 굴곡면을 따라 상기 텅스텐 패드까지 접하도록 연장된 상부전극용 도전체막을 구비하는 강유전체 메모리소자 구조를 제공한다.본 발명은 기판에 도전성 불순물을 형성하는 단계; 상기 도전성 불순물상에 제1 절연막을 형성하는 단계; 상기 제1 절연막을 관통하여 상기 도전성 불순물상에 접속되는 콘택플러그를 형성하는 단계; 상기 콘택플러그상에 텅스텐 패드를 형성하는 단계; 상기 텅스텐 패드상에 제2 절연막을 형성하는 단계; 상기 텅스테 패드와 완전히 교차되지 않는 상태로, 상기 제2 절연막상에 캐패시터의 하부전극/강유전체막을 형성하는 단계; 상기 제2 절연막을 선택적으로 제거하여 상기 텅스텐 패드의 소정 상단면을 노출시키는 단계; 상기 노출된 텅스텐 패드 상단면이 위치한 쪽의 상기 캐패시터의 하부전극/강유전체막의 측멱에 측벽 스페이서를 형성하는 단계; 및 상기 캐패시터의 강유전체막상에 형성하되, 상기 측벽스페이서의 굴곡면을 따라 상기 텅스텐 패드의 상단면까지 접하도록 연장된 형태의 상부전극용 전도막을 형성하는 단계를 포함하는 강유전체 메모리소자 제조방법을 제공한다.

삭제

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도2에 본 발명에 의한 강유전체 커패시터 메모리소자의 대략적인 구조를 나타내었다.

본 발명은 상부전극(15) 형성을 강유전체 커패시터 형성공정에 포함시키지 않고, 강유전체 커패시터 형성후에 커패시터 절연막 스페이서를 형성한 다음 텅스텐 패드(7)와 강유전체 커패시터의 상부전극(15)을 한번에 백금으로 연결시키는 구조를 제안한다. 이와 같이 하면 상부전극을 먼저 형성한 후 금속배선으로 연결시키는 방법에 비해 단위공정의 수가 줄어들게 되고 강유전체 커패시터에 대한 플라즈마 식각공정의 수가 줄어 들게 되므로 플라즈마에 의한 강유전체 커패시터의 열화도 줄일 수 있게 된다.

본 발명의 커패시터 구조는 비트라인으로 사용되는 텅스텐을 이용하여 패드(7)를 먼저 형성하고, 커패시터 상부전극 형성공정에서 상부전극을 직접 텅스텐 패드와 연결시킨다. 이렇게 제작할 경우, 아직 공정이 성숙되지 않은 플러그를 사용하지 않고서도 기존의 구조에 비해 획기적으로 집적도를 향상시킬 수 있다.

도3a 내지 도3f에 본 발명에 의한 강유전체 메모리소자의 제조방법을 공정순서에 따라 단면도로 도시하였다.

먼저, 도3a에 나타낸 바와 같이 필드산화막(1)과, 소오스/드레인 및 워드라인(3) 등을 기판 소정영역에 형성한 후, 절연층을 형성하고 이를 선택적으로 식각한 다음, 텅스텐을 증착하여 상기 소오스 및 드레인 영역과 연결되는 텅스텐 패드(7) 및 비트라인(7A)를 형성한다. 이때, 비트라인(7A)을 형성하는 텅스텐을 이용하여 텅스텐 패드를 형성하므로 후속 금속배선 공정을 효용을 극대화할 수 있다. 이때, TiAIN, Ir, IrO2 등으로 산화방지 금속층(8)을 텅스텐위에 형성하여 이후에 상부전극과 연결되는 후속공정에 안정성을 부여한다.

다음에 도3b에 나타낸 바와 같이 기판 전면에 절연층을 형성한 후, 커패시터 하부전극용 도전층(9)과 강유전체(11)를 차례로 증착하고 소정의 하부전극패턴으로 패터닝한다. 이때, 종래기술과 달리 커패시터의 상부전극층을 형성하지 않은 상태에서 패터닝을 하기 때문에 식각공정이 용이하고 플라즈마에 대한 열화도 줄일 수 있다.

이어서 도3c에 나타낸 바와 같이 스페이서 형성용 절연층(13)을 기판 전면에 형성한다. 이 절연층으로는 실리콘산화막이나 실리콘 질화막을 커패시터 특성 및 후속공정에 의한 영향 등을 고려하여 선택적으로 사용한다.

다음에 도3d에 나타낸 바와 같이 상기 절연층(13)을 강유전체막의 표면이 노출되도록 전면 식각하고, 하부의 텅스텐 패드가 노출되도록 추가 식각을 행한다. 절연층의 두께 및 장비 조건에 따라 단일 식각공정으로 강유전체막과 텅스텐패드의 표면을 동시에 노출시킬 수도 있다.

이어서 도3e에 나타낸 바와 같이 커패시터 상부전극층을 기판 전면에 형성한 후, 소정의 상부전극 패턴으로 패터닝함으로써 상기 텅스텐 패드와 연결되는 상부전극(15)을 형성한다.

다음에 도3f에 나타낸 바와 같이 실리콘산화막 등의 절연층(17)을 기판 전면에 증착하여 상기 형성된 커패시터와 후속 공정에서 형성될 금속배선을 절연시킨다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

본 발명에 의하면, 별도의 상부전극 형성공정없이 커패시터와 소오스/드레인영역을 연결하므로 공정 단순화로 인해 비용절감 및 열화방지 효과를 기대할 수 있다. 또한, 강유전체 커패시터의 식각공정이 단순해지므로 강유전체 물질의 열화를 줄일 수 있다. 또한, 텅스텐 플러그를 사용하지 않고서도 그에 필적하는 집적도 향상을 가져올 수 있다.

도1은 종래기술에 의한 강유전체 메모리소자의 단면구조도,

도2는 본 발명에 의한 강유전체 메모리소자의 단면구조도,

도3a 내지 도3f는 본 발명에 의한 강유전체 메모리소자의 제조방법을 도시한 공정순서도.

* 도면의 주요부분에 대한 부호의 설명

1 : 필드산화막 3 : 워드라인

7 : 텅스텐패드 7A : 비트라인

8 : 산화방지 금속막 9 : 하부전극

11 : 강유전체막 13 : 스페이서 형성용 절연층

15 : 상부전극 17 : 절연층

Claims (8)

1. 도전성 불순물영역;

   상기 도전성 불순물상에 구비된 텅스텐 패드;

   상기 텅스텐 패드와 상기 도전성 불순물영역을 연결하기 위한 콘택플러그;

   상기 텅스텐 패드의 상부에 적층되어 구비된 캐패시터용 하부전극과 강유전체막;

   상기 하부전극 및 상기 강유전체의 측벽과 상기 텅스텐 패드의 상면중 소정부분에 접하도록 배치된 절연막 스페이서; 및

   상기 강유전체막상단에 배치되되, 상기 절연막 스페이서의 굴곡면을 따라 상기 텅스텐 패드까지 접하도록 연장된 상부전극용 도전체막

   을 구비하는 강유전체 메모리소자 구조.
2. 제 1 항에 있어서,

   상기 텅스텐 패드와 상기 연장된 상부전극용 도전체막사이에 산화방지 금속막을 더 구비하는 것을 특징으로 하는 강유전체 메모리소자 구조.
3. 기판에 도전성 불순물을 형성하는 단계;

   상기 도전성 불순물상에 제1 절연막을 형성하는 단계;

   상기 제1 절연막을 관통하여 상기 도전성 불순물상에 접속되는 콘택플러그를 형성하는 단계;

   상기 콘택플러그상에 텅스텐 패드를 형성하는 단계;

   상기 텅스텐 패드상에 제2 절연막을 형성하는 단계;

   상기 텅스테 패드와 완전히 교차되지 않는 상태로, 상기 제2 절연막상에 캐패시터의 하부전극/강유전체막을 형성하는 단계;

   상기 제2 절연막을 선택적으로 제거하여 상기 텅스텐 패드의 소정 상단면을 노출시키는 단계;

   상기 노출된 텅스텐 패드 상단면이 위치한 쪽의 상기 캐패시터의 하부전극/강유전체막의 측멱에 측벽 스페이서를 형성하는 단계; 및

   상기 캐패시터의 강유전체막상에 형성하되, 상기 측벽스페이서의 굴곡면을 따라 상기 텅스텐 패드의 상단면까지 접하도록 연장된 형태의 상부전극용 전도막을 형성하는 단계

   를 포함하는 강유전체 메모리소자 제조방법.
4. 제 3 항에 있어서,

   상기 텅스텐 패드상에 산화방지 금속층을 형성하는 단계가 더 포함되고, 상기 상부전극용 전도막은 상기 산화방지 금속층과 접속되는 것을 특징으로 하는 강유전체 메모리소자 제조방법.
5. 제 4 항에 있어서,

   상기 산화방지 금속층은 TiAIN, Ir 또는 IrO2로 형성하는 것을 특징으로 하는 강유전체 메모리소자 제조방법.
6. 제 3 항에 있어서,

   상기 측벽 스페이서는 실리콘산화막 또는 실리콘질화막으로 형성하는 것을 특징으로 하는 강유전체 메모리소자 제조방법.
7. 제 3 항에 있어서,

   상기 측벽 스페이서를 형성하는 단계는

   상기 강유전체막과 상기 텅스텐 패드를 덮을 수 있도록 스페이서용 절연막을 형성하는 단계;

   상기 강유전체막의 표면이 노출되도록 상기 스페이서용 절연막을 선택적으로 식각하는 제1 식각단계; 및

   상기 텅스텐 패드의 소정 상단면이 노출되도록 상기 스페이서용 절연막을 선택적으로 식각하는 제2 식각단계를 포함하는 것을 특징으로 하는 강유전체 메모리소자 제조방법.
8. 제 3 항에 있어서,

   상기 측벽 스페이서를 형성하는 단계는

   상기 강유전체막과 상기 텅스텐 패드를 덮을 수 있도록 스페이서용 절연막을 형성하는 단계; 및

   상기 강유전체막의 표면 및 상기 상기 텅스텐 패드의 소정 상단면이 노출되도록 상기 스페이서용 절연막을 선택적으로 식각하는 단계를 포함하는 것을 특징으로 하는 강유전체 메모리소자 제조방법.