KR100611387B1 - 고용량 반도체메모리장치의 커패시터 제조 방법 - Google Patents
고용량 반도체메모리장치의 커패시터 제조 방법 Download PDFInfo
- Publication number
- KR100611387B1 KR100611387B1 KR1019990065740A KR19990065740A KR100611387B1 KR 100611387 B1 KR100611387 B1 KR 100611387B1 KR 1019990065740 A KR1019990065740 A KR 1019990065740A KR 19990065740 A KR19990065740 A KR 19990065740A KR 100611387 B1 KR100611387 B1 KR 100611387B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- storage node
- opening
- contact plug
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000010408 film Substances 0.000 claims abstract description 78
- 239000004020 conductor Substances 0.000 claims abstract description 56
- 238000003860 storage Methods 0.000 claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 239000010409 thin film Substances 0.000 claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 16
- 230000001681 protective effect Effects 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims description 12
- 238000007517 polishing process Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000010354 integration Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 고용량 반도체메모리장치의 커패시터 제조 방법에 관한 것으로, 특히 이 방법은 반도체 기판의 하부 구조물의 층간 절연막내에 기판의 접합 영역과 연결되는 콘택 플러그를 형성하고, 기판 전면에 보호박막, 플레이트노드 도전체막과 하드마스크를 순차 형성한 후에, 하드 마스크와 플레이트노드 도전체막을 식각해서 이후 형성될 스토리지노드 전극의 영역을 확보하기 위한 개구부를 형성하고, 개구부가 형성된 구조물에 유전체박막과 제 1스토리지노드 도전체막을 형성하고, 전면 식각 공정을 진행하여 콘택 플러그 표면을 개방한 한 후에 콘택 플러그와 연결되는 제 2스토리지노드 도전체막을 형성한다. 이에 따라, 본 발명은 스토리지노드 전극 사이의 브릿지 또는 희생 절연막 제거 공정시 발생되는 스토리지노드 전극의 쓰러지는 현상을 방지할 수 있다.
Description
도 1a 내지 도 1l은 본 발명의 일실시예에 따른 고용량 반도체메모리장치의 커패시터 제조 방법을 설명하기 위한 공정 순서도,
도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 고용량 반도체메모리장치의 커패시터 제조 방법을 설명하기 위한 공정 순서도.
본 발명은 반도체 제조방법에 관한 것으로, 특히 고집적 반도체장치의 실린더형 스토리지노드 전극 제조 공정시 발생하는 전극간 브릿지 현상을 방지하고 전극 패터닝을 위해 사용하는 희생 절연막 제거 공정으로 인한 수율 저하를 막을 수 있는 고용량 반도체메모리장치의 커패시터 제조 방법에 관한 것이다.
현재 반도체소자는 고집적화를 달성하기 위하여 셀 면적의 감소 및 동작 전압의 저전압화에 관한 연구/개발이 활발하게 진행되고 있다.
반도체소자의 고집적화가 이루어질수록 커패시터의 면적은 급격하게 감소되고 있기 때문에 기억소자의 동작에 필요한 전하 즉, 단위 면적에 확보되는 커패시턴스를 더욱 증가시켜야만 한다. 커패시터의 기본 구조는 하부의 스토리지노드(storage node) 전극, 용량성 절연체막 및 상부의 플레이트노드(plate node) 전극으로 구성된다.
한편, 일정한 단위 면적 안에 커패시터의 용량을 증가하기 위한 방법으로는 첫째, 유전체의 유전 상수를 높이는 방법과 둘째, 커패시터간의 거리를 작게 하는 방법과 셋째, 스토리지노드 전극의 면적을 늘리는 방법이 있다.
종래 기술에 있어서, 실린더형의 입체구조로 캐패시터의 스토리지노드 전극을 형성하는 방법에는 대부분 선택적으로 희생절연막을 선택 식각(selective etching)하는 공정이 포함된다. 즉, 반도체소자를 구비한 반도체기판 상부에 희생 절연막을 형성하고, 희생 절연막내에 개구부를 형성한 후에 도전체를 증착한다. 그리고, 개구부에 갭필막을 매립하고 화학기계적연마 공정으로 식각한 후에, 갭필막과 희생 절연막을 제거하면 하부 콘택플러그와 연결되는 실린더구조의 도전체 패턴이 남아 스토리지노드 전극을 완성한다.
이와 같이 고용량을 확보하고자 3차원 실린더 구조의 커패시터를 형성함에 있어서, 희생 절연막내 개구부 식각 공정시 어스펙트 비율 증가, 식각 선택비 및 잔유물 등 제조 공정의 여러 가지 어려움이 발생하게 된다. 그리고, 희생 절연막의 제거 공정시 메모리 셀의 주변 영역에서의 패턴이 손상되거나 떨어져 나와 오염을 유발하게 되어 디바이스의 정상적인 동작 상태를 불량하게 만들거나 스토리지노 드의 전극이 높아서 쓰러지는 문제점도 있었다.
또한, 스토리지노드 전극의 단면적을 증가시키기 위해서 선택적 MPS(Metastable PolySilicon) 공정을 진행한 경우에는 스토리지노드 전극 사이의 공간 마진이 부족해서 전극 사이에 브릿지가 발생하는 경우도 종종 있었다.
또한, 종래 실린더 구조의 스토리지노드 전극을 갖는 커패시터 제조 방법에서는 비교적 얇은 플레이트노드 전극을 적용하고 있는데, 이럴 경우 플레이트노드 전극과 금속 라인을 연결하기 위해 콘택홀을 형성하는 과정에서 플레이트노드 전극을 뚫어 버리는 현상도 발생된다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점들을 해결하기 위하여 스토리지노드 전극 영역을 확보하기 위해 사용하는 희생 절연막 대신에 플레이트노드 전극을 미리 형성하고 이를 패터닝해서 개구부를 형성한 후에 그 개구부 내측에 유전체막과 스토리지노드 전극을 형성함으로써 스토리지노드 전극 사이의 브릿지 또는 희생 절연막 제거 공정시 발생되는 스토리지노드 전극의 쓰러지는 현상을 방지할 수 있는 고용량 반도체메모리장치의 커패시터 제조 방법을 제공하는데 있다.
이러한 목적을 달성하기 위하여 본 발명은 고용량 반도체 메모리장치의 커패시터 제조 방법에 있어서, 반도체 기판의 하부 구조물에 층간 절연막을 형성하고 상기 층간 절연막 내에 기판의 접합 영역과 연결되는 콘택 플러그를 형성하는 단계와, 콘택 플러그가 형성된 층간 절연막 전면에 보호박막을 형성하는 단계와, 보호박막이 형성된 결과물 전면에 플레이트노드 도전체막과 하드마스크를 순차 형성하는 단계와, 하드 마스크와 플레이트노드 도전체막을 식각해서 이후 형성될 스토리지노드 전극의 영역을 확보하기 위한 개구부를 형성하는 단계와, 개구부가 형성된 구조물에 유전체박막을 형성하는 단계와, 유전체박막 상부에 제 1스토리지노드 도전체막을 형성하는 단계와, 전면 식각 공정을 진행하여 콘택 플러그 표면을 개방하는 단계와, 개구부내에 제 2스토리지노드 도전체막을 형성하는 단계를 포함한다.
이러한 목적을 달성하기 위하여 본 발명의 다른 방법은 고용량 반도체 메모리장치의 커패시터 제조 방법에 있어서, 반도체 기판의 하부 구조물에 층간 절연막을 형성하고 층간 절연막 내에 기판의 접합 영역과 연결되는 콘택 플러그를 형성하는 단계와, 콘택 플러그가 형성된 층간 절연막 전면에 보호박막을 형성하는 단계와, 보호박막이 형성된 결과물 전면에 제 1플레이트노드 도전체막과 하드마스크를 순차 형성하는 단계와, 하드 마스크와 제 1플레이트노드 도전체막을 식각해서 이후 형성될 스토리지노드 전극의 영역을 확보하기 위한 개구부를 형성하는 단계와, 개구부가 형성된 구조물에 제 1유전체박막을 형성하는 단계와, 유전체박막 상부에 제 1스토리지노드 도전체막을 형성하는 단계와, 전면 식각 공정을 진행하여 콘택 플러그 표면을 개방하는 단계와, 개구부내에 제 2스토리지노드 도전체막을 형성하는 단계와, 결과물 전면에 제 2유전체박막을 형성하는 단계와, 개구부내에 매립되도록 도전물질을 두껍게 증착하여 제 2플레이트노드 전극을 형성하는 단계와, 제 1플레 이트노드 도전체막과 제 2플레이트노드 도전체막 사이를 연결하는 콘택 전극을 형성하는 단계를 포함한다.
본 발명에 의하면, 커패시터 형태를 정의하기 위해 희생 절연막을 사용하지 않고 그 대신에 먼저 플레이트노드 도전체막을 패터닝해서 개구부를 형성하고 이 개구부에 유전체막 및 스토리지노드 전극을 차례로 형성하기 때문에 종래 희생 절연막을 사용한 커패시터 제조 공정시 발생되는 커패시터의 쓰러짐과 선택적 MPS에 따른 스토리지노드 전극 사이의 브릿지 문제를 개선할 수 있다.
이하, 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 1a 내지 도 1l은 본 발명의 일실시예에 따른 고용량 반도체메모리장치의 커패시터 제조 방법을 설명하기 위한 공정 순서도로서, 이를 참조하면 본 발명의 일 실시예인 실린더형 커패시터 제조 공정은 다음과 같다.
우선, 도 1a에 도시된 바와 같이 반도체 기판의 하부 구조물(10)에 층간 절연막(12)을 형성하고 층간 절연막(12) 내에 기판의 접합 영역(미도시함)과 연결되는 콘택 플러그(14)를 형성한다. 그리고, 콘택 플러그(14)가 형성된 층간 절연막(12) 전면에 보호박막(16)으로서 산화막을 형성한다. 여기서, 보호박막(16)은 이후 커패시터 제조 공정시 콘택 플러그의 침식을 방지하는 역할을 한다.
그 다음, 도 1b에 도시된 바와 같이, 보호박막(16)이 형성된 결과물 전면에 제 1플레이트노드 도전체막(18)과 하드마스크(20)를 순차 형성한다.
그리고, 도 1c에 도시된 바와 같이 하드 마스크(20)와 제 1플레이트노드 도전체막(18)을 식각(패터닝)해서 이후 형성될 스토리지노드 전극의 영역을 확보하기 위한 개구부(21)을 형성한다.
그 다음, 상기 제 1플레이트노드 도전체막(18)을 폴리실리콘으로 사용할 경우에는 그 단면적을 증가시키기 위해서 MPS 공정을 실시할 수 있다. 즉, 도 1d에 도시된 바와 같이 개구부(21)에 의해 측면이 노출된 제 1플레이트노드 도전체막(18) 표면에 MPS 공정을 실시하여 요철 구조의 실리콘막(18a)을 형성한다.
그 다음, 도 1e 및 도 1f에 도시된 바와 같이 개구부가 형성된 구조물에 제 1유전체박막(24)을 형성하고, 그 위에 제 1스토리지노드 도전체막(26)을 형성한다.
그리고, 도 1g에 도시된 바와 같이 전면 식각(etch back) 공정을 진행하여 목표로 하는 스토리지노드 전극의 높이가 되게 화학기계적연마해 주어 하드 마스크(20)과 식각시 손상 받았을 부분을 제거한다. 이에, 상기 제 1플레이트노드 도전체막(18) 상부의 제 제 1스토리지노드 도전체막(26)과 제 1유전체박막(24)이 제거되면서 동시에 개구부 부위의 보호박막(16)도 제거되어 참조 부호 28과 같이 콘택 플러그(14) 표면이 개방된다.
그 다음, 도 1h 및 도 1i에 도시된 바와 같이 개구부내에 상기 콘택 플러그(14)와 연결되는 제 2스토리지노드 도전체막(28)을 형성하고 커패시터 높이, 즉 스토리지노드 전극 높이를 맞추기 위하여 제2스토리지노드 도전체막(28)에서부터 하드 마스크(20)까지 화학기계적연마 공정을 실시한다.
그리고, 도 1j에 도시된 바와 같이 결과물 전면에 제 2유전체박막(미도시)을 형성한다.
이어서, 도 1k에 도시된 바와 같이 개구부내에 매립되도록 도전물질로서 도프트 폴리실리콘을 두껍게 증착하여 제 2플레이트노드 전극(32)을 형성한다.
그 다음, 도 1l에 도시된 바와 같이 제 1플레이트노드 도전체막(18)과 제 2플레이트노드 도전체막(32)내에 개구부를 형성하고 도전물질을 매립하여 제 1 및 제 2플레이트노드 도전체막(18,32)을 서로 연결하는 콘택 전극(34)을 형성한다.
그러므로, 상술한 본 발명의 일 실시예에 따른 실린더구조의 커패시터 제조 방법에 의하면, 커패시터 형태를 정의하기 위해 희생 절연막을 사용하지 않고 그 대신에 먼저 플레이트노드 도전체막을 패터닝해서 개구부를 형성하고 이 개구부에 유전체막 및 스토리지노드 전극을 형성하기 때문에 종래 희생 절연막의 제거로 인한 커패시터가 쓰러지는 현상과 선택적 MPS 공정시 발생하는 브릿지 문제를 개선한다.
도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 고용량 반도체메모리장치의 커패시터 제조 방법을 설명하기 위한 공정 순서도로서, 이를 참조하면 본 발명의 다른 실시예인 스택형 커패시터 제조 공정은 다음과 같다. 여기서, 도면 부호는 상술한 일실시예와 동일한 부분에 대해서는 동일하게 사용한다.
우선, 도 2a에 도시된 바와 같이 상술한 일실시예의 방법과 동일하게 보호박막이 형성된 결과물 전면에 플레이트노드 도전체막(18)과 하드마스크(20)를 순차 형성하고, 이를 패터닝하여 개구부를 형성한다. 그리고, 개구부가 형성된 구조물에 유전체박막(24)을 형성한 후에 그 위에 제 1스토리지노드 도전체막(26)을 형성 한다.
그리고, 도 2b에 도시된 바와 같이 전면 식각 공정을 진행하여 콘택 플러그(14) 표면을 개방한 후에 개구부내에 도전물질을 매립하여 제 2스토리지노드 도전체막(40)을 형성한다. 여기서, 상술한 일실시예와 마찬가지로 플레이트노드 도전체막(18)이 폴리실리콘일 경우 단면적을 넓이기 위해 선택적 MPS 공정을 진행할 수 있다.
따라서, 상기한 바와 같이 본 발명에 따른 커패시터 제조 방법을 이용하게 되면 다음과 같은 효과가 있다.
첫째, 본 발명은 종래 커패시터 패터닝을 위해 사용하는 두꺼운 희생 절연막대신에 먼저 플레이트노드용 도전체 물질을 두껍게 증착해서 사용하므로 이후 커패시터 패터닝을 위해 사용한 플레이트노드 도전체 물질을 제거하지 않고 그대로 사용하기 때문에 이후 커패시터의 쓰러짐 현상을 방지할 수 있다.
둘째, 본 발명은 플레이트노드 도전체막 패터닝에 의해 형성된 개구부 내에 유전체막 및 스토리지노드 전극을 형성함으로써 스토리지노드 전극 사이의 브릿지 현상을 방지할 수 있다.
셋째, 본 발명은 플레이트노드 전극 제조 공정시 커패시터의 높이를 증가시키지 않고서도 종래보다 플레이트노드 전극의 도전 물질을 두껍게 형성함으로써 이후 금속 콘택전극을 형성함에 있어 콘택홀 식각 공정으로 인해 플레이트노드 전극 이 완전히 뚫리는 것을 방지할 수 있다.
그러므로, 본 발명은 고집적 반도체 메모리장치의 커패시터 제조 공정시 안정된 제조 공정을 구현하여 고용량을 달성할 수 있어 제조 수율 및 신뢰성을 크게 향상시킬 수 있다.
Claims (6)
- 고용량 반도체 메모리장치의 커패시터 제조 방법에 있어서,반도체 기판의 하부 구조물에 층간 절연막을 형성하고 상기 층간 절연막 내에 기판의 접합 영역과 연결되는 콘택 플러그를 형성하는 단계;상기 콘택 플러그가 형성된 층간 절연막 전면에 보호박막을 형성하는 단계;상기 보호박막이 형성된 결과물 전면에 플레이트노드 도전체막과 하드마스크를 순차 형성하는 단계;상기 하드 마스크와 플레이트노드 도전체막을 식각해서 이후 형성될 스토리지노드 전극의 영역을 확보하기 위한 개구부를 형성하는 단계;상기 개구부가 형성된 구조물에 유전체박막을 형성하는 단계;상기 유전체박막 상부에 제 1스토리지노드 도전체막을 형성하는 단계;전면 식각 공정을 진행하여 상기 콘택 플러그 표면을 개방하는 단계; 및상기 개구부내에 제 2스토리지노드 도전체막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 고용량 반도체메모리장치의 커패시터 제조 방법.
- 제 1항에 있어서, 상기 개구부를 형성한 후에 플레이트노드 도전체막 표면에 MPS 공정을 실시하는 것을 특징으로 하는 고용량 반도체메모리장치의 커패시터 제조 방법.
- 제 1항에 있어서, 상기 제 2스토리지노드 도전체막을 형성한 후에 커패시터 높이를 맞추기 위하여 제2스토리지노드 도전체막에서부터 하드 마스크까지 화학기계적연마 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 고용량 반도체메모리장치의 커패시터 제조 방법.
- 고용량 반도체 메모리장치의 커패시터 제조 방법에 있어서,반도체 기판의 하부 구조물에 층간 절연막을 형성하고 상기 층간 절연막 내에 기판의 접합 영역과 연결되는 콘택 플러그를 형성하는 단계;상기 콘택 플러그가 형성된 층간 절연막 전면에 보호박막을 형성하는 단계;상기 보호박막이 형성된 결과물 전면에 제 1플레이트노드 도전체막과 하드마스크를 순차 형성하는 단계;상기 하드 마스크와 제 1플레이트노드 도전체막을 식각해서 이후 형성될 스토리지노드 전극의 영역을 확보하기 위한 개구부를 형성하는 단계;상기 개구부가 형성된 구조물에 제 1유전체박막을 형성하는 단계;상기 유전체박막 상부에 제 1스토리지노드 도전체막을 형성하는 단계;전면 식각 공정을 진행하여 상기 콘택 플러그 표면을 개방하는 단계;상기 개구부내에 제 2스토리지노드 도전체막을 형성하는 단계;상기 결과물 전면에 제 2유전체박막을 형성하는 단계;상기 개구부내에 매립되도록 도전물질을 두껍게 증착하여 제 2플레이트노드 전극을 형성하는 단계; 및상기 제 1플레이트노드 도전체막과 제 2플레이트노드 도전체막 사이를 연결하는 콘택 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 고용량 반도체메모리장치의 커패시터 제조 방법.
- 제 4항에 있어서, 상기 개구부를 형성한 후에 제 1플레이트노드 도전체막 표면에 MPS 공정을 실시하는 것을 특징으로 하는 고용량 반도체메모리장치의 커패시터 제조 방법.
- 제 4항에 있어서, 상기 제 2스토리지노드 도전체막을 형성한 후에 커패시터 높이를 맞추기 위하여 제2스토리지노드 도전체막에서부터 하드 마스크까지 연마 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 고용량 반도체메모리장치의 커패시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990065740A KR100611387B1 (ko) | 1999-12-30 | 1999-12-30 | 고용량 반도체메모리장치의 커패시터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990065740A KR100611387B1 (ko) | 1999-12-30 | 1999-12-30 | 고용량 반도체메모리장치의 커패시터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010065797A KR20010065797A (ko) | 2001-07-11 |
| KR100611387B1 true KR100611387B1 (ko) | 2006-08-11 |
Family
ID=19632918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990065740A KR100611387B1 (ko) | 1999-12-30 | 1999-12-30 | 고용량 반도체메모리장치의 커패시터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100611387B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030060178A (ko) * | 2002-01-07 | 2003-07-16 | 주식회사 하이닉스반도체 | 캐패시터 형성 방법 |
| KR20040000069A (ko) * | 2002-06-21 | 2004-01-03 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
| CN104743504B (zh) * | 2013-12-31 | 2016-08-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5633781A (en) * | 1995-12-22 | 1997-05-27 | International Business Machines Corporation | Isolated sidewall capacitor having a compound plate electrode |
| KR970072429A (ko) * | 1996-04-23 | 1997-11-07 | 포만 제프리 엘 | 전자 디바이스 및 그의 제조 방법 |
| JPH10154801A (ja) * | 1996-10-25 | 1998-06-09 | Texas Instr Inc <Ti> | 側壁キャパシタ構造を有する集積回路とその製造方法 |
| KR20010045595A (ko) * | 1999-11-05 | 2001-06-05 | 윤종용 | 반도체 장치의 커패시터 형성 방법 |
-
1999
- 1999-12-30 KR KR1019990065740A patent/KR100611387B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5633781A (en) * | 1995-12-22 | 1997-05-27 | International Business Machines Corporation | Isolated sidewall capacitor having a compound plate electrode |
| KR970072429A (ko) * | 1996-04-23 | 1997-11-07 | 포만 제프리 엘 | 전자 디바이스 및 그의 제조 방법 |
| JPH10154801A (ja) * | 1996-10-25 | 1998-06-09 | Texas Instr Inc <Ti> | 側壁キャパシタ構造を有する集積回路とその製造方法 |
| KR20010045595A (ko) * | 1999-11-05 | 2001-06-05 | 윤종용 | 반도체 장치의 커패시터 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010065797A (ko) | 2001-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100442104B1 (ko) | 커패시터를 갖는 반도체 소자의 제조방법 | |
| KR940001426B1 (ko) | 고집적 반도체 메모리장치 및 그 제조방법 | |
| US20050136594A1 (en) | Method for forming bit-line of semiconductor device | |
| KR0126799B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| KR20040078828A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100513307B1 (ko) | 등방성 식각 공정을 이용하여 신뢰성 있는 고성능커패시터를 형성하는 방법 | |
| US6607954B2 (en) | Methods of fabricating cylinder-type capacitors for semiconductor devices using a hard mask and a mold layer | |
| KR100611387B1 (ko) | 고용량 반도체메모리장치의 커패시터 제조 방법 | |
| KR100532959B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100566300B1 (ko) | 반도체소자의 캐패시터 하부전극 형성 방법 | |
| CN108269804A (zh) | 半导体存储装置的制作方法 | |
| KR100885483B1 (ko) | 캐패시터 및 그의 제조 방법 | |
| KR100702112B1 (ko) | 반도체 메모리장치의 스토리지노드 전극 제조방법 | |
| KR20040057628A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100240588B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR100546112B1 (ko) | 반도체소자의 제조방법 | |
| KR100319638B1 (ko) | 반도체 메모리 셀 형성방법 | |
| KR20010061085A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100476392B1 (ko) | 강유전체 커패시터의 구조 및 그 제조방법 | |
| KR20010059014A (ko) | 반도체소자의 제조방법 | |
| KR20050074703A (ko) | 반도체 메모리에서의 정전기 유도 현상을 이용한 커패시터형성방법 | |
| KR20040002221A (ko) | 반도체소자의 저장전극 및 그 제조방법 | |
| KR100390846B1 (ko) | 반도체 소자 제조방법 | |
| KR20010005308A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR20040107133A (ko) | 반도체 캐패시터의 저장 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |