KR20040065338A - 강유전체 커패시터의 구조 및 그 제조방법 - Google Patents
강유전체 커패시터의 구조 및 그 제조방법 Download PDFInfo
- Publication number
- KR20040065338A KR20040065338A KR1020030002200A KR20030002200A KR20040065338A KR 20040065338 A KR20040065338 A KR 20040065338A KR 1020030002200 A KR1020030002200 A KR 1020030002200A KR 20030002200 A KR20030002200 A KR 20030002200A KR 20040065338 A KR20040065338 A KR 20040065338A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- layer
- ferroelectric
- tungsten
- insulating layer
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 31
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 37
- 239000010937 tungsten Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 125000006850 spacer group Chemical group 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 6
- 230000003064 anti-oxidating effect Effects 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N iridium(IV) oxide Inorganic materials O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 230000010354 integration Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 워드라인, 소오스 및 드레인 등을 기판 소정영역에 형성하는 단계와 기판 전면에 절연층을 형성하고 이를 선택적으로 식각한 다음, 텅스텐을 증착하여 상기 소오스 및 드레인과 연결되는 텅스텐 패드 및 비트라인을 형성하는 단계, 기판 전면에 절연층을 형성하는 단계, 상기 절연층상에 커패시터 하부전극층과 강유전체막을 차례로 형성하는 단계, 상기 강유전체막과 하부전극층을 소정의 하부전극패턴으로 패터닝하는 단계, 스페이서 형성용 절연층을 기판 전면에 형성하고 강유전체막의 표면 및 텅스텐패드의 표면이 노출되도록 전면 식각하는 단계 및 기판상에 커패시터 상부전극층을 형성하고 소정의 상부전극 패턴으로 패터닝하여 상기 텅스텐 패드와 연결되는 상부전극을 형성하는 단계를 포함하여 이루어지는 강유전체 커패시터 제조방법을 제공한다. 본 발명에 의하면, 별도의 상부전극 형성공정없이 커패시터와 소오스/드레인영역을 연결하므로 공정 단순화로 인해 비용절감 및 열화방지 효과를 기대할 수 있다. 또한, 강유전체 커패시터의 식각공정이 단순해지므로 강유전체 물질의 열화를 줄일 수 있다. 또한, 텅스텐 플러그를 사용하지 않고서도 그에 필적하는 집적도 향상을 가져올 수 있다.
Description
본 발명은 강유전체 메모리소자의 구조와 그 제조방법에 관한 것으로, 특히 별도의 상부전극 형성공정없이 커패시터와 소오스/드레인영역을 연결하여 공정을 단순화시킬 수 있는 강유전체 메모리소자의 구조 및 그 제조방법에 관한 것이다.
높은 유전상수와 비휘발성 특성을 갖는 강유전체(ferroelectrics) 물질을 이용하여 반도체 메모리소자를 제작하려는 연구가 최근 많이 진행되고 있다. 그러나 현재까지는 강유전체 물질에 대한 공정기술이 덜 성숙되어 현재는 집적도 향상을 위해 노력중에 있다. 특히, 높은 집적도를 위해 필수적인 커패시터 플러그 구조를 적용하는데 있어서 많은 기술적 난제들이 있고, 공정도 복잡한 상황이다.
도1은 현재 연구 개발중인 강유전체 메모리소자의 구조를 나타낸 것이다. 액티브영역에 트랜지스터를 형성하고, 주변의 필드지역위에 커패시터를 형성하는 방식을 취하고 있다. 이는 DRAM 개발 초기에 사용하였던 구조와 유사하다. 이 구조는 다른 소자의 개발에서 검증된 공정을 적용하기 때문에 안정적인 특성을 기대할 수 있다. 반면에 커패시터 상부전극과 소오스/드레인 영역을 연결함에 있어서 금속배선을 이용하기 때문에 공정수가 증가하고 셀 단위면적이 증가하는 단점이 있다. 따라서 고집적도의 소자 구현과 양산을 위한 비용 감소를 위해서는 새로운 구조의 적용이 필요하다.
본 발명은 상기 문제점을 해결하기 위한 것으로써, 산화방지금속층으로 덮인텅스텐패드와 커패시터 절연 스페이서를 이용한 일련의 공정을 통해 집적도와 공정 안정성을 향상시킨 새로운 구조의 강유전체 메모리소자 구조와 그 제조방법을 제공하는데 목적이 있다.
도1은 종래기술에 의한 강유전체 메모리소자의 단면구조도,
도2는 본 발명에 의한 강유전체 메모리소자의 단면구조도,
도3a 내지 도3f는 본 발명에 의한 강유전체 메모리소자의 제조방법을 도시한 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
1 : 필드산화막 3 : 워드라인
7 : 텅스텐패드 7A : 비트라인
8 : 산화방지 금속막 9 : 하부전극
11 : 강유전체막 13 : 스페이서 형성용 절연층
15 : 상부전극 17 : 절연층
상기 목적을 달성하기 위한 본 발명의 강유전체 메모리소자 구조는, 반도체기판 소정영역에 형성된 소오스/드레인과 연결되도록 형성된 텅스텐 패드와, 상기 텅스텐 패드의 상부에 절연층을 개재하여 순차적으로 적층 형성된 커패시터 하부전극 및 강유전체막, 상기 하부전극 및 강유전체막 측면에 형성된 절연막 스페이서, 상기 강유전체막 및 절연막 스페이서상에 형성됨과 동시에 상기 텅스텐 패드와 연결되는 커패시터 상부전극을 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 강유전체 메모리소자 제조방법은, 워드라인, 소오스 및 드레인 등을 기판 소정영역에 형성하는 단계와 기판 전면에 절연층을 형성하고 이를 선택적으로 식각한 다음, 텅스텐을 증착하여 상기 소오스 및 드레인과 연결되는 텅스텐 패드 및 비트라인을 형성하는 단계, 기판 전면에 절연층을 형성하는 단계, 상기 절연층상에 커패시터 하부전극층과 강유전체막을 차례로 형성하는 단계, 상기 강유전체막과 하부전극층을 소정의 하부전극패턴으로 패터닝하는 단계, 스페이서 형성용 절연층을 기판 전면에 형성하고 강유전체막의 표면 및 텅스텐패드의 표면이 노출되도록 전면 식각하는 단계 및 기판상에 커패시터 상부전극층을 형성하고 소정의 상부전극 패턴으로 패터닝하여 상기 텅스텐 패드와 연결되는 상부전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2에 본 발명에 의한 강유전체 커패시터 메모리소자의 대략적인 구조를 나타내었다.
본 발명은 상부전극(15) 형성을 강유전체 커패시터 형성공정에 포함시키지 않고, 강유전체 커패시터 형성후에 커패시터 절연막 스페이서를 형성한 다음 텅스텐 패드(7)와 강유전체 커패시터의 상부전극(15)을 한번에 백금으로 연결시키는 구조를 제안한다. 이와 같이 하면 상부전극을 먼저 형성한 후 금속배선으로 연결시키는 방법에 비해 단위공정의 수가 줄어들게 되고 강유전체 커패시터에 대한 플라즈마 식각공정의 수가 줄어 들게 되므로 플라즈마에 의한 강유전체 커패시터의 열화도 줄일 수 있게 된다.
본 발명의 커패시터 구조는 비트라인으로 사용되는 텅스텐을 이용하여 패드(7)를 먼저 형성하고, 커패시터 상부전극 형성공정에서 상부전극을 직접 텅스텐 패드와 연결시킨다. 이렇게 제작할 경우, 아직 공정이 성숙되지 않은 플러그를 사용하지 않고서도 기존의 구조에 비해 획기적으로 집적도를 향상시킬 수 있다.
도3a 내지 도3f에 본 발명에 의한 강유전체 메모리소자의 제조방법을 공정순서에 따라 단면도로 도시하였다.
먼저, 도3a에 나타낸 바와 같이 필드산화막(1)과, 소오스/드레인 및 워드라인(3) 등을 기판 소정영역에 형성한 후, 절연층을 형성하고 이를 선택적으로 식각한 다음, 텅스텐을 증착하여 상기 소오스 및 드레인 영역과 연결되는 텅스텐 패드(7) 및 비트라인(7A)를 형성한다. 이때, 비트라인(7A)을 형성하는 텅스텐을 이용하여 텅스텐 패드를 형성하므로 후속 금속배선 공정을 효용을 극대화할 수 있다. 이때, TiAIN, Ir, IrO2 등으로 산화방지 금속층(8)을 텅스텐위에 형성하여 이후에 상부전극과 연결되는 후속공정에 안정성을 부여한다.
다음에 도3b에 나타낸 바와 같이 기판 전면에 절연층을 형성한 후, 커패시터 하부전극용 도전층(9)과 강유전체(11)를 차례로 증착하고 소정의 하부전극패턴으로 패터닝한다. 이때, 종래기술과 달리 커패시터의 상부전극층을 형성하지 않은 상태에서 패터닝을 하기 때문에 식각공정이 용이하고 플라즈마에 대한 열화도 줄일 수 있다.
이어서 도3c에 나타낸 바와 같이 스페이서 형성용 절연층(13)을 기판 전면에 형성한다. 이 절연층으로는 실리콘산화막이나 실리콘 질화막을 커패시터 특성 및 후속공정에 의한 영향 등을 고려하여 선택적으로 사용한다.
다음에 도3d에 나타낸 바와 같이 상기 절연층(13)을 강유전체막의 표면이 노출되도록 전면 식각하고, 하부의 텅스텐 패드가 노출되도록 추가 식각을 행한다. 절연층의 두께 및 장비 조건에 따라 단일 식각공정으로 강유전체막과 텅스텐패드의 표면을 동시에 노출시킬 수도 있다.
이어서 도3e에 나타낸 바와 같이 커패시터 상부전극층을 기판 전면에 형성한후, 소정의 상부전극 패턴으로 패터닝함으로써 상기 텅스텐 패드와 연결되는 상부전극(15)을 형성한다.
다음에 도3f에 나타낸 바와 같이 실리콘산화막 등의 절연층(17)을 기판 전면에 증착하여 상기 형성된 커패시터와 후속 공정에서 형성될 금속배선을 절연시킨다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에 의하면, 별도의 상부전극 형성공정없이 커패시터와 소오스/드레인영역을 연결하므로 공정 단순화로 인해 비용절감 및 열화방지 효과를 기대할 수 있다. 또한, 강유전체 커패시터의 식각공정이 단순해지므로 강유전체 물질의 열화를 줄일 수 있다. 또한, 텅스텐 플러그를 사용하지 않고서도 그에 필적하는 집적도 향상을 가져올 수 있다.
Claims (8)
- 반도체기판 소정영역에 형성된 소오스/드레인과 연결되도록 형성된 텅스텐 패드;상기 텅스텐 패드의 상부에 절연층을 개재하여 순차적으로 적층 형성된 커패시터 하부전극 및 강유전체막;상기 하부전극 및 강유전체막 측면에 형성된 절연막 스페이서; 및상기 강유전체막 및 절연막 스페이서상에 형성됨과 동시에 상기 텅스텐 패드와 연결되는 커패시터 상부전극을 포함하는 강유전체 메모리소자 구조.
- 제1항에 있어서,상기 텅스텐패드상에 형성된 산화방지 금속막을 더 포함하는 것을 특징으로 하는 강유전체 메모리소자 구조.
- 워드라인, 소오스 및 드레인 등을 기판 소정영역에 형성하는 단계와;기판 전면에 절연층을 형성하고 이를 선택적으로 식각한 다음, 텅스텐을 증착하여 상기 소오스 및 드레인과 연결되는 텅스텐 패드 및 비트라인을 형성하는 단계;기판 전면에 절연층을 형성하는 단계;상기 절연층상에 커패시터 하부전극층과 강유전체막을 차례로 형성하는 단계;상기 강유전체막과 하부전극층을 소정의 하부전극패턴으로 패터닝하는 단계;스페이서 형성용 절연층을 기판 전면에 형성하고 강유전체막의 표면 및 텅스텐패드의 표면이 노출되도록 전면 식각하는 단계; 및기판상에 커패시터 상부전극층을 형성하고 소정의 상부전극 패턴으로 패터닝하여 상기 텅스텐 패드와 연결되는 상부전극을 형성하는 단계를 포함하여 이루어지는 강유전체 메모리소자 제조방법.
- 제3항에 있어서,상기 텅스텐패드 및 비트라인 형성을 위한 텅스텐을 증착한 후, 그위에 산화방지 금속층을 형성하는 단계가 더 포함되는 것을 특징으로 하는 강유전체 메모리소자 제조방법.
- 제4항에 있어서,상기 산화방지 금속층은 TiAIN, Ir 또는 IrO2로 형성하는 것을 특징으로 하는 강유전체 메모리소자 제조방법.
- 제3항에 있어서,상기 스페이서 형성용 절연층은 실리콘산화막이나 실리콘 질화막으로 형성하는 것을 특징으로 하는 강유전체 메모리소자 제조방법.
- 제3항에 있어서,상기 스페이서 형성용 절연층을 강유전체막의 표면이 노출되도록 식각한 후, 하부의 텅스텐 패드가 노출되도록 추가로 식각하는 것을 특징으로 하는 강유전체 메모리소자 제조방법.
- 제3항에 있어서,단일 식각공정으로 상기 스페이서 형성용 절연층을 식각하여 강유전체막과 텅스텐패드의 표면을 동시에 노출시키는 것을 특징으로 하는 강유전체 메모리소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0002200A KR100476392B1 (ko) | 2003-01-13 | 2003-01-13 | 강유전체 커패시터의 구조 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0002200A KR100476392B1 (ko) | 2003-01-13 | 2003-01-13 | 강유전체 커패시터의 구조 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040065338A true KR20040065338A (ko) | 2004-07-22 |
| KR100476392B1 KR100476392B1 (ko) | 2005-03-16 |
Family
ID=37355534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0002200A KR100476392B1 (ko) | 2003-01-13 | 2003-01-13 | 강유전체 커패시터의 구조 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100476392B1 (ko) |
-
2003
- 2003-01-13 KR KR10-2003-0002200A patent/KR100476392B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100476392B1 (ko) | 2005-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10313100A (ja) | Ｄｒａｍセル装置及びその製造方法 | |
| KR100355777B1 (ko) | 집적회로 구조물 및 그 제조방법 | |
| KR100476392B1 (ko) | 강유전체 커패시터의 구조 및 그 제조방법 | |
| US5756388A (en) | Method for fabricating a rake-shaped capacitor | |
| KR100611387B1 (ko) | 고용량 반도체메모리장치의 커패시터 제조 방법 | |
| US6218697B1 (en) | Contact in semiconductor memory device | |
| US5750431A (en) | Method for fabricating a stacked capacitor | |
| KR100400327B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100573840B1 (ko) | 반도체 소자의 강유전체 캐패시터 하부전극 형성방법 | |
| KR100630531B1 (ko) | 시스템 온 칩 소자의 제조 방법 | |
| KR20020010974A (ko) | 금속배선 형성 단계를 감소시킬 수 있는 강유전체 메모리소자 제조 방법 | |
| KR100353807B1 (ko) | 고유전체 캐패시터의 하부전극 형성방법 | |
| KR100475024B1 (ko) | 반도체소자의캐패시터형성방법 | |
| KR100536625B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100213211B1 (ko) | 고집적 메모리장치의 제조방법 | |
| KR20000044673A (ko) | 반도체 메모리소자의 제조방법 | |
| KR100429372B1 (ko) | 반도체 소자의 아날로그 커패시터 제조 방법 | |
| KR100228358B1 (ko) | 반도체 장치의 캐패시터 형성방법 | |
| KR100334529B1 (ko) | 반도체소자의캐패시터형성방법 | |
| KR100365765B1 (ko) | 반도체소자의전하저장전극형성방법 | |
| KR20060039641A (ko) | 반도체소자의 제조방법 | |
| KR20040002277A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR20040050407A (ko) | 반도체 소자의 배선 및 그 형성방법 | |
| KR20030002061A (ko) | 강유전체 메모리 소자 및 제조방법 | |
| KR20030000727A (ko) | 강유전체 메모리 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |