KR20030002061A - 강유전체 메모리 소자 및 제조방법 - Google Patents

Abstract

본 발명은 강유전체 소자 제조 방법중, 커패시터 구조의 형성 이전에 액티브 콘택홀을 형성하면서 금속배선 공정을 도입함으로서, 이후 금속배선, 세정 및 고온 열처리 공정에도 커패시터의 특성에 영향을 주지 않는 강유전체 소자 및 그 제작 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 강유전체 소자 제조방법은, 소자분리막 및 게이트 전극, 불순물영역을 포함한 기판상에, 제1 층간절연층을 증착하는 단계; 상기 제1 층간절연층을 식각하여 불순물영역상에 제1 홀을 형성하는 단계; 상기 제1 홀에 전도성 패드를 형성하는 단계; 상기 패드를 덮는 제2 층간절연층을 형성하는 단계; 상기 소자분리막과 대응되는 상기 제2 층간절연층상에 하부전극, 강유전체, 상부전극으로 커패시터를 형성하는 단계; 상기 커패시터가 형성된 기판에 제3 층간절연층을 증착하고, 식각하여 상기 패드와 상기 상부전극상에 제2 홀을 형성하는 단계; 상기 패드와 상부전극을 금속배선으로 연결하는 단계를 포함하는 이루어진다.

Description

강유전체 메모리 소자 및 제조방법{Ferroelectric memory device and method for fabricating the same}

본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 강유전체 소자 제조 방법에 관한 것이다. 반도체 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써, 종래 DRAM 소자에서 필요한 리프레쉬(refresh) 특성의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어 왔다.

FeRAM(ferroelectric random access memory) 소자는 비휘발성 기억 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 종래의 DRAM(dynamic random access memory)에 필적하여 차세대 기억소자로 각광받고 있다. 강유전체 박막을 비휘발성 메모리 소자로 사용하는 경우 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고, 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호(digital) 1과 0을 저장하게 되는 원리를 이용하는 것이다.

강유전체 메모리 소자의 제작에 있어 핵심이 되지만, 어려운 공정으로 강유전체를 이용해서 커패시터 구조를 형성하는 공정과 배선 공정 등을 들 수가 있다. 강유전체 커패시터의 전극으로 사용하는 백금(Pt), 이리듐(Ir), 루세늄(Ru)등의 금속과 PZT 또는 SBT 등의 강유전체 박막은 식각이 어려우면서 식각후 측벽에 금속성 폴리머가 포토레시스트를 통해 남게 되어 팬스(fence) 현상을 일으킨다. 강유전체 메모리 소자의 제작의 어려운점 하나는 상,하부 전극을 배선으로 연결할 시에 생기는 문제 즉, 박리현상과 강유전체 특성 열화가 일어나는 문제점이 있다.

도1a 내지 도1f는 종래 기술을 이용해서 강유전체 소자를 제작하는 공정 단면도이다.

먼저 도1a을 참조하여 살펴보면, 반도체 기판(10)에 소자분리막(11)을 형성하고 게이트 전극(14) 및 액티브 영역(13)을 형성한다. 이후 제1 층간절연층을 증착하고, 하부전극(15), 유전체(16) 및 상부전극(17)을 증착한 후 패터닝(patterning)해서 커패시터를 형성한다.

이어 도1b를 참조하여 살펴보면, 상기 구조물이 형성된 기판에 제2 층간절연층(18)을 증착한 후, 스토리지 노드(storage node) 콘택(contack)을 위한 홀을 형성한다.

이어 도1c를 참조하여 살펴보면, 커패시터 배리어층(19)을 증착한후 패터닝한다. 이어 도1d를 참조하여 살펴보면, 스토리지 노드 콘택과 연결되는 액티브 콘택홀을 습식 식각으로 형성한다.

이어 도1e를 참조하여 살펴보면, 스토리지 노드 콘택홀과 액티브 콘택홀을 연결하는 제1 메탈(20)을 증착하고 패터닝한다. 이어 도1f를 참조하여 살펴보면, 제2 층간절연층(21) 및 제2 메탈(22)을 증착한다.

종래의 기술을 이용해서 강유전체 소자를 제조하면, 상술한 바와 같이 금속 배선을 인터커낵션(interconnection) 층으로 이용하여 커패시터의 상부전극과 모스트랜지스터를 연결하여 강유전체 소자를 형성한다.

도1f에서처럼 모스트랜지스터의 액티브 콘택과 커패시터 전극으로의 스토리지 노드 콘택은 단차가 있을 뿐 아니라, 콘택홀 형성시 상이한 하부 물질(에컨대스토리지 노드 콘택시는 백금, 액티브 콘택시는 실리콘)로 인해 식각공정시 야기되는 장비의 오염 및 강유전체 소자의 결함 및 열화 등의 이유로, 콘택홀 형성 공정을 나누어 진행한다. 통상 깊이가 작은 스토리지 노드 콘택을 먼저 형성한 후에 액티브 콘택을 만든다.

그러나 도1a 내지 도1f에서 처럼, 커패시터 구조를 형성하고 스토리지 노드 콘택을 먼저 형성한 후, 액티브 콘택을 형성한 다음 메탈(Metal-1) 공정을 진행할 때에 많은 장애가 생기게 된다.

액티브 콘택홀 형성 후 메탈을 증착하기 전에 세정 공정 즉, 콘택홀 부분의 건식식각이 필수적인데, 이때 액티브 콘택과 스토리지 노드 콘택이 동시에 노출이 되어 상, 하부 전극 부분에도 건식식각 처리가 된다.(도1d의 A부분) 이렇게 됨으로서 메탈 증착 이후의 고온의 후속 공정시, 특히 메탈 알로이(alloy) 공정시에 상,하부 전극의 콘택 부분에서 백금상부가 부푼,(뜬 lifting) 공정 이상이 발생한다.

이뿐만 아니라 메탈 공정을 행할 시에, 정션(junction)의 콘택 저항 특성을 개선하기 위해서 하는 고온의 실리사이드(silicide) 공정에도 취약하여 문제를 일으킨다. 고온의 급속 열처리 공정인 RTP( 공정을 하게 되면, 커패시터 구조의 박막들이 급속하게 열을 받게 되어, 박막의 박리 현상이 일어난다.

본 발명은 강유전체 소자 제조중, 커패시터 구조의 형성 이전에 액티브 콘택홀을 형성하면서 금속배선 공정을 도입함으로서, 이후 금속배선, 세정 및 고온 열처리 공정에도 커패시터의 특성에 영향을 주지 않는 강유전체 메모리 소자 및 그 제조 방법을 제공함을 목적으로 한다.

도1a 내지 도1f은 종래 기술에 따라 제작된 강유전체 소자의 공정 단면도.

도2a 내지 도2e는 본 발명의 바람직한 실시예에 따른 강유전체 소자의 공정 단면도.

* 도면의 주요 부분에 대한 부호의 설명

30 :기판31 : 소자분리막

32 : 게이트패턴33 : 액티브

34 : 제1 층간절연층35 : 제1 금속배선

36 : 제2 층간절연층37 : 하부전극

38 : 강유전체39 : 상부전극

40 : 제3 층간절연층41 : 제2 금속배선

42 : 제4 층간절연층43 : 제3 금속배선

상기 목적을 이루기 위해 본 발명의 강유전체 소자 제조방법은, 소자분리막 및 게이트 전극, 불순물영역을 포함한 기판상에, 제1 층간절연층을 증착하는 단계; 상기 제1 층간절연층을 식각하여 불순물영역상에 제1 홀을 형성하는 단계; 상기 제1 홀에 전도성 패드를 형성하는 단계; 상기 패드를 덮는 제2 층간절연층을 형성하는 단계; 상기 소자분리막과 대응되는 상기 제2 층간절연층상에 하부전극, 강유전체, 상부전극으로 커패시터를 형성하는 단계; 상기 커패시터가 형성된 기판에 제3 층간절연층을 증착하고, 식각하여 상기 패드와 상기 상부전극상에 제2 홀을 형성하는 단계; 상기 패드와 상부전극을 금속배선으로 연결하는 단계를 포함하는 이루어진다.

또한 본 발명의 강유전체 소자는 기판상에 증착된 제1 층간절연층; 상기 제1 층간절연층을 식각하여 불순물영역상에 형성된 제1 홀; 상기 제1 홀에 형성된 전도성 패드; 상기 패드상에 형성된 제2 층간절연층; 상기 소자분리막과 대응되는 상기 제2 층간절연층 상에 형성된 하부전극, 강유전체, 상부전극으로 이루어진 커패시터; 상기 커패시터가 형성된 기판에 증착된 제3 층간절연층; 상기 제3 층간절연층을 식각하여 상기 패드와 상기 상부전극상에 형성된 제2 홀; 상기 패드와 상부전극을 연결한 금속배선를 포함하여 이루어진다.

본 발명은 텅스텐이나 폴리실리콘을 스토리지 노드 플러그(storage-node plug)로 이용하지 않는 강유전체 메모리 소자 제작에 관련된 것으로, 커패시터 구조의 형성 이전에 금속배선 공정을 함으로써 상기와 같은 종래기술의 문제들을 해결하는 것이다.

다시 말해서, 커패시터 구조의 형성 이전 금속배선 공정을 먼저 행함으로써 액티브 콘택홀 형성 시에 생기는 여러 제약을 해결하는데, 먼저 액티브 콘택홀을 만들기 위해 습식 세정이 가능하게 되며 800℃에 달하는 고온의 급속 열처리 공정도 할 수 있어 콘택 저항 마진에 여유가 생기며, 커패시터 형성 공정 이후의 공정이 커패시터에 별 문제를 야기하지 않게 된다. 단지 본발명에서는, 제1 금속배선을 커패시터 구조 하부에 형성함으로써 그에 따라 변화된 집적 공정, 특히 배선간 연결 공정을 적절히 해결해야 한다.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.

도2a 내지 도2e는 본 발명에 의한 바람직한 실시예를 나타내는 공정 단면도이다.

먼저 도2a을 참조하여 살펴보면, 소자분리막(31) 및 게이트 전극(32), 액티브영역(33)을 포함한 모스 트랜지스터가 형성된 반도체 기판(30) 상에 제1 층간절연층(34)을 형성한다.

이어, 도2b를 참조하여 살펴보면, 액티브 콘택을 형성하기 위한 콘택홀을 제1 층간절연층(34)을 식각하여 형성한 다음, 습식 세정을 하고 노광 및 식각 공정을 이용하여 제1 금속배선(35) 공정을 한다. 이때 제1 금속배선(35) 재료로서는 알루미늄 또는 텅스텐이 사용할 수 있으나 후속 고온의 공정을 위해서 텅스텐을 쓰는 것이 바람직하다.

여기서, 종래의 기술을 이용하는 공정 중에 1차로 텅스텐으로 홀만 채운 후에 커패시터 형성 공정이후 금속배선을 해서 텅스텐과 연결하는 제작방법이 있는데, 여기에서는 이와 달리 이공정에서 패터닝을 통해 금속배선을 셀 및 주변 회로 지역 모두에 금속배선을 형성하게 한다.

이어서 도2c를 참조하여 살펴보면, 이후에 제2 절연층(36)을 평탄하게 형성하고 그 위에 하부전극(37), 강유전체(38), 상부전극(39)의 구조로 형성되는 커패시터 구조를 만든다. 여기서 강유전체로는 PZT(Pb(Zr,Ti)O₃), SBT(SrBi₂Ta₂O₉), 또는 BLT(Bi4-xLaxTi3O12)를 사용하여 형성한다. 전극물질로는 백금(Pt), 루세늄(Ru), 이리듐(Ir), 이리듐옥사이드(IrO2)등의 전극 물질을 사용하여 형성한다.

이어서 도2d를 참조하여 살펴보면 상기 구조물 위에 제3 절연층(40)을 증착하고, 패터닝한 다음 액티브과의 연결을 위해서 제2 금속배선(41)을 형성한다. 제2 금속배선(41)을 통해 커패시터와 모스 트랜지스터의 액티브영역과 연결된다. 제2 금속배선으로 TiN 또는 Al 등을 사용하여 형성한다.

이어 도2e를 참조하여 살펴보면, 상기 구조물 위에 제4 절연층(42)을 증착하고 제3 금속배선(43)을 형성한다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것을 본 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본발명은 커패시터 구조의 형성 이전 금속배선 공정을 먼저 행함으로서 액티브 콘택홀 형성시에 생기는 여러 제약을 해결하는데, 먼저 액티브 콘택홀을 만들기 위한 습식 세정이 가능하게 되며 800℃ 고온의 급속 열처리 공정도 할 수 있어 콘택 저항 마진에 여유가 생기고 박리현상 및 강유전체 특성의 열화를 막을 수 있다.

Claims (5)

1. 소자분리막 및 게이트 전극, 불순물 영역을 포함한 기판상에 제1 층간절연층을 증착하는 단계;

   상기 제1 층간절연층을 식각하여 불순물영역상에 제1 홀을 형성하는 단계;

   상기 제1 홀에 전도성 패드를 형성하는 단계;

   상기 패드를 덮는 제2 층간절연층을 형성하는 단계;

   상기 소자분리막과 대응되는 상기 제2 층간절연층상에 하부전극, 강유전체, 상부전극으로 커패시터를 형성하는 단계;

   상기 커패시터가 형성된 기판에 제3 층간절연층을 증착하고, 식각하여 상기 패드와 상기 상부전극상에 제2 홀을 형성하는 단계;

   상기 패드와 상부전극을 금속배선으로 연결하는 단계

   를 포함하는 강유전체 소자 제작 방법.
2. 제 1 항에 있어서,

   상기 패드는 알루미늄 또는 텅스텐을 사용하는 것을 특징으로 하는 강유전체 소자 제작 방법.
3. 제 1 항에 있어서,

   상기 강유전체로 SBT, PZT 또는 BLT 중에서 선택된 하나를 사용하는 것을 특징으로 하는 강유전체 소자 제작 방법.
4. 제 1 항에 있어서,

   상기 금속배선으로 TiN 또는 Al을 사용하는 것을 특징으로 하는 강유전체 소자 제작 방법.
5. 기판상에 증착된 제1 층간절연층;

   상기 제1 층간절연층을 식각하여 불순물영역상에 형성된 제1 홀;

   상기 제1 홀에 형성된 전도성 패드;

   상기 패드상에 형성된 제2 층간절연층;

   상기 소자분리막과 대응되는 상기 제2 층간절연층 상에 형성된 하부전극, 강유전체, 상부전극으로 이루어진 커패시터;

   상기 커패시터가 형성된 기판에 증착된 제3 층간절연층;

   상기 제3 층간절연층을 식각하여 상기 패드와 상기 상부전극상에 형성된 제2 홀;

   상기 패드와 상부전극을 연결한 금속배선

   를 포함하는 강유전체 소자.