KR100462447B1

KR100462447B1 - M-비트디지털신호의'n'개의최하위비트를대칭적으로단축시키는장치

Info

Publication number: KR100462447B1
Application number: KR1019960072709A
Authority: KR
Inventors: 앨런 헤이그 존; 앨런 크라나웨터 그렉; 헨리 윌리스 도날드
Original assignee: 톰슨 콘슈머 일렉트로닉스, 인코포레이티드
Priority date: 1995-12-29
Filing date: 1996-12-27
Publication date: 2005-05-11
Also published as: KR970049442A; DE69624329T2; EP0782319A2; EP0782319A3; EP0782319B1; MX9700196A; JP3762011B2; CN1095113C; DE69624329D1; JPH09288563A; US5696710A; CN1156279A

Abstract

M-비트 디지탈 신호와 이 신호의 MSB와 정수 k가 가산되어 합을 생성하고, 이 합이 N개의 최하위 비트만큼 트런케이트 처리되어 대칭적으로 라운딩 처리되고 비트 단축된 디지탈 출력 신호를 제공하게 된다. MSB는 소정의 입력 신호 변화에 따라 대칭점에 배치되는 출력 제로의 수가 달라지는 확대 또는 축소 라운딩 처리 모드를 선택하는 가산기에 그대로 또는 보수 형태로 인가된다. 디지털 비디오, 오디오 또는 유사한 용례에서의 최하위 비트의 단축에 기인한 바람직하지 않은 DC 시프트는 방지되는 것이 바람직하다.

Description

M-비트 디지탈 신호의 "N"개의 최하위 비트를 대칭적으로 단축시키는 장치 {APPARATUS SYMMETRICALLY REDUCING "N" LEAST SIGINFICANT BITS OF AN M-BIT DIGITAL SIGNAL}

본 발명은 이진 신호의 비트 단축에 관한 것으로서, 특히 디지탈 신호의 복수의 최하위 비트(least significant bit: LSB)의 대칭적 단축에 관한 것이다.

본 발명의 장치는 변경된 신호에의 직류(DC) 성분의 도입 없이, 디지탈 신호의 최하위 비트수를 단축하는 것이 필요한 용례에 일반적으로 유용하다. 이러한 처 리를 이하 디지털 신호의 "대칭적 트런케이트 처리(symmetrical truncation)", "대칭적 라운딩 처리(rounding)" 또는 "대칭적 비트 단축 처리(bit reduction)"라 한다.

디지탈 신호 처리 장치에 있어서, 신호는 복수의 가산, 감산 또는 다른 산술 연산을 거치게 된다. 이러한 처리는 최초의 디지탈 신호보다 더 많은 비트 위치를 갖는 결과를 가져올 수 있다. 예컨대, 2개의 8-비트 이진수의 가산은 "캐리-아웃"(carry-out)이 발생할 수 있기 때문에, 그 합은 9-비트가 될 수 있다. 감산의 경우에도 "보로우(borrow)"가 발생할 수 있으므로 마찬가지로 적용될 수 있다. 이로 인한 문제는 더 많은 처리 과정이 수행됨에 따라 회로 소자는 더 많은 비트를 처리하여야 하므로, 처리 비용과 복잡도가 증가하고 캐리 또는 보로우 비트 전달로 인한 잠재적인 타이밍 문제가 야기된다는 것이다. 회로를 관리 가능한 크기로 제한하기 위해, LSB는 종종 버려져야 한다. 즉, 이진수를 트런케이트 처리하여야 한다.

종래의 이진 신호의 "트런케이트 처리"는 이진 신호의 최하위 비트(LSB)의 일부를 버리는 것을 수반한다. 이로 인해, 간단한 트런케이트 처리는 트런케이트처리된 양수와 트런케이트 처리된 음수 간에 비대칭성을 가져온다는 문제점을 갖는다. 양수의 트런케이트는 처리는 제로(0)가 되려는 경향이 있는 반면, 음수의 트런케이트 처리는 더욱 음수가 되려는 경향을 갖는다.

단순히 2개의 LSB를 버림으로써 ± 13의 피크 값을 갖는 십진수와 동등한 이진수를 트런케이트 처리하게 되면, 양수는 +3, 음수는 -4의 값이 제공된다. 이제, 최초의 신호(±13)는 제로 볼트를 중심으로 하는 사인파에 대응하는 디지탈 신호의 피크 값을 나타낸다고 가정하자. 이러한 신호의 LSB를 버리는 "간단한" 트런케이트처리는 트런케이트 처리된 신호에 "바이어스" 또는 직류(DC) 성분이나 "시프트(shift)"를 도입할 것이라는 것을 쉽게 알 수 있을 것이다. 어떤 용례에 있어서는, DC 시프트가 평균 또는 피크 신호 레벨의 크기와 관련하여 중요하지 않다. 그러나, 다른 시스템에 있어서는, 그러한 비대칭성이 바람직하지 않은 결과를 가져올 수 있으므로, 반드시 피하여야 한다.

종래의 트런케이트 처리로 인한 상기 문제점을 해법이 1986년 5월 13일 공고된 플링(Fling)등에 의한 『APPARATUS FOR SYMMETRICALLY TRUNCATING TWO'S COMPLEMENT BINARY SIGNALS AS FOR USE WITH INTERLEAVED QUADRATURE SIGNAL』이란 명칭의 미국 특허 번호 제4,589,084호에 개시되어 있다. 상기 특허에 사용된 장치에서, 2의 보수는 2의 보수는 양수 와 음수 모두가 "대칭적으로 트런케이트 처리"된 값은 제로가 되려는 경향을 갖도록대칭적 방식으로 트렌케이트 처리된다. 2의 보수의 부호 비트에 응답하여, 상기 장치는 단순히 N개의 LSB를 버림으로써 양수를 트런케이트 처리한다. 부호 비트가 음수를 나타내는 경우에는, N개의 LSB는 서로 OR 연산되고, 그 결과 값이 음의 이진수의 남아 있는 (M-N)비트의 LSB에 가산된다.

본 발명은 디지탈 신호의 최하위 비트수의 대칭적 단축을 간단히 행하는 것을 목적으로 한다.

본 발명에 따라, M-비트 입력 신호의 소정수 N개의 최하위 비트를 대칭적으로 단축시키는 장치는 M-비트 입력 신호와 이 신호의 MSB와 정수 K를 가산하여, 합신호를 생성하는 전가산기와, 상기 합 신호를 N-비트만큼 트렌케이트 처리하여 N개가 더 적은 LSB를 갖는 대칭적으로 라운딩 처리된 출력 신호를 제공하는 트런케이터를 구비한다.

본 발명의 다른 목적과 장점은 첨부한 도면을 참조한 다음 실시예의 설명을 통해 더욱 명확해 진다.

도 1은 복합 비디오 입력 신호를 휘도 성분과 색도 성분으로 분리하는 용례에 있어서 본 발명을 구현한 대칭적 "라운딩 처리" 또는 "비트 단축 처리" 유닛(100A)을 일례를 나타낸다.

도 1의 복합 비디오 신호 분리기(10)는 아날로그/디지탈(A/D) 변환기(14)를 구비하는데, 이 변환기는 휘도 성분과 색도 성분으로 분리될 아날로그 복합 비디오 입력 신호를 수신하는 입력(12)과, 예컨대 8-비트 해상도의 디지탈 복합 비디오(CV) 출력 신호를 제공하는 출력을 갖는다. 또한 설명을 위해, 복합 비디오 신호는 표준 신호이며, A/D 변환기의 샘플링 레이트는 색 부반송파 주파수의 4배가 된다고 가정한다. 이러한 조건하에서는 , 완전한 하나의 색 사이클에 대해 4개의 샘플 간격이 존재하며, 2개의 샘플 간격은 하나의 색 사이클의 절반과 같으므로, 한 라인당 모두 910개의 샘플이 존재할 것이다. 도 1에 사용된 도면 약속은 라인으로 도시되고 그 옆에 숫자가 있는 45°해쉬 마크는 그 라인이 버스라는 것을 나타내고, 그 숫자는 버스 도선(이것은 또한 샘플 당 비트의 수를 나타낸다)의 수를 나타낸다.

디지탈 형태로 변환된 후, 복합 비디오 신호(CV)는 한 쌍의 선형 디지탈 필터(20 및 30)에 인가되는데, 이 한쌍의 필터는 복합 비디오 신호(CV)로부터 색도 성분(C)을 생성한다. 제1 필터(20)는 1 라인(1-H) 빗형 필터인데, 여기에서, 복합 비디오 신호가 감산기(24)의 피감수(+) 입력(26)에 직접 인가되고, 또한, 1 라인(1-H) 지연(예컨대, 910개의 샘플 간격 또는 클록 주기)(18)을 통해 감산기(24)의 감수(-) 입력(22)에 인가된다. 이 감산기(24)내에서 지연되지 않은 복합 비디오 신호로부터 지연된 복합 비디오 신호(CV)를 감산함으로써, 도 4의 (a)(실척이 아님)에 도시된 바와 같이, 주기적인 통과 대역 응답을 갖는 빗형 필터 응답을 생성한다.

도 4의 (a)의 빗형 응답은 2분의 수평 라인 레이트의 홀배수(예컨대, Fh/2, 3Fh/2, 5Fh/2 등)에서 피크이고, 수평 라인 레이트의 배수(예컨대, Fh, 2Fh, 3Fh 등)에서는 널(null)을 나타낸다. 이러한 응답은 복합 비디오 신호(CV)로부터 2개의 신호를 재생시킨다. 색 부반송파 주파수에 중심 주파수에서, 빗형 출력 신호는 휘도 성분이 거의 없는 색도 성분(C1)을 주로 갖는다. 색도 신호 대역의 하부 대역 에지 이하의 주파수에서, 빗형 출력 신호는 소위 휘도 신호의 "수직 디테일" 성분(VD)을 갖게 된다. 이 신호는 각 라인의 휘도 구조에 대한 정보를 전달하고, 색도 정보는 전혀 포함하지 않는다.

색도 성분만을 재생하기 위해서는, 빗형 필터(20)로부터의 수직 디테일 신호 성분(VD)이 제거되어야 한다. 이것은 빗혀 색도 및 수직 디테일 신호(CI+VD)가 인가되는 입력(32)을 갖는 대역 통과 유한 임펄스 응답(finite impulse response:FIR) 필터(30)에 의해 수행된다. 이 필터(30)는 입력(32)에 직접 접속된 제1 입력(34)과, 직렬 접속된 2개의 지연 소자(38 및 40)를 통해 입력(32)에 접속된 제2 입력(36)을 갖는 제1 가산기(44)를 구비한다. 그 2개의 지연 소자 각각은 2개의 샘플 간격의 지연을 갖는다. 지연은 종래의 "Z" 변환 개념으로 표시되었고, "Z"의 음의 지수는 샘플 간격 지연의 수를 표시한다. 지연 소자(38 및 40)의 공통 접속점에서의 지연된 신호는 승산기(50)에서 2배 승산되어(예컨대, 1비트 시프트), 감산기(46)의 감수 (-)입력에 인가되며, 여기서 그 지연되 승산된 신호를 가산기 (44)의 출력(42)으로부터 감산한다.

FIR 필터(30)에서 필터링하는 마지막 단은 가산기(50)에 의해 형성된 필터에 의해 제공된다. 이 가산기(50)는 감산기(46)의 출력에 직접 접속된 제1 입력(52)과, 4개의 샘플 지연 소자(56)를 통해 감산기(46)의 출력에 접속된 제2 입력(54)을 구비한다. 이전의 2개의 지연 소자(38 및 40)와 가산기(44)의 조합은 제 1 대역 통과 필터를 형성한다. 승산기(51) 및 감산기(46)와 제1 대역 통과 필터의 조합으로 제2 대역 통과 필터가 형성된다. 제3 필터 단은 전술한 가산기(50)와 지연 소자(56)에 의해 형성되고, 모든 필터는 색도 반송 주파수의 중심에 극(pole)을 갖는다. 이러한 필터들은 빗형 필터(20)에 의해 생성된 수직 디테일 성분을 제거하기에 충분하므로, 가산기(50)의 출력에서 생성된 색도 출력 신호(C58)에는 휘도 수직 디테일 성분이 없다.

도 4의 (a) 내지 도 4의 (d)는 전체 복합 비디오 분리 처리 과정을 나타낸다. 도 4의 (a)는 상기 기술된 바와 같이, 필터(20)의 주기적인 빗형 필터 응답을 도시한다. 도 4의 (b)는 도 4의 (c)에 도시된 바와 같이 색도 성분만이 남도록 필터(20)의 출력으로부터 수직 디테일 성분을 제거하는 필터(30)의 통과 대역을 나타낸다. 결국, 후술하는 바와 같이 이 성분은 복합 비디오 신호(CV)와 감산적으로 결합되어, 색도 성분을 소거함으로써, 도 4의 (d)에 도시된 바와 같이 휘도 성분만이 남게 된다.

색도 성분을 얻기 위해 복합 비디오 신호(CV)를 필터링하는 과정 동안, 이 신호는 4개의 산술 연산을 거치게 된다. 예컨대, 빗형 필터(20)에서, 지연된 복합 비디오 신호와 지연되지 않은 복합 비디오 신호는 감산된다. 감산기(24)는 "보로우(borrow)"를 행할 수 있기 때문에, 감산된 결과 신호 비트수는 1 비트 "확장" 또는 증가하게 된다. 따라서, 빗형 색도 신호는 감산기(24)의 출력에서 9 비트 폭이 된다. 이것은 감산기(24)의 출력 버스에 "해쉬" 라인으로 도시되고 그 옆에 "9"라고 쓰여져 있다. 다른 신호 버스들도 이와 유사하게 버스 "폭"을 정의한다. 또한, 어떤 신호는 관련된 비트수의 표시를 포함한다.

FIR 필터(30)에서, 색도 성분은 2개의 가산기(44 및 50)와 감산기(46)에서 총 3번의 산술 연산을 거치게 된다. 각 산술 연산은 이 연산에서 (가산기의 경우)캐리 또는 (감산기의 경우) 보로우가 생길 수 있기 때문에, 색도 신호에 또 다른 비트를 부가한다. 따라서, 빗형 필터(20)에 인가된 8-비트 복합 비디오 신호는 제1 감산 처리 후, 9-비트 신호로 "확장"된다. 이 9-비트 신호는 가산기(44)에서 제1 가산 후, 10-비트가 된다. 가산기(44)의 출력은 감산기(46)에서의 제2 감산에 의해 11-비트 신호가 되며, 결국, 완전히 필터링된 색도 신호는 가산기(50)에서 최종적으로 가산된 후, 12-비트로 확장된다. 8-비트에서 12-비트로 색도 신호가 확장되는 것은 색도 신호가 16 배율로 승산되는 것과 유사하다. 본 발명의 바람직한 실시예에 있어서, 12-비트로 "비트-확장"된 색도 신호는 2-비트 트런케이터(60)에 의해 10-비트로 "비트-단축"되며, 10-비트 D/A 변환기(62)에 의해 변환되어, 아날로그 출력 신호로서 출력 단가에(64)에 인가된다.

휘도 신호를 재생하기 위해서는 상이한 색도 신호 처리가 필요하다. 특히, 색도에 대해 하부 비트를 단순히 "트런케이트" 처리"하거나 "초핑-오프(chopping-off)함으로써, 비트를 단축시키는 기술은 휘도 신호 성분을 재생하는 것과 관련하여 문제점을 갖는다. 휘도 신호는 색도 신호 비트의 수를 단순한 트런케이트 처리에 의해 단축시키려 할 때, 디스플레이된 이미지에 바람직하지 않은 시각적 아티팩트가 생성되는 경향이 있는 것을 알 수 있다. 콘투어링을 포함한 이러한 아티팩트는 매우 낮은 휘도 및 색도 공간 변화율을 갖는 이미지가 표시될 때, 명백해지는 것을 알 수 있다. 이러한 아티팩트의 예는 후에 기술된다.

휘도 신호를 재생하기 위해서는 복합 비디오 신호의 해상도(8-비트)에 부합하도록 색도 비트의 수를 단축시키는 것이 필요하다. 이것은 어떤한 DC 성분도 비트가 단축된 신호에 도입되는 일 없이 12-비트에서 8-비트로 색도 성분을 단축시키는 것이 필요하다. 이러한 비트 단축은 본 발명에 의한 "대칭적 라운딩 저리"에 의해 달성된다. 색도 신호의 대칭적 라운딩 처리는 휘도 신호에서 바람직하지 않은 콘투어링이 생기는 것을 감소시켜 바람직하다.

종래의 대칭적 "라운딩 처리" 또는 "트런케이트 처리" 회로의 예는 1986년 5월 13일 공고된, 플링(Fling) 등에 의한, 『APPARATUS FOR SYMMETRICALLY TRUNCATING TWO'S COMPLEMENT BINARY SIGNALS AS FOR USE WITH INTERLEAVED QUADRATURE SIGNAL』이란 명칭의 미국 특허 번호 제 4,589,084호에 개시되어 있다. 이 장치에서, 2의 보수 형태의 이진수의 대칭적 트런케이트 처리는 단순히 양수의 LSB를 버리고, 버려진 LSB 중 어느 하나가 논리값 "1"일 때 트런케이트 처리된 음 수에 "1"을 가산함으로써 실행된다. N-비트 트런케이트 처리를 실행하는 장치는 증분기와 2개의 입력 AND 게이트와 N-입력 OR 게이트를 구비한다. 이러한 장치는 다소 복잡하지만, 휘도/색도 분리 용례에 대칭적 라운딩 처리를 적용하기에 적당하다. 바람직한 대칭적 라운딩 유닛(100A)은 도 1에 도시되어 있다.

도 1의 예에서, 대칭적 비트 단축 또는 라운딩 처리는 라운딩 유닛(100A)에 의해 제공된다. 개략적으로 말하자면, 이 라운딩 유닛(100A)에서, M-비트(예컨데, 12-비트) 색도 신호, 이 신호의 최상위 비트(MSB), 및 정수 K(예컨대, 이진수 0111)를 가산하여합 신호를 생성하고, 이 합 신호를 N-비트(예컨대, 4-비트)만큼 트런케이트 처리하여, "N"개가 적은 최하위 비트(LSB)를 갖는 대칭적 라운딩 처리 또는 비트 단축된 디지털 출력 신호를 제공한다. MSB는 소정의 입력 신호 변경에 따라 대징점에 배치되는 출력 제로의 수가 달라지는 확대 라운딩 처리 모드 또는 축소 라운딩 처리 모드를 선택하는 가산기에 그대로 또는 보수 형태로 인가될 수 있다. 바람직하게도, 디지털 신호에서 비트 단축에 기인한 바람직하지 않는 DC 시프트가 방지되어, 후술하겠지만, 휘도 신호 "콘투어링" 감소에 효과적이라는 것을 알 수 있다.

도 1의 실시예에서, 라운딩 유닛(100A)은 12-비트 전가산기(101)와 4-비트 트런케이트 처리 유닛(103)과 이진수 또는 바이어스 공급원(102)를 구비한다. 이 실시예에서, 필터(30)의 의해 제공된 12-비트 색도 성분과 4-비트 바이어스 수(예컨대, 디지탈 "7" 또는 이진 표시의 이진수 "0111")가 가산기(101)의 가수 입력과 피가수 입력에 인가된다. 이러한 "2의 보수 연산"을 채택한 실시예에서, 12-비트 색도 신호의 최상위 비트(부호 비트)는 12-비트 전가산기(101)의 캐리-인 입력에 인가되고, 캐리-아웃되어, 13-비트의 색도 신호를 제공하게 된다. 변경된 색도 신호의 4개의 LSB는 4-비트 트런케이터(103)에 의해 트런케이트 처리됨으로써, 유닛(100A)에서 9-비트가 대칭적 라운딩 처리된 색도 출력 신호를 생성하게 된다. 다시 말해서, 유닛(100A)에서, 색도 신호의 극성에 따라 대칭적 라운딩 처리되는 동안 소정수가 색도 신호에 가산된다. 만일 색도 신호가 양수라면, "0001"(십진수 "7")이 가산되며, 가산기(102)의 캐리-인에 인가된 MSB는 제로(0)가 된다. 음수의 경우에 있어서, 가산기(101)의 캐리-인에 인가된 MSB는 제로(0)이다. 음수의 경우에 있어서, 가산"1"의 캐리-인에 인가되는 MSB가 "1"일 것이고 입력 신호에 "0111"과 함께 가산될 것이기 때문에, "1000"(십진수 "8")이 가산되는 것이 효율적이다.

도 1에 도시된 것과 같은 대칭적 비트 단축을 이해하기 위해, 대칭적 라운딩처리의 "확대" 및 "축소" 모드를 각각 나타내는 도 13 및 도 14의 표를 이해하는 것이 도움이 될 것이다. 확대 모드는 유닛(100A)에 사용된다. 도 13은 -11 내지 +11 범위의 신호 레벨에 대해서 유닛(100A)을 이용하여 2개의 비트가 라운딩 처리되는 경우를 나타낸다. 칼럼 (A)는 십진수로 나타낸 입력 신호 값 리스트이다. 칼럼 (B)는 칼럼 (A)의 값과 동등한 이진 입력 신호 값이다. 칼럼 (C)는 이진 입력 신호의 MSB를 나타낸다. 칼럼 (D)는 인진수 바이어스 공급원(102)에 의해 제공되어 전가산기(101)에서 입력 수 및 그것의 MSB와 가산되는 수 "K"의 크기를 판정하기 위한 공식을 나타낸다. 공식 K={(2^N)-2}/2로부터 2 비트(N)를 단축하기 위한 K의 값은 "1"이 된다.

칼럼 (E)는 -11부터 +11까지(십진수)의 입력 신호애 대한 "M", "K" 및 "MSB"의 합에 대한 가산기(101)의 출력을 나타낸다. 이러한 합을 2 비트만큼 트런케이트처리하게 되면, 그 결과 값은 칼럼(F) 및 칼럼 (G)에 도시된 것과 같이 -3에서 +3까지의 범위를 갖게 되고, 입력 신호의 제로에 대해 모두 대칭적으로 된다. "스텝 크기"는 제로 레벨 이상 또는 그 이하의 매 스텝에서 4개의 동일한 출력 값을 구비한다. 제로에 대한 대칭에서, 입력 신호의 제로(이하, "대칭점" 또는 POS라 한다)에 대칭적으로 놓인 전체 5개의 제로가 있게 된다.

4개의 LSB가 제거되는 유닛(100A)에서, MSB 오버플로우 또는 캐리-아웃의 가능성이 있기 때문에, 단축된 전체 비트수는 3이 됨으로써, 12-비트 입력 신호는 8-비트가 아닌 9-비트가 되어, 결국 바람직하지 않게 된다. 이러한 상황을 피하기 위해, 유닛(100A)의 출력 신호의 MSB는 리미터(104)에 의해 제한된다.

대칭적 비트 단축의 "축소" 모드는 유닛(100B)에 의해 도 3의 실시예에 도시되어 있다. 그리고 이것의 동작은 도 14의 표에 도시되어 있다. 유닛(100A)과 유닛(100B)의 차이는 유닛(100B)에서는 가산기에 인가되는 MSB가 인버터(300)의 의해 반전된다는 것뿐이다. 이것이 유닛(100B)에서의 동작에 미치는 영향은 입력 또는 출력 신호의 대칭점에 배치되는 출력 제로의 수가 감소된다. 도 14의 축소 모드예에 있어서는, MSB가 보수 형태(반전되어)로 가산기에 인가되어, 대칭점에 3개의 제로가 배치된다. 도 13의 확대 모드에 있어서는, MSB가 그대로(비반전 형태로) 가산기에 인가되어, 상기 언급된 바와 같이 대칭점에 5개의 제로가 배치된다. 대칭적으로 비트가 감소된 출력 신호의 "제로 교차점"을 확대 또는 축소하는 선택을 갖는 장점을 갖게 된다.

도 1의 휘도 신호 재생에 대한 문제점으로 돌아가서, 라운딩-오프 처리과정은 상기 설명된 이유에 의해 색도 신호의 비트수를 13까지 증가시킬 수 있다. 이것은 복합 비디오 신호(CV)로부터 휘도 성분을 추출하는 데에 요구되는 것과 반대되는 것이 보일 수 있다. 그러나, 라운드-오프 회로는 유용한 하위 4 비트로부터의 어떤 색도 정보도 효율적으로 이동시켜 비트 5 이상에 배치하므로, 색도 정보의 큰 손실 없이 하위 4 비트를 트런케이트 처리하는 것이 가능함으로써, 휘도 콘투어링 효과는 현저하게 감소된다.

간단히 말해서, 대칭적 비트 단축는 M, K 및 MSB를 가산하고, 이 합을 4-비트 트런케이터(103)에 의해 트런케이트 처리하여 달성한다. 이것은 색도 신호의 LSB의 수를 4개 단축시키고, MSB의 수를 1개 증가시킴으로써, 그 결과는 9비트가 된다. 이것은 복합 비디오 신호의 해상도(8 비트)보다 단지 1 비트가 많다. 이 마지막 비트는 리미터(104)에 의해 제거하여, 8 비트 색도 출력 신호를 생성하게 된다. 대칭적 라운딩 처리 후 리미팅 처리 과정은 전체 시스템의 콘투어링 성능을 저하시키지 않으면서, LSB를 버리지 않고 8-비트 복합 비디오 신호의 감산을 용이하게 할 것이다. 다시 말해서, 루마 콘투어링이라는 문제점을 야기시키는 것은 색도 최상위 비트의 비대칭적 트러케이트 처리하며, 따라서 색도 신호의 최상위 비트의 리미팅은 콘투어링 성능을 저하시키지 않으면서 휘도 재생을 위한 이후의 8-비트 감산을 용이하게 한다.

휘도 신호 성분의 재생은 피감수 입력(82)에서의 복합 비디오 신호(CV)로부터 감수 입력(84)에서의 8-비트 색도 신호를 감산하는 감산기(80)에 의해 제공된다. 감산 처리전에, 복합 신호(CV)는 지연 유닛(86)에서 4개의 샘플 간격만큼 지연된다. 하나의 완전한 색 사이클(4개의 샘플 간격)만큼 복합 비디오 신호를 지연시키는 이유는 대역 통과 필터(30)에서 4개의 샘플 간격의 평균만큼 지연되었던 12-비트 색도 신호와의 시간적인 정렬을 제공하기 위한 것이다. 디지털 회로에서의 "감산"은 감수를 2의 보수화하여 가산하는 방식으로 수행되므로, 명세서와 청구범위에 사용된 "감산적 결합"은 이러한 종래의 감산 기술을 포함한다.

복합 신화와 색도 신호를 감산적으로 결합하는 산술 연산은 (감산의 휘도 "보로우"가 생길 수 있기 때문에) 9 비트로 1 비트 확장한 분리된 휘도 성분을 생성한다. 이러한 여분의 비트는 분리된 신호(Y)를 리미터(90)에서 8 비트로 제한함으로써 제거된다. 아날로그 휘도 성분 출력 신호는 제한된 8 비트 휘도 성분을 8 비트 디지털/아날로그(D/A) 변환기(92)를 통해 출력 단자(94)에 인가함으로써 획득된다.

이제, 소위 "콘투어링 민감(sensitive)" 신호로부터 휘도 성분을 분리하는 도 1의 동작에 대해 설명한다. 콘투어링 민감 신호의 5개의 예는 "신호 1"에서 "신호 5"까지의 5개의 신호에 의해 도 5에 개시되어 있다. 각각의 신호는 A/D 변환기(14)의 출력에서 치한 복합 비디오 신호로서, 색 부반송파의 주파수(Fc)에서 색도를 나타내는 AC 성분과 DC 성분을 갖는다. DC 성분은 휘도 성분을 나타내며, 적어도 여러개의 부반송파 사이클에서 일정할 것이다. 5개의 신호 라인은 디스플레이된 비디오 이미지의 5개의 연속적인 영역에서 5개의 다른 그러나 "거의 동일한" 휘도 값을 나타내는 휘도 신호의 5개의 상이한 정상-상태 조건을 나타낸다. A/D 변환기(14)에 입력된 아날로그 색도는 일정한 것으로 선택되었지만, A/D 변환기의 출력에서의 "디지털 색도"는 일정하지 않을 것이다. 왜냐하면, 색도에 가산되어 양자화될때, 휘도가 변화하여 분리된 디지털 색도가 변화할 수 있기 때문이다.

도 5의 표에서 중요한 것은 "신호 1"에서 "신호 2"로의 변화는 4개의 복합 값 중 단지 하나만이 변한다는 것이다. 특히, 신호 1의 각 라인에 나타난 복합 값 "9"는 신호 2의 각 라인에서 "10"으로 바뀐다. 주어진 값이 예시적인 것이며, IRE 단위 또는 8-비트 이진수 크기(예컨대, 0-255)로 변환된 IRE 단위로 생각될 수 있다. 어떤 표현에서든지, 신호 1에서 신호 2로의 변화는 매우 작다. 신호 2와 신호 3 사이의 변화(각 라인에서 "4"는 "5"로 변화)에서도 마찬가지이며, 신호 3과 신호 4 사이의 변화("2"가 "3"으로)에서도 마찬가지이며, 신호 4와 신호 5 사이의 변화("7"이 "8"로)에서도 마찬가지이다. 이러한 5개의 상정한 신호 사이의 변화는 거의 일정하게 천천히 증가하는 복합 비디오 신호의 휘도 성분과 일정한 색도 성분을 나타낸다.

도 6은 도 5의 복합 비디오의 5개 라인에 대한 빗형 필터(20)의 출력으로부터 재생된 색도(C) 및 수직 디테일 성분(VD)을 나타낸다. 이러한 값들은 도 6의 처음 부분에서 "D"(차)에 대한 등식으로부터 계산된 정상 상태 값들이다. 특히, 현재의 C+VD 샘플의 값은 현재 샘플에서 직전의 수직 방향 샘플(즉, 이전 라인의 대응하는 샘플)을 밴 값이 된다. 에컨대, 신호 1에 대해서, 도 6에 있는 라인 2의 제1 샘플 차는 신호 1의 라인 2의 현재 샘플의 값(+4)에서 도 5로부터 얻어진 신호 1의 라인 1의 대응하는 이전 샘플의 값(-7)을 뺀 값이 된다. 도 6의 모든 C+VD 차 값은 도 5로부터 동일한 방식으로 유도된다.

도 1과 관련하여 이전에 설명된 것과 같은 다음 처리 단계는 빗형 필터(20)의 출력으로부터 바람직하지 않은 수직 디테일을 제거하는 것이다. 이것은 도 6의 빗형 필터링 값으로부터 빗형 복합 신호의 필터링된 값을 유도하기 위한 도 7의 처음부분에 나타난 "Pn"에 대한 전달 함수를 갖는 대역 통과 필터(30)에 의해 수행된다. 색도의 현재 필터링된 "픽셀"에 대한 값 "Pn"은 도 6의 표에 대응하는 픽셀의, 현재 값(Po) - 시간적으로 2 픽셀 선행한 값의 2배의 값 + 4 픽셀 선행한 값의 2 배의 값 - 6 픽셀 선행한 값의 2배의 값 + 시간적으로 8 픽셀 선행한 값이 된다.

예컨대, 신호 1의 라인 3의 픽셀 1에 대해 대역 통과 필터링된 색도 신호 값은 다음과 같이 정해진다. 현재 값은 +3, 2 픽셀 선행한 값은 -3, 4 픽셀 선행한 값은 +3, 6 픽셀 선행한 값은 -3, 8 픽셀 선행한 값은 +3이 된다. 그러므로, Pn의 값은 Pn = (+3)-2(-3)+2(+3)-2(-3)+3 = 3+6+6+6+3 = +24 가 된다.

도 7의 색도 픽셀의 남아 있는 값은 동일한 방식으로 계산된다.

본 발명의 장점을 더욱 확실히 알기 위해, 휘도 성분 값이 필터(30)에 의해 제공된 12-비트 색도 신호로부터 간단히 4 비트를 트런케이트 처리하고, 복합 신호(CV)로부터 그 차를 감산하여 획득되어질 수 있다면, 휘도 성분 값이 어떤 것인지를 판정하는데 도움이 될 것이라고 생각된다. 이러한 결과는 도 8 및 도 9의 표에 표시되어 있다. 간단한 트런케이트 처리에 의해 도 9로부터 얻어진 결과는 색도 신호를 대칭적으로 라운딩한 결과를 제공하는 도 11과 비교될 것이다.

도 8은 필터(30)의 12-비트 색도 신호부터 "간단히" 4 비트를 트런케이트 처리(대칭적은 아님)한 결과를 나타낸다. 도 9는 도 5의 최초 복합 비디오 값으로부터 도 8의 트런케이트트 처리된 색도 값을 감산한 휘도 신호에 대한 최종 결과를 나타낸다. "단순한" 트런케이트 처리가 색도 신호에 적용된 경우에, 휘도 신호에 상당한 콘투어링이 생긴다. 도 2의 종래의 "간단한" 트런케이터(200)을 이용하여 트런케이트 처리된 색도 값은 도 7의 복합 비디오 값으로부터 4개의 최하위 비트를 제거함으로써 결정된다. 그 결과는 도 8에 나타나 있다.

도 9는 12-비트 색도 신호로부터 4비트를 간단히 트런케이트 처리한 가상 조건에 대한 휘도 신호 레벨을 나타낸다. 이 어레이에서, 여기에서 하나의 신호만이 정확한 휘도 값을 갖는데, 이 신호는 3이다. 도 9는 도 5의 최초의 디지털 복합 비디오 신호 값으로부터 도 8의 트런케이트 처리된 각 색도 값을 감산함으로써 얻어진다. 예컨대, 신호 3의 라인 2에서 도 5에 있는 제1 휘도 픽셀의 값은 도 5로부터의 복합 비디오 값에서 도 8로부터의 색도 값을 뺀 값과 같다. 도 5로부터의 복합 비디오 값(CV)은 "7"이 된다. 도 8로부터 트런케이트 처리된 색도 값은 "-1"이 된다. 따라서, 신호 3의 라인 2의 픽셀 1에 대한 휘도 신호 값은 "6"이 된다. 이것은 이하 설명된 것과 같은 휘도 신호에 대한 "정확한" 값이다.

휘도에 대한 도 9의 어떤 휘도 신호 값이 정확한지 아닌지를 판정하기 위해, 도 7의 필터링된 색도 값을 조사하는 것이 도움이 된다. 신호 3의 라인 3의 픽셀 1에 대해, 필터링된 색도 값은 "16" 또는 이진수로 "10000"이다. 이진수 "10000"이 트런케이트 처리되면, 버려진 4개의 LSB는 모두 제로(0)이기 때문에, 분리 에러는 없다. 그러므로, +16 이나 -16 또는 이 값들의 정수배인 도 7에 있는 모든 픽셀은 왜곡되지 않은 색도 값을 갖게 되므로, 도 9에 있는 대응하는 픽셀 위치는 정확한 값의 휘도 성분을 갖게 된다. 예컨대, 도 7에 있는 신호 3의 라인 2 및 3에 있는 모든 픽셀은 16이나 16의 배수이므로, 신호 3의 라인 2 및 3의 모든 픽셀은 정확하다. 남은 신호들은 모두 트런케이트 처리에 기인한 색도 에러와 그에 따른 휘도 에러를 포함하며, 이로 인해 그 성분들이 디스플레이될 때 바람직하지 않은 콘투어링 효과를 가져올 수 있다. 게다가, 신호 1 및 5는 정확한 동일 색도를 포함하지만, 휘도는 하나의 카운트 또는 신호 레벨이 다르다. 이러한 2개의 신호 레벨(6 및 7) 사이에는 생성된 단 하나의 중간 휘도 값이 있으며, 이 값은 신호 4로부터 생성된 것이다. 이러한 출력은 6.5 휘도 레벨(평균)로서 나타날 것이다.

도 10 및 도 11은 본 발명의 색도 및 휘도 분리 성능을 나타내며, 도 8 및 도 9와 동일한 방법을 이용한 도 5, 도 6 및 도 7으로부터 도출된다. 상이한 점은 필터(30)로부터의 12-비트 색도 신호는 단순히 트런케이트 처리되는 것이 아니라 복합 비디오 성분으로부터 감산하기에 앞서 대칭적 라운딩 처리된다는 것이다. 재생된 휘도 성분에 대한 색도 신호의 이러한 처리의 효과를 이하 도 9의 트런케이트 처리 예와 비교될 것이다.

먼저, 도 11에 도시된 평균 휘도 출력은 항상 복합 비디오의 평균과 같다는 것이 중요할 것이다. 이것은 휘도 레벨이 (어느 한 신호 레벨로부터 다른 신호 레벨로) 변화한다고 하더라도, 여러개의 신호 영역에 대해 변경되지 않는 비디오 신호를 생성하는 도 9의 간단한 트런케이트 처리 예보다 향상된 것이다. 또한, 도 1에서, 입력 정상-상태 신호 값에서의 각각의 변화로 인해, 상이한 평균 휘도 출력 레벨이 생성된다. 시간의 4분의 3에는 휘도에 남겨진 잔류 부반송파(Fc) 성분이 있지만, 일반적으로, 본 발명의 실시예에서 콘투어링이 나타나는 것은 신호 1 내지 신호 5로 나타낸 5개의 영역의 각각의 대하여 휘도가 더 정확하기 때문에 직접 스트레이트 처리를 채택한 것보다 훨씬 적다.

도 12는 부호-크기 산술 처리를 이용하여 구현한 대칭적 라운딩처리와 함께 휘도/색도 분리를 제공하는 본 발명의 용례를 도시한다. 도 12에 있어서, 공급원(1200)은 부호/크기 형태로 된 8-비트 복합 비디오 신호(S1)를 색도 필터(1202)에 제공하면, 여기서 색도 성분을 분리하여 12-비트 필터링된 색도 신호(S2)를 생성한다. 이 신호의 크기 비트(S3)는 대칭적 라운딩 처리 유닛(1204)에 의해 8 크기 비트로 단축되며, 리미터(1218)에 의해 7 크기 비트로 단축된다. 12-비트 색도 신호(S2)의 부호 비트(S4)와 7 크기 비트(S9)는 (지연(1210) 처리과정 후이) 복합 비디오 신호(S11)로부터 감산기(1208)로부터 감산되어, 분리된 휘도 출력 신호(S12)를제공할 수 있다. 예에 있는 라운딩 처리 유닛(1204)은 크기 비트에 대해서만 동작하며, 공급원(1214)으로부터의 이진수 바이어스 신호(S6)를 11-비트 색도 크기 신호(S3)에 가산하여 12-비트 색도 신호(S7)를 형성할 수 있는 가산기(1212)를 구비한다. 신호(S7)의 4개의 최하위 비트(LSB)는 트런케이터(1216)에 의해 트런케이트처리되고 리미터(1218)에 의해 제한되어, 감산기(1208)에 부호 비티(S4)와 함께 인가된다. 크기 신호의 4개의 최하위 비트(LSB)는 대칭적으로 단축되기 때문에, DC 성분이 결과 신호에 포함되지 않으므로, 분리된 휘도 신호에서의 콘투어링 효과는 피하게 된다.

도 15는 오디오 처리 시스템에서의 대칭적 비트 단축 또는 라운딩 처리를 제공하는 본 발명의 용례를 나타낸다. 이 시스템은 아날로그 오디오 신호(S1)를 아날로그/디지탈 변환기(1504)로 제공하는 오디오 공급원(1502)을 구비하며, 아날로그/디지탈 변환기는 오디오 처리 유닛(1506)에 16-비트 디지탈 출력 신호(S2)를 제공한다. 이 처리 과정은 필터링, 잡음 제거 등을 포함하며, 비트수를 20으로 증가시키는 것으로 할 수 있다. 이 비트수를 신호(S2)의 최초 16-비트로 단축시키기 위 해, 20-비트 신호는 라운딩 처리 유닛(100C)에 인가된다. 이 라운딩 처리 유닛(100C)은 신호가 12-비트가 아닌 20-비트라는 것을 제외하고는 도 1에 있는 라운딩 처리 유닛(100A)과 유사하다. 이 라운딩 처리 유닛은 17-비트 신호(S4)를 생성하기 위해 상기 기술된 것과 같이 동작한다. 여기에서, 상기 20비트 신호는 4개의 최하위비트를 대칭적으로 제거함으로써 4 비트가 단축되며, 가산기(101)로부터 MSB 비트 위치에서 오버플로우를 허용하기 위해 1 비트가 가산된다. 그 결과인 17-비트 신호(S4)는 리미터(1508)에 의해 16-비트로 제한되고, 이 제한된 신호(S5)는 디지탈 아날로그 변환기(1510)에 의해 아날로그 신호(S6)로 다시 변환된다.

본 발명이 비록 일부 특정 실시예에 대해서만 설명되었지만 적절한 변경을 가하여 다른 태양으로도 실시 가능하다. 예컨대, 필터링은 4개 이상의 또는 4개 이하의 색도 비트를 라운딩 오프하여야 하는 상이한 형태가 될 수 있다. 또한, 1라인(1-H) 빗형 필터가 실시예에서와 같이 사용되었더라도, 색도 필터는 2-라인(2-H) 빗형 필터 또는 프레임 빗형 필터와 같은 복수의 빗형 필터가 될 수 있다. 또한, 빗형 필터의 수직 디테일 출력의 단축은 3 스테이지 대역 통과 FIR 색도 신호 필터에 의해 제공되는 것으로 도시되었지만, 더 많은 또는 더 적은 복잡한 상이한 레벨 단을 갖도록 다른 적절한 필터가 사용될 수 있다. 또한, 다른 색도 필터는 고주파 통과 형이 되거나 고주파 통과 및 대역통과 형을 조합한 것이 될 수 있다.

본 발명의 디지털 복합 비디오 신호 분리기를 채택한 디지탈 장치는 대칭적 라운딩 처리를 이용하여 바람직하지 않은 콘투어링 효과를 가져오지 않고 디지털 복합 비디오 신호를 휘도 성분과 색도 신호 성분으로 분리할 수 있다.

도 1은 디지탈 복합 비디오 신호를 휘도 성분과 색도 성분으로 분리하는 예시적 용례에 있어서, 본 발명에 따른 대칭적 라운딩 장치를 도시한 블록도.

도 2는 트런케이트 처리된 신호에서 바람직하지 않은 DC 오프셋이 발생될 수 있는 단순한 트런케이트 처리에 의해 비트를 단축시키는 종래의 방법을 도시한 블록도.

도 3은 본 발명의 특징에 따라 대칭 영역의 폭을 변경시키기 위한 도 1의 대칭적 라운딩 처리 장치의 변형례를 도시하는 블록도.

도 4는 도 1의 복합 비디오 분리 장치의 동작을 도시한 필터 도면.

도 5는 도 1의 장치에 대한 5개의 상정한 입력 복합 비디오 신호 조건을 도시한 공간 픽셀 도면.

도 6은 도 5의 5개의 상정한 입력 신호 조건에 대한 수직 디테일 성분 및 색도 성분을 포함하는 빗형 필터 출력 신호 값을 도시하는, 도 5로부터 도출된 도면.

도 7은 도 1의 장치에 대한 수직 디테일 성분으로부터 분리된 비트 단축 이 전의, 색도 성분 신호 값을, 도 6으로부터 도출된 도면.

도 8은 도 2에 도시한 바와 같이 직접 트런케이트 처리하여 비트 단축한 후 생성된 분리된 색도 신호 값을 도시하는, 도 7로부터 도출된 도면.

도 9는 도 2에 도시한 바와 같이 직접 트런케이트 처리하여 비트 단축했다는 가정 하에서 도 4의 5개의 상정한 신호 조건에 대한 휘도 신호 값을 도시하고, 도 8로부터 도출된 휘도 신호 도면.

도 10은 도 1의 본 발명의 실시예에서 비트 단축 후 생성된 분리된 색도 신호 값을 도시하는, 도 7로부터 유도된 픽셀 도면.

도 11은 도 4의 5개의 상정한 신호 조건에 대해 도 1의 본 발명의 실시예에서와 같이 대칭적 비트 단축을 이용하여 얻은 휘도 신호 값을 도시하는, 도 10으로부터 도출된, 휘도 신호 도면.

도 12는 본 발명의 다른 형태에 따라 부호-크기 처리와 함께 대칭적 비트 단축을 이용하여 디지털 복합 비디오 신호를 휘도 성분과 색도 성분으로 분리하고, 본 발명의 추가적인 실시예를 도시한 블럭도.

도 13은 대칭점(POS)에 5개의 제로(0)가 배치된 2-비트 라운딩 처리의 경우, 도 1의 예에서 "확대" 대칭적 라운딩을 처리를 도시하는 전달 함수를 도시한 도표.

도 14는 대칭점(POS)에 3개의 제로가 배치된 2-비트 라운딩 처리의 경우, 도 1의 예에서 "축소" 대칭적 라운딩 처리를 도시하는 전달 함수를 도시한 도표.

도 15는 오디오 신호 처리 용례에서 제한 처리와 함께 확대 대칭적 라운딩 처리를 도시한 블록도.

<도면의 주요 부분에 대한 부호의 설명>

20 : 색도 빗형 필터

14 : A/D 변환기

62, 92 : D/A 변환기

24, 46, 80 : 감산기

44, 50 101 : 가산기

30 : 대역통과 FIR 필터

90, 104 : 리미터

100A : 대칭적 라운딩 처리 유닛

103 : 4-비트 트런케이터

Claims

M-비트 입력 신호의 소정수 N개의 최하위 비트를 대칭적으로 단축시키는 장치에 있어서,

상기 M-비트 입력 신호, 이 M-비트 입력 신호의 MSB, 및 정수 K를 가산하여, 합 신호를 생성하는 가산기 수단과;

상기 합 신호를 N-비트만큼 트런케이트 처리하여, N개가 적은 최하위 비트를 갖는 대칭적 라운딩 처리한 출력 신호를 제공하는 트런케이트 처리 수단;

상기 MSB를 보수 형태로 상기 가산기 수단에 인가하는 수단을 포함하는 최하위 비트의 대칭적 단축 장치.
제1항에 있어서, 상기 가산기 수단에 인가되는 상기 정수 K는 단축될 최하위 비트의 개수인 N과 관계식 K={(2^N)-2}/2로 관련되어 있는 것인 최하위 비트의 대칭적 단축 장치.
제1항에 있어서, 상기 M=12 이고, 상기 N=4 이며, 상기 정수 K는 "7"인 것인 최하위 비트의 대칭적 단축 장치.
제 1 항에 있어서, 상기 대칭적 라운딩 처리한 출력 신호를 제한하는 리미터를 더 포함하는 최하위 비트의 대칭적 단축 장치.