KR100436819B1 - 플라즈마 디스플레이 장치 및 그 구동 방법 - Google Patents

플라즈마 디스플레이 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100436819B1
KR100436819B1 KR10-2001-7008746A KR20017008746A KR100436819B1 KR 100436819 B1 KR100436819 B1 KR 100436819B1 KR 20017008746 A KR20017008746 A KR 20017008746A KR 100436819 B1 KR100436819 B1 KR 100436819B1
Authority
KR
South Korea
Prior art keywords
discharge
voltage
lighting rate
pulse
circuit
Prior art date
Application number
KR10-2001-7008746A
Other languages
English (en)
Other versions
KR20010101463A (ko
Inventor
모리미츠히로
가사하라미츠히로
오에요시나오
다치바나히로유키
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000291987A external-priority patent/JP3242096B1/ja
Priority claimed from JP2000291988A external-priority patent/JP3242097B1/ja
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20010101463A publication Critical patent/KR20010101463A/ko
Application granted granted Critical
Publication of KR100436819B1 publication Critical patent/KR100436819B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2942—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge with special waveforms to increase luminous efficiency
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

플라즈마 디스플레이 장치에 있어서, 1개의 유지 펄스(Psu)에 의해 제 1 방전과 제 2 방전을 발생시키는 것에 의해 방전 셀의 발광 효율을 향상시킨다.
상기 제 1 방전은 회수 코일 L 및 패널 용량 Cp의 LC 공진에 의해 전압을 극대값 Vpu까지 상승시켜 발생시킨다.
상기 제 2 방전은 전압이 상기 극대값 Vpu로부터 Vpb까지 저하했을 때에 패널 용량 Cp를 전원에 접속하여 전압을 Vsus까지 상승시켜 발생시킨다.

Description

플라즈마 디스플레이 장치 및 그 구동 방법{PLASMA DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}
PDP(플라즈마 디스플레이 패널)를 이용한 플라즈마 디스플레이 장치는 박형화 및 대화면화가 가능하다고 하는 이점을 갖는다. 이 플라즈마 디스플레이 장치에서는 화소를 구성하는 방전 셀의 방전시의 발광을 이용하는 것에 의해 화상을 표시하고 있다.
도 46은 AC형 PDP에 있어서의 방전 셀의 구동 방법을 설명하기 위한 도면이다. 도 46에 도시하는 바와 같이 AC형 PDP의 방전 셀에 있어서는 대향하는 전극(301, 302)의 표면이 각각 유전체층(303, 304)으로 덮여 있다.
도 46의 (a)에 도시하는 바와 같이 전극(301, 302) 사이에 방전 개시 전압보다 낮은 전압을 인가한 경우에는 방전이 발생하지 않는다. 도 46의 (b)에 도시하는 바와 같이 전극(301, 302) 사이에 방전 개시 전압보다 높은 펄스 형상의 전압(기입 펄스)을 인가하면 방전이 발생한다. 방전이 발생하면, 부전하는 전극(301)의방향으로 진행하여 유전체층(303)의 벽면에 축적되고, 정전하는 전극(302)의 방향으로 진행하여 유전체층(304)의 벽면에 축적된다. 유전체층(303, 304)의 벽면에 축적된 전하를 벽전하라고 부른다. 또, 이 벽전하에 의해 유기된 전압을 벽전압이라고 부른다.
도 46의 (c)에 도시하는 바와 같이 유전체층(303)의 벽면에는 부(負)의 벽전하가 축적되고, 유전체층(304)의 벽면에는 정(正)의 벽전하가 축적된다. 이 경우, 벽전압의 극성은 외부 인가 전압의 극성과는 반대 방향이기 때문에, 방전의 진행에 따라서 방전 공간 내에 있어서의 실효 전압이 저하하고 방전은 자동적으로 정지한다.
도 46의 (d)에 도시하는 바와 같이 외부 인가 전압의 극성을 반전시키면, 벽전압의 극성이 외부 인가 전압의 극성과 동일한 방향으로 되기 때문에, 방전 공간 내에 있어서의 실효 전압이 높아진다. 이 때의 실효 전압이 방전 개시 전압을 초과하면, 역극성의 방전이 발생한다. 그것에 의해, 정전하가 전극(301)의 방향으로 진행하여 이미 유전체층(303)에 축적되어 있는 부의 벽전하를 중화하고, 부전하가 전극(302)의 방향으로 진행하여 이미 유전체층(304)에 축적되어 있는 정의 벽전하를 중화한다.
그리고, 도 46의 (e)에 도시하는 바와 같이 유전체층(303, 304)의 벽면에 각각 정 및 부의 벽전하가 축적된다. 이 경우, 벽 전압의 극성이 외부 인가 전압의 극성과는 반대 방향이기 때문에, 방전의 진행에 따라서 방전 공간 내에 있어서의 실효 전압이 저하하고 방전이 정지한다.
또, 도 46의 (f)에 도시하는 바와 같이 외부 인가 전압의 극성을 반전시키면 역극성의 방전이 발생하고, 부전하는 전극(301)의 방향으로 진행하고 정전하는 전극(302)의 방향으로 진행하며, 도 46의 (c)의 상태로 되돌아간다.
이와 같이, 높은 기입 펄스를 인가하는 것에 의해 일단 방전이 개시된 후에는 벽전하의 작용에 의해 이 기입 펄스보다 낮은 외부 인가 전압(유지 펄스)의 극성을 반전시키는 것에 의해 방전을 유지시킬 수 있다. 기입 펄스를 인가하는 것에 의해 방전을 개시시키는 것을 어드레스 방전이라고 부르고, 교대로 반전하는 유지 펄스를 인가하는 것에 의해 방전을 유지시키는 것을 유지 방전이라고 부른다.
다음에, 상기한 구동 방법에 의해 방전 셀을 구동하는 종래의 플라즈마 디스플레이 장치의 유지(서스테인) 드라이버에 대해서 설명한다. 도 47은 종래의 플라즈마 디스플레이 장치의 유지 드라이버의 구성을 도시한 회로도이다.
도 47에 도시하는 바와 같이 유지 드라이버(600)는 회수(回收) 콘덴서 C11, 회수 코일 L11, 스위치 SW11, SW12, SW21, SW22 및 다이오드 D11, D12를 포함한다.
스위치 SW11은 전원 단자 V11과 노드 N11 사이에 접속되고, 스위치 SW12는 노드 N11과 접지 단자 사이에 접속되어 있다. 전원 단자 V11에는 전압 Vsus가 인가된다. 노드 N11은, 예를 들면 480개의 유지 전극에 접속되고, 도 47에서는 복수의 유지 전극과 접지 단자 사이의 전체 용량에 상당하는 패널 용량 Cp가 도시되어 있다.
회수 콘덴서 C11은 노드 N13과 접지 단자 사이에 접속되어 있다. 노드 N13과 노드 N12 사이에 스위치 SW21 및 다이오드 D11이 직렬로 접속되고, 노드 N12와노드 N13 사이에 다이오드 D12 및 스위치 SW22가 직렬로 접속되어 있다. 회수 코일 L11은 노드 N12와 노드 N11 사이에 접속되어 있다.
도 48은 도 47의 유지 드라이버(600)의 유지 기간의 동작을 도시한 타이밍도이다. 도 48에는 도 47의 노드 N11의 전압 및 스위치 SW21, SW11, SW22, SW12의 동작이 도시된다.
우선, 기간 Ta에 있어서 스위치 SW21이 온하고 스위치 SW12가 오프한다. 이 때, 스위치 SW11, SW22는 오프하고 있다. 이것에 의해, 회수 코일 L11 및 패널 용량 Cp에 의한 LC 공진에 의해 노드 N11의 전압이 완만하게 상승한다. 다음에, 기간 Tb에 있어서 스위치 SW21이 오프하고 스위치 SW11이 온한다. 이것에 의해, 노드 N11의 전압이 급격하게 상승하고, 기간 Tc에서는 노드 N11의 전압이 Vsus로 고정되고, 전원 단자 V11로부터 공급되는 방전 전류에 의해 유지 방전이 1회 발생한다.
다음에, 기간 Td에서는 스위치 SW11이 오프하고 스위치 SW22가 온한다. 이것에 의해, 회수 코일 L11 및 패널 용량 Cp에 의한 LC 공진에 의해 노드 N11의 전압이 완만하게 강하한다. 그 후, 기간 Te에 있어서 스위치 SW22가 오프하고 스위치 SW12가 온한다. 이것에 의해, 노드 N11의 전압이 급격하게 강하하여 접지 전위로 고정된다.
상기한 동작을 유지 기간에 있어서 반복해서 실행함으로써, 복수의 유지 전극에 주기적인 유지 펄스 Psu가 인가되고, 유지 펄스 Psu의 상승시에 방전 셀이 방전하여 유지 방전이 실행된다.
상기한 바와 같이, 종래의 플라즈마 디스플레이 장치에서는 유지 드라이버 등을 이용하여 유지 펄스의 상승시에 방전 셀을 1회만 방전시키고, 다음의 유지 펄스가 인가될 때까지 방전을 정지시키고 있다. 이 1회의 방전에서는 방전 전류가 전원으로부터 공급되어 방전에 필요한 전류가 충분히 공급되지만, 방전 전류에 대해서 자외선이 포화하고 또 자외선에 대해서도 가시광 강도가 포화하기 때문에, 방전 전류가 커지더라도 휘도는 거의 증가하지 않는다.
이와 같이, 종래의 플라즈마 디스플레이 장치에서는 전원으로부터 방전 전류를 공급하여 1회만 방전시키는 것에 의해 발광시키고 있기 때문에, 투입 전력에 대해서 발광 효율이 낮아진다. 또, 휘도의 포화가 발생하지 않는 낮은 전류 레벨로 방전 셀을 구동하면, 방전 자체가 불안정하게 되어 반복해서 안정하게 방전을 실행할 수 없다.
한편, 일본 특허 공개 평성 제 11-282416 호 공보에는 유지 기간에 있어서 제 2 전압 Vk와 제 1 전압 Vs(>Vk)를 점등해야 할 모든 방전 셀에 인가하고, 방전 전압이 낮은 방전 셀을 제 2 전압 Vk에서 방전시키고, 방전 전압이 높은 방전 셀을 제 1 전압 Vs에서 방전시키고, 방전 전류를 분산시키는 것이 개시된다. 이 경우, 각 방전 셀은 유지 주기의 반주기 동안에 1회 방전하지만, 방전 전압이 낮은 방전 셀이 제 2 전압 Vk에서 방전한 후 방전 전압이 높은 방전 셀이 제 1 전압 Vs에서 방전하기 때문에, 전체적으로 보면 유지 주기의 반주기 동안에 2회 방전하고 있는 것처럼 보인다. 그러나, 이러한 방전에서는 각 방전 셀은 1회밖에 방전하고 있지 않고, PDP 전체에 대한 방전 전류가 단지 분산될 뿐 점등해야 할 모든 방전 셀에대해서 발광 효율을 향상시키는 것은 불가능하다.
또, 상기한 일본 특허 공개 평성 제 11-282416호 공보에는 유지 기간에 있어서 제 2 전압 Vk(≤Vs/10)와 제 1 전압 Vs를 점등해야 할 모든 방전 셀에 인가하는 것이 개시된다. 이 경우, 방전 전압이 낮은 방전 셀이 제 1 전압 Vs에서 방전하고 다음 사이클의 제 2 전압 Vk에서 다시 방전하고, 방전 전압이 높은 방전 셀이 제 1 전압 Vs에서 방전하고 다음 사이클의 제 2 전압 Vk에서 다시 약하게 방전하거나 또는 방전하지 않는다. 따라서, 이 경우에도 점등해야 할 모든 방전 셀이 유지 주기의 반주기 동안에 2회 방전하는 것은 아니고 1회밖에 방전하지 않는 방전 셀도 존재하기 때문에, 점등해야 할 모든 방전 셀에 대해서 발광 효율을 향상시키는 것은 불가능하다.
또, 종래의 플라즈마 디스플레이 장치에서는 전원으로부터 방전 전류를 공급하여 1회만 방전시키는 것에 의해 발광시키고 있기 때문에, 투입 전력에 대해서 발광 효율이 낮아져 소비 전력이 커진다. 또, 일반적으로 플라즈마 디스플레이 장치의 소비 전력은 다른 표시 장치에 비해 높아, 이 소비 전력을 저감하는 것이 요망되고 있다.
또, 휘도의 포화가 발생하지 않는 낮은 전류 레벨로 방전 셀을 구동하면, 방전 자체가 불안정하게 되어 반복해서 안정하게 방전을 실행할 수 없다. 또, PDP에서는 각종 화상을 표시하기 때문에, 동시에 점등되는 방전 셀의 수가 변화되고 필요한 방전 전류도 변화된다. 이 때문에, 낮은 전류 레벨로 방전 셀을 구동하면 방전이 더욱 불안정하게 된다.
발명의 개시
본 발명의 목적은 점등해야 할 모든 방전 셀의 발광 효율을 향상시킬 수 있는 표시 장치 및 그 구동 방법을 제공하는 것이다.
본 발명의 다른 목적은 점등해야 할 모든 방전 셀의 발광 효율을 향상시킬 수 있음과 동시에 안정하게 방전을 반복해서 실행할 수 있는 표시 장치 및 그 구동 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 점등률이 변화되더라도 안정하게 방전을 반복해서 실행할 수 있음과 동시에 투입 전력에 대한 발광 효율을 향상시켜 소비 전력을 저감할 수 있는 표시 장치 및 그 구동 방법을 제공하는 것이다.
본 발명의 한 특징에 따른 표시 장치는 복수의 방전 셀을 선택적으로 방전시켜 화상을 표시하는 표시 장치로서, 복수의 방전 셀을 포함하는 표시 패널과, 표시 패널내의 선택된 방전 셀에 구동 펄스를 인가하여 제 1 방전을 발생시키는 제 1 구동 회로와, 제 1 방전에 의해 구동 펄스의 전압이 감소하여 제 1 방전이 적어도 약해진 후에 구동 펄스의 전압을 다시 증가시키는 것에 의해 제 1 방전에 계속하여 제 2 방전을 발생시키는 제 2 구동 회로를 구비한다.
그 표시 장치에 있어서는 표시 패널내의 선택된 방전 셀에 구동 펄스를 인가하여 제 1 방전을 발생시키고, 제 1 방전에 의해 구동 펄스의 전압이 감소하여 제 1 방전이 적어도 약해진 후에 구동 펄스의 전압을 다시 증가시키는 것에 의해 제 1 방전에 계속하여 제 2 방전을 발생시키고 있다. 따라서, 제 1 방전에서는 방전에 필요한 최저한의 전력만이 투입되므로, 제 1 방전이 약해지기 시작한 순간부터 전류 제한에 의해 자외선의 포화가 완화되어 제 1 방전의 발광 효율이 향상된다. 이 결과, 점등해야 할 모든 방전 셀에서 발광 효율이 높은 제 1 방전이 실행됨과 동시에 또 제 2 방전도 실행되어 점등해야 할 모든 방전 셀의 발광 효율을 향상시킬 수 있다.
제 2 구동 회로는 제 1 방전에 의한 프라이밍 효과가 얻어지는 동안에 제 2 방전을 발생시키는 것이 바람직하다.
이 경우, 제 1 방전에 의해 발생한 하전 입자 및 여기 원자 등에 의한 프라이밍 효과가 얻어지는 동안에 제 2 방전을 발생시키고 있으므로, 제 1 방전에 의해 방전 공간에 잔류하는 하전 입자 및 여기 원자 등의 프라이밍 효과에 의해 방전하기 쉬운 상태에서 제 2 방전을 발생시킬 수 있어 제 2 방전을 안정하게 실행할 수 있다. 이 결과, 점등해야 할 모든 방전 셀에서 발광 효율이 높은 제 1 방전이 실행됨과 동시에 또 제 2 방전도 안정하게 실행되어, 점등해야 할 모든 방전 셀의 발광 효율을 향상시킬 수 있음과 동시에 안정하게 방전을 반복해서 실행할 수 있다.
제 1 방전의 피크와 제 2 방전의 피크의 간격은 100㎱ 이상 550㎱ 이하인 것이 바람직하다.
이 경우, 제 1 방전에 의한 발광 효율의 향상 효과 및 제 2 방전에 의한 방전의 반복 안정성을 얻을 수 있다.
제 2 구동 회로는 제 1 방전이 약해져 완전히 종료한 후에 제 2 방전을 발생시키는 것이 바람직하다.
이 경우, 제 1 방전이 약해지기 시작한 순간부터 제 1 방전이 종료할 때까지전류 제한에 의해 자외선의 포화가 완화되어 제 1 방전에 의한 발광 효율의 향상 효과를 완전히 얻을 수 있다.
제 1 방전의 피크와 제 2 방전의 피크 간격은 300㎱ 이상 550㎱ 이하인 것이 더욱 바람직하다.
이 경우, 제 1 방전에 의한 발광 효율의 향상 효과를 거의 최대한으로 얻을 수 있음과 동시에, 제 2 방전에 의한 방전의 반복 안정성을 얻을 수 있다.
제 2 방전의 피크 강도는 제 1 방전의 피크 강도 이상인 것이 바람직하다.
이 경우, 제 2 방전의 피크 강도가 제 1 방전의 피크 강도 이상으로 되므로, 제 2 방전이 충분한 강도로 발생하여 다음의 제 1 방전에 필요한 벽전하를 충분히 축적할 수 있고 방전을 안정하게 반복할 수 있다.
복수의 방전 셀은 용량성 부하를 포함하고, 제 1 구동 회로는 한쪽 단부가 용량성 부하에 접속되는 적어도 1개의 인덕턴스 소자를 갖는 인덕턴스 회로 및 용량성 부하와 인덕턴스 소자의 LC 공진에 의해 구동 펄스를 출력하는 공진 구동 회로를 포함하는 것이 바람직하다.
이 경우, 용량성 부하와 인덕턴스 소자의 LC 공진에 의해 구동 펄스를 출력하고 있으므로, 적은 소비 전력으로 구동 펄스를 발생시킬 수 있고 또 LC 공진 회로의 전류 제한 효과에 의해 제 1 방전의 발광 효율을 향상시킬 수 있다.
제 1 구동 회로는 구동 펄스의 전류 공급원으로서 표시 패널 외부에 마련된 제 1 용량성 소자를 포함하고, 제 1 용량성 소자는 방전 셀에 축적된 전하를 회수하는 것이 바람직하다.
이 경우, 전원에 비해 전류 공급 능력이 낮은 용량성 소자에 의해 제 1 방전에 필요한 전류를 공급하고 있으므로, 필요 이상으로 전류를 공급하는 일이 없어 불필요한 전력을 투입하는 일이 없다. 또, 제 1 용량성 소자가 표시 패널 외부에 표시 패널과 별개로 마련되어 있으므로, 표시 패널의 방전 셀의 용량에 대해서 충분히 큰 용량으로 할 수 있어 제 1 방전에 필요한 방전 전류를 확보할 수 있음과 동시에, 용량성 소자의 구성 등을 용이하게 변경할 수 있어 각종 구동 방법중에서 최적의 구동 방법을 용이하게 실현할 수 있다. 또, 제 1 용량성 소자에 의해 방전 셀에 축적된 전하를 회수하고 있으므로, 방전 셀의 전하를 효율좋게 사용할 수 있어 소비 전력을 저감할 수 있다.
표시 장치는 제 2 방전에 의해 구동 펄스의 전압이 감소하여 제 2 방전이 적어도 약해진 후에 구동 펄스의 전압을 다시 증가시키는 것에 의해 제 2 방전에 계속하여 제 3 방전을 발생시키는 제 3 구동 회로를 더 구비하는 것이 바람직하다.
이 경우, 제 2 방전에 의해 구동 펄스의 전압이 감소하여 제 2 방전이 적어도 약해진 후에 구동 펄스의 전압을 증가시키는 것에 의해 제 2 방전에 계속하여 제 3 방전을 발생시키고 있으므로, 제 1∼제 3 방전을 필요 최저한의 투입 전력으로 실행할 수 있음과 동시에, 연속해서 제 1∼제 3 방전을 발생시키는 것에 의해 방전시의 휘도를 높일 수 있어 발광 효율을 더욱 향상시킬 수 있다.
제 3 구동 회로는 방전에 의해 구동 펄스의 전압이 감소하여 방전이 적어도 약해진 후에 구동 펄스의 전압을 다시 증가시키는 동작을 반복해서 제 2 방전에 계속하여 복수회의 방전을 연속해서 발생시키는 것이 바람직하다.
이 경우, 제 2 방전에 계속하여 복수회의 방전을 발생시키고 있으므로, 복수회의 방전을 필요 최저한의 투입 전력으로 실행할 수 있음과 동시에, 연속해서 복수회 방전시키는 것에 의해 방전시의 휘도를 높일 수 있어 발광 효율을 더욱 향상시킬 수 있다.
제 2 구동 회로는 구동 펄스의 전류 공급원으로서 표시 패널 외부에 마련된 제 2 용량성 소자 및 제 2 용량성 소자를 소정의 전압으로 충전하기 위한 전압원을 포함하는 것이 바람직하다.
이 경우, 소정의 전압으로 충전된 제 2 용량성 소자, 즉 전원에 비해 전류 공급 능력이 낮은 용량성 소자에 의해 제 2 방전에 필요한 전류를 공급하고 있기 때문에, 필요 이상으로 전류를 공급하지 않고, 불필요한 전력을 투입하는 일이 없다. 또, 제 2 용량성 소자가 표시 패널 외부에 별개로 마련되어 있으므로, 표시 패널의 방전 셀의 용량에 대해서 충분히 큰 용량으로 할 수 있어 제 2 방전에 필요한 방전 전류를 확보할 수 있음과 동시에, 용량성 소자의 구성 등을 용이하게 변경할 수 있어 각종 구동 방법중에서 최적의 구동 방법을 용이하게 실현할 수 있다.
구동 펄스는 제 1 전위로부터 제 2 전위로 천이하고 제 1 전위로부터 제 2 전위로 천이하는 동안에 적어도 1회 극대값 및 극소값을 취하는 구동 펄스를 포함하고, 최후의 극값으로부터 제 2 전위로의 천이 속도가 제 1 전위로부터 직후의 극값으로의 천이 속도 및 그 후의 극값으로부터 직후의 극값으로의 천이 속도보다 느려지도록 구동 펄스를 구동하는 최종 구동 회로를 더 구비하는 것이 바람직하다.
이 경우, 최후의 극값로부터 제 2 전위로의 천이 속도를 다른 천이 속도보다느리게 할 수 있으므로, 구동 펄스를 최후의 극값으로부터 제 2 전위로 완만하게 천이시킬 수 있다. 따라서, 이 부분에 급준한 에지부가 형성되지 않고, 불필요한 전자파의 복사를 억제할 수 있다.
최종 구동 회로는 한쪽 단부에 제 2 전위를 받는 전계 효과형 트랜지스터와, 전계 효과형 트랜지스터의 게이트에 입력되는 제어 신호의 전류를 제한하는 전류 제한 회로를 포함하는 것이 바람직하다.
이 경우, 구동 펄스를 제 2 전위로 천이시키기 위한 전계 효과형 트랜지스터의 온/오프 상태를 제어할 때에 그 게이트에 입력되는 제어 신호의 전류가 제한되고 있으므로, 전계 효과형 트랜지스터의 채널을 형성하기 위한 전하가 게이트를 거쳐서 완만하게 충방전된다. 따라서, 전계 효과형 트랜지스터의 채널의 개폐 속도가 느려져서, 구동 펄스를 제 2 전위로 완만하게 천이시킬 수 있다.
본 발명의 다른 특징에 따른 표시 장치는 복수의 방전 셀을 선택적으로 방전시켜 화상을 표시하는 표시 장치로서, 복수의 방전 셀을 포함하는 표시 패널과, 표시 패널내의 선택된 방전 셀에 구동 펄스를 인가하여 제 1 방전을 발생시킨 후에 제 2 방전을 발생시키는 구동 회로와, 복수의 방전 셀중 동시에 점등시킬 방전 셀의 점등률을 검출하는 검출 회로와, 검출 회로에 의해 검출된 점등률에 따라 구동 펄스를 변화시키도록 구동 회로를 제어하는 제어 회로를 구비한다.
그 표시 장치에 있어서는 복수의 방전 셀중 동시에 점등시킬 방전 셀의 점등률을 검출하고, 검출된 점등률에 따라 변화시킨 구동 펄스를 표시 패널내의 선택된 방전 셀에 인가하여 제 1 방전을 발생시킨 후에 제 2 방전을 발생시키고 있다. 따라서, 점등률에 따른 최적의 구동 펄스를 인가할 수 있으므로, 제 1 및 제 2 방전을 발생시켜 발광 효율을 향상시킬 수 있음과 동시에 제 l 및 제 2 방전을 반복해서 안정하게 발생시킬 수 있다. 이 결과, 점등률이 변화되더라도 안정하게 방전을 반복해서 실행할 수 있음과 동시에, 투입 전력에 대한 발광 효율을 향상시켜 소비 전력을 저감할 수 있다.
표시 장치는 1필드를 복수의 서브필드로 분할하고 서브필드마다 선택된 방전 셀을 방전시켜 계조 표시를 실행하기 위해서 1필드의 화상 데이터를 각 서브필드의 화상 데이터로 변환하는 변환 회로를 더 구비하고, 검출 회로는 서브필드 마다의 점등률을 검출하는 서브필드 점등률 검출 회로를 포함하고, 제어 회로는 서브필드 점등률 검출 회로에 의해 검출된 서브필드 마다의 점등률에 따라 구동 펄스를 변화시키도록 구동 회로를 제어하는 것이 바람직하다.
이 경우, 서브필드마다 검출한 점등률에 따라 구동 펄스를 변화시킬 수 있으므로, 계조 표시를 실행하는 경우라도 점등률에 따른 최적의 상태에서 제 1 및 제 2 방전을 실행할 수 있다.
구동 회로는 구동 펄스의 전압을 증가시켜 제 1 방전을 발생시키는 제 1 구동 회로와, 구동 펄스의 전압을 다시 증가시키는 것에 의해 제 1 방전을 발생시킨 후에 제 2 방전을 발생시키는 제 2 구동 회로를 포함하고, 제어 회로는 검출 회로에 의해 검출된 점등률에 따라 구동 펄스를 변화시키도록 제 2 구동 회로를 제어하는 것이 바람직하다.
이 경우, 제 1 방전을 발생시킨 후에 제 2 방전을 발생시키고 있으므로, 제1 방전에 의해 방전 공간이 방전하기 쉬운 상태에서 제 2 방전을 실행할 수 있어 제 2 방전시의 투입 전력도 삭감할 수 있다. 또, 구동 펄스의 전압을 다시 증가시키는 것에 의해 제 2 방전에 필요한 방전 전류를 충분히 공급할 수 있으므로, 다음의 방전을 위해 벽전하를 확실하게 형성할 수 있어 이후의 제 1 및 제 2 방전을 반복해서 안정하게 발생시킬 수 있다.
제 2 구동 회로는 제 1 방전에 의해 구동 펄스의 전압이 감소하여 제 1 방전이 적어도 약해진 후에 구동 펄스의 전압을 다시 증가시키는 것에 의해 제 1 방전에 계속하여 제 2 방전을 발생시키는 것이 바람직하다.
이 경우, 제 1 방전에 의해 구동 펄스의 전압이 감소하여 제 1 방전이 적어도 약해진 후에 구동 펄스의 전압을 다시 증가시키는 것에 의해 제 1 방전에 계속하여 제 2 방전을 발생시키고 있다. 따라서, 제 1 방전에서는 방전에 필요한 최저한의 전력만이 투입되므로, 제 1 방전이 약해지기 시작한 순간부터 전류 제한에 의해 자외선의 포화가 완화되어 발광 효율을 향상시킬 수 있다.
제어 회로는 검출 회로에 의해 검출된 점등률에 따라 제 2 구동 회로가 구동 펄스의 전압을 다시 증가시키는 타이밍을 변화시키는 것이 바람직하다.
이 경우, 점등률에 따라 구동 펄스의 전압을 다시 증가시키는 타이밍을 제어하고 있으므로, 점등률에 따른 최적의 상태에서 제 1 및 제 2 방전을 발생시킬 수 있다.
제어 회로는 검출 회로에 의해 검출된 점등률이 클수록 제 2 구동 회로가 구동 펄스의 전압을 다시 증가시키는 타이밍을 느리게 하는 것이 바람직하다.
이 경우, 점등률이 클수록 구동 펄스의 전압을 다시 증가시키는 타이밍을 느리게 하고 있으므로, 점등률이 큰 부분에서는 제 1 방전과 제 2 방전을 충분히 분리하여 제 1 방전에 의한 발광 효율의 향상 효과를 충분히 얻을 수 있다. 또, 점등률에 따라 구동 펄스의 전압을 다시 증가시키는 타이밍을 점차 변화시키는 경우에는 시각적인 위화감을 주지 않고 발광 상태를 변화시킬 수 있다.
제어 회로는 검출 회로에 의해 검출된 점등률이 소정값 이상으로 된 경우, 제 1 방전에 계속해서 제 2 방전이 발생하도록 제 2 구동 회로를 제어하는 것이 바람직하다.
이 경우, 점등률이 소정값 이상으로 된 경우, 제 1 방전에 계속해서 제 2 방전이 발생하도록 제 2 구동 회로를 제어하고 있으므로, 점등률이 소정값보다 낮은 경우에는 종래와 마찬가지로 방전을 실행하고 점등률이 소정값 이상인 경우에 제 1 및 제 2 방전을 실행할 수 있어 점등률에 따른 최적의 상태에서 발광시킬 수 있다.
제어 회로는 검출 회로에 의해 검출된 점등률의 증가에 따라 구동 펄스의 전압을 다시 증가시키는 타이밍을 느리게 하고, 또 점등률이 증가하여 소정값 이상으로 된 경우에 구동 펄스의 전압을 다시 증가시키는 타이밍을 빠르게 하도록 제 2 구동 회로를 제어하는 것이 바람직하다.
이 경우, 구동 펄스의 전압을 다시 증가시키는 타이밍을 소비 전력을 더욱 저감시킬 수 있는 타이밍으로 설정할 수 있으므로, 소비 전력을 보다 저하시킬 수 있다.
제어 회로는 검출 회로에 의해 검출된 점등률이 소정값 이상으로 된 경우,제 2 구동 회로가 구동 펄스의 전압을 다시 증가시키는 타이밍을 전환함과 동시에, 구동 펄스의 전압을 다시 증가시키는 타이밍의 전환 전후에서 휘도가 대략 동일하게 되도록 표시 패널내의 선택된 방전 셀에 인가되는 구동 펄스의 펄스 수를 변화시키도록 구동 회로를 제어하는 것이 바람직하다.
이 경우, 구동 펄스의 전압을 다시 증가시키는 타이밍의 전환 전후에서 휘도가 대략 동일하게 되도록 표시 패널내의 선택된 방전 셀에 인가되는 구동 펄스의 펄스 수를 변화시키고 있으므로, 구동 펄스의 전압을 다시 증가시키는 타이밍의 전환에 의한 휘도의 불연속성을 보정할 수 있어, 시각적인 위화감을 주지 않고 구동 펄스의 전압을 증가시키는 타이밍을 전환할 수 있다.
제어 회로는 검출 회로에 의해 검출된 점등률이 클수록 구동 펄스의 주기를길게 하도록 구동 회로를 제어하는 것이 바람직하다.
이 경우, 구동 펄스의 전압을 더욱 낮게 해도 제 1 및 제 2 방전을 안정하게 실행할 수 있으므로, 소비 전력을 보다 저감할 수 있다.
제어 회로는 검출 회로에 의해 검출된 점등률이 소정값 이상으로 된 경우, 구동 펄스의 주기를 전환함과 동시에, 구동 펄스의 주기의 전환 전후에서 휘도가 대략 동일하게 되도록 표시 패널내의 선택된 방전 셀에 인가되는 구동 펄스의 펄스 수를 변화시키도록 구동 회로를 제어하는 것이 바람직하다.
이 경우, 구동 펄스의 주기의 전환 전후에서 휘도가 대략 동일하게 되도록 표시 패널내의 선택된 방전 셀에 인가되는 구동 펄스의 펄스 수를 변화시키고 있으므로, 구동 펄스의 주기 전환에 의한 휘도의 불연속성을 보정할 수 있어 시각적인위화감을 주지 않고 구동 펄스의 주기를 전환할 수 있다.
구동 회로는 동일 서브필드 내에 있어서 1펄스의 인가에 의해 1회의 방전을 발생시키는 제 1 구동 펄스와, 제 1 방전을 발생시킨 후에 제 2 방전을 발생시키는 제 2 구동 펄스 중의 적어도 한쪽을 인가하고, 제어 회로는 서브필드 점등률 검출 회로에 의해 검출된 서브필드 마다의 점등률에 따라 제 1 구동 펄스의 인가 회수(回數)와 제 2 구동 펄스의 인가 회수의 비율을 변화시키도록 구동 회로를 제어하는 것이 바람직하다.
이 경우, 동일 서브필드 내에 있어서 서브필드 마다의 점등률에 따라 1회의 방전을 발생시키는 제 1 구동 펄스의 인가 회수와 제 1 방전을 발생시킨 후에 제 2 방전을 발생시키는 제 2 구동 펄스의 인가 회수의 비율을 변화시키고 있으므로, 1회의 방전으로부터 제 1 및 제 2 방전으로 전환될 때에 동일 서브필드 내의 모든 구동 펄스가 동시에 전환되는 일이 없어지고, 방전 회수가 상이한 2 종류의 구동 펄스의 비율을 서서히 변화시켜 휘도를 연속적으로 변화시킬 수 있어 플리커의 발생을 방지할 수 있다.
구동 회로는 동일 서브필드 내에 있어서 제 1 시간 간격으로 제 1 및 제 2 방전을 발생시키는 제 1 구동 펄스와, 제 1 시간 간격보다 긴 제 2 시간 간격으로 제 1 및 제 2 방전을 발생시키는 제 2 구동 펄스 중의 적어도 한쪽을 인가하고, 제어 회로는 서브필드 점등률 검출 회로에 의해 검출된 서브필드 마다의 점등률에 따라 제 1 구동 펄스의 인가 회수와 제 2 구동 펄스의 인가 회수의 비율을 변화시키도록 구동 회로를 제어하는 것이 바람직하다.
이 경우, 동일 서브필드 내에 있어서 서브필드 마다의 점등률에 따라 제 1 시간 간격으로 제 1 및 제 2 방전을 발생시키는 제 1 구동 펄스의 인가 회수와 제 2 시간 간격으로 제 1 및 제 2 방전을 발생시키는 제 2 구동 펄스의 인가회수의 비율을 변화시키고 있으므로, 짧은 시간 간격의 제 1 및 제 2 방전에서 긴 시간 간격의 제 1 및 제 2 방전으로 전환될 때에 동일 서브필드내의 모든 구동 펄스가 동시에 전환되는 일이 없어지고, 방전 간격이 다른 2종류의 구동 펄스의 비율을 서서히 변화시켜 휘도를 연속적으로 변화시킬 수 있어 깜빡거림의 발생을 방지할 수 있다.
제 2 구동 펄스의 주기는 제 1 구동 펄스의 주기보다 긴 것이 바람직하다.
이 경우, 동일 서브필드 내에 있어서 서브필드 마다의 점등률에 따라 짧은 주기의 제 1 구동 펄스의 인가 회수와 긴 주기의 제 2 구동 펄스의 인가 회수의 비율을 변화시키고 있으므로, 짧은 주기의 제 1 구동 펄스에서 긴 주기의 제 2 구동 펄스로 전환될 때에 동일 서브필드내의 모든 구동 펄스가 동시에 전환되는 일이 없어지고, 주기가 다른 2종류의 구동 펄스의 비율을 서서히 변화시켜 휘도를 연속적으로 변화시킬 수 있어 플리커의 발생을 방지할 수 있다. 또, 제 2 구동 펄스의 전압을 더욱 낮게 하더라도 제 1 및 제 2 방전을 안정하게 실행할 수 있으므로, 소비 전력을 더욱 저감할 수 있다.
제어 회로는 서브필드 점등률 검출 회로에 의해 검출된 서브필드 마다의 점등률이 클수록 제 1 구동 펄스의 인가 회수에 대한 제 2 구동 펄스의 인가 회수의 비율이 커지도록 구동 회로를 제어하는 것이 바람직하다.
이 경우, 서브필드 마다의 점등률이 증가하여 제 1 구동 펄스로부터 제 2 구동 펄스로 전환할 때 동일 서브필드 내에 있어서 서브필드 마다의 점등률의 증가에 따라 제 2 구동 펄스의 인가 회수의 비율을 크게 하고 있으므로, 제 1 구동 펄스에서 제 2 구동 펄스로 전환할 때에 제 2 구동 펄스의 비율을 서서히 증가시켜 휘도를 연속적으로 변화시킬 수 있다.
제어 회로는 서브필드 점등률 검출 회로에 의해 검출된 서브필드 마다의 점등률의 증가에 따라 제 1 구동 펄스의 인가 회수에 대한 제 2 구동 펄스의 인가 회수의 비율을 크게 하고, 또 점등률이 증가하여 소정값 이상으로 된 경우에 점등률의 증가에 따라 제 1 구동 펄스의 인가 회수에 대한 제 2 구동 펄스의 인가 회수의 비율을 작게 하도록 구동 회로를 제어하는 것이 바람직하다.
이 경우, 제 1 구동 펄스의 인가 회수에 대한 제 2 구동 펄스의 인가 회수의 비율을 소비 전력을 더욱 저감할 수 있는 비율로 설정할 수 있으므로, 소비 전력을 보다 저하시킬 수 있다.
제 1 구동 회로는 구동 펄스의 전류 공급원으로서 표시 패널 외부에 마련된 제 1 용량성 소자를 포함하는 것이 바람직하다.
이 경우, 전원에 비해 전류 공급 능력이 낮은 용량성 소자에 의해 제 1 방전에 필요한 전류를 공급하고 있으므로, 필요 이상으로 전류를 공급하는 일이 없어, 불필요한 전력을 투입하는 일이 없다. 또, 제 1 용량성 소자가 표시 패널 외부에 표시 패널과 별개로 마련되어 있으므로, 표시 패널의 방전 셀의 용량에 대해서 충분히 큰 용량으로 할 수 있어 제 1 방전에 필요한 방전 전류를 확보할 수 있음과 동시에, 용량성 소자의 구성 등을 용이하게 변경할 수 있어 각종 구동 방법중에서최적의 구동 방법을 용이하게 실현할 수 있다.
제 1 용량성 소자는 방전 셀에 축적된 전하를 회수하는 것이 바람직하다.
이 경우, 제 1 용량성 소자에 의해 방전 셀에 축적된 전하를 회수하고 있으므로, 방전 셀의 전하를 효율좋게 사용할 수 있어 소비 전력을 적게 할 수 있다.
복수의 방전 셀은 용량성 부하를 포함하고, 제 1 구동 회로는 한쪽 단부가 용량성 부하에 접속되는 적어도 1개의 인덕턴스 소자를 갖는 인덕턴스 회로 및 용량성 부하와 인덕턴스 소자의 LC 공진에 의해 구동 펄스를 출력하는 공진 구동 회로를 포함하는 것이 바람직하다.
이 경우, 용량성 부하와 인덕턴스 소자의 LC 공진에 의해 구동 펄스를 출력하고 있으므로, 적은 소비 전력으로 구동 펄스를 발생시킬 수 있고, 또 LC 공진 회로의 전류 제한 효과에 의해 제 1 방전의 발광 효율을 향상시킬 수 있다.
인덕턴스 회로는 인덕턴스값을 변화시킬 수 있는 가변 인덕턴스 회로를 포함하고, 검출 회로에 의해 검출된 점등률에 따라 가변 인덕턴스 회로의 인덕턴스값을 변화시키는 인덕턴스 제어 회로를 더 구비하는 것이 바람직하다.
이 경우, 점등률에 따라 가변 인덕턴스 회로의 인덕턴스값을 제어하고 있으므로, 점등률에 따른 최적의 LC 공진에 의해 방전에 필요한 전류를 공급할 수 있어 소비 전력을 저감할 수 있다.
구동 회로는 제 2 방전에 의해 구동 펄스의 전압이 감소하여 제 2 방전이 적어도 약해진 후에 구동 펄스의 전압을 다시 증가시키는 것에 의해 제 2 방전에 계속하여 제 3 방전을 발생시키는 제 3 구동 회로를 더 포함하고, 제어 회로는 검출회로에 의해 검출된 점등률에 따라 구동 펄스를 변화시키도록 제 3 구동 회로를 제어하는 것이 바람직하다.
이 경우, 제 2 방전에 의해 구동 펄스의 전압이 감소하여 제 2 방전이 적어도 약해진 후에 구동 펄스의 전압을 증가시키는 것에 의해 제 2 방전에 계속하여 제 3 방전을 발생시키고 있으므로, 제 1∼제 3 방전을 필요 최저한의 투입 전력으로 실행할 수 있음과 동시에, 연속해서 제 1∼제 3 방전을 발생시키는 것에 의해 방전시의 휘도를 높일 수 있어 투입 전력에 대한 발광 효율을 더욱 향상시킬 수 있다.
제 3 구동 회로는 방전에 의해 구동 펄스의 전압이 감소하여 방전이 적어도 약해진 후에 구동 펄스의 전압을 다시 증가시키는 동작을 반복해서 제 2 방전에 계속하여 복수회의 방전을 연속해서 발생시키고, 제어 회로는 검출 회로에 의해 검출된 점등률에 따라 구동 펄스를 변화시키도록 제 3 구동 회로를 제어하는 것이 바람직하다.
이 경우, 제 2 방전에 계속하여 복수회의 방전을 발생시키고 있으므로, 복수회의 방전을 필요 최저한의 투입 전력으로 실행할 수 있음과 동시에, 연속해서 복수회 방전시키는 것에 의해 방전시의 휘도를 높일 수 있어 투입 전력에 대한 발광 효율을 더욱 향상시킬 수가 있다.
제 2 구동 회로는 구동 펄스의 전류 공급원으로서 표시 패널 외부에 마련된 제 2 용량성 소자와, 제 2 용량성 소자를 소정의 전압으로 충전하기 위한 전압원을 포함하는 것이 바람직하다.
이 경우, 소정의 전압으로 충전된 제 2 용량성 소자, 즉 전원에 비해 전류 공급 능력이 낮은 용량성 소자에 의해 제 2 방전에 필요한 전류를 공급하고 있기 때문에, 필요 이상으로 전류를 공급하지 않고, 불필요한 전력을 투입하는 일이 없다. 또, 제 2 용량성 소자가 표시 패널 외부에 별개로 마련되어 있으므로, 표시 패널의 방전 셀의 용량에 대해서 충분히 큰 용량으로 할 수 있어 제 2 방전에 필요한 방전 전류를 확보할 수 있음과 동시에, 용량성 소자의 구성 등을 용이하게 변경할 수 있어 각종 구동 방법중에서 최적의 구동 방법을 용이하게 실현할 수 있다.
전압원은 출력 전압을 변화시킬 수 있는 가변 전압원을 포함하고, 표시 장치는 검출 회로에 의해 검출된 점등률이 클수록 제 2 용량성 소자의 충전 전압이 작아지도록 가변 전압원의 출력 전압을 제어하는 전압 제어 회로를 더 구비하는 것이 바람직하다.
이 경우, 점등률이 클수록 제 2 용량성 소자의 충전 전압을 작게 할 수 있으므로, 점등률이 커져서, 제 1 방전에 의해 구동 펄스의 전압이 크게 감소해도 제 2 방전시의 구동 펄스의 피크 전압을 일정하게 유지할 수 있다. 따라서, 점등률에 따라 필요한 전하를 방전 셀로 공급할 수 있어 제 2 방전을 안정하게 실행할 수 있다.
전압원은 출력 전압을 변화시킬 수 있는 가변 전압원을 포함하고, 표시 장치는 제 1 방전에 의해 변화된 구동 펄스의 전위를 검출하는 전위 검출 회로와, 전위 검출 회로에 의해 검출된 전위의 변화량이 클수록 제 2 용량성 소자의 충전 전압이 작아지도록 가변 전압원의 출력 전압을 제어하는 전압 제어 회로를 더 구비하는 것이 바람직하다.
이 경우, 제 1 방전에 의해 감소한 구동 펄스의 전위 변화량이 클수록 제 2 용량성 소자의 충전 전압을 작게 할 수 있으므로, 점등률이 커져서 제 1 방전에 의해 구동 펄스의 전압이 크게 감소해도 제 2 방전시의 구동 펄스의 피크 전압을 일정하게 유지할 수 있어 점등률에 따라 필요한 전하를 방전 셀로 공급할 수 있다. 또, 구동 펄스의 전위 변화량을 직접 검출하고 있으므로, 제 2 방전시의 구동 펄스의 피크 전압을 보다 고정밀도로 조정할 수 있어 제 2 방전을 보다 안정하게 실행할 수 있다.
본 발명의 또 다른 특징에 따른 표시 장치의 구동 방법은 복수의 방전 셀을 선택적으로 방전시켜 화상을 표시하는 표시 장치의 구동 방법으로서, 선택된 방전 셀에 구동 펄스를 인가하여 제 1 방전을 발생시키는 단계와, 제 1 방전에 의해 구동 펄스의 전압이 감소하여 제 1 방전이 적어도 약해진 후에 구동 펄스의 전압을 다시 증가시키는 것에 의해 제 1 방전에 계속하여 제 2 방전을 발생시키는 단계를 포함한다.
그 표시 장치의 구동 방법에 있어서는 표시 패널내의 선택된 방전 셀에 구동 펄스를 인가하여 제 1 방전을 발생시키고, 제 1 방전에 의해 구동 펄스의 전압이 감소하여 제 1 방전이 적어도 약해진 후에 구동 펄스의 전압을 다시 증가시키는 것에 의해 제 1 방전에 계속하여 제 2 방전을 발생시키고 있다. 따라서, 제 1 방전에서는 방전에 필요한 최저한의 전력만이 투입되므로, 제 1 방전이 약해지기 시작한 순간부터 전류 제한에 의해 자외선의 포화가 완화되어 제 1 방전의 발광 효율이향상된다. 이 결과, 점등해야 할 모든 방전 셀에서 발광 효율이 높은 제 1 방전이 실행됨과 동시에 또 제 2 방전도 실행되어, 점등해야 할 모든 방전 셀의 발광 효율을 향상시킬 수 있다.
표시 장치의 구동 방법은 제 2 방전에 의해 구동 펄스의 전압이 감소하여 제 2 방전이 적어도 약해진 후에 구동 펄스의 전압을 다시 증가시키는 것에 의해 제 2 방전에 계속하여 제 3 방전을 발생시키는 단계를 더 포함하는 것이 바람직하다.
이 경우, 제 2 방전에 의해 구동 펄스의 전압이 감소하여 제 2 방전이 적어도 약해진 후에 구동 펄스의 전압을 증가시키는 것에 의해 제 2 방전에 계속하여 제 3 방전을 발생시키고 있으므로, 제 1∼제 3 방전을 필요 최저한의 투입 전력으로 실행할 수 있음과 동시에, 연속해서 제 1∼제 3 방전을 발생시키는 것에 의해 방전시의 휘도를 높일 수 있어 발광 효율을 더욱 향상시킬 수 있다.
제 3 방전을 발생시키는 단계는 방전에 의해 구동 펄스의 전압이 감소하여 방전이 적어도 약해진 후에 구동 펄스의 전압을 다시 증가시키는 동작을 반복해서 제 2 방전에 계속하여 복수회의 방전을 연속해서 발생시키는 단계를 포함하는 것이 바람직하다.
이 경우, 제 2 방전에 계속하여 복수회의 방전을 발생시키고 있으므로, 복수회의 방전을 필요 최저한의 투입 전력으로 실행할 수 있음과 동시에, 연속해서 복수회 방전시키는 것에 의해 방전시의 휘도를 높일 수 있어 발광 효율을 더욱 향상시킬 수 있다.
구동 펄스는 제 1 전위로부터 제 2 전위로 천이하고 제 1 전위로부터 제 2전위로 천이하는 동안에 적어도 1회 극대값 및 극소값을 취하는 구동 펄스를 포함하고, 표시 장치의 구동 방법은 최후의 극값으로부터 제 2 전위로의 천이 속도가 제 1 전위로부터 직후의 극값으로의 천이 속도 및 그 후의 극값으로부터 직후의 극값으로의 천이 속도보다 느려지도록 구동 펄스를 구동하는 단계를 포함하는 것이 바람직하다.
이 경우, 최후의 극값으로부터 제 2 전위로의 천이 속도를 다른 천이 속도보다 느리게 할 수 있으므로, 구동 펄스를 최후의 극값으로부터 제 2 전위로 완만하게 천이시킬 수 있다. 따라서, 이 부분에 급준한 에지부가 형성되지 않고, 불필요한 전자파의 복사를 억제할 수 있다.
본 발명의 또 다른 특징에 따른 표시 장치의 구동 방법은 복수의 방전 셀을 선택적으로 방전시켜 화상을 표시하는 표시 장치의 구동 방법으로서, 복수의 방전 셀중 동시에 점등시킬 방전 셀의 점등률을 검출하는 단계와, 검출 단계에 의해 검출된 점등률에 따라 구동 펄스를 변화시켜 선택된 방전 셀에 인가하여 제 1 방전을 발생시킨 후에 제 2 방전을 발생시키는 단계를 포함한다.
그 표시 장치의 구동 방법에 있어서는 복수의 방전 셀중 동시에 점등시킬 방전 셀의 점등률을 검출하고, 검출된 점등률에 따라 변화시킨 구동 펄스를 표시 패널내의 선택된 방전 셀에 인가하여 제 1 방전을 발생시킨 후에 제 2 방전을 발생시키고 있다. 따라서, 점등률에 따른 최적의 구동 펄스를 인가할 수 있으므로, 제 1 및 제 2 방전을 발생시켜 발광 효율을 향상시킬 수 있음과 동시에 제 1 및 제 2 방전을 반복해서 안정하게 발생시킬 수 있다. 이 결과, 점등률이 변화되더라도 안정하게 방전을 반복해서 실행할 수 있음과 동시에, 투입 전력에 대한 발광 효율을 향상시켜 소비 전력을 저감할 수 있다.
제 1 및 제 2 방전을 발생시키는 단계는 선택된 방전 셀에 인가하는 구동 펄스의 전압을 증가시켜 제 1 방전을 발생시키는 단계와, 구동 펄스의 전압을 다시 증가시키는 것에 의해 제 1 방전을 발생시킨 후에 제 2 방전을 발생시킴과 동시에 검출 단계에 의해 검출된 점등률에 따라 구동 펄스를 변화시키는 단계를 포함하는 것이 바람직하다.
이 경우, 제 1 방전을 발생시킨 후에 제 2 방전을 발생시키고 있으므로, 제 1 방전에 의해 방전 공간이 방전하기 쉬운 상태에서 제 2 방전을 실행할 수 있어 제 2 방전시의 투입 전력도 삭감할 수 있다. 또, 구동 펄스의 전압을 다시 증가시키는 것에 의해 제 2 방전에 필요한 방전 전류를 충분히 공급할 수 있으므로, 다음의 방전을 위해 벽전하를 확실하게 형성할 수 있어 이후의 제 1 및 제 2 방전을 반복해서 안정하게 발생시킬 수 있다.
제 2 방전을 발생시키는 단계는 제 1 방전에 의해 구동 펄스의 전압이 감소하여 제 1 방전이 적어도 약해진 후에 구동 펄스의 전압을 다시 증가시키는 것에 의해 제 1 방전에 계속하여 제 2 방전을 발생시킴과 동시에, 검출 단계에 의해 검출된 점등률에 따라 구동 펄스의 전압을 다시 증가시키는 타이밍을 변화시키는 단계를 포함하는 것이 바람직하다.
이 경우, 제 1 방전에 의해 구동 펄스의 전압이 감소하여 제 1 방전이 적어도 약해진 후에 구동 펄스의 전압을 다시 증가시키는 것에 의해 제 1 방전에 계속하여 제 2 방전을 발생시키고 있다. 따라서, 제 1 방전에서는 방전에 필요한 최저한의 전력만이 투입되므로, 제 1 방전이 약해지기 시작한 순간부터 전류 제한에 의해 자외선의 포화가 완화되어 발광 효율을 향상시킬 수 있다. 이 때, 점등률에 따라 구동 펄스의 전압을 다시 증가시키는 타이밍을 제어하고 있으므로, 점등률에 따른 최적의 상태에서 제 1 및 제 2 방전을 발생시킬 수 있다.
본 발명은 복수의 방전 셀을 선택적으로 방전시켜 화상을 표시하는 표시 장치 및 그 구동 방법에 관한 것이다.
도 1은 본 발명의 실시예 1에 따른 플라즈마 디스플레이 장치의 구성을 도시한 블록도,
도 2는 도 1에 도시된 플라즈마 디스플레이 장치에 이용되는 ADS 방식을 설명하기 위한 도면,
도 3은 도 1에 도시된 유지 드라이버의 구성을 도시한 회로도,
도 4는 유지 방전시에 연속해서 제 1 및 제 2 방전을 발생시키는 경우의 도 3에 도시된 유지 드라이버의 유지 기간의 동작의 일례를 도시한 타이밍도,
도 5는 도 1에 도시된 플라즈마 디스플레이 장치의 방전 강도의 피크 간격과 발광 효율의 관계를 도시한 도면,
도 6은 도 1에 도시된 플라즈마 디스플레이 장치의 방전 강도의 피크 간격이 l00㎱인 경우에 있어서의 도 3에 도시된 유지 드라이버의 유지 기간의 동작을 도시한 타이밍도,
도 7은 도 1에 도시된 플라즈마 디스플레이 장치의 방전 강도의 피크 간격이300㎱인 경우에 있어서의 도 3에 도시된 유지 드라이버의 유지 기간의 동작을 도시한 타이밍도,
도 8은 도 1에 도시된 플라즈마 디스플레이 장치의 방전 강도의 피크 간격이 550㎱인 경우에 있어서의 도 3에 도시된 유지 드라이버의 유지 기간의 동작을 도시한 타이밍도,
도 9는 도 1에 도시된 플라즈마 디스플레이 장치의 방전 강도의 피크 간격이 600㎱인 경우에 있어서의 도 3에 도시된 유지 드라이버의 유지 기간의 동작을 도시한 타이밍도,
도 10은 도 1에 도시된 플라즈마 디스플레이 장치의 소비 전력과 휘도의 관계를 도시한 도면,
도 11은 본 발명의 실시예 2에 따른 플라즈마 디스플레이 장치의 구성을 도시한 블록도,
도 12는 도 11에 도시된 서브필드 처리기의 구성을 도시한 블록도,
도 13은 지연 시간이 0㎱인 경우에 있어서의 도 11에 도시된 유지 드라이버의 유지 기간의 동작을 도시한 타이밍도,
도 14는 지연 시간이 100㎱인 경우에 있어서의 도 11에 도시된 유지 드라이버의 유지 기간의 동작을 도시한 타이밍도,
도 15는 지연 시간이 200㎱인 경우에 있어서의 도 11에 도시된 유지 드라이버의 유지 기간의 동작을 도시한 타이밍도,
도 16은 지연 시간이 350㎱인 경우에 있어서의 도 11에 도시된 유지 드라이버의 유지 기간의 동작을 도시한 타이밍도,
도 17은 도 11에 도시된 플라즈마 디스플레이 장치의 각 지연 시간에 있어서의 효율 평가값과 점등률의 관계를 도시한 도면,
도 18은 도 17에 도시된 각 지연 시간에 있어서의 효율 평가값과 점등률의 관계에 근거하여 서브필드 처리기에 의해 지연 시간을 점등률에 따라 제어한 경우의 효율 평가값과 점등률의 관계를 도시한 도면,
도 19는 도 1 또는 도 11에 도시된 유지 드라이버의 다른 구성을 도시한 회로도,
도 20은 도 19에 도시된 유지 드라이버의 유지 기간의 동작을 도시한 타이밍도,
도 21은 본 발명의 실시예 3에 따른 플라즈마 디스플레이 장치의 구성을 도시한 블록도,
도 22는 도 21에 도시된 유지 드라이버의 구성을 도시한 회로도,
도 23은 도 22에 도시된 유지 드라이버의 유지 기간의 동작을 도시한 타이밍도,
도 24는 본 발명에 따라 복수회 연속해서 방전시키는 경우의 유지 펄스의 파형을 도시한 도면,
도 25는 본 발명의 실시예 4에 따른 플라즈마 디스플레이 장치의 구성을 도시한 블록도,
도 26은 본 발명의 실시예 5에 따른 플라즈마 디스플레이 장치의 구성을 도시한 블록도,
도 27은 도 26에 도시된 서브필드 처리기의 구성을 도시한 블록도,
도 28은 완전 점등 전압과 점등률의 관계를 도시한 도면,
도 29는 본 발명의 실시예 6에 따른 플라즈마 디스플레이 장치의 구성을 도시한 블록도,
도 30은 도 29에 도시된 서브필드 처리기의 구성을 도시한 블록도,
도 31은 지연 시간이 350㎱이고 유지 주기가 8㎲인 경우에 있어서의 도 29에 도시된 유지 드라이버의 유지 기간의 동작을 도시한 타이밍도,
도 32는 유지 주기가 6㎲ 및 8㎲인 경우에 있어서의 도 29에 도시된 플라즈마 디스플레이 장치의 효율 평가값과 점등률의 관계를 도시한 도면,
도 33은 점등률이 80% 이상으로 되었을 때에 유지 주기를 6㎲로부터 8㎲로 전환한 경우의 효율 평가값과 점등률의 관계를 도시한 도면,
도 34는 본 발명의 실시예 7에 따른 플라즈마 디스플레이 장치의 구성을 도시한 블록도,
도 35는 도 34에 도시된 서브필드 처리기의 구성을 도시한 블록도,
도 36은 본 발명의 실시예 8에 따른 플라즈마 디스플레이 장치의 구성을 도시한 블록도,
도 37은 도 36에 도시된 서브필드 처리기의 구성을 도시한 블록도,
도 38은 도 36에 도시된 플라즈마 디스플레이의 효율 평가값과 점등률의 관계를 도시한 도면,
도 39는 본 발명의 실시예 9에 따른 플라즈마 디스플레이 장치의 구성을 도시한 블록도,
도 40은 도 39에 도시된 인덕턴스 제어 회로의 구성을 도시한 블록도,
도 41은 도 39에 도시된 유지 드라이버의 구성을 도시한 회로도,
도 42는 도 41에 도시된 가변 인덕턴스부의 구성을 도시한 회로도,
도 43은 인덕턴스값이 0.6μH인 경우의 각 지연 시간에 있어서의 점등률과 효율 평가값의 관계를 도시한 도면,
도 44는 점등률이 65% 이상으로 되었을 때에 인덕턴스값을 0.6μH로부터 0.36μH로 전환한 경우의 효율 평가값과 점등률의 관계를 도시한 도면,
도 45는 도 41에 도시된 가변 인덕턴스부의 다른 예의 구성을 도시한 회로도,
도 46은 종래의 플라즈마 디스플레이 장치의 방전 셀의 구동 방법을 설명하기 위한 도면,
도 47은 종래의 플라즈마 디스플레이 장치의 유지 드라이버의 구성을 도시한 회로도,
도 48은 도 47에 도시된 유지 드라이버의 유지 기간의 동작을 도시한 타이밍도이다.
발명의 실시하기 위한 최선의 형태
이하, 본 발명에 따른 표시 장치의 일례로서 AC형 플라즈마 디스플레이 장치에 대해서 설명한다. 도 1은 본 발명의 실시예 1에 따른 플라즈마 디스플레이 장치의 구성을 도시한 블록도이다.
도 1의 플라즈마 디스플레이 장치는 A/D 컨버터(아날로그/디지털 변환기)(1), 영상 신호-서브필드 대응기(2), 서브필드 처리기(3), 데이터 드라이버(4), 주사(스캔) 드라이버(5), 유지(서스테인) 드라이버(6) 및 PDP(플라즈마 디스플레이 패널)(7)를 구비한다.
A/D 컨버터(1)에는 영상 신호 VD가 입력된다. A/D 컨버터(1)는 아날로그의 영상 신호 VD를 디지털의 화상 데이터로 변환하여 영상 신호-서브필드 대응기(2)로 출력한다. 영상 신호-서브필드 대응기(2)는 1필드를 복수의 서브필드로 분할하여 표시하기 위해서, 1필드의 화상 데이터로부터 각 서브필드의 화상 데이터 SP를 작성하고 서브필드 처리기(3)로 출력한다.
서브필드 처리기(3)는 서브필드 마다의 화상 데이터 SP 등으로부터 데이터 드라이버 구동 제어 신호 DS, 주사 드라이버 구동 제어 신호 CS 및 유지 드라이버 구동 제어 신호 US를 작성하고, 각각 데이터 드라이버(4), 주사 드라이버(5) 및 유지 드라이버(6)로 출력한다.
PDP(7)는 복수의 어드레스 전극(데이터 전극)(11), 복수의 주사 전극(스캔 전극)(12) 및 복수의 유지 전극(서스테인 전극)(l3)을 포함한다. 복수의 어드레스 전극(11)은 화면의 수직 방향으로 배열되고, 복수의 주사 전극(12) 및 복수의 유지 전극(13)은 화면의 수평 방향으로 배열되어 있다. 또, 복수의 유지 전극(13)은 공통으로 접속되어 있다. 어드레스 전극(11), 주사 전극(12) 및 유지 전극(13)의 각교점에는 방전 셀(14)이 형성되고, 각 방전 셀(14)이 화면상의 화소를 구성한다.
데이터 드라이버(4)는 PDP(7)의 복수의 어드레스 전극(11)에 접속되어 있다. 주사 드라이버(5)는 각 주사 전극(12)마다 마련된 구동 회로를 내부에 구비하고, 각 구동 회로가 PDP(7)의 대응하는 주사 전극(12)에 접속되어 있다. 유지 드라이버(6)는 PDP(7)의 복수의 유지 전극(13)에 접속되어 있다.
데이터 드라이버(4)는 데이터 드라이버 구동 제어 신호 DS에 따라서 기입 기간에 있어서 화상 데이터 SP에 따라 PDP(7)의 해당하는 어드레스 전극(11)에 기입 펄스를 인가한다. 주사 드라이버(5)는 주사 드라이버 구동 제어 신호 CS에 따라서, 기입 기간에 있어서 시프트 펄스를 수직 주사 방향으로 시프트하면서 PDP(7)의 복수의 주사 전극(12)에 기입 펄스를 순서대로 인가한다. 이것에 의해, 해당하는 방전 셀(14)에 있어서 어드레스 방전이 실행된다.
또, 주사 드라이버(5)는 주사 드라이버 구동 제어 신호 CS에 따라서, 유지 기간에 있어서 주기적인 유지 펄스를 PDP(7)의 복수의 주사 전극(12)에 인가한다. 한편, 유지 드라이버(6)는 유지 드라이버 구동 제어 신호 US에 따라서, 유지 기간에 있어서 PDP(7)의 복수의 유지 전극(13)에 주사 전극(12)의 유지 펄스에 대해서 180°위상이 어긋난 유지 펄스를 동시에 인가한다. 이것에 의해, 해당하는 방전 셀(14)에 있어서 유지 방전이 실행된다.
도 1에 도시된 플라즈마 디스플레이 장치에서는 계조 표시 구동 방식으로서 ADS(Address Display-Period Separation : 어드레스 표시 기간 분리) 방식이 이용되고 있다. 도 2는 도 1에 도시된 플라즈마 디스플레이 장치에 적용되는 ADS 방식을 설명하기 위한 도면이다. 또한, 도 2에서는 구동 펄스의 하강시에 방전을 실행하는 부극성의 펄스의 예를 도시하고 있지만, 상승시에 방전을 실행하는 정극성의 펄스의 경우라도 기본적인 동작은 이하와 마찬가지이다.
ADS 방식에서는 1필드(1/60초=16.67㎳)를 복수의 서브필드로 시간적으로 분할한다. 예를 들면, 8비트로 256계조 표시를 실행하는 경우에는 1필드를 8개의 서브필드 SF1∼SF8로 분할한다. 또, 각 서브필드 SF1∼SF8은 셋업 기간 P1, 기입 기간 P2, 유지 기간 P3으로 분리되고, 셋업 기간 P1에 있어서 각 서브필드의 셋업 처리가 실행되고, 기입 기간 P2에 있어서 점등되는 방전 셀(14)을 선택하기 위한 어드레스 방전이 실행되며, 유지 기간 P3에 있어서 표시를 위한 유지 방전이 실행된다.
셋업 기간 P1에 있어서 유지 전극(13)에 단일 펄스가 부가되고, 주사 전극(12)(도 2에서는 주사 전극의 개수로서 n개가 표시되어 있지만, 실제로는, 예를 들면 480개의 주사 전극이 이용됨)에도 각각 단일 펄스가 부가된다. 이것에 의해, 예비 방전이 실행된다.
기입 기간 P2에 있어서는 주사 전극(12)이 순차 주사되고, 어드레스 전극(11)으로부터 펄스를 받은 방전 셀(14)에만 소정의 기입 처리가 실행된다. 이것에 의해, 어드레스 방전이 실행된다.
유지 기간 P3에 있어서는 각 서브필드 SF1∼SF8에 가중된 값에 따른 유지 펄스가 유지 전극(13) 및 주사 전극(12)으로 출력된다. 예를 들면, 서브필드 SF1에서는 유지 전극(13)에 유지 펄스가 1회 인가되고, 주사 전극(12)에 유지 펄스가 1회 인가되고, 기입 기간 P2에 있어서 선택된 방전 셀(14)이 2회 유지 방전을 실행한다. 또, 서브필드 SF2에서는 유지 전극(13)에 유지 펄스가 2회 인가되고, 주사 전극(12)에 유지 펄스가 2회 인가되고, 기입 기간 P2에 있어서 선택된 방전 셀(14)이 4회 유지 방전을 실행한다.
상기한 바와 같이, 각 서브필드 SF1∼SF8에서는 유지 전극(13) 및 주사 전극(12)에 1회, 2회, 4회, 8회, 16회, 32회, 64회, 128회 유지 펄스가 인가되고, 펄스 수에 따른 밝기(휘도)로 방전 셀(14)이 발광한다. 즉, 유지 기간 P3은 기입 기간 P2에서 선택된 방전 셀(14)이 밝기의 가중량에 따른 회수로 방전하는 기간이다.
이와 같이, 서브필드 SF1∼SF8에서는 각각, 1, 2, 4, 8, 16, 32, 64, 128의 밝기의 가중이 실시되고, 이들 서브필드 SF1∼SF8을 조합하는 것에 의해 밝기의 레벨을 0∼255까지의 256단계로 조정할 수 있다. 또한, 서브필드의 분할 수 및 가중값 등은 상기한 예에 특히 한정되지 않고 각종 변경이 가능하며, 예를 들면 동화상 의사 윤곽을 저감하기 위해서 서브필드 SF8을 2개로 분할하고 2개의 서브필드의 가중값을 64로 설정해도 좋다.
다음에, 도 1에 도시된 유지 드라이버(6)에 대해서 상세하게 설명한다. 도 3은 도 1에 도시된 유지 드라이버(6)의 구성을 도시한 회로도이다. 또한, 주사 드라이버(5)는 유지 드라이버(6)와 마찬가지로 구성되고 마찬가지로 동작하므로, 주사 드라이버(5)에 관한 상세한 설명을 생략하고 유지 드라이버(6)에 대해서만 이하 상세하게 설명한다. 또, 이하의 설명에서는 구동 펄스의 상승시에 방전을 실행하는 정극성의 펄스의 예를 기재하고 있지만, 하강시에 방전을 실행하는 부극성의 펄스를 이용해도 좋다.
도 3에 도시된 유지 드라이버(6)는 FET(전계 효과형 트랜지스터, 이하 트랜지스터라고 칭함) Q1∼Q4, 회수 콘덴서 C1, 회수 코일 L, 다이오드 D1, D2 및 전류 제한 소자 IL을 포함한다.
트랜지스터 Q1은 한쪽 단부가 전원 단자 V1에 접속되고, 다른쪽 단부가 노드 N1에 접속된다. 전원 단자 V1에는 전압 Vsus가 인가된다. 전류 제한 소자 IL은, 예를 들면 소정의 저항값을 갖는 저항으로 구성되고, 그의 한쪽 단부에는 제어 신호 S1이 입력되고, 다른쪽 단부는 트랜지스터 Q1의 게이트와 접속된다. 트랜지스터 Q2는 한쪽 단부가 노드 N1에 접속되고, 다른쪽 단부가 접지 단자에 접속되고, 게이트에는 제어 신호 S2가 입력된다.
노드 N1은, 예를 들면 480개의 유지 전극(13)에 접속되어 있지만, 도 3에서는 복수의 유지 전극(13)과 접지 단자 사이의 전체 용량에 상당하는 패널 용량 Cp가 도시되어 있다. 또한, 이 점에 관해서는 이하의 다른 실시예에 따른 유지 드라이버에 대해서도 마찬가지이다.
회수 콘덴서 C1은 노드 N3과 접지 단자 사이에 접속된다. 트랜지스터 Q3 및 다이오드 D1은 노드 N3과 노드 N2 사이에 직렬로 접속된다. 다이오드 D2 및 트랜지스터 Q4는 노드 N2와 노드 N3 사이에 직렬로 접속된다. 트랜지스터 Q3의 게이트에는 제어 신호 S3이 입력되고, 트랜지스터 Q4의 게이트에는 제어 신호 S4가 입력된다. 회수 코일 L은 노드 N2와 노드 N1 사이에 접속된다.
본 실시예에서는 PDP(7)가 표시 패널에 상당하고, 주사 드라이버(5) 및 유지 드라이버(6)가 제 1 및 제 2 구동 회로 및 최종 구동 회로에 상당하고, 영상 신호-서브필드 대응기(2)가 변환 회로에 상당한다. 또, 회수 코일 L, 회수 콘덴서 C1, 트랜지스터 Q3 및 다이오드 D1이 제 1 구동 회로에 상당하고, 트랜지스터 Q1, 전류 제한 소자 IL 및 전원 단자 V1이 제 2 구동 회로에 상당한다. 또, 회수 콘덴서 C1이 제 1 용량성 소자에 상당하고, 회수 코일 L이 인덕턴스 회로 및 인덕턴스 소자에 상당하고, 회수 콘덴서 C1, 트랜지스터 Q3 및 다이오드 D1이 공진 구동 회로에 상당하고, 트랜지스터 Q1이 전계 효과형 트랜지스터에 상당하고, 전류 제한 소자 IL이 전류 제한 회로에 상당한다.
도 4는 유지 방전시에 연속해서 제 1 및 제 2 방전을 발생시키는 경우의 도 3에 도시된 유지 드라이버(6)의 유지 기간의 동작의 일례를 도시한 타이밍도이다. 도 4에는 도 3의 노드 N1의 전압, PDP(7)의 방전 강도 LR 및 트랜지스터 Q1∼Q4에 입력되는 제어 신호 S1∼S4가 도시된다. 또한, 제어 신호 S1∼S4는 유지 드라이버 구동 제어 신호 US로서 서브필드 처리기(3)로부터 출력되는 신호이다.
또, 방전 강도는 이하의 방법에 의해 측정하고 있다. 크세논을 포함하는 혼합 가스를 이용한 PDP의 경우, 그 발광은 공명 준위의 크세논으로부터 방전시에 발생하는 진공 자외선(파장 147㎚)을 이용하고 있다. 이 진공 자외선은 PDP의 앞면 유리 너머로 공기중에서 관찰할 수는 없다. 한편, 공명 준위의 더욱 위의 에너지준위로부터 공명 준위로의 천이시에 근적외선(파장 828㎚)이 방출되고, 이 근적외선이 방전 강도에 거의 비례한다고 고려되기 때문에, 본 명세서에서는 근적외 영역에 분광 감도 특성을 갖는 애벌랜시(avalanche) 포토다이오드 등을 이용하여 1개의 방전 셀에 대해서 근적외선의 강도를 측정하고, 이것을 방전 강도로 하고 있다.
따라서, 이하에 설명하는 연속한 제 1 및 제 2 방전이라는 것은 1개의 방전 셀마다 제 1 방전에 계속해서 제 2 방전이 실행되고 PDP의 점등해야 할 모든 방전 셀이 반드시 2회 방전하는 것을 의미하며, 방전 셀의 편차에 의해 일찍 방전하는 방전 셀과 늦게 방전하는 방전 셀이 상이한 타이밍에서 각각 1회만 방전을 실행하는 바와 같은 경우는 포함하지 않는다.
우선, 기간 TA에 있어서 제어 신호 S2가 로우 레벨로 되어 트랜지스터 Q2가 오프하고, 제어 신호 S3이 하이 레벨로 되어 트랜지스터 Q3이 온한다. 이 때, 제어 신호 S1은 로우 레벨에 있어 트랜지스터 Q1은 오프하고, 제어 신호 S4는 로우 레벨에 있어 트랜지스터 Q4는 오프하고 있다. 따라서, 회수 콘덴서 C1이 트랜지스터 Q3 및 다이오드 D1을 거쳐서 회수 코일 L에 접속되고, 회수 코일 L 및 패널 용량 Cp에 의한 LC 공진에 의해 노드 N1의 전압이 접지 전위 Vg로부터 원활하게 상승한다. 이 때, 회수 콘덴서 C1의 전하가 트랜지스터 Q3, 다이오드 D1 및 회수 코일 L을 거쳐서 패널 용량 Cp로 방출된다.
노드 N1의 전압이 상승하고 유지 기간에 있어서의 방전 개시 전압을 초과하여 방전 셀(14)이 제 1 방전을 개시하면, 방전 강도 LR이 상승하기 시작한다. 그 후, 제 1 방전이 어느 정도 크게 되어 필요로 하는 방전 전류가 회수 콘덴서 C1과 회수 코일 L로 구성되는 회로의 전류 공급 능력을 초과하면, 노드 N1의 전압이 극대값 Vpu로부터 극소값 Vpb로 강하하여 제 1 방전이 약해지고, 이것에 따라 방전강도 LR도 저하한다. 제 1 방전이 약해지기 시작한 순간부터 전류 제한에 의해 자외선 방출량의 포화가 완화되기 시작하고, 그 후 방전 전류에 대한 자외선의 포화가 적어져서 발광 효율이 향상된다.
다음에, 기간 TB에 있어서 제어 신호 S1이 하이 레벨로 되어 트랜지스터 Q1이 온하고, 제어 신호 S3이 로우 레벨로 되어 트랜지스터 Q3이 오프한다. 이 때, 제어 신호 S1의 전류는 전류 제한 소자 IL에 의해 제한되고, 트랜지스터 Q1의 채널을 형성하기 위한 전하가 트랜지스터 Q1의 게이트를 거쳐서 완만하게 충전된다. 따라서, 트랜지스터 Q1의 채널의 개방 속도가 느려지고, 기간 TA에 있어서의 상승 속도, 즉 접지 전위 Vg로부터 극대값 Vpu에 도달할 때까지의 상승 속도(전압/ 시간)보다 느린 상승 속도로 노드 N1의 전압이 완만하게 Vsus까지 상승한다. 따라서, 유지 펄스 Psu에 급준하게 변화하는 에지부가 형성되지 않아 불필요한 전자파의 복사가 억제된다.
또, 전자파의 복사가 문제로 되지 않는 경우에는 전류 제한 소자 IL은 마련하지 않는 구성으로 해도 좋다. 이 경우, 접지 전위 Vg로부터 극대값 Vpu에 도달할 때까지의 상승 속도(전압/시간)보다 빠른 상승 속도로 노드 N1의 전압이 Vsus까지 상승한다.
노드 N1의 전압이 극소값 Vpb로부터 상승하여 다시 방전 개시 전압을 초과하면, 방전 셀(14)이 제 1 방전에 계속해서 제 2 방전이 개시되고 방전 강도 LR도 다시 상승하기 시작한다. 이 때, 제 1 방전에 계속해서 제 2 방전을 발생시키고 있기 때문에, 제 2 방전시에는 제 1 방전에 의해 방전 공간에 잔류하는 하전 입자 및여기 원자 등의 프라이밍 효과에 의해 방전하기 쉬운 상태로 되어 제 2 방전을 안정하게 실행할 수 있다.
또, 제 2 방전시에는 전원 단자 V1로부터 방전 전류가 제한되지 않고, 충분히 공급되기 때문에, 제 2 방전이 충분한 강도, 즉 제 1 방전의 피크값보다 큰 피크값을 갖고, 다음의 제 1 방전에 필요한 벽전하가 충분하게 축적되어 유지 방전을 안정하게 반복할 수 있다.
그 후, 노드 N1의 전압이 Vsus로 유지되면 종래와 마찬가지로 제 2 방전이 정지하고, 이것에 따라 방전 강도 LR도 저하한다.
상기한 바와 같이 방전 셀(14)에 연속해서 제 1 및 제 2 방전을 발생시키면, 이하의 이유에 의해 발광 효율이 향상되는 것으로 고려된다.
우선, 제 1 방전에서는 회수 콘덴서 C1로부터 회수 코일 L을 거쳐서 방전에 필요한 전하가 공급되고 있고, 이 때문에 공급되는 전류는 패널 용량 Cp와 회수 코일 L의 공진 회로에 의해 결정되는 값으로 제한된다. 또, 방전 전류의 공급원이 회수 콘덴서 C1이기 때문에, 방전이 커지면 충분한 전하를 공급할 수 없어, 노드 N1의 전압의 강하와 동시에 제 1 방전이 약해지거나 또는 정지한다. 즉, 제 1 방전에서는 인덕턴스 소자 등을 거치지 않고 접속되어 충분한 전하를 공급할 수 있는 전원으로부터의 전류 공급에 의한 방전의 경우와는 달리, 방전에 필요한 최저한의 전하밖에 공급되지 않기 때문에, 제 1 방전이 약해지기 시작한 순간부터 전류 제한에 의해 자외선 방출량의 포화가 완화되기 시작하고, 그 후 방전 전류에 대한 자외선의 포화가 적어져 발광 효율이 향상된다. 따라서, 방전 셀(14)의 형광체 발광에기여하지 않는 여분의 방전 전류가 흐르지 않기 때문에, 투입 전력에 대한 발광 효율을 향상시킬 수 있다.
또, 제 2 방전에서는 제 1 방전에 의해 벽 전압이 감소하고, 방전 공간에 이러한 실효적인 전압이 매우 낮은 상태, 즉 과잉으로 전압을 인가하지 않는 상태에서 방전이 실행되어 제 2 방전에서도 발광 효율이 어느 정도 향상된다.
이와 같이, 제 1 및 제 2 방전을 연속해서 실행하는 것에 의해 발광 효율을 향상시킬 수 있으므로, 투입 전력에 대한 발광 효율을 향상시켜 소비 전력을 저감할 수 있다. 또, 투입 전력을 저하시키지 않는 경우에는 이 발광 효율의 향상에 의해 절약된 전력을 발광 회수의 증가에 의한 표시 휘도의 향상으로 이어지게 할 수 있다.
다음에, 기간 TC에 있어서 제어 신호 S1이 로우 레벨로 되어 트랜지스터 Q1이 오프하고, 제어 신호 S4가 하이 레벨로 되어 트랜지스터 Q4가 온한다. 따라서, 회수 콘덴서 C1이 다이오드 D2 및 트랜지스터 Q4를 거쳐서 회수 코일 L에 접속되고, 회수 코일 L 및 패널 용량 Cp에 의한 LC 공진에 의해 노드 N1의 전압이 완만하게 강하한다. 이 때, 패널 용량 Cp에 축적된 전하는 회수 코일 L, 다이오드 D2 및 트랜지스터 Q4를 거쳐서 회수 콘덴서 C1에 축적되고 전하가 회수된다.
다음에, 기간 TD에 있어서 제어 신호 S2가 하이 레벨로 되어 트랜지스터 Q2가 온하고, 제어 신호 S4가 로우 레벨로 되어 트랜지스터 Q4가 오프한다. 따라서, 노드 N1이 접지 단자에 접속되고, 노드 N1의 전압이 강하하여 접지 전위 Vg에 고정된다.
상기한 동작을 유지 기간에 있어서 반복해서 실행하는 것에 의해, 접지 전위 Vg로부터 전압 Vsus로 상승할 때에 연속해서 제 1 및 제 2 방전을 발생시키는 주기적인 유지 펄스 Psu를 복수의 유지 전극(13)에 인가할 수 있다. 또, 상기와 마찬가지로 하여 주사 전극(12)에도 주사 드라이버(5)에 의해 상기한 유지 펄스 Psu와 마찬가지의 파형을 갖고 180° 위상이 어긋난 유지 펄스가 주기적으로 인가된다.
다음에, 상기한 바와 같이 연속해서 제 1 및 제 2 방전을 발생시킨 경우의 제 1 방전의 피크값과 제 2 방전의 피크값의 피크 간격과 발광 효율의 관계에 대해서 설명한다.
도 5는 도 l에 도시된 플라즈마 디스플레이 장치의 방전 강도의 피크 간격과 발광 효율의 관계를 도시한 도면이고, 도 6∼도 9는 도 1에 도시된 플라즈마 디스플레이 장치의 방전 강도의 피크 간격이 100㎱, 300㎱, 550㎱, 600㎱인 경우에 있어서의 도 3에 도시된 유지 드라이버(6)의 유지 기간의 동작을 도시한 타이밍도이다.
또한, 도 5의 종축의 발광 효율은 무효 전력을 제외한 투입 전력에 대한 발광 효율(1m/W)이며, 횡축의 피크 간격은 상기한 근적외선의 측정에 의한 방전 강도에 있어서의 제 1 방전의 피크값과 제 2 방전의 피크값의 피크 간격(㎱)이다. 또, 도 6∼도 9에는 도 3의 노드 N1의 전압, PDP(7)의 방전 강도 LR 및 트랜지스터 Q1∼Q4에 입력되는 제어 신호 S1∼S4가 도시된다.
또, 도 6∼도 9에 도시된 각 타이밍도에서는 유지 펄스의 유지 주기를 충분히 길게 설정한 경우를 나타내고 있고, 제어 신호 S1이 하이 레벨로 변화되는 타이밍(제어 신호 S3이 로우 레벨로 변화되는 타이밍)이 다른 점을 제외하고는 도 4에 도시한 타이밍도와 마찬가지이다.
도 5에 도시하는 바와 같이 피크 간격이 100㎱ 이상일 때에 제 1 방전에 의한 발광 효율의 향상 효과가 나타나고, 피크 간격이 300㎱일 때에 제 1 방전에 의한 발광 효율의 향상 효과가 최대로 된다. 그 후, 피크 간격이 500㎱까지는 제 1 방전에 의한 발광 효율의 향상 효과가 거의 최대 상태로 지속되고, 피크 간격이 550㎱를 초과하면 발광 효율이 급격하게 저하한다. 이하, 각 피크 간격에 있어서의 방전 상태에 대해서 상세하게 설명한다.
우선, 도 6에 도시하는 바와 같이 피크 간격이 100㎱인 경우, 회수 코일 L 및 패널 용량 Cp에 의한 LC 공진에 의해 노드 N1의 전압이 접지 전위 Vg로부터 원활하게 상승하고, 방전 개시 전압을 초과하면 제 1 방전이 개시되고 방전 강도 LR이 상승하기 시작한다. 그 후, 제 1 방전이 어느 정도 크게 되어, 필요로 하는 방전 전류가 회수 콘덴서 C1과 회수 코일 L로 구성되는 회로의 전류 공급 능력을 초과하면, 노드 N1의 전압이 극대값 Vpu로부터 극소값 Vpb로 강하하여 제 1 방전이 약해지고, 이것에 따라 방전 강도 LR도 다소 저하한다. 여기서, 제 1 방전이 약해지기 시작한 순간부터 전류 제한에 의해 자외선 방출량의 포화가 완화되기 시작하고, 그 후 노드 N1의 전압이 다시 상승할 때까지의 기간에 있어서 방전 전류에 대한 자외선의 포화가 적어져 발광 효율이 향상된다.
다음에, 전원 단자 V1로부터 방전 전류가 공급되어 노드 N1의 전압이 다시 상승하면, 제 1 방전에 계속해서 제 2 방전이 발생하고 방전 강도 LR도 다시 상승한다. 이 때, 제 2 방전이 충분한 강도 즉 제 1 방전의 피크값보다 큰 피크값을 갖고 있으므로, 다음의 제 1 방전에 필요한 벽전하가 충분히 축적되어 유지 방전을 안정하게 반복할 수 있다.
다음에, 도 7에 도시하는 바와 같이 피크 간격이 300㎱인 경우, 제 1 방전시의 극소값 Vpb가 더욱 저하하여 제 1 방전은 일단 완전히 종료하고, 그 후 전원 단자 V1로부터 방전 전류가 공급되면 제 2 방전이 발생한다. 이와 같이, 제 1 방전과 제 2 방전이 분리된 상태에서 연속해서 실행되고, 제 2 방전의 피크값은 제 1 방전의 피크값보다 커진다.
이 경우, 제 1 방전이 약해지기 시작한 순간부터 제 1 방전이 정지할 때까지 전류 제한에 의해 자외선 방출량의 포화가 완화되고, 제 1 방전에 의한 발광 효율의 향상 효과를 완전하게 얻을 수 있다. 또, 제 2 방전이 충분한 강도, 즉 제 1 방전의 피크값보다 큰 피크값을 갖고 있으므로, 다음의 제 1 방전에 필요한 벽전하가 충분히 축적되어 유지 방전을 안정하게 반복할 수 있다.
다음에, 도 8에 도시하는 바와 같이 피크 간격이 550㎱인 경우, 제 1 방전시의 극소값 Vpb는 도 7의 경우와 거의 동일한 전압까지 저하하여 제 1 방전은 일단 완전히 종료한 후, 소정 기간 경과 후에 전원 단자 V1로부터 방전 전류가 공급되면 제 2 방전이 발생한다. 이와 같이, 제 1 방전과 제 2 방전이 보다 분리된 상태에서 연속해서 실행되고, 제 2 방전의 피크값은 제 1 방전의 피크값과 거의 동일하게 된다.
이 경우, 제 1 방전이 약해지기 시작한 순간부터 제 1 방전이 정지할 때까지전류 제한에 의해 자외선 방출량의 포화가 완화되고, 제 1 방전에 의한 발광 효율의 향상 효과를 완전하게 얻을 수 있다. 또, 제 2 방전이 제 1 방전의 피크값과 동일한 피크값을 갖고 있으므로, 다음의 제 1 방전에 필요한 벽전하를 축적할 수 있어 유지 방전을 안정하게 반복할 수 있다.
다음에, 도 9에 도시하는 바와 같이 피크 간격이 600㎱인 경우, 제 1 방전시의 극소값 Vpb는 도 7의 경우와 거의 동일한 전압까지 저하하여 제 1 방전은 일단 완전히 종료한 후, 또 소정 기간 경과 후에 전원 단자 V1로부터 방전 전류가 공급되면 제 2 방전이 발생한다. 이와 같이, 제 1 방전과 제 2 방전이 지나치게 분리된 상태에서 연속해서 실행되고, 제 2 방전의 피크값은 제 1 방전의 피크값보다 작아진다.
이 경우, 제 1 방전과 제 2 방전이 지나치게 분리되어 있기 때문에, 제 2 방전을 발생시킬 때에는 제 1 방전에 의한 방전 공간의 프라이밍 효과를 충분히 얻을 수 없고, 제 2 방전은 제 1 방전보다 작은 방전으로 되고 방전 강도 LR도 저하한다. 또, 이 피크 간격으로 유지 방전을 반복하는 경우, 다음의 제 1 방전에 필요한 벽전하의 형성이 불충분하게 되어 유지 방전을 반복하는 동안에 서서히 제 1 및 제 2 방전이 작아지고, 결국에는 방전하지 않게 된다.
상기의 결과, 제 1 방전에 의한 발광 효율의 향상 효과를 얻기 위해서는 노드 N1의 전압이 제 1 방전에 의해 저하하여 제 1 방전이 적어도 약해진 후에 노드 N1의 전압을 다시 상승시켜 제 2 방전을 발생시키는 것이 바람직하고, 본 실시예의 경우에는 제 1 방전의 피크값과 제 2 방전의 피크값의 피크 간격이 100㎱ 이상으로되는 것이 바람직하다.
또, 제 2 방전에 의한 유지 방전의 반복 안정성을 얻기 위해서는 제 1 방전에 의한 프라이밍 효과가 얻어지는 동안에 노드 N1의 전압을 다시 상승시켜 제 2 방전을 발생시키는 것이 바람직하고, 본 실시예의 경우에는 제 1 방전의 피크값과 제 2 방전의 피크값의 피크 간격이 550㎱ 이하로 되는 것이 바람직하다.
따라서, 제 1 방전의 피크값과 제 2 방전의 피크값의 피크 간격은 100㎱ 이상 550㎱ 이하인 것이 바람직하고, 이 경우 제 1 방전에 의한 발광 효율의 향상 효과 및 제 2 방전에 의한 유지 방전의 반복 안정성을 얻을 수 있다. 또, 제 1 방전의 피크값과 제 2 방전의 피크값의 피크 간격은 150㎱ 이상 550㎱ 이하인 것이 보다 바람직하고, 200㎱ 이상 500㎱ 이하인 것이 보다 바람직하다. 전자의 경우에 제 1 방전에 의한 발광 효율의 향상 효과를 더욱 높게 할 수 있고, 후자의 경우에 제 1 방전에 의한 발광 효율의 향상 효과를 거의 최대한으로 얻을 수 있음과 동시에 제 2 방전에 의한 유지 방전의 반복 안정성도 충분히 얻을 수 있다.
또, 제 1 방전의 피크값과 제 2 방전의 피크값의 피크 간격은 300㎱ 이상 550㎱ 이하인 것이 보다 바람직하고, 200㎱ 이상 400㎱ 이하인 것이 보다 바람직하다. 전자의 경우에 제 1 방전에 의한 발광 효율의 향상 효과를 거의 최대한으로 얻을 수 있고, 후자의 경우에는 제 1 방전에 의한 발광 효율의 향상 효과를 최대한으로 얻을 수 있음과 동시에 제 2 방전에 의한 유지 방전의 반복 안정성도 보다 충분히 얻을 수 있다.
다음에, 상기한 바와 같이 연속해서 제 1 및 제 2 방전을 발생시킨 경우의소비 전력과 휘도의 관계에 대해서 설명한다. 도 10은 도 1에 도시된 플라즈마 디스플레이 장치의 소비 전력과 휘도의 관계를 도시한 도면이다. 또한, 도면중 흰 동그라미는 본 실시예의 플라즈마 디스플레이 장치에 의해 연속해서 제 1 및 제 2 방전을 실행한 경우의 측정값을 나타내고, 검은 동그라미는 비교예로서 종래와 같이 1회만 방전시킨 경우의 측정값을 나타내고, 횡축의 소비 전력(W)은 PDP의 충방전 전력을 포함하는 유지 기간의 종합적인 전력이며, 종축의 휘도(cd/㎡)는 실제로 PDP로부터 발생되는 휘도를 측정한 것이다.
도 10에 도시하는 바와 같이 PDP(7) 상의 점등률이 40%인 경우, 본 실시예와 같이 연속해서 제 1 및 제 2 방전을 실행하는 경우에는 종래와 같이 1회밖에 방전시키지 않는 경우에 비해 동일 소비 전력으로 휘도가 상승하고 있다는 것을 알 수 있다. 구체적으로는, 연속해서 제 1 및 제 2 방전을 실행한 경우에 소비 전력이 약 396(W)일 때 휘도가 약 452(cd/㎡)로 되고, 1회만 방전시킨 경우에 소비 전력이 약 421(W)일 때 휘도가 약 451(cd/㎡)로 되고, 연속해서 제 1 및 제 2 방전을 실행하는 것에 의해 소비 전력을 약 6% 저감할 수 있었다.
또, 점등률이 70%인 경우, 도시한 바와 같이 연속해서 제 1 및 제 2 방전을 실행한 경우에는 종래와 같이 1회밖에 방전시키지 않는 경우에 비해 대폭으로 휘도가 상승하고 있다는 것을 알 수 있다. 구체적으로는, 연속해서 제 l 및 제 2 방전을 실행한 경우에 소비 전력이 약 599(W)일 때 휘도가 약 467(cd/㎡)로 되고, 1회만 방전시킨 경우에 소비 전력이 약 685(W)일 때 휘도가 약 445(cd/㎡)로 되어 소비 전력을 약 12% 저감할 수 있었다.
이와 같이, 연속해서 제 1 및 제 2 방전을 실행하는 경우, 점등률에 의해 투입 전력에 대한 발광 효율이 향상하여 소비 전력을 보다 저감할 수 있다는 것을 알 수 있다. 한편, 점등률에 따라서는 연속해서 제 1 및 제 2 방전을 실행하면 반대로 발광 효율이 저하해서 소비 전력이 증대하는 경우가 있다. 이 때문에, 이하의 각 실시예에서는 서브필드 마다의 점등률에 따라 방전 상태를 변화시키고 점등률에 따른 최적의 상태에서 유지 방전을 실행하고 있다.
다음에, 본 발명의 실시예 2에 따른 플라즈마 디스플레이 장치에 대해서 설명한다. 도 11은 본 발명의 실시예 2에 따른 플라즈마 디스플레이 장치의 구성을 도시한 블록도이다.
도 11에 도시된 플라즈마 디스플레이 장치와 도 1에 도시된 플라즈마 디스플레이 장치에서 다른 점은 서브필드 점등률 측정기(8)가 부가되고 서브필드 처리기(3)가 서브필드 마다의 점등률에 따라 유지 펄스가 다시 상승하는 타이밍을 제어하는 서브필드 처리기(3')로 변경된 점이며, 그 밖의 점은 도 1에 도시된 플라즈마 디스플레이 장치와 마찬가지이므로 동일 부분에는 동일 부호를 붙이고 이하 다른 부분에 대해서만 상세하게 설명한다.
도 11에 도시된 서브필드 점등률 측정기(8)는 서브필드마다의 화상 데이터 SP로부터 PDP(7) 상에서 동시에 구동되는 방전 셀(14)의 점등률을 검출하고, 그 결과를 서브필드 점등률 신호 SL로서 서브필드 처리기(3')로 출력한다.
여기서, 점등률이라는 것은 독립으로 점등/비점등의 상태로 제어할 수 있는 방전 공간의 최소 단위를 방전 셀이라고 부른다고 하면,
(점등률)=(동시에 점등시킬 방전 셀 수)/(PDP의 전체 방전 셀 수)
를 말하는 것으로 한다.
구체적으로는, 서브필드 점등률 측정기(8)는 영상 신호-서브필드 대응기(2)에 의해서 생성되는 서브필드 마다의 방전 셀의 점등/비점등을 나타내는 1비트 정보로 분해된 영상 신호 정보를 이용하여 모든 서브필드의 점등률을 따로따로 계산하고, 그 결과를 서브필드 점등률 신호 SL로서 서브필드 처리기(3')로 출력한다.
예를 들면, 서브필드 점등률 측정기(8)는 내부에 카운터를 구비하고, 점등/비점등을 나타내는 1비트 정보로 분해된 영상 신호 정보가 점등을 나타내는 경우에 카운터의 값을 1씩 증가시키는 것에 의해 점등하고 있는 방전 셀의 총수를 서브필드마다 구하고, 이것을 PDP(7)의 모든 방전 셀 수로 제산하여 점등률을 구한다.
서브필드 처리기(3')는 서브필드 마다의 화상 데이터 SP 및 서브필드 점등률 신호 SL 등으로부터 데이터 드라이버 구동 제어 신호 DS, 주사 드라이버 구동 제어 신호 CS 및 유지 드라이버 구동 제어 신호 US를 작성하고, 각각 데이터 드라이버(4), 주사 드라이버(5) 및 유지 드라이버(6)로 출력한다.
주사 드라이버(5) 및 유지 드라이버(6)는 후술하는 바와 같이 주사 드라이버 구동 제어 신호 CS 및 유지 드라이버 구동 제어 신호 US에 따라서 유지 기간에 있어서 서브필드 점등률 신호 SL에 따라 유지 펄스가 다시 상승하는 타이밍을 변화시킨다.
도 12는 도 11에 도시된 서브필드 처리기(3')의 구성을 도시한 블록도이다. 도 12에 도시된 서브필드 처리기(3')는 점등률/지연 시간 LUT(룩업 테이블)(31),지연 시간 결정부(32), 기본 제어 신호 발생기(33) 및 지연기(34, 35)를 포함한다.
점등률/지연 시간 LUT(31)는 지연 시간 결정부(32)와 접속되고, 실험 데이터에 따른 점등률과 지연 시간 Td의 관계를 테이블 형식으로 기억하고 있다. 예를 들면, 점등률이 0∼45%에 대해서 지연 시간 Td로서 100㎱가 기억되고, 점등률이 45∼60%에 대해서 지연 시간으로서 200㎱가 기억되고, 점등률이 60∼100%에 대해서 지연 시간으로서 350㎱가 기억되어 있다.
여기서, 지연 시간 Td라는 것은 회수 코일 L 및 패널 용량 Cp의 공진에 의해 정해지는 전압 상승 곡선에 따라서 유지 전극(13)의 전위가 상승하여 방전이 발생하는 방전 개시 전압 Vst에 도달한 시각을 원점 시각으로 하고, 이 원점 시각으로부터 제어 신호 S1이 하이 레벨로 될 때까지의 시간을 말하는 것으로 정의한다. 종래는이 지연 시간 Td가 0㎱로 되는 타이밍에서 제어 신호 S1을 하이 레벨로 하여 유지 전압 Vsus를 인가하는 전원으로부터 방전 전류를 공급하는 것에 의해, 무효 전력의 회수와 안정 방전의 양립을 도모하고 있었다.
지연 시간 결정부(32)는 지연기(34, 35)와 접속되고, 서브필드 점등률 측정기(8)로부터 출력되는 서브필드 점등률 신호 SL에 따라 대응하는 지연 시간 Td를 점등률/지연 시간 LUT(31)로부터 판독하고, 판독한 지연 시간 Td만큼 지연 동작을 실행하도록 지연기(34, 35)를 제어한다. 또한, 지연 시간 Td의 결정은 상기한 바와 같이 실험 데이터에 근거한 점등률과 지연 시간 Td의 관계를 테이블 형식으로 기억하는 예에 특히 한정되지 않고, 점등률과 지연 시간 Td의 관계를 나타내는 근사식으로부터 점등률에 대응하는 지연 시간 Td를 구하도록 해도 좋다.
기본 제어 신호 발생기(33)는 유지 드라이버 구동 제어 신호 US로서 제어 신호 S1∼S4를 출력하고, 제어 신호 S1, S3은 각각 지연기(34, 35)로 출력되고, 제어 신호 S2, S4는 그대로 유지 드라이버(6)로 출력된다.
지연기(34)는 지연 시간 결정부(32)에 의해 결정된 지연 시간 Td만큼 제어 신호 S1의 상승 에지를 지연시키고, 지연기(35)는 지연 시간 결정부(32)에 의해 결정된 지연 시간 Td만큼 제어 신호 S3의 하강 에지를 지연시키며, 각각 유지 드라이버(6)로 출력한다. 또한, 유지 드라이버(6)는 제어 신호 S1이 로우 레벨로 되었을 때에 제어 신호 S3을 로우 레벨로 해도 상기와 마찬가지로 동작할 수 있고, 이 경우에는 지연기(35)를 생략할 수 있다.
상기한 구성에 의해, 서브필드 처리기(3')는 서브필드 점등률 측정기(8)에 의해 측정된 점등률에 따라 지연 시간 Td를 변화시키고, 제어 신호 S1이 하이 레벨로 되는 타이밍 및 제어 신호 S3이 로우 레벨로 되는 타이밍을 제어한다.
본 실시예에서는 주사 드라이버(5) 및 유지 드라이버(6)가 제 1 및 제 2 구동 회로 및 구동 회로에 상당하고, 서브필드 점등률 측정기(8)가 검출 회로 및 서브필드 점등률 검출 회로에 상당하고, 서브필드 처리기(3')가 제어 회로에 상당하고, 그 밖의 점은 실시예 1과 마찬가지이다.
또한, 주사 드라이버(5)에 대해서도 상기와 마찬가지로 서브필드 처리기(3')에 의해 제어되고, 마찬가지로 서브필드 마다의 점등률에 따라 주사 전극(12)에 인가되는 유지 펄스가 다시 상승하는 타이밍이 제어된다.
도 13∼도 16은 지연 시간 Td가 0㎱, 100㎱, 200㎱, 350㎱인 경우에 있어서의 도 11에 도시된 유지 드라이버(6)의 유지 기간의 동작을 도시한 타이밍도이다. 도 13∼도 16에는 유지 펄스의 유지 주기가 6㎲인 경우에 있어서의 도 3의 노드 N1의 전압, PDP(7)의 방전 강도 LR 및 트랜지스터 Q1∼Q4에 입력되는 제어 신호 S1∼S4가 도시된다.
또한, 도 13∼도 16에 도시된 각 타이밍도에서는 제어 신호 S1이 하이 레벨로 변화되는 타이밍(제어 신호 S3이 로우 레벨로 변화되는 타이밍)이 다른 점을 제외하고는 도 4에 도시한 타이밍도와 마찬가지이므로 이하 다른 점에 대해서만 상세하게 설명한다.
우선, 도 13에 도시하는 바와 같이 지연 시간 Td가 0㎱인 경우, 기간 TA에 있어서 회수 코일 L 및 패널 용량 Cp에 의한 LC 공진에 의해 노드 N1의 전압이 접지 전위 Vg로부터 원활하게 상승하고, 방전 개시 전압 Vst를 초과하면 유지 방전이 발생한다. 이 때, 제어 신호 S1이 하이 레벨로 되어 노드 N1의 전압이 전원 단자 V1로부터 공급되는 유지 전압 Vsus까지 상승하고, 종래와 마찬가지로 전원으로부터 방전 전류가 공급되는 방전이 1회 실행되어 방전 강도 LR이 1회 상승한다. 즉, 도 13에 도시된 지연 시간 Td가 0㎱인 경우에는 종래와 마찬가지로 전원으로부터 방전 전류가 공급되어 1회의 방전을 실행하는 경우를 나타내고 있다.
다음에, 도 14에 도시하는 바와 같이 지연 시간 Td가 100㎱인 경우, 기간 TA에 있어서 회수 코일 L 및 패널 용량 Cp에 의한 LC 공진에 의해 노드 N1의 전압이 접지 전위 Vg로부터 원활하게 상승하고, 방전 개시 전압 Vst를 초과하면 제 1 방전이 개시되어 방전 강도 LR이 상승하기 시작한다.
그 후, 제 1 방전이 어느 정도 커져서, 필요로 하는 방전 전류가 회수 콘덴서 C1과 회수 코일 L로 구성되는 회로의 전류 공급 능력을 초과하면, 노드 N1의 전압이 극대값 Vpu로부터 극소값 Vpb로 강하하여 제 1 방전이 약해지고, 이것에 따라 방전 강도 LR도 저하한다. 여기서, 제 1 방전이 약해지기 시작한 순간부터 전류 제한에 의해 자외선 방출량의 포화가 완화되기 시작하고, 그 후 노드 N1의 전압이 다시 상승할 때까지의 기간에 있어서 방전 전류에 대한 자외선의 포화가 적어져 발광 효율이 향상된다.
다음에, 도 13에 도시된 타이밍으로부터 제어 신호 S1이 하이 레벨로 되는 타이밍을 100㎱ 지연시켜 트랜지스터 Q1을 온하면, 전원 단자 V1로부터 방전 전류가 공급되어 노드 N1의 전압이 다시 상승하고, 제 1 방전에 계속해서 제 2 방전이 발생하며 방전 강도 LR도 다시 상승한다.
이 때, 제 2 방전이 충분한 강도 즉 제 1 방전의 피크값보다 큰 피크값을 갖고 있으므로, 다음의 제 1 방전에 필요한 벽전하가 충분히 축적되어 유지 방전을 안정하게 반복할 수 있다.
다음에, 도 15에 도시하는 바와 같이 지연 시간 Td가 200㎱인 경우, 도 14와 마찬가지로 제 1 및 제 2 방전이 연속해서 실행되지만, 회수 콘덴서 C1로부터 제 1 방전에 필요한 전하가 공급되는 기간이 보다 길어진다. 이 때문에, 충분한 전하를 공급할 수 없는 기간이 길어지고, 노드 N1의 극소값 Vpb가 보다 강하하여 제 1 방전이 보다 약해지고, 방전 강도 LR도 보다 저하한다. 이 때, 방전 전류에 대한 자외선의 포화는 더욱 적어지고 또한 그 기간이 길어져서 보다 발광 효율이 향상된다.
다음에, 도 13에 도시된 타이밍으로부터 제어 신호 S1이 하이 레벨로 되는 타이밍을 200㎱ 지연시켜 트랜지스터 Q1을 온하면, 전원 단자 V1로부터 방전에 필요한 전하가 공급되어 제 2 방전이 발생하고, 다시 방전 강도 LR이 상승한다. 이와 같이, 지연 시간 Td가 100㎱로부터 200㎱로 변화되면, 노드 N1의 극소값 Vpb가 더욱 저하하고, 제 1 방전과 제 2 방전이 보다 분리된 상태로 되어 제 1 방전에 의해 발광 효율이 보다 향상된다.
다음에, 도 16에 도시하는 바와 같이 지연 시간 Td가 350㎱인 경우, 제 1 방전시의 극소값 Vpb가 더욱 저하하여 제 1 방전은 일단 완전히 종료하고, 그 후 제어 신호 S1이 하이 레벨로 되어 전원 단자 V1로부터 방전 전류가 공급되면 제 2 방전이 발생한다. 이와 같이, 제 1 방전과 제 2 방전이 지나치게 분리된 상태에서 연속해서 실행되고, 제 2 방전의 피크값은 제 1 방전의 피크값보다 작아진다.
이 경우, 제 1 방전과 제 2 방전이 지나치게 분리되어 있기 때문에, 제 2 방전을 일으킬 때에 방전 공간의 프라이밍 효과를 충분히 얻을 수 없고, 제 2 방전은 제 1 방전보다 작은 방전으로 되며, 방전 강도 LR도 저하한다. 또, 이 지연 시간 Td에서 유지 방전을 반복하는 경우, 다음의 제 1 방전에 필요한 벽전하의 형성이 불충분하게 되어 유지 방전을 반복하는 동안에 서서히 제 1 및 제 2 방전이 작아지고, 결국에는 방전하지 않게 되는 경우가 있다.
다음에, 상기한 각 지연 시간에 있어서의 소비 전력과 점등률의 관계에 대해서 설명한다. 도 17은 도 11에 도시된 플라즈마 디스플레이 장치의 각 지연 시간에 있어서의 효율 평가값과 점등률의 관계를 도시한 도면이다.
또한, 도면중 검은 동그라미는 지연 시간 Td가 0㎱인 경우를 나타내고, 흰 동그라미는 지연 시간 Td가 l00㎱인 경우를 나타내고, 검은 사각형은 지연 시간 Td가 200㎱인 경우를 나타내고, 흰 삼각형은 지연 시간 Td가 350㎱인 경우를 나타내고 있다. 또, 도면의 종축의 효율 평가값은 각각의 점등률에 있어서의 지연 시간 0㎱의 (휘도/소비 전력(PDP의 충방전 전력을 포함함))을 효율의 기준으로 하고, 이 값으로 각 지연 시간에 있어서의 (휘도/소비 전력(PDP의 충방전 전력을 포함함))의 값을 제산하여 정규화한 값이다. 즉, 이 효율 평가값이 클수록 동일한 휘도로 비교한 소비 전력이 작아진다는 것을 나타내고 있다. 또, 도면의 횡축은 서브필드 마다의 점등률(%)이다.
도 17에 도시하는 바와 같이 점등률이 0∼25%인 범위에서는 지연 시간이 0㎱인 경우가 가장 소비 전력이 낮고, 점등률이 25∼45%인 범위에서는 지연 시간이 100㎱인 경우가 가장 소비 전력이 낮고, 점등률이 45∼60%인 범위 및 85∼100%인 범위에서는 지연 시간이 200㎱인 경우가 가장 소비 전력이 낮고, 점등률이 60∼85%인 범위에서는 지연 시간이 350㎱인 경우가 가장 소비 전력이 낮아지고 있다.
이와 같이, 점등률이 소정값 이상으로 된 경우에 지연 시간의 증가와 함께 소비 전력이 저감되지만, 지연 시간이 지나치게 증가하면 효율 평가값이 저하하고 반대로 소비 전력이 증가한다는 것을 것을 알 수 있다.
도 18은 도 17에 도시된 각 지연 시간에 있어서의 효율 평가값과 점등률의 관계에 근거하여 서브필드 처리기(3')에 의해 지연 시간 Td를 점등률에 따라 제어한 경우의 효율 평가값과 점등률의 관계를 도시한 도면이다.
도 18에 도시된 실선은 점등률이 0∼45%인 경우에 지연 시간 Td를 100㎱로 설정하고, 점등률이 45∼60%인 경우에 지연 시간 Td를 200㎱로 설정하고, 점등률이 60∼100%인 경우에 지연 시간 Td를 350㎱로 설정했을 때의 효율 평가값과 점등률의 관계를 나타내고 있다.
즉, 제 1 및 제 2 방전을 실행함과 동시에 지연 시간 Td를 점등률에 따라 증가시킨 경우를 나타내고 있다. 이 경우, 점등률이 0∼20%에서는 효율 평가값이 1보다 작아져 종래보다 발광 효율이 저하하고 있지만, 다른 점등률에서는 충분히 발광 효율이 향상되고 있으며, 전체적으로는 소비 전력을 저감할 수 있다.
다음에, 도 18의 1점 쇄선으로 나타내는 부분은 점등률이 0∼25%일 때 지연 시간 Td를 0㎱로 설정한 경우의 효율 평가값과 점등률의 관계를 나타내고 있다. 즉, 점등률이 소정값, 예를 들면 25% 이상인 경우에 제 1 및 제 2 방전을 발생시키고, 점등률이 소정값(25%) 미만인 경우에는 종래와 마찬가지로 전원 단자 V1로부터 방전 전류를 공급하여 1회의 방전을 실행시키는 경우를 나타내고 있다. 이 경우, 점등률이 0∼25%인 경우에 효율 평가값이 1로 되어 소비 전력을 보다 저감할 수 있다.
다음에, 도 18의 2점 쇄선으로 나타내는 부분은 점등률이 85∼100%일 때 지연 시간 Td를 200㎱로 설정한 경우의 효율 평가값과 점등률의 관계를 나타내고 있다. 즉, 점등률이 소정값, 예를 들면 85% 이상인 경우에 지연 시간 Td를 감소시키는 경우를 나타내고 있다. 이 경우, 점등률이 85∼100%에 대해서 효율 평가값이더욱 향상되고 있어 소비 전력을 더욱 저감할 수 있다.
이와 같이, 유지 펄스 Psu가 다시 상승하는 타이밍, 즉 제어 신호 S1이 하이 레벨로 되는 타이밍을 점등률에 따라 제어하는 경우, PDP의 점등률과 소비 전력의 특성에 따라 각종 제어를 실행할 수 있고, 점등률의 증가에 따라 지연 시간 Td를 순차 증대시키거나 점등률이 소정값 이상으로 될 때까지 종래와 마찬가지로 1회의 방전을 실행하고, 소정값 이상으로 되었을 때에 제 1 및 제 2 방전을 발생시키거나 점등률의 증가에 따라 지연 시간 Td를 증대시킨 후 점등률이 더욱 증가하여 소정값 이상으로 된 경우에 지연 시간 Td를 단축하는 등의 각종 제어를 실행할 수 있다.
또한, 지연 시간을 소정값 이상으로 증가시키면 방전이 불안정하게 되는 경우가 있지만, 이 경우 외부로부터 회수 콘덴서 C1로 전하를 공급하거나 유지 기간의 유지 펄스의 주파수를 낮게 하는 것에 의해서 안정하게 연속해서 방전을 실행시킬 수 있다.
또, 종래와 마찬가지로 방전을 1회만 발생시키는 경우에는 발광 효율이 향상되지 않고 휘도도 변화하지 않지만, 급격하게 방전이 1회뿐인 상태로부터 제 1 및 제 2 방전의 상태로 변화시킨 경우에는 발광 효율이 급격하게 변화되고 PDP(7)상의 휘도도 급격하게 변화되어 시각적으로 위화감을 줄 가능성이 있지만, 서브필드 마다의 점등률이 커짐에 따라서 제어 신호 S1이 하이 레벨로 되는 타이밍이 순차 늦어지도록 제어하고, 1회의 방전으로부터 제 1 및 제 2 방전으로 점차 변화시키는 것에 의해 휘도를 순차 상승시켜 시각적인 위화감이 없도록 할 수 있다.
또, 시각적 위화감이 없도록 1회의 방전으로부터 제 1 및 제 2 방전으로 전환하는 제어로서 상술한 제어 이외에, 신호 처리에 의해 영상 신호 레벨을 변화시키는 것에 의해 1회의 방전에서 얻어지는 휘도와 제 1 및 제 2 방전에서 얻어지는 휘도의 차를 눈에 띄지 않게 하여 전환하는 제어도 마찬가지 효과가 얻어지는 것은 물론이다.
상기한 바와 같이, 본 실시예에서는 유지 펄스의 상승시에 제 1 및 제 2 방전을 연속해서 발생시키는 것에 의해서, 투입 전력에 대한 발광 효율을 향상시켜 소비 전력을 저감할 수 있다. 또, 서브필드마다의 점등률에 따라 유지 펄스가 다시 상승하는 타이밍을 제어하고 있으므로, 발광 효율을 점차 향상시켜 시각적으로 위화감이 없는 상태에서 소비 전력을 저감할 수 있다.
또한, 1개의 발광으로부터 2개의 발광으로 전환되는 서브필드의 점등률은 종합적으로 소비 전력을 저감할 수 있고, 시각적으로 위화감이 없는 것이면 특히 한정되지 않는다.
다음에, 도 1 또는 도 11에 도시된 플라즈마 디스플레이 장치에 적용되는 다른 유지 드라이버에 대해서 설명한다. 도 19는 도 l 또는 도 11에 도시된 유지 드라이버의 다른 구성을 도시한 회로도이다. 도 19에 도시된 유지 드라이버(6')와 도 3에 도시된 유지 드라이버(6)에 있어서 다른 점은 노드 N2과 노드 N1의 사이에 회수 코일 LL 및 다이오드 DD가 직렬로 부가된 점이며, 그 밖의 점은 도 3에 도시된 유지 드라이버(6)와 마찬가지이므로 동일 부분에는 동일 부호를 붙이고 이하 상세한 설명을 생략한다. 또한, 도 19에 도시된 유지 드라이버(6')를 도 1에 도시된 플라즈마 디스플레이 장치에 적용하는 경우, 주사 드라이버(5)도 이하와 마찬가지로 변경된다.
도 19에 도시된 유지 드라이버(6')에서는 노드 N2와 노드 N1 사이에 회수 코일 LL 및 다이오드 DD가 직렬로 접속되고, 회수 코일 L과 회수 코일 LL이 병렬로 접속된다. 따라서, 노드 N1로부터 노드 N2로 전류가 흐르는 경우, 회수 코일 L, LL이 모두 LC 공진 동작에 기여하고, 노드 N2로부터 노드 N1로 전류가 흐르는 경우에는 다이오드 DD에 의해 회수 코일 LL에 흐르는 전류가 제한되어 회수 코일 L만이 LC 공진 동작에 기여한다.
도 20은 도 19에 도시된 유지 드라이버(6')의 유지 기간의 동작을 도시한 타이밍도이다. 도 20에 도시한 타이밍도와 도 4에 도시한 타이밍도에 있어서 다른 점은 기간 TB가 연장되고 이것에 따라 기간 TC가 단축된 점이며, 그 밖의 점은 도 4에 도시한 타이밍도와 마찬가지이므로 다른 점에 대해서만 이하 상세하게 설명한다.
기간 TA에 있어서 다이오드 DD에 의해 회수 콘덴서 C1로부터 회수 코일 LL로 흐르는 전류가 제한되고, 회수 콘덴서 C1로부터의 전류는 회수 코일 L만을 흐른다. 따라서, 회수 코일 L만이 LC 공진 동작에 기여하고, 유지 펄스 Psu의 상승 파형은 도 3에 도시된 유지 드라이버(6)와 마찬가지 파형으로 되고, 기간 TC가 단축된 기간만큼, 기간 TB에 있어서 유지 펄스 Psu가 전압 Vsus로 유지되는 기간이 연장된다.
다음에, 기간 TC에 있어서 회수 코일 LL에 흐르는 전류는 다이오드 DD에 의해 제한되지 않아 회수 코일 L, LL이 모두 LC 공진 동작에 기여한다. 따라서, 회수 코일 L의 인덕턴스값보다 작은 회수 코일 L, LL의 합성 인덕턴스값에 의해 LC 공진이 발생하고, LC 공진의 주기가 짧아져서, 유지 펄스 Psu가 단기간에 급준하게 강하한다.
상기한 바와 같이, 기간 TC를 단축하고 단축한 기간만큼 기간 TB를 연장시키는 것에 의해서, 유지 펄스 Psu가 전압 Vsus로 유지되는 기간을 연장시킬 수 있다. 따라서, 제 2 방전 후에 벽전하를 형성하는 기간을 충분히 확보할 수 있어, 벽전하를 안정하게 형성할 수 있다. 이 결과, 유지 기간에 있어서의 점등 안정성을 향상시킬 수 있다.
다음에, 본 발명의 실시예 3에 따른 플라즈마 디스플레이 장치에 대해서 설명한다. 도 21은 본 발명의 실시예 3에 따른 플라즈마 디스플레이 장치의 구성을 도시한 블록도이다.
도 21에 도시된 플라즈마 디스플레이 장치와 도 11에 도시된 플라즈마 디스플레이 장치에서 다른 점은 서브필드 처리기(3')가 유지 기간에 있어서 제 1 및 제 2 방전에 계속해서 제 3 방전을 발생시키도록 주사 드라이버(5a) 및 유지 드라이버(6a)를 제어하는 서브필드 처리기(3a)로 변경되고, 서브필드 마다의 점등률에 따라 유지 펄스의 전압을 제어하는 전압 제어 회로(9)가 부가된 점이며, 그 밖의 점은 도 11에 도시된 플라즈마 디스플레이 장치와 마찬가지이므로 동일 부분에는 동일 부호를 붙이고 이하 다른 부분에 대해서만 상세하게 설명한다.
도 21에 도시된 서브필드 처리기(3a)는 도 11에 도시된 서브필드 처리기(3')의 통상의 동작에 부가해서, 서브필드 마다의 화상 데이터 SP 및 서브필드 점등률신호 SL 등으로부터, 유지 기간에 있어서 제 1 및 제 2 방전에 계속해서 제 3 방전을 발생시키기 위한 주사 드라이버 구동 제어 신호 CS 및 유지 드라이버 구동 제어 신호 US를 작성하고, 각각 주사 드라이버(5a) 및 유지 드라이버(6a)로 출력한다.
전압 제어 회로(9)는 서브필드 점등률 측정기(8)로부터 출력되는 서브필드 점등률 신호 SL을 받고, 서브필드 마다의 점등률에 따라 유지 펄스의 전압을 제어하기 위한 전압 제어 신호 VC, VU를 주사 드라이버(5a) 및 유지 드라이버(6a)로 각각 출력한다.
다음에, 도 21에 도시된 유지 드라이버(6a)에 대해서 상세하게 설명한다. 도 22는 도 21에 도시된 유지 드라이버(6a)의 구성을 도시한 회로도이다. 또한, 본 실시예의 주사 드라이버(5a)도 유지 드라이버(6a)와 마찬가지로 구성되고 마찬가지로 동작하므로, 주사 드라이버(5a)에 관한 상세한 설명을 생략하고 유지 드라이버(6a)에 대해서만 이하 상세하게 설명한다.
도 22에 도시된 유지 드라이버(6a)와 도 3에 도시된 유지 드라이버(6)에서 다른 점은 트랜지스터 Q5, Q6, 다이오드 D3, 코일 L1, 콘덴서 C2 및 가변 전압원 VR이 부가된 점이며, 그 밖의 점은 도 3에 도시된 유지 드라이버(6)와 마찬가지이므로 동일 부분에는 동일 부호를 붙이고 이하 다른 점에 대해서만 상세하게 설명한다.
도 22에 도시하는 바와 같이 콘덴서 C2는 노드 N4와 접지 단자 사이에 접속된다. 트랜지스터 Q5, 다이오드 D3 및 코일 L1은 노드 N4와 노드 N1 사이에 직렬로 접속된다. 트랜지스터 Q6의 한쪽 단부는 노드 N4에 접속되고, 다른쪽 단부는가변 전압원 VR의 한쪽 단부에 접속된다. 트랜지스터 Q5의 게이트에는 제어 신호 S5가 입력되고, 트랜지스터 Q6의 게이트에는 제어 신호 S6이 입력된다. 가변 전압원 VR의 다른쪽 단부는 접지 단자에 접속되고, 전압 제어 회로(9)로부터 출력되는 전압 제어 신호 VU에 따라 출력 전압을 변화시킨다.
본 실시예에서는 주사 드라이버(5a) 및 유지 드라이버(6a)가 구동 회로, 제 1∼제 3 구동 회로 및 최종 구동 회로에 상당하고, 서브필드 처리기(3a)가 제어 회로에 상당하고, 콘덴서 C2가 제 2 용량성 소자에 상당하고, 가변 전압원 VR이 전압원 및 가변 전압원에 상당하고, 전압 제어 회로(9)가 전압 제어 회로에 상당하고, 콘덴서 C2, 코일 L1, 트랜지스터 Q5, Q6, 다이오드 D3 및 가변 전압원 VR이 제 2 구동 회로에 상당하고, 트랜지스터 Q1, 전류 제한 소자 IL 및 전원 단자 V1이 제 3 구동 회로에 상당하고, 그 밖의 점은 실시예 2와 마찬가지이다.
도 23은 도 22에 도시된 유지 드라이버(6a)의 유지 기간의 동작을 도시한 타이밍도이다. 도 23에는 도 22의 노드 N1의 전압, PDP(7)의 방전 강도 LR 및 트랜지스터 Q1∼Q6에 입력되는 제어 신호 S1∼S6이 도시된다. 또한, 제어 신호 S1∼S6은 유지 드라이버 구동 제어 신호 US로서 서브필드 처리기(3a)로부터 출력되는 신호이다.
우선, 기간 TA에 있어서 제어 신호 S2, S6이 로우 레벨로 되어 트랜지스터 Q2, Q6가 오프하고, 제어 신호 S3이 하이 레벨로 되어 트랜지스터 Q3이 온한다. 이 때, 제어 신호 S1은 로우 레벨에 있어 트랜지스터 Q1은 오프하고, 제어 신호 S4는 로우 레벨에 있어 트랜지스터 Q4는 오프하고, 제어 신호 S5는 로우 레벨에 있어트랜지스터 Q5는 오프하고 있다. 따라서, 회수 콘덴서 C1이 트랜지스터 Q3 및 다이오드 D1을 거쳐서 회수 코일 L에 접속되고, 회수 코일 L 및 패널 용량 Cp에 의한 LC 공진에 의해 노드 N1의 전압이 접지 전위 Vg로부터 원활하게 상승한다. 이 때, 회수 콘덴서 C1의 전하가 트랜지스터 Q3, 다이오드 D1 및 회수 코일 L을 거쳐서 패널 용량 Cp로 방출된다.
노드 N1의 전압이 상승하고 유지 기간에 있어서의 방전 개시 전압을 초과하여 방전 셀(14)이 제 1 방전을 개시하면, 방전 강도 LR이 상승하기 시작한다. 그 후, 제 1 방전이 어느 정도 커져서, 필요로 하는 방전 전류가 회수 콘덴서 C1과 회수 코일 L로 구성되는 회로의 전류 공급 능력을 초과하면, 노드 Nl의 전압이 제 1 극대값 Vpu1로부터 제 1 극소값 Vpb1로 강하하여 제 1 방전이 약해지거나 또는 정지하고, 이것에 따라 방전 강도 LR도 저하한다.
다음에, 기간 TB에 있어서 제어 신호 S5가 하이 레벨로 되어 트랜지스터 Q5가 온하고, 제어 신호 S3이 로우 레벨로 되어 트랜지스터 Q3이 오프한다. 따라서, 콘덴서 C2가 트랜지스터 Q5 및 다이오드 D3을 거쳐서 코일 L1에 접속되고, 코일 L 1 및 패널 용량 Cp에 의한 LC 공진에 의해 노드 N1의 전압이 다시 원활하게 상승한다. 이 때, 콘덴서 C2의 전하가 트랜지스터 Q5, 다이오드 D3 및 코일 L1을 거쳐서 패널 용량 Cp로 방출된다.
여기서, 콘덴서 C2의 전압은 후술하는 바와 같이 기간 TE에 있어서 트랜지스터 Q6이 온하여 가변 전압원 VR에 의해 충전되고, 제 1 극소값 Vpb1과 제 2 극대값 Vpu2의 중간의 전위보다 높은 값으로 설정되어 있다. 따라서, LC 공진에 의해 노드 N1의 전압이 제 1 극소값 Vpb1로부터 제 2 극대값 Vpu2까지 상승한다.
노드 N1의 전압이 상승하고 다시 방전 개시 전압을 초과하여 방전 셀(14)이 제 2 방전을 개시하면, 방전 강도 LR이 상승하기 시작한다. 그 후, 제 2 방전이 어느 정도 커져서, 필요로 하는 방전 전류가 콘덴서 C2, 트랜지스터 Q5, 다이오드 D3 및 코일 L1로 구성되는 회로의 전류 공급 능력을 초과하면, 노드 N1의 전압이 제 2 극대값 Vpu2로부터 제 2 극소값 Vpb2로 강하하여 제 2 방전이 약해지거나 또는 정지하고, 이것에 따라 방전 강도 LR도 저하한다.
다음에, 기간 TC에 있어서 제어 신호 S1이 하이 레벨로 되어 트랜지스터 Q1이 온하고, 제어 신호 S5가 로우 레벨로 되어 트랜지스터 Q5가 오프한다. 이 때, 제어 신호 S1의 전류는 전류 제한 소자 IL에 의해 제한되고, 트랜지스터 Q1의 채널을 형성하기 위한 전하가 트랜지스터 Q1의 게이트를 거쳐서 완만하게 충전된다. 따라서, 트랜지스터 Q1의 채널의 개방 속도가 느려지고, 기간 TA, TB에 있어서의 상승 속도, 즉 접지 전위 Vg로부터 제 1 극대값 Vpu1에 도달할 때까지의 상승 속도 및 제 1 극소값 Vpb1로부터 제 2 극대값 Vpu2에 도달할 때까지의 상승 속도보다 느린 상승 속도로 노드 N1의 전압이 완만하게 Vsus까지 상승한다. 따라서, 유지 펄스 Psu로 급준하게 변화하는 에지부가 형성되지 않아 불필요한 전자파의 복사가 억제된다.
이 때, 노드 N1의 전압이 제 2 극소값 Vpb2로부터 상승하여 다시 방전 개시전압을 초과하면, 방전 셀(14)이 제 2 방전에 계속해서 제 3 방전을 개시하고 방전 강도 LR도 다시 상승하기 시작한다. 그 후, 노드 N1의 전압이 Vsus로 유지되면,종래와 마찬가지로 제 3 방전이 정지하고, 이것에 따라 방전 강도 LR도 저하한다.
다음에, 기간 TD에 있어서 제어 신호 S1이 로우 레벨로 되어 트랜지스터 Q1이 오프하고, 제어 신호 S4가 하이 레벨로 되어 트랜지스터 Q4가 온한다. 따라서, 회수 콘덴서 C1이 다이오드 D2 및 트랜지스터 Q4를 거쳐서 회수 코일 L에 접속되고, 회수 코일 L 및 패널 용량 Cp에 의한 LC 공진에 의해 노드 N1의 전압이 완만하게 강하한다. 이 때, 패널 용량 Cp에 축적된 전하는 회수 코일 L, 다이오드 D2 및 트랜지스터 Q4를 거쳐서 회수 콘덴서 C1에 축적되고 전하가 회수된다.
다음에, 기간 TE에 있어서 제어 신호 S2, S6이 하이 레벨로 되어 트랜지스터 Q2, Q6이 온하고, 제어 신호 S4가 로우 레벨로 되어 트랜지스터 Q4가 오프한다. 따라서, 노드 N1이 접지 단자에 접속되고, 노드 N1의 전압이 강하하여 접지 전위 Vg로 고정된다. 또, 가변 전압원 VR이 노드 N4를 거쳐서 콘덴서 C2에 접속되고, 콘덴서 C2가 제 1 극소값 Vpb1과 제 2 극대값 Vpu2의 중간 전위보다 높은 전압까지 충전된다.
상기한 동작을 유지 기간에 있어서 반복해서 실행하는 것에 의해서, 접지 전위 Vg로부터 전압 Vsus로 상승할 때에 연속해서 제 1∼제 3 방전을 발생시키는 주기적인 유지 펄스 Psu를 복수의 유지 전극(13)에 인가할 수 있다. 또한, 상기와 마찬가지로 하여 주사 전극(12)에도 주사 드라이버(5a)에 의해 상기 유지 펄스 Psu와 마찬가지의 파형을 갖고, 180°위상이 어긋난 유지 펄스가 주기적으로 인가된다.
다음에, 서브필드 마다의 점등률에 따라 유지 펄스의 파형을 제어하는 동작에 대해서 설명한다. 또한, 이하의 설명에서는 서브필드 처리기(3a)에 의해 유지 드라이버(6a)가 제어되고 유지 펄스 Psu의 파형을 제어하는 동작에 대해서 설명하겠지만, 주사 드라이버(5a)에 대해서도 이하와 마찬가지로 하여 서프필드 처리기(3a)에 의해 제어되고 마찬가지로 서브필드 마다의 점등률에 따라 주사 전극(12)에 인가되는 유지 펄스의 파형이 제어된다.
서브필드 처리기(3a)는 서브필드 점등률 측정기(8)에 의해 측정된 점등률이 소정값보다 작은 경우에는 종래와 마찬가지로 방전이 1회만 실행된다. 즉, 회수 코일 L 및 패널 용량 Cp의 공진에 의해 유지 펄스의 전압이 상승되어 유지 전압 Vsus를 인가하는 전원으로부터 방전 전류를 공급하는 방전이 1회 실행되고, 소정값 이상인 경우에 제 1∼제 3 방전이 발생한다. 이 때, 점등률이 커짐에 따라서 각 방전이 보다 분리된 상태에서 발생하도록, 서브필드 점등률 신호 SL에 따라 유지 펄스 Psu가 다시 상승하는 타이밍, 즉 제어 신호 S5, S1이 하이 레벨로 되는 타이밍(및 제어 신호 S3, S5가 로우 레벨로 되는 타이밍)을 순차 변화시켜 유지 드라이버(6a)를 제어하고 있다.
예를 들면, 임의의 서브필드에 있어서 점등률이 소정값보다 작은 경우, 제어 신호 S5, S1이 하이 레벨로 되는 타이밍을 빠르게 하거나 또는 제어 신호 S5를 항상 로우 레벨로 하여, 즉 본 실시예에 있어서의 제 2 구동 회로를 동작하지 않는 상태로 한 후에 제어 신호 S1이 하이 레벨로 되는 타이밍을 빠르게 하고, 회수 코일 L 및 패널 용량 Cp의 공진에 의해 유지 펄스의 전압이 상승되어 유지 전압 Vsus를 인가하는 전원으로부터 방전 전류를 공급하는 방전이 1회 실행되고, 종래와 마찬가지로 방전을 1회만 발생시킨다. 한편, 점등률이 커지면 제어 신호 S5, S1이 하이레벨로 되는 타이밍이 순차 느려져서, 제 1 방전이 약해지거나 또는 정지한 후 제 2 방전을 발생시키고, 또 제 2 방전이 약해지거나 또는 정지한 후에 제 3 방전을 발생시킨다.
따라서, 본 실시예에서도 실시예 2와 마찬가지로 서브필드 마다의 점등률이 커짐에 따라서, 제어 신호 S5, S1이 하이 레벨로 되는 타이밍이 순차 느려지도록 제어되고, 1회의 방전으로부터 제 1 내지 제 3 방전으로 점차 변화시키는 것에 의해서 휘도를 순차 상승시켜 시각적인 위화감이 없도록 하고 있다. 또한, 시각적 위화감이 없도록 1회의 방전으로부터 제 l 내지 제 3 방전으로 전환하는 제어로 하여 제어 신호 S5, S1이 하이 레벨로 되는 타이밍을 순차 느리게 해 간다고 하는 상술한 제어 이외에, 1회의 방전에서 얻어지는 휘도와 제 1 내지 제 3 방전에서 얻어지는 휘도의 차를 신호 처리에 의해 영상 신호 레벨을 변화시키는 것에 의해서 눈에 띄지 않게 하여 전환하는 제어도 마찬가지 효과가 얻어지는 것은 물론이다.
또한, 1회의 방전으로부터 제 1 내지 제 3 방전으로 전환되는 서브필드의 점등률은 종합적으로 소비 전력을 저감할 수 있고, 시각적으로 위화감이 없는 것이면 특히 한정되지 않으며, 본 실시예에서는, 예를 들면 점등률이 25% 이상인 경우에 1회의 방전으로부터 제 1 내지 제 3 방전으로 변화하도록 제어 신호 S5, S1이 하이 레벨로 되는 타이밍을 설정하고 있다.
다음에, 서브필드 마다의 점등률에 따라 유지 펄스의 전압을 제어하는 동작에 대해서 설명한다. 또한, 이하의 설명에서는 전압 제어 회로(9)에 의해 유지 드라이버(6a)가 제어되고 유지 펄스 Psu의 전압을 제어하는 동작에 대해서 설명하지만, 주사 드라이버(5a)에 대해서도 이하와 마찬가지로 하여 전압 제어 회로(9)에 의해 제어되고 마찬가지로 서브필드 마다의 점등률에 따라 주사 전극(12)에 인가되는 유지 펄스의 전압이 제어된다.
점등률이 커지면, 필요한 방전 전류가 증가하여 노드 N1의 전압 저하가 커지고, 제 1 극소값 Vpb1이 저하하여 점등률이 작아지면 필요한 방전 전류가 감소하여 노드 N1의 전압 저하가 작아지고 제 1 극소값 Vpb1이 상승한다. 한편, 코일 L1 및 패널 용량 Cp에 의한 LC 공진에 의해 노드 N1의 전압을 제 2 극대값 Vpu2까지 상승시키기 위해서는 노드 N4의 전압을 제 1 극소값 Vpb1과 제 2 극대값 Vpu2의 중간의 전위보다 높게 하지 않으면 안 된다.
따라서, 제 2 방전을 안정하게 실행할 수 있도록 본래의 제 2 극대값 Vpu2까지 노드 N1의 전압을 상승시키기 위해서는 점등률이 커지고, 제 1 극소값 Vpb1이 ΔV만큼 저하한 경우에는 노드 N4의 전압을 ΔV/2만큼 저하시켜 점등률이 작아지고, 제 1 극소값 Vpb1이 ΔV만큼 상승한 경우에는 노드 N4의 전압을 ΔV/2만큼 상승시킬 필요가 있다. 이 때문에, 본 실시예에서는 제 2 방전을 안정하게 실행하기 위해서, 이하와 같이 하여 점등률에 따라 유지 펄스 Psu의 전압을 제어하고 있다.
전압 제어 회로(9)는 서브필드 점등률 측정기(8)에 의해 측정된 점등률이 소정값 이상으로 되어 제 1∼제 3 방전을 발생시키는 경우, 점등률이 커질수록 가변 전압원 VR의 출력 전압이 작아지도록 서브필드 점등률 신호 SL에 따라 유지 드라이버(6a)의 가변 전압원 VR을 제어하고 있다.
예를 들면, 임의의 서브필드에 있어서, 점등률이 커지고 제 1 극소값 Vpb1이 작아지면, 전압 제어 회로(9)는 점등률이 커질수록 가변 전압원 VR의 출력 전압이 작아지도록 전압 제어 신호 VU를 가변 전압원 VR로 출력한다. 이 때, 가변 전압원 VR은 전압 제어 신호 VU에 따라 출력 전압을 저하시키고 노드 N4의 전압을 저하시킨다. 따라서, 제 1 극소값 Vpb1이 작아지더라도 본래의 제 2 극대값 Vpu2까지 노드 N1의 전압을 상승시킬 수 있어, 연속해서 제 2 방전을 안정하게 실행하는 것이 가능해진다.
한편, 점등률이 작아지면 이것에 따라 가변 전압원 VR의 출력 전압을 상승시키기 위한 전압 제어 신호 VU가 출력되고, 노드 N4의 전압이 상승한다. 따라서, 제 1 극소값 Vpb1이 커지더라도, 본래의 제 2 극대값 Vpu2로 노드 N1의 전압을 상승시킬 수 있어, 연속해서 제 2 방전을 안정하게 실행하는 것이 가능해진다.
상기한 바와 같이, 본 실시예에서는 유지 펄스의 상승시에 제 1∼제 3 방전을 연속해서 발생시키는 것에 의해서, 투입 전력에 대한 발광 효율을 향상시켜 소비 전력을 저감할 수 있다. 또, 서브필드 마다의 점등률에 따라 유지 펄스가 다시 상승하는 타이밍을 제어하고 있으므로, 발광 효율을 점차 향상시켜 시각적으로 위화감이 없는 상태에서 소비 전력을 저감할 수 있다. 또, 서브필드 마다의 점등률에 따라 유지 펄스의 전압을 제어하고 있으므로, 간략한 회로 구성에 의해 제 2 방전을 안정하게 실행할 수 있다.
또한, 상기한 설명에서는 연속해서 제 1 내지 제 3 방전을 실행하는 경우에 대해서 설명했지만, 연속 방전 회수는 상기한 예에 특히 한정되지 않고 그 이상의회수에 의한 연속 방전을 실행해도 좋다. 이 경우, 도 22에 도시된 콘덴서 C2, 트랜지스터 Q5, Q6, 다이오드 D3, 가변 전압원 VR 및 코일 L1로 구성되는 구동 회로를 각 방전용으로 순차 부가하는 것에 의해서, 상기와 마찬가지로 연속해서 방전을 실행할 수 있다.
또, 연속해서 방전을 실행시키는 경우, 본 발명에서는 유지 펄스의 최후의 방전을 실행시키는 부분의 파형이 이하와 같이 구성된다. 도 24는 복수회의 LC 공진에 의해 순차 유지 펄스의 전압을 상승시키고 최종적으로 전압 Vsus까지 상승시킬 때의 유지 펄스 Psu의 파형을 도시한 도면이다.
도 24에 도시하는 바와 같이, 유지 펄스 Psu는 제 1 단계에서 기간 Δt1 동안에 전압 ΔV1만큼 상승하고 그 후 강하하며, 다음 단계에서 기간 Δt2 동안에 전압 ΔV2만큼 상승하며, 이와 같이 순차 LC 공진에 의해 상승하고, 최후에 기간 Δtn 동안에 전압 ΔVn만큼 상승하고, 접지 전위 Vg로부터 전압 Vsus까지 상승한다. 이 때, 각 단계에서의 유지 펄스 Psu의 상승 속도 ΔV1/Δt1, ΔV2/Δt2, … , ΔVn-1/Δtn-1에 대해서 최종 단계에서의 상승 속도 ΔVn/Δtn이 가장 작아지도록, 전류 제한 소자 IL에 의해 트랜지스터 Q1의 게이트에 입력되는 제어 신호 S1의 전류값이 제한된다.
이와 같이, 유지 펄스 Psu의 각 단계에서의 상승 파형은 LC 공진에 의한 복수의 완만한 오버슈트 파형에 의해 구성되고, 최종적으로 전원 단자 V1의 전압 Vsus에 도달하는 경우에도 완만하게 상승시킬 수 있다. 따라서, 종래와 같이 급준하게 변화하는 에지부를 형성하는 일은 없어 불필요한 전자파의 복사를 억제할 수있다.
다음에, 본 발명의 실시예 4에 따른 플라즈마 디스플레이 장치에 대해서 설명한다. 도 25는 본 발명의 실시예 4에 따른 플라즈마 디스플레이 장치의 구성을 도시한 블록도이다.
도 25에 도시된 플라즈마 디스플레이 장치와 도 21에 도시된 플라즈마 디스플레이 장치에서 다른 점은 전압 제어 회로(9)가 전압 제어 회로(9a)로 변경되고 극소값 검출기(10a, 10b)가 부가된 점이며, 그 밖의 점은 도 21에 도시된 플라즈마 디스플레이 장치와 마찬가지이므로 동일 부분에는 동일 부호를 붙이고 이하 다른 부분에 대해서만 상세하게 설명한다.
도 25에 도시된 극소값 검출기(10a)는 각 주사 전극(12)의 유지 기간에 있어서의 유지 펄스의 극소값을 검출하고, 그 결과를 극소값 신호 MC로서 전압 제어 회로(9a)로 출력한다. 극소값 검출기(10b)는 유지 전극(13)의 유지 기간에 있어서의 유지 펄스의 극소값을 검출하고, 그 결과를 극소값 신호 MU로서 전압 제어 회로(9a)로 출력한다.
전압 제어 회로(9a)는 극소값 신호 MC, MU에 따라서 주사 드라이버(5a)의 가변 전압원의 출력 전압을 제어하기 위한 전압 제어 신호 VC 및 유지 드라이버(6a)의 가변 전압원 VR의 출력 전압을 제어하기 위한 전압 제어 신호 VU를 주사 드라이버(5a) 및 유지 드라이버(6a)로 각각 출력한다. 이후의 주사 드라이버(5a) 및 유지 드라이버(6a)의 동작 및 서브필드 마다의 점등률에 따른 유지 펄스의 파형 제어 동작은 실시예 3과 마찬가지이므로, 상세한 설명은 생략한다.
본 실시예에서는 전압 제어 회로(9a)가 전압 제어 회로에 상당하고, 극소값 검출기(10a, 10b)가 전위 검출 회로에 상당하고, 그 밖의 점은 실시예 3과 마찬가지이다.
다음에, 서브필드 마다의 점등률에 따라 유지 펄스의 전압을 제어하는 동작에 대해서 설명한다. 또한, 이하의 설명에서는 전압 제어 회로(9a)에 의해 유지 드라이버(6a)가 제어되고 유지 펄스 Psu의 전압을 제어하는 동작에 대해서 설명하지만, 주사 드라이버(5a)에 대해서도 이하와 마찬가지로 하여 전압 제어 회로(9a)에 의해 제어되고 극소값 검출기(10a)에 의해 검출된 각 주사 전극(12)의 유지 기간에 있어서의 유지 펄스의 제 1 극소값에 따라 주사 전극(12)에 인가되는 유지 펄스의 전압이 제어된다.
전압 제어 회로(9a)는 극소값 검출기(10b)로부터 검출된 제 1 극소값 Vpb1이 작아질수록 가변 전압원 VR의 출력 전압이 작아지도록, 극소값 신호 MU에 따라 유지 드라이버(6a)의 가변 전압원 VR을 제어하고 있다.
예를 들면, 임의의 서브필드에 있어서 점등률이 커지고 제 1 극소값 Vpb1이 작아지면, 전압 제어 회로(9a)는 제 1 극소값 Vpb1이 작아질수록 가변 전압원 VR의 출력 전압이 작아지도록, 구체적으로는 제 1 극소값 Vpb1이 ΔV만큼 저하한 경우에 출력 전압이 ΔV/2만큼 저하하도록 전압 제어 신호 VU를 가변 전압원 VR로 출력한다. 이 때, 가변 전압원 VR은 전압 제어 신호 VU에 따라 출력 전압을 저하시키고, 노드 N4의 전압을 저하시킨다. 따라서, 제 1 극소값 Vpb1이 작아지더라도, 본래의 제 2 극대값 Vpu2까지 노드 N1의 전압을 상승시킬 수 있어 연속해서 제 2 방전을안정하게 실행하는 것이 가능해진다.
한편, 점등률이 작아지고 제 1 극소값 Vpb1이 커지면, 전압 제어 회로(9a)는 제 1 극소값 Vpb1이 커질수록 가변 전압원 VR의 출력 전압이 커지도록, 구체적으로는 제 1 극소값 Vpb1이 ΔV만큼 상승한 경우에 출력 전압이 ΔV/2만큼 상승하도록 전압 제어 신호 VU를 가변 전압원 VR로 출력한다. 이 때, 가변 전압원 VR은 전압 제어 신호 VU에 따라 출력 전압을 상승시키고, 노드 N4의 전압을 상승시킨다. 따라서, 제 1 극소값 Vpb1이 커지더라도, 본래의 제 2 극대값 Vpu2까지 노드 N1의 전압을 상승시킬 수 있어, 연속해서 제 2 방전을 안정하게 실행하는 것이 가능해진다.
상기한 바와 같이, 본 실시예에서도 실시예 3과 마찬가지 효과를 얻을 수 있음과 동시에, 유지 펄스의 제 1 극소값을 직접 검출하고 있으므로 제 2 극대값을 보다 고정밀도로 조정할 수 있어, 제 2 방전을 보다 안정하게 실행할 수 있다.
다음에, 본 발명의 실시예 5에 따른 플라즈마 디스플레이 장치에 대해서 설명한다. 도 26은 본 발명의 실시예 5에 따른 플라즈마 디스플레이 장치의 구성을 도시한 블록도이다.
도 26에 도시된 플라즈마 디스플레이 장치와 도 11에 도시된 플라즈마 디스플레이 장치에서 다른 점은 서브필드 처리기(3')가 서브필드 점등률 신호에 따라 주사 드라이버(5) 및 유지 드라이버(6)로부터 출력되는 유지 펄스가 다시 상승하는 타이밍을 전환함과 동시에, 전환 전후 있어서 PDP(7)상에서의 휘도가 동일하게 되도록 유지 펄스의 펄스 수를 변화시키도록 주사 드라이버(5) 및 유지 드라이버(6)를 제어하는 서브필드 처리기(3b)로 변경된 점이며, 그 밖의 점은 도 11에 도시된 플라즈마 디스플레이 장치와 마찬가지이므로 동일 부분에는 동일 부호를 붙이고 이하 다른 부분에 대해서만 상세하게 설명한다.
도 26에 도시된 서브필드 처리기(3b)는 도 11에 도시된 서브필드 처리기(3')의 통상의 동작에 부가해서, 유지 펄스를 다시 증대시키는 타이밍을 전환한 경우에 전환 전후에서 휘도가 동일하게 되도록 유지 펄스의 펄스 수를 증감하기 위한 주사 드라이버 구동 제어 신호 CS 및 유지 드라이버 구동 제어 신호 US를 제작하고, 각각 주사 드라이버(5) 및 유지 드라이버(6)로 출력한다.
도 27은 도 26에 도시된 서브필드 처리기(3b)의 구성을 도시한 블록도이다. 도 27에 도시된 서브필드 처리기(3b)와 도 12에 도시된 서브필드 처리기(3')에서 다른 점은 지연 시간/승산 계수 LUT(36), 승산 계수 결정부(37) 및 펄스 수 계산부(38)가 부가됨과 동시에, 기본 제어 신호 발생기(33)가 기본 제어 신호 발생기(33a)로 변경된 점이며, 그 밖의 점은 도 12에 도시된 서브필드 처리기(3')와 마찬가지이므로 동일 부분에는 동일 부호를 붙이고 이하 상세한 설명을 생략한다.
도 27에 도시된 지연 시간/승산 계수 LUT(36)는 승산 계수 결정부(37)와 접속되고, 실험 데이터에 따른 지연 시간 Td와 승산 계수의 관계를 테이블 형식으로 기억하고 있다. 예를 들면, 지연 시간 Td가 100㎱에 대해서 승산 계수로서 1이 기억되고, 지연 시간 Td가 200㎱에 대해서 승산 계수로서 431/439가 기억되어 있다.
승산 계수 결정부(37)는 지연 시간 결정부(32) 및 펄스 수 계산부(38)와 접속되고, 지연 시간 결정부(32)에 의해 결정된 지연 시간 Td에 따라 대응하는 승산계수를 지연 시간/승산 계수 LUT(36)로부터 판독하고, 판독한 승산 계수를 펄스 수 계산부(38)로 출력한다. 또한, 승산 계수의 결정은 상기한 바와 같이 실험 데이터에 따른 지연 시간 Td와 승산 계수의 관계를 테이블 형식으로 기억하는 예에 특히 한정되지 않고, 지연 시간 Td와 승산 계수의 관계를 나타내는 근사식으로부터 지연 시간에 대응하는 승산 계수를 구하도록 해도 좋다.
펄스 수 계산부(38)는 기본 제어 신호 발생기(33a)와 접속되고, 승산 계수 결정부(37)에 의해 결정된 승산 계수를 기준으로 되는 유지 펄스 수에 승산하여 조정한 유지 펄스 수를 기본 제어 신호 발생기(33a)로 출력한다.
기본 제어 신호 발생기(33a)는 유지 드라이버(6)가 조정된 유지 펄스 수로 유지 펄스를 출력하도록, 유지 드라이버 구동 제어 신호 US로서 제어 신호 S1∼S4를 출력한다.
상기한 구성에 의해, 서브필드 처리기(3b)는 서브필드 점등률 측정기(8)에 의해 측정된 점등률에 따라 지연 시간 Td를 변화시키고, 제어 신호 S1이 하이 레벨로 되는 타이밍 및 제어 신호 S3이 로우 레벨로 되는 타이밍을 제어함과 동시에, 유지 드라이버(6)로부터 출력되는 유지 펄스 수를 제어한다.
또한, 주사 드라이버(5)에 대해서도 상기와 마찬가지로 서브필드 처리기(3b)에 의해 제어되고, 마찬가지로 서브필드 마다의 점등률에 따라 주사 전극(12)에 인가되는 유지 펄스의 파형 및 수가 제어된다.
본 실시예에서는 서브필드 처리기(3b)가 제어 회로에 상당하고, 그 밖의 점은 실시예 2와 마찬가지이다.
도 17에 도시된 바와 같은 특성을 갖는 PDP를 이용하여, 예를 들면 점등률이 25∼45%인 경우에 지연 시간 Td를 100㎱로 설정하고 45∼60%인 경우에 지연 시간 Td를 200㎱로 설정하면, 점등률 45%를 경계로 휘도가 431cd/㎡로부터 439cd/㎡로 변화하여 8cd/㎡만큼 휘도가 변화된다.
이러한 휘도 변화를 보정하기 위해서, 서브필드 처리기(3b)는 지연 시간의 전환과 동시에 전환 후의 유지 펄스의 펄스 수를 431/439배로 보정한다. 예를 들면, 유지 펄스 수가 100 펄스인 경우에 98(≒100×431/439) 펄스로 변경하고, 유지 펄스 수가 150 펄스인 경우에 147(≒150×431/439) 펄스로 변경한다.
이와 같이 펄스 수를 보정하는 것에 의해, 지연 시간의 전환 전후에서 휘도가 동일하게 되어 시각적인 위화감을 주지 않고 지연 시간, 즉 유지 펄스가 다시 상승하는 타이밍을 전환할 수 있다.
또, 상기한 바와 같이 전환 전후에서 휘도가 다른 경우, 한번에 크게 지연 시간을 변화시키지 않고, 조금씩 지연 시간을 전환하여 휘도가 대략 연속하도록 변화시키도록 해도 좋다.
예를 들면, 상기한 바와 같이 점등률이 25∼45%인 경우에 지연 시간 Td를 100㎱로 설정하고, 영상 신호의 연속성을 이용하여, 그 후 점등률이 1% 증가할 때마다 지연 시간 Td를 10㎱만큼 순차적으로 증가시키고, 점등률이 55%인 경우에 지연 시간이 200㎱로 되도록 해도 좋다. 이 경우, 지연 시간의 전환 전후의 휘도 변화는 2.4(=(455-431)/10)cd/㎡로서 미소한 것으로 되어 시각적인 위화감을 주지 않고 지연 시간, 즉 유지 펄스가 다시 상승하는 타이밍을 점등률에 따라 제어할 수있다.
다음에, PDP 상의 모든 방전 셀이 제 1 및 제 2 방전에 의해 점등하는 완전 점등 전압과 점등률의 관계에 대해서 설명한다. 도 28은 완전 점등 전압과 점등률의 관계를 도시한 도면이다. 또한, 도 28에서는 42인치의 PDP를 이용하여 지연 시간 Td가 350㎱이고 회수 코일 L의 인덕턴스값이 0.36μH인 경우에 있어서의 완전점등 전압(V)과 점등률(%)의 관계를 도시하고, 검은 동그라미는 유지 주기가 6㎲인 경우를 나타내고, 검은 사각형은 유지 주기가 7㎲인 경우를 나타내고, 검은 마름모꼴은 유지 주기가 8㎲인 경우를 나타내고 있다.
도 28에 도시하는 바와 같이 유지 주기가 길어짐에 따라서 완전 점등 전압이 저하해 간다는 것을 알 수 있다. 실용적인 전압, 예를 들면 185V로 PDP를 구동하는 경우, 유지 주기가 6㎲인 경우에는 점등률이 80%를 초과하면 PDP의 방전 셀에 점등하지 않는 방전 셀이 발생하여 안정한 유지 방전을 실행할 수 없다. 또, 유지 주기가 7㎲인 경우에 모든 점등률에 대해서 모든 방전 셀을 점등시킬 수 있지만, PDP의 편차 등을 고려하면 충분한 마진을 확보할 수 없다.
한편, 유지 주기가 8㎲인 경우에 충분한 마진을 확보하면서 모든 점등률에 대해서 모든 방전 셀에 제 1 및 제 2 방전을 발생시켜 안정하게 점등시킬 수 있다. 이와 같이, 점등률에 따라 유지 주기를 변화시키는 것에 의해, 제 1 및 제 2 방전을 실행하는 경우의 유지 방전의 안정성을 확보할 수 있고, 이하 그 실시예에 대해서 설명한다.
다음에, 본 발명의 실시예 6에 따른 플라즈마 디스플레이 장치에 대해서 설명한다. 도 29는 본 발명의 실시예 6에 따른 플라즈마 디스플레이 장치의 구성을 도시한 블록도이다.
도 29에 도시된 플라즈마 디스플레이 장치와 도 11에 도시된 플라즈마 디스플레이 장치에서 다른 점은 서브필드 처리기(3')가 서브필드 처리기(3c)로 변경된 점이며, 그 밖의 점은 도 11에 도시된 플라즈마 디스플레이 장치와 마찬가지이므로 동일 부분에는 동일 부호를 붙이고 이하 다른 부분에 대해서만 상세하게 설명한다.
도 29에 도시된 서브필드 처리기(3c)는 도 11에 도시된 서브필드 처리기(3')의 통상의 동작에 부가해서, 서브필드 점등률 측정기(8)로부터 출력되는 서브필드 점등률 신호 SL에 따라 유지 주기를 변화시키기 위한 주사 드라이버 구동 제어 신호 CS 및 유지 드라이버 구동 제어 신호 US를 제작하고, 각각 주사 드라이버(5) 및 유지 드라이버(6)로 출력한다.
도 30은 도 29에 도시된 서브필드 처리기(3c)의 구성을 도시한 블록도이다. 도 30에 도시된 서브필드 처리기(3c)와 도 12에 도시된 서브필드 처리기(3')에서 다른 점은 점등률/유지 주기 LUT(39) 및 유지 주기 결정부(40)가 부가됨과 동시에, 기본 제어 신호 발생기(33)가 기본 제어 신호 발생기(33b)로 변경된 점이고, 그 밖의 점은 도 12에 도시된 서브필드 처리기(3')와 마찬가지이므로 동일 부분에는 동일 부호를 붙이고 이하 상세한 설명을 생략한다.
도 30에 도시된 점등률/유지 주기 LUT(39)는 유지 주기 결정부(40)와 접속되고, 실험 데이터에 따른 점등률과 유지 주기의 관계를 테이블 형식으로 기억하고 있다. 예를 들면, 80% 미만의 점등률에 대해서 유지 주기로서 6㎲가 기억되고,80% 이상의 점등률에 대해서 유지 주기로서 8㎲가 기억되어 있다.
유지 주기 결정부(40)는 기본 제어 신호 발생기(33b)와 접속되고, 서브필드 점등률 측정기(8)로부터 출력되는 서브필드 점등률 신호 SL에 따라 대응하는 유지 주기를 점등률/유지 주기 LUT(39)로부터 판독하고, 판독한 유지 주기를 기본 제어 신호 발생기(33b)로 출력한다. 또한, 유지 주기의 결정은 상기한 바와 같이 실험 데이터에 근거하는 점등률과 유지 주기의 관계를 테이블 형식으로 기억하는 예에 특히 한정되지 않고, 점등률과 유지 주기의 관계를 나타내는 근사식, 예를 들면 60% 이하의 점등률에 대한 유지 주기를 6㎲로 고정시키고 100%의 점등률에 대한 유지 주기를 8㎲로 고정시키며, 점등률이 60%로부터 100% 까지인 기간을 1차식으로 근사시켜 점등률에 대응하는 유지 주기를 구하도록 해도 좋다.
기본 제어 신호 발생기(33b)는 유지 드라이버(6)가 유지 주기 결정부(40)에 의해 결정된 유지 주기로 유지 펄스를 출력하도록, 유지 드라이버 구동 제어 신호 US로서 제어 신호 S1∼S4를 출력한다.
상기한 구성에 의해, 서브필드 처리기(3c)는 서브필드 점등률 측정기(8)에 의해 측정된 점등률에 따라 지연 시간 Td를 변화시키고, 제어 신호 S1이 하이 레벨로 되는 타이밍 및 제어 신호 S3이 로우 레벨로 되는 타이밍을 제어함과 동시에, 유지 드라이버(6)로부터 출력되는 유지 펄스의 유지 주기를 제어한다.
또한, 주사 드라이버(5)에 대해서도 상기와 마찬가지로 서브필드 처리기(3c)에 의해 제어되고, 마찬가지로 서브필드 마다의 점등률에 따라 주사 전극(12)에 인가되는 유지 펄스의 파형 및 주기가 제어된다.
본 실시예에서는 서브필드 처리기(3c)가 제어 회로에 상당하고, 그 밖의 점은 실시예 2와 마찬가지이다.
도 31은 지연 시간 Td가 350㎱이고 유지 주기가 8㎲인 경우에 있어서의 도 29에 도시된 유지 드라이버(6)의 유지 기간의 동작을 도시한 타이밍도이다. 도 31에는 도 3의 노드 N1의 전압, PDP(7)의 방전 강도 LR 및 트랜지스터 Q1∼Q4에 입력되는 제어 신호 S1∼S4가 도시된다.
도 31에 도시하는 바와 같이, 지연 시간 Td가 350㎱이고 유지 주기가 8㎲인 경우, 도 16과 마찬가지로 제 1 및 제 2 방전이 연속해서 실행되지만, 유지 주기가 길어져 있기 때문에 제 2 방전에 의한 벽전압 형성이 충분히 실행되게 되므로, 반주기 후의 제 1 방전 및 제 2 방전이 보다 확실한 것으로 된다. 그 결과, 제 2 방전은 제 1 방전의 프라이밍 효과를 충분히 얻을 수 있게 되고, 제 2 방전이 충분한 강도 즉 제 1 방전의 피크값보다 큰 피크값을 갖게 되어 유지 방전을 안정하게 반복할 수 있다.
도 32는 도 29에 도시된 플라즈마 디스플레이 장치에 있어서 유지 주기가 6㎲ 및 8㎲인 경우의 효율 평가값과 점등률의 관계를 도시한 도면이다. 또한, 도면중 흰 삼각형은 유지 주기가 6㎲인 경우를 나타내고, 검은 삼각형은 유지 주기가 8㎲인 경우를 나타내고 있으며, 지연 시간은 모두 350㎱이다.
도 32에 도시하는 바와 같이, 점등률이 80∼100%의 범위이고 유지 주기가 8㎲인 경우 쪽이 유지 주기가 6㎲인 경우보다 효율 평가값이 높아져 있다. 이와 같이, 점등률이 소정값 이상으로 된 경우에 유지 주기를 길게 하는 것에 의해서, 동일한 휘도를 표시했을 때의 소비 전력을 저감할 수 있다는 것을 알 수 있다.
도 33은 도 32에 도시된 효율 평가값과 점등률의 관계에 근거하여 서브필드 처리기(3c)에 의해 점등률이 80% 이상으로 되었을 때에 유지 주기를 6㎲로부터 8㎲로 전환한 경우의 효율 평가값과 점등률의 관계를 도시한 도면이다.
도 33에 도시된 실선은 도 18을 이용하여 설명한 점등률에 따른 지연 시간의 제어중 가장 소비 전력을 저감한 경우의 효율 평가값과 점등률의 관계, 즉 점등률이 0∼25%일 때 지연 시간 Td를 0㎱로 설정하고, 점등률이 25∼45%일 때 지연 시간 Td를 100㎱로 설정하고, 점등률이 45∼60%일 때 지연 시간 Td를 200㎱로 설정하고, 점등률이 60∼85%일 때 지연 시간 Td를 350㎱로 설정하고, 점등률이 85∼100%일 때 지연 시간 Td를 200㎱로 설정함과 동시에, 모든 점등률에 대해서 유지 주기를 6㎲로 설정한 경우의 효율 평가값과 점등률의 관계를 나타내고 있다.
다음에, 도 33의 1점 쇄선으로 나타내는 부분은 점등률이 80∼100%일 때 지연 시간 Td를 350㎱로 변경함과 동시에 유지 주기를 8㎲로 변경한 경우의 효율 평가값과 점등률의 관계를 나타내고 있다. 즉, 점등률이 소정값, 예를 들면 80% 이상인 경우에 유지 주기를 길게 하는 경우를 나타내고 있다. 이 경우, 점등률이 80∼100%의 범위에서 효율 평가값이 보다 증가하여 소비 전력을 보다 저감할 수 있다.
다음에, 본 발명의 실시예 7에 따른 플라즈마 디스플레이 장치에 대해서 설명한다. 도 34는 본 발명의 실시예 7에 따른 플라즈마 디스플레이 장치의 구성을 도시한 블록도이다.
도 34에 도시된 플라즈마 디스플레이 장치와 도 29에 도시된 플라즈마 디스플레이 장치에서 다른 점은 서브필드 처리기(3c)가 서브필드 처리기(3d)로 변경된 점이며, 그 밖의 점은 도 29에 도시된 플라즈마 디스플레이 장치와 마찬가지이므로 동일 부분에는 동일 부호를 붙이고 이하 다른 부분에 대해서만 상세하게 설명한다.
도 34에 도시된 서브필드 처리기(3d)는 도 29에 도시된 서브필드 처리기(3c)의 통상의 동작에 부가해서, 유지 주기를 전환한 경우에 전환 전후에서 휘도가 동일하게 되도록 유지 펄스의 펄스 수를 증감하기 위한 주사 드라이버 구동 제어 신호 CS 및 유지 드라이버 구동 제어 신호 US를 제작하고, 각각 주사 드라이버(5) 및 유지 드라이버(6)로 출력한다.
도 35는 도 34에 도시된 서브필드 처리기(3d)의 구성을 도시한 블록도이다. 도 35에 도시된 서브필드 처리기(3d)와 도 30에 도시된 서브필드 처리기(3c)에서 다른 점은 유지 주기/승산 계수 LUT(41), 승산 계수 결정부(42) 및 펄스 수 계산부(43)가 부가됨과 동시에, 기본 제어 신호 발생기(33b)가 기본 제어 신호 발생기(33c)로 변경된 점이며, 그 밖의 점은 도 30에 도시된 서브필드 처리기(3c)와 마찬가지이므로 동일 부분에는 동일 부호를 붙이고 이하 상세한 설명을 생략한다.
도 35에 도시된 유지 주기/승산 계수 LUT(41)는 승산 계수 결정부(42)와 접속되고, 실험 데이터에 따른 유지 주기와 승산 계수의 관계를 테이블 형식으로 기억하고 있다. 예를 들면, 유지 주기가 6㎲에 대해서 승산 계수로서 1이 기억되고, 유지 주기가 7㎲에 대해서 승산 계수로서 1/1.006이 기억되고, 유지 주기가 8㎲에 대해서 승산 계수로서 1/1.012가 기억되어 있다.
승산 계수 결정부(42)는 유지 주기 결정부(40) 및 펄스 수 계산부(43)와 접속되고, 유지 주기 결정부(40)에 의해 결정된 유지 주기에 따라 대응하는 승산 계수를 유지 주기/승산 계수 LUT(41)로부터 판독하고, 판독한 승산 계수를 펄스 수 계산부(43)로 출력한다. 또한, 승산 계수의 결정은 상기한 바와 같이 실험 데이터에 따른 유지 주기와 승산 계수의 관계를 테이블 형식으로 기억하는 예에 특히 한정되지 않고, 유지 주기와 승산 계수의 관계를 나타내는 근사식으로부터 유지 주기에 대응하는 승산 계수를 구하도록 해도 좋다.
펄스 수 계산부(43)는 기본 제어 신호 발생기(33c)와 접속되고, 승산 계수 결정부(42)에 의해 결정된 승산 계수를 기준으로 되는 유지 펄스 수에 승산하여 조정한 유지 펄스 수를 기본 제어 신호 발생기(33c)로 출력한다.
기본 제어 신호 발생기(33c)는 유지 드라이버(6)가 조정된 유지 펄스 수로 유지 펄스를 출력하도록, 유지 드라이버 구동 제어 신호 US로서 제어 신호 S1∼S4를 출력한다.
상기한 구성에 의해, 서브필드 처리기(3d)는 서브필드 점등률 측정기(8)에 의해 측정된 점등률에 따라 지연 시간 Td 및 유지 주기를 제어함과 동시에, 유지 드라이버(6)로부터 출력되는 유지 펄스 수를 제어한다.
또한, 주사 드라이버(5)에 대해서도 상기와 마찬가지로 서브필드 처리기(3d)에 의해 제어되고, 마찬가지로 서브필드 마다의 점등률에 따라 주사 전극(12)에 인가되는 유지 펄스의 파형, 주기 및 수가 제어된다.
본 실시예에서는 서브필드 처리기(3d)가 제어 회로에 상당하고, 그 밖의 점은 실시예 2와 마찬가지이다.
도 17에 도시한 바와 같은 특성을 갖는 PDP를 이용한 경우, 예를 들면 유지 주기가 1㎲ 길어지면 휘도가 0.6% 상승한다. 이러한 휘도 변화를 보정하기 위해서, 서브필드 처리기(3d)는 유지 주기의 전환과 동시에 전환 후의 유지 펄스의 펄스 수를 보정한다. 예를 들면, 유지 주기가 6㎲로부터 8㎲로 전환되면, 유지 펄스 수가 100 펄스인 경우에 99(≒100-100×0.012) 펄스로 변경하고, 유지 펄스 수가 150 펄스인 경우에 148(≒150-150×0.012) 펄스로 변경한다.
이와 같이 펄스 수를 보정하는 것에 의해, 유지 주기의 전환 전후에서 휘도가 동일하게 되어 시각적인 위화감을 주지 않고 지연 시간 Td 및 유지 주기를 전환할 수 있다. 또한, 상기한 설명에서는 유지 주기의 전환을 1회 실행하는 경우에 대해서 설명했지만, 유지 주기의 전환을 복수회 실행하는 경우에도 각 전환시에 상기와 마찬가지의 제어를 실행하는 것에 의해 마찬가지의 효과를 얻을 수 있다.
또, 상기한 바와 같이 전환 전후에서 휘도가 다른 경우, 한 번에 크게 주기를 변화시키지 않고 조금씩 주기를 전환하여 휘도가 대략 연속하도록 변화시키도록 해도 좋다.
예를 들면, 점등률 80%를 경계로 6㎲로부터 8㎲로 전환하는 대신에, 영상 신호의 연속성을 이용하여 점등률이 1% 증가할 때마다 유지 주기를 0.1㎲만큼 늘리는 제어를 실행하도록 해도 좋다. 이 경우, 주기의 전환 전후의 휘도 변화는 0.06 (=1.2/20)%로 미소한 것으로 되어 시각적인 위화감을 주지 않고 점등률에 따라 지연 시간 Td 및 유지 주기를 전환할 수 있다.
다음에, 본 발명의 실시예 8에 따른 플라즈마 디스플레이 장치에 대해서 설명한다. 도 36은 본 발명의 실시예 8에 따른 플라즈마 디스플레이 장치의 구성을 도시한 블록도이다.
도 36에 도시된 플라즈마 디스플레이 장치와 도 29에 도시된 플라즈마 디스플레이 장치에서 다른 점은 서브필드 처리기(3c)가 서브필드 처리기(3e)로 변경된 점이며, 그 밖의 점은 도 29에 도시된 플라즈마 디스플레이 장치와 마찬가지이므로 동일 부분에는 동일 부호를 붙이고 이하 다른 부분에 대해서만 상세하게 설명한다.
도 36에 도시된 서브필드 처리기(3e)는 도 29에 도시된 서브필드 처리기(3c)의 통상의 동작에 부가해서, 지연 시간 Td 및 유지 주기를 전환한 경우에 전환 전후에서 휘도가 동일하게 되도록, 서브필드 마다의 점등률에 따라 동일 서브필드내에서 지연 시간 Td 및 유지 주기가 상이한 2 종류의 유지 펄스의 비율을 변화시키기 위한 주사 드라이버 구동 제어 신호 CS 및 유지 드라이버 구동 제어 신호 US를 제작하고, 각각 주사 드라이버(5) 및 유지 드라이버(6)로 출력한다.
도 37은 도 36에 도시된 서브필드 처리기(3e)의 구성을 도시한 블록도이다. 도 37에 도시된 서브필드 처리기(3e)와 도 30에 도시된 서브필드 처리기(3c)에서 다른 점은 점등률/변화 펄스 수 LUT(44), 변화 펄스 수 결정부(45)가 부가됨과 동시에, 지연 시간 결정부(32), 유지 주기 결정부(40) 및 기본 제어 신호 발생기(33b)가 지연 시간 결정부(32a), 유지 주기 결정부(40a) 및 기본 제어 신호 발생기(33d)로 변경된 점이며, 그 밖의 점은 도 30에 도시된 서브필드 처리기(3c)와 마찬가지이므로 동일 부분에는 동일 부호를 붙이고 이하 상세한 설명을 생략한다.
도 37에 도시한 점등률/변화 펄스 수 LUT(44)는 변화 펄스 수 결정부(45)와 접속되고, 실험 데이터에 따른 점등률과 변화 펄스 수의 관계를 테이블 형식으로 기억하고 있다. 예를 들면, 점등률이 35∼45%에 대해서 변화 펄스 수로서 점등률이 35%일 때 0으로 되고 점등률이 45%일 때 1로 되며, 점등률의 증가에 비례하여 증가하는 값, 즉 0∼1이 기억되고, 마찬가지로 점등률이 55∼65%에 대해서 변화 펄스 수로서 0∼1이 기억되고, 점등률이 80∼90%에 대해서 변화 펄스 수로서 0∼1이 기억되고, 그 밖의 점등률에 대해서는 변화 펄스 수로서 0이 기억되어 있다.
여기서, 변화 펄스 수는 동일 서브필드내에 있어서 최초에 제 1 유지 펄스를 인가하여 방전 셀을 제 1 방전 상태에서 방전시키고, 그 후에 제 1 유지 펄스와는 다른 제 2 유지 펄스를 인가하여 방전 셀을 제 1 방전 상태와는 다른 제 2 방전 상태에서 방전시키는 경우에 있어서, 동일 서브필드내의 유지 펄스의 전체 인가 회수에 대한 제 2 유지 펄스의 인가 회수의 비율이다. 따라서, 변화 펄스 수가 0인 경우에 동일 서브필드내에 있어서 제 1 유지 펄스만이 인가되고, 변화 펄스 수의 증가에 따라 제 2 유지 펄스의 인가 회수가 증가하고, 변화 펄스 수가 1인 경우에는 동일 서브필드내에 있어서 제 2 유지 펄스만이 인가된다.
변화 펄스 수 결정부(45)는 지연 시간 결정부(32a) 및 유지 주기 결정부(40a)와 접속되고, 서브필드 점등률 측정기(8)로부터 출력되는 서브필드 점등률 신호 SL에 따라 대응하는 변화 펄스 수를 점등률/변화 펄스 수 LUT(44)로부터 판독하고, 판독한 변화 펄스 수를 지연 시간 결정부(32a) 및 유지 주기결정부(40a)로 출력한다. 또한, 변화 펄스 수의 결정은 상기한 바와 같이 실험 데이터에 따른 점등률과 변화 펄스 수의 관계를 테이블 형식으로 기억하는 예에 특히 한정되지 않고, 점등률과 변화 펄스 수의 관계를 나타내는 근사식으로부터 점등률에 대응하는 변화 펄스 수를 구하도록 해도 좋다.
점등률/지연 시간 LUT(31)는 본 실시예에서는, 예를 들면 점등률이 0∼35%에 대해서 제 1 지연 시간 Td1로서 0㎱가 기억되고, 점등률이 35∼45%에 대해서 제 1 지연 시간 Td1로서 0㎱가 기억됨과 동시에, 제 2 지연 시간 Td2로서 200㎱가 기억되고, 점등률이 45∼55%에 대해서 제 1 지연 시간 Td1로서 200㎱가 기억되고, 점등률이 55∼65%에 대해서 제 1 지연 시간 Td1로서 200㎱가 기억됨과 동시에 제 2 지연 시간 Td2로서 350㎱가 기억되고, 점등률이 65∼80%에 대해서 제 1 지연 시간 Td1로서 350㎱가 기억되고, 점등률이 80∼90%에 대해서 제 1 지연 시간 Td1로서 350㎱가 기억됨과 동시에 제 2 지연 시간 Td으로서 200㎱가 기억되고, 점등률이 90∼100%에 대해서 제 1 지연 시간 Td1로서 200㎱가 기억되어 있다.
여기서, 제 1 지연 시간 Td1은 동일 서브필드내에 있어서 최초에 제 1 유지 펄스를 인가하여 방전 셀을 제 1 방전 상태에서 방전시키고, 그 후에 제 1 유지 펄스와는 다른 제 2 유지 펄스를 인가하여 방전 셀을 제 1 방전 상태와는 다른 제 2 방전 상태에서 방전시키는 경우에 있어서 제 1 유지 펄스의 지연 시간 Td이며, 제 2 지연 시간 Td2는 이 경우의 제 2 유지 펄스의 지연 시간 Td이다.
또한, 점등률이 0∼35%, 45∼55%, 65∼80% 및 90∼100%에 대해서 제 2 지연 시간 Td2를 기억하고 있지 않는 것은, 이들 점등률의 경우 본 실시예에서는 동일서브필드내에 있어서 제 1 유지 펄스만이 인가되고 제 2 유지 펄스는 인가되지 않아 제 2 지연 시간 Td2가 불필요하게 되기 때문이다.
지연 시간 결정부(32a)는 지연기(34, 35)와 접속되고, 서브필드 점등률 측정기(8)로부터 출력되는 서브필드 점등률 신호 SL에 따라 대응하는 제 1 및 제 2 지연 시간 Td1, Td2를 점등률/지연 시간 LUT(31)로부터 판독하고, 변화 펄스 수 결정부(45)로부터 출력되는 변화 펄스 수에 따라 동일 서브필드에 있어서 제 1 및 제 2 유지 펄스가 인가되도록 제 1 및 제 2 지연 시간 Td1, Td2 중의 한쪽을 지연 시간 Td로서 지연기(34, 35)로 출력하고, 지연 시간 Td만큼 지연 동작을 실행하도록 지연기(34, 35)를 제어한다.
구체적으로는, 지연 시간 결정부(32a)는 동일 서브필드의 유지 기간에 있어서 변화 펄스 수가 0인 경우에 유지 기간의 모든 유지 펄스가 제 1 유지 펄스로 되도록 제 1 지연 시간 Td1을 출력하고, 변화 펄스 수의 증가에 따라 제 2 유지 펄스의 인가 회수가 증가하도록 제 2 지연 시간 Td2를 출력하고, 예를 들면 변화 펄스 수가 0.2인 경우에 유지 기간의 유지 펄스의 최초의 80%가 제 1 유지 펄스로 되도록 제 1 지연 시간 Td1을 출력한 후, 나머지 20%가 제 2 유지 펄스로 되도록 제 2 지연 시간 Td2를 출력하며, 최종적으로 변화 펄스 수가 1인 경우에 유지 기간의 모든 유지 펄스가 제 2 유지 펄스로 되도록 제 2 지연 시간 Td2를 출력한다. 따라서, 동일 서브필드의 유지 기간에 있어서 변화 펄스 수에 따른 비율로 지연 시간이 상이한 2 종류의 제 1 및 제 2 유지 펄스를 인가할 수 있다.
점등률/유지 주기 LUT(39)는 본 실시예에서는, 예를 들면 점등률이 0∼35%에대해서 제 1 유지 주기로서 6㎲가 기억되고, 점등률이 35∼45%에 대해서 제 1 유지 주기로서 6㎲가 기억됨과 동시에 제 2 유지 주기로서 7㎲가 기억되고, 점등률이 45∼55%에 대해서 제 1 유지 주기로서 7㎲가 기억되고, 점등률이 55∼65%에 대해서 제 1 유지 주기로서 7㎲가 기억됨과 동시에 제 2 유지 주기로서 8㎲가 기억되고, 점등률이 65∼80%에 대해서 제 1 유지 주기로서 8㎲가 기억되고, 점등률이 80∼90%에 대해서 제 1 유지 주기로서 8㎲가 기억됨과 동시에 제 2 유지 주기로서 7㎲가 기억되고, 점등률이 90∼100%에 대해서 제 1 유지 주기로서 7㎲가 기억되어 있다.
여기서, 제 1 유지 주기는 동일 서브필드내에 있어서 최초에 제 1 유지 펄스를 인가하여 방전 셀을 제 1 방전 상태에서 방전시키고, 그 후에 제 1 유지 펄스와는 다른 제 2 유지 펄스를 인가하여 방전 셀을 제 1 방전 상태와는 다른 제 2 방전 상태에서 방전시키는 경우에 있어서 제 1 유지 펄스의 유지 주기이며, 제 2 유지 주기는 이 경우의 제 2 유지 펄스의 유지 주기이다.
또한, 점등률이 0∼35%, 45∼55%, 65∼80% 및 90∼100%에 대해서 제 2 유지 주기를 기억하고 있지 않은 것은, 이들 점등률의 경우 본 실시예에서는 동일 서브필드내에 있어서 제 1 유지 펄스만이 인가되고 제 2 유지 펄스는 인가되지 않아 제 2 유지 주기가 불필요하게 되기 때문이다.
유지 주기 결정부(40a)는 기본 제어 신호 발생기(33d)와 접속되고, 서브필드 점등률 측정기(8)로부터 출력되는 서브필드 점등률 신호 SL에 따라 대응하는 제 1 및 제 2 유지 주기를 점등률/유지 주기 LUT(39)로부터 판독하고, 변화 펄스 수 결정부(45)로부터 출력되는 변화 펄스 수에 따라 동일 서브필드에 있어서 제 1 및 제2 유지 펄스가 인가되도록 제 1 및 제 2 유지 주기 중의 한쪽을 기본 제어 신호 발생기(33d)로 출력한다.
구체적으로는, 유지 주기 결정부(40a)는 동일 서브필드의 유지 기간에 있어서 변화 펄스 수가 0인 경우에 유지 기간의 모든 유지 펄스가 제 1 유지 펄스로 되도록 제 1 유지 주기를 출력하고, 변화 펄스 수의 증가에 따라 제 2 유지 펄스의 인가 회수가 증가하도록 제 2 유지 주기를 출력하고, 예를 들면 변화 펄스 수가 0.2인 경우에 유지 기간의 유지 펄스의 최초의 80%가 제 1 유지 펄스로 되도록 제 1 유지 주기를 출력하고, 나머지 20%가 제 2 유지 펄스로 되도록 제 2 유지 주기를 출력하고, 최종적으로 변화 펄스 수가 1인 경우에 유지 기간의 모든 유지 펄스가 제 2 유지 펄스로 되도록 제 2 유지 주기를 출력한다. 따라서, 동일 서브필드의 유지 기간에 있어서 변화 펄스 수에 따른 비율로 유지 주기가 상이한 2 종류의 제 1 및 제 2 유지 펄스를 인가할 수 있다.
기본 제어 신호 발생기(33d)는 유지 드라이버(6)가 유지 주기 결정부(40a)에 의해 결정된 유지 주기로 유지 펄스를 출력하도록, 유지 드라이버 구동 제어 신호 US로서 제어 신호 S1∼S4를 출력한다.
상기한 구성에 의해, 서브필드 처리기(3e)는 서브필드 점등률 측정기(8)에 의해 측정된 점등률에 따라서 유지 펄스의 지연 시간 및 유지 주기를 제어함과 동시에, 변화 펄스 수에 따라 동일 서브필드내의 제 1 유지 펄스의 인가 회수와 제 2 유지 펄스의 인가 회수의 비율을 제어할 수 있다. 또한, 각 서브필드의 유지 기간의 유지 펄스의 수는 미리 소정 수로 정해져 있기 때문에, 반드시 변화 펄스 수에따른 비율로 제 1 및 제 2 유지 펄스의 인가 회수를 설정할 수 없는 경우가 있지만, 이 경우에는 변화 펄스 수에 따른 비교적 가장 가까운 설정 가능한 인가 회수가 설정된다.
또한, 주사 드라이버(5)에 대해서도 상기와 마찬가지로 서브필드 처리기(3e)에 의해 제어되고, 마찬가지로 서브필드 마다의 점등률에 따라 주사 전극(12)에 인가되는 유지 펄스의 지연 시간 및 유지 주기가 제어됨과 동시에, 변화 펄스 수에 따라 동일 서브필드내의 제 1 유지 펄스의 인가 회수와 제 2 유지 펄스의 인가 회수의 비율이 제어된다.
본 실시예에서는 서브필드 처리기(3e)가 제어 회로에 상당하고, 그 밖의 점은 실시예 2와 마찬가지이다.
도 17에 도시된 바와 같은 특성을 갖는 PDP를 이용한 경우, 상기한 실시예 4 및 6에서 설명한 바와 같이 지연 시간 및 유지 주기의 전환에 의해 휘도가 불연속으로 되고, 시청자에게는 이 휘도의 변화를 플리커로서 느끼는 경우가 있다. 이것은 서브필드내의 모든 유지 펄스의 지연 시간 및 유지 주기가 동시에 변화되기 때문이다.
본 실시예에서는 상기한 구성에 의해, 이하와 같이 하여 서브필드 마다의 점등률에 따라 지연 시간 및 유지 주기가 상이한 2 종류의 제 1 및 제 2 유지 펄스의 비율을 동일 서브필드내에서 변화시키는 것에 의해, 상기한 휘도의 큰 변화를 억제하여 시청자에게 플리커를 느껴지지 않도록 하고 있다.
우선, 점등률이 0∼35%인 경우, 각 서브필드에 있어서 지연 시간이 0㎱이고유지 주기가 6㎲인 제 1 유지 펄스를 인가한다. 즉, 동일 서브필드의 유지 기간에 있어서 1회의 방전을 실행하는 1 종류의 유지 펄스만을 인가한다.
한편, 점등률이 45∼55%인 경우, 각 서브필드에 있어서 지연 시간이 200㎱이고 유지 주기가 7㎲인 제 1 유지 펄스를 인가한다. 즉, 동일 서브필드의 유지 기간에 있어서 제 1 및 제 2 방전을 실행하는 1 종류의 유지 펄스만을 인가한다.
여기서, 점등률이 35∼45%인 경우, 각 서브필드에 있어서 지연 시간이 0㎱이고 유지 주기가 6㎲인 제 1 유지 펄스(점등률이 0∼35%인 경우의 유지 펄스)와 지연 시간이 200㎱이고 유지 주기가 7㎲인 제 2 유지 펄스(점등률이 45∼55%인 경우의 유지 펄스)를 점등률에 따른 비율로 인가한다. 즉, 동일 서브필드의 유지 기간에 있어서 1회의 방전을 실행하는 제 1 유지 펄스와 제 l 및 제 2 방전을 실행하는 제 2 유지 펄스를 점등률에 따른 비율로 인가한다.
구체적으로는, 점등률이 35%인 경우, 제 1 유지 펄스가 100%이고 제 2 유지 펄스가 0%인 비율로 되도록 유지 펄스를 인가한다. 점등률이 증가하면, 점등률의 증가에 따라 동일 서브필드의 유지 기간에 있어서의 제 1 유지 펄스의 인가 회수를 감소시킴과 동시에 제 2 유지 펄스의 인가 회수를 증가시키고, 예를 들면 점등률이 37%인 경우에 유지 기간의 최초의 80%가 제 1 유지 펄스로 되고 나머지 20%가 제 2 유지 펄스로 되도록 제 1 및 제 2 유지 펄스의 인가 회수를 제어한다. 최종적으로, 점등률이 45%인 경우, 제 1 유지 펄스가 0%이고 제 2 유지 펄스가 100%인 비율로 되도록 유지 펄스를 인가한다.
이와 같이, 지연 시간 및 유지 주기를 전환할 때, 동일 서브필드에 있어서전환 전의 유지 펄스와 전환 후의 유지 펄스의 비율을 점등률에 따라 서서히 변화시키고 있으므로, 동일 서브필드내의 모든 유지 펄스가 동시에 전환되는 일이 없어지고, 1회의 방전으로부터 제 1 및 제 2 방전으로 전환될 때에 휘도가 연속적으로 변화되어 플리커의 발생을 방지할 수 있다.
다음에, 점등률이 65∼80%인 경우, 각 서브필드에 있어서 지연 시간이 350㎱이고 유지 주기가 8㎲인 제 1 유지 펄스를 인가한다. 즉, 동일 서브필드의 유지 기간에 있어서 제 1 및 제 2 방전을 실행하는 1 종류의 유지 펄스만을 인가한다.
여기서, 점등률이 55∼65%인 경우, 각 서브필드에 있어서 지연 시간이 200㎱이고 유지 주기가 7㎲인 제 1 유지 펄스(점등률이 45∼55%인 경우의 유지 펄스)와 지연 시간이 350㎱이고 유지 주기가 8㎲인 제 2 유지 펄스(점등률이 65∼80%인 경우의 유지 펄스)를 점등률에 따른 비율로 인가한다. 즉, 동일 서브필드의 유지 기간에 있어서 제 1 및 제 2 방전을 실행하는 제 1 유지 펄스와 제 1 유지 펄스보다 지연 시간 및 유지 주기가 긴 제 1 및 제 2 방전을 실행하는 제 2 유지 펄스를 점등률에 따른 비율로 인가한다.
구체적으로는, 점등률이 55%인 경우에 제 1 유지 펄스가 100%이고 제 2 유지 펄스가 0%인 비율로 되도록 유지 펄스를 인가한다. 점등률이 증가하면, 점등률의 증가에 따라 동일 서브필드의 유지 기간에 있어서의 제 1 유지 펄스의 인가 회수를 감소시킴과 동시에 제 2 유지 펄스의 인가 회수를 증가시키고, 예를 들면 점등률이 57%인 경우에 유지 기간의 최초의 80%가 제 1 유지 펄스로 되고 나머지 20%가 제 2 유지 펄스로 되도록 제 1 및 제 2 유지 펄스의 인가 회수를 제어한다. 최종적으로, 점등률이 65%인 경우에 제 1 유지 펄스가 0%이고 제 2 유지 펄스가 100%인 비율로 되도록 유지 펄스를 인가한다.
이와 같이, 지연 시간 및 유지 주기를 전환할 때, 동일 서브필드에 있어서 전환 전의 유지 펄스와 전환 후의 유지 펄스의 비율을 점등률에 따라 서서히 변화시키고 있으므로, 동일 서브필드내의 모든 유지 펄스가 동시에 전환되는 일이 없어지고, 짧은 시간 간격의 제 1 및 제 2 방전으로부터 긴 시간 간격의 제 1 및 제 2 방전으로 전환될 때에 휘도가 연속적으로 변화되어 플리커의 발생을 방지할 수 있다.
마지막으로, 점등률이 90∼100%인 경우에 각 서브필드에 있어서 지연 시간이 200㎱이고 유지 주기가 7㎲인 제 1 유지 펄스를 인가한다. 즉, 동일 서브필드의 유지 기간에 있어서 제 1 및 제 2 방전을 실행하는 1 종류의 유지 펄스만을 인가한다.
여기서, 점등률이 80∼90%인 경우, 각 서브필드에 있어서 지연 시간이 350㎱이고 유지 주기가 8㎲인 제 1 유지 펄스(점등률이 65∼80%인 경우의 유지 펄스)와 지연 시간이 200㎱이고 유지 주기가 7㎲인 제 2 유지 펄스(점등률이 90∼100%인 경우의 유지 펄스)를 점등률에 따른 비율로 인가한다. 즉, 동일 서브필드의 유지 기간에 있어서 제 1 및 제 2 방전을 실행하는 제 1 유지 펄스와, 제 1 유지 펄스보다 지연 시간 및 유지 주기가 짧은 제 1 및 제 2 방전을 실행하는 제 2 유지 펄스를 점등률에 따른 비율로 인가한다.
구체적으로는, 점등률이 80%인 경우에 제 1 유지 펄스가 100%이고 제 2 유지펄스가 0%인 비율로 되도록 유지 펄스를 인가한다. 점등률이 증가하면, 점등률의 증가에 따라 동일 서브필드의 유지 기간에 있어서의 제 1 유지 펄스의 인가 회수를 감소시킴과 동시에 제 2 유지 펄스의 인가 회수를 증가시키고, 예를 들면 점등률이 82%인 경우에 유지 기간의 최초의 80%가 제 1 유지 펄스로 되고 나머지 20%가 제 2 유지 펄스로 되도록 제 1 및 제 2 유지 펄스의 인가 회수를 제어한다. 최종적으로, 점등률이 90%인 경우에 제 1 유지 펄스가 0%이고 제 2 유지 펄스가 100%인 비율로 되도록 유지 펄스를 인가한다.
이와 같이, 지연 시간 및 유지 주기를 전환할 때, 동일 서브필드에 있어서 전환 전의 유지 펄스와 전환 후의 유지 펄스의 비율을 점등률에 따라 서서히 변화시키고 있으므로, 동일 서브필드내의 모든 유지 펄스가 동시에 전환되는 일이 없어지고, 긴 시간 간격의 제 1 및 제 2 방전으로부터 짧은 시간 간격의 제 1 및 제 2 방전으로 전환될 때에 휘도가 연속적으로 변화되어 플리커의 발생을 방지할 수 있다.
도 38은 도 36에 도시된 플라즈마 디스플레이 장치의 효율 평가값과 점등률의 관계를 도시한 도면이다. 도 38에 도시하는 바와 같이, 본 실시예에서는 상기한 바와 같이 하여 서브필드 마다의 점등률에 따라 지연 시간 및 유지 주기를 전환하는 것에 의해, 투입 전력에 대한 발광 효율을 향상시켜 소비 전력을 저감할 수 있다.
또, 본 실시예에서는 지연 시간 및 유지 주기의 전환 전후에 있어서 동일 서브필드에 있어서 전환 전의 유지 펄스와 전환 후의 유지 펄스의 비율을 점등률에따라 변화시키고 있으므로, 상이한 2 종류의 유지 펄스의 비율을 서서히 변화시켜 휘도를 연속적으로 변화시킬 수 있고, 시각적인 위화감을 주지 않고 지연 시간 및 유지 주기를 전환할 수 있다.
또한, 상기 설명에서는 지연 시간 및 유지 주기의 전환을 3회 실행하는 경우에 대해서 설명했지만, 지연 시간 및 유지 주기의 전환을 그 밖의 회수 실행하는 경우에도, 각 전환시에 상기와 마찬가지의 제어를 실행하는 것에 의해 마찬가지 효과를 얻을 수 있다.
또, 상기한 제 1 및 제 2 유지 펄스의 인가 회수의 제어는 모든 서브필드에서 실행하지 않고, 시청자에 대한 시각적 영향이 큰 가중이 큰 서브필드에 있어서만 실행하도록 해도 좋다.
또, 본 실시예에서는 지연 시간 및 유지 주기를 모두 전환했지만, 지연 시간 및 유지 주기 중의 한쪽을 전환하는 경우에 제 1 및 제 2 유지 펄스의 인가 회수의 제어를 실행하도록 해도 좋다.
다음에, 본 발명의 실시예 9에 따른 플라즈마 디스플레이 장치에 대해서 설명한다. 도 39는 본 발명의 실시예 9에 따른 플라즈마 디스플레이 장치의 구성을 도시한 블록도이다.
도 39에 도시된 플라즈마 디스플레이 장치와 도 11에 도시된 플라즈마 디스플레이 장치에서 다른 점은 서브필드 마다의 점등률에 따라 주사 드라이버(5b) 및 유지 드라이버(6b)의 인덕턴스값을 변화시키는 인덕턴스 제어 회로(15)가 부가된 점이며, 그 밖의 점은 도 11에 도시된 플라즈마 디스플레이 장치와 마찬가지이므로동일 부분에는 동일 부호를 붙이고 이하 다른 부분에 대해서만 상세하게 설명한다.
도 39에 도시된 인덕턴스 제어 회로(15)는 서브필드 점등률 측정기(8)로부터 출력되는 서브필드 점등률 신호 SL을 받고, 서브필드 마다의 점등률에 따라 LC 공진에 기여하는 인덕턴스값을 제어하기 위한 인덕턴스 제어 신호 LC, LU를 주사 드라이버(5b) 및 유지 드라이버(6b)로 각각 출력한다.
도 40은 도 39에 도시된 인덕턴스 제어 회로(15)의 구성을 도시한 블록도이다. 도 40에 도시된 인덕턴스 제어 회로(15)는 점등률/인덕턴스 LUT(151) 및 인덕턴스 결정부(152)를 포함한다.
점등률/인덕턴스 LUT(151)는 인덕턴스 결정부(152)와 접속되고, 실험 데이터에 근거하는 점등률과 LC 공진에 기여하는 인덕턴스값의 관계를 테이블 형식으로 기억하고 있다. 예를 들면, 점등률이 65∼100%에 대해서 인덕턴스값으로서 0.36μH가 기억되고, 점등률이 0∼65%에 대해서 인덕턴스값으로서 0.6μH가 기억되어 있다.
인덕턴스 결정부(152)는 서브필드 점등률 측정기(8)로부터 출력되는 서브필드 점등률 신호 SL에 따라 대응하는 인덕턴스값을 점등률/인덕턴스 LUT(151)로부터 판독하고, 판독한 인덕턴스값을 인덕턴스 제어 신호 LC, LU로서 주사 드라이버(5b) 및 유지 드라이버(6b)로 각각 출력한다. 또한, 인덕턴스값의 결정은 상기한 바와 같이 실험 데이터에 근거하는 점등률과 인덕턴스값의 관계를 테이블 형식으로 기억하는 예에 특히 한정되지 않고, 점등률과 인덕턴스값의 관계를 나타내는 근사식으로부터 점등률에 대응하는 인덕턴스값을 구하도록 해도 좋다.
상기한 구성에 의해, 인덕턴스 제어 회로(15)는 서브필드 점등률 측정기(8)에 의해 측정된 점등률에 따라 주사 드라이버(5b) 및 유지 드라이버(6b)의 LC 공진에 기여하는 인덕턴스값을 제어한다.
다음에, 도 39에 도시된 유지 드라이버(6b)에 대해서 상세하게 설명한다. 도 41은 도 39에 도시된 유지 드라이버(6b)의 구성을 도시한 회로도이다. 또한, 본 실시예의 주사 드라이버(5b)도 유지 드라이버(6b)와 마찬가지로 구성되어 마찬가지로 동작하므로, 주사 드라이버(5b)에 관한 상세한 설명을 생략하고 유지 드라이버(6b)에 대해서만 이하 상세하게 설명한다.
도 41에 도시된 유지 드라이버(6b)와 도 3에 도시된 유지 드라이버(6)에서 다른 점은 회수 코일 L이 인덕턴스 제어 신호 LU에 따라 인덕턴스값을 변화시키는 가변 인덕턴스부 VL로 변경된 점이며, 그 밖의 점은 도 3에 도시된 유지 드라이버(6)와 마찬가지이므로 동일 부분에 동일 부호를 붙이고 이하 다른 점에 대해서만 상세하게 설명한다.
도 41에 도시된 가변 인덕턴스부 VL은 노드 N2와 노드 N1 사이에 접속되고, 인덕턴스 제어 회로(15)로부터 출력되는 인덕턴스 제어 신호 LU에 따라 인덕턴스값을 변화시킨다.
본 실시예에서는 주사 드라이버(5b) 및 유지 드라이버(6b)가 구동 회로, 제 1 및 제 2 구동 회로 및 최종 구동 회로에 상당하고, 가변 인덕턴스부 VL, 회수 콘덴서 C1, 트랜지스터 Q3 및 다이오드 D1이 제 1 구동 회로에 상당하고, 인덕턴스 제어 회로(15)가 인덕턴스 제어 회로에 상당하고, 가변 인덕턴스부 VL이 인덕턴스회로 및 가변 인덕턴스 회로에 상당하고, 그 밖의 점은 실시예 2와 마찬가지이다.
도 42는 도 41에 도시된 가변 인덕턴스부 VL의 구성을 도시한 회로도이다. 도 42에 도시된 가변 인덕턴스부 VL은 회수 코일 LB, LS, 트랜지스터 QL을 포함한다.
회수 코일 LB는 노드 N2와 노드 N1 사이에 접속되고, 회수 코일 LS 및 트랜지스터 QL이 노드 N2와 노드 N1 사이에 직렬로 접속되고, 회수 코일 LB와 회수 코일 LS가 병렬로 접속된다. 트랜지스터 QL의 게이트에는 인덕턴스 제어 신호 LU가 입력된다.
여기서, 회수 코일 LB의 인덕턴스값이 0.6μH이며, 회수 코일 LS의 인덕턴스값이 0.9μH인 경우에 회수 코일 LB, LS의 합성인덕턴스값은 0.36μH로 된다. 또, 인덕턴스값이 0.6μH인 경우의 각 지연 시간에 있어서의 점등률과 효율 평가값의 관계는 도 43에 도시하는 바와 같이 되고, 인덕턴스값이 0.36μH인 경우의 각 지연 시간 Td에 있어서의 점등률과 효율 평가값의 관계는 도 17 및 도 32(도 32는 도 17의 지연 시간이 350㎱인 것에 대해서 일부의 점등률의 범위에 있어서 주기를 변화시킨 경우의 관계)에 도시한 것으로 된다.
또한, 도 43중 각 기호가 나타내는 지연 시간 Td는 도 17과 마찬가지이고, 각각의 점등률에 있어서의 각 지연 시간 Td의 효율 평가값은 도 17에 도시한 상대하는 점등률의 지연 시간이 0㎱인 경우, 즉 인덕턴스값이 0.36μH인 경우의 상대하는 점등률의 지연 시간 0㎱의 효율 평가값을 기준으로 하고, 이 값으로 제산하여 정규화하고 있다. 이 효율 평가값이 클수록 소비 전력이 작아지는 것을 나타내고있다.
도 43과 도 17을 비교하면, 인덕턴스값이 큰 도 43이 소비 전력이 보다 저감되고 있다는 것을 알 수 있다. 따라서, 상기한 각 실시예와 같이 지연 시간 Td를 제어할 뿐만 아니라 LC 공진에 기여하는 인덕턴스값을 변화시키는 것에 의해서도 소비 전력을 저감할 수 있다.
도 44는 도 43에 도시된 효율 평가값과 점등률의 관계에 근거하여서 인덕턴스 제어 회로(15)에 의해 점등률이 65% 이상으로 되었을 때에 인덕턴스값을 0.6μH로부터 0.36μH로 전환한 경우의 효율 평가값과 점등률의 관계를 도시한 도면이다.
도 44에 도시된 실선은 도 33을 이용하여 설명한 점등률에 따른 유지 주기의 제어중 가장 소비 전력을 저감한 경우의 효율 평가값과 점등률의 관계, 즉 점등률이 0∼25%일 때 지연 시간 Td를 0㎱로 설정하고, 점등률이 25∼45%일 때 지연 시간 Td를 100㎱로 설정하고, 점등률이 45∼60%일 때 지연 시간 Td를 200㎱로 설정하고, 점등률이 60∼100%일 때 지연 시간 Td를 350㎱로 설정함과 동시에, 점등률이 0∼80%일 때 유지 주기를 6㎲로 설정하고, 점등률이 80∼100%일 때 유지 주기를 8㎲로 설정한 경우의 효율 평가값과 점등률의 관계를 나타내고 있다.
다음에, 도 44의 1점 쇄선으로 나타내는 부분은 인덕턴스값을 0.6μH로 설정한 후에 점등률 0∼30%에 대해서 지연 시간을 0㎱로 하고, 점등률 30∼65%에 대해서 지연 시간을 200㎱로 하는 경우의 점등률과 효율 평가값의 관계를 나타내고 있다. 인덕턴스값의 제어로서는 점등률이 0∼65%인 경우에 인덕턴스값을 0.6μH, 점등률이 65∼100%인 경우에 인덕턴스값을 0.36μH로 제어하고 있다. 즉, 점등률이소정값, 예를 들면 65% 이상인 경우에 인덕턴스값을 작게 하는 경우를 나타내고 있다. 이 경우, 점등률이 0∼65%인 경우에 효율 평가값이 더욱 증가하여 소비 전력을 보다 저감시킬 수 있다.
따라서, 점등률이 0∼65%인 경우, 인덕턴스 제어 회로(15)는 인덕턴스 제어 신호 LU로서 로우 레벨의 신호를 출력하고, 트랜지스터 QL이 오프되어 0.6μH의 인덕턴스값을 갖는 인덕턴스 LB만이 LC 공진에 기여한다. 또, 점등률이 65∼100%인 경우, 인덕턴스 제어 회로(15)는 인덕턴스 제어 신호 LU로서 하이 레벨의 신호를 출력하고, 트랜지스터 QL이 온되어 0.36μH의 인덕턴스값을 갖는 회수 코일 LS, LB의 합성 인덕턴스가 LC 공진에 기여한다.
이와 같이, 본 실시예에서는 유지 펄스가 다시 증가하는 타이밍 뿐만 아니라 점등률의 증가에 따라 유지 펄스를 상승시키는 LC 공진의 인덕턴스값이 작아지도록 제어하고 있으므로, 보다 소비 전력을 저감한 상태에서 방전을 실행할 수 있다. 또한, 상기 설명에서는 유지 펄스가 다시 상승하는 타이밍 및 인덕턴스값을 모두 제어했지만, 인덕턴스값만을 제어하여 소비 전력을 저감하도록 해도 좋다.
도 45는 도 41에 도시된 가변 인덕턴스부의 다른 예의 구성을 도시한 회로도이다. 도 45에 도시된 가변 인덕턴스부는 회수 코일 La∼Ld, 트랜지스터 Qa∼Qd를 포함한다.
회수 코일 La 및 트랜지스터 Qa는 병렬로 접속되고, 이후 마찬가지로 회수 코일 Lb∼Ld 및 트랜지스터 Qb∼Qd가 각각 병렬로 접속되고, 병렬로 접속된 회수 코일 및 트랜지스터가 노드 N2와 노드 N1 사이에 직렬로 접속된다.
여기서, 회수 코일 La의 인덕턴스값을 Lo라고 하면, 회수 코일 Lb의 인덕턴스값은 Lo/2로, 회수 코일 Lc의 인덕턴스값은 Lo/4로, 회수 코일 Ld의 인덕턴스값은 Lo/8로 각각 설정된다. 이 경우, 인덕턴스 제어 신호 LU로서 인덕턴스 제어 회로(15)로부터 4개의 인덕턴스 제어 신호 LU1∼LU4를 출력하고 트랜지스터 Qa∼Qd의 온/오프를 제어하는 것에 의해, 24종류의 인덕턴스값을 설정할 수 있다. 따라서, 본 예의 경우, 점등률에 따라 보다 세밀하게 인덕턴스값을 변화시켜 보다 최적의 LC 공진의 상태로 설정할 수 있고 소비 전력을 보다 저감할 수 있다.
또한, 회수 코일 및 트랜지스터의 접속 수는 상기한 4개에 특히 한정되지 않고, 각종 접속 수로 변경 가능하다. 또, 가변 인덕턴스부로서는 상기한 각 예에 특히 한정되지 않고, 인덕턴스 제어 신호에 따라 인덕턴스값을 가변할 수 있는 것이면 다른 구성이라도 좋다.
또한, 상기한 각 실시예에서는 ADS 방식에 의한 서브필드 분할을 예로 설명했지만, 어드레스/유지 동시 구동 방식에 의한 서브필드 분할 등이라도 동시에 점등되는 방전 셀의 점등률을 검출하는 것에 의해 마찬가지 효과를 얻을 수 있다. 또, 상기한 각 실시예에서는 투입 전력에 대한 발광 효율을 향상시켜 소비 전력을 저감하는 것에 대해서 설명했지만, 투입 전력을 저하시키지 않고 동일한 소비 전력으로 발광시키는 경우에는 발광 효율의 향상에 의해 휘도를 상승시켜 고휘도화를 달성하도록 해도 좋다.

Claims (45)

  1. 복수의 방전 셀을 선택적으로 방전시켜 화상을 표시하는 플라즈마 디스플레이 장치에 있어서,
    상기 복수의 방전 셀을 포함하는 표시 패널과,
    구동 펄스를 상기 복수의 방전 셀에 인가함으로써, 상기 표시 패널내의 방전 셀에 제 1 방전을 발생시키는 제 1 구동 회로와,
    상기 제 1 방전이 개시됨과 함께 상기 구동 펄스의 전압이 감소한 후에, 상기 구동 펄스의 전압을 증가시켜 상기 제 1 방전에 계속하여 제 2 방전을 발생시키는 제 2 구동 회로를 구비하되,
    상기 제 1 방전의 피크와 상기 제 2 방전의 피크의 간격은 100ns 이상 550ns 이하인 것을 특징으로 하는
    플라즈마 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 제 2 구동 회로는 상기 제 1 방전에 의한 프라이밍 효과가 얻어지는 동안에 상기 제 2 방전을 발생시키는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제 1 방전의 피크와 상기 제 2 방전의 피크의 간격은 300㎱ 이상 550㎱ 이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 제 2 방전의 피크 강도는 상기 제 1 방전의 피크 강도 이상인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  7. 제 1 항에 있어서,
    상기 복수의 방전 셀은 용량성 부하를 포함하며,
    상기 제 1 구동 회로는,
    한쪽 단부가 상기 용량성 부하에 접속되는 적어도 1개의 인덕턴스 소자를 갖는 인덕턴스 회로와,
    상기 용량성 부하와 상기 인덕턴스 소자의 LC 공진에 의해 상기 구동 펄스를 출력하는 공진 구동 회로를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  8. 제 1 항에 있어서,
    상기 제 1 구동 회로는 상기 구동 펄스의 전류 공급원으로서 상기 표시 패널 외부에 마련된 제 1 용량성 소자를 포함하고, 상기 제 1 용량성 소자는 상기 방전 셀에 축적된 전하를 회수하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  9. 제 1 항에 있어서,
    상기 제 2 방전에 의해 상기 구동 펄스의 전압이 감소한 후에 상기 구동 펄스의 전압을 증가시키는 것에 의해 상기 제 2 방전에 계속하여 제 3 방전을 발생시키는 제 3 구동 회로를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  10. 제 9 항에 있어서,
    상기 제 3 구동 회로는 방전에 의해 상기 구동 펄스의 전압이 감소한 후에 상기 구동 펄스의 전압을 증가시키는 동작을 반복해서 상기 제 2 방전에 계속하여 복수회의 방전을 연속해서 발생시키는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  11. 제 9 항에 있어서,
    상기 제 2 구동 회로는,
    상기 구동 펄스의 전류 공급원으로서 상기 표시 패널 외부에 마련된 제 2 용량성 소자와,
    상기 제 2 용량성 소자를 소정의 전압으로 충전하기 위한 전압원을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  12. 제 1 항에 있어서,
    상기 구동 펄스는 제 1 전위로부터 제 2 전위로 천이하고 상기 제 1 전위로부터 상기 제 2 전위로 천이하는 동안에 적어도 1회 극대값 및 극소값을 취하는 구동 펄스를 포함하고,
    최후의 극값으로부터 상기 제 2 전위로의 천이 속도가 제 1 전위로부터 직후의 극값으로의 천이 속도 및 그 후의 극값으로부터 직후의 극값으로의 천이 속도보다 느려지도록 상기 구동 펄스를 구동하는 최종 구동 회로를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  13. 제 12 항에 있어서,
    상기 최종 구동 회로는,
    한쪽 단부에 상기 제 2 전위를 받는 전계 효과형 트랜지스터와,
    상기 전계 효과형 트랜지스터의 게이트에 입력되는 제어 신호의 전류를 제한하는 전류 제한 회로를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  14. 복수의 방전 셀을 선택적으로 방전시켜 화상을 표시하는 플라즈마 디스플레이 장치에 있어서,
    상기 복수의 방전 셀을 포함하는 표시 패널과,
    구동 펄스를 상기 복수의 방전 셀에 인가함으로써, 상기 표시 패널내의 방전 셀에 제 1 방전을 발생시키고, 상기 제 1 방전이 개시됨과 함께 상기 구동 펄스의 전압이 감소된 후에, 상기 구동 펄스의 전압을 증가시켜 상기 제 1 방전에 계속하여 제 2 방전을 발생시키는 구동 회로와,
    상기 복수의 방전 셀중 동시에 점등시킬 방전 셀의 점등률을 검출하는 검출 회로와,
    상기 검출 회로에 의해 검출된 점등률에 따라 상기 구동 펄스를 변화시키도록 상기 구동 회로를 제어하는 제어 회로
    를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  15. 제 14 항에 있어서,
    1필드를 복수의 서브필드로 분할하여 서브필드마다 선택된 방전 셀을 방전시켜 계조 표시를 실행하기 위해서 1필드의 화상 데이터를 각 서브필드의 화상 데이터로 변환하는 변환 회로를 더 구비하고,
    상기 검출 회로는 서브필드 마다의 점등률을 검출하는 서브필드 점등률 검출 회로를 포함하고,
    상기 제어 회로는 상기 서브필드 점등률 검출 회로에 의해 검출된 서브필드 마다의 점등률에 따라 상기 구동 펄스를 변화시키도록 상기 구동 회로를 제어하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  16. 제 14 항에 있어서,
    상기 구동 회로는,
    상기 구동 펄스의 전압을 증가시켜 상기 제 1 방전을 발생시키는 제 1 구동 회로와,
    상기 구동 펄스의 전압을 증가시키는 것에 의해 상기 제 1 방전을 발생시킨 후에 상기 제 2 방전을 발생시키는 제 2 구동 회로를 포함하고,
    상기 제어 회로는 상기 검출 회로에 의해 검출된 점등률에 따라 상기 구동 펄스를 변화시키도록 상기 제 2 구동 회로를 제어하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  17. 제 16 항에 있어서,
    상기 제 2 구동 회로는 상기 제 1 방전에 의해 상기 구동 펄스의 전압이 감소한 후에 상기 구동 펄스의 전압을 증가시키는 것에 의해 상기 제 1 방전에 계속하여 상기 제 2 방전을 발생시키는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  18. 제 16 항에 있어서,
    상기 제어 회로는 상기 검출 회로에 의해 검출된 점등률에 따라 상기 제 2 구동 회로가 상기 구동 펄스의 전압을 증가시키는 타이밍을 변화시키는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  19. 제 16 항에 있어서,
    상기 제어 회로는 상기 검출 회로에 의해 검출된 점등률이 클수록 상기 제 2 구동 회로가 상기 구동 펄스의 전압을 증가시키는 타이밍을 느리게 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  20. 제 16 항에 있어서,
    상기 제어 회로는 상기 검출 회로에 의해 검출된 점등률이 소정값 이상으로 된 경우, 상기 제 1 방전에 계속해서 상기 제 2 방전이 발생하도록 상기 제 2 구동 회로를 제어하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  21. 제 16 항에 있어서,
    상기 제어 회로는 상기 검출 회로에 의해 검출된 점등률의 증가에 따라 상기 구동 펄스의 전압을 증가시키는 타이밍을 느리게 하고, 또 점등률이 증가하여 소정값 이상으로 된 경우에 상기 구동 펄스의 전압을 증가시키는 타이밍을 빠르게 하도록 상기 제 2 구동 회로를 제어하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  22. 제 16 항에 있어서,
    상기 제어 회로는 상기 검출 회로에 의해 검출된 점등률이 소정값 이상으로 된 경우, 상기 제 2 구동 회로가 상기 구동 펄스의 전압을 증가시키는 타이밍을 전환함과 동시에, 상기 구동 펄스의 전압을 증가시키는 타이밍의 전환 전후에서 휘도가 대략 동일하게 되도록 상기 표시 패널내의 선택된 방전 셀에 인가되는 구동 펄스의 펄스 수를 변화시키도록 상기 구동 회로를 제어하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  23. 제 14 항에 있어서,
    상기 제어 회로는 상기 검출 회로에 의해 검출된 점등률이 클수록 상기 구동 펄스의 주기를 길게 하도록 상기 구동 회로를 제어하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  24. 제 14 항에 있어서,
    상기 제어 회로는 상기 검출 회로에 의해 검출된 점등률이 소정값 이상으로 된 경우, 상기 구동 펄스의 주기를 전환함과 동시에 상기 구동 펄스의 주기의 전환 전후에서 휘도가 대략 동일하게 되도록 상기 표시 패널내의 선택된 방전 셀에 인가되는 구동 펄스의 펄스 수를 변화시키도록 상기 구동 회로를 제어하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  25. 제 15 항에 있어서,
    상기 구동 회로는 동일 서브필드내에 있어서 1펄스의 인가에 의해 1회의 방전을 발생시키는 제 1 구동 펄스와 상기 제 1 방전을 발생시킨 후에 상기 제 2 방전을 발생시키는 제 2 구동 펄스중의 적어도 한쪽을 인가하고,
    상기 제어 회로는 상기 서브필드 점등률 검출 회로에 의해 검출된 서브필드 마다의 점등률에 따라 상기 제 1 구동 펄스의 인가 회수와 상기 제 2 구동 펄스의 인가 회수의 비율을 변화시키도록 상기 구동 회로를 제어하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  26. 제 15 항에 있어서,
    상기 구동 회로는 동일 서브필드내에 있어서 제 1 시간 간격으로 상기 제 1 및 제 2 방전을 발생시키는 제 1 구동 펄스와 상기 제 1 시간 간격보다 긴 제 2 시간 간격으로 상기 제 l 및 제 2 방전을 발생시키는 제 2 구동 펄스중의 적어도 한쪽을 인가하고,
    상기 제어 회로는 상기 서브필드 점등률 검출 회로에 의해 검출된 서브필드 마다의 점등률에 따라 상기 제 1 구동 펄스의 인가 회수와 상기 제 2 구동 펄스의 인가 회수의 비율을 변화시키도록 상기 구동 회로를 제어하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  27. 제 26 항에 있어서,
    상기 제 2 구동 펄스의 주기는 상기 제 1 구동 펄스의 주기보다 긴 것을 특징으로 하는 플라즈마 디스플레이 장치.
  28. 제 26 항에 있어서,
    상기 제어 회로는 상기 서브필드 점등률 검출 회로에 의해 검출된 서브필드 마다의 점등률이 클수록 상기 제 1 구동 펄스의 인가 회수에 대한 상기 제 2 구동 펄스의 인가 회수의 비율이 커지도록 상기 구동 회로를 제어하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  29. 제 26 항에 있어서,
    상기 제어 회로는 상기 서브필드 점등률 검출 회로에 의해 검출된 서브필드 마다의 점등률의 증가에 따라 상기 제 1 구동 펄스의 인가 회수에 대한 상기 제 2 구동 펄스의 인가 회수의 비율을 크게 하고, 또 점등률이 증가하여 소정값 이상으로 된 경우에 점등률의 증가에 따라 상기 제 1 구동 펄스의 인가 회수에 대한 상기 제 2 구동 펄스의 인가 회수의 비율을 작게 하도록 상기 구동 회로를 제어하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  30. 제 16 항에 있어서,
    상기 제 1 구동 회로는 상기 구동 펄스의 전류 공급원으로서 상기 표시 패널 외부에 마련된 제 1 용량성 소자를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  31. 제 30 항에 있어서,
    상기 제 1 용량성 소자는 상기 방전 셀에 축적된 전하를 회수하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  32. 제 16 항에 있어서,
    상기 복수의 방전 셀은 용량성 부하를 포함하고,
    상기 제 1 구동 회로는,
    한쪽 단부가 상기 용량성 부하에 접속되는 적어도 1개의 인덕턴스 소자를 갖는 인덕턴스 회로와,
    상기 용량성 부하와 상기 인덕턴스 소자의 LC 공진에 의해 상기 구동 펄스를 출력하는 공진 구동 회로를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  33. 제 32 항에 있어서,
    상기 인덕턴스 회로는 인덕턴스값을 변화시킬 수 있는 가변 인덕턴스 회로를 포함하고,
    상기 검출 회로에 의해 검출된 점등률에 따라 상기 가변 인덕턴스 회로의 인덕턴스값을 변화시키는 인덕턴스 제어 회로를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  34. 제 16 항에 있어서,
    상기 구동 회로는 상기 제 2 방전에 의해 상기 구동 펄스의 전압이 감소한 후에 상기 구동 펄스의 전압을 증가시키는 것에 의해 상기 제 2 방전에 계속하여 제 3 방전을 발생시키는 제 3 구동 회로를 더 포함하고,
    상기 제어 회로는 상기 검출 회로에 의해 검출된 점등률에 따라 상기 구동 펄스를 변화시키도록 상기 제 3 구동 회로를 제어하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  35. 제 34 항에 있어서,
    상기 제 3 구동 회로는 방전에 의해 상기 구동 펄스의 전압이 감소한 후에 상기 구동 펄스의 전압을 증가시키는 동작을 반복해서 상기 제 2 방전에 계속하여 복수회의 방전을 연속해서 발생시키고,
    상기 제어 회로는 상기 검출 회로에 의해 검출된 점등률에 따라 상기 구동 펄스를 변화시키도록 상기 제 3 구동 회로를 제어하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  36. 제 34 항에 있어서,
    상기 제 2 구동 회로는,
    상기 구동 펄스의 전류 공급원으로서 상기 표시 패널 외부에 마련된 제 2 용량성 소자와,
    상기 제 2 용량성 소자를 소정의 전압으로 충전하기 위한 전압원을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  37. 제 36 항에 있어서,
    상기 전압원은 출력 전압을 변화시킬 수 있는 가변 전압원을 포함하고,
    상기 검출 회로에 의해 검출된 점등률이 클수록 상기 제 2 용량성 소자의 충전 전압이 작아지도록 상기 가변 전압원의 출력 전압을 제어하는 전압 제어 회로를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  38. 제 36 항에 있어서,
    상기 전압원은 출력 전압을 변화시킬 수 있는 가변 전압원을 포함하고,
    상기 제 1 방전에 의해 변화된 상기 구동 펄스의 전위를 검출하는 전위 검출 회로와,
    상기 전위 검출 회로에 의해 검출된 전위의 변화량이 클수록 상기 제 2 용량성 소자의 충전 전압이 작아지도록 상기 가변 전압원의 출력 전압을 제어하는 전압 제어 회로를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  39. 복수의 방전 셀을 방전시켜 화상을 표시하는 플라즈마 디스플레이 장치의 구동 방법에 있어서,
    구동 펄스를 상기 복수의 방전 셀에 인가함으로써, 표시 패널내의 방전 셀에 제 1 방전을 발생시키고, 상기 제 1 방전이 개시됨과 함께 상기 구동 펄스의 전압이 감소된 후에, 상기 구동 펄스의 전압을 증가시켜 제 1 방전에 계속하여 제 2 방전을 발생시키며, 또한, 상기 제 1 방전의 피크와 상기 제 2 방전의 피크의 간격은 100ns 이상 550ns 이하인 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
  40. 제 39 항에 있어서,
    상기 제 2 방전에 의해 상기 구동 펄스의 전압이 감소한 후에 상기 구동 펄스의 전압을 증가시키는 것에 의해 상기 제 2 방전에 계속하여 제 3 방전을 발생시키는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
  41. 제 40 항에 있어서,
    상기 제 3 방전을 발생시키는 단계는 방전에 의해 상기 구동 펄스의 전압이 감소한 후에 상기 구동 펄스의 전압을 증가시키는 동작을 반복해서 상기 제 2 방전에 계속하여 복수회의 방전을 연속해서 발생시키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
  42. 제 39 항에 있어서,
    상기 구동 펄스는 제 1 전위로부터 제 2 전위로 천이하고 상기 제 1 전위로부터 상기 제 2 전위로 천이하는 동안에 적어도 1회 극대값 및 극소값을 취하는 구동 펄스를 포함하고,
    최후의 극값으로부터 상기 제 2 전위로의 천이 속도가 상기 제 1 전위로부터 직후의 극값으로의 천이 속도 및 그 후의 극값으로부터 직후의 극값으로의 천이 속도보다 느려지도록 상기 구동 펄스를 구동하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
  43. 복수의 방전 셀을 선택적으로 방전시켜 화상을 표시하는 플라즈마 디스플레이 장치의 구동 방법에 있어서,
    상기 복수의 방전 셀중 동시에 점등시킬 방전 셀의 점등률을 검출하는 단계와,
    상기 검출 단계에 의해 검출된 점등률에 따라 상기 구동 펄스를 변화시켜 상기 복수의 방전 셀에 인가함으로써, 표시 패널내의 방전 셀에 제 1 방전을 발생시키고, 상기 제 1 방전이 개시됨과 함께 상기 구동 펄스의 전압이 감소한 후에, 상기 구동 펄스의 전압을 증가시켜 제 1 방전에 계속하여 제 2 방전을 발생시키는 단계
    를 포함하는 플라즈마 디스플레이 장치의 구동 방법.
  44. 제 43 항에 있어서,
    상기 제 1 및 제 2 방전을 발생시키는 단계는,
    선택된 방전 셀에 인가하는 구동 펄스의 전압을 증가시켜 제 1 방전을 발생시키는 단계와,
    상기 구동 펄스의 전압을 증가시키는 것에 의해 상기 제 1 방전을 발생시킨 후에 상기 제 2 방전을 발생시킴과 동시에, 상기 검출 단계에 의해 검출된 점등률에 따라 상기 구동 펄스를 변화시키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
  45. 제 44 항에 있어서,
    상기 제 2 방전을 발생시키는 단계는 상기 제 1 방전에 의해 상기 구동 펄스의 전압이 감소한 후에 상기 구동 펄스의 전압을 증가시키는 것에 의해 상기 제 1 방전에 계속하여 제 2 방전을 발생시킴과 동시에, 상기 검출 단계에 의해 검출된 점등률에 따라 상기 구동 펄스의 전압을 증가시키는 타이밍을 변화시키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
KR10-2001-7008746A 1999-11-12 2000-11-06 플라즈마 디스플레이 장치 및 그 구동 방법 KR100436819B1 (ko)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
JP32272499 1999-11-12
JPJP-P-1999-00322724 1999-11-12
JPJP-P-2000-00036931 2000-02-15
JP2000036931 2000-02-15
JPJP-P-2000-00117033 2000-04-18
JP2000117032 2000-04-18
JP2000117033 2000-04-18
JPJP-P-2000-00117032 2000-04-18
JP2000291987A JP3242096B1 (ja) 1999-11-12 2000-09-26 表示装置およびその表示方法
JPJP-P-2000-00291987 2000-09-26
JP2000291988A JP3242097B1 (ja) 1999-11-12 2000-09-26 表示装置およびその表示方法
JPJP-P-2000-00291988 2000-09-26
PCT/JP2000/007801 WO2001037250A1 (fr) 1999-11-12 2000-11-06 Ecran et son procede de commande

Publications (2)

Publication Number Publication Date
KR20010101463A KR20010101463A (ko) 2001-11-14
KR100436819B1 true KR100436819B1 (ko) 2004-06-23

Family

ID=27554604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7008746A KR100436819B1 (ko) 1999-11-12 2000-11-06 플라즈마 디스플레이 장치 및 그 구동 방법

Country Status (6)

Country Link
US (1) US6900781B1 (ko)
EP (2) EP1152387B1 (ko)
KR (1) KR100436819B1 (ko)
CN (1) CN1192345C (ko)
DE (1) DE60022481T2 (ko)
WO (1) WO2001037250A1 (ko)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3390752B2 (ja) * 2000-09-13 2003-03-31 松下電器産業株式会社 表示装置およびその駆動方法
KR100385883B1 (ko) * 2001-05-29 2003-06-02 엘지전자 주식회사 플라즈마 디스플레이 패널의 데이터 구동방법 및 그구동장치
US6970162B2 (en) * 2001-08-03 2005-11-29 Canon Kabushiki Kaisha Image display apparatus
US6963174B2 (en) * 2001-08-06 2005-11-08 Samsung Sdi Co., Ltd. Apparatus and method for driving a plasma display panel
KR100463185B1 (ko) * 2001-10-15 2004-12-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
JP4357778B2 (ja) * 2001-11-22 2009-11-04 パナソニック株式会社 Ａｃ型プラズマディスプレイパネルの駆動方法
US7081891B2 (en) 2001-12-28 2006-07-25 Lg Electronics, Inc. Method and apparatus for resonant injection of discharge energy into a flat plasma display panel
JP4160764B2 (ja) * 2002-03-20 2008-10-08 株式会社日立製作所 プラズマディスプレイ装置
JP2004151348A (ja) * 2002-10-30 2004-05-27 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法および駆動装置
BRPI0407065A (pt) * 2003-02-05 2006-01-17 Fmc Corp Composição de pasta de dentes
JP4619014B2 (ja) * 2003-03-28 2011-01-26 株式会社日立製作所 プラズマディスプレイパネルの駆動方法
JP4846974B2 (ja) 2003-06-18 2011-12-28 株式会社日立製作所 プラズマディスプレイ装置
JP4050724B2 (ja) * 2003-07-11 2008-02-20 松下電器産業株式会社 表示装置およびその駆動方法
JP4399638B2 (ja) * 2003-10-02 2010-01-20 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
KR20050081012A (ko) * 2004-02-12 2005-08-18 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치
US7824065B2 (en) * 2004-03-18 2010-11-02 Lighting Science Group Corporation System and method for providing multi-functional lighting using high-efficiency lighting elements in an environment
US7086756B2 (en) * 2004-03-18 2006-08-08 Lighting Science Group Corporation Lighting element using electronically activated light emitting elements and method of making same
JP4647220B2 (ja) * 2004-03-24 2011-03-09 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置の駆動方法
EP1589515A3 (en) * 2004-04-21 2007-10-03 LG Electronics Inc. Plasma display apparatus and method for driving the same
US7215086B2 (en) * 2004-04-23 2007-05-08 Lighting Science Group Corporation Electronic light generating element light bulb
US7319293B2 (en) 2004-04-30 2008-01-15 Lighting Science Group Corporation Light bulb having wide angle light dispersion using crystalline material
US7367692B2 (en) * 2004-04-30 2008-05-06 Lighting Science Group Corporation Light bulb having surfaces for reflecting light produced by electronic light generating sources
KR100571203B1 (ko) * 2004-05-18 2006-04-17 엘지전자 주식회사 에너지 회수 회로부를 포함하는 플라즈마 표시 패널의구동 장치
KR100542772B1 (ko) * 2004-07-16 2006-01-20 엘지전자 주식회사 플라즈마 디스플레이 패널 구동방법 및 장치
JP4180034B2 (ja) * 2004-09-21 2008-11-12 パイオニア株式会社 プラズマ表示装置及びプラズマ表示装置に用いられる駆動方法
KR100648677B1 (ko) * 2004-11-04 2006-11-23 삼성에스디아이 주식회사 플라즈마 표시 장치와 그 구동방법
JP4694823B2 (ja) * 2004-11-24 2011-06-08 パナソニック株式会社 プラズマディスプレイ装置
JP4287809B2 (ja) * 2004-11-29 2009-07-01 日立プラズマディスプレイ株式会社 表示装置及びその駆動方法
KR100588019B1 (ko) * 2004-12-31 2006-06-12 엘지전자 주식회사 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR20090008481A (ko) * 2005-01-25 2009-01-21 파나소닉 주식회사 플라즈마 디스플레이 장치
JP4665548B2 (ja) 2005-02-25 2011-04-06 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
KR100647684B1 (ko) * 2005-03-12 2006-11-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 구동장치
JPWO2006103718A1 (ja) * 2005-03-25 2008-09-04 株式会社日立プラズマパテントライセンシング プラズマディスプレイ装置
KR100692832B1 (ko) * 2005-03-30 2007-03-09 엘지전자 주식회사 플라즈마 디스플레이 패널의 에너지 회수장치
JP5061426B2 (ja) * 2005-05-17 2012-10-31 パナソニック株式会社 画像表示装置
US7667696B2 (en) 2005-05-24 2010-02-23 Lg Electronics Inc. Plasma display apparatus
JP4704109B2 (ja) * 2005-05-30 2011-06-15 パナソニック株式会社 プラズマディスプレイ装置
KR100726633B1 (ko) * 2005-07-28 2007-06-12 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
JP2007065179A (ja) * 2005-08-30 2007-03-15 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
JP4550696B2 (ja) 2005-08-31 2010-09-22 株式会社東芝 液晶表示制御装置および液晶表示制御方法
KR100701965B1 (ko) * 2005-09-06 2007-03-30 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그 구동방법
JP4972302B2 (ja) * 2005-09-08 2012-07-11 パナソニック株式会社 プラズマディスプレイ装置
KR20070057372A (ko) * 2005-12-02 2007-06-07 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그 구동 방법
KR100765507B1 (ko) * 2006-01-06 2007-10-10 엘지전자 주식회사 플라즈마 디스플레이 장치
JP4338766B2 (ja) * 2006-02-13 2009-10-07 パナソニック株式会社 プラズマディスプレイパネル駆動回路
US20070188416A1 (en) * 2006-02-16 2007-08-16 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
US20070188415A1 (en) * 2006-02-16 2007-08-16 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
CN101410883B (zh) * 2006-04-14 2011-05-04 松下电器产业株式会社 驱动显示面板的驱动装置、驱动方法和ic芯片
KR100774965B1 (ko) * 2006-05-16 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 장치
JP4308837B2 (ja) * 2006-08-30 2009-08-05 日立プラズマディスプレイ株式会社 プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置
KR100796693B1 (ko) * 2006-10-17 2008-01-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR101009889B1 (ko) * 2006-12-05 2011-01-20 파나소닉 주식회사 플라즈마 디스플레이 장치 및 그 구동 방법
US20100141637A1 (en) * 2007-04-25 2010-06-10 Panasonic Corporation Method for driving plasma display panel
JP4589973B2 (ja) * 2008-02-08 2010-12-01 株式会社日立製作所 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP5260141B2 (ja) * 2008-05-22 2013-08-14 パナソニック株式会社 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット
KR20100115870A (ko) * 2009-04-21 2010-10-29 엘지전자 주식회사 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동장치
CN101719346B (zh) * 2009-12-31 2012-09-19 四川虹欧显示器件有限公司 等离子显示器的x驱动电路
US8901831B2 (en) 2012-05-07 2014-12-02 Lighting Science Group Corporation Constant current pulse-width modulation lighting system and associated methods
US9464788B2 (en) * 2013-08-16 2016-10-11 Lighting Science Group Corporation Method of assembling a lighting device with flexible circuits having light-emitting diodes positioned thereon
US9557015B2 (en) 2013-08-16 2017-01-31 Lighting Science Group Corporation Lighting device with flexible circuits having light-emitting diodes positioned thereupon and associated methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11109914A (ja) * 1997-10-03 1999-04-23 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法
JPH11282416A (ja) * 1998-01-30 1999-10-15 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動回路、その駆動方法およびプラズマディスプレイパネル装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3266373B2 (ja) * 1993-08-02 2002-03-18 富士通株式会社 プラズマ・ディスプレイパネル
JP2755201B2 (ja) 1994-09-28 1998-05-20 日本電気株式会社 プラズマディスプレイパネルの駆動回路
JP3454969B2 (ja) 1995-05-17 2003-10-06 富士通株式会社 Ａｃ型ｐｄｐの駆動方法
EP2105912A3 (en) * 1995-07-21 2010-03-17 Canon Kabushiki Kaisha Drive circuit for display device with uniform luminance characteristics
JP3544055B2 (ja) 1996-03-07 2004-07-21 富士通株式会社 プラズマ・ディスプレイ・パネルの駆動装置
JP3565650B2 (ja) * 1996-04-03 2004-09-15 富士通株式会社 Ａｃ型ｐｄｐの駆動方法及び表示装置
JPH09319329A (ja) 1996-05-31 1997-12-12 Hitachi Ltd プラズマディスプレイパネルの駆動方法
JPH11143422A (ja) * 1997-11-12 1999-05-28 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法
US6369781B2 (en) * 1997-10-03 2002-04-09 Mitsubishi Denki Kabushiki Kaisha Method of driving plasma display panel
JP3622105B2 (ja) 1998-03-30 2005-02-23 三菱電機株式会社 交流面放電型プラズマディスプレイパネルの駆動方法及び駆動回路並びに交流面放電型プラズマディスプレイパネル装置
JPH11219150A (ja) 1998-02-03 1999-08-10 Hitachi Ltd Ａｃ型プラズマディスプレイパネルの駆動方法
JP3544855B2 (ja) 1998-03-26 2004-07-21 富士通株式会社 表示ユニットの消費電力制御方法と装置、その装置を含む表示システム、及びその方法を実現するプログラムを格納した記憶媒体
JP3080064B2 (ja) 1998-05-01 2000-08-21 日本電気株式会社 プラズマディスプレイパネルの駆動回路
KR100341313B1 (ko) * 1998-11-16 2002-06-21 구자홍 플라즈마 디스플레이 패널과 구동장치 및 방법
JP3262093B2 (ja) 1999-01-12 2002-03-04 日本電気株式会社 プラズマディスプレイパネルの維持パルス駆動方法及び駆動回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11109914A (ja) * 1997-10-03 1999-04-23 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法
JPH11282416A (ja) * 1998-01-30 1999-10-15 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動回路、その駆動方法およびプラズマディスプレイパネル装置

Also Published As

Publication number Publication date
WO2001037250A1 (fr) 2001-05-25
EP1152387A1 (en) 2001-11-07
EP1152387B1 (en) 2005-09-07
EP1365379A1 (en) 2003-11-26
CN1192345C (zh) 2005-03-09
KR20010101463A (ko) 2001-11-14
DE60022481T2 (de) 2006-06-08
US6900781B1 (en) 2005-05-31
DE60022481D1 (de) 2005-10-13
EP1152387A4 (en) 2002-10-23
CN1335974A (zh) 2002-02-13

Similar Documents

Publication Publication Date Title
KR100436819B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
JP2002132208A (ja) プラズマディスプレイパネルの駆動方法および駆動回路
EP1657696A1 (en) Display device and drive method thereof
JP3242097B1 (ja) 表示装置およびその表示方法
KR100636943B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100885593B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR101002569B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
KR100605763B1 (ko) 플라즈마 디스플레이 패널 구동 장치 및 방법
JP5177139B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR100961025B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
JP3242096B1 (ja) 表示装置およびその表示方法
JP2002132215A (ja) 表示装置およびその駆動方法
JP4340077B2 (ja) 表示装置およびその駆動方法
US20040227700A1 (en) Plasma display device
JP2003157044A (ja) 表示装置およびその駆動方法
JP5003714B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2002099245A (ja) 表示装置およびその駆動方法
JP2002132213A (ja) 表示装置およびその駆動方法
JP2003255889A (ja) 表示装置およびその駆動方法
JP2002132212A (ja) 表示装置およびその駆動方法
US20090289960A1 (en) Plasma display device and plasma display panel drive method
JP2002123215A (ja) 表示装置およびその駆動方法
JP5024482B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5003713B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2002132214A (ja) 表示装置およびその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140522

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee