KR100774965B1 - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치

Info

Publication number
KR100774965B1
KR100774965B1 KR1020060044009A KR20060044009A KR100774965B1 KR 100774965 B1 KR100774965 B1 KR 100774965B1 KR 1020060044009 A KR1020060044009 A KR 1020060044009A KR 20060044009 A KR20060044009 A KR 20060044009A KR 100774965 B1 KR100774965 B1 KR 100774965B1
Authority
KR
South Korea
Prior art keywords
period
voltage
sustain
slope
discharge
Prior art date
Application number
KR1020060044009A
Other languages
English (en)
Inventor
한정관
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060044009A priority Critical patent/KR100774965B1/ko
Application granted granted Critical
Publication of KR100774965B1 publication Critical patent/KR100774965B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2944—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by varying the frequency of sustain pulses or the number of sustain pulses proportionally in each subfield of the whole frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Abstract

본 발명은 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것으로, 서스테인 신호가 복수의 단계로 상승하거나 하강하도록 함으로써, 노이즈 및 전자파 장애의 발생을 저감시키고, 이에 따라 구동을 안정시키는 효과가 있다.
이러한, 본 발명의 플라즈마 디스플레이 장치는 상술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치는 전극이 형성된 플라즈마 디스플레이 패널과, 영상 표시를 위한 서스테인 방전이 발생하는 서스테인 기간에서 전압 상승 기간, 전압 유지 기간, 전압 하강 기간을 포함하는 서스테인 신호를 상기 전극으로 인가하는 구동부를 포함하고, 전압 상승 기간은 제 1 기울기로 전압이 점진적으로 상승하는 제 1 기간과, 제 1 기간 이후에 제 1 기울기보다 더 가파른 제 2 기울기로 전압이 점진적으로 상승하는 제 2 기간과, 제 2 기간 이후에 제 2 기울기보다 더 가파른 제 3 기울기로 전압이 점진적으로 상승하는 제 3 기간을 포함하는 것이 바람직하다.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}
도 1a 내지 도 1b는 종래의 플라즈마 디스플레이 장치에서 사용되는 서스테인 신호에 대해 설명하기 위한 도면.
도 2는 본 발명의 플라즈마 디스플레이 장치의 구성을 설명하기 위한 도면.
도 3a 내지 도 3b는 본 발명의 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면.
도 4는 본 발명의 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 프레임(Frame)에 대해 설명하기 위한 도면.
도 5는 본 발명의 플라즈마 디스플레이 장치의 동작의 일례를 상세히 설명하기 위한 도면.
도 6a 내지 도 6b는 상승 기간에서 두 단계에 걸쳐 상승하는 서스테인 신호에 대해 설명하기 위한 도면.
도 7a 내지 도 7b는 제 1 기간이전에 다른 기간이 추가로 더 포함되는 경우를 설명하기 위한 도면.
도 8a 내지 도 8b는 제 2 기간이후에 다른 기간이 추가로 더 포함되는 경우를 설명하기 위한 도면.
도 9는 서스테인 신호의 전압 상승 기간의 또 다른 형태를 설명하기 위한 도 면.
도 10a 내지 도 10b는 서브필드 가중치에 따라 서스테인 상승 신호의 전압 상승 기간을 조절하는 방법의 일례에 대해 설명하기 위한 도면.
도 11은 서스테인 신호의 중첩에 대해 설명하기 위한 도면.
도 12a 내지 도 12c는 서스테인 신호의 전압 하강 기간에서 서스테인 방전이 발생하는 경우를 설명하기 위한 도면.
도 13은 하강 기간에서 두 단계에 걸쳐 하강하는 서스테인 신호에 대해 설명하기 위한 도면.
도 14a 내지 도 14b는 제 1 기간이전에 다른 기간이 추가로 더 포함되는 경우를 설명하기 위한 도면.
도 15a 내지 도 15b는 전압 하강 기간에서 제 2 기간이후에 다른 기간이 추가로 더 포함되는 경우를 설명하기 위한 도면.
도 16은 서스테인 신호의 전압 하강 기간의 또 다른 형태를 설명하기 위한 도면.
도 17은 서스테인 신호의 전압 상승 기간 및 전압 하강 기간이 모두 복수의 단계에 걸쳐 상승 또는 하강하는 경우에 대해 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
200 : 플라즈마 디스플레이 패널 210 : 구동부
본 발명은 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것이다.
플라즈마 디스플레이 장치는 전극이 형성된 플라즈마 디스플레이 패널과, 이러한 플라즈마 디스플레이 패널의 전극에 소정의 구동 신호를 공급하는 구동부를 포함하여 이루어진다.
일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.
그리고 구동부는 전극을 통해 방전 셀로 구동 신호를 인가한다.
그러면, 방전 셀 내에서는 인가되는 구동 전압에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 전압에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.
이러한 플라즈마 디스플레이 패널의 방전 셀 내에서 발생하는 방전은 리셋 방전, 어드레스 방전, 서스테인 방전 등이 있다.
여기서, 종래의 플라즈마 디스플레이 장치에서 서스테인 방전, 즉 표시 방전을 발생시키기 위한 서스테인 신호에 대해 살펴보면 다음과 같다.
도 1a 내지 도 1b는 종래의 플라즈마 디스플레이 장치에서 사용되는 서스테인 신호에 대해 설명하기 위한 도면이다.
먼저, 도 1a를 살펴보면, 종래의 플라즈마 디스플레이 장치에서는 서스테인 기간에서 스캔 전극(Y) 및 서스테인 전극(Z)에 교번되게 인가되는 타입(Type)의 서스테인 신호를 사용한다.
아울러, 이러한 스캔 전극(Y) 및 서스테인 전극(Z)에 인가되는 서스테인 신호는 전압이 급격히 상승하고, 아울러 급격히 하강한다.
다음, 도 1b를 살펴보면 앞선 도 1에서와 같이 서스테인 신호의 전압이 급격히 상승하거나 하강하게 되면, 서스테인 신호에 노이즈(Noise)가 발생한다.
이러한 노이즈는 인접하는 전극 간의 플라즈마 디스플레이 패널의 정전용량(Capacitance)을 통한 커플링(Coupling) 등의 원인에 의해 발생되는 것으로, 이러한 노이즈는 방전을 불안정하게 하여 플라즈마 디스플레이 장치의 구동효율을 저감시키는 문제점이 있다.
아울러, 이러한 노이즈는 전자파 장애(EMI : Electro Magnetic Interference)의 발생을 유발시킴으로써, 인체에 악영향을 미치는 문제점을 발생시킨다.
상술한 문제점을 해결하기 위해 본 발명은 서스테인 신호 전압 상승 기간 또는 전압 하강 기간 중 하나 이상을 조절하여 노이즈(Noise)의 발생이 저감된 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.
상술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치는 전극이 형성된 플라즈마 디스플레이 패널과, 영상 표시를 위한 서스테인 방전이 발생하는 서스테인 기간에서 전압 상승 기간, 전압 유지 기간, 전압 하강 기간을 포함하는 서스테인 신호를 상기 전극으로 인가하는 구동부를 포함하고, 전압 상승 기간은 제 1 기울기로 전압이 점진적으로 상승하는 제 1 기간과, 제 1 기간 이후에 제 1 기울기보다 더 가파른 제 2 기울기로 전압이 점진적으로 상승하는 제 2 기간과, 제 2 기간 이후에 제 2 기울기보다 더 가파른 제 3 기울기로 전압이 점진적으로 상승하는 제 3 기간을 포함하는 것이 바람직하다.
또한, 제 1 기간의 길이는 제 2 기간의 길이보다 더 긴 것을 특징으로 한다.
또한, 제 1 기간에서의 최대 전압은 서스테인 방전의 방전 개시 전압(Firing Voltage)보다 더 작은 것을 특징으로 한다.
또한, 제 1 기간에서의 최저 전압과 최대 전압의 차이는 대략 100V이상 150V이하인 것을 특징으로 한다.
또한, 전압 상승 기간은 제 1 기간 이전에 제 1 기울기와 다른 제 4 기울기로 전압이 점진적으로 상승하는 제 4 기간을 더 포함하는 것을 특징으로 한다.
또한, 전압 상승 기간은 제 2 기간과 제 3 기간의 사이에서 제 2 기울기와 다른 제 5 기울기로 전압이 점진적으로 상승하는 제 5 기간을 더 포함하는 것을 특징으로 한다.
또한, 전압 상승 기간의 길이는 하나의 서스테인 신호의 폭의 0.05배 이상 0.3배 이하인 것을 특징으로 한다.
또한, 전압 상승 기간의 길이는 대략 300ns(나노초) 이상 500ns(나노초)이하 인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 장치를 상세히 설명하기로 한다.
도 2는 본 발명의 플라즈마 디스플레이 장치의 구성을 설명하기 위한 도면이다.
도 2를 살펴보면, 본 발명의 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(200)과, 구동부(210)를 포함한다.
여기서, 플라즈마 디스플레이 패널(200)은 전극을 포함한다. 바람직하게는 스캔 전극(Y)과 서스테인 전극(Z) 및 이러한 스캔 전극(Y)과 서스테인 전극(Z)에 교차하는 어드레스 전극(X)을 포함한다. 이러한 스캔 전극(Y)과 서스테인 전극(Z) 및 어드레스 전극(X)이 교차하는 지점에 방전 셀(Cell)이 형성된다.
구동부(210)는 프레임(Frame)에 포함되는 복수의 서브필드(Subfield)에서 플라즈마 디스플레이 패널(200)의 방전 셀로 구동 신호를 공급한다.
특히, 구동부(210)는 표시 방전을 발생시키는 서스테인 기간에서 전극에, 바람직하게는 스캔 전극(Y) 및/또는 서스테인 전극(Z)에 전압 상승 기간, 전압 유지 기간 및 전압 하강 기간을 포함하는 서스테인 신호를 인가한다.
여기, 도 2에서는 구동부(210)가 하나의 보드(Board) 형태로 이루어지는 경우만 도시하고 있지만, 본 발명에서 구동부(210)는 플라즈마 디스플레이 패널(200)에 형성된 전극에 따라 복수개의 보드 형태로 나누어지는 것도 가능하다.
예를 들면, 본 발명의 플라즈마 디스플레이 장치는 스캔 전극(Y)을 구동시키 는 스캔 구동부(미도시)와, 서스테인 전극(Z)을 구동시키는 서스테인 구동부(미도시)와, 어드레스 전극(X)을 구동시키는 데이터 구동부(미도시)로 나누어질 수 있는 것이다.
이러한, 본 발명의 플라즈마 디스플레이 장치의 주요 특징인 구동부(210)는 이후의 설명을 통해 보다 명확히 될 것이다.
여기서, 플라즈마 디스플레이 패널(200)의 구조의 일례를 첨부된 도 3a 내지 도 3b를 결부하여 상세히 살펴보면 다음과 같다.
도 3a 내지 도 3b는 본 발명의 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면이다.
먼저, 도 3a를 살펴보면 본 발명의 플라즈마 디스플레이 패널은 전극(Electrode), 바람직하게는 스캔 전극(302, Y)과 서스테인 전극(303, Z)이 형성되는 전면 기판(301)을 포함하는 전면 패널(300)과, 전술한 스캔 전극(302, Y) 및 서스테인 전극(303, Z)과 교차하는 전극, 바람직하게는 어드레스 전극(313, X)이 형성되는 후면 기판(311)을 포함하는 후면 패널(310)이 합착되어 이루어진다.
여기서, 전면 기판(301) 상에 형성되는 전극, 바람직하게는 스캔 전극(302, Y)과 서스테인 전극(303, Z)은 방전 공간, 즉 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지한다.
이러한 스캔 전극(302, Y)과 서스테인 전극(303, Z)이 형성된 전면 기판(301)의 상부에는 스캔 전극(302, Y)과 서스테인 전극(303, Z)을 덮도록 유전체 층, 바람직하게는 상부 유전체 층(304)이 형성된다.
이러한, 상부 유전체 층(304)은 스캔 전극(302, Y) 및 서스테인 전극(303, Z)의 방전 전류를 제한하며 스캔 전극(302, Y)과 서스테인 전극(303, Z) 간을 절연시킨다.
이러한, 상부 유전체 층(304) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(305)이 형성된다. 이러한 보호 층(305)은 산화마그네슘(MgO) 등의 재료를 상부 유전체 층(304) 상부에 증착하는 방법 등을 통해 형성된다.
한편, 후면 기판(311) 상에 형성되는 전극, 바람직하게는 어드레스 전극(313, X)은 방전 셀에 데이터(Data) 신호를 공급하는 전극이다.
이러한 어드레스 전극(313, X)이 형성된 후면 기판(311)의 상부에는 어드레스 전극(313, X)을 덮도록 유전체 층, 바람직하게는 하부 유전체 층(315)이 형성된다.
이러한, 하부 유전체 층(315)은 어드레스 전극(313, X)을 절연시킨다.
이러한 하부 유전체 층(315)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type) 또는 웰 타입(Well Type) 등의 격벽(312)이 형성된다. 이에 따라, 전면 기판(301)과 후면 기판(311)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 등의 방전 셀이 형성된다.
여기서, 격벽(312)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워진다.
아울러, 격벽(312)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(314)이 형성된다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.
이상에서 설명한 본 발명의 플라즈마 디스플레이 패널에서는 스캔 전극(302, Y), 서스테인 전극(303, Z) 또는 어드레스 전극(313, X) 중 적어도 하나 이상의 전극으로 도 2의 구동부(210)에 의해 구동 신호가 인가되면, 격벽(312)에 의해 구획된 방전 셀 내에서 방전이 발생한다.
그러면, 방전 셀 내에 채워진 방전 가스에서 진공 자외선이 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체 층(314)에 가해진다. 그러면, 형광체 층(314)에서 소정의 가시광선이 발생되고, 이렇게 발생된 가시광선이 상부 유전체 층(304)이 형성된 전면 기판(301)을 통해 외부로 방출되고, 이에 따라 전면 기판(301)의 외부 면에 소정의 영상이 표시된다.
한편, 여기 도 3a의 설명에서는 스캔 전극(302, Y) 및 서스테인 전극(303, Z)이 각각 하나의 층(Layer)으로 이루어지는 경우만을 도시하고 설명하였지만, 이와는 다르게 스캔 전극(302, Y) 또는 서스테인 전극(303, Z) 중 하나 이상이 복수의 층으로 이루어지는 것도 가능하다. 이에 대해 도 3b를 참조하여 살펴보면 다음과 같다.
도 3b를 살펴보면, 스캔 전극(302, Y)과 서스테인 전극(303, Z)은 각각 두 개의 층(Layer)으로 이루어질 수 있다.
특히, 광 투과율 및 전기 전도도를 고려하면 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동 효율을 확보하는 차원에서 스캔 전극(302, Y)과 서스테인 전극(303, Z)은 불투명한 은(Ag) 재질의 버스 전극(302b, 303b)과 투명한 인 듐 틴 옥사이드(Indium Tin Oxide : ITO) 재질의 투명 전극(302a, 303a)을 포함하는 것이 바람직하다.
이와 같이, 스캔 전극(302, Y)과 서스테인 전극(303, Z)이 투명 전극(302a, 303a)을 포함하도록 하는 이유는, 방전 셀 내에서 발생한 가시 광이 플라즈마 디스플레이 패널의 외부로 방출될 때 효과적으로 방출되도록 하기 위해서이다.
아울러, 스캔 전극(302, Y)과 서스테인 전극(303, Z)이 버스 전극(302b, 303b)을 포함하도록 하는 이유는, 스캔 전극(302, Y)과 서스테인 전극(303, Z)이 투명 전극(302a, 303a)만을 포함하는 경우에는 투명 전극(302a, 303a)의 전기 전도도가 상대적으로 낮기 때문에 구동 효율이 감소할 수 있어서, 이러한 구동 효율의 감소를 야기할 수 있는 투명 전극(302a, 303a)의 낮은 전기 전도도를 보상하기 위해서이다.
이상의 도 3a 내지 도 3b에서는 본 발명의 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 여기 도 3a 내지 도 3b와 같은 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 도 3a 내지 도 3b의 플라즈마 디스플레이 패널에는 상부 유전체 층(304) 및 하부 유전체 층(315)이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 상부 유전체 층(304) 및 하부 유전체 층(315) 중 적어도 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.
한편, 앞선 도 3b에서와 같은 구조에서 투명 전극(302a, 303a)이 생략되는 것도 가능하다. 다시 말해 ITO-Less 인 경우도 가능한 것이다.
예를 들면, 스캔 전극(302, Y)과 서스테인 전극(303, Z)은 도 3b에서 투명 전극(302a, 303a)이 생략되고, 버스 전극(302b, 303b)만으로 이루어질 수 있다. 즉, 스캔 전극(302, Y)과 서스테인 전극(303, Z)은 버스 전극(302b, 303b)의 하나의 층(Layer)으로 이루어질 수 있다.
이러한 플라즈마 디스플레이 패널을 포함하는 본 발명의 플라즈마 디스플레이 장치의 동작의 일례에 대해 첨부된 도 4 내지 도 5를 결부하여 살펴보면 다음과 같다.
도 4는 본 발명의 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 프레임(Frame)에 대해 설명하기 위한 도면이다.
또한, 도 5는 본 발명의 플라즈마 디스플레이 장치의 동작의 일례를 상세히 설명하기 위한 도면이다.
먼저, 도 4를 살펴보면 본 발명의 플라즈마 디스플레이 장치에서 영상의 계조(Gray Level)를 구현하기 위한 프레임은 발광횟수가 다른 여러 서브필드로 나누어진다. 또한, 도시하지는 않았지만 각 서브필드는 다시 모든 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.
예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 예컨대, 여기 도 4와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기 간 및 서스테인 기간으로 다시 나누어지게 된다.
한편, 서스테인 기간에 공급되는 서스테인 펄스의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.
이러한 본 발명의 플라즈마 디스플레이 장치는 1초의 영상을 표시하기 위해 복수의 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 프레임을 사용하는 것이다.
여기 도 4에서는 하나의 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 프레임을 구성할 수도 있는 것이다.
이러한, 프레임으로 영상의 계조를 구현하는 플라즈마 디스플레이 장치가 구현하는 영상의 화질은 프레임에 포함되는 서브필드의 개수에 따라 결정될 수 있다. 즉, 프레임에 포함되는 서브필드가 12개인 경우는 212 가지의 영상의 계조를 표현할 수 있고, 프레임에 포함되는 서브필드가 8개인 경우는 28 가지의 영상의 계조를 구현할 수 있게 되는 것이다.
또한, 여기 도 4에서는 하나의 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.
다음, 도 5를 살펴보면 도 4와 같은 프레임에 포함된 복수의 서브필드 어느 하나의 서브필드(Subfield)에서의 본 발명의 플라즈마 디스플레이 장치의 동작의 일례가 나타나 있다.
도 5를 살펴보면, 도 2의 본 발명의 플라즈마 디스플레이 장치에서 구동부(210)는 리셋 기간의 셋업 기간에서 스캔 전극(Y)에 전압이 점진적으로 상승하는 상승 램프(Ramp-Up) 신호를 인가할 수 있다.
이러한, 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓이게 된다.
또한, 셋업 기간 이후의 셋다운 기간에서는 스캔 전극(Y)에 상승 램프 신호를 인가한 후, 상승 램프 신호의 피크전압보다 낮은 소정의 정극성 전압에서부터 전압이 점진적으로 하강하는 하강 램프(Ramp-Down) 신호를 인가할 수 있다.
이에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 이전의 셋업 방전에 의해 방전 셀 내에 쌓여있던 벽 전하의 일부가 소거되어 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.
이러한, 셋업 기간과 셋다운 기간을 포함하는 리셋 기간 이후의 어드레스 기간에서는 스캔 기준 전압(Vsc)으로부터 하강하는 스캔 신호(Scan)를 스캔 전극(Y)에 인가할 수 있다. 이러한 스캔 신호는 부극성 스캔 전압(-Vy)을 갖는 것이 바람직하다.
아울러, 구동부(210)는 스캔 신호(Scan)를 스캔 전극(Y)으로 인가할 때, 이에 대응되게 어드레스 전극(X)에 데이터 신호를 인가할 수 있다.
아울러, 어드레스 기간에서 서스테인 전극(Z)의 간섭으로 인한 오방전의 발생을 방지하기 위해 어드레스 기간에서 서스테인 전극(Z)에 서스테인 바이어스 신호(Vzb)를 인가할 수 있다.
이러한, 어드레스 기간에서는 스캔 신호(Scan)의 부극성 스캔 전압(-Vy)과 데이터 신호의 데이터 전압(Vd) 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호가 인가되는 방전 셀 내에는 어드레스 방전이 발생된다.
이러한, 어드레스 방전에 의해 선택된 방전 셀 내에는 서스테인 펄스의 서스테인 신호(SUS)가 인가될 때 방전이 일어날 수 있게 하는 정도의 벽 전하가 형성된다.
이러한, 어드레스 기간 이후의 서스테인 기간에서는 표시 방전이 발생한다. 즉 서스테인 방전이 발생한다.
이를 위해 구동부(210)는 스캔 전극(Y) 및/또는 서스테인 전극(Z)에 서스테인 신호(SUS)를 인가한다.
그러면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호(SUS)의 전압, 즉 서스테인 전압(Vs)이 더해지면서 서스테인 신호(SUS)가 인가될 때 스캔 전극(Y)과 서스테인 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다. 이에 따라, 플라즈마 디스플레이 패널 상에 소정의 영상이 구현되는 것이다.
여기서, 서스테인 신호(SUS)는 전압 상승 기간, 전압 유지 기간 및 전압 하강 기간을 포함한다. 이러한, 서스테인 신호(SUS)에 대해 보다 상세히 살펴보면 다음과 같다.
도 6a 내지 도 6b는 상승 기간에서 두 단계에 걸쳐 상승하는 서스테인 신호에 대해 설명하기 위한 도면이다.
먼저, 도 6a을 살펴보면, 전압 상승 기간, 전압 유지 기간, 전압 하강 기간을 포함하는 서스테인 신호가 스캔 전극(Y)과 서스테인 전극(Z)에 교번되게 인가된다.
여기서, 서스테인 신호의 전압 상승 기간은 제 1 기간(①)과 제 2 기간(②)과 제 3 기간을 포함한다. 여기 도 6a에서는 도면상에 제 3 기간을 표시하지 않았음을 확인해 주기 바란다.
제 1 기간(①)은 서스테인 신호의 전압이 제 1 기울기로 제 1 전압(V1)부터 제 2 전압(V2)까지 상승하는 기간이다.
제 2 기간(②)은 제 2 전압(V2)부터 제 1 기울기보다 더 가파른 제 2 기울기로 제 3 전압(V3)까지 상승하는 기간이다.
그리고 제 3 기간은 제 3 전압(V)부터 제 2 기울기보다 더 가파른 제 3 기울기로 제 4 전압(V)까지 상승하는 기간이다.
서스테인 신호의 전압 유지 기간은 서스테인 신호의 전압이 제 4 전압(V4)을 실질적으로 일정하게 유지하는 기간이다.
서스테인 신호의 전압 하강 기간은 서스테인 신호의 전압이 제 4 전압(V4)부터 제 1 전압(V1)까지 하강하는 기간이다.
여기서, 제 1 전압(V1)은 그라운드 레벨(GND)의 전압인 것이 바람직하고, 제 4 전압(V4)은 서스테인 전압(Vs)인 것이 바람직하다.
아울러, 제 1 기간(①)에서의 최대 전압은 서스테인 방전의 방전 개시 전압(Firing Voltage)보다 더 작은 것이 바람직하다. 다시 말해, 제 2 전압(V2)은 방전 셀 내에서 서스테인 방전이 발생하지 않을 정도의 전압 값을 갖는 것이 바람직하다. 예를 들어, 서스테인 신호의 전압이 180V이상이 되는 경우에 방전 셀 내에서 서스테인 방전이 발생한다고 가정하면, 제 2 전압(V2)은 180V보다는 작은 전압 값을 갖는 것이다.
다르게 표현하면, 제 1 기간(①)에서의 최저 전압과 최대 전압의 차이, 즉, 제 1 전압(V10)과 제 2 전압(V2)의 차이는 서스테인 방전의 방전 개시 전압의 크기 보다 더 작은 것이 바람직한 것이다. 보다 자세하게는 제 1 전압(V1)과 제 2 전압(V2)의 차이는 대략 100V이상 150V이하인 것이 바람직하다.
이와 같이, 제 1 전압(V1)과 제 2 전압(V2)의 차이를 설정하는 이유는 제 1 기간(①)에서 서스테인 방전이 발생하지 않도록 하기 위해서이다. 즉, 제 1 기간(①)에서는 서스테인 신호의 전압이 서스테인 방전이 발생하지 않는 범위 내에서 상승하도록 하는 것이다.
이처럼, 제 1 기간(①)에서는 서스테인 신호의 전압이 서스테인 방전이 발생하지 않는 범위 내에서 상승하고, 이후의 제 2 기간(②)에서는 서스테인 신호의 전압이 방전 개시 전압(Vf)을 초과할 수 있다. 이에 따라 제 2 기간(②)에서 서스테인 방전이 발생할 수 있다.
이와 같이, 제 1 기간(①)에서는 서스테인 신호의 전압이 서스테인 방전이 발생하지 않는 범위 내에서 제 1 기울기로 상대적으로 완만하게 상승하고, 이후의 제 2 기간(②)에서는 제 2 기울기로 상대적으로 가파르게 상승하여 서스테인 방전이 발생하게 되면, 서스테인 신호의 시간당 전압 변화율(dt/dv)이 상대적으로 작아지고 아울러, 전극 간의 플라즈마 디스플레이 패널의 정전용량(Capacitance)을 통한 커플링(Coupling) 효과가 상대적으로 약화된다.
이에 따라 피킹(Peaking) 성분의 노이즈(Noise)의 발생이 저감되며, 전자파 장애(EMI : Electro Magnetic Interference)의 발생이 저감된다.
아울러, 보다 효과적으로 노이즈 및 전자파 장애의 발생을 저감시키기 위해 제 1 기간(①)의 길이를 제 2 기간(②)의 길이보다 더 길게 하는 것이 바람직하다.
반면에, 제 1 기간(①) 및 제 2 기간(②)에서 모두 서스테인 방전을 발생시키지 않고, 제 3 기간에서 서스테인 방전을 발생시키는 것도 가능하다. 즉, 제 3 전압(V3)도 서스테인 방전 임계 전압보다 더 낮은 전압이고, 제 4 전압(V4)만이 서스테인 방전 임계 전압보다 더 높은 전압일 수 있다.
이러한, 제 1 기간(①)과 제 2 기간(②)과 제 3 기간을 포함하는 서스테인 신호의 전압 상승 기간의 길이가 과도하게 짧아질 경우에는 시간당 전압 변화율이 증가함으로써 노이즈 및 전자파 장애의 발생이 더욱 증가할 수 있다. 반면에 전압 상승 기간의 길이가 과도하게 길어질 경우에는 서스테인 기간의 길이가 과도하게 길어져 전체 구동 시간이 부족하게 되거나 또는 한정된 길이를 갖는 서스테인 기간에 포함되는 서스테인 신호의 개수가 감소할 수 있다.
이를 고려할 때, 제 1 기간(①)과 제 2 기간(②)과 제 3 기간을 포함하는 서스테인 신호의 전압 상승 기간의 길이는 하나의 서스테인 신호(SUS)의 폭의 0.05배 이상 0.3배 이하인 것이 바람직하다. 예를 들어, 하나의 서스테인 신호의 폭, 즉 서스테인 신호의 전압 상승 기간, 전압 유지 기간, 전압 하강 기간의 길이의 합이 1000ns(나노초)라고 가정할 때, 전압 상승 기간의 길이는 50ns(나노초)이상 300ns(나노초)이하의 범위 내에서 결정되는 것이다.
아울러, 제 1 기간(①)과 제 2 기간(②)과 제 3 기간을 포함하는 서스테인 신호의 전압 상승 기간의 길이는 대략 300ns(나노초) 이상 500ns(나노초)이하인 것이 바람직하다.
이러한 전압 상승 기간의 길이는 전압 하강 기간의 길이보다 더 길게 설정되 는 것도 가능하고 더 짧게 설정되는 것도 가능하다.
다음, 도 6b를 살펴보면 제 1 기간(①)과 제 2 기간(②)과 제 3 기간에서의 보다 자세한 파형의 일례가 나타나 있다.
제 1 기간(①)과 제 2 기간(②)에서는 전압이 곡선 형태로 완만하게 상승하고, 제 3 기간에서는 전압이 급격하게 상승하는 것을 확인할 수 있다.
이는 제 1 기간(①)과 제 2 기간(②)에서는 인덕터(Inductor)에 의한 LC 공진에 의해 전압이 상승하기 때문이고, 반면에 제 3 기간에서는 공진을 거치지 않고 직접 전압을 상승시키기 때문이다.
이와 같이, 제 1 기간(①)과 제 2 기간(②)에서와 같이 인덕터에 의한 LC 공진에 의해 전압이 상승하는 경우에는 전압이 기울기를 평균 기울기로 간주할 수 있다.
한편, 이상에서는 서스테인 신호의 전압 상승 기간이 제 1 기간(①)과 제 2 기간(②) 및 제 3 기간만을 포함하는 것으로 도시하고 설명하였지만, 이와는 다르게 제 1 기간(①)이전에 다른 기간이 추가로 더 포함되는 것도 가능하다. 이에 대해 첨부된 도 7a 내지 도 7b를 참조하여 살펴보면 다음과 같다.
도 7a 내지 도 7b는 제 1 기간이전에 다른 기간이 추가로 더 포함되는 경우를 설명하기 위한 도면이다.
먼저, 도 7a를 살펴보면 서스테인 신호의 전압 상승 기간은 제 1 기간(①) 이전에 제 1 기울기와 다른 제 4 기울기로 전압이 상승하는 제 4 기간(③)을 더 포함할 수 있다.
이러한 제 4 기간(③)에서는 제 1 전압(V1)보다 낮은 제 5 전압(V5)으로부터 제 1 전압(V1)까지 전압이 점진적으로 상승하는 것이 바람직하다.
여기서, 제 4 기울기는 제 1 기울기보다 더 완만할 수 있다.
여기 도 7a에서는 제 5 전압(V5)이 그라운드 레벨(GND)의 전압인 것이 바람직하고, 제 1 전압(V1)은 그라운드 레벨(GND)의 전압보다는 크고, 아울러 제 1 전압(V1)은 서스테인 방전이 발생하지 않도록 하는 전압인 것이 바람직하다.
다음, 도 7b를 살펴보면 서스테인 신호의 전압 상승 기간은 제 1 기간(①) 이전에 제 1 기울기와 다른 제 4 기울기로 제 1 전압(V1)보다 낮은 제 5 전압(V5)으로부터 제 1 전압(V1)까지 상승하는 제 4 기간(③)을 더 포함하고, 특히 제 4 기간(③)에서의 제 4 기울기는 제 1 기울기보다 더 가파르다.
이와 같이, 제 1 기간(①)이전에 다른 기간이 추가로 더 포함될 수 있고, 아울러 추가되는 기간은 다양하게 변경될 수 있는 것이다.
다음, 도 8a 내지 도 8b는 제 2 기간이후에 다른 기간이 추가로 더 포함되는 경우를 설명하기 위한 도면이다.
먼저, 도 8a를 살펴보면 서스테인 신호의 전압 상승 기간은 제 2 기간(②) 이후 제 3 기간 이전에 제 2 기울기 및 제 3 기울기와 다른 제 5 기울기로 전압이 점진적으로 상승하는 제 5 기간(④)을 더 포함할 수 있다.
이러한, 제 5 기간(④)에서는 전압이 제 3 전압(V)보다는 높고 제 4 전압(V4)보다 낮은 제 5 전압(V5)으로부터 제 5 전압(V5)보다 높은 제 4 전압(V4)까지 전압이 점진적으로 상승하는 것이 바람직하다.
여기서, 제 5 기울기는 제 2 기울기보다 더 가파를 수 있다.
여기 도 8a에서는 제 4 전압(V4)이 서스테인 전압(Vs)인 것이 바람직하고, 제 5 전압(V5)은 서스테인 전압(Vs)보다는 작고, 아울러 제 5 전압(V5)은 서스테인 방전이 발생하는 방전 개시 전압을 초과하는 전압인 것이 바람직하다.
다음, 도 8b를 살펴보면 서스테인 신호의 전압 상승 기간은 제 2 기간(②) 이후 제 3 기간 이전에 제 2 기울기 및 제 3 기울기와 다른 제 5 기울기로 제 3 전압(V3)으로부터 제 3 전압(V3)보다 높고 제 4 전압(V4)보다 작은 제 5 전압(V)까지 상승하는 제 5 기간(④)을 더 포함하고, 특히 제 5 기간(④)에서의 제 5 기울기는 제 2 기울기보다 더 완만하다.
이와 같이, 제 3 기간 이후에 다른 기간이 추가로 더 포함될 수 있고, 아울러 추가되는 기간은 다양하게 변경될 수 있는 것이다.
다음, 도 9는 서스테인 신호의 전압 상승 기간의 또 다른 형태를 설명하기 위한 도면이다.
도 9를 살펴보면, 서스테인 신호의 전압 상승 기간은 제 1 기간(①), 제 2 기간(②), 제 3 기간(③), 제 4 기간(④) 및 제 5 기간(⑤)을 포함할 수 있다.
여기서, 제 1 기간(①)은 서스테인 신호의 전압이 제 1 기울기로 제 1 전압(V1)부터 제 2 전압(V2)까지 상승하는 기간이다.
제 2 기간(②)은 서스테인 신호의 전압이 제 1 기울기와는 다른 제 2 기울기로 제 2 전압(V2)부터 제 3 전압(V3)까지 상승하는 기간이다.
제 3 기간(③)은 서스테인 신호의 전압이 제 2 기울기와는 다른 제 3 기울기 로 제 3 전압(V3)부터 제 4 전압(V4)까지 상승하는 기간이다. 여기서, 제 3 기울기는 앞선 제 1 기울기와 실질적으로 동일할 수도 있고 다를 수도 있다.
제 4 기간(④)은 서스테인 신호의 전압이 제 3 기울기와는 다른 제 4 기울기로 제 4 전압(V4)부터 제 5 전압(V5)까지 상승하는 기간이다. 여기서, 제 4 기울기는 앞선 제 1 기울기 또는 제 2 기울기와 실질적으로 동일할 수도 있고 다를 수도 있다.
제 5 기간(⑤)은 서스테인 신호의 전압이 제 4 기울기와는 다른 제 5 기울기로 제 5 전압(V5)부터 제 6 전압(V6)까지 상승하는 기간이다. 여기서, 제 5 기울기는 앞선 제 1 기울기, 제 2 기울기 또는 제 3 기울기 중 적어도 어느 하나와 실질적으로 동일할 수도 있고 다를 수도 있다.
이와 같이, 서스테인 신호의 전압 상승 기간은 다양하게 변경될 수 있다.
다음, 도 10a 내지 도 10b는 서브필드 가중치에 따라 서스테인 상승 신호의 전압 상승 기간을 조절하는 방법의 일례에 대해 설명하기 위한 도면이다.
먼저, 도 10a에서와 같이 하나의 프레임이 총 7개의 서브필드로 이루어진다고 가정하자. 즉, 하나의 프레임은 제 1, 2, 3, 4, 5, 6, 7 서브필드(SF1, SF2, SF3, SF4, SF5, SF6, SF7)로 이루어지는 것이다.
그리고 프레임에 포함된 서브필드들은 계조 가중치의 크기 순서로 배열된다고 가정하자. 예를 들면 제 1 서브필드(SF1)보다 제 2 서브필드(SF2)가 계조 가중치가 더 크고, 제 2 서브필드(SF2)보다는 제 3 서브필드(SF3)가 계조 가중치가 더 큰 것이다.
여기서, 계조 가중치가 상대적으로 작은 제 1 서브필드(SF1)에서는 제 1 기간(①)과 제 2 기간(②) 및 제 3 기간을 포함하는 전압 상승 기간의 총 길이가 W1이라고 하자.
반면에, 제 1 서브필드(SF1)보다는 계조 가중치가 더 큰 제 6 서브필드(SF6)에는 제 1 기간(①)과 제 2 기간(②) 및 제 3 기간을 포함하는 전압 상승 기간의 총 길이는 (a)의 W1보다는 작은 W2로 설정될 수 있다.
이와 같이, 계조 가중치가 상대적으로 작은 서브필드에서 전압 상승 기간의 길이를 계조 가중치가 상대적으로 큰 서브필드에 비해 더 길게 하는 이유는, 계조 가중치가 상대적으로 작은 서브필드에서는 서스테인 기간에 포함되는 서스테인 신호의 개수가 계조 가중치가 상대적으로 큰 서브필드에 비해 더 적기 때문에 방전이 불안정해질 가능성이 상대적으로 더 높기 때문이다. 즉, 방전이 불안정해질 가능성이 상대적으로 더 높은 계조 가중치가 작은 서브필드에서 서스테인 신호의 전압 상승 기간의 길이를 상대적으로 더 길게 함으로써, 노이즈 및 전자파 장애의 발생을 줄여 방전 불안정을 보상하는 것이다.
다음, 도 10b를 살펴보면 서브필드의 계조 가중치에 따라 서스테인 신호의 전압 상승 시간에서의 기울기를 조절하는 방법의 일례가 나타나 있다.
예를 들어, 앞선 도 10a에서와 같이 계조 가중치가 상대적으로 작은 제 1 서브필드(SF1)에서는 제 1 전압(V1)부터 제 2 전압(V2)까지 제 1 기울기로 상승하고, 다시 제 2 전압(V2)부터 제 3 전압(V3)까지 제 1 기울기보다 가파른 제 2 기울기로 상승하고, 다시 제 3 전압(V3)부터 제 4 전압(V4)까지 제 2 기울기보다 가파른 제 3 기울기로 상승하는 ③과 같은 타입의 전압 상승 기간을 갖는 서스테인 신호를 사용할 수 있다.
그리고 계조 가중치가 제 1 서브필드(SF1)에 비해 상대적으로 큰 제 3 서브필드(SF3)에서는 제 1 전압(V1)부터 제 2′ 전압(V2′)까지 제 1′ 기울기로 상승하고, 다시 제 2′ 전압(V2′)부터 제 3 전압(V3)까지 제 1′ 기울기보다 가파른 제 2′ 기울기로 상승하고, 다시 제 3 전압(V3)부터 제 4 전압(V4)까지 제 2′ 기울기보다 가파른 제 3 기울기로 상승하는 ②와 같은 타입의 전압 상승 기간을 갖는 서스테인 신호를 사용할 수 있다.
그리고 계조 가중치가 제 3 서브필드(SF3)에 비해 상대적으로 큰 제 7 서브필드(SF7)에서는 제 1 전압(V1)부터 제 2″ 전압(V2″)까지 제 1″ 기울기로 상승하고, 다시 제 2″ 전압(V2″)부터 제 3 전압(V3)까지 제 1″ 기울기보다 가파른 제 2″ 기울기로 상승하고, 다시 제 3 전압(V3)부터 제 4 전압(V4)까지 제 2″ 기울기보다 가파른 제 3 기울기로 상승하는 ①과 같은 타입의 전압 상승 기간을 갖는 서스테인 신호를 사용할 수 있다.
이와 같이, 서스테인 신호의 전압 상승 기간의 기울기를 서브필드의 계조 가중치에 따라 조절하는 것도 가능한 것이다.
한편, 이상의 설명에서는 서스테인 신호는 서스테인 기간에서 스캔 전극(Y)과 서스테인 전극(Z)에 교번되게 인가되는 경우만을 도시하고 설명하였지만, 스캔 전극(Y)에 인가되는 서스테인 신호와 서스테인 전극(Z)에 인가되는 서스테인 신호가 중첩(Overlap)되는 것도 가능하다. 이에 대해 첨부된 도 11을 참조하여 살펴보 면 다음과 같다.
도 11은 서스테인 신호의 중첩에 대해 설명하기 위한 도면이다.
도 11을 살펴보면, 스캔 전극(Y)에 인가되는 서스테인 신호와 서스테인 전극(Z)에 인가되는 서스테인 신호는 W의 기간만큼 중첩(Overlap)된다.
예를 들면, 스캔 전극(Y)에 인가되는 서스테인 신호의 전압 하강 기간의 일부와 서스테인 전극(Z)에 인가되는 서스테인 신호의 전압 상승 기간의 일부가 W의 기간만큼 중첩되는 것이다.
이와 같이, 스캔 전극(Y)에 인가되는 서스테인 신호와 서스테인 전극(Z)에 인가되는 서스테인 신호를 중첩시키게 되면, 서스테인 기간에 포함되는 서스테인 신호의 개수를 증가시킬 수 있으며, 아울러 서스테인 방전에 의해 발생하는 광의 양을 증가시킬 수 있는 등 다양한 효과를 얻을 수 있다.
이상에서는 서스테인 신호의 전압 상승 기간에서 서스테인 방전이 발생하는 경우만을 도시하고 설명하였지만, 이와는 다르게 서스테인 신호의 전압 하강 기간에서 서스테인 방전이 발생하도록 하는 것도 가능하다. 이에 대해 첨부된 도 12a 내지 도 12c를 참조하여 살펴보면 다음과 같다.
도 12a 내지 도 12c는 서스테인 신호의 전압 하강 기간에서 서스테인 방전이 발생하는 경우를 설명하기 위한 도면이다.
먼저, 도 12a를 살펴보면 스캔 전극(Y)과 서스테인 전극(Z)에 교번되게 서스테인 신호가 인가되고, 특히 이러한 서스테인 신호는 그라운드 레벨(GND)의 전압으로부터 음(-)의 서스테인 전압(-Vs)까지 하강하는 형태이다.
예를 들어, 스캔 전극(Y)에 그라운드 레벨(GND)의 전압으로부터 음(-)의 서스테인 전압(-Vs)까지 하강하는 형태의 제 1 서스테인 신호(SUS1)가 인가되고, 서스테인 전극(Z)에 그라운드 레벨(GND)의 전압으로부터 음(-)의 서스테인 전압(-Vs)까지 하강하는 형태의 제 2 서스테인 신호(SUS1)가 인가된다고 가정하자.
그러면 스캔 전극(Y)에 인가되는 제 1 서스테인 신호(SUS1)의 전압 하강 기간에서 스캔 전극(Y)과 서스테인 전극(Z)간의 전압 차이가 증가함으로써 서스테인 방전이 발생한다.
다음, 도 12b를 살펴보면 스캔 전극(Y)과 서스테인 전극(Z) 중 어느 하나에만 서스테인 신호가 인가된다.
예를 들면, 스캔 전극(Y)에 전압이 그라운드 레벨(GND)의 전압에서부터 서스테인 전압(Vs)까지 상승한 이후에 다시 서스테인 전압(Vs)에서부터 그라운드 레벨(GND)의 전압까지 하강하는 제 1 서스테인 신호(SUS1)와, 전압이 그라운드 레벨(GND)의 전압에서부터 음(-)의 서스테인 전압(-Vs)까지 하강한 이후에 다시 음(-)의 서스테인 전압(-Vs)에서부터 그라운드 레벨(GND)의 전압까지 상승하는 제 2 서스테인 신호(SUS2)가 인가되는 것이다.
이때, 서스테인 전극(Z)은 그라운드 레벨(GND)의 전압을 유지하는 것이 바람직하다.
그러면 스캔 전극(Y)에 인가되는 제 1 서스테인 신호의 전압 상승 기간에서 서스테인 방전이 발생하고, 아울러 제 2 서스테인 신호의 전압 하강 기간에서 서스테인 방전이 발생하는 것이다.
다음, 도 12c를 살펴보면 스캔 전극(Y)에 인가되는 제 1 서스테인 신호(SUS1)와 서스테인 전극(Z)에 인가되는 제 2 서스테인 신호(SUS2)는 W의 기간만큼 중첩(Overlap)된다. 특히, 스캔 전극(Y)에 인가되는 제 1 서스테인 신호(SUS1)의 전압 하강 기간 및 전압 유지 기간 일부와 서스테인 전극(Z)에 인가되는 제 2 서스테인 신호(SUS2)의 전압 상승 기간 및 전압 유지 기간의 일부가 W의 기간만큼 중첩된다.
그러면, 스캔 전극(Y)에 인가되는 제 1 서스테인 신호(SUS1)의 전압 하강 기간과 서스테인 전극(Z)에 인가되는 제 2 서스테인 신호(SUS2)가 중첩되는 d의 기간에서 스캔 전극(Y)과 서스테인 전극(Z)간의 전압이 증가함으로써 서스테인 방전이 발생한다.
이상의 도 12a 내지 도 12c에서 설명한 바와 같이 서스테인 신호의 전압 하강 기간에서 서스테인 방전이 발생하는 경우에서는 서스테인 신호의 전압 하강 기간은 제 1 기울기로 전압이 점진적으로 하강하는 제 1 기간(①)과, 제 1 기울기보다 더 가파른 제 2 기울기로 전압이 점진적으로 하강하는 제 2 기간(②)과 제 2 기울기보다 더 가파른 제 3 기울기로 전압이 점진적으로 하강하는 제 3 기간을 포함할 수 있다.
이에 대해 살펴보면 다음과 같다.
이하에서는, 앞선 도 12c에서의 제 1 서스테인 신호(SUS1)를 예를 들어 설명하기로 한다. 즉, 전압 하강 기간에 서스테인 방전이 발생하는 다양한 종류의 서스테인 신호 중에서 도 12c의 경우를 예로 들어 전압 하강 기간에 대해 설명하고자 한다. 이하의 내용이 도 12c의 경우이외에 전압 하강 기간에 서스테인 방전이 발생하는 다른 종류의 서스테인 신호에도 적용될 수 있음은 당연하다.
도 13은 하강 기간에서 두 단계에 걸쳐 하강하는 서스테인 신호에 대해 설명하기 위한 도면이다.
도 13을 살펴보면, 서스테인 신호는 전압 상승 기간, 전압 유지 기간, 전압 하강 기간을 포함한다.
여기서, 서스테인 신호의 전압 하강 기간은 제 1 기간(①)과 제 2 기간(②) 및 제 3 기간을 포함한다. 여기 도 13에서는 제 3 기간을 도면상에 표시하지 않았음을 확인해 주기 바란다.
제 1 기간(①)에서는 서스테인 신호의 전압이 제 1 기울기로 제 1 전압(V1)부터 제 2 전압(V2)까지 하강할 수 있다.
제 2 기간(②)에서는 제 2 전압(V2)부터 제 1 기울기보다 더 가파른 제 2 기울기로 제 3 전압(V3)까지 하강할 수 있다.
그리고 제 3 기간에서는 제 3 전압(V3)부터 제 2 기울기보다 가파른 제 3 기울기로 제 4 전압(V4)까지 하강할 수 있다.
여기서, 제 4 전압(V4)은 그라운드 레벨(GND)의 전압인 것이 바람직하고, 제 1 전압(V1)은 서스테인 전압(Vs)인 것이 바람직하다.
아울러, 제 1 기간(①)에서의 최저 전압, 즉 제 2 전압(V2)은 방전 셀 내에서 서스테인 방전이 발생하지 않을 정도의 전압 값을 갖는 것이 바람직하다. 예를 들어, 서스테인 신호의 전압이 20V이하가 되는 경우에 방전 셀 내에서 서스테인 방 전이 발생한다고 가정하면, 제 2 전압(V2)은 20V보다는 큰 전압 값을 갖는 것이다.
즉, 제 1 기간(①)에서의 최대 전압과 최저 전압의 차이는 제 1 전압(V1)과 제 2 전압(V2)의 차이는 서스테인 방전의 방전 개시 전압(Firing Voltage, Vf)의 크기보다 더 작은 것이 바람직한 것이다. 보다 자세하게는 제 1 전압(V1)과 제 2 전압(V2)의 차이는 대략 100V이상 150V이하인 것이 바람직하다.
이와 같이, 제 1 전압(V1)과 제 2 전압(V2)의 차이를 설정하는 이유는 제 1 기간(①)에서 서스테인 방전이 발생하지 않도록 하기 위해서이다. 즉, 제 1 기간(①)에서는 서스테인 신호의 전압이 서스테인 방전이 발생하지 않는 범위 내에서 하강하도록 하는 것이다.
이처럼, 제 1 기간(①)에서는 서스테인 신호의 전압이 서스테인 방전이 발생하지 않는 범위 내에서 하강하고, 이후의 제 2 기간(②)에서는 서스테인 신호의 전압이 방전 개시 전압(Vf)을 초과할 수 있다. 이에 따라 제 2 기간(②)에서 서스테인 방전이 발생할 수 있다.
이와 같이, 제 1 기간(①)에서는 서스테인 신호의 전압이 서스테인 방전이 발생하지 않는 범위 내에서 제 1 기울기로 상대적으로 완만하게 하가하고, 이후의 제 2 기간(②)에서는 제 2 기울기로 상대적으로 가파르게 하강하여 서스테인 방전이 발생하게 되면, 서스테인 신호의 시간당 전압 변화율(dt/dv)이 상대적으로 작아지고 아울러, 전극 간의 플라즈마 디스플레이 패널의 정전용량(Capacitance)을 통한 커플링(Coupling) 효과가 상대적으로 약화된다.
이에 따라 피킹(Peaking) 성분의 노이즈(Noise)의 발생이 저감되며, 전자파 장애(EMI : Electro Magnetic Interference)의 발생이 저감된다.
아울러, 보다 효과적으로 노이즈 및 전자파 장애의 발생을 저감시키기 위해 제 1 기간(①)의 길이를 제 2 기간(②)의 길이보다 더 길게 하는 것이 바람직하다.
반면에, 제 1 기간(①) 및 제 2 기간(②)에서 모두 서스테인 방전을 발생시키지 않고, 제 3 기간에서 서스테인 방전을 발생시키는 것도 가능하다. 즉, 제 3 전압(V3)도 서스테인 방전 임계 전압보다 더 높은 전압이고, 제 4 전압(V4)만이 서스테인 방전 임계 전압보다 더 낮은 전압일 수 있다.
이러한, 제 1 기간(①)과 제 2 기간(②) 및 제 3 기간을 포함하는 서스테인 신호의 전압 하강 기간의 길이가 과도하게 짧아질 경우에는 시간당 전압 변화율이 증가함으로써 노이즈 및 전자파 장애의 발생이 더욱 증가할 수 있다. 반면에 전압 하강 기간의 길이가 과도하게 길어질 경우에는 서스테인 기간의 길이가 과도하게 길어져 전체 구동 시간이 부족하게 되거나 또는 한정된 길이를 갖는 서스테인 기간에 포함되는 서스테인 신호의 개수가 감소할 수 있다.
이를 고려할 때, 제 1 기간(①)과 제 2 기간(②)과 제 3 기간을 포함하는 서스테인 신호의 전압 하강 기간의 길이는 하나의 서스테인 신호(SUS)의 폭의 0.05배 이상 0.3배 이하인 것이 바람직하다. 예를 들어, 하나의 서스테인 신호의 폭, 즉 서스테인 신호의 전압 상승 기간, 전압 유지 기간, 전압 하강 기간의 길이의 합이 1000ns(나노초)라고 가정할 때, 전압 하강 기간의 길이는 50ns(나노초)이상 300ns(나노초)이하의 범위 내에서 결정되는 것이다.
아울러, 제 1 기간(①)과 제 2 기간(②) 및 제 3 기간을 포함하는 서스테인 신호의 전압 하강 기간의 길이는 대략 300ns(나노초) 이상 500ns(나노초)이하인 것이 바람직하다.
한편, 이상에서는 서스테인 신호의 전압 하강 기간이 제 1 기간(①)과 제 2 기간(②) 및 제 3 기간만을 포함하는 것으로 도시하고 설명하였지만, 이와는 다르게 제 1 기간(①)이전에 다른 기간이 추가로 더 포함되는 것도 가능하다. 이에 대해 첨부된 도 14a 내지 도 14b를 참조하여 살펴보면 다음과 같다.
도 14a 내지 도 14b는 제 1 기간이전에 다른 기간이 추가로 더 포함되는 경우를 설명하기 위한 도면이다.
먼저, 도 14a를 살펴보면 서스테인 신호의 전압 하강 기간은 제 1 기간(①) 이전에 제 1 기울기와 다른 제 4 기울기로 제 1 전압(V1)보다 높은 제 5 전압(V5)으로부터 제 1 전압(V1)까지 하강하는 제 4 기간(③)을 더 포함할 수 있다.
여기서, 제 4 기울기는 제 1 기울기보다 더 완만할 수 있다.
여기 도 14a에서는 제 5 전압(V5)이 서스테인 전압(Vs)인 것이 바람직하고, 제 1 전압(V1)은 서스테인 전압(Vs)보다는 작고, 아울러 제 1 전압(V1)은 서스테인 방전이 발생하지 않도록 하는 전압인 것이 바람직하다.
다음, 도 14b를 살펴보면 서스테인 신호의 전압 하강 기간은 제 1 기간(①) 이전에 제 1 기울기와 다른 제 4 기울기로 제 1 전압(V1)보다 높은 제 5 전압(V5)으로부터 제 1 전압(V1)까지 하강하는 제 4 기간(③)을 더 포함하고, 특히 제 4 기간(③)에서의 제 4 기울기는 제 1 기울기보다 더 가파르다.
이와 같이, 제 1 기간(①)이전에 다른 기간이 추가로 더 포함될 수 있고, 아 울러 추가되는 기간은 다양하게 변경될 수 있는 것이다.
다음, 도 15a 내지 도 15b는 전압 하강 기간에서 제 2 기간이후에 다른 기간이 추가로 더 포함되는 경우를 설명하기 위한 도면이다.
먼저, 도 15a를 살펴보면 서스테인 신호의 전압 하강 기간은 제 2 기간(②) 이후 제 3 기간의 이전의 사이에서 제 2 기울기와 다른 제 5 기울기로 전압이 점진적으로 하강하는 제 5 기간(④)을 더 포함할 수 있다.
이러한, 제 5 기간(④)에서는 제 3 전압(V3)으로부터 제 3 전압(V3)보다 낮고 제 4 전압(V4)보다는 높은 제 5 전압(V5)까지 하강하는 것이 바람직하다.
여기서, 제 5 기울기는 제 2 기울기보다 더 가파를 수 있다.
여기 도 15a에서는 제 4 전압(V4)이 그라운드 레벨(GND)의 전압인 것이 바람직하고, 제 5 전압(V5)은 그라운드 레벨(GND)의 전압보다는 크고, 아울러 제 5 전압(V5)은 서스테인 방전이 발생하는 방전 개시 전압을 초과하는 전압인 것이 바람직하다.
다음, 도 15b를 살펴보면 서스테인 신호의 전압 하강 기간은 제 2 기간(②) 이후 제 3 기간이전의 사이에서 제 2 기울기와 다른 제 5 기울기로 전압이 점진적으로 하강하는 제 5 기간(④)을 더 포함하고, 특히 제 5 기간(④)에서의 제 5 기울기는 제 2 기울기보다 더 완만하다.
이와 같이, 제 2 기간(②)이후에 다른 기간이 추가로 더 포함될 수 있고, 아울러 추가되는 기간은 다양하게 변경될 수 있는 것이다.
다음, 도 16은 서스테인 신호의 전압 하강 기간의 또 다른 형태를 설명하기 위한 도면이다.
도 16을 살펴보면, 서스테인 신호의 전압 하강 기간은 제 1 기간(①), 제 2 기간(②), 제 3 기간(③), 제 4 기간(④) 및 제 5 기간(⑤)을 포함할 수 있다.
여기서, 제 1 기간(①)은 서스테인 신호의 전압이 제 1 기울기로 제 1 전압(V1)부터 제 2 전압(V2)까지 하강하는 기간이다.
제 2 기간(②)은 서스테인 신호의 전압이 제 1 기울기와는 다른 제 2 기울기로 제 2 전압(V2)부터 제 3 전압(V3)까지 하강하는 기간이다.
제 3 기간(③)은 서스테인 신호의 전압이 제 2 기울기와는 다른 제 3 기울기로 제 3 전압(V3)부터 제 4 전압(V4)까지 하강하는 기간이다. 여기서, 제 3 기울기는 앞선 제 1 기울기와 실질적으로 동일할 수도 있고 다를 수도 있다.
제 4 기간(④)은 서스테인 신호의 전압이 제 3 기울기와는 다른 제 4 기울기로 제 4 전압(V4)부터 제 5 전압(V5)까지 하강하는 기간이다. 여기서, 제 4 기울기는 앞선 제 1 기울기 또는 제 2 기울기와 실질적으로 동일할 수도 있고 다를 수도 있다.
제 5 기간(⑤)은 서스테인 신호의 전압이 제 4 기울기와는 다른 제 5 기울기로 제 5 전압(V5)부터 제 6 전압(V6)까지 하강하는 기간이다. 여기서, 제 5 기울기는 앞선 제 1 기울기, 제 2 기울기 또는 제 3 기울기 중 적어도 어느 하나와 실질적으로 동일할 수도 있고 다를 수도 있다.
이와 같이, 서스테인 신호의 전압 하강 기간은 다양하게 변경될 수 있다.
한편, 이상에서 설명한 서스테인 신호의 전압 하강 기간은 앞선 도 10a 내지 도 10b의 경우에서와 같이 서브필드의 계조 가중치에 따라 그 길이 또는 기울기가 조절되는 것도 가능하다. 이에 대해서는 도 10a 내지 도 10b의 설명을 통해 충분히 짐작할 수 있으므로 더 이상의 설명은 생략하기로 한다.
다음, 도 17은 서스테인 신호의 전압 상승 기간 및 전압 하강 기간이 모두 복수의 단계에 걸쳐 상승 또는 하강하는 경우에 대해 설명하기 위한 도면이다.
도 17을 살펴보면, 서스테인 신호의 전압 상승 기간과 전압 하강 기간이 모두 복수의 단계에 걸쳐 상승하거나 하강한다.
예를 들면, 서스테인 신호의 전압 상승 기간은 제 1 기간(①)과 제 2 기간(②) 및 제 3 기간을 포함하고, 서스테인 신호의 전압 하강 기간은 제 4 기간(③)과 제 5 기간(④) 및 제 6 기간을 포함한다.
제 1 기간(①)에서는 서스테인 신호의 전압이 제 1 기울기로 제 1 전압(V1)부터 제 2 전압(V2)까지 상승할 수 있다.
제 2 기간(②)에서는 제 2 전압(V2)부터 제 1 기울기보다 더 가파른 제 2 기울기로 제 3 전압(V3)까지 상승할 수 있다.
제 3 기간에서는 제 2 기울기보다 더 가파른 제 3 기울기로 제 3 전압(V3)부터 제 4 전압(V4)까지 전압이 점진적으로 상승할 수 있다.
제 4 기간(③)에서는 서스테인 신호의 전압이 제 4 기울기로 제 4 전압(V4)부터 제 5 전압(V5)까지 하강할 수 있다.
제 5 기간(④)에서는 제 5 전압(V5)부터 제 4 기울기보다 더 가파른 제 5 기울기로 제 6 전압(V6)까지 하강할 수 있다.
그리고 제 6 기간에서는 제 5 기울기보다 가파른 제 6 기울기로 제 6 전압(V6)부터 제 7 전압(V7)까지 전압이 점진적으로 하강할 수 있다.
여기서, 제 3 기울기와 제 6 기울기는 대략 동일할 수 있다.
이러한, 전압 상승 기간과 전압 하강 기간이 모두 복수의 단계에 걸쳐 상승하거나 하강하는 서스테인 신호에서는 전압 상승 기간에서 서스테인 방전이 발생하며 아울러 전압 하강 기간에서도 서스테인 방전이 발생할 수 있다.
또한, 전압 상승 기간과 전압 하강 기간이 모두 복수의 단계에 걸쳐 상승하거나 하강하는 서스테인 신호는 전압 상승 기간과 전압 하강 기간에서 모두 서스테인 방전이 발생하는 경우 이외에도, 전압 상승 기간 또는 전압 하강 기간 중 어느 하나에서 서스테인 방전이 발생하는 경우에도 사용될 수 있음은 당연하다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이 본 발명의 플라즈마 디스플레이 장치는 서스테인 신호가 복수의 단계로 상승하거나 하강하도록 함으로써, 노이즈 및 전자파 장애의 발생을 저감시키고, 이에 따라 구동을 안정시키는 효과가 있다.

Claims (8)

  1. 전극이 형성된 플라즈마 디스플레이 패널과,
    영상 표시를 위한 서스테인 방전이 발생하는 서스테인 기간에서 전압 상승 기간, 전압 유지 기간, 전압 하강 기간을 포함하는 서스테인 신호를 상기 전극으로 인가하는 구동부
    를 포함하고,
    상기 전압 상승 기간은 제 1 기울기로 전압이 점진적으로 상승하는 제 1 기간과, 상기 제 1 기간 이후에 상기 제 1 기울기보다 더 가파른 제 2 기울기로 전압이 점진적으로 상승하는 제 2 기간과, 상기 제 2 기간 이후에 상기 제 2 기울기보다 더 가파른 제 3 기울기로 전압이 점진적으로 상승하는 제 3 기간을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 제 1 기간의 길이는 제 2 기간의 길이보다 더 긴 것을 특징으로 하는 플라즈마 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 제 1 기간에서의 최대 전압은 서스테인 방전의 방전 개시 전압(Firing Voltage)보다 더 작은 것을 특징으로 하는 플라즈마 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 제 1 기간에서의 최저 전압과 최대 전압의 차이는 100V이상 150V이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 전압 상승 기간은 상기 제 1 기간 이전에 상기 제 1 기울기와 다른 제 4 기울기로 전압이 점진적으로 상승하는 제 4 기간을 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 전압 상승 기간은 상기 제 2 기간과 제 3 기간의 사이에서 상기 제 2 기울기와 다른 제 5 기울기로 전압이 점진적으로 상승하는 제 5 기간을 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  7. 제 1 항에 있어서,
    상기 전압 상승 기간의 길이는 하나의 상기 서스테인 신호의 폭의 0.05배 이상 0.3배 이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  8. 제 1 항에 있어서,
    상기 전압 상승 기간의 길이는 300ns(나노초) 이상 500ns(나노초)이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020060044009A 2006-05-16 2006-05-16 플라즈마 디스플레이 장치 KR100774965B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060044009A KR100774965B1 (ko) 2006-05-16 2006-05-16 플라즈마 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060044009A KR100774965B1 (ko) 2006-05-16 2006-05-16 플라즈마 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR100774965B1 true KR100774965B1 (ko) 2007-11-09

Family

ID=39061508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060044009A KR100774965B1 (ko) 2006-05-16 2006-05-16 플라즈마 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR100774965B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010101463A (ko) * 1999-11-12 2001-11-14 마츠시타 덴끼 산교 가부시키가이샤 표시 장치 및 그 구동 방법
KR20020018902A (ko) * 2000-09-04 2002-03-09 김영남 플라즈마 디스플레이 패널의 구동방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010101463A (ko) * 1999-11-12 2001-11-14 마츠시타 덴끼 산교 가부시키가이샤 표시 장치 및 그 구동 방법
KR20020018902A (ko) * 2000-09-04 2002-03-09 김영남 플라즈마 디스플레이 패널의 구동방법

Similar Documents

Publication Publication Date Title
KR100726633B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR20070118915A (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100524306B1 (ko) 플라즈마 디스플레이 패널의 리셋 방법 및 장치
KR100605763B1 (ko) 플라즈마 디스플레이 패널 구동 장치 및 방법
KR20070008355A (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100784567B1 (ko) 플라즈마 디스플레이 장치
KR100774965B1 (ko) 플라즈마 디스플레이 장치
KR20070093579A (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100836584B1 (ko) 플라즈마 디스플레이 장치
KR20070093581A (ko) 플라즈마 디스플레이 패널의 구동 방법
KR20120011867A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
KR20120015452A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
KR100645792B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR100811523B1 (ko) 플라즈마 디스플레이 장치
KR100726992B1 (ko) 플라즈마 디스플레이 장치
KR100727296B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100774870B1 (ko) 플라즈마 디스플레이 장치
KR100757546B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR100784755B1 (ko) 플라즈마 디스플레이 장치
KR100646319B1 (ko) 플라즈마 디스플레이 장치, 그의 구동방법, 플라즈마디스플레이 패널 및 플라즈마 디스플레이 패널의 구동장치
KR20090126536A (ko) 플라즈마 디스플레이 장치
KR20060001639A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20050121867A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20070107338A (ko) 플라즈마 디스플레이 장치
KR20090074477A (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee