KR100436603B1 - 셀이 독립적으로 배치될 수 있는 컴퓨터 이용 설계 지원시스템 - Google Patents

셀이 독립적으로 배치될 수 있는 컴퓨터 이용 설계 지원시스템 Download PDF

Info

Publication number
KR100436603B1
KR100436603B1 KR10-2000-0078499A KR20000078499A KR100436603B1 KR 100436603 B1 KR100436603 B1 KR 100436603B1 KR 20000078499 A KR20000078499 A KR 20000078499A KR 100436603 B1 KR100436603 B1 KR 100436603B1
Authority
KR
South Korea
Prior art keywords
cell
pattern
logic
ground
patterns
Prior art date
Application number
KR10-2000-0078499A
Other languages
English (en)
Other versions
KR20010067440A (ko
Inventor
마쯔모토타케시
코자이아쯔코
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20010067440A publication Critical patent/KR20010067440A/ko
Application granted granted Critical
Publication of KR100436603B1 publication Critical patent/KR100436603B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

반도체 장치용 CAD 지원 시스템은 셀 라이브러리, 배치 툴 및 배선 툴을 포함한다. 상기 셀 라이브러리는 복수의 논리셀 패턴, 복수의 전원셀 패턴 및 복수의 접지셀 패턴을 포함한다. 반도체 장치의 논리 장치 패턴은 상기 복수의 논리셀 패턴 중의 하나의 패턴, 상기 복수의 전원셀 패턴 중의 하나의 패턴 및 상기 복수의 접지셀 패턴 중의 하나의 패턴을 포함한다. 상기 배치 툴은 상기 복수의 논리셀 패턴 중의 선택된 패턴, 상기 복수의 전원셀 패턴 중의 선택된 패턴 및 상기 복수의 접지셀 패턴 중의 선택된 패턴을 배치 명령에 따라 셀 트랙상에 개별적이며 독립적으로 배치한다. 상기 배선 툴은 반도체 장치의 패턴을 형성하라는 배선 명령에 따라 상기 셀 트랙상에 배치된 상기 선택된 논리셀 패턴의 사이, 상기 선택된 전원셀 패턴의 사이 및 상기 선택된 접지셀 패턴의 사이를 접속한다.

Description

셀이 독립적으로 배치될 수 있는 컴퓨터 이용 설계 지원 시스템{COMPUTER-AIDED DESIGN SUPPORTING SYSTEM IN WHICH CELLS CAN BE ARRANGED INDEPENDENTLY}
본 발명은 셀 라이브러리(cell library)를 참조하여 셀을 독립적으로 배치하는 컴퓨터 이용 설계 지원 시스템에 관한 것이다.
반도체회로를 설계하기 위해 기능블록 또는 셀을 자동적으로 배치 및 접속하는데 컴퓨터 이용 설계(Computer Aided Design : 이하, CAD라고 부른다) 지원 시스템이 사용된다. 상기와 같은 CAD 지원 시스템은 예컨대, 일본국 특개평 6-85062호공보에 개시되어 있다. 상기 공보에서, CAD 지원 시스템은 표준셀로서 사용빈도가 높은 기본 게이트 및 논리회로와 같은 회로패턴을 등록하는 셀 라이브러리를 포함한다. 상기 표준셀은 논리회로부, 전원부 및 접지부로 구성된다.
도 1은 종래의 CAD 지원 시스템(100)의 구성을 도시하고 있다. 상기 CAD 지원 시스템(100)은 CAD 툴(101)과 셀 라이브러리(102)로 구성된다. 상기 CAD 툴(101)은 배치 툴(103)과 배선 툴(104)로 구성된다.
상기 CAD 툴(101)은 셀의 자동적인 배치 및 배선을 실행한다. 셀 라이브러리(102)는 여러가지 표준셀이 등록되는 데이터베이스이다. 배치 툴(103)은 셀 라이브러리(102)로부터 표준셀을 판독하여 상기 판독된 표준셀을 배치영역에 제공된 셀 트랙상에 자동적으로 배치한다. 상기 배선 툴(104)은 셀 트랙상의 표준셀들의 사이 및 배치영역의 배선 트랙상의 배선들 사이를 자동으로 접속한다.
도 2는 종래의 표준셀(110)의 구성을 도시한다. 도 2에 도시된 바와 같이, 표준셀(110)은 전원단자부(111)와, 논리회로부(112)와, 접지단자부(113)로 구성된다. 상기 표준셀(110)은 전원단자부(111)와, 논리회로부(112)와, 접지단자부(113)를 유닛으로 사용하여 셀 트랙상에 배치된다.
도 3의 a 및 c는 종래의 표준셀의 배치 구성을 도시한다. 도 3의 a는 3개의 표준셀(110a)이 셀 트랙(T10)상에 배치되며 세개의 표준셀(110b)이 셀 트랙(T11)상에 배치된 상태를 도시한다. 표준셀(110b)의 접지단자부(113b)는 표준셀(110a)의 접지단자부(113a)에 중첩된다. 표준셀(110b)의 접지단자부(113b)는 셀 트랙(T10)상에 배치된다.
표준셀(110a, 110b)이 배치된 후 셀 트랙(T10)과 셀 트랙(T11) 사이에 배선 트랙(T12)이 제공되어야만 하는 경우에, 접지단자부(113a)와 접지단자부(113b)의 중첩부가 도 3의 b에 도시된 바와 같이 먼저 제거된다. 그 후, 도 3의 c에 도시된 바와 같이 셀 트랙(T11)의 영역이 이동되어 배선 트랙(T12)이 형성된다.
인접한 셀 트랙의 사이에서 전원단자부 또는 접지단자부가 배치되어 공통으로 사용되면 배치영역은 보다 효율적으로 사용될 것이다. 셀 트랙의 사이에 배선 트랙이 배치된다면 전원단자부 또는 접지단자부는 독립적으로 배치된다. 그러나, 이 경우에 배치영역은 효율적으로 이용될 수 없다.
또한, 전원단자부 및 접지단자부의 높이, 즉, 전원단자부와 접지단부가 표준셀내에서 정렬되는 방향의 치수가 임으로 선택되는 것이 바람직하다. 또한, 표준셀에 흐르는 전류량이 임으로 선택되는 것이 바람직하다. 상기와 같은 목적을 위해서, 각각의 논리회로 마다 복수의 표준셀을 제공하는 것이 필요하다. 상기 표준셀은 전원단자부와 접지단자부의 높이 및 허용 전류값이 다르다. 상기와 같은 이유로 인해, 셀 라이브러리에 등록되는 표준셀의 수가 많이 필요해져 표준셀을 배치할 경우에 표준셀의 선택동작이 복잡하게 된다.
따라서, 본 발명의 목적은 전원셀 패턴, 논리셀 패턴 및 접지셀 패턴이 개별적이며 독립적으로 배치될 수 있는 CAD 지원 시스템을 제공함에 있다.
본 발명의 다른 목적은 배치된 전원셀 패턴, 배치된 논리셀 패턴 및 배치된 접지셀 패턴이 서로 자동적으로 접속되는 CAD 지원 시스템을 제공함에 있다.
본 발명의 또 다른 목적은 배치된 전원셀 패턴, 배치된 논리셀 패턴 및 배치된 접지셀 패턴이 유닛으로서 논리 장치를 구성하는 CAD 지원 시스템을 제공함에 있다.
본 발명의 또 다른 목적은 배치된 전원셀 패턴, 배치된 논리셀 패턴 및 배치된 접지셀 패턴이 유닛으로 변경 및 이동될 수 있는 CAD 지원 시스템을 제공함에 있다.
본 발명의 또 다른 목적은 셀 트랙 및 배선 트랙이 효율적으로 배치될 수 있는 CAD 지원 시스템을 제공함에 있다.
본 발명의 일 특징을 해결하기 위해, 반도체 장치용 CAD 지원 시스템은 셀 라이브러리, 배치 툴 및 배선 툴을 포함한다. 상기 셀 라이브러리는 복수의 논리셀 패턴, 복수의 전원셀 패턴 및 복수의 접지셀 패턴을 포함한다. 반도체 장치의 논리 장치 패턴은 상기 복수의 논리셀 패턴 중의 하나의 패턴, 상기 복수의 전원셀 패턴 중의 하나의 패턴 및 상기 복수의 접지셀 패턴 중의 하나의 패턴을 포함한다. 상기 배치 툴은 상기 복수의 논리셀 패턴 중의 선택된 패턴, 상기 복수의 전원셀 패턴 중의 선택된 패턴 및 상기 복수의 접지셀 패턴 중의 선택된 패턴을 배치 명령에 따라 셀 트랙상에 개별적이며 독립적으로 배치한다. 상기 배선 툴은 반도체 장치의 패턴을 형성하라는 배선 명령에 따라 상기 셀 트랙상에 배치된 상기 선택된 논리셀 패턴의 사이, 상기 선택된 전원셀 패턴의 사이 및 상기 선택된 접지셀 패턴의 사이를 접속한다.
여기서, 특정 논리 장치의 패턴은 상기 선택된 논리셀 패턴 중의 특정한 하나의 패턴, 상기 선택된 전원셀 패턴 중의 특정한 하나의 패턴 및 상기 선택된 접지셀 패턴 중의 하나의 패턴을 포함하고, 상기 특정한 논리셀 패턴 중의 하나의 패턴, 상기 특정한 전원셀 패턴 중의 하나의 패턴 및 상기 특정한 접지셀 패턴 중의 하나의 패턴이 상기 배치 툴에 의해 배치된 후, 다른 패턴이 상기 하나의 셀 패턴에 대해 상기 배치 툴에 의해 배치되고, 상기 하나의 셀 패턴 및 상기 다른 셀 패턴은 자동적으로 접속되는 것을 특징으로 하고 있다.
또한, 상기 복수의 전원셀 패턴은 복수의 군으로 분류되고, 상기 복수의 접지셀 패턴은 복수의 군으로 분류되어 있다. 이 경우에, 상기 복수의 전원셀 패턴에 대한 상기 복수의 군은 셀 패턴의 높이, 전원선의 수 및 허용 전류치 중 적어도 하나가 서로 다르고, 상기 복수의 접지셀 패턴에 대한 상기 복수의 군은 셀 패턴의 높이, 전원선의 수 및 허용 전류치 중 적어도 하나가 서로 다른 것을 특징으로 하고 있다.
또한, 상기 배치 툴은 논리셀 배치 명령에 따라 상기 셀 트랙의 어느 한쪽상에 상기 선택된 논리셀 패턴 각각을 배치하는 논리셀 툴과, 전원셀 배치 명령에 따라 상기 셀 트랙의 어느 한쪽상에 상기 선택된 전원셀 패턴을 각각 배치하는 전원셀 툴과, 접지셀 배치 명령에 따라 상기 셀 트랙의 어느 한쪽상에 상기 선택된 접지셀 패턴을 각각 배치하는 접지셀 툴을 포함하는 것을 특징으로 하고 있다.
또한, 소정의 논리 장치는 상기 선택된 논리셀 패턴 중의 소정의 하나의 패턴, 상기 선택된 전원셀 패턴 중의 소정의 하나의 패턴 및 상기 선택된 접지셀 패턴 중의 소정의 하나의 패턴을 포함하고, 상기 배치 툴은 상기 소정의 논리셀 패턴 및 상기 소정의 전원셀 패턴과 상기 소정의 접지셀 패턴 중의 하나가 유닛으로서 자동적으로 이동하도록 상기 셀 패턴 사이의 접속을 유지하는 동안에, 이동 명령에 따라 상기 소정의 논리장치 패턴을 변형시키는 것을 특징으로 하고 있다. 이 경우에, 상기 이동 명령은 상기 소정의 논리셀 패턴 및 상기 소정의 전원셀 패턴에 관련되고, 상기 논리셀 툴은 상기 소정의 논리셀 패턴을 상기 이동 명령에 따라 이동시키고, 상기 전원셀 툴은 상기 소정의 전원셀 패턴을 상기 이동 명령에 따라 이동시키고, 상기 접지셀 툴은 상기 소정의 논리셀 패턴과 상기 소정의 접지셀 패턴 사이의 접속을 유지하는 것을 특징으로 하고 있다. 또한, 상기 이동 명령은 상기 소정의 논리셀 패턴과 상기 소정의 접지셀 패턴에 관련되고, 상기 논리셀 툴은 상기 소정의 논리셀 패턴을 상기 이동 명령에 따라 이동시키고, 상기 접지셀 툴은 상기 소정의 접지셀 패턴을 상기 이동 명령에 따라 이동시키고, 상기 전원셀 툴은 상기 소정의 논리셀 패턴과 상기 소정의 전원셀 패턴 사이의 접속을 유지하는 것을 특징으로 하고 있다.
본 발명에 따른 반도체 장치용 CAD 지원 방법에 있어서, 복수의 논리셀 패턴, 복수의 전원셀 패턴 및 복수의 접지셀 패턴을 저장하는 셀 라이브러리를 제공하는 단계와, 상기 복수의 논리셀 패턴 중에서 선택된 패턴, 상기 복수의 전원셀 패턴 중에서 선택된 패턴 및 상기 복수의 접지셀 패턴 중에서 선택된 패턴을 배치 명령에 따라 개별적이며 독립적으로 셀 트랙상에 배치하는 단계와, 상기 반도체 장치의 패턴을 형성하라는 배선 명령에 따라 상기 셀 트랙상에 배치된 상기 선택된 논리셀 패턴의 사이, 상기 선택된 전원셀 패턴의 사이 및 상기 선택된 접지셀 패턴의 사이를 접속하는 단계를 포함하고, 상기 반도체 장치의 논리 장치는 상기 복수의 논리셀 패턴 중의 하나의 패턴, 상기 복수의 전원셀 패턴 중의 하나의 패턴 및 상기 복수의 접지셀 패턴 중의 하나의 패턴을 포함하는 것을 특징으로 하는 반도체 장치용 CAD 지원 방법이 제공되어 있다.
여기서, 특정 논리 장치의 패턴은 상기 선택된 논리셀 패턴 중의 특정한 하나의 패턴, 상기 선택된 전원셀 패턴 중의 특정한 하나의 패턴 및 상기 선택된 접지셀 패턴 중의 하나의 패턴을 포함하고, 상기 특정한 논리셀 패턴 중의 하나의 패턴, 상기 특정한 전원셀 패턴 중의 하나의 패턴 및 상기 특정한 접지셀 패턴 중의 하나의 패턴이 상기 배치 툴에 의해 배치된 후, 다른 패턴이 상기 하나의 셀 패턴에 대해 상기 배치 툴에 의해 배치되고, 상기 배치단계는 상기 하나의 셀 패턴 및 다른 셀 패턴을 자동적으로 접속하는 단계를 포함하는 것을 특징으로 하는 CAD 지원 방법이 제공되어 있다.
또한, 상기 복수의 전원셀 패턴은 복수의 군으로 분류되고, 상기 복수의 접지셀 패턴은 복수의 군으로 분류되는 것을 특징으로 하고, 상기 복수의 전원셀 패턴에 대한 상기 복수의 군은 셀 패턴의 높이, 전원선의 수 및 허용 전류치 중 적어도 하나가 서로 다르고, 상기 복수의 접지셀 패턴에 대한 상기 복수의 군은 셀 패턴의 높이, 전원선의 수 및 허용 전류치 중 적어도 하나가 서로 다른 것을 특징을 하는 CAD 지원 방법이 제공되어 있다.
또한, 상기 배치단계는 논리셀 배치 명령에 따라 논리셀 툴에 의해 상기 셀 트랙의 어느 한쪽상에 상기 선택된 논리셀 패턴 각각을 배치하는 단계와, 전원셀 배치 명령에 따라 전원셀 툴에 의해 상기 셀 트랙의 어느 한쪽상에 상기 선택된 전원셀 패턴을 각각 배치하는 단계와, 접지셀 배치 명령에 따라 접재 셀 툴에 의해 상기 셀 트랙의 어느 한쪽상에 상기 선택된 접지셀 패턴을 각각 배치하는 단계를 포함하는 것을 특징으로 하는 CAD 지원 방법이 제공되어 있다.
또한, 소정의 논리 장치는 상기 선택된 논리셀 패턴 중의 소정의 하나의 패턴, 상기 선택된 전원셀 패턴 중의 소정의 하나의 패턴 및 상기 선택된 접지셀 패턴 중의 소정의 하나의 패턴을 포함하고, 상기 방법은, 상기 소정의 논리셀 패턴 및 상기 소정의 전원셀 패턴과 상기 소정의 접지셀 패턴 중의 하나가 유닛으로서 자동적으로 이동하도록 상기 셀 패턴 사이의 접속을 유지하는 동안에, 이동 명령에 따라 상기 소정의 논리장치 패턴을 변형시키는 단계를 포함하는 것을 특징으로 하는 CAD 지원 방법이 제공되어 있다. 또한, 상기 이동 명령은 상기 소정의 논리셀 패턴 및 상기 소정의 전원셀 패턴에 관련되고, 상기 변형단계는 상기 소정의 논리셀 패턴을 상기 이동 명령에 따라 이동시키는 단계와, 상기 소정의 전원셀 패턴을 상기 이동 명령에 따라 이동시키는 단계와, 상기 소정의 논리셀 패턴과 상기 소정의 접지셀 패턴 사이의 접속을 유지하는 단계를 포함하는 것을 특징으로 하는 CAD 지원 방법이 제공되어 있다. 또한, 상기 이동 명령은 상기 소정의 논리셀 패턴과상기 소정의 접지셀 패턴에 관련되고, 상기 변형단계는 상기 소정의 논리셀 패턴을 상기 이동 명령에 따라 이동시키는 단계와, 상기 소정의 접지셀 패턴을 상기 이동 명령에 따라 이동시키는 단계와, 상기 소정의 논리셀 패턴과 상기 소정의 전원셀 패턴 사이의 접속을 유지하는 단계를 포함하는 것을 특징으로 하는 CAD 지원 방법이 제공되어 있다.
본 발명의 일 실시예에 따르면, 기록 매체에 있어서, 복수의 논리셀 패턴, 복수의 전원셀 패턴 및 복수의 접지셀 패턴을 포함하는 셀 라이브러리를 격납하며, 방법에 대한 프로그램이 저장되어 있으며, 반도체 장치의 논리 장치 패턴은 상기 복수의 논리셀 패턴 중의 하나의 패턴, 상기 복수의 전원셀 패턴의 하나의 패턴 및 상기 복수의 접지셀 패턴의 하나의 패턴을 포함하며, 상기 방법은 상기 복수의 논리셀 패턴 중에서 선택된 패턴, 상기 복수의 전원셀 패턴 중에서 선택된 패턴 및 상기 복수의 접지셀 패턴 중에서 선택된 패턴을 배치 명령에 따라 개별적이며 독립적으로 셀 트랙상에 배치하는 단계와, 상기 반도체 장치의 패턴을 형성하라는 배선 명령에 따라 상기 셀 트랙상에 배치된 상기 선택된 논리셀 패턴의 사이, 상기 선택된 전원셀 패턴의 사이 및 상기 선택된 접지셀 패턴의 사이를 접속하는 단계를 포함하는 것을 특징으로 하는 기록 매체가 제공되어 있다.
또한, 특정 논리 장치의 패턴은 상기 선택된 논리셀 패턴 중의 특정한 하나의 패턴, 상기 선택된 전원셀 패턴 중의 특정한 하나의 패턴 및 상기 선택된 접지셀 패턴 중의 하나의 패턴을 포함하고, 상기 특정한 논리셀 패턴 중의 하나의 패턴, 상기 특정한 전원셀 패턴 중의 하나의 패턴 및 상기 특정한 접지셀 패턴 중의하나의 패턴이 상기 배치 툴에 의해 배치된 후, 다른 패턴이 상기 하나의 셀 패턴에 대해 상기 배치 툴에 의해 배치되고, 상기 배치방법은 상기 하나의 셀 패턴 및 상기 다른 셀 패턴은 자동적으로 접속하는 단계를 포함하는 것을 특징으로 하는 기록 매체가 제공되어 있다.
또한, 상기 배치방법은 논리셀 배치 명령에 따라 논리셀 툴에 의해 상기 셀 트랙의 어느 한쪽상에 상기 선택된 논리셀 패턴 각각을 배치하는 단계와, 전원셀 배치 명령에 따라 전원셀 툴에 의해 상기 셀 트랙의 어느 한쪽상에 상기 선택된 전원셀 패턴을 각각 배치하는 단계와, 접지셀 배치 명령에 따라 접지셀 툴에 의해 상기 셀 트랙의 어느 한쪽상에 상기 선택된 접지셀 패턴을 각각 배치하는 단계를 포함하는 것을 특징으로 하는 기록 매체가 제공되어 있다.
또한, 소정의 논리 장치는 상기 선택된 논리셀 패턴 중의 소정의 하나의 패턴, 상기 선택된 전원셀 패턴 중의 소정의 하나의 패턴 및 상기 선택된 접지셀 패턴 중의 소정의 하나의 패턴을 포함하고, 상기 방법은 상기 소정의 논리셀 패턴 및 상기 소정의 전원셀 패턴과 상기 소정의 접지셀 패턴 중의 하나가 유닛으로서 자동적으로 이동하도록 상기 셀 패턴 사이의 접속을 유지하는 동안에, 이동 명령에 따라 상기 소정의 논리장치 패턴을 변형시키는 단계를 또한 포함하는 것을 특징으로 하는 기록 매체가 제공되어 있다.
도 1은 종래의 CAD 지원 시스템의 구성을 도시하는 도면.
도 2는 종래의 표준셀을 도시하는 도면.
도 3의 a 내지 c는 종래의 표준셀의 배치를 도시하는 도면.
도 4는 본 발명의 일 실시예에 따른 CAD 지원 시스템의 구성을 도시하는 블록도.
도 5의 a 내지 e는 본 발명의 실시예에서 사용되는 표준셀의 유형의 구성을 도시하는 도면.
도 6의 a 내지 d는 본 발명의 표준셀의 배치의 변경을 도시하는 도면.
도 7은 본 발명의 배치 툴의 동작을 설명하는 플로우 챠트.
이하, 본 발명의 CAD 지원 시스템이 첨부된 도면을 참조하여 기술될 것이다.
도 4는 본 발명의 일 실시예에 따른 CAD 지원 시스템(1)의 구성을 도시하고 있다. 상기 CAD 지원 시스템(1)은 CAD 툴(2)과 셀 라이브러리(3)로 구성된다. 상기 CAD 툴(2)은 배치 툴(4)과 배선 툴(5)로 구성된다. 상기 배치 툴(4)은 논리셀 툴(6), 전원셀 툴(7) 및 접지셀 툴(8)을 포함한다.
상기 셀 라이브러리(3)는 복수의 표준 논리셀 패턴, 복수의 표준 전원셀 패턴 및 복수의 접지셀 패턴을 저장한다. 상기 복수의 표준 전원셀 패턴은 높이, 전원선의 수 또는 허용 전류값이 서로 다르다. 상기 복수의 접지셀 패턴은 높이, 전원선의 수 또는 허용 전류값이 서로 다르다. 논리 장치의 패턴은 전원셀 패턴, 논리셀 패턴 및 접지셀 패턴으로 된 한 셋트로 구성되어 있다.
상기 CAD 툴(2)은 셀 패턴의 배치 및 접속을 자동적으로 실행하는 프로세서이다. 상기 배치 툴(4)은 배치 명령에 따라 셀 라이브러리(3)로부터 표준셀 패턴을 개별적이며 독립적으로 읽어 낸다. 상기 배치 툴(4)은 판독된 표준셀 패턴을 배치 영역에 제공된 셀 트랙상에 자동적으로 배치한다. 배선 툴(5)은 셀 트랙상의 상이한 논리 장치 패턴에 대한 표준셀 패턴의 사이 및 배치영역의 배선 트랙상의 배선과 표준셀 패턴사이를 자동배선한다.
논리셀 툴(6)은 배치 명령 중 논리셀 배치 명령에 따라 표준 논리셀 패턴을 배치한다. 전원셀 툴(7)은 배치 명령 중 전원셀 배치 명령에 따라 표준 전원셀 패턴을 배치한다. 접지셀 툴(8)은 배치 명령 중 접지셀 배치 명령에 따라 표준 접지셀 패턴을 배치한다.
도 5의 b 내지 e는 본 발명에 따른 표준셀 패턴의 구성을 도시한다. 상기 도 5의 b 내지 e에 도시된 바와 같이, 셀 라이브러리(3)는 제1 표준 전원셀 패턴(70a) 및 제2 표준 전원셀 패턴(70b)을 표준셀 패턴으로서 포함한다. 상기 셀 라이브러리(3)는 표준 논리셀 패턴(60)을 표준셀 패턴으로서 더 포함한다. 또한, 상기 셀 라이브러리(3)는 표준셀 패턴으로서 제1 표준 접지셀 패턴(80a)과 제2 표준 접지셀 패턴(80b)를 갖는다. 상기 제1 표준 전원셀 패턴(70a)과 상기 제1 표준 접지셀 패턴(80a)은 저전류용 셀 패턴이다. 상기 제2 표준 전원셀패턴(70b)과 상기 제2 표준 접지셀 패턴(80b)은 고전류용 셀 패턴이다.
도 5의 a에 있어서, 표준 논리셀 패턴(60)은 논리셀 배치 명령에 따라 논리셀 툴(6)에 의해 셀 트랙상에 배치된다. 표준 전원셀 패턴(71 내지 75)은 전원셀 툴(7)에 의해 표준 논리셀 패턴(60)의 상부에 배치되고 표준 접지셀 패턴(81 내지 85)은 접지셀 툴(8)에 의해 표준 논리셀 패턴(60)의 하부에 배치된다. 이 때, 표준 전원셀(75)이 전원셀 배치 명령에 따라 셀 트랙상의 표준 논리셀 패턴(60)에 인접하게 배치되는 경우에, 전원셀 패턴(75)의 배선 패턴은 전원셀 툴(7)에 의해 표준 논리셀 패턴(60)의 배선 패턴에 접속된다. 또한, 표준 접지셀(85)이 접지셀 배치 명령에 따라 셀 트랙상의 표준 논리셀 패턴(60)에 인접하게 배치되는 경우에, 접지셀 패턴(85)의 배선 패턴은 접지셀 툴(7)에 의해 표준 논리셀 패턴(60)의 배선 패턴에 접속된다. 따라서, 표준 전원셀 패턴(75), 표준 논리셀 패턴(60) 및 표준 접지셀(85)은 논리 장치의 패턴으로서 한 단위로 이루어진다. 전술한 바와 같이, 표준 논리셀 패턴(60)은 전원셀 패턴도 접지셀 패턴도 포함하지 않는다. 표준 논리셀 패턴(60)은 표준 전원셀 패턴과 표준 접지셀 패턴과 조합되어 사용된다.
도 6의 a는 본 발명의 실시예에 따른 표준셀 패턴의 배치를 도시하고 있다. 도 6의 b는 배선 트랙이 두개의 인접한 셀 트랙 사이에 신규로 제공되어 있는 표준셀 패턴의 재 배치를 도시하고 있다. 도 6의 a에 도시된 바와 같이, 셀 트랙(T20)상에는 3개의 표준 논리셀 패턴으로 구성된 논리셀 패턴군(600)과, 3개의 표준 전원셀 패턴으로 구성된 전원셀 패턴군(70O)과, 6개의 접지셀 패턴으로 구성된 접지셀 패턴군(800)이 배치되어 있다. 또한, 셀 트랙(T21)상에는 3개의 표준 논리셀로 구성된 논리셀 패턴군(601)과, 3개의 표준 전원셀 패턴으로 구성된 전원셀 패턴군(701)이 배치되어 있다. 접지셀 패턴군(800)의 6개의 표준 접지셀 패턴 중에서, 첫번째의 3개의 표준 접지셀 패턴은 논리셀 패턴군(600)의 3개의 표준 논리셀 패턴에 각각 접속되어 있다. 또한, 나머지 3개의 표준 접지셀 패턴은 논리셀 패턴군(601)의 3개의 표준 논리셀 패턴에 각각 접속되어 있다. 상기 나머지 3개의 표준 접지셀 패턴은 상기 첫번째의 3개의 표준 접지셀 패턴을 겹치도록 배치된다. 이 경우에, 전원셀 툴(7)은 표준 전원셀 패턴의 배치를 제어한다. 또한, 논리셀 툴(6)은 표준 논리셀 패턴의 배치를 제어하고 접지셀 툴(8)은 표준 접지셀 패턴의 배치를 제어한다.
상기 셀 패턴군이 배치된 후 배선 트랙(T22)이 셀 트랙(T20 및 T21)의 사이에 제공되는 경우에, 전원셀 패턴군(701)은 변경(이동) 명령에 따라 전원셀 툴(7)에 의해 이동된다. 이 경우에, 배치 툴(4)은 전원셀 패턴군(701)의 이동량을 일시적으로 저장한다. 그 후, 논리셀 툴(6)은 전원셀 툴(7)의 동작 이후에 자동으로 시동된다. 따라서, 논리셀 패턴군(601)은 논리셀 툴(6)에 의해 이동량 만큼 이동된다. 상기 경우에, 배선 패턴은 표준 접지셀 패턴으로부터 표준 논리셀 패턴으로 뻗어나간다. 따라서, 접지셀 툴(8)은 접지셀 패턴군(800)과 논리셀 패턴군(601) 사이의 각각의 접속을 유지한다. 그 결과, 패턴 트랙(T22)은 도 6의 b에 도시된 바와 같이, 전원셀 패턴군(701)과 논리셀 패턴군(601)을 이동시킴으로써 형성이 된다.
그 후, 배선 툴(5)은 초기화되어 접지셀 패턴이 배선 트랙(T22)의 배선에 접속된다.
도 6의 c는 본 발명의 실시예에 따른 표준셀 패턴의 구성을 도시한다. 상기 도면은 도 6의 a와 유사하다. 도 6의 d는 접지셀 패턴군의 표준 접지셀 패턴이 높이가 변화된 표준셀 패턴의 재배치를 도시하고 있다. 도 6의 d에 도시된 바와 같이, 셀 트랙(T20)상에는 3개의 표준 논리셀 패턴으로 구성된 논리셀 패턴군(600)과, 3개의 표준 전원셀 패턴으로 구성된 전원셀 패턴군(70O)과, 6개의 접지셀 패턴으로 구성된 접지셀 패턴군(800)이 배치되어 있다. 또한, 셀 트랙(T21)상에는 3개의 표준 논리셀로 구성된 논리셀 패턴군(601)과 3개의 표준 전원셀 패턴으로 구성된 전원셀 패턴군(701)이 배치되어 있다. 접지셀 패턴군(800)의 6개의 표준 접지셀 패턴 중에서, 첫번째의 3개의 표준 접지셀 패턴은 논리셀 패턴군(600)의 3개의 표준 논리셀 패턴에 각각 접속되어 있다. 또한, 나머지 3개의 표준 접지셀 패턴은 논리셀 패턴군(601)의 3개의 표준 논리셀 패턴에 각각 접속되어 있다. 상기 나머지 3개의 표준 접지셀 패턴은 상기 첫번째 3개의 표준 접지셀 패턴을 겹치도록 배치된다. 이 경우에, 전원셀 툴(7)은 표준 전원셀 패턴의 배치를 제어한다. 또한, 논리셀 툴(6)은 표준 논리셀 패턴의 배치를 제어하고 접지셀 툴(8)은 표준 접지셀 패턴의 배치를 제어한다.
접지셀 툴(8)은 접지셀 패턴군(800)의 접지셀 패턴의 높이를 변경하는 변경명령을 수신한다. 이 경우에, 접지셀 툴(8)은 접지셀 패턴군(800)의 모든 접지셀 패턴의 변경처리를 단번에 실행한다. 예컨대, 접지셀 패턴군(800)의 셀 패턴이 제2 표준셀 패턴(80b)으로 변하는 경우에, 접지셀 툴(8)은 변경(대체) 명령에 따라 셀 라이브러리(3)로부터 제2 표준 접지셀 패턴(80b)을 판독한다. 그 후, 상기 툴(8)은 도 6의 d에 도시된 바와 같이 제1 표준 접지셀 패턴(80a) 대신에 접지셀 패턴군(800)의 제2 표준 접지셀 패턴(80b)을 배치한다. 이 경우에, 접지셀 툴(8)에 선행하여, 전원셀 툴(7)과 논리셀 툴(6)이 시동된다. 전원셀 패턴군(701)은 변경(이동) 명령에 따라 전원셀 툴(7)에 의해 이동된다. 이 때, 배치 툴(4)은 전원셀 군(701)의 이동량을 일시적으로 저장한다. 그 후, 논리셀 툴(6)은 전원셀 툴(7)의 동작 이후에 자동적으로 시동된다. 따라서, 논리셀 패턴군(601)은 논리셀 툴(6)에 의해 이동량 만큼 이동된다. 그 후, 접지셀 툴(8)은 도 6의 d에 도시된 바와 같이 제2 표준 접지셀 패턴(80b)을 제1 표준 접지셀 패턴(80a)으로 대체하도록 시작한다. 그 결과, 접지셀 패턴군(801)의 표준 접지셀 패턴의 배선 패턴은 논리셀 패턴군(601)의 표준 논리셀 패턴의 배선 패턴에 접속된다.
그 후, 배선 툴(5)은 표준 접지셀 패턴이 배선 트랙(T22)의 배선에 접속되도록 개시된다.
다음에, 도 7은 본 발명의 배치 툴(4)의 동작을 도시하는 플로우 챠트이다. 셀 패턴 배치 명령을 검출하자 마자, 배치 툴(4)의 논리셀 툴(6)은 셀 라이브러리(3)로부터 표준 논리셀 패턴(60)을 판독하여 소정의 셀 트랙상에 배치한다. 유사하게, 전원셀 툴(7)은 셀 라이브러리(3)로부터 표준 전원셀(70a, 70b)을 판독하여 소정의 셀 트랙상에 배치한다. 유사하게, 접지셀 툴(8)은 셀 라이브러리(3)로부터 표준 접지셀 패턴(80a, 80b)을 판독하여 소정의 셀 트랙상에 배치한다(단계 1).
전원셀 툴(7)은 표준 전원셀 패턴을 변경하는 명령을 모니터링한다(단계 2).표준 전원셀 패턴을 변경한다는 것은 셀 패턴(70a)을 셀 패턴(70b)으로 그리고 셀 패턴(70b)을 셀 패턴(70a)으로 변경한다는 것을 의미한다. 표준 전원셀 패턴을 변경하라는 명령이 발생하지 않는 한, 접지셀 툴(8)은 표준 접지셀 패턴을 변경하라는 명령을 계속 모니터링한다(단계 3). 표준 접지셀 패턴을 변경한다는 것은 셀 패턴(80a)을 셀 패턴(80b)으로 그리고 셀 패턴(80b)을 셀 패턴(80a)으로 변경한다는 것을 의미한다. 표준 접지셀 패턴을 변경하라는 명령이 발생되지 않는 한, 논리셀 툴(6)은 셀 트랙을 이동하라는 명령을 계속 모니터링한다(단계 4). 셀 트랙은 신규의 배선 트랙을 제공하는 것이 필요한 경우에 이동하여 기존의 배선 트랙을 확장하거나 축소한다. 셀 트랙을 이동하라는 명령이 발생되지 않는 한, 배치 툴(4)은 신규의 명령을 계속 대기한다.
표준 전원셀 패턴을 변경하라는 명령을 검출하면, 전원셀 툴(7)은 셀 라이브러리(3)로부터 신규의 전원셀 패턴을 판독한다. 전원셀 툴(7)은 전술한 바와 같이 소정의 전원셀 패턴군상에 신규의 표준 전원셀 패턴을 배치한다(단계 5).
표준 접지셀 패턴을 변경하라는 명령을 검출하면, 접지셀 툴(8)은 셀 라이브러리(3)로부터 신규의 접지셀 패턴을 판독한다. 접지셀 툴(8)은 전술한 바와 같이 소정의 접지셀 패턴군상에 신규의 표준 접지셀 패턴을 배치한다(단계 6).
셀 트랙을 이동하라는 명령을 검출하면, 논리셀 툴(6), 전원셀 툴(7) 및 접지셀 툴(8)은 표준 논리셀 패턴, 표준 전원셀 패턴 및 표준 접지셀 패턴을 재배치한다(단계 7).
전술한 바와 같이, 본 발명에 따른 CAD 지원 시스템은 표준셀 패턴, 표준 전원셀 패턴 및 표준 접지셀 패턴을 다른 셀 패턴과 관련하여 변경, 대체 및 이동시킨다. 또한, 표준 전원셀 패턴 및 표준 접지셀 패턴이 이동된 후 서로 공통으로 사용될 수 있다. 따라서, 셀 패턴의 이동으로 배치 공간의 손실을 제거할 수 있다.
본 발명의 CAD 지원 시스템에서, 한 종류의 논리셀 패턴에 대해 복수의 전원셀 패턴 또는 접지셀 패턴을 준비할 필요성이 없다. 상기와 같이 하면 셀 라이브러리에 등록되는 셀 패턴의 수를 예컨대, 400(논리셀 패턴 종류의 수) ×N 에서 (400 + n)으로 감소시킬 수 있다(여기서, n은 전원 및 접지셀 패턴 종류의 수임). 셀 라이브러리에 저장되는 셀 패턴의 수의 감소는 어떠한 소요의 셀 패턴의 검색 시간의 단축으로 이어진다.
표준 접지셀 패턴의 배치의 자유도가 증가하므로, 접지 위치는 논리셀 패턴에 대해 기판으로의 접지 위치로부터 멀리 떨어져 배치될 수 있다. 따라서, 기판에서 노이즈에 대한 측정 효과을 얻을 수 있다.
본 발명은 전술한 실시예에 한정되지 않는다. 예컨대, 셀 라이브러리에 등록되는 표준 전원셀 패턴과 표준 접지셀 패턴은 두가지 종류에 한정될 필요는 없다. 또한, 셀 라이브러리가 보다 많은 종류의 표준 전원셀 패턴과 표준 접지셀 패턴을 저장하면 양호하다. 또한, 보다 많은 표준 논리셀 패턴이 논리 기능에 따라 셀 라이브로리에 등록되면 양호하다. 또한, 표준 전원셀 패턴 및 표준 논리 접지셀 패턴은 높이 및 배선의 수가 한정되지 않는다. 또한, 표준 전원셀 패턴 및 표준 논리 접지셀 패턴은 전원 공급점에 보다 가까운 위치에 배치되는 경우에 허용 전류값을 보다 크게하면 양호하다. 길고 짧은 것, 배선수가 많고 적은것, 또는 허용 전류값이 크거나 작은 것이 교대로 배치되면 양호하다.
본 발명에 의한 CAD 지원 시스템은 셀 트랙 및 배선 트랙의 효율적인 배치를 실현할 수 있다. 본 발명에 의한 CAD 지원 시스템은 셀 라이브러리에 등록되는 셀 수를 줄일 수 있다.

Claims (20)

  1. 복수의 논리셀 패턴, 복수의 전원셀 패턴 및 복수의 접지셀 패턴을 저장하는 셀 라이브러리와,
    상기 복수의 논리셀 패턴 중에서 선택된 패턴과, 상기 복수의 전원셀 패턴 중에서 선택된 패턴 및 상기 복수의 접지셀 패턴 중에서 선택된 패턴을 배치 명령에 따라 개별적이며 독립적으로 셀 트랙상에 배치하는 배치 툴과,
    반도체 장치의 패턴을 형성하라는 배선 명령에 따라 상기 셀 트랙상에 배치된 상기 선택된 논리셀 패턴의 사이, 상기 선택된 전원셀 패턴의 사이 및 상기 선택된 접지셀 패턴의 사이를 접속하는 배선 툴을 포함하고,
    상기 반도체 장치의 논리 장치 패턴은 상기 복수의 논리셀 패턴 중의 하나의 패턴, 상기 복수의 전원셀 패턴 중의 하나의 패턴 및 상기 복수의 접지셀 패턴 중의 하나의 패턴을 포함하는 것을 특징으로 하는 반도체 장치용 CAD 지원 시스템.
  2. 제 1항에 있어서,
    특정한 논리 장치의 패턴은 상기 선택된 논리셀 패턴 중의 특정한 하나의 패턴, 상기 선택된 전원셀 패턴 중의 특정한 하나의 패턴 및 상기 선택된 접지셀 패턴 중의 특정한 하나의 패턴을 포함하고,
    상기 특정한 논리셀 패턴, 상기 특정한 전원셀 패턴 및 상기 특정한 접지셀 패턴 중의 하나의 패턴이 상기 배치 툴에 의해 배치된 후, 다른 패턴이 상기 하나의 셀 패턴에 대해 상기 배치 툴에 의해 배치되고,
    상기 하나의 셀 패턴 및 상기 다른 셀 패턴은 자동적으로 접속되는 것을 특징으로 하는 반도체 장치용 CAD 지원 시스템.
  3. 제 1항에 있어서,
    상기 복수의 전원셀 패턴은 복수의 군으로 분류되고, 상기 복수의 접지셀 패턴은 복수의 군으로 분류되는 것을 특징으로 하는 반도체 장치용 CAD 지원 시스템.
  4. 제 3항에 있어서,
    상기 복수의 전원셀 패턴에 대한 상기 복수의 군은 셀 패턴의 높이, 전원선의 수 및 허용 전류치 중 적어도 하나가 서로 다르고,
    상기 복수의 접지셀 패턴에 대한 상기 복수의 군은 셀 패턴의 높이, 전원선의 수 및 허용 전류치 중 적어도 하나가 서로 다른 것을 특징을 하는 반도체 장치용 CAD 지원 시스템.
  5. 제 1 내지 제 4항 중 어느 한 항에 있어서, 상기 배치 툴은,
    논리셀 배치 명령에 따라 상기 셀 트랙의 어느 한쪽상에 상기 선택된 논리셀 패턴 각각을 배치하는 논리셀 툴과,
    전원셀 배치 명령에 따라 상기 셀 트랙의 어느 한쪽상에 상기 선택된 전원셀 패턴 각각을 배치하는 전원셀 툴과,
    접지셀 배치 명령에 따라 상기 셀 트랙의 어느 한쪽상에 상기 선택된 접지셀 패턴 각각을 배치하는 접지셀 툴을 포함하는 것을 특징으로 하는 반도체 장치용 CAD 지원 시스템.
  6. 제 5항에 있어서,
    소정의 논리 장치는 상기 선택된 논리셀 패턴 중의 소정의 하나의 패턴, 상기 선택된 전원셀 패턴 중의 소정의 하나의 패턴 및 상기 선택된 접지셀 패턴 중의 소정의 하나의 패턴을 포함하고,
    상기 배치 툴은 상기 소정의 논리셀 패턴 및 상기 소정의 전원셀 패턴과 상기 소정의 접지셀 패턴 중의 하나가 유닛으로서 자동적으로 이동되도록 상기 셀 패턴 사이의 접속을 유지하는 동안에, 이동 명령에 따라 상기 소정의 논리장치 패턴을 변형시키는 것을 특징으로 하는 반도체 장치용 CAD 지원 시스템.
  7. 제 6항에 있어서,
    상기 이동 명령은 상기 소정의 논리셀 패턴 및 상기 소정의 전원셀 패턴에 관련되고,
    상기 논리셀 툴은 상기 소정의 논리셀 패턴을 상기 이동 명령에 따라 이동시키고,
    상기 전원셀 툴은 상기 소정의 전원셀 패턴을 상기 이동 명령에 따라 이동시키고,
    상기 접지셀 툴은 상기 소정의 논리셀 패턴과 상기 소정의 접지셀 패턴 사이의 접속을 유지하는 것을 특징으로 하는 반도체 장치용 CAD 지원 시스템.
  8. 제 6항에 있어서,
    상기 이동 명령은 상기 소정의 논리셀 패턴과 상기 소정의 접지셀 패턴에 관련되고,
    상기 논리셀 툴은 상기 소정의 논리셀 패턴을 상기 이동 명령에 따라 이동시키고,
    상기 접지셀 툴은 상기 소정의 접지셀 패턴을 상기 이동 명령에 따라 이동시키고,
    상기 전원셀 툴은 상기 소정의 논리셀 패턴과 상기 소정의 전원셀 패턴 사이의 접속을 유지하는 것을 특징으로 하는 반도체 장치용 CAD 지원 시스템.
  9. 반도체 장치용 CAD 지원 방법에 있어서,
    복수의 논리셀 패턴, 복수의 전원셀 패턴 및 복수의 접지셀 패턴을 저장하는 셀 라이브러리를 제공하는 단계와,
    상기 복수의 논리셀 패턴 중에서 선택된 패턴, 상기 복수의 전원셀 패턴 중에서 선택된 패턴 및 상기 복수의 접지셀 패턴 중에서 선택된 패턴을 배치 명령에 따라 개별적이며 독립적으로 셀 트랙상에 배치하는 단계와,
    상기 반도체 장치의 패턴을 형성하라는 배선 명령에 따라 상기 셀 트랙상에 배치된 상기 선택된 논리셀 패턴의 사이, 상기 선택된 전원셀 패턴의 사이 및 상기 선택된 접지셀 패턴의 사이를 접속하는 단계를 포함하고,
    상기 반도체 장치의 논리 장치는 상기 복수의 논리셀 패턴 중의 하나의 패턴, 상기 복수의 전원셀 패턴 중의 하나의 패턴 및 상기 복수의 접지셀 패턴 중의 하나의 패턴을 포함하는 것을 특징으로 하는 반도체 장치용 CAD 지원 방법.
  10. 제 9항에 있어서,
    특정 논리 장치의 패턴은 상기 선택된 논리셀 패턴 중의 특정한 하나의 패턴, 상기 선택된 전원셀 패턴 중의 특정한 하나의 패턴 및 상기 선택된 접지셀 패턴 중의 하나의 패턴을 포함하고,
    상기 특정한 논리셀 패턴, 상기 특정한 전원셀 패턴 및 상기 특정한 접지셀 패턴 중의 하나의 패턴이 상기 배치 툴에 의해 배치된 후, 상기 다른 패턴이 상기 하나의 셀 패턴에 대해 상기 배치 툴에 의해 배치되고,
    상기 배치단계는 상기 하나의 셀 패턴 및 다른 셀 패턴을 자동적으로 접속하는 단계를 포함하는 것을 특징으로 하는 반도체 장치용 CAD 지원 방법.
  11. 제 9항에 있어서,
    상기 복수의 전원셀 패턴은 복수의 군으로 분류되고, 상기 복수의 접지셀 패턴은 복수의 군으로 분류되는 것을 특징으로 하는 반도체 장치용 CAD 지원 방법.
  12. 제 11항에 있어서,
    상기 복수의 전원셀 패턴에 대한 상기 복수의 군은 셀 패턴의 높이, 전원선의 수 및 허용 전류치 중 적어도 하나가 서로 다르고,
    상기 복수의 접지셀 패턴에 대한 상기 복수의 군은 셀 패턴의 높이, 전원선의 수 및 허용 전류치 중 적어도 하나가 서로 다른 것을 특징을 하는 반도체 장치용 CAD 지원 방법.
  13. 제 9 내지 12항 중 어느 한 항에 있어서, 상기 배치단계는,
    논리셀 배치 명령에 따라 논리셀 툴에 의해 상기 셀 트랙의 어느 한쪽상에 상기 선택된 논리셀 패턴 각각을 배치하는 단계와,
    전원셀 배치 명령에 따라 전원셀 툴에 의해 상기 셀 트랙의 어느 한쪽상에 상기 선택된 전원셀 패턴 각각을 배치하는 단계와,
    접지셀 배치 명령에 따라 접지 셀 툴에 의해 상기 셀 트랙의 어느 한쪽상에 상기 선택된 접지셀 패턴 각각을 배치하는 단계를 포함하는 것을 특징으로 하는 반도체 장치용 CAD 지원 방법.
  14. 제 13항에 있어서,
    소정의 논리 장치는 상기 선택된 논리셀 패턴 중의 소정의 하나의 패턴, 상기 선택된 전원셀 패턴 중의 소정의 하나의 패턴 및 상기 선택된 접지셀 패턴 중의 소정의 하나의 패턴을 포함하고,
    상기 방법은 상기 소정의 논리셀 패턴 및 상기 소정의 전원셀 패턴과 상기 소정의 접지셀 패턴 중의 하나가 유닛으로서 자동적으로 이동되도록 상기 셀 패턴 사이의 접속을 유지하는 동안에, 이동 명령에 따라 상기 소정의 논리장치 패턴을 변형시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치용 CAD 지원 방법.
  15. 제 14항에 있어서,
    상기 이동 명령은 상기 소정의 논리셀 패턴 및 상기 소정의 전원셀 패턴에 관련되고,
    상기 변형단계는,
    상기 소정의 논리셀 패턴을 상기 이동 명령에 따라 이동시키는 단계와,
    상기 소정의 전원셀 패턴을 상기 이동 명령에 따라 이동시키는 단계와,
    상기 소정의 논리셀 패턴과 상기 소정의 접지셀 패턴 사이의 접속을 유지하는 단계를 포함하는 것을 특징으로 하는 반도체 장치용 CAD 지원 방법.
  16. 제 14항에 있어서,
    상기 이동 명령은 상기 소정의 논리셀 패턴과 상기 소정의 접지셀 패턴에 관련되고,
    상기 변형단계는,
    상기 소정의 논리셀 패턴을 상기 이동 명령에 따라 이동시키는 단계와,
    상기 소정의 접지셀 패턴을 상기 이동 명령에 따라 이동시키는 단계와,
    상기 소정의 논리셀 패턴과 상기 소정의 전원셀 패턴 사이의 접속을 유지하는 단계를 포함하는 것을 특징으로 하는 반도체 장치용 CAD 지원 방법.
  17. 복수의 논리셀 패턴, 복수의 전원셀 패턴 및 복수의 접지셀 패턴을 포함하는 셀 라이브러리를 저장하는 것으로서, 반도체 장치의 논리 장치 패턴이 상기 복수의 논리셀 패턴 중의 하나의 패턴, 상기 복수의 전원셀 패턴 중의 하나의 패턴 및 상기 복수의 접지셀 패턴 중의 하나의 패턴을 포함하며, 방법에 대한 프로그램이 저장되어 있는 기록매체에 있어서, 상기 방법은,
    상기 복수의 논리셀 패턴 중에서 선택된 패턴, 상기 복수의 전원셀 패턴 중에서 선택된 패턴 및 상기 복수의 접지셀 패턴 중에서 선택된 패턴을 배치 명령에 따라 개별적이며 독립적으로 셀 트랙상에 배치하는 단계와,
    상기 반도체 장치의 패턴을 형성하라는 배선 명령에 따라 상기 셀 트랙상에 배치된 상기 선택된 논리셀 패턴의 사이, 상기 선택된 전원셀 패턴의 사이 및 상기 선택된 접지셀 패턴의 사이를 접속하는 단계를 포함하는 것을 특징으로 하는 기록 매체.
  18. 제 17항에 있어서,
    특정 논리 장치의 패턴은 상기 선택된 논리셀 패턴 중의 특정한 하나의 패턴, 상기 선택된 전원셀 패턴 중의 특정한 하나의 패턴 및 상기 선택된 접지셀 패턴 중의 하나의 패턴을 포함하고,
    상기 특정한 논리셀 패턴, 상기 특정한 전원셀 패턴 및 상기 특정한 접지셀 패턴 중의 하나의 패턴이 상기 배치 툴에 의해 배치된 후, 다른 패턴이 상기 하나의 셀 패턴에 대해 상기 배치 툴에 의해 배치되고,
    상기 배치방법은 상기 하나의 셀 패턴 및 상기 다른 셀 패턴을 자동적으로 접속하는 단계를 포함하는 것을 특징으로 하는 기록 매체.
  19. 제 17항 또는 제 18항에 있어서, 상기 배치방법은,
    논리셀 배치 명령에 따라 논리셀 툴에 의해 상기 셀 트랙의 어느 한쪽상에 상기 선택된 논리셀 패턴 각각을 배치하는 단계와,
    전원셀 배치 명령에 따라 전원셀 툴에 의해 상기 셀 트랙의 어느 한쪽상에 상기 선택된 전원셀 패턴 각각을 배치하는 단계와,
    접지셀 배치 명령에 따라 접지셀 툴에 의해 상기 셀 트랙의 어느 한쪽상에 상기 선택된 접지셀 패턴 각각을 배치하는 단계를 포함하는 것을 특징으로 하는 기록 매체.
  20. 제 17항 또는 18항에 있어서,
    소정의 논리 장치는 상기 선택된 논리셀 패턴 중의 소정의 하나의 패턴, 상기 선택된 전원셀 패턴 중의 소정의 하나의 패턴 및 상기 선택된 접지셀 패턴 중의 소정의 하나의 패턴을 포함하고,
    상기 방법은 상기 소정의 논리셀 패턴 및 상기 소정의 전원셀 패턴과 상기소정의 접지셀 패턴 중의 하나가 유닛으로서 자동적으로 이동되도록 상기 셀 패턴 사이의 접속을 유지하는 동안에, 이동 명령에 따라 상기 소정의 논리장치 패턴을 변형시키는 단계를 더 포함하는 것을 특징으로 하는 기록 매체.
KR10-2000-0078499A 1999-12-21 2000-12-19 셀이 독립적으로 배치될 수 있는 컴퓨터 이용 설계 지원시스템 KR100436603B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP?11-363342? 1999-12-21
JP36334299A JP3372918B2 (ja) 1999-12-21 1999-12-21 設計支援システム及びセル配置方法

Publications (2)

Publication Number Publication Date
KR20010067440A KR20010067440A (ko) 2001-07-12
KR100436603B1 true KR100436603B1 (ko) 2004-06-22

Family

ID=18479092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0078499A KR100436603B1 (ko) 1999-12-21 2000-12-19 셀이 독립적으로 배치될 수 있는 컴퓨터 이용 설계 지원시스템

Country Status (5)

Country Link
US (1) US6643835B2 (ko)
EP (1) EP1111522A3 (ko)
JP (1) JP3372918B2 (ko)
KR (1) KR100436603B1 (ko)
CN (1) CN1300992A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10159699A1 (de) * 2001-12-05 2003-06-26 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Halbleiterschaltung
JP4320413B2 (ja) * 2002-09-11 2009-08-26 日本電気株式会社 半導体集積回路およびレイアウト設計装置
US7024649B2 (en) * 2003-02-14 2006-04-04 Iwatt Multi-output power supply design system
CN100365634C (zh) * 2003-11-13 2008-01-30 英业达股份有限公司 布线资料转换辅助生成系统及其方法
US7412683B2 (en) * 2004-02-05 2008-08-12 Matsushita Electric Industrial Co., Ltd. Printed wiring board design method, program therefor, recording medium storing the program recorded therein, printed wiring board design device using them and CAD system
DE102004038063A1 (de) * 2004-07-30 2006-03-23 Infineon Technologies Ag Verfahren zur Herstellung einer Standardzellenanordnung und eine Vorrichtung zur Durchführung des Verfahrens
US7536664B2 (en) * 2004-08-12 2009-05-19 International Business Machines Corporation Physical design system and method
JP4983068B2 (ja) * 2006-03-30 2012-07-25 富士通株式会社 半導体装置の設計支援装置、半導体装置の設計支援方法及び半導体装置の設計支援プログラム
CN100590625C (zh) * 2006-11-29 2010-02-17 上海华虹Nec电子有限公司 一种半导体器件模拟仿真中的预设模式建立方法
WO2009095034A1 (de) * 2008-01-31 2009-08-06 Siemens Aktiengesellschaft Verfahren und system zur qualifizierung von cad objekten
US8762904B2 (en) 2012-03-28 2014-06-24 Synopsys, Inc. Optimizing logic synthesis for environmental insensitivity
US9117052B1 (en) * 2012-04-12 2015-08-25 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for interactively implementing physical electronic designs with track patterns
JPWO2023286506A1 (ko) * 2021-07-16 2023-01-19

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185056A (ja) * 1989-01-12 1990-07-19 Fujitsu Ltd 半導体集積回路のセル自動配置方法
JPH0575019A (ja) * 1991-09-18 1993-03-26 Fujitsu Ltd 半導体集積回路及びその設計方法
KR950010025A (ko) * 1993-09-07 1995-04-26 세끼사와 다다시 반도체 장치의 설계장치 및 방법
KR960011866A (ko) * 1994-09-26 1996-04-20 이헌조 광디스크 재생기의 재생위치 기억 및 소거방법
US5796299A (en) * 1995-12-11 1998-08-18 Kabushiki Kaisha Toshiba Integrated circuit array including I/O cells and power supply cells
WO1998040913A1 (fr) * 1997-03-11 1998-09-17 Mitsubishi Denki Kabushiki Kaisha Circuit integre a semi-conducteurs dont l'implantation est conçue au niveau des cellules
US5923569A (en) * 1995-10-17 1999-07-13 Matsushita Electric Industrial Co., Ltd. Method for designing layout of semiconductor integrated circuit semiconductor integrated circuit obtained by the same method and method for verifying timing thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685062A (ja) 1992-09-04 1994-03-25 Fujitsu Ltd セルベースレイアウト設計方法
US5483461A (en) * 1993-06-10 1996-01-09 Arcsys, Inc. Routing algorithm method for standard-cell and gate-array integrated circuit design
JPH0714926A (ja) * 1993-06-17 1995-01-17 Fujitsu Ltd 半導体装置のセル配置方法
US5623420A (en) * 1994-11-16 1997-04-22 Sun Microsystems, Inc. Method and apparatus to distribute spare cells within a standard cell region of an integrated circuit
JP2912174B2 (ja) 1994-12-27 1999-06-28 日本電気株式会社 ライブラリ群及びそれを用いた半導体集積回路
US5808900A (en) * 1996-04-30 1998-09-15 Lsi Logic Corporation Memory having direct strap connection to power supply
JP4014708B2 (ja) 1997-08-21 2007-11-28 株式会社ルネサステクノロジ 半導体集積回路装置の設計方法
US6460168B1 (en) 1998-04-23 2002-10-01 Matsushita Electric Industrial Co., Ltd. Method of designing power supply circuit and semiconductor chip
JP2000349161A (ja) * 1999-06-08 2000-12-15 Fujitsu Ltd 電源配線設計方法、電源配線設計装置、及び、記録媒体
US6446245B1 (en) * 2000-01-05 2002-09-03 Sun Microsystems, Inc. Method and apparatus for performing power routing in ASIC design

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185056A (ja) * 1989-01-12 1990-07-19 Fujitsu Ltd 半導体集積回路のセル自動配置方法
JPH0575019A (ja) * 1991-09-18 1993-03-26 Fujitsu Ltd 半導体集積回路及びその設計方法
KR950010025A (ko) * 1993-09-07 1995-04-26 세끼사와 다다시 반도체 장치의 설계장치 및 방법
US5566080A (en) * 1993-09-07 1996-10-15 Fujitsu Limited Method and apparatus for designing semiconductor device
KR960011866A (ko) * 1994-09-26 1996-04-20 이헌조 광디스크 재생기의 재생위치 기억 및 소거방법
US5923569A (en) * 1995-10-17 1999-07-13 Matsushita Electric Industrial Co., Ltd. Method for designing layout of semiconductor integrated circuit semiconductor integrated circuit obtained by the same method and method for verifying timing thereof
US5796299A (en) * 1995-12-11 1998-08-18 Kabushiki Kaisha Toshiba Integrated circuit array including I/O cells and power supply cells
WO1998040913A1 (fr) * 1997-03-11 1998-09-17 Mitsubishi Denki Kabushiki Kaisha Circuit integre a semi-conducteurs dont l'implantation est conçue au niveau des cellules

Also Published As

Publication number Publication date
EP1111522A2 (en) 2001-06-27
JP2001176980A (ja) 2001-06-29
US20010004762A1 (en) 2001-06-21
KR20010067440A (ko) 2001-07-12
JP3372918B2 (ja) 2003-02-04
US6643835B2 (en) 2003-11-04
CN1300992A (zh) 2001-06-27
EP1111522A3 (en) 2003-05-21

Similar Documents

Publication Publication Date Title
KR100436603B1 (ko) 셀이 독립적으로 배치될 수 있는 컴퓨터 이용 설계 지원시스템
US4636965A (en) Routing method in computer-aided-customization of universal arrays and resulting integrated circuit
US5331572A (en) Integrated circuit and layout system therefor
US6170079B1 (en) Power supply circuit diagram design system
US7530038B2 (en) Method and placement tool for designing the layout of an electronic circuit
JPH03206645A (ja) ２個以上の集積回路を一つの集積回路へ併合する方法
EP0488303A2 (en) Pattern layout of power source lines in semiconductor memory device
JP3389196B2 (ja) 機能ブロック端子の分割方法とこの方法を記録した記録媒体及びこの方法による自動配線処理装置
US5576969A (en) IC comprising functional blocks for which a mask pattern is patterned according to connection and placement data
US20060267612A1 (en) Automatic design method for semiconductor device
JPH0794587A (ja) 半導体装置、半導体設計方法及びその設計装置
JP2569927B2 (ja) 自動組立機の部品実装順序決定処理方法
JP3071617B2 (ja) 半導体設計方法及び半導体設計装置
US6760896B2 (en) Process layout of buffer modules in integrated circuits
JPH03206646A (ja) 配線容量算出装置
US20080134126A1 (en) Data processing in digital systems
JP2000207438A (ja) プリント配線板設計支援装置
JP2829072B2 (ja) Ｌｓｉ配線変更方法
EP1265163A1 (en) Method and apparatus for logic layout with controlled placement of structured cells
JP2580982B2 (ja) Ｌｓｉ電源配線レイアウトシステム
JP2557368B2 (ja) 配線基板設計支援方法
JP2967796B2 (ja) 半導体集積回路のレイアウト設計方法
JPH0877237A (ja) Ｌｓｉ設計装置及びｌｓｉ設計方法
JP3768034B2 (ja) 半導体集積回路の製造方法
JP3225823B2 (ja) 半導体集積回路レイアウト方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee