KR100419807B1 - 혼성 집적 회로 장치 - Google Patents

혼성 집적 회로 장치 Download PDF

Info

Publication number
KR100419807B1
KR100419807B1 KR1020000016375A KR20000016375A KR100419807B1 KR 100419807 B1 KR100419807 B1 KR 100419807B1 KR 1020000016375 A KR1020000016375 A KR 1020000016375A KR 20000016375 A KR20000016375 A KR 20000016375A KR 100419807 B1 KR100419807 B1 KR 100419807B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
integrated circuit
hybrid integrated
light
Prior art date
Application number
KR1020000016375A
Other languages
English (en)
Other versions
KR20010006914A (ko
Inventor
시미즈히사시
사까모또노리아끼
고바야시요시유끼
오오따스스무
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP21525999A external-priority patent/JP4190095B2/ja
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20010006914A publication Critical patent/KR20010006914A/ko
Application granted granted Critical
Publication of KR100419807B1 publication Critical patent/KR100419807B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V29/00—Protecting lighting devices from thermal damage; Cooling or heating arrangements specially adapted for lighting devices or systems
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 혼성 집적 회로 장치에 관한 것으로, 프린트 기판에 발광 소자가 부착된 광 조사 장치의 방열성을 개선함과 동시에, 발광 효율 및 경박단소를 실현하는 것을 그 목적으로 한다.
이를 위하여, 금속 기판(11) 위에 Ni가 피착된 Cu 패턴을 형성하고 그 위에 발광 소자(15)를 실장한다. Ni는 내식성이 우수하고 광 반사 효율도 우수하기 때문에, 기판 표면 자체를 반사판으로서 활용할 수 있다. 또한, 렌즈(19)를 발광 소자 각각에 형성함으로써 발사 효율을 보다 개선시킬 수 있다.
또한, 금속 기판(111) 위에 Ni가 피착된 Cu 패턴을 형성하고 그 위에 발광 소자(110)를 직렬 회로로 실장하여 이 직렬 접속된 금속 기판을 병렬 접속한다. Ni는 내식성이 우수하고 광 반사 효율도 우수하기 때문에, 기판 표면 자체를 반사판으로서 활용할 수 있다. 또한 렌즈(137)를 발광 소자 각각에 형성함으로써 발사 효율을 보다 개선시킬 수 있다. 또한, 발광 다이오드(110)의 주위에 땜납재로 이루어지는 흐름 방지 수단(136)을 형성하여 이 땜납재의 표면도 반사면으로서 활용한다.

Description

혼성 집적 회로 장치 {Composite Integrated Circuit Device}
본 발명은, 혼성 집적 회로 장치에 관한 것으로, 특히 발광 소자를 여러개 실장시킨 광 조사 장치에 관한 것이다.
우선 광을 대량에 조사해야 하는 경우, 일반적으로는 전등 등이 이용되고 있다. 그러나, 경박단소 및 전력 절약화를 목적으로 하여, 도14와 같이 프린트 기판(101)에 광소자(102)를 실장시키는 경우가 있다.
이 광소자는, 반도체로 형성된 발광 다이오드(Light Emitting Diode)가 주로 사용되지만, 그 외에 반도체 레이저 등도 고려할 수 있다.
이 발광 다이오드(102)는, 2개의 리드(103, 104)를 준비하고, 한쪽 리드(103)에는 발광 다이오드 칩(105)의 이면(애노드 또는 캐소드)이 땜납 등으로 고착되고, 다른쪽 리드(104)는 상기 칩 표면의 전극(캐소드 또는 애노드)과 금속 세선(106)을 거쳐서 전기적으로 접속되어 있다. 또, 상기 리드(103, 104), 칩(105) 및 금속 세선(106)을 밀봉하는 투명한 수지 봉입체(107)가 렌즈도 겸하여 형성되어 있다.
한편, 프린트 기판(101)에는, 상기 발광 다이오드(102)에 전원을 공급하기 위한 전극(108, 109)이 설치되고, 여기에 설치된 관통 구멍에 상기 리드가 삽입되고, 땜납 등을 거쳐서 상기 발광 다이오드(102)가 실장되어 있다.
예를 들면, 일본 특허 공개 평9-252651호 공보에는, 이 발광 다이오드를 이용한 광 조사 장치가 설명되어 있다.
그러나, 전술한 발광 소자(102)는, 수지 봉입체(107), 리드(103, 104) 등이 삽입된 패키지로 이루어지기 때문에, 발광 소자를 대량으로 실장한 경우, 기판(101)의 사이즈가 크고 중량이 무거운 등의 문제가 있었다. 또한 기판 자체의 방열성이 나쁘기 때문에 장치 전체로서 온도 상승을 초래하는 문제가 있었다. 그 때문에, 발광 소자인 반도체 칩 자체의 온도도 상승하여 구동 능력을 저하시키는 문제가 있었다.
또한, 발광 다이오드(105)는 칩의 측면 또는 이면으로부터도 광이 발광하여, 기판(101)측으로 향하는 광이 존재한다. 그러나 기판(101)이 프린트 기판으로 이루어지기 때문에 효율이 높은 조사를 할 수 없는 문제도 있었다.
도1은 본 발명의 실시 형태인 혼성 집적 회로 장치의 도면.
도2는 도1의 렌즈를 2단으로 한 경우의 도면.
도3은 도1의 발광 소자의 실장 형태를 설명하는 도면.
도4는 도1의 발광 다이오드를 직렬 접속으로 한 도면.
도5는 도4의 혼성 집적 회로 장치를 채용한 회로를 설명하는 도면.
도6은 도5의 정전류 회로를 금속 기판에 실장한 도면.
도7은 본 발명의 실시 형태인 혼성 집적 회로 장치에 있어서, 발광 부분을 설명하는 도면.
도8은 도7의 A-A 선의 단면도.
도9는 본 발명의 실시 형태인 혼성 집적 회로 장치에 있어서, 발광 부분을 설명하는 도면.
도10은 도9의 A-A 선의 단면도.
도11은 본 발명의 실시 형태인 혼성 집적 회로 장치의 도면.
도12는 혼성 집적 회로 기판을 설명하는 도면.
도13은 혼성 집적 회로 기판을 설명하는 도면.
도14는 종래의 조사 장치를 설명하는 도면.
도15는 발광 다이오드에 흐르는 전류와 광량과의 관계를 도시한 그래프.
도16은 혼성 집적 회로 장치를 식물의 육성을 위한 광 조사 장치에 이용한 경우를 도시한 도면.
＜도면의 주요 부분에 대한 부호의 설명＞
11: 금속 기판
13: 제1 전극
14: 제2 전극
15: 발광 다이오드
19: 렌즈
110: 발광 다이오드
111: 혼성 집적 회로 기판
112: 절연성 수지
126: 제1 배선
127: 제2 배선
137: 렌즈
150: Cu
151: Ni
152: 흐름 방지 수단 형성 영역
153: 절제 영역
156: 수지
220: 금속 용기
본 발명은, 전술의 과제에 비추어 이루어지고, 첫째, 금속 기판에 베어칩을 실장하는 구조를 채용함으로써, 발광 소자의 온도 상승을 방지하여 상기 발광 소자의 주위에 링형으로 형성된 흐름 방지 수단과, 상기 흐름 방지 수단으로 둘러싸인 영역에 볼록형으로 형성된 광투과 수지에 의해, 칩에서의 발사광을 효율적으로 조사할 수 있는 구조로 하고 있다.
둘째, 내산화성의 금속이 피복된 Cu로 이루어지는 전극을 채용함으로써, Cu의 산화에 의한 접촉 저항의 상승을 방지할 수 있는 동시에, 금속 특유의 광택성을이용하여 기판측으로 향해서 발광된 광을 반사시켜 상방으로 향한 효율이 높은 조사를 실현하고 있다.
셋째, 내산화성의 금속이 피복된 Cu로 이루어지는 전극을 채용함으로써, Cu의 산화에 의한 접촉 저항의 상승을 방지할 수 있는 동시에, 금속 특유의 광택성을 이용하여 기판측으로 향해서 발광된 광을 반사시키고, 또 상기 발광 소자의 주위에 링형으로 형성된 흐름 방지 수단과, 상기 흐름 방지 수단으로 둘러싸인 영역에 볼록형으로 형성된 광투과 수지에 의해, 발사광을 효율적으로 상방 조사할 수 있는 구조로 하고 있다.
넷째, 상기 내산화성의 금속은, Ni 또는 Au로 됨으로써, 금속 세선과의 접촉 저항의 상승 방지, 반사 효율의 상승, 금속 세선과의 양호한 접속성을 실현하고 있다.
다섯째, 제1 전극과 제2 전극에 의해 상기 금속 기판 전체 영역을 덮고, 상기 발광 소자를 상기 금속 기판에 여러개 설치함으로써, 광 반사 재료가 실질적으로 기판 전체 영역에 설치되고, 또한 발광 소자가 복수 지점에 존재하게 되고, 기판 자체가 발광 소자로서 기능하게 되어 휘도 및 발광 강도 모두 향상시킬 수 있는 구조가 된다.
여섯째, 발광 소자의 고착 영역 및 상기 제2 전극에 있어서의 상기 접속 수단의 고착 영역을 둘러싸도록, 상기 금속 기판 전체 영역에 덮인 광 반사성을 갖는 절연 피막을 설치하면, 전술한 다섯째에서와 마찬가지로 실질적으로 기판 전체 영역을 반사판으로 할 수 있어서 효율이 높은 광 조사를 실현할 수 있다.
일곱째, 광투과 수지 위에 볼록형의 광투과 수지를 설치함으로써, 반도체 칩으로부터의 광을 효율 높게 상방으로 발광시킬 수 있다.
여덟째, A1을 주재료로 하는 기판을 채용함으로써, 방열성, 경량성, 가공성을 실현할 수 있고, 성능의 향상을 실현할 뿐만 아니라, 광 조사 장치로서의 실장성도 향상시킬 수 있다.
본 발명은, 전술의 과제에 비추어 이루어지고, 발광 소자를 실질적으로 둘러싸도록 형성된 땜납재로 이루어지는 제1 흐름 방지 수단과, 상기 제1 흐름 방지 수단으로 둘러싸인 영역에 볼록형으로 형성된 광투과 수지를 갖는 것으로 해결하는 것이다.
경화 전의 광투과 수지는 흐름 방지 수단으로 볼록형의 형상으로 유지되고, 그 후 경화되기 때문에 렌즈의 움직임을 나타낸다. 더구나 흐름 방지 수단을 땜납재로 형성하여 땜납재의 표면 광택성, 땜납재의 볼록 형상을 이용하여 발광 소자로부터 발사되는 광을 효율적으로 상방으로 반사시킬 수 있어서 보다 효율이 높은 조사를 실현할 수 있다.
다음에, 땜납재는 도전성을 갖기 때문에, 전체 둘레를 연속하여 형성하면 단락된다. 그 때문에 제1 전극 및/또는 상기 제2 전극과 중첩하는 땜납재의 배치 부분을 절연 재료로 이루어지는 제2 흐름 방지 수단을 설치하여 해결하는 것도 있다.
다음에, Cu로 이루어지는 제1 전극 및 제2 전극을 채용하여 발광 소자의 주위에 형성된 제1 흐름 방지 수단에 볼록형의 광투과 수지를 갖고,
상기 제1 전극 및/또는 상기 제2 전극 상에는 상기 Cu보다도 땜납재의 습윤성이 나쁘고 광 반사가 우수한 금속 피막을 피복하고,
상기 제1 흐름 방지 수단이 설치되는 상기 제1 전극 및/또는 상기 제2 전극에 대응하는 상기 금속 피막을 제거하고, 이 영역에 땜납재를 형성함으로써 해결하는 것이다.
예를 들어 땜납을 예로 취하면, Cu와 Ni는 Ni 쪽이 땜납의 습윤성이 나쁘고, 더구나 긴 기간에 걸쳐 그 표면의 광택성을 유지한다. 또한, 땜납도 긴 기간에 걸쳐 그 표면의 광택성을 유지한다. 이들 성질을 이용하여 하층에 Cu, 상층에 Ni를 피복하여, Ni의 일부를 제거하여 Cu의 노출 영역을 형성하여, 이 노출 영역에 땜납을 형성하면, 땜납은 볼록형으로 부풀어오른다. 이 볼록형의 땜납 표면은 반사판을 형성하여, 종래 상방으로 반사할 수 없던 광을 효율 높게 상방으로 반사시킨다.
이상 서술한 바와 같이, 특히 A1을 주재료로 하는 기판을 채용함으로써, 방열성, 경량성, 가공성을 실현할 수 있고, 반사 효율이 높은 혼성 집적 회로 장치도 실현할 수 있다.
이하에 본 발명의 실시 형태에 관해서, 그 개략을 도1을 참조하면서 설명한다.
우선, 예를 들면 프레스에 의해 펀칭된 금속으로 이루어지는 혼성 집적 회로 기판(11)이 있다. 이 혼성 집적 회로 기판(11)은, A1, Cu나 Fe 등으로 할 수 있다.
여기서 혼성 집적 회로 기판으로서 금속 기판을 이용한 이유는, 발광 소자로부터 발생하는 열을 효율 좋게 외부에 방출하는 점, 발광 소자의 온도 상승을 방지함으로써 구동 능력을 향상시키는 점, 또 기판의 평탄성으로부터 상방을 향해 발광되는 광 이외의 광을 효율적으로 반사시켜 상방으로 향하게 하는 점, 또 실장에 있어서의 나사 멈춤 구멍 가공, 포물면 등의 만곡 가공성 등에서 우수한 점 등 때문이다.
본 발명에서는, 가공성, 경량성을 고려하여 A1이 채용되어 있다. 이 경우, 그 표면은 절연성 향상을 위하여 양극 산화에 의해 산화물이 형성되고, 그 위에 절연성 수지(12)가 형성되어도 좋다. 또한 상기 산화막은 생략되어도 좋다. 여기서 혼성 집적 회로 기판(11)은 도전성을 갖기 때문에, 그 위에 설치되는 제1 전극(13), 제2 전극(14)과의 단락을 고려하여 전면에 절연성 수지(12)가 피착되어 있다.
또한 전극(13, 14)은 예를 들어 Cu로 이루어져, 배선, 랜드, 결합용 패드, 외부 리드용 고착 패드 등으로 기능하고, 제1 전극(13)에는 베어의 발광 다이오드(15)가 설치된다. 여기서 발광 다이오드 칩의 이면은, 캐소드 타입과 애노드 타입의 두가지가 있고, 도1에서는 캐소드 타입이다. 이것은 직류 전원의 방향을 바꾸는 것만으로 애노드 타입도 실현된다.
여기서, 금속 기판은 조사 장치로 기능하기 때문에, 발광 다이오드(15)를 여러개 지점에 존재시키고, 이들 구동 회로는 각각의 기판으로 실현하고 있지만, 이들 구동 회로를 금속 기판(11)에 실장시켜도 좋다. 이 경우, 기판의 주변, 특히 각부 및 그 근방에 배선, 랜드, 결합용 패드, 외부와의 전기적 접속 패드 등이 패터닝되고, 배선 사이는 칩 콘덴서, 칩저항 및 인쇄 저항 등의 부품, 트랜지스터, 다이오드, IC 등이 설치된다. 여기서는, 패키지된 소자가 실장되어도 좋지만 베어칩쪽이 방열성 및 실장 면적의 점에서 우수하다. 이들은, 모두를 총칭하여 회로 소자라고 부른다.
이 회로 소자는 땜납이나 은페이스트 등을 거쳐서 전기적으로 고착되고, 혹은 인쇄 저항이 스크린 인쇄 등으로 형성되어 있다. 또 중간에는, 상기 반도체 칩과 배선을 전기적으로 접속하기 때문에, 칩 상의 전극과 결합용 패드와의 사이에는 금속 세선이 전기적으로 접속되고, 패드에는 필요에 따라 땜납을 거쳐서 외부 리드가 전기적으로 접속되어 있다. 또 실장에 있어서의 문제로부터, 기판의 양측에 적어도 2개의 나사 멈춤 구멍이 설치되어도 좋다.
또한, 금속 기판(11) 상의 Cu의 패턴은 절연성의 가요성 시트에 접합되고, 이 가요성 시트가 혼성 집적 회로 기판에 접합되어도 좋다.
도1에 도시된 구조에 대하여 더 상세하게 설명한다.
전술한 대로, 금속 기판(11)의 전면에는 절연성 수지(12)의 막이 피착되고, 이 도면에서는, 전술한 구동 회로가 실장되지 않기 때문에, 금속 기판(11)을 두개로 분할하도록 두개의 전극(13, 14)이 설치된다. 물론 단락을 고려하여 서로 이격되어 있다.
이 제1 전극(13) 및 제2 전극(14)은, Cu를 주재료로 하는 박막이 패터닝되어 피착되어 있고, 또한 Cu의 표면에는 Ni가 피착되어 있다. Cu의 산화 방지 및 산화에 의해 광 반사 효율이 저하하기 때문에, 비교적 산화되기 어렵고 광 반사성이 우수하고, 또 금속 세선과의 결합성을 고려하여 광택성이 있는 Ni나 Au가 채용되어 있다. 여기서는, 비용의 면에서 Ni가 채용되고, 금속 기판(11) 전체 영역은 실질적으로 광택성이 있는 Ni가 피착되어 광 반사판으로서 활용된다.
한편, 베어칩형의 발광 다이오드(15)는 제1 전극(13)과의 접촉 저항을 고려하여 도3과 같이 고착 영역의 Ni(18)가 제거되고, 은페이스트나 땜납 등의 도전성 고착재(16)를 거쳐서 Cu와 전기적으로 고착된다. 또한 발광 다이오드(15)와 제2 전극(14)은 칩 표면의 전극과 금속 세선(17)을 거쳐서 접속되어 있다. 일반적으로, 금속 세선으로서 A1이 채용되는 경우에는 초음파를 사용한 결합으로 Ni와 접속할 수 있다.
또한, 적어도 발광 다이오드(15)를 밀봉하도록 광투과 수지(19)가 설치된다. 이것은 렌즈로서 채용하는 것이며, 효율 좋게 기판으로부터 상방으로 발사시키기 위해서 볼록형으로 형성되어 있다. 렌즈(19)의 재료는, 투명 수지이면 좋고, 여기서는 실리콘 수지나 에폭시 수지 등이 채용된다. 어느 쪽도 가열경화형으로, 가열경화 시의 점도가 작기 때문에 렌즈로서 바람직한 반구형상으로 안정되게 형성할 수 없는 문제가 있다. 실리콘 수지는, 원래 액형으로 가열경화 시의 점도는 그다지 변하지 않는다. 또한 에폭시 수지는 가열경화 시에 그 점도가 저하한다. 어느 쪽으로 해도 안정된 렌즈 형상이 어렵기 때문에, 도1과 같이 발광 다이오드(15)를 둘러싸도록 흐름 방지 수단(20)을 형성하고 있다.
에폭시 수지는, 열에 의해 서서히 황변하지만, 실리콘 수지는 변색이 적다. 또한 에폭시 수지는 습윤성이 좋고, 반대로 실리콘 수지는 튀기 쉽다. 또한 경화 후의 실리콘 수지는, 고무형 또는 겔형이며, 에폭시 수지에 비해 회로 소자의 접속 수단인 금속 세선에의 스트레스가 적다.
즉, 흐름 방지 수단으로서 실리콘 수지를 사용하면, 여기에 저축된 수지(실리콘 수지나 에폭시 수지)는 튀기 쉽고 표면장력에 의해 렌즈형으로 형성된다. 반대로, 에폭시 수지를 흐름 방지 수단으로서 사용하면 습윤성이 좋기 때문에, 렌즈 형상으로 되기 어렵다. 이 렌즈는, 약 100 ℃ 내지 150 ℃로 가경화하여, 재차 150 ℃에서 1시간 동안 완전경화 시킨다.
도1에서는, 렌즈의 사이즈에 의해, 금속 세선(17)의 도중에서 제2 전극(14)과의 접속부까지를 수지 봉입체로 덮지 않고 구성하고 있지만, 도3과 같이 완전히 덮더라도 좋다. 완전히 덮으면, 금속 세선의 접속부의 신뢰성도 향상시킬 수 있기 때문이다.
또한, 도2와 같이 렌즈를 2단으로 형성해도 좋다. 이것은 렌즈의 지향성을 높이기 위해서 실시되어 있다. 여기서는, 2단으로 형성하기 때문에, 제1 렌즈(21)와 제2 렌즈(22)는 함께 습윤성이 적은 실리콘 수지가 채용되어 있다. 특히 제2 렌즈(22)는 제1 렌즈(21)와 습윤성이 나쁘지 않으면 렌즈 형상이 실현되지 않기 때문이다.
이 경우, 제1 렌즈(21)로서, 실리콘 수지로 이루어지는 흐름 방지 수단(20)에 실리콘 수지를 볼록형으로 도포하여 렌즈 형상을 유지하면서, 약 100 ℃ 내지 150 ℃에서 30초 정도로 가경화하고, 제2 렌즈로서 실리콘 수지를 도포한다. 이때에도, 가경화를 하고 조건은 전회와 동일하다. 그리고 마지막으로 약 150 ℃에서 1시간 동안 완전경화를 한다.
이와 같이 2단의 렌즈로 하면, 발사되는 광의 지향성이 우수하여, 광의 발사효율이 향상된다. 또한 양자 모두, 광이 통과하기 때문에 필러는 혼입되지 않는 편이 좋다.
한편, 통칭 땜납 레지스트라고 불리는 수지막을 전극(13, 14)을 포함하여 전면에 형성하는 것이 있다. 이 경우, 될 수 있는 한 광택성이 있는 막을 선택하면, Ni와 같이 반사막으로서 활용할 수 있다. 다만, 발광 다이오드의 고착 영역, 금속 세선의 접속부는 당연히 제거된다. 투명하면 Ni가 주된 반사제로서 기능하고, 채색되어 있으면 될 수 있는 한 반사 효율이 우수한 백색으로 이루어지는 막이 바람직하다.
이상, 도1은 제1 전극(13)과 제2 전극(14)의 사이에, 발광 다이오드(15, ···)가 병렬 접속되어 있는 것이다. 제2 전극(14) 표면이 Ni를 채용하고 있기 때문에 이 병렬 타입은 금속 세선(17)의 결합에 의해 접촉 저항이 변동된다. 따라서, 여러개의 발광 다이오드(15) 중에서, 접촉 저항이 적은 발광 다이오드에 전류가 집중되어, 특정 발광 다이오드가 매우 밝거나, 또 파괴에 이르거나 하는 문제가 있었다.
그 때문에 도5와 같이, 전극(30)과 전극(31)의 사이에 발광 다이오드(15, ···)를 직렬 접속시키고, 발광 다이오드(15,···)를 통과하는 전류치를 일정하게 했다.
전극(30)과 전극(31)의 사이에는 10매의 전극이 형성되고, 전극(32)에 발광 다이오드의 캐소드(또는 애노드)로 되는 칩이면을 고착하여, 애노드(또는 캐소드)측의 전극과 전극(30)을 금속 세선(17)으로 접속하고 있다. 또 전극(33)에 두번째의 발광 다이오드의 칩이면을 고착하여, 칩 표면의 전극과 전극(32)을 금속 세선(34)으로 접속하고 있다. 즉 캐소드(또는 애노드)로 되는 칩이면이 고착된 전극은, 다음 발광 다이오드의 애노드(또는 캐소드)부터 연장된 금속 세선과 접속되어 있다. 이것을 이 접속 형태를 반복하여 직렬 접속이 실현되어 있다. 이 경우도, 동박으로 이루어지는 전극을 반사판으로 하기 때문에, 표면에는 Ni가 피복되고, 기판 전체 영역을 실질적인 반사판으로 하기 위해서, 우측의 전극(30)으로부터 좌측의 전극(31)까지의 12개의 전극으로 완전히 덮이도록 패터닝되어 있다. 물론 각각이 패턴적으로 분리되도록 약간의 간극은 있다.
이 구조에 따르면, 직렬 접속된 발광 다이오드 각각에 흐르는 전류는, 이론적으로는 동일한 값을 취하기 때문에 모든 발광 다이오드는 동일하게 광을 발사한다.
그런데, 도중의 어느 것이 파괴되어 전류가 흘러 없어지면 모든 발광 다이오드는 발광을 정지하여 버린다.
그 때문에, 도5와 같이 정류 회로(40)로부터 출력된 Vc 라인(41)과 GND 라인(42)의 사이에 도4의 기판을 병렬 접속시키고 있다.
발광 다이오드가 직렬 접속되어 실장된 기판(SUB1, SUB2,···)을 별도 금속 기판이나 다른 실장 기판에 복수매 실장하여, 각각의 기판(SUB1, SUB2,···)에 정전류 회로(C1, C2)가 설치되어 있다.
이 정전류 회로는, 일례이며 다른 회로 수단으로 해도 좋다. 도에서는 Tr1의 콜렉터가 전극(31)과 접속되고, 에미터는 저항(R2)을 거쳐서 GND 라인(42)과 접속되어 있다. 또, Tr1의 콜렉터와 베이스의 사이에는 저항(R1)이 접속되어 있다. 그리고 베이스와 GND 라인(42)의 사이에는 제너 다이오드(43)가 접속되어 있다. Vc 라인으로부터 기판(SUB1)을 통과하는 전류(I)는, Vz= VBE + I * R2의 관계식으로부터 I=(Vz-VBE)/R2로 도출된다. 또한 이 정전류 회로는, Vc 라인(30)과 전극(30)의 사이에 형성해도 좋다. 또한, 정전류 회로(C1, C2,···)는 외부 부착으로 기판에 실장되어도 좋다.
이상, 발광 다이오드가 직렬 접속된 금속 기판(SUB1, SUB2)은 정전류 회로에 의해 전류치를 결정할 수 있기 때문에, SUB1 및 SUB2의 모든 발광 다이오드의 밝기는 통일된다. 또한 SUB1의 발광 다이오드 중에서 어느 것이 파괴되더라도 나머지 기판(SUB2,···)이 병렬 접속되어 있기 때문에, 조사 장치로서의 기능을 유지할 수 있다.
도6은 개략도로서 금속 기판에 상기 정전류 회로를 실장한 것을 도시한다. 도5의 전극(31)을 두개의 전극(50, 51)으로 나눠 그 안에 정전류 회로에 필요한 배선 패턴을 형성하여 필요한 소자를 실장하고 있다. Tr1 및 제너 다이오드(43)는 실장 효율, 방열성을 고려하여 베어칩으로 실장되는 편이 좋다. 또한 저항은 칩저항이나 인쇄 저항으로 실현된다. 물론, 전극(30)측으로 정전류 회로를 실장해도 좋다.
또한, 정전류 회로를 도1의 병렬 회로에 내장하더라도 좋다. 그러나, 이 경우 각 발광 다이오드에 각각 형성해야 하기 때문에 금속 기판의 사이즈의 확대 및 비용의 면에서 불리하다.
본 발명의 실시의 형태를 도면을 참조하면서 설명한다. 특히 여기서는, 발광 다이오드(110)의 접속에 관해서 설명한다.
우선, 도8 및 도10에 도시한 바와 같이, 프레스(컷트)에 의해 펀칭된 금속으로 이루어지는 혼성 집적 회로 기판(111)이 있다. 이 혼성 집적 회로 기판(111)으로는 A1, Cu나 Fe 등을 고려할 수 있다.
여기서 혼성 집적 회로 기판으로서 금속 기판을 이용한 이유는, 발광 소자로부터 발생하는 열을 효율 좋게 외부에 방출하는 점, 발광 소자의 온도 상승을 방지함으로써 구동 능력을 향상시키는 점, 또 기판의 평탄성으로부터 상방 이외로 발광되는 광을 효율적으로 기판(111)으로 반사시켜 상방으로 향하게 하는 점, 또 실장에 있어서의 나사 멈춤 구멍 가공, 포물면 등의 만곡 가공성 등에서 우수하다는 점 등 때문이다. 또 세라믹이나 프린트 기판도 고려할 수 있지만, 세라믹 기판은 충격에 약하고 프린트 기판은 방열성의 점에서 뒤떨어진다.
그러나 본 발명의 요체는, 후술하는 바와 같이 흐름 방지 수단(136)을 반사에 우수한 광택성 재료로 하는 것이고, 금속 기판, 세라믹 기판, 프린트 기판, 가요성 시트, 유리 기판 등이라도 좋고, 필요에 의해서 선택된다.
본 발명에서는, 방열성, 가공성 및 경량성을 고려하여 A1이 채용되어 있다. 이 경우, 그 표면은 절연성 향상에서 양극 산화에 의해 산화물이 형성되고, 그 위에 절연성 수지(112)가 형성되어도 좋다. 또한 상기 양극 산화막은 생략되어도 좋다. 이외의 막을 화학적으로 반응시켜 생성시켜도 좋다. 특히 양극 산화막은, 벌집형으로 되어 빈 구멍이 형성되고 이 부분에서 열저항이 발생한다. 따라서 양극산화막 대신에 별도의 막을 생성해도 좋다. 더구나, A1 표면은 평탄성을 갖기 때문에 상기 절연성 수지와의 접착성을 향상시키기 위해서 조면(113)을 기계적으로 또는 화학적으로 생성시키는 편이 좋다.
또한, A1 기판(111)의 이면은 기계적으로 약하기 때문에 흠이 가기 쉽고, 내식성도 없다. 그 때문에 필요에 따라 절연성 수지(114)를 피복해도 좋다.
여기서 혼성 집적 회로 기판(111)은 그위에 설치되는 제1 전극(115) 및 제2 전극(116)과의 단락을 고려하여 전면에 절연성 수지(112)가 피착되어 있다. 또 여기서 제1 전극(115) 및 제2 전극(116)은 발광 다이오드를 직렬로 접속하므로 연결 전극이라고도 부른다.
전술한 절연성 수지막(112)은 발광 다이오드로부터 발생하는 열을 금속 기판(111)에 전달하는 경우, 열저항 재료로 된다. 그 때문에 될 수 있는 한 그 열저항을 낮추기 위해 막 두께를 얇게 하는 편이 좋다. 그러나 내전압 특성을 고려하면, 막 두께를 두껍게(깊이)하여, 속에 Si 산화막, 산화 알루미늄 등의 필러를 혼입시킨 절연성 수지를 채용해도 좋다. 또 산화 알루미늄 쪽이 열저항이 저하하는 것은 물론이다.
또한 도전 패턴은, 상기 연결 전극(115, 116)도 포함하고, 예를 들면 Cu 박막으로 이루어져, 배선, 칩의 랜드, 결합용 패드, 필요에 따라서는 외부 리드용 고착 패드 등으로 패터닝되고, 제1 전극(115)에는 베어의 발광 다이오드(110)가 설치된다. 여기서 발광 다이오드 칩의 이면은, 캐소드 타입과 애노드 타입의 두가지가 있고, 본실시 형태에서는 캐소드 타입이다. 이것은 전원의 방향을 바꾸는 것만으로 애노드 타입으로도 실현된다. 그리고 상기 발광 다이오드 표면의 전극과 상기 제2 전극(116)은 금속 세선(117)으로 접속되어 있다.
본 발명은, 대량 광의 조사 장치에 있어 도12와 같이 제1 배선(126)으로부터 제2 배선(127)의 사이는, 복수의 발광 다이오드(LED1 내지 LED12)가 상기 연결 전극(E2 내지 E12)을 거쳐서 직렬 접속되어 있다. 그러나 1개로 실현되어도 좋다.
여기서 금속 기판은 광 조사 장치로서 기능하기 때문에, 상술한 바와 같이 발광 다이오드(110)를 여러개 지점에 존재시키고, 이들 구동 회로 및/또는 보호 회로는 도12에서는 외부 부착으로 실현하고 있지만, 이들 구동 회로 및/또는 보호 회로를 도13에서의 C와 같이 금속 기판(111)에 실장시켜도 좋다. 이 경우, 기판의 주변, 특히 각부 및 그 근방에 배선, 랜드, 결합용 패드, 외부와의 전기적 접속 패드 등이 패터닝되고, 배선 사이는 칩 콘덴서, 칩저항 및 인쇄 저항 등의 부품, 트랜지스터, 다이오드, IC 등이 설치되어 실현된다. 여기서는, 패키지된 소자가 실장되어도 좋지만, 베어칩 쪽이 방열성, 실장 면적의 점에서 우수하다. 이들은, 모두를 총칭하여 회로 소자라 부른다.
이 회로 소자는 땜납 등의 땜납재나 은페이스트 등을 거쳐서 전기적으로 고착되고, 혹은 인쇄 저항이 스크린 인쇄 등으로 형성되어 있다. 또 중간에는 상기 반도체 칩과 배선을 전기적으로 접속하기 때문에, 칩상의 전극과 결합용 패드의 사이에는 금속 세선(117)이 전기적으로 접속되고, 배트에는 필요에 따라 땜납을 거쳐서 외부 리드가 전기적으로 접속되어 있다. 당연하지만, BGA 등의 칩이면 페이스 다운으로 실현되어도 좋다. 또한, 실장에 있어서의 문제로부터 기판의 양측에 적어도 2개의 나사 멈춤 구멍이 설치되어도 좋다.
여기서 후술하지만, 도11과 같이 혼성 집적 회로 기판(111)을 매트릭스형으로 배치하기 때문에, 제1 배선(126)의 양단에는 접속 영역(118 내지 121)을, 제2 배선(127)의 양단에는 접속 영역(122 내지 125)을 설치하고 있다. 이 영역은, 접속 수단(129, 130)이 금속 세선이면 결합 영역이며, 땜납재로 고착할 수 있는 리드이면 땜납재의 형성 영역이다.
또한, 금속 기판(111)상의 Cu의 패턴은 절연성 가요성 시트에 접합되고, 이 가요성 시트가 혼성 집적 회로 기판에 접합함으로써 실현되어도 좋다.
더 구체적인 구조를 도12를 참조하여 설명한다.
전술한 대로, 혼성 집적 회로 기판(111)의 전면에는 절연성 수지(112)의 막이 피착되고, 이 도면에서는 제1 전극(115) 및 제2 전극(116) 이외에, 섬형의 반사용 전극(131 내지 136)을 설치하고 있다. 물론 쇼트를 고려하여, 서로 소정의 간격으로 이격되어 있다. 여기서는, 전술한 구동 회로 및/또는 보호 회로가 실장되지 않는다. 또한 상기 회로, 상기 제1 배선(126) 및 제2 배선(127)을 제외하고, 금속 기판(111)의 실질적인 전체 영역을 두개의 연결 전극(115, 116)으로 점유시켜도 좋다.
예를 들면, 제1 전극(115a) 또는 제1 전극(116a)은 반사용 전극(131)과 일체로 해도 좋지만, 그 사이에 섬형의 전극(131)을 설치함으로써 내전압 특성의 향상을 실현하고 있다.
이 제1 전극(115) 및 제2 전극(116)은, Cu의 표면에 Ni가 피착되어 있다. 이것은, Cu의 산화 방지 및 Cu의 산화에 의해 광 반사 효율이 저하하기 때문에, 비교적 산화되기 어렵고, 광 반사성이 우수하고, 또 금속 세선과의 결합성을 고려하여 광택성이 있는 Ni나 Au가 채용되어 있다. 또, 여기서는 비용의 면에서 Ni가 채용되고, 또 금속 기판(111)의 실질적인 전체 영역은 실질적으로 광택성이 있는 Ni가 피착되어 광 반사판으로서 활용된다. 여기서, Ni는 동으로 이루어지는 도전 패턴 위에 도금 등이 형성되지만, 도전 패턴 자체를 상기 재료로 구성해도 좋다. 최근에는 납이 혼입되지 않은 땜납재가 개발되어 있고, 이 땜납재를 사용하는 경우는 땜납재에 대하여 습윤성이 비교적 약하고 광택성이 있는 금속이 선택된다. 또한 결합 포인트는 결합가능한 재료(A1, Ni, Cu, Au)로 형성되고, 그것 이외를 광을 반사하기 쉬운 재료, 예를 들면 은이나 백금으로 커버해도 좋다. 여기서는, 알루미늄 배선을 결합하고 있기 때문에 그 표면은 Ni가 채용되어 있다.
한편, Ni가 채용된 경우, 베어칩형의 발광 다이오드(110)는 제1 전극(115)과의 접촉 저항을 고려하여 랜드의 고착 영역에 상당하는 Ni를 제거하여 은페이스트나 땜납 등의 도전성 고착재를 거쳐서 노출되는 Cu와 전기적으로 고착된다. 이렇게 하는 편이 비고착 영역도 Ni에서 피복되기 때문에 반사 효율의 향상이 실현된다. 다만 고착성, 칩의 실장성을 고려하여 이 랜드 전체 영역은 Ni가 피착되지 않도록 해도 좋다.
또한, 발광 다이오드(110)와 제2 전극(116)은 칩 표면의 전극과 금속 세선(117)을 거쳐서 접속되어 있다. 일반적으로, 금속 세선으로서 A1이 채용되는 경우는 초음파를 사용한 결합으로 Ni 표면과 접속할 수 있다.
또한, 도8 및 도10과 같이, 적어도 발광 다이오드(110)를 밀봉하도록 광투과 수지가 설치된다. 이것은 렌즈(137)로서 채용하는 것이며, 효율 좋게 기판으로부터 상방으로 발사시키기 위해서 볼록형으로 형성되어 있다. 렌즈(137)의 재료는 발사광에 대하여 투명한 수지이면 좋고, 여기서는 실리콘 수지나 에폭시 수지 등이 채용된다. 양자는 모두 가열경화형으로 가열경화 시의 점도가 작기 때문에, 렌즈로서 바람직한 반구형상으로 안정되게 형성할 수 없다. 실리콘 수지는, 원래 액형으로 가열경화 시에 점도는 그다지 변하지 않는다. 또한 에폭시 수지는 가열경화 시에 그 점도가 저하한다. 그 때문에, 발광 다이오드(110)를 둘러싸도록 흐름 방지 수단(136)을 형성하고 있다.
에폭시 수지는, 열에 의해 서서히 황변하지만, 실리콘 수지는 변색이 적다. 또한, 에폭시 수지는 습윤성이 좋고 반대로 실리콘 수지는 튀기 쉬운 성질을 갖는다. 또한 경화 후의 실리콘 수지는 고무형 또는 겔형이며, 에폭시 수지에 비해 회로 소자의 접속 수단인 금속 세선에의 스트레스가 적다.
즉, 흐름 방지 수단으로서 실리콘 수지를 사용하면 여기에 저축된 수지(실리콘 수지나 에폭시 수지)는 튀기 쉽고 표면장력에 의해 렌즈형으로 형성된다. 반대로 에폭시 수지를 흐름 방지 수단으로서 사용하면 습윤성이 좋기 때문에, 렌즈 형상으로 되기 어렵다. 이 렌즈는 약 100 ℃ 내지 150 ℃로 가경화하여, 재차 150 ℃에서 1시간 동안 완전경화 시킨다.
또한, 렌즈의 사이즈에 의해 금속 세선(117)의 도중에서 제2 전극(116)과의 접속부까지를 수지 봉입체로 덮지 않고 구성하여도 좋고, 또 완전히 덮어도 좋다.완전히 덮으면 광 집광 능력의 향상과 동시에 금속 세선의 접속부의 신뢰성도 향상시킬 수 있다.
또, 렌즈를 2단으로 형성해도 좋다. 이것은 렌즈의 지향성을 높이기 위해서 실시되어 있다. 예를 들면, 2단으로 하기 때문에 함께 습윤성이 적은 실리콘 수지가 채용되어 있다. 특히 습윤성이 나쁘지 않으면 렌즈 형상이 실현되지 않기 때문이다.
또한, 흐름 방지 수단(136)으로서 땜납 등의 땜납재를 활용해도 좋다. 전술한 수지를 채용한 경우에 비해서 광의 반사가 우수하고, 또한 땜납재를 볼록형으로 형성할 수 있기 때문이다.
이에 대하여 구체적으로 설명한다. 타입으로서 2개가 있으며, 도7 및 도8의 제1 타입과, 도9 및 도10의 제2 타입이 있다.
제1 타입은, Cu의 땜납에 대한 습윤성, Ni가 Cu보다도 땜납의 누설이 나쁜 성질 및 표면의 광택성을 활용하고 있는 것이다. 도면으로부터 알 수 있는 것처럼, 제1 전극(115) 및 제2 전극(116)은 하층에 Cu(150), 상층에 Ni(151)가 피착되고, 상기 흐름 방지 수단(136)이 형성되는 영역(152)은 Ni가 제거되어 있다. 여기에 땜납을 도포하면 Ni와 땜납의 계면은, 그 습윤성이 나빠서 땜납을 튀게 하여 단면이 볼록형인 형상으로 된다. 따라서, 도7과 같이 발광 다이오드(110)의 주위에 땜납을 형성하면 그 땜납 면이 반사면으로 되며, 발광 다이오드의 발사되는 광을 효율적으로 상방으로 조사할 수 있다.
제1 전극(115)에는 원의 주변에서 중심으로 향해서 띠형상으로절제영역(153)이 설치되고, 이 절제영역에 띠형상으로 제2 전극(116)이 삽입되어 있다. 이 구조에서는 도7과 같이 전체 둘레에 걸쳐 땜납을 형성하면 양전극(115, 116)이 땜납을 거쳐서 단락되기 때문에, 절제영역(153)의 바로 앞에서 종단하고 있다. 그 대신, 이 종단부(154, 155)의 사이는 상술한 바와 같이 절연성 재료, 여기서는 수지(156)가 도포된다. 따라서 땜납(136)과 수지(156)가 일체로 되어 흐름 방지 수단이 구성된다. 그리고, 이 속에 렌즈로 되는 광에 대하여 투명한 수지가 도포되어 경화된다.
제2 타입은, 도9 및 도10으로부터 알 수 있는 것처럼, 제1 전극(115) 중에서, 상기 흐름 방지 수단(136)이 형성되는 영역(152)을 섬형으로 독립하여 형성하고 있다. 이 영역(152)의 주위는 절연성 수지(112)가 노출되어 있어, 이 노출면에서 땜납이 튀도록 되어 있다. 여기서는, Ni가 제거되어 있지만 형성되어 있어도 좋다. 또 상술한 바와 같이, 링형으로 형성할 필요가 있기 때문에 수지(156)가 종단부(154)로부터 종단부(155)에 걸쳐 도포되어 있다.
본 발명의 특징은, 땜납재로 이루어지는 흐름 방지 수단(136)에 있어서, 땜납재의 광택성을 이용하여 보다 반사 효율을 높여 혼성 집적 회로 기판으로부터의 조사량을 증대시킨 것이다.
한편, 통칭 땜납 레지스트라고 불리는 수지막을 전면에 형성하는 것이 있다. 이 경우, 될 수 있는 한 광택성이 있는 막을 선택하면 Ni와 같이 반사막으로서 활용할 수 있다. 다만, 발광 다이오드의 고착 영역 및 금속 세선의 접속부는 당연히 제거된다. 투명하면 Ni가 주된 반사재로서 기능하고, 채색되어 있으면 될 수 있는한 반사 효율이 우수한 백색으로 이루어지는 막이 바람직하다.
도12 및 도13은 점선 화살표로 도시한 바와 같이 제1 전극(115)과 제2 전극(116)의 사이에 발광 다이오드(110,···)가 직렬 접속되어 있는 것이다.
예를 들어 병렬 타입이면, 금속 세선(117)의 접촉 저항, 칩의 접촉 저항이 변동된다. 따라서, 여러개의 발광 다이오드(110) 중에서, 접촉 저항이 적은 발광 다이오드에 전류가 집중하여 특정한 발광 다이오드가 매우 밝거나, 또 파괴되거나 하는 문제가 있기 때문이다.
그 때문에 도12 및 도13과 같이, 제1 배선(126)과 제2 배선 전극(127)의 사이에 발광 다이오드(110,···)를 직렬 접속시키고, 발광 다이오드(110,···)를 통과하는 전류치를 일정하게 했다.
여기서 앞의 설명과 같이, 전극을 금속 기판의 실질적인 전체 영역에 배치시켜 반사판으로 하는 것, 땜납의 흐름 방지 수단을 사용한 렌즈를 채용하는 것, 다이 본드 영역의 Ni를 제거하는 등의 포인트는 여기서도 채용된다.
도12에서 설명하면, 제1 배선(126)과 제2 배선(127)의 사이에는, E2 내지 E12의 11매의 연결 전극이 형성되어 있다. 단지 E1과 E13은, 제1 배선(126) 및 제2 배선(127)과 일체이기 때문에, 제1 배선 및 제2 배선으로 하여 연결 전극과 구별하고 있다.
우선 첫번째 전극(E1)에 발광 다이오드(LED1)의 애노드(또는 캐소드)로 이루어지는 칩이면을 고착하고, 캐소드(또는 애노드)측의 전극과 두번째 전극(E2)을 금속 세선(117)으로 접속하고 있다. 또한, 두번째 전극(E2)에는 두번째 발광 다이오드(LED2)의 칩이면이 고착되고, 칩 표면의 전극과 세번째 전극(E3)이 금속 세선으로 접속되어 있다. 또한, 세번째 전극(E3)에는 세번째 발광 다이오드(LED3)의 칩이면이 고착되고, 칩 표면의 전극과 네번째 전극(E4)이 접속된다. 이와 같이 하여 차례로 직렬 접속되고, N번째 전극 E(N)에는 N번째 발광 다이오드 LED(N)의 칩이면이 접속되고, 최종적으로는 칩 표면의 전극과 (N+1)번째 전극 E(N+1)의 전극이 금속 세선을 거쳐서 접속된다.
이러한 접속 형태를 반복하여 직렬 접속이 실현되어 있다. 이 경우도, 동박으로 이루어지는 전극을 반사판으로 하기 때문에, E1 내지 E(N+1)의 전극 표면에는 Ni가 피복되고, 기판 전체 영역을 실질 반사판으로 하기 위해서, (N+1)개의 전극으로 완전히 덮이도록 패터닝되거나, 또한 이 전극으로 모두가 덮여지지 않는 경우는 빈 영역에 섬형의 반사 전극(131 내지 135)이 설치된다. 물론 각각이 패턴적으로 분리되도록 약간의 간극은 있다.
이 구조에 따르면, 직렬 접속된 발광 다이오드의 각각에 흐르는 전류는 이론적으로는 동일한 값을 취하기 때문에 모든 발광 다이오드는 동일하게 광을 발사한다.
그런데, 도중의 어느 것이 파괴되어 전류가 흘러 없어지면 모든 발광 다이오드는 발광을 정지하여 버린다.
그 때문에, 도11과 같이, Vc 라인(141)과 GND 라인(142)의 사이에 기판을 병렬 접속시키고 있다.
원래, 예를 들면 120개(M개)의 발광 다이오드로 광 조사 장치를 실현하고 싶은 경우, 예를 들면 10(S) 분할하여, 12(M/S)개의 발광 다이오드가 직렬 접속된 금속 기판을 10(S)매 준비하여 이것을 병렬 접속한다. 또한 도13의 금속 기판을 채용하면, 보호 회로로 되는 정전류 회로(C)가 설치됨으로써 모든 발광 다이오드의 전류 용량을 통일시킬 수 있다. 도12에서도 정전류 회로를 채용할 수 있지만, 이 경우 발광 다이오드의 입력측 또는 출력측에 외부 부착으로 설치하지 않으면 이루어지지 않는다.
이상, 발광 다이오드가 직렬 접속된 복수의 금속 기판은, 정전류 회로에 의해, 전류치를 결정할 수 있기 때문에 모든 발광 다이오드의 밝기는 통일되고, 또한 금속 기판 각각의 밝기도 통일된다. 또한, 혼성 집적 회로 기판의 발광 다이오드 중에서 어느 것이 파괴되어도 나머지 기판이 병렬 접속되어 있기 때문에 조사 장치로서 그 기능을 유지할 수 있고, 더구나 깨진 금속 기판만을 바꾸면 되기 때문에 최소한의 복구로도 충분하다.
한편, 도11과 같이 혼성 집적 회로 기판(111)의 상하측 변에 각각 1개씩 배선(126, 127)이 설치되고, 전원 라인으로 되어 있다. 그리고, 각각은 좌단으로부터 우단으로 연장되어 있다. 즉, 가로에 혼성 집적 회로 기판(111)을 복수 병렬 접속시키기 위해서, 제1 배선(126)과 제2 배선(127)을 혼성 집적 회로 기판의 우측 변에서 좌측 변까지 연장시키고 있다. 그 결과, 혼성 집적 회로 기판(111a)의 제1 배선(126)[또는 제2 배선(127)]의 우단(121)과 혼성 집적 회로 기판(111b)의 제1 배선(126) [또는 제2 배선(127)]의 좌단(118)을 최단 거리에서 접속할 수 있다. 여기서는 접속 수단(129)으로서 금속 세선을 채용하고 있다. 또, 접속 수단은 땜납 등의 땜납재에 의해 고착가능한 리드라도 좋다.
또한, 가령 이 복수매의 혼성 집적 회로 기판(111,···)을 한장으로 실현한 경우, 상술한 바와 같이 발광 다이오드의 고장에 의한 복구를 할 수 없을 뿐만 아니라, 장치를 사용하여 접속 수단의 고착을 자동으로 할 수 없는 문제, 또한 설비적으로 대규모로 되는 문제가 발생한다. 후자는, 물론 혼성 집적 회로 기판으로서 큰 기판으로 되며, 칩을 실장하는 마운터 및 금속 세선을 결합하는 결합제는 작업 범위가 넓은 대규모인 장치를 필요로 한다. 또한, 혼성 집적 회로 기판이 크면 그 열용량이 크기 때문에 기판 자체의 온도가 상승하기 어렵게 된다. 그 결과, 납땜성 및 결합성이 저하하는 문제가 발생한다.
그러나, 본원은 병렬 접속 구조로 복수매의 혼성 집적 회로 기판에 나눠 놓았기 때문에, 상기 장치의 작업성도 종래에서처럼 좋고, 기판이 작기 때문에 각각의 혼성 집적 회로 기판의 온도를 상승시킬 수도 있고, 납땜성 및 결합성도 개선된다.
또한, 기판의 세로 방향으로 중심선을 가상 배치하면 제1 배선(126) 또는 제2 배선(127)이 좌우 대칭으로 형성되어 있다.
이것은 도11과 같이 매트릭스형으로 배치한 경우에 이점이 있다.
여기서는, 도면의 형편상, 2행 2열로 설명한다. 즉, 1행째의 혼성 집적 회로 기판(111a, 111b)은 제1 배선(126)을 상측 변에 배치하고, 2행째의 혼성 집적 회로 기판(111c, 111d)은 제1 배선(127)을 하측 변에 배치하고 있다. 이것은, Vcc 라인(141)과 GND 라인(142)의 총합계 개수를 감하기 위해 혼성 집적 회로 기판을180도 반전시키고 있다. 도11에서는 4개 필요한 곳을 3개로 실현할 수 있다.
또한, 반전시켰을 때 혼성 집적 회로 기판(111b)의 접속 영역(125)과 혼성 집적 회로 기판(111d)의 접속 영역(122)이 종축 방향에 대하여 위치가 일치하도록 구성되어 있다. 이것은 중심선에 대하여 좌우 대칭으로 형성되는 것으로 실현된다.
이렇게 하면, 혼성 집적 회로 기판(111b)의 접속 영역(125)[또는 접속 영역(124)]과 혼성 집적 회로 기판(111d)의 접속 영역(122)[또는 접속 영역(123)]은 위치가 일치하여 접속 수단(130)을 거쳐서 상하로 짧은 간격으로 접속할 수 있다.
이것은 혼성 집적 회로 기판(111b)의 접속 영역(122)[또는 접속 영역(123)]과 혼성 집적 회로 기판(111d)의 접속 영역(125)[또는 접속 영역(124)]은 위치가 일치하여 접속 수단(130)을 거쳐서 상하로 접속할 수 있는 것을 의미한다.
또한, 여기서 배선(126, 127)의 양단에 각각 2개씩의 접속 영역을 설치하고 있다. 여기서는 혼성 집적 회로 기판(111)을 2행 2열로 배치하고 있기 때문에 특히 필요로 하지 않지만, 가로 방향에 혼성 집적 회로 기판을 더욱 늘린 경우, 가로 방향에 접속할 접속 수단(129)은 각각의 혼성 집적 회로 기판에 접속되지만, 세로 방향에 접속 수단(130)으로 접속되지 않는 것이 생긴다. 도11에서는, 접속 수단(130)에 의해, GND로서 고정되어 있지만, 남은 영역을 이용하여 세로 방향으로도 접속하면 보다 안정된 전위에 고정시킬 수 있다.
여기서 배선(126, 127)에 사각 형태로 도시한 이유는, 동배선 위에 금속 세선을 접속 수단으로서 활용하는 경우는 Ni가 피복되고, 리드가 채용되는 경우는 땜납재가 피복되는 것이며, 그 영역을 도시했다. 즉, 접속 수단에 의해 땜납재나 Ni의 피복 영역을 도시하고 있다.
또한, 혼성 집적 회로 기판(111)은 상변을 Vcc로 하변을 GND로 하기 때문에, 열 방향을 홀수 열에 배치하고 있다. 도13을 참조하면 알 수 있는 것처럼, 제1 배선(126)으로부터 아래의 제2 배선(127)에 접속하기 위해서는, 4개의 발광 다이오드(LED1 내지 LED4)의 열이 홀수로 배열되지 않으면, 간략화 된 패턴으로 되지 않는다. 짝수 열에서도 아래의 제2 배선(127)에 접속할 수 있지만, 종단은 제1 배선(126)측으로 되기 때문에 거기에서 제2 배선까지를 잇는 여분의 배선이 필요해진다.
이상, 비교적 사이즈가 작은 혼성 집적 회로 기판(111)을 병렬로, 또 필요에 따라서는 매트릭스형으로 배치함으로써, 전체의 조사 장치로서의 사이즈를 임의로 설정할 수 있다. 또한 직사각형 이외에도, 혼성 집적 회로 기판을 순서대로 배치하여 병렬 접속함으로써 실현이 가능해진다.
또한, 도13에서 C로 도시한 영역에도 특징을 갖는다. 이 영역은, 구동 회로나 보호 회로가 형성되는 부분이다. 이 도면과 같이 배선, 회로 소자 등으로 둘러싸인 빈 영역에는 섬형의 반사 영역(160)이 설치되고, 여기에도 반사가 우수한 금속막, 여기서는 Ni가 피복되어 있다.
다음에는, 유동성의 투명 수지가 고화되어 형성된 렌즈의 특성을 표1을 참조하여 설명한다.
표1은 좌로부터 렌즈를 형성하지 않은 것과 렌즈를 1단 내지 3단으로 형성한 것의 광량(mW)을 조사한 것이다. 렌즈를 구성하는 투명 수지는 실리콘으로 도포할 때 공기압은 1.5 Kgf/cm이고, 1단째에서는 1.3초, 2단째에서는 0.3초, 3단째에서는 0.1초 토출하여 형성되어 있다. 또한, 광량의 특정 조건은 아래와 같다. 측정기는 안리츠의 광학 센서 MA9422A이고, 측정 파장은 633 nm, 측정 전류는 50 mA이다.
렌즈가 배설되지 않은 상태에서 평균 2.22 mW의 광량이었다. 또한, 렌즈가 1단으로부터 3단으로 형성되면, 그 상승률은 180 %, 185 %, 205 %로 되었다. 따라서, 렌즈를 적어도 1단 배치하는 것으로 광량이 증가하는 것이 판명되었다.
소자번호 렌즈없음 렌즈1단 상승률(%) 렌즈2단 상승률(%) 렌즈3단 상승률(%)
1 2.08 3.71 178 3.77 181 4.12 198
2 2.21 4.01 181 4.13 187 4.51 204
3 2.18 3.85 177 3.96 182 4.43 203
4 2.12 3.84 181 3.94 186 4.40 208
5 2.41 4.33 180 4.50 187 5.07 210
6 2.34 4.23 181 4.34 185 4.86 208
평균 2.22 4.00 180 4.11 185 4.57 205
계속해서, 금속 기판을 사용하는 이유에 대하여 도15를 참조하여 설명한다.
좌측의 Y축은 광량을 나타내고, 발광 다이오드에 50 mA를 흘렸을 때의 광량을 100으로 하여 산출한 것이다. 우측의 Y축은 발광 다이오드의 표면 온도(℃)를 나타낸다. 또한, X축은 발광 다이오드에 흐르는 전류(mA)를 나타낸다. ▲로 표시한 곡선은 프린트 기판 상에 실장된 발광 다이오드의 표면 온도를 나타내고, ×로 표시된 곡선은 금속 기판 상에 실장된 발광 다이오드의 표면 온도를 나타낸다. 또한, ●로 표시한 곡선은 금속 기판 상에 실장된 발광 다이오드의 광량을 나타낸 것이다. 여기서, 초기치를 100으로 하여 표면 온도 및 광량과 전류치의 관계를 도시한다.
이들 곡선으로부터, 발광 다이오드의 표면 온도가 약 80 ℃ 내지 100 ℃를 초과하면, 구동 전류를 크게 하여도 그 광량은 증가하지 않고 역으로 감소하는 것이 판명되었다. 즉, 이 표면 온도로 되는 구동 전류보다도 많이 흐르면 증가된 만큼 손실이 증가하여 버린다. 효율이 나빠지기 때문에 이 온도로 되지 않는 구동 전류에서 발광 다이오드를 구동할 필요가 있다. 또한, 상기 약 80 ℃ 내지 100 ℃의 표면 온도에서 구동 전류로 최고의 휘도를 실현하는 것이 판명되었다.
특히, 약 250 mA의 전류를 흘리면, 프린트 기판 상의 발광 다이오드의 표면 온도는 236 ℃ 정도로 되지만, 금속 기판 상의 발광 다이오드의 표면 온도는 85.8 ℃로 상당히 낮아지는 것으로 판명되었다. 따라서, 금속 기판을 채용하면 발광 다이오드의 표면 온도를 대폭 낮게 할 수가 있고, 그만큼 발광 다이오드의 구동 전류를 흘리는 동시에 발광 다이오드로부터 발사되는 광량도 증대될 수 있는 것이 판명되었다. 따라서, 금속 기판을 채용하고 또 렌즈를 채용하는 것에 의해서 광량을 더 증대시킬 수 있는 특징을 갖는다.
또한, 이 혼성 집적 회로 장치는 도16에 도시한 것처럼 상치나 메론 등의 야채나 과일 또는 꽃 등의 식물(P)의 육성을 위한 광 조사 장치에 이용된다. 이 광 조사 장치는 식물 육성을 위한 양분을 포함한 물을 충전하여 되는 금속 용기(220)와, 이 용기의 이면에 접착된 혼성 집적 회로 장치(S)로 되고, 이 혼성 집적 회로 장치는 혼성 집적 회로 장치(SA1, SA2, SA3, SB1, SB2, SB3)를 배열하여서 된 것으로, 발광 다이오드의 광이 효율 좋게 하방의 식물(P)에 조사되고, 또한 이면측에서는 물에 의해 발광 다이오드 및 그 주변 회로로부터의 발열을 흡수하여 발광 다이오드의 온도 상승을 억제한다.
이상의 설명으로부터 분명한 바와 같이, 금속 기판을 채용하여 금속 기판에 베어칩형의 발광 다이오드를 실장하기 때문에, 기판으로부터의 방열성이 향상되어 발광 다이오드 자체의 온도 상승을 억제할 수 있다. 따라서, 보다 많은 전류를 흘려 광 조사 장치로서의 밝기를 향상시킬 수 있다.
또한, 금속 기판에는 광을 반사시키는 전극이 형성되어 있기 때문에, 발광 다이오드의 측면이나 이면으로부터 발광되는 광을 상기 전극으로 반사시킬 수 있다. 특히 Ni나 Au 등의 내식성이 우수한 재료를 동박 패턴 위에 형성하면, 금속 세선과의 결합성 및 반사 효율을 한번에 실현시킬 수 있다.
또한, 발광 소자를 실질적으로 둘러싸도록 형성된 땜납재로 이루어지는 제1 흐름 방지 수단과, 상기 제1 흐름 방지 수단으로 둘러싸인 영역에 볼록형으로 형성된 광투과 수지를 갖는 것에 의해서 땜납재의 표면의 광택성, 땜납재의 볼록 형상을 이용하여 발광 소자로부터 발사되는 광을 효율적으로 반사시킬 수 있고, 보다 효율이 높은 조사가 실현된다.
또한, 제1 전극 및/또는 제2 전극과 중첩하는 땜납재의 배치 부분을 절연 재료로 이루어지는 제2 흐름 방지 수단을 설치함으로써, 땜납재로 이루어지는 흐름 방지 수단과 상기 전극의 단락을 방지할 수 있다.
또한, 하층에 Cu, 상층에 Ni를 피복하여, Ni의 일부를 제거하여 Cu의 노출 영역을 형성하여 이 노출 영역에 땜납을 형성하면, 땜납은 볼록형으로 부풀어오른다. 이 볼록형의 땜납 표면은 반사판을 형성하여, 종래에 상방으로 반사할 수 없던 광을 효율 높게 상방으로 반사시킬 수 있다.
이상 서술한 바와 같이, 특히 땜납의 흐름 방지 수단을 채용함으로써 보다 밝은 광을 발광하는 혼성 집적 회로 장치를 실현할 수 있다.
이상의 설명으로부터 분명한 바와 같이, 금속 기판을 채용함으로써 광 조사 장치의 조사량을 대폭 증대시킬 수 있다. 또한, 렌즈를 채용하면 조사량을 더 증대시킬 수 있다.
또한, 흐름 방지 수단을 설치하면 투명 수지를 도포하는 것에 의해서 렌즈로 형성하는 것이 가능하여 상방으로의 발사 효율을 더 높일 수 있다.
또한, 발광 다이오드의 고착 영역은 Ni를 제거함으로써 접촉 저항의 저하를 실현할 수 있어서 더 많은 전류를 흘릴 수 있다.
또한, 도16에 도시한 장치를 이용함으로써 효율이 매우 좋은 식물의 육성을 행할 수 있다.

Claims (16)

  1. 평탄성을 갖는 금속 기판과, 상기 금속 기판 상의 실장면 거의 전체면에 설치된 제1 전극 및 제2 전극과, 상기 제1 전극에 매트릭스형으로 복수 설치되고, 칩 이면이 전기적으로 고정 부착된 발광 소자와, 상기 복수의 발광 소자 표면의 전극과 상기 제2 전극을 전기적으로 접속하는 복수의 접속 수단과, 상기 발광 소자를 덮는 광투과 수지를 갖는 것을 특징으로 하는 혼성 집적 회로 장치.
  2. 제1항에 있어서, 상기 발광 소자를 실질적으로 둘러싸는 흐름 방지 수단을 또한 갖고, 상기 광투과 수지는 상기 흐름 방지 수단으로 둘러싸인 영역에 설치되는 것을 특징으로 하는 혼성 집적 회로 장치.
  3. 제2항에 있어서, 흐름 방지 수단은 절연 수지로 된 링인 것을 특징으로 하는 혼성 집적 회로 장치.
  4. 제2항에 있어서, 흐름 방지 수단은, 땜납재로 된 제1 흐름 방지 수단과, 제1 전극 및/또는 제2 전극과 중첩하는 땜납재의 배치 부분에 위치하는 절연 재료로 된 제2 흐름 방지 수단으로 된 것을 특징으로 하는 혼성 집적 회로 장치.
  5. 제4항에 있어서, 제2 흐름 방지 수단은 에폭시 수지로 되고, 광투과 수지는 실리콘 수지로 된 것을 특징으로 하는 혼성 집적 회로 장치.
  6. 제1항에 있어서, 제1 전극 및 제2 전극은 반사성 전극인 것을 특징으로 하는 혼성 집적 회로 장치.
  7. 제1항에 있어서, 제1 전극 및 제2 전극은 니켈 전극인 것을 특징으로 하는 혼성 집적 회로 장치.
  8. 제1항에 있어서, 제1 전극 및 제2 전극 위를 덮도록 땜납 레지스트 층이 형성되어 있는 것을 특징으로 하는 혼성 집적 회로 장치.
  9. 제1항에 있어서, 기판은 표면이 절연 처리되는 기판인 것을 특징으로 하는 혼성 집적 회로 장치.
  10. 제1항에 있어서, 기판 표면의 거의 전체를 덮도록 반사성 도전성 막으로 된 제1 배선과 이 제1 배선과 슬릿을 이격시켜 서로 향하도록 설치된 제2 배선으로 이루어진 배선부와, 배선부의 일부에 소정의 간극으로 형성된 발광 소자 탑재부를 갖고,
    상기 발광 소자 탑재부는 제1 배선에 접속된 제1 전극과 제2 배선에 접속된 제2 전극을 구비하고, 상기 발광 소자는 제1 전극 및 제2 전극에 접속되어 상기 발광 소자로부터의 광이 효율 좋게 전방으로 유도되도록 구성된 것을 특징으로 하는 혼성 집적 회로 장치.
  11. 제1항에 있어서, 혼성 집적 회로 기판 상에 절연되어 형성된 Cu로 이루어진 제1 전극 및 제2 전극과, 제1 전극에 칩이면이 전기적으로 고착된 발광 소자와, 제2 전극과 발광 소자 표면의 전극을 전기적으로 접속하는 접속 수단과, 발광 소자의 주위에 형성된 제1 흐름 방지 수단과, 제1 흐름 방지 수단으로 둘러싸인 영역에 볼록형으로 형성된 광투과 수지를 갖고,
    상기 제1 전극 및/또는 제2 전극 상에는 Cu 보다도 땜납재의 습윤성이 나쁘고 광반사가 우수한 금속 피막이 피복되고,
    상기 제1 흐름 방지 수단이 설치되는 제1 전극 및/또는 제2 전극에 대응하는 금속 피막이 제거되고 이 영역에 땜납재가 형성된 것을 특징으로 하는 혼성 집적 회로 장치.
  12. 제4항에 있어서, 제1 전극은 실질적으로 제2 전극을 둘러싸도록 원형으로 형성되고, 땜납재는 제1 전극 상에서 실질적으로 원형으로 형성되는 것을 특징으로 하는 혼성 집적 회로 장치.
  13. 제4항에 있어서, 제1 전극은 실질적으로 제2 전극을 둘러싸도록 원형으로 형성되고, 땜납재가 형성되는 영역은 제1 전극 내에서 실질적으로 섬형으로 형성되는 것을 특징으로 하는 혼성 집적 회로 장치.
  14. 제1항에 있어서, 금속 피막은 Ni로 된 것을 특징으로 하는 혼성 집적 회로 장치.
  15. 제1항에 있어서, 발광 소자는 혼성 집적 회로 기판 상에 여러개 직렬 접속되어 있는 것을 특징으로 하는 혼성 집적 회로 장치.
  16. 제1항에 있어서, 광투과 수지는 발광 소자로부터 광을 효율 좋게 전방으로 유도하도록 2단으로 된 것을 특징으로 하는 혼성 집적 회로 장치.
KR1020000016375A 1999-06-09 2000-03-30 혼성 집적 회로 장치 KR100419807B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP99-162508 1999-06-09
JP16250899 1999-06-09
JP99-215259 1999-07-29
JP21525999A JP4190095B2 (ja) 1999-07-29 1999-07-29 混成集積回路装置

Publications (2)

Publication Number Publication Date
KR20010006914A KR20010006914A (ko) 2001-01-26
KR100419807B1 true KR100419807B1 (ko) 2004-02-21

Family

ID=26488276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000016375A KR100419807B1 (ko) 1999-06-09 2000-03-30 혼성 집적 회로 장치

Country Status (2)

Country Link
US (1) US6489637B1 (ko)
KR (1) KR100419807B1 (ko)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3078899B1 (en) * 2001-08-09 2020-02-12 Everlight Electronics Co., Ltd Led illuminator and card type led illuminating light source
CN100421266C (zh) * 2002-08-29 2008-09-24 首尔半导体股份有限公司 具有多个发光元件的发光装置
US7244965B2 (en) * 2002-09-04 2007-07-17 Cree Inc, Power surface mount light emitting die package
US7775685B2 (en) 2003-05-27 2010-08-17 Cree, Inc. Power surface mount light emitting die package
JP2004253364A (ja) * 2003-01-27 2004-09-09 Matsushita Electric Ind Co Ltd 照明装置
KR101148332B1 (ko) * 2003-04-30 2012-05-25 크리, 인코포레이티드 콤팩트 광학 특성을 지닌 높은 전력의 발광 소자 패키지
TWI275189B (en) * 2003-12-30 2007-03-01 Osram Opto Semiconductors Gmbh Radiation-emitting and/or radiation-receiving semiconductor component and method for producing such component
US7355284B2 (en) * 2004-03-29 2008-04-08 Cree, Inc. Semiconductor light emitting devices including flexible film having therein an optical element
US7534633B2 (en) 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
DE102005011857B4 (de) * 2005-03-15 2007-03-22 Alcan Technology & Management Ag Flächige Beleuchtungseinrichtung
CN100435361C (zh) * 2005-05-31 2008-11-19 新灯源科技有限公司 半导体发光元件封装结构
US7980743B2 (en) 2005-06-14 2011-07-19 Cree, Inc. LED backlighting for displays
US20060292747A1 (en) * 2005-06-27 2006-12-28 Loh Ban P Top-surface-mount power light emitter with integral heat sink
US7365371B2 (en) * 2005-08-04 2008-04-29 Cree, Inc. Packages for semiconductor light emitting devices utilizing dispensed encapsulants
US7646035B2 (en) * 2006-05-31 2010-01-12 Cree, Inc. Packaged light emitting devices including multiple index lenses and multiple index lenses for packaged light emitting devices
US8835952B2 (en) * 2005-08-04 2014-09-16 Cree, Inc. Submounts for semiconductor light emitting devices and methods of forming packaged light emitting devices including dispensed encapsulants
US7479660B2 (en) * 2005-10-21 2009-01-20 Perkinelmer Elcos Gmbh Multichip on-board LED illumination device
KR20070045462A (ko) * 2005-10-27 2007-05-02 엘지이노텍 주식회사 발광 다이오드 패키지
CN102800786B (zh) * 2006-04-24 2015-09-16 克利公司 发光二极管和显示元件
US8008676B2 (en) 2006-05-26 2011-08-30 Cree, Inc. Solid state light emitting device and method of making same
CN100368895C (zh) * 2006-05-30 2008-02-13 友达光电股份有限公司 使用发光二极管的背光模块
US7473940B2 (en) * 2006-11-27 2009-01-06 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Compact LED with a self-formed encapsulating dome
KR100784348B1 (ko) * 2006-12-06 2007-12-13 서울반도체 주식회사 발광 다이오드
US8021904B2 (en) * 2007-02-01 2011-09-20 Cree, Inc. Ohmic contacts to nitrogen polarity GaN
US20080197369A1 (en) * 2007-02-20 2008-08-21 Cree, Inc. Double flip semiconductor device and method for fabrication
JP4753904B2 (ja) 2007-03-15 2011-08-24 シャープ株式会社 発光装置
TW200905905A (en) * 2007-07-18 2009-02-01 Lee Ko Hsin Method of manufacture of light emitting diode
US11114594B2 (en) 2007-08-24 2021-09-07 Creeled, Inc. Light emitting device packages using light scattering particles of different size
US20090065792A1 (en) * 2007-09-07 2009-03-12 3M Innovative Properties Company Method of making an led device having a dome lens
US9634191B2 (en) 2007-11-14 2017-04-25 Cree, Inc. Wire bond free wafer level LED
US8536584B2 (en) * 2007-11-14 2013-09-17 Cree, Inc. High voltage wire bond free LEDS
US8368100B2 (en) 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US9431589B2 (en) 2007-12-14 2016-08-30 Cree, Inc. Textured encapsulant surface in LED packages
US9252336B2 (en) 2008-09-26 2016-02-02 Bridgelux, Inc. Multi-cup LED assembly
US8049236B2 (en) * 2008-09-26 2011-11-01 Bridgelux, Inc. Non-global solder mask LED assembly
US20100078661A1 (en) * 2008-09-26 2010-04-01 Wei Shi Machined surface led assembly
US8058664B2 (en) 2008-09-26 2011-11-15 Bridgelux, Inc. Transparent solder mask LED assembly
US7887384B2 (en) * 2008-09-26 2011-02-15 Bridgelux, Inc. Transparent ring LED assembly
KR101037986B1 (ko) * 2009-02-14 2011-05-30 (주)케이아이솔루션 발광장치 및 그 제조방법
US9093293B2 (en) 2009-04-06 2015-07-28 Cree, Inc. High voltage low current surface emitting light emitting diode
US8476668B2 (en) * 2009-04-06 2013-07-02 Cree, Inc. High voltage low current surface emitting LED
EP2422369A4 (en) * 2009-04-22 2014-12-24 Shat R Shield Inc SILICONE COATED LUMINAIRE DIODE
US8697458B2 (en) * 2009-04-22 2014-04-15 Shat-R-Shield, Inc. Silicone coated light-emitting diode
EP2323186B1 (en) * 2009-11-13 2017-07-26 Tridonic Jennersdorf GmbH Light-emitting diode module and corresponding manufacturing method
CN102109106A (zh) * 2009-12-23 2011-06-29 富准精密工业(深圳)有限公司 发光二极管灯具
CN102893418B (zh) 2010-04-26 2015-07-22 松下电器产业株式会社 发光单元、照明装置
US8329482B2 (en) 2010-04-30 2012-12-11 Cree, Inc. White-emitting LED chips and method for making same
DE102010031945A1 (de) * 2010-07-22 2012-01-26 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
DE102010047156A1 (de) * 2010-09-30 2012-04-05 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
JP5612991B2 (ja) * 2010-09-30 2014-10-22 シャープ株式会社 発光装置及びこれを備えた照明装置
US8455882B2 (en) 2010-10-15 2013-06-04 Cree, Inc. High efficiency LEDs
JP2012186450A (ja) * 2011-02-16 2012-09-27 Rohm Co Ltd Ｌｅｄモジュール
EP2711995B1 (en) 2011-05-16 2019-06-26 Nichia Corporation Light-emitting device and method for manufacturing same
JP2013004815A (ja) 2011-06-17 2013-01-07 Sony Corp 光源回路ユニットおよび照明装置、並びに表示装置
KR20130014887A (ko) * 2011-08-01 2013-02-12 삼성전자주식회사 발광소자 패키지 및 그 제조 방법
JP5609925B2 (ja) * 2012-07-09 2014-10-22 日亜化学工業株式会社 発光装置
USD753612S1 (en) * 2012-09-07 2016-04-12 Cree, Inc. Light emitter device
JP6344689B2 (ja) 2013-07-16 2018-06-20 パナソニックＩｐマネジメント株式会社 基板、発光装置、照明用光源、および照明装置
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
US20190267526A1 (en) 2018-02-26 2019-08-29 Semicon Light Co., Ltd. Semiconductor Light Emitting Devices And Method Of Manufacturing The Same
US11382209B2 (en) * 2018-05-07 2022-07-05 Canon Kabushiki Kaisha Method for manufacturing printed circuit board, printed circuit board, and electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0428269A (ja) * 1990-05-23 1992-01-30 Fujikura Ltd Ｌｅｄベアチップの実装構造
KR920010982A (ko) * 1990-11-15 1992-06-27 더-종첸 Pcb 기판이 부착된 개량 발광 다이오드 표시판
JPH05145121A (ja) * 1991-11-18 1993-06-11 Matsushita Electric Works Ltd 発光ダイオードの実装構造
KR19980070526A (ko) * 1997-01-15 1998-10-26 니시무로다이조 반도체 발광 장치 및 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556687A (en) * 1978-06-29 1980-01-18 Handotai Kenkyu Shinkokai Traffic use display
US5291038A (en) * 1990-12-19 1994-03-01 Sharp Kabushiki Kaisha Reflective type photointerrupter
JP2753153B2 (ja) * 1991-04-15 1998-05-18 キヤノン株式会社 発光素子
DE4242842C2 (de) * 1992-02-14 1999-11-04 Sharp Kk Lichtemittierendes Bauelement zur Oberflächenmontage und Verfahren zu dessen Herstellung
KR100702740B1 (ko) * 1996-06-26 2007-04-03 오스람 게젤샤프트 미트 베쉬랭크터 하프퉁 발광 변환 소자를 포함하는 발광 반도체 소자
JPH10150223A (ja) * 1996-11-15 1998-06-02 Rohm Co Ltd チップ型発光素子
US6054716A (en) * 1997-01-10 2000-04-25 Rohm Co., Ltd. Semiconductor light emitting device having a protecting device
JP3572924B2 (ja) * 1997-03-06 2004-10-06 松下電器産業株式会社 発光装置及びそれを用いた記録装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0428269A (ja) * 1990-05-23 1992-01-30 Fujikura Ltd Ｌｅｄベアチップの実装構造
KR920010982A (ko) * 1990-11-15 1992-06-27 더-종첸 Pcb 기판이 부착된 개량 발광 다이오드 표시판
JPH05145121A (ja) * 1991-11-18 1993-06-11 Matsushita Electric Works Ltd 発光ダイオードの実装構造
KR19980070526A (ko) * 1997-01-15 1998-10-26 니시무로다이조 반도체 발광 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20010006914A (ko) 2001-01-26
US6489637B1 (en) 2002-12-03

Similar Documents

Publication Publication Date Title
KR100419807B1 (ko) 혼성 집적 회로 장치
KR100418165B1 (ko) 혼성 집적 회로 장치
KR100419808B1 (ko) 혼성 집적 회로 장치
EP1059667A2 (en) Hybrid integrated circuit device
JP4412787B2 (ja) 金属基板を採用した照射装置および照射モジュール
JP2000353826A (ja) 混成集積回路装置および光照射装置
CN101893742B (zh) 表面贴装多通道光耦合器
CN101036239B (zh) 芯片部件型发光器件及其使用的布线基板
JP5726409B2 (ja) 発光装置および発光装置の製造方法
JP4190095B2 (ja) 混成集積回路装置
US7745844B2 (en) Light-emitting diode package and manufacturing method thereof
US8067777B2 (en) Light emitting diode package assembly
JP3696020B2 (ja) 混成集積回路装置
JP5673190B2 (ja) 発光装置
US9370093B2 (en) Wiring board and light emitting device using same
JP3696021B2 (ja) 光照射装置
JP2002009347A (ja) Ｌｅｄ光源およびその製造方法
KR101719692B1 (ko) 인쇄 회로 기판과 이의 제조방법 및 이를 이용한 ｌｅｄ 모듈과 ｌｅｄ 램프
JP2000353827A (ja) 混成集積回路装置
JP4342046B2 (ja) 金属基板型の発光装置
JP2016127154A (ja) 発光装置
JP2009260396A (ja) 混成集積回路装置
JP2001044579A (ja) 混成集積回路装置
JP3749244B2 (ja) 光半導体素子
KR102004372B1 (ko) 발광 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140513

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee