KR100416324B1

KR100416324B1 - 디코더/인코더와재생장치

Info

Publication number: KR100416324B1
Application number: KR1019960003385A
Authority: KR
Inventors: 유지 아라타키; 한민재
Original assignee: 소니 가부시끼 가이샤
Priority date: 1995-02-13
Filing date: 1996-02-13
Publication date: 2004-04-29
Also published as: KR960032452A; MY112958A; US5694383A; CN1097263C; EP0726571A1; US5831955A; CN1147134A; JP3541484B2; JPH08221903A; SG34384A1; KR100433358B1

Abstract

기록/재생 장치에는 광자기 디스크와 같은 기록 매체의 회전 구동에 의해 야기된 지터 문제점이 없다. 재생 장치는, 데이터를 기록 매체로부터 판독하기 위한 재생 수단, 재생 수단에 의해 판독된 데이터에 대해 소정의 신호 처리를 수행하는 신호 처리 수단, 상기 신호 처리 수단에 의해 처리된 데이터를 임시로 저장하기 위한 저장 수단, 상기 신호 처리된 데이터의 상기 저장 수단으로의 기입 동작을 제어하기 위한 기입 제어 수단, 상기 저장 수단에 임시로 저장된 데이터의 판독 동작을 제어하기 위한 판독 제어 수단, 상기 기록 매체의 구동과 동기된 클럭을 상기 기록 매체로부터 재생된 데이터에서 추출하고, 그에 의해 제 1 클럭을 발생시키기 위한 제 1 클럭 발생 수단, 안정된 클럭을 발생시키기 위한 제 2 클럭 발생 수단, 및 상기 신호 처리 수단과 상기 기입 제어 수단 모두를 제 1 클럭 발생 수단으로부터 발생된 제 1 클럭에 기초하여 제어하고, 또한 상기 제 2 클럭 발생 수단으로부터 발생된 안정된 클럭에 기초하여 상기 판독 제어 수단을 제어하기 위한 제어 수단으로 구성된다.

Description

디코더/인코더와 재생 장치{Decoder/encoder capable of controlling data reading/writing operations to memory in response to first/second clocks, reproducing apparatus equipped with encoder/decoder, and recording apparatus equipped with encoder}

본 발명은 음악 신호와 같은 데이터를 기록 매체, 예를 들어 기록 디스크 및 기록 테이프 상에/로부터 기록/재생할 수 있는 기록 장치 및 재생 장치에 관한 것으로, 또한 이러한 기록/재생 장치들 상에 장착된 인코더 회로 및 디코더 회로에 관한 것이다.

오디오 데이터를 기록할 수 있는 사용자-데이터-재기입가능 광자기 디스크들은 이 분야에서 공지되어 있다. 이러한 디스크 매체들 중에서 , 특히 버퍼 메모리들을 이용함으로써 개선된 내진(shock proof: 耐震) 기능들을 가지는 디스크가 구현될 수 있다.

예를 들어, 광자기 디스크를 이용하여 오디오 데이터를 기록/재생할 수 있는 광자기 디스크 시스템에서, 광자기 디스크로부터 판독된 오디오 데이터는 재생 동작들 중에 고속 레이트(high speed rate)로 버퍼 RAM에 간헐적으로 기입되고, 반면에 오디오 데이터들은 오디오 재생 신호로서 이들 오디오 데이터들을 복조시키기 위해, 버퍼 RAM으로부터 저속 레이트로 연속적으로 판독된다. 재생 동작 중에 , 어떤 량의 오디오 데이터는 버퍼 RAM 내에 연속적으로 유지된다. 결과적으로, 트랙점프가 외부에서 인가된 진동들에 기인하여 발생하고, 따라서 광자기 디스크로부터의 데이터 판독 동작이 임시적으로 중단될 때에도, 오디오 데이터는 버퍼 RAM으로부터 연속적으로 판독될 수 있어, 오디오 재생 신호는 아무 중단 없이 출력될 수 있다.

또한, 재생 동작 중에 , 입력 오디오 데이터는 저속 레이트로 일단 연속적으로 버퍼 RAM에 기입되고, 일단 저장된 오디오 데이터는 기록 헤드에 공급되도록 간헐적으로 판독되어, 오디오 데이터는 광자기 디스크 상에 기록된다.

제 1A 도에 도시된 바와 같이 , 상술한 광자기 디스크 시스템 내의 기록 매체로서 기능하는 광자기 디스크 내의 기록 트랙은 다수의 클러스터들로 구성된다. 제 1B 도에 도시된 바와 같이, 하나의 클러스터는 4개의 섹터들(1 섹터 = 2,352 바이트)을 가지는 서브 데이터 영역과, 32개의 섹터를 가지는 주 데이터 영역으로 구성된다. 이러한 광자기 디스크에서 , 클러스터는 기록동작 중에 최소 단위로서 이용된다. 1 클러스터는 이러한 광자기 디스크의 2 내지 3 트랙에 대응한다. 어드레스는 디스크 상에 1 섹터마다 기록된다고 이해하여야 한다.

4 섹터들의 서브-데이터 영역은 서브 데이터 및 연결 영역으로서 이용되고, 반면에, TOC(콘텐츠 테이블: table of contents) 데이터 및 오디오 데이터는 32개의 섹터들의 주 데이터 영역에 기록된다.

상술한 섹터는 음향 그룹들로 더 세분된다. 제 1C 도 및 제 1D 도에 나타낸 바와 같이, 2개의 섹터들은 11개의 음향 그룹으로 세분된다. 2,332 바이트는 1 섹터(= 2,352 바이트) 내의 데이터에 대해 이용가능하고, 1 음향 그룹(sound group)은 2,332 바이트 ×2 섹터 ÷11 = 424 바이트/음향 그룹에 대응한다. 424 바이트/음향 그룹으로 구성되는 음향 그룹 내에서, 데이터는 오디오 신호를 기록하기 위해 좌측 채널 및 우측 채널로 분리되고, 1 음향 그룹은 11.6 밀리초에 대응하는 오디오 데이터의 양이다. 좌측 채널 또는 우측 채널에서 데이터 영역을 구성하는 212바이트는 음향 프레임이라 불린다.

디스크 상에 이러한 포맷으로 기록된 데이터가 버퍼 RAM을 경유하여 기록 또는 재생되는 경우에 , 데이터 기록 동작은 버퍼 RAM 내의 섹터 단위로 실행된다. 버퍼 RAM에 대한 액세스 어드레스는 섹터 내의 섹터 어드레스 및 바이트 어드레스(0 내지 2,351 바이트)에 의해 관리된다. 버퍼 RAM에 대한 데이터 판독/기입 동작들은 섹터 어드레스 및 바이트 어드레스에 기초하여 수행된다.

상술한 광자기 디스크 시스템에서, 두 종류의 클럭들이 기록 신호 처리 회로 시스템 및 재생 신호 처리 회로 시스템에 이용되고, 이들 2개의 클럭들은 서로 동기되지 않는다.

재생 장치의 처리 시스템(processing system)에서, 디스크로부터 판독된 데이터는 EFM(Eight-Fourteen Modulation) 디코딩 방식에 의해 디코딩되고, ECC(오류 정정 코딩: Error Correct Coding) 처리에 의해 다시 처리되어, 섹터 디코딩된다. 그러므로, 최종적으로 처리/디코딩된 데이터는 버퍼 RAM에 저장된다. 확장 처리(expanding process)는 오디오 압축 처리에 대하여 버퍼 RAM으로부터 판독된 데이터에 대해 실행되고, 그에 의해 재생된 오디오 데이터를 얻는다. EFM 디코딩될 EFM 신호, 즉 디스크로부터 판독된 데이터는 디스크의 지터(jitter) 성분을 포함하는데, 이러한 클럭은 디스크 회전과 동기된 EFM 디코딩 처리 중에 이용된다. 다시 말하면, PLL 회로를 이용함으로써 EFM 신호에서 추출된 클럭(PLL 데이터 클럭)이 활용된다.

한편, 수정 발진기 시스템으로부터 생성된 마스터(master) 클럭은 ECC 처리 회로에 후속하는 처리 회로들에서 활용된다.

또한, 기록 장치의 처리 시스템에서, 입력 신호가 오디오-압축-인코딩된 후, 인코딩된 데이터는 버퍼 RAM에 저장된다. 그 다음에, 버퍼 RAM으로부터 판독된 데이터는 섹터 인코딩 , ECC 인코딩 및 EFM 변조에 의해 처리되고, 처리된 데이터는 자기 헤드에 공급된다. 이들 처리 동작들에서, 수정 발진기 시스템으로부터 생성된 마스터 클럭이 이용된다.

한편, 디스크 상의 그룹으로부터 추출된 정보를 PLL 회로에 주입함으로써 생성된 그러한 클럭(PLL 그룹 클럭)은 디스크의 회전을 서보-제어하는데 이용된다.

제 2 도 및 제 3 도에서, 이러한 2개의 클럭 신호 시스템들을 포함하는 종래의 재생 장치의 신호 처리 블록(디코더 시스템), 및 이러한 2개의 클럭 신호 시스템들을 포함하는 종래의 판독 장치의 신호 처리 블록(인코더 시스템)이 도시되어 있다.

재생 장치 내의 디스크(101) 상에 기록된 오디오 신호에 대한 디코더 시스템의 배열이 제 2 도에 도시되어 있다.

디스크(101)는 스핀들 모터(spindle motor)(102)에 의해 일정한 선형 속도로 회전되면서 광학 헤드(103)로부터 레이저로 조사된다.

광학 헤드(103)는 디스크(101)로부터 유도된 신호를 검출하는 반사광을 RF 증폭기(104)로 출력한다. RF 증폭기(104)는 재생된 RF 신호를 반사광 검출 신호로부터 추출한다. 그 다음에, 이렇게 재생된 RF 신호는 디스크(101)로부터의 재생된 데이터와 동일한 EFM(8-14 변조) 신호를 얻도록 디지털화된다.

이러한 EFM 신호는 EFM 디코더(105), PLL 타이밍 발생기(106), 및 EFM 동기 검출 유닛(EFM sync detecting unit)(107)에 공급된다.

EFM 동기 검출 유닛(107)은 EFM 신호 프레임 내의 동기 패턴(sync pattern)을 검출한다. PLL 타이밍 발생기(106)는 EFM 신호의 에지를 검출하고, 그 다음에 이러한 에지 검출의 출력은 PLL 데이터 클럭(PLLK)을 발생시키도록 PLL 회로에 주입된다. 이러한 PLL 데이터 클럭(PLCK)은 디스크(101)의 회전과 동기되고, 그러므로 디스크(101)의 회전 지터 성분을 포함하는 클럭이다.

또한, PLL 타이밍 발생기(106)는 PLL 데이터 클럭(PLCK) 및 EFM 동기에 기초하여 다양한 종류의 타이밍 신호들을 발생시킨다.

EFM 디코더(105)는 PLL 데이터 클럭(PLCK)의 이용으로 EFM 복조 처리를 수행하고, EFM 복조 데이터를 데이터 버스(110)로 전송한다. 서브-코드 정보는 서브-코드 검출 유닛(108)에 의해 EFM 변조된 데이터로부터 추출되고, 그 다음에 단자(109)로부터 전체 장치를 제어하는 시스템 제어기로 공급된다.

EFM-복조되고 데이터 버스(110)로 전송되었던 데이터는 ECC-RAM(111)에 기입된다. 이러한 데이터가 ECC-RAM(111)에 기입될 때, 기입 요구(write demand)는 PLL 타이밍 발생기(106)로부터 공급된 EFM 신호와 동기된 기입 프레임 클럭에 응답하여우선순위 인코더(priority encoder: 112)로 발행된다. 또한, 기입 프레임 클럭(WFCK)은 카운트 업되도록 기입 베이스 카운터(113)에 공급된다.

한편, 판독 요구(read demand)는 수정 발진기 시스템의 마스터 클럭(MCK)이 ECC-RAM(111)으로부터 데이터를 판독하기 위해 공급되는, 타이밍 발생기(119)로부터 수정 발진기 시스템의 마스터 클럭(MCK)을 분주(frequency-dividing)함으로써 생성된 판독 프레임 클럭(RFCK)에 응답하여 우선순위 인코더(112)에 발행된다. 또한, 오류 정정 요구(error correction demand)는 ECC 디코더(117)에게 발행된다. 또한, 판독 프레임 클럭(PFCK)은 카운트 업 되도록 판독 베이스 카운터(115)에 공급된다.

우선순위 인코더(112)에 의한 기입 요구 및 판독 요구로부터 선택된 요구(demand)는 데이터 버스를 경유하여 ECC-RAM(111)에게 발행된다.

ECC-RAM(111)에 대한 판독/기입 어드레스는 어드레스 발생기(116)에 의해 발생된다. 어드레스 발생기(116)는 PLL 클럭 시스템에서 이용된 카운터에 대응하는 기입 베이스 카운터(113)의 카운트 값과, 마스터 클럭 시스템에서 이용된 판독 베이스 카운터(115)의 다른 카운트 값에 기초하여 판독/기입 어드레스들(Ad1)을 발생시킨다.

EFM-복조되고 데이터 버스(110)로 전송되었던 데이터는 ECC-RAM(111)에 기입되는데, 기입 요구가 우선순위 인코더(112)에 의해 선택되고, 기입 어드레스(Ad1)가 기입 베이스 카운터(113)의 카운트 값에 응답하여 어드레스 발생기(116)에 의해 발생되기 때문이다. 다시 말하면, 기입 동작이 PLL 클럭 시스템의 동작으로서 실행된다.

한편, ECC 처리 유닛(117)에 의한 오류 정정은 ECC-RAM(111)에 기입된 데이터에 대하여 수행된다. 이러한 오류 정정에 대해서, 판독 요구는 우선순위 인코더(112)를 경유하여 ECC-RAM(111)에 발행된다. 또한 판독 어드레스(Ad1)는 데이터를 판독하기 위해서 판독 베이스 카운터(115)의 카운트 값에 응답하여 어드레스 발생기(116)에 의해 발생된다.

ECC-RAM(111)의 기입 처리 동작 및 그 판독 처리 동작이 수행될 때, 이들 처리 동작들에 이용된 클럭들은 서로 상이하여, 판독/기입 처리 동작들 모두에서 시간 베이스상의 지터 성분들이 있다. 그 다음에 , 기입 액세스 및 판독 액세스가 2개 클럭들과 동기하여 수행되기 때문에, 액세스 중계자(access arbiter)를 보상하기 위해서 디스크(101)의 회전들을 제어하고, 지터의 저주파수 성분을 제어하는 것이 요구된다. 그러므로, 기입 베이스 카운터(113) 및 판독 베이스 카운터(115)로부터의 계수 출력들은 CLV 처리기(114)에 공급된다. CLV처리기(114)는 기입 베이스 카운터(113)와 판독 베이스 카운터(115)의 카운트 출력들 사이의 차에 기초하여 회전 서보 제어값을 생성하고, 그 다음에 이러한 회전 서보 제어값을 스핀들 모터(102)용 서보 시스템에 출력한다.

ECC 처리 유닛(117)에서 오류 정정된 데이터(Dt)는 데이터 버스(110)를 경유하여 데이터 판독 인터페이스 유닛(118)으로부터 섹터 디코더(120)로 일단 전송된다. 또한, 어떤 오류 정정도 수행될 수 없을 때 발행된 판별 정보(C2PO)는 타이밍 발생기(119)의 타이밍 제어하에 전송된다.

또한, 데이터(Dt)와 동기된 비트 클릭(BCK) 및 LR 클럭(LRCK)은 타이밍 발생기(119)로부터 섹터 디코더(120)로 공급된다.

섹터 디코더(120)에서 , 소위 "CD-ROM 포맷"이 디코딩되고, 디코딩된 포맷은 데이터 버스(122)로 전송된다.

버퍼 RAM(123)에 대한 데이터 판독 및 기입 동작들은 우선순위 인코더(121)에 의한 요구 선택(demand selection) 및 어드레스 발생기(124)에 의한 어드레스 발생에 기초하여 실행된다. 우선순위 인코더(121)에 대해, 기입 명령은 섹터 디코더(120)로부터 발행되고, 판독 명령은 오디오 확장 처리 유닛(126)으로부터 발행되며, 기입 명령 또는 판독 명령은 제어 인터페이스(125)를 경유하여 시스템 제어기로부터 발행된다. 상술한 바와 같이, 데이터가 버퍼 RAM(123)에 기입되는 데이터 전송 레이트는 데이터가 버퍼 RAM(123)으로부터 판독되는 데이터 전송 레이트보다 통상적으로 높기 때문에, 우선순위 인코더(121)는 데이터 전송 레이트 사이의 차를 조정하기 위해서 오디오 확장 처리 유닛(126)으로부터 발행된 판독 명령, 또는 섹터 디코더(120)로부터 발행된 기입 명령을 선택한다.

섹터 디코더(120)로부터 데이터 버스(122)로 전송된 데이터가 버퍼 RAM(123)에 기입된 후, 이러한 데이터는 오디오 확장 처리 유닛(126)으로부터 발행된 판독 명령에 응답하여 판독되고, 그 다음에 데이터 버스(122)를 경유하여 오디오 확장 처리 유닛(126)으로 공급된다. 오디오 확장 처리 유닛(126)에서, 역 수정된-이산 코사인 변환(Inverse Modified-Discrete Cosine Transform) 오디오 확장 처리는 판독 데이터에 대해 수행되어, 이러한 판독 데이터는 16 비트 양자화 비트들 및 44.1㎑의 샘플링 주파수를 가지는 디지털 데이터로 변환된다. 이러한 디지털 데이터는 재생된 오디오 신호로서 단자(128)로부터 출력될 아날로그 신호로 D/A 변환기(127)에 의해 D/A 변환된다.

다음으로, 제 3 도는 기록 장치 내에 구성된 오디오 신호용 인코더 시스템을 개략적으로 도시한다.

단자(130)로 입력된 오디오 신호는 44.1 ㎑의 샘플링 주파수의 16 비트 양자화된 디지털 데이터를 얻기 위해 마스터 클럭(MCK) 시스템에 속하는 A/D 변환기(131)에서 처리된다. 그 다음에 , 이러한 디지털 데이터는 수정된-이산 코사인 변환에 의해 처리되도록 오디오 압축 처리 유닛(132)으로 공급되고, 그에 의해 데이터량이 1/5 만큼 압축된다.

오디오 압축 처리 유닛(132)으로부터 발행된 기입 명령에 응답하여, 오디오-압축된 데이터는 데이터 버스(122)를 경유하여 버퍼 RAM(123)에 기입된다. 버퍼 RAM(123)용 판독/기입 어드레스(Ad4)는 타이밍 발생기(119)의 제어하에 또는 시스템 제어기의 제어하에 어드레스 발생기(124)로부터 발생된다. 타이밍 발생기(119)는 마스터 클럭(MCK)을 이용하여 다양한 종류의 타이밍들을 발생시킨다.

버퍼 RAM(123) 내에 저장된 데이터량이 기록 동작 중에 1 클러스터를 초과하는 소정의 양에 도달하는 경우에, 데이터는 버퍼 RAM(123)으로부터 판독되고, 데이터는 섹터 인코더(133)로 전송된다.

섹터 인코더(133)에서, 섹터 형태로의 인코드 처리는 타이밍 발생기(119)로부터 공급된 비트 클럭(BCK) 및 LR 클럭(LRCK)을 이용하여 실행되고, 그 다음에 ,인코딩된 데이터는 데이터 기입 인터페이스(134)로 전송된다. 데이터 기입 인터페이스(134)로 전송된 데이터는 데이터 버스(110)를 경유하여 ECC-RAM(111)에 기입된다.

ECC-RAM(111)에 대한 판독/기입 어드레스(Ad3)는 타이밍 발생기(119)로부터 생성된 FCK 신호에 응답하여 어드레스 발생기(116)로부터 발생된다.

ECC 인코더(135)는 패리티 비트를 부가하여 처리될 ECC-RAM(111)에 저장된 데이터를 판독한다.

ECC 인코더(135)에서 처리된 데이터는 EFM 변조(8-14 변조)되도록 EFM 인코더(136)로 전송된다. 이러한 EFM 신호는 자기 헤드 구동 회로(137)로 송신되고, 그 다음에 자기 헤드(138)는 EFM 신호에 응답하여 자기장을 디스크(101)에 인가한다.

기록 동작 중에 상술한 다양한 처리 동작들은 수정 발진기 시스템의 마스터 클럭(MCK)에 기초하여 실행된다는 것을 유의해야 한다.

한편, 기록 동작 중인 디스크(101)용 디스크 회전 제어 시스템에서, 처리 동작들은 디스크(101)의 회전들과 동기하여 PLL 회로를 이용하여 생성된 클럭에 응답하여 실행된다.

스핀들 모터(102)에 의해 회전된 디스크(101)는 광학 헤드(103)에 의해 레이저로 조사되고, 반사광 정보는 RF 증폭기(104)로 공급된다.

상술한 기록가능 광자기 디스크에 있어서 , 기록 트랙은 홈(groove)에 의해 이미 형성되었다. 또한, 절대 위치 정보(어드레스 정보)는 22.0±1 ㎑의 반송파(carrier)의 이용으로 FM 변조 처리에 따라 이러한 홈 상에서 워블링된다(wobbled)(즉 워블링 처리(wobbling Process)).

RF 증폭기(104)에서, 이러한 FM-변조된 그룹 정보(GFM)가 추출된다. 이러한 홈 정보(GFM: groove information)는 홈 PLL 회로(139)에 공급되므로, PLL 홈 클럭(GCK: groove clock)은 이러한 홈 정보(GFM)와 동기하여 생성된다.

홈 정보(GFM)는 동기 검출이 PLL 홈 클럭(GCK)의 이용으로 수행되는 홈 동기 검출 유닛(140)에 공급된다. 홈 어드레스 디코더(142)에서, 어드레스 디코딩 처리는 PLL 홈 클럭(GCK)의 이용으로 실행되어, 홈 어드레스 정보가 복조된다. 홈 동기 및 홈 어드레스 모두는 시스템 제어기로 공급된다.

또한, 홈 정보(GFM) 및 PLL 홈 클럭(GCK)은 CLV(일정 선형 속도) 처리기(114)로 공급된다. CLV 처리기(114)는 수정 발진기 시스템에 기초하여 타이밍 발생기(119)로부터 발생된 클럭(MCK1)과, PLL 홈 클럭(GCK) 사이의 주파수 및 위상의 오류 성분들을 스핀들 모터의 서보 제어치들로서 CLV 서보 시스템에 출력한다.

상술한 바와 같이, 광자기 디스크 시스템에 있어서, PLL 데이터 클럭 및 마스터 클럭 모두는 디코더 시스템에 이용되므로, PLL 홈 클럭 및 마스터 클럭 모두는 인코더 시스템에 이용된다. 즉, 서로 동기되지 않은, 즉 비동기인 두 종류의 클럭들은 디코더 시스템 및 인코더 시스템에 각각 이용된다.

이러한 상이한 종류들의 비동기 클럭들이 이용되기 때문에 , 하기의 문제들이 있다.

첫째로, 제 2 도의 디코더 시스템에서 , ECC-RAM(111)으로의 데이터 기입 시스템과, ECC-RAM(111)으로부터의 데이터 판독 시스템은 상이한 클럭들에 응답하여 동작된다.

ECC-RAM(111)으로의 데이터 기입 동작에 대해, 디스크(101)의 회전 변동들에 의해 야기된 지터 성분을 포함하는 PLL 데이터 클럭(PLCK)이 이용된다. 한편, 수정 발진기 시스템의 마스터 클럭(MCK)이 데이터 판독 동작에 이용되기 때문에, 지터를 보상하는데 이용된 지터 마진 영역(jitter margin area)이 ECC-RAM(111)에 반드시 요구된다.

그러나, ECC-RAM(111)에 제공된 메모리 공간은 분명히 유한한 메모리 공간이므로, CLV 서보 시스템이 폐쇄(locked)될 때에도, ECC-RAM(111)이 오버플로우(overflow)된다면, 디코딩 동작이 중단될 수 있다. 예를 들어, 일정한 편차가 CLV 서보에 존재할 때, ECC-RAM(111) 상에 형성된 지터 마진 영역이 점진적으로 점유되어, 오버플로우가 발생할 수 있다. 이러한 일정한 편차가 축적되고, 그 다음에 축적된 일정한 편차는 ECC-RAM(111) 내의 지터 마진 영역에 의해 흡수될 수 없어서, 불안정한 디코딩 동작들을 발생시킨다.

ECC-RAM(111)의 오버플로우를 피하기 위해서, 저주파 범위에서의 CLV 서보의 이득은 충분하게 유지되어야 한다. 이것은 저주파 범위에서 이득을 증가시키기 위한 증폭기, 또는 높은 토크를 가지는 모터를 요구할 수 있다. 결과적으로, 원하지 않은 전력 소비가 요구될 것이다. 그러므로, 전력 절약 측면에서 문제가 있다. 기록/재생 장치가 셀들(cells)에 의해 동작 가능할 때, 셀들의 수명이 단축될 것이다.

또한, 데이터를 ECC-RAM(111)으로부터 판독하고, ECC-RAM에 기입하기 위해서, 별개의 베이스 카운터들, 즉, 기입 베이스 카운터(113)와 판독 베이스 카운터(115)가 요구된다. 또한, 우선순위 인코더(112)는 동작들을 제어하기 위해 요구된다. 부가하면, CLV 처리기(114)는 이들 클럭들 간의 지터 제어를 CLV 서보 시스템에 반영하기 위해 필요하다.

상술한 조건들로 인해, 결과적인 회로 시스템은 복잡하게 될 것이고, 회로 스케일 및 제조 비용에 비추어 보아 단점들이 있다.

이어서, 제 3 도에 도시된 인코더 시스템을 관찰하면, 마스터 클럭(MCK)은 데이터 인코딩 시스템에 이용되고, PLL 홈 클럭이 CLV 서보 시스템에 이용된다.

디스크(101) 상의 홈 정보(GFM)가 미리 선택된 허용 오차 대 지터 내에서 기록될 데이터(EFM 신호)와 동기되도록, 시스템 제어기는 데이터가 버퍼 RAM(123)으로부터 판독되고, 그 다음에 섹터 인코더(133)를 경유하여 ECC 처리 시스템으로 전송되는 개시 타이밍이 홈 동기 검출 타이밍을 기준으로 이용하여 결정되는 그러한 처리 동작을 수행하여야 하며, 한편 EFM 인코더(136)로부터 자기 헤드 구동 회로(137)까지의 정의된 소위 "인코드 지연"을 고려한다. 또한, 기록 동작 중에, PLL 홈 클럭(GCK)의 편차 및 데이터로 인코딩된 홈 어드레스와 섹터 어드레스 사이의 위상차가 모니터링된다. 이러한 편차 및 위상차가 선택된 범위에서 유도될 때, 이러한 기록 동작은 일단 중단된다. 디스크(101)의 소정의 헤드 어드레스가 액세스된 후, 기록 동작이 재개된다.

이러한 상황들하에서, 광자기 디스크 시스템은 홈 PLL 회로(319)가 폐쇄 상태 하에 있는 동안 기록 동작이 보상될 수 없는 그러한 시스템에 제시될 것이다. 또한, 충분한 CLV 서보 밴드 및 충분한 CLV 서보 이득이 유지되어야 한다. 인코딩 동작의 안정성은 디코더의 안정성과 유사하게 충분히 달성될 수 없어서, 전력 소모 문제가 있다.

부가하면, CLV 처리기(114)는 상이한 클럭들의 2개의 클럭들 사이의 지터 제어를 CLV 서보 시스템에 반영하기 위해 이러한 인코더 시스템 내에 요구된다. 이것은 회로 규모 및 비용 면에서의 단점을 야기시킨다.

본 발명은 상술한 문제점을 해결하게 된다. 그러므로, 본 발명의 목적은 안정한 동작 가능성들이 저전력 소비하에서 달성될 수 있는 기록 장치, 재생 장치, 인코더 회로, 및 디코더 회로를 제공하는 것이다.

본 발명은 디코더를 장비한 재생 장치를 제공하고, 기록 매체로부터 판독된 데이터를 임시로 저장하기 위해 메모리 내로 기입하는 동작이 기록 매체로부터 판독된 동기 신호에 응답하여 수행되는 디코더를 제공하기 위한 것으로, 이러한 메모리로부터 데이터의 판독 동작이 안정된 클럭에 응답하여 수행된다.

이러한 목적을 달성하기 위해, 본 발명의 한 특징에 따른 재생 장치는

데이터를 기록 매체로부터 판독하기 위한 재생 헤드와,

재생 헤드에 의해 판독된 데이터에 대해 소정의 신호 처리를 수행하기 위한 신호 처리기와,

신호 처리기에 의해 처리된 데이터를 내부에 임시로 저장하기 위한 메모리와,

신호 처리된 데이터의 메모리로의 기입 동작을 제어하기 위한 기입 동작 제어기와,

메모리내에 임시로 저장된 데이터의 판독 동작을 제어하기 위한 판독 동작 제어기와,

기록 매체의 구동과 동기된 클럭을 기록 매체로부터 재생된 데이터에서 추출하기 위한 제 1 클럭 발생기와,

안정된 클럭을 발생시키기 위한 제 2 클럭 발생기와,

신호 처리기와 기입 동작 제어기 모두를 제 1 클럭 발생기로부터 발생된 제 1 클럭에 기초하여 제어하고, 또한 판독 동작 제어기를 제 2 클럭 발생기로부터 발생된 안정된 클럭에 기초하여 제어하기 위한 제어기를 포함하는 것을 특징으로 한다.

또한, 본 발명의 다른 특징에 따른 디코더 회로는,

기록 매체로부터 판독된 데이터에 대해 기록 매체의 동작과 동기된 제 1 클럭에 기초하여 소정의 신호 처리를 수행하기 위한 신호 처리기와,

신호 처리된 데이터를 제 1 클럭에 기초하여 메모리에 기입하기 위한 기입 제어기와,

메모리내에 저장된 데이터를 안정된 클럭에 대응하는 제 2 클럭에 기초하여판독하기 위한 판독 제어기를 포함하는 것을 특징으로 한다.

또한, 본 발명은 인코더를 갖춘 기록 장치를 제공하고, 기록 매체 내에 기입될 데이터가 메모리내에 일단 기입될 때, 메모리에 대한 데이터 기입 동작이 안정된 클럭에 기초하여 수행되고, 메모리로부터의 데이터 판독 동작이 기록 매체 상에 기록된 동기 신호에 응답하여 수행되는 인코더를 제공하기 위한 것이다.

이러한 목적을 달성하기 위해, 본 발명의 다른 특징에 따른 기록 장치는,

데이터 입력 단자와,

입력된 데이터를 내부에 임시로 저장하기 위한 메모리와,

데이터의 메모리로의 기입 동작을 제어하기 위한 기입 제어기와,

메모리내에 임시로 저장된 데이터의 판독 동작을 제어하기 위한 판독 제어기와,

메모리로부터 판독된 데이터에 대해 소정의 신호 처리를 수행하기 위한 신호 처리기와,

신호 처리기에 의해 처리된 데이터를 기록 매체상에 기록하기 위한 기록 헤드와,

기록 매체상에 이미 기록된 동기 신호를 추출하고, 그에 의해 제 1 클럭을 발생시키기 위한 제 1 클럭 발생기와,

안정된 클럭을 발생시키기 위한 제 2 클럭 발생기와,

신호 처리기와 판독 제어기 모두를 제 1 클럭 발생기로부터 발생된 제 1 클럭에 기초하여 제어하고, 또한 기입 제어기를 제 2 클럭 발생기로부터의 안정된 클럭에 기초하여 제어하기 위한 제어기를 포함하는 것을 특징으로 한다.

또한, 본 발명의 또 다른 특징에 따른 인코더 회로는,

입력된 데이터를 내부에 임시로 저장하기 위한 메모리와,

입력된 데이터를 안정된 클럭에 대응하는 제 1 클럭에 기초하여 메모리에 기입하기 위한 기입 제어기와,

메모리에 저장된 데이터를 기록 매체의 구동과 동기된 제 2 클럭에 기초하여 판독하기 위한 판독 제어기와,

판독 제어기에 의해 판독된 데이터에 대해 제 2 클럭에 기초하여 소정의 신호 처리를 수행하기 위한 신호 처리기를 포함하는 것을 특징으로 한다.

제 1A 도는 디스크 상에 기록된 데이터의 클러스터 단위를 도시한 개략도.

제 1B 도는 클러스터 단위가 다수의 섹터들에 의해 배열되는 데이터 구조를 표시하기 위한 개략도.

제 1C 도는 음향 프레임의 데이터 구조를 개략적으로 도시하는 도면.

제 1D 도는 상술한 음향 프레임이 복수의 음향 프레임들로 구성되는 것을 도시하는 개략도.

제 1E 도는 음향 그룹의 데이터 구조를 개략적으로 도시한 도면.

제 2 도는 종래의 재생 장치의 개략 블록도.

제 3 도는 종래의 기록 장치의 개략 블록도.

제 4 도는 본 발명을 구성하는 디코더 및 인코더의 주요 배열을 개략적으로 도시한 블록도.

제 5 도는 본 발명의 제 2 실시예에 따른 디코더 및 인코더를 개략적으로 도시한 블록도.

제 6 도는 본 발명에 따른 전체 배열을 도시한 개략도.

제 7 도는 본 발명을 구성하는 제 1 실시예에 따른 디코더를 도시한 개략도.

제 8 도는 본 발명을 구성하는 제 2 실시예에 따른 디코더를 도시한 개략도.

제 9 도는 본 발명을 구성하는 제 1 실시예에 따른 인코더를 도시한 개략도.

제 10 도는 본 발명을 구성하는 제 2 실시예에 따른 인코더를 도시한 개략도.

*도면의 주요 부분에 대한 부호의 설명*

1a, 1b, 9, 24, 35, 109, 128, 130 : 단자

2, 6, 30, 60 : 유닛

3, 111, 37 : ECC-RAM

5, 123, 27, 28, 28b : 버퍼 RAM

7 : PLL 시스템 클럭 발생 유닛

8 : 마스터 클럭 발생 유닛

10, 28 : RAM 10a : ECC 영역

106 : 버퍼 영역 11 : 광자기 디스크

12, 102 : 스핀들 마스터 13, 103 : 광학 헤드

13a : 대물 렌즈 16 : 자기 헤드

17, 137 : 자기 헤드 구동 회로

18, 104 : RF 증폭기 19, 9 : 서보 회로

20 : 시스템 제어기 22 : 조작 유닛

23, 127 : D/A 변환기 24 : 출력 단자

25, 131 : A/D 변환기 26 : 입력 단자

31, 105 : EFM 디코더

32, 106, 42 : PLL 타이밍 발생기

33, 107 : EFM 동기 검출 유닛

36, 52, 110, 122 : 데이터 버스

38, 117 : ECC 디코더 39 : 베이스 카운터

40, 54, 116, 124 : 어드레스 발생기

41 : 데이터 판독 인터페이스

42, 56, 119, 32 : 타이밍 발생기

43, 134 : 데이터 기입 인터페이스

44 : 어드레스 선택 유닛 50, 4 : 메모리 제어기

51, 120 : 섹터 디코더

53, 112, 121 : 우선순위 인코더

55, 125 : 제어기 인터페이스

60 : 오디오 압축/확장 인코더/디코더

61 : 오디오 압축 디코더 62, 132 : 오디오 압축 인코더

70 : 어드레스 디코더 71, 139 : 홈 PLL 회로

72 : 홈 동기 검출 유닛 80 : 클럭 발생 유닛

113 : 기입 베이스 카운터 114 : CLV 처리기

115 : 판독 베이스 카운터 126 : 오디오 확장 처리 유닛

133, 57 : 섹터 인코더 135, 45 : ECC 인코더

136, 46 : EFM 인코더

이하, 첨부 도면을 참조하여 본 발명의 실시예에 대해 상세하게 기술하고자 한다.

지금부터 본 발명의 한 실시예에 대해 설명하고자 한다. 이 실시예는 디코더 회로, 또는 기록/재생 장치에 이용된 인코더 회로이고, 기록 매체로서 광자기 디스크를 이용하는 기록/재생 장치이다.

설명은 다음과 같은 순서에 입각해서 행해진다.

1. 본 발명이 적용되는 광자기 디스크 시스템의 개념적 배열

2. 기록/재생 장치의 전체 배열

3. 디코더 시스템의 배열

4. 디코더 시스템의 수정된 배열

5. 인코더 시스템의 배열

6. 인코더 시스템의 수정된 배열

1) 본 발명이 적용되는 광자기 디스크 시스템의 개념적 배열

본 발명의 한 실시예에 따른 광자기 디스크 시스템의 데이터 전송 시스템은 제 4 도에 도시된 바와 같이 개념적으로 배열된다.

광학 헤드에 의해 광자기 디스크로부터 판독된 EFM 신호는 재생 동작 중에 제 4 도의 단자(1a)로부터 인코더/디코더 유닛(2)으로 공급된다. 인코더/디코더 유닛(2)에서, EFM-변조된 데이터가 ECC-RAM(3) 내에 저장된 후, 오류 정정이 수행되고, 섹터 디코딩 동작이 실행된다.

인코더/디코더 유닛(2) 내에서 디코딩된 데이터는 메모리 제어기(4)의 구동측에 제공된 인터페이스(4a)에 의한 처리 동작에 의해 버퍼 RAM(5)에 기입되고, 오디오 압축 또는 오디오 확장측에 제공된 인터페이스(4a)에 의한 처리 동작에 의해 버퍼 RAM(5)으로부터 판독된다. 버퍼 RAM(5)으로부터 판독된 데이터는 오디오 확장되도록 오디오 압축/확장 처리용 유닛에 공급된다. 그 다음에, 역 수정된 이산 코사인 변환이 이러한 데이터에 대해 실행되어, 44.1 ㎑의 샘플링 형태의 16 비트 양자화된 디지털 오디오 데이터가 단자(9)에 공급된다.

기록 동작 중에, 단자(9)에 공급된 디지털 오디오 데이터는 오디오 압축 또는 확장 인코더/디코더 유닛(6)의 수정된 이산 코사인 변환에 의해 처리되어, 처리된 데이터량이 약 1/5만큼 압축된다. 그 다음에, 처리된 데이터는 오디오 압축 또는 확장 인터페이스(4b)의 처리 동작을 통해 버퍼 RAM(5)에 기입되고, 구동측 인터페이스(4a)의 처리 동작을 통해 버퍼 RAM(5)으로부터 판독된다. 버퍼 RAM(5)으로부터 판독된 데이터는 섹터 인코딩 동작, ECC 패리티 인코딩 동작 및 EFM 변조 동작에 의해 인코더/디코더 유닛(2)에서 처리되고, 그 다음에, 처리된 데이터는 단자(1b)로부터 자기 헤드로 공급된다.

디스크 상에 이미 기록되고, 기록 동작 중에 광학 헤드로부터 판독되는 홈 정보는 단자(1a)에서 PLL 시스템 클럭 발생 유닛(7)에 공급된다는 것을 이해해야 한다.

이러한 실시예에서, PLL 시스템 클럭 발생 유닛(7)에서 생성된 클럭은 디스크로부터 구동측 인터페이스(4a)까지 정의된 처리 시스템에서 이용되고, 반면에 마스터 클럭 발생 유닛(8)으로부터 생성된 클럭은 데이터를 입력/출력시키기 위해 오디오 압축 또는 확장측 인터페이스(4b)로부터 단자(9)까지 정의된 처리 시스템에 이용된다.

즉, 내진 기능을 달성하기 위해 상대적으로 큰 용량을 가지는 버퍼 RAM(5)을 포함하는 시스템에서, 이용된 클럭에 대한 경계는 신호 스트림을 따라 버퍼 RAM(5)의 전/후에 형성된다.

제 5 도는 본 발명의 다른 개념적 배열을 개략적으로 도시한 것이다. 이러한 개념적 배열은 제 4 도에 도시된 버퍼 RAM(5) 및 ECC-RAM(3)이 일체 형태로 단일 RAM(10)으로 대체되도록 구성된다. 다시 말하면, ECC 영역(10a) 및 (10b)는 이러한 단일 RAM(10) 내에 준비된다. 이러한 구조에 있어서, 데이터 처리 시스템은 소형으로 제조되거나 하나의 칩 내에 제조될 수 있다.

지금부터 제 4 도 및 제 5 도에 도시된 상술한 개념적 구조를 포함하는 실시예에 따른 구체적인 배열에 대해 설명하고자 한다.

2) 기록/재생 장치의 배열

제 6 도에 있어서, 본 발명의 한 실시예에 따른 기록/재생 장치의 전체 배열이 개략적으로 도시되어 있다.

제 4 도에 있어서, 오디오 데이터는 광자기 디스크(11) 상에 기록되고, 이러한 광자기 디스크(11)는 기록/재생 동작(즉, 기록 재생 동작) 중에 스핀들 모터(12)에 의해 회전 구동된다.

기록/재생 동작 중에, 레이저 광선은 광학 헤드(13)으로부터 회전 디스크(11) 상에 조사된다. 광학 헤드(13)는 기록 동작 중에 디스크(11)의 기록 트랙들을 퀴리(Curie) 온도로 가열하기 위해 고출력 레이저 광을 출력하고, 재생 동작 중에 자기 케른 효과(magnetic Kern effect)로 인한 반사 레이저 광으로부터 데이터를 검출하기 위해 상대적으로 낮은 레벨을 가지는 레이저 광을 출력한다. 레이저 출력의 턴온/턴오프 및 출력 레벨들의 제어는 시스템 제어기(20)에 의해 제어된다.

레이저 출력 수단으로서, 편광 비임 스플리터 및 대물 렌즈로 구성된 광학 시스템과 같은 레이저 다이오드와, 또한 반사 레이저 광을 검출하기 위한 검출기가 광학 헤드(13) 상에 장착된다. 대물 렌즈(13a)는 이러한 렌즈가 디스크(11)의 반경 방향 및 디스크(11)의 접근/분리 방향을 따라 변위될 수 있는 그러한 방식으로 2축 메카니즘(two-shaft mechanism)(14)에 의해 보유된다.

자기 헤드(16)는 디스크(11)를 사이에 끼우면서 광학 헤드(13)에 대향하여 위치된다. 자기 헤드(16)는 기록 동작 중에 공급된 데이터에 의해 변조된 자기장을 디스크(11)에 가하도록 동작된다.

전체 광학 헤드(13) 및 자기 헤드(16)는 스레드 메카니즘(thread mechanism)(15)에 의해 디스크(11)의 반경 방향으로 이동 가능하다.

광학 헤드(13)에 의한 재생 동작에 의해 디스크(11)로부터 검출된 정보는 RF 증폭기(18)에 공급된다. RF 증폭기(18)는 재생 RF 신호, 추적 오류 신호, 초점 오류 신호, 그룹 정보(디스크(11) 상에 형성된 워블링된 그룹(wobbled group)들 상에서 FM-변조된 절대 위치 정보) 등을 추출하기 위해, 공급된 정보를 계산하기 위한 처리를 수행한다.

그러므로, 추출된 재생 RF 신호는 이렇게 종료된 "EFM 신호", 즉 2진 신호에 대응한다. 이러한 EFM 신호는 인코더 및 디코더 유닛(300)에 공급된다. 추적 오류 신호 및 초점 오류 신호는 서보 회로(19)에 제공되고, 그룹 정보는 어드레스 디코더(70)에 공급된다.

서보 회로(19)는 추적 오류 신호 및 초점 오류 신호뿐 아니라, 마이크로컴퓨터로 구성된 시스템 제어기(20)로부터 유도되는 트랙 점프 명령, 액세스 명령 및 회전 속도 검출 정보(CLV 서보 신호)에 기초하여 다양한 종류의 서보 구동 신호들을 발생시킨다. 서보 회로(19)는 초점 제어 및 추적 제어를 수행하기 위해서 2축 메카니즘(14) 및 스레드 메카니즘(15)를 제어한다. 또한, 서보 회로(19)는 스핀들 모터(12)를 일정한 선형 속도로 제어한다.

어드레스 디코더(70)에서, 그룹 정보는 디스크 회전과 동기하여 PLL홈 클럭(groove clock)을 발생시키기 위해 PLL 회로 내로 주입된다. 어드레스 디코더(70)은 PLL 홈 클럭을 이용하여 홈 동기(groove sync)를 검출하고, 홈 어드레스(groove address)를 복조한다.

홈 동기 및 홈 어드레스는 인코더/디코더 유닛(30)을 경유하여 시스템 제어기(20)에 공급된다. PLL 홈 클럭, 홈 동기, 및 홈 어드레스는 기록 동작중에 이용된 신호에 대응한다는 것을 유의해야 한다.

재생 RF 신호는 인코더/디코더 유닛(30)에 공급되어, 데이터 디코드 및 서브-코드가 추출되고, 데이터로서 기록된 어드레스가 추출되며, EFM 신호와 동기된 PLL 데이터 클럭이 발생된다.

서브 코드 정보 및 어드레스 정보는 시스템 제어기(20)에 공급된다.

스핀들 모터의 CLV 서보 제어에 대하여, PLL 데이터 클럭이 재생 동작중에 이용되며, 반면에 PLL 홈 클럭은 기록 동작 중에 이용된다.

오디오 데이터로서 기능하는 재생 RF 신호는 EFM 복조, CIRC(교차 인터리빙된 리드 솔로몬 코딩: Cross Interleaved Reed Solomon Coding) 에러 정정 및 섹터 디코딩 동작에 따라 인코더/디코더 유닛(30)에 의해 처리된다. 그 후에, 처리된 신호는 메모리 제어기(50)에 의해 버퍼 RAM(27)에 일단 기입된다. 데이터가 광학 헤드(13)에 의해 디스크(11)로부터 판독되고, 데이터가 광학 헤드(13)로부터 버퍼 RAM(27)으로 1.41 Mbit/sec의 속도로 전송되며, 이러한 데이터 판독 및 데이터 전송 동작들이 간헐적으로 수행된다는 것을 유의해야 한다.

버퍼 RAM(27) 내에 기입된 데이터는 재생된 데이터의 전송 속도가 0.3 Mbit/sec인 타이밍으로 판독되고, 그 다음에 오디오 압축/확장 인코더/디코더(60)에 공급된다. 그 다음에, 디스크 상에 압축 및 기록될 수정된 이산 코사인 변환에 의해 처리된 오디오 신호는 역 수정된 이산 코사인 변환에 따라서 처리된다. 그 다음에, 처리된 신호는 D/A 변환기(23)에 의해 아날로그 신호로 변환되고, 이러한 아날로그 신호는 재생되도록 출력 단자(24)로부터 소정의 증폭기 회로에 공급된다. 예를 들어, 이러한 재생된 신호는 좌측 및 우측 채널들에 대해 아날로그 오디오 신호로서 출력된다.

버퍼 RAM(27)으로의/으로부터의 데이터 기입/판독 동작들은 기입 포인터(write pointer) 및 판독 포인터를 메모리 제어기(50)에 의해 제어하여 어드레스를 지정함으로써 수행된다. 상술한 바와 같이, 기입 포인터(기입 어드레스)는 1.41 Mbit/sec의 타이밍에서 증분되고, 반면에 판독 포인터(판독 어드레스)는 0.3 Mbit/sec의 타이밍에서 증분된다. 기입 비트 레이트와 판독비트 레이트 사이에는 차가 있으므로, 어떤 량의 데이터가 버퍼 RAM(27)내에 저장되었다. 데이터의 전체 용량이 버퍼 RAM(27)내에 저장될 때, 기입 포인터의 증분이 중지되고, 광학 헤드(13)에 의한 디스크(11)로부터의 데이터 판독 동작도 또한 중지된다. 그러나, 판독 포인터의 증분은 계속해서 수행되기 때문에, 오디오 출력 신호는 어떤 중단도 없이 재생된다.

버퍼 RAM(27)로부터의 데이터 판독 동작만이 계속해서 실행되고, 버퍼 RAM(27)의 데이터 저장량이 어떤 시간 순간에 소정의 데이터량 이하로 된다고 가정하면, 광학 헤드(13)에 의한 데이터 판독 동작 및 기입 포인터의 증분이 재시작되어, 데이터가 버퍼 RAM(27) 내에 다시 저장된다.

상술한 바와 같이, 오디오 신호가 버퍼 RAM(27)을 통해 출력되기 때문에, 광학 헤드에 의한 추적 동작이, 예를 들어 교란들로 인해 교란되고, EK라서 광학 디스크로부터의 연속 신호 재생이 중단될 때에도, 오디오 신호 재생 동작은 중단되지 않는다. 데이터가 여전히 버퍼 RAM내에 저장되어 있을때, 광학 헤드는 데이터 판독 동작을 재시작하기 위해 정확한 추적 위치에 액세스된다. 결과적으로, 어떤 악영향들도 오디오 신호 재생에 주지 않고서, 동작이 계속될 수 있다. 다시 말하면, 기록/재생 장치의 내진 기능은 상당히 개선될 수 있다.

한편, 기록 동작이 디스크(11)에서 실행될 때, 입력 단자(26)에 공급된 기록 신호(아날로그 오디오 신호)는 A/D 변환기(25)에 의해 디지털 데이터로 변환되고, 그 후에 이러한 디지털 데이터는 오디오 압축 처리(수정된 이산 코사인 변환)에 의해 처리되도록 오디오 압축/확장 인코더/디코더 유닛(60)에 공급된다 .

오디오 압축/확장 인코더/디코더 유닛(60)에 의해 압축된 기록 데이터는 메모리 제어기(50)에 의해 버퍼 RAM(27)내에 일단 기입되고, 미리 선택된 타이밍에서 판독되고, 그 다음에 판독 기록 데이터는 인코더/디코더 유닛(30)에 공급된다. 예를 들어, 버퍼 RAM(27)내에 저장된 데이터량이 1 클러스터를 초과하는 미리 선택된 데이터량으로 되는 시간 순간에, 데이터는 버퍼 RAM으로부터 판독되고, 그 다음에 인코더/디코더 유닛(30)에 전송될 것이다.

인코더/디코더 유닛(30)에서, 섹터 인코딩, CIRC 인코딩(패리티 부가), 및EFM 변조와 같은 처리 동작들은 이러한 기록 오디오 데이터로 실행되고, 그 후에, 처리된 기록 오디오 데이터는 자기 헤드 구동 회로(17)에 공급된다.

인코딩된 기록 데이터(EFM 신호)에 응답하여, 자기 헤드 구동 회로(17)는 자기 헤드 구동 신호를 자기 헤드(16)에 공급한다. 다시 말하면, 자기 헤드 구동 회로(17)은 자기 헤드(16)가 N극 자장 또는 S극 자장을 디스크(11)에 인가하게 한다. 이 때, 시스템 제어기(20)는 높은 기록 레벨을 가지는 레이저광이 광학 헤드로부터 출력되도록 광학 헤드에 제어 신호를 공급한다. 결과적으로, 입력 단자(26)로 입력된 오디오 데이터는 디스크(11) 상에 기록될 수 있다.

기록/재생 장치에서, 기록 동작 또는 재생 동작 중에 모드 조건들 및 동작 조건들을 디스플레이하고, 또한 프로그램 번호, 시간 정보, 디스크(11) 상에 기록된 문자 정보를 디스플레이하는 디스플레이 유닛(21)이 제공된다. 디스플레이 유닛(21)은, 예를 들어 시스템 제어기(20)에 의해 동작이 제어되는 액정 디스플레이로 구성된다.

또한, 조작 유닛(operative unit)(22)은 기록/재생 장치 상에 제공되고, 그에 의해 사용자가 다양한 조작들을 실행한다. 조작 유닛(22)에서, 기록 키, 재생 키, 정지 키, AMS(자동 선곡) 키, 및 사용자 조작용 탐색 키가 이용된다.

수정 발진기 시스템의 클럭 발생 유닛(80)은 시스템 제어기(20) 등을 동작시키기 위해 이용된다. 클럭 발생 유닛(80)으로부터 발생된 마스터 클럭(MCK)은 시스템 제어기(20)에 공급되고, 또한 이러한 시스템 제어기(20)를 통해 다양한 회로 소자들에 공급된다.

기록 동작 또는 재생 동작이 디스크(11)에 대하여 수행될 때, 디스크(11) 상에 기록된 관리 정보, 즉 P-TOC(프리마스터된 콘텐트 테이블: Premastered Table of Content) 및 U-TOC(사용자 콘텐트 테이블: User Table of Content)가 판독되어야 한다. 시스템 제어기(20)는 상술한 관리 정보에 기초하여 재생될 영역의 어드레스로부터 디스크(11) 상에 기록될 영역의 어드레스를 판별한다. 이러한 관리 정보는 버퍼 RAM(27) 내에 보유된다. 결과적으로, 상술한 기록 데이터, 또는 재생 데이터를 저장하기 위한 버퍼 영역과, 관리 정보를 저장하기 위한 영역은 세분되어 버퍼 RAM(27)내에 설정된다.

그 다음에, 시스템 제어기(20)는 디스크의 최내측 주변부(innermost peripheral portion)에서 기록 트랙을 재생하여 관리 정보를 판독하고, 디스크 상에서 관리 정보는 디스크(11)가 로딩될 때 기록되었다. 판독 관리 정보는 버퍼 RAM(27)내에 저장되어, 기록 또는 재생 동작이 디스크(11)에 후속적으로 수행될 때, 이러한 관리 정보가 참조된다.

공지된 바와 같이, U-TOC는 데이터 기록 동작 및 데이터 소거 동작과 연결되어 재기입되도록 편집된다. 시스템 제어기(20)은 기록 동작 및 소거 동작이 수행될 때마다 버퍼 RAM(27) 내에 저장된 U-TOC 정보에 대해 이러한 편집 처리를 실행한다. 이러한 재기입 동작에 응답하여, 디스크(11)의 U-TOC 영역은 미리 선택된 타이밍에 재기입될 수 있다.

3) 디코더 시스템의 배열

제 7 도에 있어서, 상술한 기록/재생 장치에 이용된 재생 동작 중에 기능하는 디코더 시스템의 상세한 블록도가 도시되어 있다.

즉, 제 7 도는 제 6 도의 전체 배열 중에서 인코더/디코더 유닛(30), 메모리 제어기(50) 및 오디오 압축/확장 인코더/디코더 유닛(60)의 상세한 배열을 도시한 것이다.

제 7 도에 도시된 디코더 시스템 내의 인코더/디코더 유닛(30)에 포함된 구성 요소로서, EFM 디코더(31), PLL 타이밍 발생기(32), EFM 동기 검출 유닛(33), 서브 코드 검출 유닛(34), 단자(35), 데이터 버스(36), ECC-RAM(37), ECC 디코더(38), 베이스 카운터(39), 어드레스 발생기(40) 및 데이터 판독 인터페이스(41)가 있다.

메모리 제어기(50)내에 포함된 구성 요소로서, 섹터 디코더(51), 데이터 버스(52), 우선순위 인코더(53), 어드레스 발생기(54), 제어기 인터페이스(55) 및 타이밍 발생기(56)가 있다.

또한, 오디오 압축/확장 인코더/디코더 유닛(60)에 포함된 구성 소자들로서, 오디오 압축 디코더(61)가 있다.

지금부터 이러한 디코더 시스템에 대해 설명하고자 한다.

재생 동작 중에 , 디스크(11)는 스핀들 모터(12)에 의해 일정한 선형 속도로 회전되고, 레이저광은 광학 헤드(13)로부터 디스크 상에 조사된다.

광학 헤드(13)는 디스크(11)로부터의 신호를 검출하는 반사광을 RF 증폭기(18)로 출력시키고, RF 증폭기(18)는 재생 RF 신호를 반사광 검출 신호에서 추출한다. 숫자로 재생된 RF 신호는 디스크(11)로부터 재생된 데이터에 대응하는소위 "EFM 신호"이다.

EFM 신호는 EFM 디코더(31), PLL 타이밍 발생기(32) 및 EFM 동기 검출 유닛 (33)에 공급된다.

EFM 동기 검출 유닛(33)은 EFM 신호 프레임 내의 동기 패턴을 검출한다. PLL 타이밍 발생기(32)는 EFM 신호의 에지를 검출하고, 그 다음에 이러한 에지 검출된 출력들은 PLL 데이터 클럭(PLCK)을 발생시키기 위해 PLL 회로내에 주입된다. 이러한 PLL 데이터 클럭(PLCK)은 디스크(11)의 회전과 동기되고, 그러므로, 디스크(11)의 회전 지터 성분을 포함하는 클럭이다.

또한, PLL 타이밍 발생기(32)는 PLL 데이터 클럭(PLCK) 및 EFM 동기에 기초하여 다양한 종류의 타이밍 신호들을 발생시킨다.

EFM 검출기(31)는 PLL 데이터 클럭(PLCK)의 이용으로 EFM 복조 처리를 수행하고, EFM-복조된 데이터를 데이터 버스(36)로 전송한다. 서브-코드 정보는 서브-코드 검출 유닛(34)에 의해 EFM-변조된 데이터로부터 추출되고, 그 다음에, 단자(35)로부터 시스템 제어기(20)로 공급된다.

EFM 복조되었고 데이터 버스(36)로 전송된 데이터는 ECC-RAM(37)내에 기입된다. 이러한 데이터 기입 동작에 대해, 판독 또는 기입 프레임 클럭(RWFCK)은 PLL 데이터 클럭(PLCK)에 응답하여 PLL 타이밍 발생기(32)로부터 발생되고, 베이스 카운터(39)에 의해 카운팅된다. 어드레스 발생기(40)에서의 어드레스 발생 동작은 PLL 타이밍 발생기(32)에 의해 제어되고, 그에 의해 인터리브 또는 스크램블 효과 어드레스를 발생시킨다.

그 다음에, EFM-복조된 데이터는 어드레스 발생기(40)로부터 발생된 기입 어드레스에 기초하여 판독 또는 기입 프레임 클럭(RWFCK)에 의해 관리된 어떤 위상 타이밍(베이스 카운터 값)에서 ECC-RAM(37) 내에 기입된다.

한편, ECC 디코더(38)는 디인터리브 또는 오류 정정 처리를 수행하기 위해 ECC-RAM(37)으로부터의 데이터를 판독한다. 또한, 이러한 ECC-RAM(37)으로부터의 판독 동작은 판독 또는 기입 프레임 클럭(RWFCK)에 의해 관리된다. 다시 말하면, 판독 명령이 판독 또는 기입 프레임 클럭(RWFCK)에 의한 기입 동작용 위상 타이밍과 상이한 위상 타이밍(베이스 카운터 값)에서 ECC 디코더(38)에 의해 발행된다. 데이터는 어드레스 발생기(40)로부터 발생된 판독 어드레스에 기초하여 ECC-RAM(37)으로부터 판독된다.

ECC 디코더(38)에 의해 오류-정정된 데이터(Dt)는 판독/기입 프레임 클럭(RWFCK)에 의해서 또한 관리된 어떤 타이밍(베이스 카운터 값)에서 데이터 버스(36)를 경유하여 데이터 판독 인터페이스 유닛(41)으로부터 섹터 디코더(51)로 전송된다. 또한, 어떤 오류 정정도 실행되지 않을 때 이용된 판별 정보(C2P0)가 전송된다.

또한, 데이터(Dt)와 동기된 비트 클럭(BCK) 및 LR 클럭(LRCK)은 타이밍 발생기(32)로부터 섹터 디코더(51)로 공급된다. 즉, 섹터 디코더(51)는 또한 PLL 데이터 클럭에 응답하여 동작된다.

섹터 디코더(51)에서, 소위 "CD-ROM 포맷"이 디코딩되고, 디코딩된 포맷은 데이터 버스(52)로 전송된다.

버퍼 RAM(27)에 대한 데이터 판독 및 기입 동작들은 우선순위 인코더(53)에 의한 요구 선택과, 어드레스 발생기(54)에 의한 어드레스 생성에 기초하여 실행된다. 우선순위 인코더(53)에 대해서, 기입 명령이 섹터 디코더(51)로부터 발행되고, 판독 명령이 오디오 압축 디코더(61)로부터 발행되며, 기입 명령 또는 판독 명령이 제어 인터페이스(55)를 경유하여 시스템 제어기(20)로부터 발행된다. 상술한 바와 같이, 데이터가 버퍼 RAM(27)내에 기입되는 데이터 전송 레이트는 데이터가 버퍼 RAM(27)으로부터 정상적으로 판독되는 데이터 전송 레이트보다 더 높으므로, 우선순위 인코더(53)는 데이터 전송 레이트들 사이의 차를 조정하기 위해서 섹터 디코더(51)로부터 발행된 기입 명령 또는 오디오 압축 디코더(61)로부터 발행된 판독 명령을 선택한다.

섹터 디코더(51)로부터 데이터 버스(52)로 전송된 데이터가 버퍼 RAM(27)내에 기입된 후, 이러한 데이터는 오디오 압축 디코더(61)로부터 발행된 판독 요구에 응답하여 판독되고, 그 다음에 데이터 버스(52)를 경유하여 오디오 압축 디코더(61)로 공급된다.

버퍼 RAM(27)으로부터의 데이터 판독 동작에 후속하는 동작들이 마스터 클럭(MCK)과 동기하여 타이밍 발생기(56)에 의한 타이밍 제어하에 실행된다는 것이 이해되어야 한다.

오디오 압축 디코더(61)에서, 역 수정된-이산 코사인 변환 오디오 압축 처리는 판독 데이터에 대해 실행되어, 이러한 판독 데이터는 16 비트 양자화 비트 및 44.1 ㎑의 샘플링 주파수를 가지는 디지털 데이터로 변환된다. 디지털 데이터는 재생된 오디오 신호로서 단자(24)로부터 출력될 아날로그 신호로 D/A 변환기(23)에 의해 D/A 변환된다.

이러한 실시예에 따른 디코더 시스템의 경우에, 데이터가 버퍼 RAM(28)내에 기입될 때까지 수행된 처리 동작들은 PLL 데이터 클럭(PLCK)에 기초하여 실행되고, 반면에 데이터가 버퍼 RAM(28)으로부터 판독된 후의 처리 동작들은 마스터 클럭(MCK)에 기초하여 실행된다.

즉, EFM 디코딩, 디인터리빙, 오류 정정, 데이터 전송, 섹터 디코딩, 및 버퍼 RAM(27)으로의 데이터 기입까지의 처리 동작들은 디스크(11)의 회전과 동기하여 신호 처리 동작에 대응한다. 결과적으로, 이러한 처리 시스템에서, PLL 타이밍 발생기(32) 내의 PLL 회로가 폐쇄되는 한, 이러한 처리 시스템에는 지터 성분들이 전혀 없을 수 있다. 지터 마진을 이용하기 위한 아이디어가 전혀 요구되지 않는다.

결과적으로, 소위 "지터 마진 영역"은 ECC-RAM(37) 내에서 요구된다. 또한, 슬롯(slot)만이 ECC-RAM(37)으로의 판독/기입 액세스들에 대해 할당되고, 어떤 조정도 지터 성분을 고려함으로써 필요하지 않아서, 더 간단한 제어가 달성될 수 있다. 다시 말하면, 제 2 도와의 비교 결과에서 명백해진 바와 같이, ECC-RAM(37)으로 액세스하기 위한 우선순위 인코더는 더 이상 요구 되지 않는다. 또한, 2개의 독립 베이스 카운터들은 기입 제어 및 판독 제어에 요구되지는 않지만, 단지 하나의 베이스 카운터(39)가 요구된다.

이러한 실시예에서, 2개의 클럭 시스템들 사이의 경계는 버퍼 RAM(123)에 대응한다. 초기에, 버퍼 RAM(123)은 내진 기능을 달성하기 위해서 4 Mbit와 같은 상대적으로 큰 메모리 용량을 소유한다. 이들 2개의 클럭 시스템들 사이의 지터에 의한 악영향은 실질적으로 없다. 다시 말하면, 디스크(11)의 회전 동요들에 의해 야기된 시간 베이스상의 지터에 의한 악영향이 실질적으로 없다.

상이한 클럭들 사이의 지터의 악영향이 CLV 서보 시스템에 반영될 필요가 없기 때문에, 제 2 도에 도시된 바와 같이 CLV 처리기(114)가 더 이상이용되지 않는다. 더욱이, CLV 서보 시스템의 동작으로서, 스핀들 모터(12)의 회전에 대한 넓은 CLV 서보 범위는 요구되지 않지만, 오류가 PLL 회로의 폐쇄 범위 내에 제공되는 경우, 일정한 편차가 실현될 수 있다. 따라서, 서보 이득을 증가시키거나, 지터 성분에 의한 악영향을 고려하여 서보 범위를 넓게 할 필요는 없으므로, 전력 절약이 달성될 수 있다.

4) 디코더 시스템의 수정된 배열

제 8 도는 디코더 시스템의 수정된 배열을 개략적으로 도시한 것이다. 제 7 도에 도시된 동일한 참조 번호가 이러한 변형에 따른 동일한 회로 부품에 붙여지고, 이의 설명을 생략하였음을 주지해야 한다.

이러한 수정에서, RAM(28)이 이용된다. 이러한 RAM(28)은 제 7 도의 ECC-RAM(37)을 버퍼 RAM(27)과 조합함으로써 구성된다. RAM(28)에서, 내진 기능을 실현하는데 이용된 데이터를 내부에 저장하기 위한 버퍼 RAM (28b) 및 ECC 처리시에 이용된 ECC-RAM 영역(28a)이 제공된다.

RAM(28)으로의 어드레스는 ECC-RAM 영역(28a)에 대응하여 어드레스 발생기(40)로부터 발생되고, 버퍼 RAM 영역(28b)에 대응하여 어드레스 발생기(54)로부터 발생되기도 한다. 그 다음에, 액세스 어드레스는 PLL 데이터 클럭 시스템용 PLL 타이밍 발생기(32)와 마스터 클럭 시스템용 타이밍 발생기(56)의 제어하에 어드레스 선택 유닛(44)에 의해 선택되고, 그 다음에 선택된 액세스 어드레스가 RAM(28)에 공급된다.

이러한 배열에 있어서, RAM(28)이 데이터 버퍼 기능 및 ECC 데이터 보유 기능을 갖추고 있기 때문에, 회로 패키징에 관련하여 메모리 칩을 감소시키는 것이 가능하다. 또한, 제 6 도에 도시된 인코더/디코더 유닛(30), 메모리 제어기(50), 및 오디오 압축/확장 인코더/디코더(60)는 하나의 칩 내에 양호하게 제조된다.

특히, 제 7 도에 설명된 배열에서, RAM 액세싱 동작을 위한 단지 하나의 우선순위 인코더가 처리 시스템에서 요구된다. 이러한 관점에서, ECC-RAM 영역(28a)과 버퍼 RAM 영역(28b)은 제 8 도에 도시된 바와 같이 일체 형태로 용이하게 조합될 수 있다.

5) 인코더 시스템의 배열

그 다음, 제 6 도에 도시된 기록/재생 장치에서의 기록 동작중에 동작 가능한 인코더 시스템에 대해 설명하고자 한다. 이러한 인코더 시스템의 상세한 배열이 제 9 도에 도시되어 있다. 제 9 도에 있어서 , 제 6 도의 배열들 중에서 인코더/디코더 유닛(30), 메모리 제어기(50), 오디오 압축/확장 인코더/디코더(60), 및 어드레스 디코더(70)가 도시되어 있다.

제 9 도에 도시된 인코더 시스템에서 제 6 도의 인코더/디코더 유닛(30)에 포함된 구성 소자들로서, 데이터 버스(36), ECC-RAM(37), 어드레스 발생기(40), 타이밍 발생기(42), 데이터 판독 인터페이스(43), ECC 인코더(45), 및 EFM 인코더(46)가 제공된다.

또한, 원격 제어기(50)에 포함된 구성 소자들로서 , 데이터 버스(52), 어드레스 발생기(54), 제어기 인터페이스(55), 및 섹터 인코더(57)가 이용된다.

또한, 오디오 압축/확장 인코더/디코더 유닛(60)에 포함된 구성 소자들로서, 오디오 압축 인코더(62)가 제공된다.

어드레스 디코더(70)에 포함된 구성 소자들로서, 홈 PLL 회로(71), 홈 동기 검출 유닛(72), 및 홈 어드레스 디코더(73)가 이용된다.

지금부터, 이러한 인코더 시스템의 동작들에 대해 설명하고자 한다.

기록 동작 중에, 입력 단자(26)로부터 입력된 오디오 신호는 마스터 클럭(MCK)을 이용하는 A/D 변환기(25)에 의해 44.1 ㎑로 샘플링하는 16 비트 양자화 디지털 데이터로 변환된다. 그 다음에, 이러한 디지털 데이터는 데이터량이 약 1/5 만큼 압축되는 오디오 압축 인코더(62)에 공급된다.

오디오-압축된 데이터는 오디오 압축 인코더(132)로부터 발행된 기입 명령에 응답하여 데이터 버스(52)를 경유하여 버퍼 RAM(27)에 기입된다. 버퍼 RAM(27)으로의 판독/기입 어드레스들은 타이밍 발생기(42)의 제어와, 제어기 인터페이스(55)를 경유한 시스템 제어기(20)에 의한 제어에 기초하여 어드레스 발생기(54)에 의해 발생된다.

이러한 실시예에서, A/D 변환기(25)에 의한 A/D 변환, 오디오 압축 인코더(62)에 의한 오디오 압축 인코딩 동작, 및 버퍼 RAM(27)으로의 기입 동작은클럭 발생 유닛(80)으로부터 발생된 마스터 클럭(MCK)에 응답하여 실행된다.

기록 동작 중에, 버퍼 RAM(27)에 저장된 데이터량은 1 클러스터를 초과하는 소정의 양에 도달하고, 데이터는 버퍼 RAM(27)로부터 판독되며, 데이터는 섹터 인코더(57)로 전송된다.

섹터 인코더(57)에서, 섹터 형태의 인코더 처리는 타이밍 발생기(42)에서 공급된 비트 클럭(BCK) 및 LR 클럭(LRCK)을 이용함으로써 달성되고, 그 다음에, 인코딩된 데이터가 데이터 기입 인터페이스(43)로 전송된다. 데이터 기입 인터페이스(43)로 전송된 데이터는 데이터 버스(36)를 경유하여 ECC-RAM(37)에 기입된다.

ECC-RAM(37)으로의 판독/기입 어드레스는 타이밍 발생기(42)로부터 발생된 프레임 클럭(FCK)에 응답하여 어드레스 발생기(40)로부터 발생된다.

ECC 인코더(45)는 패리티 비트를 부가함으로써 처리될 ECC-RAM(37)에 저장된 데이터를 판독한다.

ECC 인코더(45)에서 처리되었던 데이터는 EFM 변조(84 변조)되도록 EFM 인코더(46)에 전송된다. 이러한 EFM 신호는 자기 헤드 구동 회로(17)로 송신되고, 그 다음에 자기 헤드(16)는 EFM 신호에 응답하여 자기장을 디스크(11)에 인가한다.

이러한 기록 동작 중에, 디스크(11)의 회전 제어 시스템에서, 다양한 처리 동작들이 디스크(11)의 회전과 동기하여 PLL 회로를 이용함으로써 생성된 클럭에 기초하여 수행된다.

레이저는 스핀들 모터(12)에 의해 회전된 디스크(11) 상에 광학 헤드(13)에의해서 조사되고, 반사광 정보는 RF 증폭기(18)에 공급된다.

기록 가능한 광자기 디스크에서, 기록 트랙은 소위 "홈(groove)"에 의해 이미 형성되었다. 더욱이, 절대 위치 정보(어드레스 정보)는 22.0±1㎑의 반송파를 이용하는 FM 변조 처리에 따라서 이러한 홈(즉, 파동 처리) 상에서 워블링된다. RF 증폭기(18)에서, 이러한 FM-변조된 그룹 정보(GFM)가 추출된다. 이러한 홈 정보(GFM)은 홈 PLL 회로(71)에 공급되어, PLL 홈 클럭(GCK)은 이러한 홈 정보(GFM)와 동기하여 생성된다.

홈 정보(GFM)는 동기 검출이 PLL 홈 클럭(GCK)을 이용하여 수행되는 홈 동기 검출 유닛(72)에 공급된다. 홈 어드레스 디코더(73)에서, 어드레스 디코딩 처리는 PLL 홈 클럭(GCK)의 이용으로 실행되어, 홈 어드레스 정보가 복조된다. 홈 동기와 홈 어드레스 모두는 시스템 제어기(20)에 공급된다.

이러한 경우에, PLL 홈 클럭(GCK) 및 홈 동기 모두는 타이밍 발생기(42)에 공급된다. 타이밍 발생기(42)는 기준 클럭으로서 PLL 홈 클럭(GCk)을 이용하면서 동작할 수 있도록 배열된다.

결과적으로, 버퍼 RAM(27)에서 자기 헤드(16)까지의 데이터 판독 동작으로부터 정의된 처리 시스템(processing system)에서, 디스크(11)의 회전과 동기하여 생성된 PLL 홈 클럭(GCK)에 기초하여 동작들이 실행된다.

상술한 바와 같이, 본 발명의 실시예에 따른 인코더 시스템의 경우에, 버퍼 RAM(28) 내에서의 데이터 기입 동작까지의 처리 동작은 마스터 클럭(MCK)에 응답하여 수행되므로, 버퍼 RAM(28)으로부터의 데이터 판독 동작 이후의 처리 동작은 PLL홈 클럭(GCK)에 기초하여 달성된다.

다시 말하면, 버퍼 RAM(27)으로부터의 데이터 판독 동작, 섹터 인코딩 동작, 데이터 전송 동작, 패리티 비트 부가, 인터리빙 동작, 및 EFM 인코딩 동작과 같은 다양한 처리 동작들은 디스크(11)의 회전과 동기한 신호 처리 동작이다. 결과적으로, 이러한 처리 시스템에서, 홈 PLL 회로(71)내의 PLL 회로가 폐쇄되는 한, 인코딩 시스템에 지터에 관한 문제가 전혀 없다.

또한, 클럭들 사이의 지터 성분, 즉 마스터 클럭(MCK)와 PLL 홈 클럭(GCK) 사이의 주파수/위상 오류 성분에 의한 악영향이 CLV 서보 시스템에 반영될 필요가 없기 때문에, 제 3 도에 도시된 이러한 CLV 처리기(114)가 더이상 이용되지 않는다. 또한, CLV 서보 시스템의 동작으로서, 스핀들 모터(12)의 회전에 대한 넓은 CLV 서보 범위가 요구되지 않지만, 오류가 PLL 회로의 폐쇄 범위 내에 존재하는 경우, 편차를 일정하게 할 수 있는 이러한 시스템이 실현될 수 있다. 따라서, 서보 이득을 증가시키거나 지터 성분에 의한 악영향을 고려하여 서보 범위를 넓게 할 필요가 없으므로, 전력 절약이 달성될 수 있다.

6) 인코더 시스템의 수정된 배열

제 10도는 인코더 시스템의 수정된 배열을 개략적으로 도시한 것이다. 제 9 도에 도시된 것과 동일한 참조 번호들은 이러한 수정의 동일한 회로 부품들을 표기하기 위한 것들로서 이용될 것이라는 점이 유의되어야 하며, 그 설명은 생략한다.

이러한 수정에서, RAM(28)이 이용된다. 이러한 RAM(28)은 제 9 도에서 ECC-RAM(37)을 버퍼 RAM(27)과 결합함으로써 구성된다. RAM(28)에서, 내진 기능을 구현하는데 이용된 데이터를 내부에 저장하기 위한 버퍼 RAM 영역(28b) 및 ECC 처리시에 이용된 ECC-RAM 영역(28a)이 제공된다.

RAM(28)으로의 어드레스는 ECC-RAM 영역(28a)에 대응하여 어드레스 발생기(40)로부터 발생되고, 또한 버퍼 RAM영역(28b)에 대응하여 어드레스 발생기(54)로부터 발생된다. 그 다음에, 액세스 어드레스는 PLL 홈 클럭 시스템용 PLL 타이밍 발생기(42)와 시스템 제어기(20)의 제어하에 어드레스 선택 유닛(44)에 의해 선택되고, 그 다음에 , 선택된 액세스 어드레스가 RAM(28)에 공급된다.

이러한 배열에서, RAM(28)이 데이터 버퍼 기능 및 ECC 데이터 보유 기능을 갖추고 있기 때문에, 회로 패키징에 관련하여 메모리 칩을 감소시키는 것이 가능하다. 또한, 제 6 도에 도시된 바와 같이, 인코더/디코더 유닛(30), 메모리 제어기(50), 압축/확장 인코더/디코더 유닛(60), 및 어드레스 디코더(70)는 하나의 칩 내에 바람직하게 제조된다.

상술한 실시예는 본 발명이 광자기 디스크 기록/재생 장치에 적용되는 것으로 기재되어 있지만, 본 발명은 소위 "내진" 기능에 이용된 버퍼 RAM을 갖추고 있는 CD 플레이어 및 DAT 플레이어에 선택적으로 적용된다. 특히, 디코드 시스템과 버퍼 RAM 사이의 데이터 전송 처리에 대해 섹터에 대한 개념적인 아이디어를 전혀 갖고 있지 않는 CD 시스템의 경우에 , 매우 장애가 되는 처리 동작은 지터 문제점에 관한 악영향을 제거함으로써 데이터를 계속해 정정하는 것이 요구된다. 버퍼 RAM으로의 데이터 기입 동작에 대한 동작이 PLL 시스템과 동기하여 수행되기 때문에, 지터 악영향에 대한 주의를 전혀 요할 필요가 없다. 따라서, 예를 들어, 버퍼RAM 등에 대한 기입 타이밍은 예컨대 서브 코드에 따라 용이하게 발생될 수 있다.

상술한 바와 같이 , 본 발명에 따른 재생 장치 및 디코더 회로에 있어서, PLL 시스템 클럭은 기록 매체로부터 버퍼 RAM으로의 데이터 기입 동작까지 정의된 시스템에서 이용되므로, 수정 발진기 시스템의 클럭은 버퍼 RAM으로부터의 데이터 판독 동작에 의해 정의된 시스템에서 이용된다. 결과적으로, PLL 클럭이 디코드 수단 및 기입 제어 수단 내에서 유지되는 한, 시스템에는 지터 문제가 전혀 없을 수 있고, 또한 지터 마진 영역은 디코딩 처리에 이용된 메모리에서 더 이상 요구되지 않는다. 또한, 디코딩 처리에 이용된 메모리에 대한 액세스 제어에 대하여, 지터의 악영향에 대한 관리 수단으로서의 우선순위 인코더 및 다른 회로 부분들과, 지터의 악영향을 회전 서보 시스템에 반영하기 위한 CLV 처리기 회로는 요구되지 않는다.

이러한 사실로부터 명백해진 바와 같이, 지터에 의한 디코딩 처리를 실행하는 데 이용된 메모리의 오버플로우가 없어서, 안정한 디코딩 동작은 상당히 개선될 수 있다. 전체 회로 배열이 크게 간단화될 수 있고, 버퍼 RAM 으로부터 데이터 판독 회로에 의해 정의된 회로 배열들이 단일 칩으로 용이하게 제조될 수 있다는 장점이 있다.

상이한 클럭 시스템들 사이에서 발생된 지터의 악영향에 대해서, 이러한 악영향은 상대적으로 큰 메모리 공간을 가지는 버퍼 RAM에 의해 차폐 또는 억제될 수 있다. 디코더 시스템에는 지터 문제점이 없으므로, 일정한 편차를 허용할 수 있는 시스템이 회전 서보 시스템에 내장될 수 있다. 그러므로, 서보 이득/서보 범위가 감소될 수 있다. 결과적으로, 실질적인 전력 절약이 구현될 수 있다.

또한, 본 발명에 따른 기록 장치 및 인코더 회로에서 , 수정 발진기 시스템의 클럭은 입력으로부터 버퍼 RAM으로의 데이터 기입 동작까지 정의된 시스템에 이용되고, 반면에 PLL 시스템의 클럭은 버퍼 RAM으로부터의 데이터 판독 동작으로부터 기록 매체로의 데이터 기입 동작까지 정의된 시스템에 이용된다. 결과적으로, PLL 폐쇄(PLL lock)가 판독 제어 수단 및 인코딩 수단에서 유지되는 한, 시스템에는 지터가 없다. 그러므로, 안정한 인코딩 동작이 개선될 수 있고, 지터의 악영향을 회전 서보 시스템에 반영하기 위한 CLV 처리기 회로가 더 이상 요구되지 않아서 , 전체 회로 배열이 간단하게 될 수 있다.

상이한 클럭 시스템들 사이에서 발생된 지터의 악영향에 대해, 이러한 악영향은 상대적으로 큰 메모리 공간을 가지는 버퍼 RAM에 의해 차폐 또는 억제될 수 있다. 인코더 시스템에는 지터 문제가 없으므로, 일정한 편차를 허용할 수 있는 시스템이 회전 서보 시스템 내에 내장될 수 있다. 그러므로, 서보 이득/서보 범위는 감소될 수 있다. 결과적으로, 실질적인 전력 절약이 구현될 수 있다.

안정한 동작 가능성들이 저전력 소비하에서 달성될 수 있는 기록 장치, 재생 장치, 인코더 회로, 및 디코더 회로를 제공한다.

Claims

디코더 회로에 있어서,

기록 매체로부터 판독된 데이터에 대해 상기 기록 매체의 동작과 동기된 제 1 클럭에 기초하여 소정의 신호 처리를 수행하기 위한 신호 처리 수단과,

상기 신호 처리 수단에 의해 처리된 데이터를 내부에 임시 저장하기 위한 저장 수단과,

상기 신호 처리된 데이터를 상기 제 1 클럭에 기초하여 상기 저장 수단에 기입하기 위한 기입 제어 수단과,

상기 저장 수단에 저장된 데이터를 안정된 클럭에 대응하는 제 2 클럭에 기초하여 판독하기 위한 판독 제어 수단을 포함하는, 디코더 회로.
제 1항에 있어서,

상기 신호 처리 수단은 오류를 정정하는데 이용된 제 2 저장 수단을 더 포함하고,

상기 제 1 저장 수단은 상기 제 2 저장 수단과 함께 공동으로 이용되는, 디코더 회로.
제 2항에 있어서,

상기 제 2 저장 수단으로부터의/으로의 데이터 판독/기입 동작들은 제 1 클럭 발생 수단으로부터 발생된 제 1 클럭에 기초하여 상기 제어 수단에 의해 제어되는, 디코더 회로.
제 1항에 있어서,

상기 디코더 회로는 상기 신호 처리된 데이터를 확장하기 위한 제 2 신호 처리 수단을 더 포함하고,

상기 제 2 신호 처리 수단은 상기 안정된 클럭에 기초하여 제어되는, 디코더 회로.
기록 장치에 있어서,

데이터 입력 수단과,

입력된 데이터를 내부에 임시로 저장하기 위한 저장 수단과,

상기 저장 수단으로의 상기 데이터의 기입 동작을 제어하기 위한 기입 제어 수단과,

상기 저장 수단에 임시로 저장된 데이터의 판독 동작을 제어하기 위한 판독 제어 수단과,

상기 저장 수단으로부터 판독된 데이터에 대해 소정의 신호 처리를 수행하기 위한 신호 처리 수단과,

상기 신호 처리 수단에 의해 처리된 데이터를 기록 매체 상에 기록하기 위한 기록 수단과,

상기 기록 매체상에 이미 기록된 동기 신호를 추출하고, 그에 의해 제 1 클럭을 발생시키기 위한 제 1 클럭 발생 수단과,

안정된 클럭을 발생시키기 위한 제 2 클럭 발생 수단과,

상기 신호 처리 수단과 상기 판독 제어 수단 모두를 상기 제 1 클럭 발생 수단으로부터 발생된 제 1 클럭에 기초하여 제어하고, 또한 상기 기입 제어 수단을 상기 제 2 클럭 발생 수단으로부터 발생된 안정된 클럭에 기초하여 제어하기 위한 제어 수단을 포함하는, 기록 장치.
제 5 항에 있어서,

상기 신호 처리 수단은 오류를 정정하는데 이용된 제 2 저장 수단을 더 포함하고,

상기 제 1 저장 수단은 상기 제 2 저장 수단과 함께 공동으로 이용되는, 기록 장치.
제 5 항에 있어서,

상기 제 2 저장 수단으로부터의/으로의 데이터 판독/기입 동작들은 상기 제 1 클럭 발생 수단으로부터 발생된 제 1 클럭에 기초하여 상기 제어 수단에 의해 제어되는, 기록 장치.
제 5 항에 있어서,

상기 기록 장치는 상기 입력된 데이터를 압축시키기 위한 제 2 신호 처리 수단을 더 포함하고,

상기 제 2 신호 처리 수단은 상기 안정된 클럭에 기초하여 제어되는, 기록 장치.
제 6 항에 있어서,

상기 기록 장치는 입력된 데이터를 압축시키기 위한 제 2신호 처리 수단을 더 포함하고,

상기 제 2 신호 처리 수단은 상기 안정된 클럭에 기초하여 제어되는, 기록장치.
기록 장치에 있어서,

데이터 입력 단자와,

입력된 데이터를 내부에 임시로 저장하기 위한 메모리와,

상기 데이터의 상기 메모리로의 기입 동작을 제어하기 위한 기입 제어기와,

상기 메모리에 임시로 저장된 데이터의 판독 동작을 제어하기 위한 판독 제어기와,

상기 메모리로부터 판독된 데이터에 대해 소정의 신호 처리를 수행하기 위한 신호 처리기와,

상기 신호 처리기에 의해 처리된 데이터를 기록 매체상에 기록하기 위한 기록 헤드와,

상기 기록 매체상에 이미 기록된 동기 신호를 추출하고, 그에 의해 제 1 클럭을 발생시키기 위한 제 1 클럭 발생기와,

안정된 클럭을 발생시키기 위한 제 2 클럭 발생기와,

상기 신호 처리기와 상기 판독 제어기 모두를 상기 제 1 클럭 발생기로부터 발생된 제 1 클럭에 기초하여 제어하고, 또한 상기 기입 제어기를 상기 제 2 클럭 발생기로부터의 상기 안정된 클럭에 기초하여 제어하기 위한 제어기를 포함하는, 기록 장치.
인코더 회로에 있어서,

입력된 데이터를 내부에 임시로 저장하기 위한 저장 수단과,

상기 입력된 데이터를 안정된 클럭에 대응하는 제 1 클럭에 기초하여 상기 저장 수단에 기입하기 위한 기입 제어 수단과,

상기 저장 수단에 저장된 데이터를 기록 매체의 구동과 동기된 제 2 클럭에 기초하여 판독하기 위한 판독 제어 수단과,

상기 판독 제어 수단에 의해 판독된 데이터에 대해 상기 제 2 클럭에 기초하여 소정의 신호 처리를 수행하기 위한 신호 처리 수단을 포함하는, 인코더 회로.
제 11 항에 있어서,

상기 신호 처리 수단은 오류를 정정하는데 이용된 제 2 저장 수단을 더 포함하고 ,

상기 제 1 저장 수단은 상기 제 2 저장 수단과 함께 공동으로 이용되는, 인코더 회로.
제 12 항에 있어서,

상기 제 2 저장 수단으로부터의/으로의 데이터 판독/기입 동작들은 제 2 클럭 발생 수단으로부터 발생된 상기 제 2 클럭에 기초하여 상기 제어 수단에 의해 제어되는, 인코더 회로.
제 11 항에 있어서,

상기 인코더 회로는 상기 입력된 데이터를 압축시키기 위한 제 2신호 처리 수단을 더 포함하고,

상기 제 2 신호 처리 수단은 상기 안정된 클럭에 기초하여 제어되는, 인코더 회로.