KR100414839B1 - 적층형 반도체 장치 - Google Patents

적층형 반도체 장치 Download PDF

Info

Publication number
KR100414839B1
KR100414839B1 KR10-2000-0062840A KR20000062840A KR100414839B1 KR 100414839 B1 KR100414839 B1 KR 100414839B1 KR 20000062840 A KR20000062840 A KR 20000062840A KR 100414839 B1 KR100414839 B1 KR 100414839B1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor chip
semiconductor
electrodes
stacked
Prior art date
Application number
KR10-2000-0062840A
Other languages
English (en)
Other versions
KR20010060208A (ko
Inventor
스미까와마사또
다나까가즈미
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20010060208A publication Critical patent/KR20010060208A/ko
Application granted granted Critical
Publication of KR100414839B1 publication Critical patent/KR100414839B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

복수의 적층형 반도체 칩을 포함하는 적층형 반도체 장치에 관한 것으로서, 각각의 반도체 칩은 반도체 칩의 표면으로부터 이면으로 관통하는 관통 전극과, 표면에 형성된 제1 전극과, 이면에 형성된 제2 전극과, 그리고 관통 전극을 통해 제1 전극과 제2 전극을 선택적으로 접속시키기 위해 표면과 이면에 형성된 배선을 포함하며, 인접한 두 개의 적층형 반도체 칩에 대해 하부 반도체 칩의 제1 전극은 상부 반도체 칩의 제2 전극과 인접한다.

Description

적층형 반도체 장치{STACKED SEMICONDUCTOR DEVICE}
본 발명은 적층형 반도체 장치(예로서, 3차원 LSI), 특히 적층될 적층가능한 반도체 칩을 상호 전기 접속시키기 위한 구조물에 관한 것이다.
본 발명은 35 USC 119에 우선권이 있으며, 1999년 10월 26일자 출원된 일본국 특원평11-304040호와 관련되어 있으며, 본 발명에서는 그 내용을 전체 참조하고 있다.
현재 복수의 반도체 칩(LSI 칩)을 결합시키고 또 이들을 와이어 본딩방법을 이용하여 회로기판에 접속시키는 복합 반도체 장치 또는 모듈은 보다 많은 기능을 위한 요구를 충족시키기 위해 통상 사용되고 있다.
그러나 그와 같은 디바이스는 칩을 접속시키는 배선의 길이에 따라서 복수의 반도체 칩에 전송된 신호를 지연시킬 수 있으므로 반도체 칩의 작동속도의 향상에 충분히 보조를 맞추지 못하고 있는 실정이다.
이러한 문제에 대해서 복합 반도체 장치의 배선을 가급적 짧게 하는 것이 효과적인 방법이다. 이에 따라서 와이어 본딩방법 대신에 플립-칩(flip-chip) 본딩방법을 채택하여 반도체 칩의 전극을 회로기판에 직접 접속시키는 것이 일반적이다.
그러나 반도체 칩 사이의 신호는 회로기판을 통하여 전송되기 때문에, 플립-칩 본딩 디바이스에서도 신호전송은 지연될 가능성이 있다.
이 문제의 해결방안으로서, 반도체 칩을 서로에 대해 적층하여 형성한 반도체 장치가 통상 3차원 LSI(예로서, 일본국 특원평5-63137호 참조)로서 통상 알려져 있다.
그와 같은 적층형 반도체 장치에 있어서, 반도체 칩은 다음과 같은 방식으로 상호 접속된다. 먼저, 관통 홀을 반도체 칩에 부분적으로 형성하고, 관통 홀에 도전성 재료를 충전하여 관통 전극을 형성하여 반도체 칩의 전후면에 노출시킨다. 관통 전극은 양측의 노출면 상에서 범프 전극(돌기 전극) 또는 패드 전극을 형성한다. 다음에, 하나의 반도체 칩의 범프(패드) 전극을 다른 반도체 칩의 전극에 인접시켜 두 개의 칩을 상호 접속시킨다.
그러나 종래의 적층형 반도체 칩은 다음과 같은 단점을 갖고 있다.
①적층형 반도체 칩은 서로의 상부에 놓이는 관통 전극의 열을 통해 서로 접속되어 단지 하나의 신호만이 하나의 관통 전극의 열을 통해 전송될 수 있다. 이것은 반도체 칩을 접속시키기 위한 배선의 설계의 자유도가 낮아진다.
②적층형 반도체 칩의 전극은 요구된 기능에 따라서 필요한 구역에만 형성되기 때문에, 전극의 배열은 모든 반도체 장치마다 설계해야 한다. 이것은 다품종의 적층형 반도체 장치를 제조할 때 생산효율을 저하시킨다.
본 발명은 상기한 조건을 고려하여 개발한 것으로서, 반도체 칩의 접속을 위한 배선 설계에서 향상된 융통성을 갖는 적층형 반도체 칩을 제공하는 것이다. 적층형 반도체 칩의 각각에 관통 전극과 범프 또는 패드 전극을 이격되도록 형성하고, 또 임의의 배선 패턴을 통해 전극을 서로에 대해 선택적으로 접속시킴으로써 모든 반도체 장치마다 반도체 칩 사이를 접속시키는 전극의 배열을 변경할 필요가 없게 된다. 이에 따라서 다품종의 적층형 반도체 장치의 제조시에 생산효율이 향상된다.
본 발명은 복수의 적층형 반도체 칩을 포함하는 적층형 반도체 장치를 제공하는데, 각각의 반도체 칩은 반도체 칩의 표면으로부터 이면으로 관통하는 관통 전극과, 표면에 형성된 제1 전극과, 이면에 형성된 제2 전극과, 그리고 관통 전극을 통해 제1 전극과 제2 전극을 선택적으로 접속시키기 위해 표면과 이면에 형성된 배선을 포함하며, 인접한 두 개의 적층형 반도체 칩에 대해 하부 반도체 칩의 제1 전극은 상부 반도체 칩의 제2 전극과 인접한다.
본 발명의 상기 및 기타 목적은 하기의 발명의 상세한 설명에서 더욱 쉽게 이해될 것이다. 그러나 본 발명의 바람직한 실시예를 기술한 상세한 설명 및 특정 예는 단지 예시하기 위한 것으로서, 본 발명의 정신과 영역 내에서는 각종 변경 및 수정이 가능함을 당업자는 이해할 것이다.
도 1은 본 발명의 적층형 반도체 장치를 구성하는 제 1 실시예에 따른 반도체 칩의 사시도,
도 2는 도 1의 반도체 칩을 이면에서 본 사시도,
도 3은 도 1의 반도체 칩의 주요부의 확대 단면도,
도 4는 동일 구조의 반도체 칩이 적층된 도 1의 반도체 칩의 단면도,
도 5는 동일 구조의 반도체 칩이 적층된 도 1의 반도체 칩의 단면도,
도 6은 본 발명의 적층형 반도체 장치를 구성하는 제 2 실시예에 따른 반도체 칩의 사시도,
도 7은 도 6의 반도체 칩을 이면에서 본 사시도,
도 8은 본 발명의 반도체 장치를 구성하는 제 3 실시예에 따른 반도체 칩의 사시도,
도 9는 도 8의 반도체 칩을 이면에서 본 사시도.
<도면의 주요부분에 대한 부호의 설명>
1, 21, 31, 41 : 반도체 칩
2, 2a, 2b, 22a, 22b : 관통 전극
3,3a,3b,23a,23b,33,43 : 범프 전극
4,4a,4b,24a,24b,34,44 : 패드 전극
5a,5b,5c,5d,25a,25c,25d : 와어어링 패턴
6 : 절연막
7 : 보호막
본 발명의 적층형 반도체 장치에서 각각의 제1 및 제2 전극은 소정의 배열 패턴으로 배열된 복수의 전극을 포함한다. 소정의 배열 패턴은 특히 매트릭스 패턴이다. 제1 전극은 범프 전극(돌기 전극)이고, 제2 전극은 패드 전극이다.
본 발명에 사용된 반도체 칩은 Si, GaAs, CdTe 등의 반도체 기판으로 구성된 LSI 칩 또는 IC 칩이며, 이 위에 원하는 회로 패턴이 형성된다.
제1 및 제2 전극은 Al, Cu, Au, Cr, In, Sn, Sn/Pb 합금, Sn/Ag 합금 등으로 구성된다.
이하 본 발명의 실시예를 도면을 참조하여 상세히 설명한다. 그러나 본 발명은 그에 제한되지 않는다. 본 명세서에서 "접속"과 "접속부"는 각각 "전기적 접속"과 "전기적 접속부"를 의미한다.
실시예 1
본 발명의 제 1 실시예를 도 1-5를 참조하여 설명한다.
도 1은 본 발명의 적층형 반도체 장치를 구성하는 반도체 칩을 표면에서 본 사시도이고, 도 2는 이면에서 본 사시도이며, 도 3은 주요부의 확대 단면도이다.
도 1-3에 도시된 바와 같이, 적층형 반도체 장치(비도시)를 구성하는 반도체 칩(1)은 반도체 칩(1)을 관통하는 관통 전극(2)과, 반도체 칩(1)의 표면에 제공된 범프 전극(3: 제1 전극)과, 반도체 칩(1)의 이면에 제공된 패드 전극(4: 제 2 전극)과, 그리고 관통 전극(2)을 통해 범프 전극(3)과 패드 전극(4)을 선택적으로 접속시키기 위해 각각 반도체 칩(1)의 표면과 이면에 제공된 배선 패턴(5a, 5b)을 포함한다.
본 발명에서 적층형 반도체 장치를 구성하는 반도체 칩은 상기와 같이 형성한다.
다음에, 반도체 칩을 적층함으로써 하부 반도체 칩에 형성된 범프 전극을 상부 반도체 칩에 형성된 패드 전극에 인접시킨다. 즉 하부 반도체 칩과 상부 반도체 칩을 상호 접속시킨다.
도 3에 도시된 바와 같이, 반도체 칩(1)의 표면에 있는 범프 전극(3)과 그 이면에 있는 패드 전극(4)은 서로에 대응하는 위치에 형성되어 있다.
관통 전극(2)은 범프 전극(3) 및 패드 전극(4)과 이격되어 있다. 관통 전극(2)은 범프 전극(3)과 패드 전극(4)에 직접 접속되지 않고, 배선 패턴(5a, 5b)을 통해 접속된다.
도 3의 좌측은 관통 전극(2)을 통한 패드 전극(4)과 범프 전극(3) 사이의 접속을 보여주는데, 배선 패턴(5a)은 패드 전극(4)과 관통 전극(2) 사이에 형성되어 있고, 배선 패턴(5b)은 범프 전극(3)과 관통 전극(2) 사이에 형성되어 있다.
후술하겠지만, 배선 패턴(5a, 5b)을 형성하는 위치는 적층형 반도체 칩의 배선의 원하는 설계에 따라서 결정된다. 따라서 배선 패턴(5a, 5b)은 도 3에 도시된 바와 같이 배열될 필요는 없다.
도 3에서 도면 부호 (6)은 반도체 칩(1)을 관통 전극(2), 범프 전극(3), 패드 전극(4) 및 배선 패턴(5a,5b)으로부터의 접속을 차단하는 절연막이다. 도면 부호 (7)은 반도체 칩(1)을 위한 보호막이다.
보호막(7)은 범프 전극(3)과 패드 전극(4)을 형성하기 위한 구역을 제외하고는 전극(3,4)이 노출되도록 반도체 칩(1)의 표면과 이면에 제공되어 있다.
범프 전극(3)은 도 1에 도시된 바와 같이 반도체 칩(1)의 표면에서 어떠한 피치를 갖는 매트릭스에 배열되어 있고, 패드 전극(4)은 도 2에 도시된 바와 같이 반도체 칩(1)의 이면에서 매트릭스에 또한 배열되어 있다.
도 4와 5를 참조하여 도 1-3의 반도체 칩이 어떻게 적층되고 접속되는지 설명한다.
도 4에 도시된 바와 같이, 동일한 구조와 배열을 갖는 반도체 칩(1)과 반도체 칩(21)을 적층한다. 이 경우에 반도체 칩(1)의 패드 전극(4a)으로부터 입력되는 신호는 반도체 칩(21)의 관통 전극(22a)에 전송된다.
이 경우에 반도체 칩(1)의 패드 전극(4a)과 범프 전극(3a)은 도전시킬 필요가 없다. 따라서 패드 전극(4a)과 관통 전극(2a)은 배선 패턴(5a)을 통해 접속되고, 관통 전극(2a)과 범프 전극(3a)은 배선 패턴(5b)을 통해 접속된다.
반도체 칩(1)에 적층된 반도체 칩(21)에서, 반도체 칩(1)의 범프 전극(3a)에 인접하는 패드 전극(24a)은 배선 패턴(25a)을 통해 관통 전극(22a)에 접속된다.
반도체 칩(1)의 범프 전극(3a,3b)과 반도체 칩(21)의 패드 전극(24a,24b)은 전극 재료를 가열하여 용융시키고, 고상 확산(solid phase diffusion)을 위해 표면 베리어 막을 외력에 의해 파괴시키거나 또는 프레스 본딩을 위해 칩 사이에 충전된 수지를 경화시키고 수축시킴으로써 서로 점착시킨다.
상기한 바와 같이 적층하고 접속함으로써 반도체 칩(1) 아래에 위치한 다른 반도체 칩(비도시) 또는 회로기판으로부터 패드 전극(4a)으로의 입력 신호는 배선 패턴(5a), 관통 전극(2a), 배선 패턴(5b), 범프 전극(3a), 패드 전극(24a) 및 배선 패턴(25a)을 통해 상부 반도체 칩(21)의 관통 전극(22a)으로 전송된다. 관통 전극(22a)으로 전송된 신호는 회로(비도시)를 통해 반도체 칩(21)의 내부 회로(비도시)로 다시 전송된다.
도 5는 적층되고 접속된 반도체 칩을 도시한 것으로서, 다른 신호가 하부 반도체 칩(1)의 패드 전극(4a,4b)에 각각 입력된다.
패드 전극(4a)으로의 입력 신호는 도 4의 경우와 유사한 방식으로 배선 패턴(5a), 관통 전극(2a), 배선 패턴(5b), 범프 전극(3a), 패드 전극(24a) 및 배선 패턴(25a)을 통해 상부 반도체 칩(21)의 관통 전극(22a)으로 전송된다.
반면에 패드 전극(4b)으로의 입력 신호는 배선 패턴(5c), 관통 전극(2b), 배선 패턴(5d), 범프 전극(3b), 패드 전극(24b), 배선 패턴(25c), 관통 전극(22b) 및 배선 패턴(25b)을 통해 상부 반도체 칩(21)의 범프 전극(23a)으로 전송되고, 다시 그에 적층된 반도체 칩(비도시)으로 전송된다.
즉 본 발명에 있어서, 전극은 반도체 칩의 접속용으로의 사용여부에 관계없이 어떠한 패턴(예로서 매트릭스 패턴)으로 배열되고, 배선 패턴은 반도체 칩의 접속에 필요한 전극 사이에만 형성된다.
이에 따라서 반도체 칩의 접속을 위한 배선의 설계의 자유도를 향상시키게 된다. 또한 모든 반도체 장치마다 반도체 칩을 접속시키는 전극의 배열에서 철저한 변경이 요구되지 않는다. 따라서 다품종의 적층형 반도체 장치의 제조시에 생산효율이 향상되는 것이다.
실시예 2
본 발명의 제2 실시예를 도 6 및 7을 참조하여 설명한다.
도 6은 본 발명의 반도체 장치를 구성하는 반도체 칩(31)을 표면에서 본 사시도이고, 도 7은 이면에서 본 사시도이다.
도 6에 도시된 바와 같이, 범프 전극(33)은 어떠한 피치를 갖는 칩의 주변을 따라 반도체 칩(31)의 표면에 배열되어 있다.
도 7에 도시된 바와 같이, 패드 전극(34)은 표면에 배열된 범프 전극(33)과 정반대의 위치에서 반도체 칩(31)의 이면에 배열되어 있다. 즉 매트릭스에 배열된 전극을 포함하는 도 1 및 2에 도시된 제 1 실시예의 반도체 칩(1)과 대조적으로 도 6 및 7에 도시된 반도체 칩(31)은 그 주변부에만 형성된 전극을 포함한다. 그 외의 다른 구조는 제1 실시예(도 3)의 반도체 칩(1)의 구조와 동일하다.
실시예 3
본 발명의 제3 실시예를 도 8 및 9를 참조하여 설명한다.
도 8은 본 발명의 반도체 장치를 구성하는 반도체 칩(41)을 표면에서 본 사시도이고, 도 9는 이면에서 본 사시도이다.
도 8 및 9에 도시된 반도체 칩(41)은 도 1 및 2에 도시된 제1 실시예의 반도체 칩(1)에서 접속에 불필요한 전극을 매트릭스 전극으로부터 제거한 방식으로 배열되어 있다. 그 외의 다른 구조는 제1 실시예(도 3)의 반도체 칩(1)의 구조와 동일하다.
도 8 및 9에 도시된 반도체 칩(41)은 적층에 의해 제 1 실시예의 반도체 칩(1)에 접속될 수 있도록 배열된 전극을 포함한다.
상기한 바와 같이, 제1 실시예는 매트릭스에 전극을 배열하고 있고, 제2 실시예는 반도체 칩의 주변부에 전극을 형성하고 있으며, 제 3 실시예는 임의의 소요위치에 전극을 형성하고 있다.
전극배열이 상기한 바와 같이 표준화되면, 본 발명의 장점은 더욱 의미 있어진다. 즉 표준 전극배열이 설립되면, 다른 공급업체로부터 구입한 각종 반도체 칩에서 전극의 배열은 서로에 대해 일관성을 가질 것이다.
따라서 의도한 적층형 반도체 장치는 다른 공급업체에 의해 제조된 복수의 반도체 칩에 원하는 배선을 형성하고 또 칩을 적층함으로써만 얻을 수 있는 것이다.
또한 적층될 반도체 칩의 조합은 쉽게 변경할 수 있기 때문에, 다른 기능을 갖는 적층형 반도체 장치를 유용하게 생산할 수 있다.
본 발명에 따라서, 반도체 칩의 접속을 위한 배선의 설계의 자유도를 더욱 향상시키게 되며, 모든 반도체 장치마다 전극배열의 철저한 변경이 요구되지 않는다. 따라서 다품종의 적층형 반도체 장치의 제조시에 생산효율이 향상된다.
본 발명에 따라서, 반도체 칩의 접속을 위한 배선의 설계의 자유도를 더욱 향상시키게 되며, 모든 반도체 장치마다 전극배열의 철저한 변경이 요구되지 않는다. 따라서 다품종의 적층형 반도체 장치의 제조시에 생산효율이 향상된다.

Claims (4)

  1. 적층형 반도체 장치에 있어서,
    복수의 적층형 반도체 칩을 포함하고, 각각의 반도체 칩은 반도체 칩을 관통하여 형성되는 관통 전극, 상기 반도체 칩의 표면에 형성되는 제1 전극, 상기 반도체 칩의 이면에 형성되는 제2 전극을 포함하고,
    상기 반도체 칩의 표면과 이면에 형성되고, 상기 관통 전극을 통해 상기 제1 전극과 상기 제2 전극을 접속하는 배선 패턴을 선택적으로 포함하고,
    상기 복수의 반도체 칩 중 적어도 하나의 반도체 칩은 배선 패턴의 유무가 다른 반도체 칩과 다르게 구성되어 있는
    것을 특징으로 하는 적층형 반도체 장치.
  2. 제1항에 있어서, 상기 제1 및 제2 전극의 각각은 소정의 배열 패턴으로 배열된 복수의 전극을 포함하는 것을 특징으로 하는 적층형 반도체 장치.
  3. 제2항에 있어서, 상기 소정의 배열 패턴은 매트릭스 패턴인 것을 특징으로 하는 적층형 반도체 장치.
  4. 제1항에 있어서, 상기 제1 전극은 범프 전극이고, 상기 제2 전극은 패드 전극인 것을 특징으로 하는 적층형 반도체 장치.
KR10-2000-0062840A 1999-10-26 2000-10-25 적층형 반도체 장치 KR100414839B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP30404099A JP2001127243A (ja) 1999-10-26 1999-10-26 積層半導体装置
JP1999-304040 1999-10-26

Publications (2)

Publication Number Publication Date
KR20010060208A KR20010060208A (ko) 2001-07-06
KR100414839B1 true KR100414839B1 (ko) 2004-01-13

Family

ID=17928338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0062840A KR100414839B1 (ko) 1999-10-26 2000-10-25 적층형 반도체 장치

Country Status (5)

Country Link
US (1) US6362529B1 (ko)
JP (1) JP2001127243A (ko)
KR (1) KR100414839B1 (ko)
DE (1) DE10049551A1 (ko)
TW (1) TW473982B (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4251421B2 (ja) * 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
JP2002016065A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 半導体装置
DE10130864A1 (de) * 2001-06-21 2003-01-02 Giesecke & Devrient Gmbh Vertikal kontaktierte, übereinander gestapelte Chips
KR100394808B1 (ko) * 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
US6943056B2 (en) 2002-04-16 2005-09-13 Renesas Technology Corp. Semiconductor device manufacturing method and electronic equipment using same
TWI232560B (en) 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
JP3908148B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
TWI227550B (en) 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
JP4401181B2 (ja) 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
JP4340517B2 (ja) 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US20050104171A1 (en) * 2003-11-13 2005-05-19 Benson Peter A. Microelectronic devices having conductive complementary structures and methods of manufacturing microelectronic devices having conductive complementary structures
JP4074862B2 (ja) 2004-03-24 2008-04-16 ローム株式会社 半導体装置の製造方法、半導体装置、および半導体チップ
US7658723B2 (en) * 2004-05-27 2010-02-09 Abbott Laboratories Catheter having plurality of stiffening members
JP4311376B2 (ja) 2005-06-08 2009-08-12 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
TWI324800B (en) 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
JP3942190B1 (ja) 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
KR100884238B1 (ko) * 2006-05-22 2009-02-17 삼성전자주식회사 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법
KR100784498B1 (ko) * 2006-05-30 2007-12-11 삼성전자주식회사 적층 칩과, 그의 제조 방법 및 그를 갖는 반도체 패키지
TWI414580B (zh) 2006-10-31 2013-11-11 Sumitomo Bakelite Co 黏著帶及使用該黏著帶而成之半導體裝置
US8569876B2 (en) * 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) * 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
JP5584474B2 (ja) 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
US8367471B2 (en) 2007-06-15 2013-02-05 Micron Technology, Inc. Semiconductor assemblies, stacked semiconductor devices, and methods of manufacturing semiconductor assemblies and stacked semiconductor devices
KR100871382B1 (ko) 2007-06-26 2008-12-02 주식회사 하이닉스반도체 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
JP2010535427A (ja) 2007-07-31 2010-11-18 テッセラ，インコーポレイテッド 貫通シリコンビアを使用する半導体実装プロセス
KR100919860B1 (ko) * 2007-11-26 2009-09-30 파워테크 테크놀로지 인코포레이티드 Ｔｓｖ를 가지는 반도체 칩 디바이스 및 그 제조방법
KR100914985B1 (ko) * 2008-01-28 2009-09-02 주식회사 하이닉스반도체 반도체 패키지
KR100927749B1 (ko) * 2008-02-13 2009-11-20 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR100950759B1 (ko) * 2008-03-07 2010-04-05 주식회사 하이닉스반도체 스택 패키지
KR100959606B1 (ko) 2008-03-12 2010-05-27 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
JP2009246104A (ja) 2008-03-31 2009-10-22 Kyushu Institute Of Technology 配線用電子部品及びその製造方法
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8847380B2 (en) * 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
FR2969374B1 (fr) 2010-12-16 2013-07-19 St Microelectronics Crolles 2 Procédé d'assemblage de deux circuits intégrés et structure correspondante
CN115424980B (zh) * 2022-11-04 2023-02-07 成都复锦功率半导体技术发展有限公司 一种芯片双面互连的堆叠封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223833A (ja) * 1996-12-02 1998-08-21 Toshiba Corp マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法
EP0915516A2 (en) * 1997-10-30 1999-05-12 Nec Corporation Substrate for stacked module and stacked module

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563137A (ja) 1991-08-30 1993-03-12 Fujitsu Ltd 半導体装置
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
DE19918671B4 (de) 1999-04-23 2006-03-02 Giesecke & Devrient Gmbh Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223833A (ja) * 1996-12-02 1998-08-21 Toshiba Corp マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法
EP0915516A2 (en) * 1997-10-30 1999-05-12 Nec Corporation Substrate for stacked module and stacked module

Also Published As

Publication number Publication date
JP2001127243A (ja) 2001-05-11
US6362529B1 (en) 2002-03-26
DE10049551A1 (de) 2001-05-03
TW473982B (en) 2002-01-21
KR20010060208A (ko) 2001-07-06

Similar Documents

Publication Publication Date Title
KR100414839B1 (ko) 적층형 반도체 장치
JP4917225B2 (ja) 半導体装置
EP0863548B1 (en) Mounting assembly of integrated circuit device and method for production thereof
KR930010086B1 (ko) 반도체 집적회로장치
KR100606178B1 (ko) 재배선층에 의해 상호 접속된 복수의 반도체 소자를가지는 반도체 장치
US6984889B2 (en) Semiconductor device
KR101501739B1 (ko) 반도체 패키지 제조 방법
KR100311356B1 (ko) 집적회로패키지
KR100626618B1 (ko) 반도체 칩 적층 패키지 및 제조 방법
US8381394B2 (en) Circuit board with embedded component and method of manufacturing same
JP4225036B2 (ja) 半導体パッケージ及び積層型半導体パッケージ
US6628527B2 (en) Mounting structure for electronic parts and manufacturing method thereof
US6552416B1 (en) Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
US5061990A (en) Semiconductor device and the manufacture thereof
US20020074637A1 (en) Stacked flip chip assemblies
US20060055018A1 (en) Semiconductor device
KR20080004356A (ko) 반도체 장치 및 그 제조 방법
EP1280203A2 (en) 3D-Semiconductor Package
JPH09186289A (ja) 多層積層化集積回路チップ組立体
US20050116322A1 (en) Circuit module
KR100635408B1 (ko) 집적 회로 패키지
KR20190119474A (ko) 칩 스택 패키지
US20070130554A1 (en) Integrated Circuit With Dual Electrical Attachment Pad Configuration
JP4047819B2 (ja) Ｂｇａハンダ・ボールによる相互接続部およびその作製方法
US20120080801A1 (en) Semiconductor device and electronic component module using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141210

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151208

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171213

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 16