KR100406807B1 - 집적 메모리 및 집적 메모리의 메모리 셀의 기능 테스트방법 - Google Patents

집적 메모리 및 집적 메모리의 메모리 셀의 기능 테스트방법 Download PDF

Info

Publication number
KR100406807B1
KR100406807B1 KR10-2001-0017975A KR20010017975A KR100406807B1 KR 100406807 B1 KR100406807 B1 KR 100406807B1 KR 20010017975 A KR20010017975 A KR 20010017975A KR 100406807 B1 KR100406807 B1 KR 100406807B1
Authority
KR
South Korea
Prior art keywords
address
row
column
memory cell
memory
Prior art date
Application number
KR10-2001-0017975A
Other languages
English (en)
Other versions
KR20010095322A (ko
Inventor
빌프리트 댄
볼프강 헬퍼
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20010095322A publication Critical patent/KR20010095322A/ko
Application granted granted Critical
Publication of KR100406807B1 publication Critical patent/KR100406807B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

열 라인(C) 및 행 라인(R) 그룹을 형성하는 어드레싱 가능한 메모리 셀(MC)을 포함하는 집적 메모리가 기술된다. 상기 메모리 셀의 어드레스(CADR, RADR)는 각각 제 1 어드레스부(CADR1, RADR1)를 포함하고, 열 라인(C) 및 행 라인(R)의 각 그룹은 상기 어드레스부를 통해 어드레싱 가능하다. 상기 메모리 셀(MC)은 기능 테스트 방법으로 2개 그룹(C,R)의 교차 영역(K)에서 순서대로 에러가 없는지 테스트된다. 이어서 또 다른 그룹(C,R)의 메모리 셀(MC)이 테스트된다. 에러가 있는 메모리 셀의 서로 비교되는 제 1 어드레스부(CADR1, RADR1)가 일치하는 경우, 적어도 하나의 에러가 있는 메모리 셀의 어드레스는 평가를 하기 위해 계속 처리되고, 에러가 있는 메모리 셀의 어드레스는 계속 처리되지 않는다. 이로 인해 에러가 있는 메모리 셀의 어드레스의 광범위한 콤팩팅이 가능해진다.

Description

집적 메모리 및 집적 메모리의 메모리 셀의 기능 테스트 방법 {INTEGRATED MEMORY AND METHOD FOR TESTING FUNCTION OF MEMORY CELLS OF A INTEGRATED MEMORY}
본 발명은 기능을 수행하면서도 에러가 있는 메모리 셀을 체크하기 위해 메모리 셀 테스트를 받을 수 있고, 매트릭스형 메모리 셀 필드에서 열 라인 및 행 라인을 따라 배치되면서, 열 라인 및 행 라인 그룹을 형성하는 어드레싱 가능한 메모리 셀을 포함하는 집적 메모리, 및 상기 메모리의 메모리 셀의 기능 테스트 방법에 관한 것이다.
집적 메모리의 메모리 셀을 기능면에서 테스트하기 위해, 상기 메모리는 일반적으로 메모리 셀 테스트를 받는다. 메모리 셀을 테스트하기 위한 이러한 테스트 동작 동안에는, 예컨대 테스트 데이터가 각 개별 메모리 셀에 기록되고 다시 판독된다. 기록되고 다시 판독되는 데이터 사이를 비교함으로써 테스트된 메모리 셀의 기능의 에러 여부가 조사된다.
통상적으로 집적 메모리는 매트릭스형 메모리 셀 필드에서 행 라인 및 열 라인을 따라 배치된 메모리 셀을 포함한다. 이 경우 상기 메모리 셀은 예컨대 열 라인 및 행 라인 그룹을 형성한다. 반도체 메모리를 교정하기 위한 통상적인 리던던시 개념은, 메모리 셀 또는 메모리 셀 그룹을 포함하는 메모리 워드에 에러가 있을 경우에 메모리 셀 필드의 열 라인 또는 행 라인 그룹이 계속해서 교체된다는 사실을 지시한다. 선택될 행 - 또는 열의 교정 관점에서, 행 라인 그룹과 열 라인 그룹의 교차 영역에 존재하는 메모리 셀 또는 메모리 워드는 등가이다. 즉 상기 메모리 셀의 교정은 리던던트 열 라인 그룹에 의해, 또는 리던던트 행 라인 그룹에 의해 이루어질 수 있다.
교차 영역에서 하나 또는 다수의 임의의 메모리 셀 또는 메모리 워드에 에러가 발생할 경우 교정이 이루어진다. 교정 정보를 얻기 위해, 예컨대 에러가 있는 메모리 셀의 어드레스 또는 에러가 있는 메모리 워드의 어드레스(에러 어드레스)가 저장되고, 평가를 하기 위해 추가적으로 처리된다.
소정 어드레스 시퀀스에 따라 데이터가 교대로 메모리 모듈의 메모리 셀에 기록되거나 또는 판독되고, 이 경우 예상 데이터와 비교됨으로써, 외부 테스트 장치 또는 셀프 테스트 장치가 상기 메모리 모듈을 테스트한다. 이 경우 어드레스 발생기는 기록 동작 또는 판독 동작용 각 어드레스를 발생시키는 과제를 갖는다. 비교 동작 때마다 생성되는 에러 정보는 간단한 방법으로 축적될 수 있다. 예컨대 에러가 발생되는 즉시, 모듈을 에러가 있는 것으로 특징짓는 소위 에러 플래그가 세팅된다. 그러나 상기 모듈이 교정되어야 한다면, 어떤 메모리 셀에 에러가 있는지에 대한 정보는 모듈 상부 또는 모듈 외부에 있는 리던던시 분석 유닛으로 전달된다. 이러한 에러 데이터로부터 교정 정보가 유도된다. 상기 유도를 위해 필요한 전송 시간 또는 채널 커패시턴스 또는 전송될 신호의 신호 폭을 작게 유지하기 위해서는, 예컨대 에러 어드레스 형태의 에러 데이터가 사전에 메모리 모듈의 리던던시 개념을 고려하여 컴팩팅되는 것이 바람직하다.
본 발명의 목적은, 에러가 있는 메모리 셀의 어드레스를 광범위하게 컴팩팅(compacting)할 수 있는, 서두에 언급된 집적 메모리의 메모리 셀의 기능을 테스트하기 위한 방법을 제공하는 데 있다.
또한 본 발명의 목적은, 메모리 셀의 기능 테스트 방법을 실행하는 경우에 에러가 있는 메모리 셀의 어드레스를 광범위하게 컴팩팅할 수 있는, 서두에 언급된 방식의 집적 메모리를 제공하는 데 있다.
도 1은 집적 메모리의 매트릭스형 메모리 셀 필드의 개략도이고,
도 2는 열 라인 및 행 라인 그룹을 가지는 메모리 셀 필드의 다른 도면이고,
도 3a-d는 본 발명에 따른 방법의 실시예의 어드레스 시퀀스의 개략도이고,
도 4 내지 도 7은 본 발명에 따른 메모리의 실시예이다.
*도면의 주요 부호 설명*
1 : 메모리 셀 필드 2 : 어드레싱 유닛
3 : 셀프 테스트 유닛 11,12,13,14 : 카운터
A1 ; A4 : 출력부 L1 ; L4 : 제어 입력부
MC :메모리 셀 BL : 비트 라인
WL : 워드 라인 C: 열 라인
R: 행 라인 CADR : 열 어드레스
RADR : 행 어드레스 CADR1, RADR1 : 제 1 어드레스부
CADR2, RADR2 : 제 2 어드레스부 K : 교차 영역
상기 방법과 관련된 목적은, 메모리 셀이 각각 열 어드레스 및 행 어드레스를 통해 어드레싱 가능하며, 메모리 셀의 열 어드레스 및 행 어드레스가 각각 제 1 어드레스부를 포함하고, 상기 어드레스부를 통해 열 라인 및 행 라인의 각 그룹을 어드레싱 가능하며,- 열 라인 그룹 중 하나의 그룹과 행 라인 그룹 중 하나의 그룹의 교차 영역에서 메모리 셀들의 에러 여부가 순서대로 테스트되고, 이어서 열 라인 또는 행 라인의 또 다른 그룹의 메모리 셀들이 테스트되며,
- 에러가 있는 것으로 나타나는 메모리 셀의 각 제 1 어드레스부가 상호 비교되고,
- 에러가 있는 메모리 셀의 각 제 1 어드레스부가 일치할 경우, 에러가 있는 적어도 하나의 메모리 셀의 어드레스는 기능 테스트의 결과로서 평가를 하기 위해 추가적으로 처리되고, 에러가 있는 그밖의 메모리 셀의 어드레스는 추가적으로 처리되지 않는 특징들을 포함하는, 서두에 언급된 방식의 집적 메모리의 메모리 셀의 기능을 테스트하기 위한 방법에 의해 달성된다.
상기 집적 메모리와 관련된 목적은, 메모리 셀이 각각 열 어드레스 및 행 어드레스를 통해 어드레싱 가능하고 ; 상기 열 어드레스 및 행 어드레스가 각각 열 라인 및 행 라인의 각 그룹을 어드레싱 할 수 있는 제 1 어드레스부 및 각 그룹의 내부에 있는 메모리 셀을 어드레싱 할 수 있는 제 2 어드레스부를 포함하고 ; 테스트될 메모리 셀을 어드레싱하기 위한 어드레싱 유닛을 포함하고 ; 제 1 어드레스부를 발생시키기 위한 카운터 및 제 2 어드레스부를 발생시키기 위한 추가 카운터를 포함하고, 상기 카운터들은 각각 어드레싱 유닛의 출력부와 접속된 제어 입력부를 포함하고; 테스트될 메모리 셀의 각 어드레스부가 각 카운터의 출력 측에서 추출될 수 있도록 구성된, 서두에 언급된 방식의 집적 메모리에 의해 달성된다.
교차 영역이 동일한 메모리 셀 또는 메모리 워드(메모리 셀 그룹)는, 상기 메모리 셀 또는 메모리 워드가 각 그룹 내부에서의 위치를 결정하는 낮은 값의 행 및 열 어드레스 비트(제 2 어드레스부)를 제외하고 동일한 행 및 열 어드레스(제 1 어드레스부)를 포함하는 것을 특징으로 한다. 예컨대 제 2 및 그밖의 에러 어드레스가 먼저 발생된 에러 어드레스와 동일한 열 라인 그룹 및 행 라인 그룹의 교차 영역에 속하는 경우에는, 연속된 에러 어드레스 또는 상기 어드레스의 제 1 어드레스부가 서로 비교되고, 상기 제 2 및 그밖의 에러 어드레스가 더 이상 리던던시 분석 유닛에 전달되지 않음으로써, 에러가 있는 메모리 셀 또는 메모리 워드의 어드레스(에러 어드레스)가 컴팩팅될 수 있다.
이 경우 하나의 에러 어드레스는 기능 테스트의 결과로서 평가를 하기 위해 추가적으로 처리된다. 상기 결과는 예컨대 소위 Pass-Fail-정보로서 평가될 수 있다. 또한 메모리 셀 중 어느 메모리 셀이 에러가 있는지 확인할 수 있다. 이것은 이후의 메모리 교정을 위한 정보로서 이용될 수 있다.
이러한 경우, 기능 테스트 후에 적용된 리던던시 개념은 하나의 메모리 셀 또는 하나의 메모리 워드에 에러가 있을 경우에는 하나의 열 라인 그룹 또는 하나의 행 라인 그룹이 계속해서 교체된다는 사실을 지시한다. 관련 교차 영역에서 하나 또는 다수의 임의의 메모리 셀에 에러가 발생할 경우에 교정이 이루어진다. 즉, 에러가 있는 하나의 메모리 셀이 존재하는 것으로도 교정을 개시하기에 충분하기 때문에, 테스트될 교차 영역에 있는 에러가 있는 그밖의 메모리 셀에 대한 정보는 이후의 교정을 위해서 필요치 않다.
본 발명에 따른 방법의 개선예에서는, 열 라인 그룹 중 하나와 행 라인 그룹 중 하나의 교차 영역 내부에서 메모리 셀이 열 라인 또는 행 라인을 따라 연속으로 테스트된다.
상기 방법의 추가 실시예에서는, 교차 영역 내부에 있는 메모리 셀을 테스트하기 위해, 우선 열 어드레스의 제 2 어드레스부가 증분되고, 관련 행 라인을 완전하게 테스트한 이후에는 행 어드레스의 제 2 어드레스부가 증분된다. 다음에 테스트될 그룹을 체크하기 위해, 열 어드레스의 제 1 어드레스부가 증분된다. 즉, 교차 영역의 내부에서 국부적으로 행 라인을 따라 테스트가 이루어지며, 교차 영역 내부에 있는 행 라인이 연속으로 처리된다. 그 후에 열 라인의 다음 그룹이 속행된다.
교차 영역 내부에 있는 메모리 셀을 테스트하기 위한 방법의 다른 실시예에서는, 어드레싱 시퀀스의 변경에 의해 우선 열 어드레스의 제 2 어드레스부가 증분되고, 관련 행 라인이 완전하게 테스트된 이후에는 행 어드레스의 제 2 어드레스부가 증분되며, 다음에 테스트될 그룹을 검출하기 위해 행 어드레스의 제 1 어드레스부가 증분된다. 즉, 교차 영역 내부에서는 전술한 방법의 실시예에서와 동일한 시퀀스로 국부적으로 어드레싱 되지만, 다음에 테스트될 그룹으로서는 행 라인의 다음 그룹이 어드레싱 된다.
상기 방법의 다른 실시예에서는, 교차 영역 내부에 있는 메모리 셀을 테스트하기 위해, 우선 행 어드레스의 제 2 어드레스부가 증분되고, 관련 열 라인이 완전하게 테스트된 이후에는 열 어드레스의 제 2 어드레스부가 증분된다. 다음에 테스트될 그룹을 검출하기 위해 열 어드레스의 제 1 어드레스부가 증분된다.
상기 방법의 다른 실시예에서는, 교차 영역 내부에 있는 메모리 셀을 테스트하기 위해, 우선 행 어드레스의 제 2 어드레스부가 증분되고, 관련 열 라인이 완전하게 테스트된 이후에는 열 어드레스의 제 2 어드레스부가 증분되며, 다음에 테스트될 그룹을 검출하기 위해 행 어드레스의 제 1 어드레스부가 증분된다.
본 발명에 따른 메모리의 어드레싱 유닛은 메모리 셀의 어드레스의 발생이 기술된 순서대로 이루어질 수 있도록 구현된다. 각각 제 1 어드레스부 및 제 2 어드레스부로 분할된 메모리 셀의 어드레스는 별도의 협력 카운터에 의해 발생된다. 이 경우 각 카운터는 어드레싱 유닛에 의해 적합한 방법으로 제어된다. 메모리 셀의 각 어드레스부는 각 카운터의 출력 측에서 추출될 수 있다.
바람직한 실시예에서 메모리는 행 어드레스의 제 1 어드레스부를 발생시키기 위한 제 1 카운터, 행 어드레스의 제 2 어드레스부를 발생시키기 위한 제 2 카운터, 열 어드레스의 제 1 어드레스부를 발생시키기 위한 제 3 카운터 및 열 어드레스의 제 2 어드레스부를 발생시키기 위한 제 4 카운터를 포함한다. 이와같은 배열상태에 의해 열 어드레스 및 행 어드레스의 각 어드레스부가 어드레싱 유닛에 의해 제어되고, 서로 독립적으로 발생된다.
상기 집적 메모리의 다른 실시예에서는, 상기 메모리가 행 어드레스 및 열 어드레스의 제 1 어드레스부를 발생시키기 위한 제 1 카운터, 및 행 어드레스 및 열 어드레스의 제 2 어드레스부를 발생시키기 위한 제 2 카운터를 포함한다.
오토메이션(automation)이 모든 가능한 상태 및 모든 부분어드레스를 통해 작동될 수 있도록 보장되면, 한정된 오토메이션이 카운터로서 사용될 수 있다. 여기에는 특히 선형 카운터, 그레이-코드 카운터 또는 피드백 시프트 레지스터 및 독특한 형태의 셀룰러 오토메이션이 속한다.
상기 방법의 상이한 실시예를 실행하기 위해, 바람직하게 상기 어드레싱 유닛은 각각 다수의 세팅 가능한 동작 모드로 작동될 수 있다. 상기 동작 모드는 테스트될 메모리 셀의 어드레싱 시퀀스가 상이하다.
바람직한 추가 실시예 및 개선예는 종속항의 대상이다.
본 발명은 실시예를 도시하는 도면을 참고로 하여 하기에서 더 자세히 설명된다.
도 1은 교차 지점에 메모리 셀 (MC)이 배치된 행 또는 워드 라인(WL)과 열 또는 비트 라인(BL)을 포함하는, 예컨대 DRAM의 매트릭스형으로 구성된 메모리 셀 필드(1)를 도시한다. 도면에 도시된 메모리의 메모리 셀(MC)은 선택 트랜지스터 및 메모리 커패시터를 각각 하나씩 포함한다. 이 경우 상기 선택 트랜지스터의 제어 입력부가 워드 라인(WL) 중 하나와 접속되는 반면에, 상기 선택 트랜지스터의 메인 전류 경로는 각 메모리 셀(MC)의 메모리 커패시터와 비트 라인(BL) 중 하나 사이에 배치된다. 이 경우 행 라인(WL) 및 열 라인(BL)은 행 라인 그룹(R) 또는 열 라인 그룹(C)을 형성한다. 행 라인 그룹(R)(행 그룹)과 열 라인 그룹(C)(열 그룹)은 교차 영역(K)에서 교차된다.
메모리 셀(MC)은 각각 열 어드레스(CADR) 및 행 어드레스(RADR)를 통해 어드레싱 가능하다. 메모리 셀(MC)의 열 어드레스(CADR) 및 행 어드레스(RADR)는 각각 제 1 어드레스부(CADR1, RADR1)를 포함하고, 상기 어드레스부를 통해 각 열 그룹(C) 또는 행 그룹(R)이 어드레싱 가능해진다. 또한 상기 어드레스는 제 2 어드레스부(CADR2, RADR2)를 포함하고, 상기 어드레스부를 통해 각 열 그룹(C) 또는 행 그룹(R) 내부의 메모리 셀(MC)이 어드레싱 가능해진다.
교차 영역(K)에서 메모리 셀(MC)의 기능 테스트가 진행되는 동안, 메모리 셀(MC)은 에러가 없는지 연속으로 테스트된다. 이 경우 열 방향에서 뿐만 아니라 행 방향에서도 상이한 위치를 특징으로 하는 에러가 교차 영역(K)에서 발생할 수 있다. 이러한 에러는 에러 지점(F)으로서 도 2에 도시된다. 교차 영역(K)에 있는 메모리 셀(MC)은, 상기 메모리셀의 어드레스가 제 1 어드레스부(RADR1 또는 CADR1)에서 일치하는 것을 특징으로 한다. 메모리 셀(MC)의 어드레스를 제 1 어드레스부 및 제 2 어드레스부로 분할함으로써, 메모리 셀(MC)의 어드레스가 각각 소위 글로벌 부분어드레스(subaddress) 및 소위 로컬 부분어드레스로 분할된다. 글로벌 행-/열 어드레스(RADR1 또는 CADR1)는 메모리 셀 필드(1)내에 있는 대체될 수 있는 행-/열 그룹(R 또는 C)의 어드레스이다. 로컬 행-/열 어드레스(RADR2 또는 CADR2)는 각 행-/열 그룹(R 또는 C) 내부의 어드레싱된 메모리 셀 또는 어드레스 메모리 워드의 위치를 결정한다. 이와같은 위치 결정은 행 -또는 열 방향으로 볼 때 다음 그룹이 글로벌 행 -또는 열 어드레스의 변경에 의해 속행되기 이전에, 우선 행- 및 열 그룹의 교차 영역(K)에 있는 모든 셀이 테스트될 수 있도록 한다.
이 경우에는 먼저 행 그룹(R) 및 열 그룹(C)의 교차 영역(K)에 있는 모든 메모리 셀(MC) 또는 메모리 워드가 테스트된다. 이 경우 교차 영역(K)내의 에러 메모리 셀(MC)의 어드레스의 컴팩팅은 연속하는 에러 어드레스의 글로벌 행 어드레스(RADR1)와 열 어드레스(CADR1)를 비교함으로써 이루어질 수 있다. 다수의 연속하는 에러 어드레스가 동일한 글로벌 행 어드레스(RADR1) 및 열 어드레스(CADR1)를 가지면, 예컨대 제 1 에러 어드레스만이 예컨대 집적 메모리의 외부에 위치하는 리던던시 분석 유닛으로 전달된다. 에러가 있는 그밖의 메모리 셀의 어드레스는 평가를 하기 위해 추가로 처리되지 않는다. 동일한 글로벌 행 어드레스(RADR1) 및 열 어드레스(CADR1)를 가진 모든 메모리 셀(MC)이 직접 연속적으로 테스트되기 때문에, 컴팩팅은 행 그룹(R)과 열 그룹(C)의 교차 영역(K)에 있는 모든 에러 어드레스를 통해 이루어진다. 상이한 열 또는 행 어드레스를 가진 에러가 컴팩팅되기 때문에, 동일한 열 또는 행 어드레스를 가진 에러 어드레스만이 컴팩팅되는 1 차원 컴팩팅과는 달리 상기 컴팩팅은 2 차원적으로 이루어진다.
예컨대 도 3a에서는 기능 테스트 동안의 어드레싱 시퀀스가 설명된다. 그룹(R1 및 C1)의 교차 영역에 있는 메모리 셀이 테스트된다. 우선 로컬 열 어드레스(CADR2)가 증분되고, 관련 행이 완전하게 테스트된 이후에, 교차 영역 내의 모든 메모리 셀이 테스트될 때까지 로컬 행 어드레스(RADR2)가 증분된다. 다음에 테스트될 그룹으로서 그룹(R1 및 C1)의 교차 영역이 테스트된다. 즉, 글로벌 열 어드레스(CADR1)가 증분된다.
이 경우 어드레싱 시퀀스의 방향 우선 순위는 로컬 및 글로벌하게 독립적으로 정해질 수 있다. 상이한 어드레싱 시퀀스는 도 3a 내지 도 3d에 개략적으로 도시된다. 부분어드레스가 발생할 경우에는 우선 순위의 선정이 상이하게 이루어진다. 부분어드레스가 발생할 경우 상이한 우선 순위 선정은 도 3a 내지 도 3d에 상응하게 하기의 표에 목록으로 작성되어 있다.
집적 메모리의 교정을 위해 사용될 수 있는 리던던시 개념은, 메모리 셀(MC)에 에러가 있을 경우 메모리 셀 필드(1)의 열 라인 그룹(c) 또는 행 라인 그룹(R)이 계속적으로 교체된다는 것을 지시한다. 교차 영역(K)에 있는 하나 또는 다수의 임의의 메모리 셀(MC)에 에러가 발생할 경우 교정이 이루어진다. 그럼으로써, 에러가 있는 그밖의 메모리 셀의 어드레스가 동일한 교차 영역(K)에 속할 경우에는 에러가 있는 하나의 메모리 셀이 검출된 이후에 상기 에러가 있는 그밖의 메모리 셀의 어드레스가 리던던시 분석 유닛에 전달되는 것은 이후의 교정과는 더 이상 관계가 없게된다.
많은 양의 데이터 전송을 요구할 수 있는 기능 테스트가 이루어지는 경우, 데이터 전송율이 메모리의 이용되는 단자의 개수에 의해 제한되지 않도록 하기 위해, 통상적으로 기능 테스트를 수행하는 셀프 테스트 유닛을 상기 메모리가 존재하는 동일한 집적 회로 상에 제공된다. 상기 방식의 구현은 "Built-In Self Test"(BIST)라고도 한다.
도 4 내지 7 에서는 본 발명에 따른 메모리의 실시예가 도시된다. 상기 실시예는 각각 테스트될 메모리 셀(MC)을 어드레싱 하기 위한 어드레싱 유닛(2)을 포함한다. 어드레싱 유닛(2)의 출력부(A1 내지 A4)와 접속된 각 제어 입력부(L1 내지 L4)를 포함한 카운터(11 내지 18)가 각 어드레싱 유닛(2)에 접속된다. 또한 각 카운터(11 내지 18)는 어드레싱 유닛(2)으로 리턴되는 상태 신호(ST)를 포함한다. 테스트될 메모리 셀(MC)의 어드레스의 각 어드레스부(RADR 및 CADR)가 각 카운터(11 내지 18)의 출력 측에서 추출될 수 있다.
또한 어드레싱 유닛(2)은 어드레싱 과정을 제어하기 위한 제어 단자(S0 내지 S4)를 포함하는 셀프 테스트 유닛(3)과 접속된다. 예컨대 도 3a 내지 3d 에 따른 어드레싱 시퀀스를 세팅하기 위한 신호가 제어 단자(S0)에 인가된다. 즉 어드레싱 유닛(2)은 각각 테스트될 메모리 셀(MC)의 어드레싱 시퀀스에서 구분되는 다수의 세팅 가능한 동작 모드로 작동할 수 있다. 제어 단자(S1)에 "홀드(Hold)"-신호가 인가되고, 상기 신호는 특정 값을 유지할 것을 각 카운터에 지시한다. 제어 단자(S2)를 통해, 각 카운터가 상승 시퀀스로 카운팅하는 지 또는 하강 시퀀스에서 카운팅하는지의 여부가 세팅될 수 있다. 제어 단자(S3 및 S4)는 셋(set) 또는 리셋(reset)-신호용 단자이다. 제어 단자(S1 내지 S4)의 각 신호는 어드레싱 유닛(2)에 의해 제어되어 어드레싱 유닛(2)의 각 출력부(A1 내지 A4)에 전달된다.
따라서 어드레싱 유닛(2)에 의해 카운터(11 내지 18)는 열 그룹(C)과 행 그룹(R)의 교차 영역(K)에 있는 메모리 셀(MC)이 순서대로 어드레싱 가능하게 되고, 이어서 또 다른 열 그룹(C) 또는 행 그룹(R)의 메모리 셀(MC)이 어드레싱 가능하도록 제어된다.
도 4에서는 집적 메모리가 행 어드레스의 제 1 어드레스부(RADR1)를 발생시키기 위한 카운터(11), 행 어드레스의 제 2 어드레스부(RADR2)를 발생시키기 위한 카운터(12), 열 어드레스의 제 1 어드레스부(CADR1)를 발생시키기 위한 카운터(13), 및 열 어드레스의 제 2 어드레스부(CADR2)를 발생시키기 위한 카운터(14)를 포함한다.
도 3c 및 3d의 어드레싱 모드를 제외하면, 도 4의 장치는 도 5의 장치에 따라 단순화된다. 도 5에서 행 어드레스 카운터(11 및 12)는 공통 행 어드레스 카운터(17)로 통합된다. 행 어드레스 카운터(17)에서 각각 행 어드레스의 제 1 및 제 2 어드레스부(RADR1 및 RADR2)가 추출될 수 있다.
도 3a 및 3b의 어드레싱 모드를 제외하면, 도 4의 장치는 도 6의 장치에 따라 단순화된다. 도 6에서 열 어드레스 카운터(13 및 14)는 공통 열 어드레스 카운터(18)로 통합된다. 열 어드레스 카운터(18)에서 각각 열 어드레스의 제 1 및 제 2 어드레스부(CADR1 및 CADR2)가 추출될 수 있다.
도 7의 장치의 배열 상태에 따라, 상기 집적 메모리는 행 어드레스 및 열 어드레스의 제 1 어드레스부(RADR1 또는 CADR1)를 발생시키기 위한 카운터(15)를 포함하고, 행 어드레스 및 열 어드레스의 제 2 어드레스부(RADR21 또는 CADR2)를 발생시키기 위한 카운터(16)를 포함한다. 따라서 카운터(15 및 16)는 소위 글로벌 어드레스 카운터(15) 또는 소위 로컬 어드레스 카운터(16)라 하고, 상기 카운터에서 각 행 어드레스 및 열 어드레스가 추출될 수 있다.
메모리 셀의 기능을 테스트하기 위한 본 발명에 따른 전술한 방법은 상기 본 발명에 따른 집적 메모리 또는 상기 집적 메모리의 도시된 실시예에 의해 실행될 수 있다. 따라서 어드레싱 유닛(2)의 제어 입력부는 예컨대 집적 메모리의 마이크로 제어기와 접속되고, 상기 마이크로 제어기는 예컨대 외부로부터 제어되는 기능 테스트를 실행한다. 다른 한 실시예에서는 어드레싱 유닛(2)의 제어 입력부가 전술한 바와 같이 집적 메모리의 셀프 테스트 유닛(3)과 접속된다. 그러나 또한 본 발명의 방법에 따라 테스트되는 상기 메모리 셀이 예컨대 마이크로 제어기에 의해 직접 어드레싱 되는 해결책도 고려될 수 있다. 즉, 상기 해결책에서는 기능 테스트를 실행하는 경우 어드레싱 시퀀스를 제어하기 위한 어드레싱 유닛(2)이 전혀 필요하지 않다.
본 발명의 목적에 따라 에러가 있는 메모리 셀의 어드레스를 광범위하게 컴팩팅할 수 있는, 서두에 언급된 집적 메모리의 메모리 셀을 기능 테스트하기 위한 방법이 제공되고, 또한 본 발명의 목적에 따라 메모리 셀을 기능 테스트하기 위한 방법이 실행되는 경우에 에러가 있는 메모리 셀의 어드레스를 광범위하게 컴팩팅할 수 있는, 서두에 언급된 방식의 집적 메모리가 제공된다.

Claims (14)

  1. 집적 메모리의 메모리 셀을 기능 테스트하기 위한 방법으로서,
    - 상기 메모리가 매트릭스형 메모리 셀 필드(1) 내에 열 라인(BL) 및 행 라인(WL)을 따라 배치된 어드레싱 가능한 메모리 셀(MC)을 포함하고,
    - 상기 메모리 셀(MC)은 열 라인(C) 및 행 라인(R)의 그룹을 형성하고, 각각 열 어드레스(CADR) 및 행 어드레스(RADR)를 통해 어드레싱 가능하며,
    - 상기 메모리 셀의 상기 열 어드레스(CADR) 및 행 어드레스(RADR)는 각각 제 1 어드레스부(CADR1, RADR1)를 포함하고, 상기 제 1 어드레스부를 통해 열 라인(C) 및 행 라인(R)의 각 그룹을 어드레싱 할 수 있는 방법으로서,
    - 열 라인(C) 그룹들 중 한 그룹과 행 라인(R) 그룹들 중 한 그룹의 교차 영역(K)에서 메모리 셀(MC)의 에러 여부가 순서대로 테스트되고, 이어서 상기 열 라인(C) 또는 행 라인(R)의 또 다른 그룹의 메모리 셀(MC)이 테스트되며,
    - 에러가 있는 것으로 나타나는 메모리 셀들의 각 제 1 어드레스부(CADR1, RADR1)가 상호 비교되며,
    - 에러가 있는 메모리 셀들의 각 제 1 어드레스부(CADR1, RADR1)가 일치할 경우, 에러가 있는 적어도 하나의 메모리 셀의 어드레스는 기능 테스트의 결과로서 평가를 하기 위해 추가적으로 처리되고, 에러가 있는 그밖의 메모리 셀의 어드레스는 추가적으로 처리되지 않는 집적 메모리의 메모리 셀을 기능 테스트하기 위한 방법.
  2. 제 1항에 있어서,
    상기 교차 영역(K) 내부에서 상기 메모리 셀(MC)이 열 라인(BL) 또는 행 라인(WL)을 따라 순서대로 테스트되는 것을 특징으로 하는 방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 메모리 셀의 열 어드레스(CADR) 및 행 어드레스(RADR)가 각각 제 2 어드레스부(CADR2, RADR2)를 포함하고, 상기 제 2 어드레스부를 통해 각 그룹(C,R) 내부의 상기 메모리 셀(MC)이 어드레싱될 수 있는 것을 특징으로 하는 방법.
  4. 제 3항에 있어서,
    - 상기 교차 영역(K) 내부에 있는 메모리 셀(MC)을 테스트하기 위해, 우선 열 어드레스의 제 2 어드레스부(CADR2)가 증분되고, 관련 행 라인이 완전하게 테스트된 이후에 행 어드레스의 제 2 어드레스부(RADR2)가 증분되며,
    - 다음에 테스트될 그룹을 검출하기 위해, 열 어드레스의 제 1 어드레스부(CADR1)가 증분되는 것을 특징으로 하는 방법.
  5. 제 3항에 있어서,
    - 상기 교차 영역(K) 내부에 있는 메모리 셀(MC)을 테스트하기 위해, 우선 열 어드레스의 제 2 어드레스부(CADR2)가 증분되고, 관련 행 라인이 완전하게 테스트된 이후에 행 어드레스의 제 2 어드레스부(RADR2)가 증분되며,
    - 다음에 테스트될 그룹을 검출하기 위해, 행 어드레스의 제 1 어드레스부(RADR1)가 증분되는 것을 특징으로 하는 방법.
  6. 제 3항에 있어서,
    - 상기 교차 영역(K) 내부에 있는 메모리 셀(MC)을 테스트하기 위해, 우선 행 어드레스의 제 2 어드레스부(RADR2)가 증분되고, 관련 열 라인이 완전하게 테스트된 이후에 열 어드레스의 제 2 어드레스부(CADR2)가 증분되며,
    - 다음에 테스트될 그룹을 검출하기 위해 열 어드레스의 제 1 어드레스부(CADR1)가 증분되는 것을 특징으로 하는 방법.
  7. 제 3항에 있어서,
    - 상기 교차 영역(K) 내부에 있는 메모리 셀(MC)을 테스트하기 위해, 우선 행 어드레스의 제 2 어드레스부(RADR2)가 증분되고, 관련 열 라인이 완전하게 테스트된 이후에 열 어드레스의 제 2 어드레스부(CADR2)가 증분되며,
    - 다음에 테스트될 그룹을 검출하기 위해, 행 어드레스의 제 1 어드레스부(RADR1)가 증분되는 것을 특징으로 하는 방법.
  8. 제 1항 또는 제 2항에 있어서,
    상기 메모리 셀(MC)이 각각 메모리 셀의 그룹을 형성하고, 상기 메모리 셀 그룹의 에러 여부가 순서대로 테스트되는 것을 특징으로 하는 방법.
  9. 기능을 수행하면서도 에러가 있는 메모리 셀을 검출하기 위해 메모리 셀 테스트를 받을 수 있는 집적 메모리로서,
    - 열 라인(BL) 및 행 라인(WL)을 따라 배치된, 매트릭스형 메모리 셀 필드(1) 내부의 어드레싱 가능한 메모리 셀(MC)을 포함하고,
    - 상기 메모리 셀(MC)은 열 라인(C) 및 행 라인(R)의 그룹을 형성하고, 각각 열 어드레스(CADR) 및 행 어드레스(RADR)를 통해 어드레싱 가능하며,
    - 상기 열 어드레스(CADR) 및 행 어드레스(RADR)는 각각 제 1 어드레스부(CADR1, RADR1)를 포함하고, 상기 제 1 어드레스부를 통해 열 라인(C) 및 행 라인(R)의 각 그룹이 어드레싱 가능하며, 제 2 어드레스부(CADR2, RADR2)를 포함하고, 상기 제 2 어드레스부를 통해 각 그룹(C,R) 내부에 있는 메모리 셀(MC)이 어드레싱 가능하며,
    - 제 1 어드레스부(CADR1, RADR1)를 발생시키기 위한 카운터(11,13) 및 제 2 어드레스부(CADR2, RADR2)를 발생시키기 위한 추가의 카운터(12,14)를 포함하고, 상기 카운터들은 각각 어드레싱 유닛(2)의 출력부(A1;A4)와 접속된 제어 입력부(L1;L4)를 포함하며,
    - 테스트될 메모리 셀의 각 어드레스부(CADR1,RADR1,CADR2, RADR2)가 각 카운터(11,13,12,14)의 출력 측에서 추출될 수 있고,
    - 열 라인(C) 그룹 중 한 그룹과 행 라인(R) 그룹 중 한 그룹의 교차 영역(K)에서 메모리 셀(MC)이 순서대로 어드레싱 되고, 이어서 상기 열 라인(C) 또는 행 라인(R)의 또 다른 그룹의 메모리 셀(MC)이 어드레싱 되는 방식으로, 상기 어드레싱 유닛(2)이 테스트될 메모리 셀을 어드레싱 하기 위한 카운터를 제어하도록 구성된 집적 메모리.
  10. 제 9항에 있어서,
    행 어드레스의 제 1 어드레스부(RADR1)를 발생시키기 위한 제 1 카운터(11), 행 어드레스의 제 2 어드레스부(RADR2)를 발생시키기 위한 제 2 카운터(12), 열 어드레스의 제 1 어드레스부(CADR1)를 발생시키기 위한 제 3 카운터(13), 및 열 어드레스의 제 2 어드레스부(CADR2)를 발생시키기 위한 제 4 카운터(14)를 포함하는 것을 특징으로 하는 집적 메모리.
  11. 제 9항에 있어서,
    행 어드레스 및 열 어드레스의 제 1 어드레스부(RADR1,CADR1)를 발생시키기 위한 제 1 카운터(15)를 포함하고, 행 어드레스 및 열 어드레스의 제 2 어드레스부(RADR2,CADR2)를 발생시키기 위한 제 2 카운터(16)를 포함하는 것을 특징으로 하는 집적 메모리.
  12. 제 9항 내지 제 11항 중 어느 한 항에 있어서,
    상기 카운터(11;18)는 선형 카운터, 그레이-코드-카운터 또는 피드백 시프트 레지스터로 형성되는 것을 특징으로 하는 집적 메모리.
  13. 제 9항 내지 제 11항 중 어느 한 항에 있어서,
    상기 어드레싱 유닛(2)은 테스트될 메모리 셀의 어드레싱 시퀀스가 상이한, 다수의 세팅 가능한 동작 모드 중 하나의 모드로 작동할 수 있는 것을 특징으로 하는 집적 메모리.
  14. 제 9항 내지 제 11항 중 어느 한 항에 있어서,
    - 상기 어드레싱 유닛(2)이 어드레싱 과정을 제어하기 위한 제어 입력부를 포함하고,
    - 상기 어드레싱 유닛(2)의 제어 입력부가 셀프 테스트 유닛(3)과 접속되는 것을 특징으로 하는 집적 메모리.
KR10-2001-0017975A 2000-04-04 2001-04-04 집적 메모리 및 집적 메모리의 메모리 셀의 기능 테스트방법 KR100406807B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10016719A DE10016719A1 (de) 2000-04-04 2000-04-04 Integrierter Speicher und Verfahren zur Funktionsprüfung von Speicherzellen eines integrierten Speichers
DE10016719.5 2000-04-04

Publications (2)

Publication Number Publication Date
KR20010095322A KR20010095322A (ko) 2001-11-03
KR100406807B1 true KR100406807B1 (ko) 2003-11-21

Family

ID=7637550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0017975A KR100406807B1 (ko) 2000-04-04 2001-04-04 집적 메모리 및 집적 메모리의 메모리 셀의 기능 테스트방법

Country Status (6)

Country Link
US (1) US6359820B2 (ko)
EP (1) EP1143456A3 (ko)
JP (1) JP3563362B2 (ko)
KR (1) KR100406807B1 (ko)
DE (1) DE10016719A1 (ko)
TW (1) TW533418B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10119144C1 (de) * 2001-04-19 2002-10-10 Infineon Technologies Ag Verfahren zum Testen von Halbleiter-Speicherbausteinen
DE10240670B3 (de) * 2002-09-04 2004-03-18 Infineon Technologies Ag Integrierte Speicherschaltung mit einem Speicherzellenfeld und Verfahren zum Testen einer integrierten Schaltung
DE10243471A1 (de) * 2002-09-19 2004-04-01 Infineon Technologies Ag Testschaltkreis einer integrierten Speicherschaltung zum Kodieren von Bewertungsdaten und Verfahren hierzu
US7734966B1 (en) 2002-12-26 2010-06-08 Marvell International Ltd. Method and system for memory testing and test data reporting during memory testing
DE10307027A1 (de) 2003-02-20 2004-09-09 Infineon Technologies Ag Verfahren und Testeinrichtung zum Ermitteln einer Reparaturlösung für einen Speicherbaustein
DE102006017546A1 (de) * 2006-04-13 2007-10-18 Infineon Technologies Ag Verfahren und System zum Testen einer Speichervorrichtung
DE10337284B4 (de) * 2003-08-13 2014-03-20 Qimonda Ag Integrierter Speicher mit einer Schaltung zum Funktionstest des integrierten Speichers sowie Verfahren zum Betrieb des integrierten Speichers
CN103418346B (zh) * 2012-05-22 2015-06-17 北京大学深圳研究生院 一种表面展示重组蛋白的工程酿酒酵母活细胞镉吸附剂

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US18772A (en) * 1857-12-01 Improvement in seed-planters
US5754556A (en) * 1996-07-18 1998-05-19 Teradyne, Inc. Semiconductor memory tester with hardware accelerators
US5818771A (en) * 1996-09-30 1998-10-06 Hitachi, Ltd. Semiconductor memory device
GB9623215D0 (en) * 1996-11-07 1997-01-08 Process Insight Limited Solid state memory test system with defect compression
JPH10162600A (ja) * 1996-11-26 1998-06-19 Mitsubishi Electric Corp テスト機能内蔵半導体記憶装置
JP3558252B2 (ja) * 1997-11-10 2004-08-25 株式会社アドバンテスト 半導体メモリ試験装置

Also Published As

Publication number Publication date
JP2002008394A (ja) 2002-01-11
US6359820B2 (en) 2002-03-19
DE10016719A1 (de) 2001-10-11
KR20010095322A (ko) 2001-11-03
EP1143456A3 (de) 2005-08-17
TW533418B (en) 2003-05-21
EP1143456A2 (de) 2001-10-10
US20010043498A1 (en) 2001-11-22
JP3563362B2 (ja) 2004-09-08

Similar Documents

Publication Publication Date Title
US20100238727A1 (en) Nonvolatile semiconductor memory
US6577547B2 (en) Semiconductor memory device
KR100760052B1 (ko) 장애 발생 어드레스 저장 방법 및 메모리 장치
KR19980019199A (ko) 용장도 스위칭 방법으 사용한 반도체 메모리 디바이스(Semiconductor memory device with redundancy switching method)
JP4504558B2 (ja) 半導体集積メモリ
KR100406807B1 (ko) 집적 메모리 및 집적 메모리의 메모리 셀의 기능 테스트방법
KR100399449B1 (ko) 메모리 셀 장치 및 메모리 셀의 기능 테스트 방법
US6907385B2 (en) Memory defect redress analysis treating method, and memory testing apparatus performing the method
US7464309B2 (en) Method and apparatus for testing semiconductor memory device and related testing methods
US7124336B2 (en) Method for the defect analysis of memory modules
US7492650B2 (en) Semiconductor storage device having a user region and a redundancy region
US6684355B2 (en) Memory testing apparatus and method
KR100673669B1 (ko) 메모리 셀 및 기준 셀을 포함하는 집적 메모리
JP5127078B2 (ja) Ｍｒａｍテスティング
JP4962277B2 (ja) 半導体メモリ試験装置
CN110739022A (zh) 半导体存储器装置
US9761329B2 (en) Built-in self-test (BIST) circuit and associated BIST method for embedded memories
US20240231992A9 (en) Memory address generation device, method and testing device for test mode and memory apparatus
US20240134735A1 (en) Memory address generation device, method and testing device for test mode and memory apparatus
JPS585681A (ja) 半導体メモリ試験装置
JP3035986B2 (ja) 半導体メモリ
JP2000123595A (ja) メモリ試験装置
JP4929868B2 (ja) 半導体メモリ試験装置
KR20200009541A (ko) 메모리 디바이스
JPH02208900A (ja) 半導体記憶装置の試験方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081027

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee