KR100402158B1 - 무선수신장치 - Google Patents

Description

무선수신장치

본 발명은 이동통신장비에 사용되는 무선수신장치에 관한 것으로, 더욱 상세하게는 고주파회로 부품의 수를 줄일 수 있어서 고출력 소비의 요소를 줄이고, 고주파회로에서 나타나는 불안정한 동작을 일으키는 요소를 줄일 수 있는 무선수신장치에 관한 것이다.

또한 본 발명은, 형식에 따라서 대역폭을 변화하는 통신장치에 관한 것으로, 더욱 상세하게는 간단한 형식으로 상이한 대역폭의 통신신호 수신을 위한 무선수신장치에 관한 것이다.

이동통신장비의 무선수신장치에 있어서 가장 중요한 하나의 포인트는, 고주파회로에서 불안정한 동작을 유발하는 고출력소비의 요소를 어떻게 줄여서, 생산단가를 낮추고 고주파회로 부품이 차지하는 공간을 줄이는데 있다, 무선수신장치의 고주파부품이 복잡하게 만들어지는 하나의 이유는, 인접채널에서 요구되는 채널대역을 분리하고, 요구되는 필터링 특성을 위하여 날카로운 감쇄채널을 실현하기가 어렵다는데 있다.

현재의 이동통신장비에 사용되는 무선수신장치의 구성예가 제38도에 도시되어 있다. 또한 종래의 다른 실시예를 도시하고 있는 제39도에서는 국부파동주파수가 반송주파수로 세팅되어 있는, 베이스밴드로 직접 변환하는 직접변환수신장치라고도 하는 직접복조장치를 보이고 있다(일본공개공고 평6-164243).

제38도에서는, 주파수(fc)를 가지는 무선신호가 안테나(ANT)에서 수신되어 저소음증폭기(LNA)에 의하여 증폭된다. 증폭된 무선신호는, 밴드패스필터(BPF1)을 통과하면서, 다른 통신 신호그룹에서 통신시스템의 특정 주파수채널을 분리한다. 그 출력은 주파수컨버트(MIX1)에 의하여 제1중간주파수로 변환되고, 요구되는 주파수 채널을 제외한 신호성분은 가능한 한 제1중간주파수필터(IF1-FLT)에 의하여 제거된다. 그 출력은 제1중간주파수증폭기(IF1-AMP)에 의하여 증폭되고 난 다음 주파수컨버터(MIX2)에 공급된다.

제2중간주파수로 변환된 수신 신호에 대해서는, 요구되는 주파수채널 이외의 신호 성분은 제2중간주파수증폭기(IF2-FLT)에 의하여 더욱 제거된다. 그리고 그 출력은 제2중간주파수증폭기(IF2-AMP)에 의하여 증폭되고, 직각파검출기(Q-DET)에 입력된다.

여기서 수신된 신호는, 제2중간주파수(fLO)로 주파수 변환되어 베이스밴드로 된다. 수신된 신호는 저역통과필터(LPF)를 통과하여, 상기 주파수채널을 제외한 신호 성분을 제거하고, 주파수변화에 의하여 이미지 신호도 제거된다. 따라서 요구되는 채널 신호가 추출되고 베이스밴드증폭기(BF-AMP)에 의하여 정해진 신호강도로 증폭되어, 수신출력을 생성한다.

따라서 종래의 예를 보이고 있는 제38도에 도시하고 상술한 바와 같이, 마이크로웨이브 대역의 근처에서 사용되는 통신장비의 무신수신장치에서는 다음과 같은 문제점이 제기된다.

첫 번째 문제점으로서, 제38도에 도시한 바와 같이, 상술한 3단계로의 주파수 변환은, 직각파검출과 4단계의 필터링과, 4단계에서의 증폭을 포함하여 수행된다. 세 개의 국부파동기(LO1,LO2 그리고 fLO)이 요구된다. 따라서 무선수신장치는 많은 부품을 필요로 하게 되는 것이다.

두 번째 문제점은 상기와 같은 많은 부품은 많은 전력소비를 수반한다는 점이다.

다음에는, 무선수신장치를 더욱 간단하게 하기 위한 직접변환 수신장치에 대하여 제39도에 도시된 실시예를 통하여 살펴보기로 한다. 제39도에는, 수신된 고주파 AM신호는 한쌍의 믹서(18,19)에 입력되어서, 반송주파수의 주파수와 동일하고 각각 90˚위상이 상이한 각각의 고주파 신호와 같이 믹스된다.

상기 믹서(18,19)의 출력은, 각각 저역필터(23,24)와 A/D변환기(25,26)를 통하여 위상쉬프터(27,28)에 입력된다. 상기 위상쉬프터(27,28)에 의하여 상호 다른 90˚의 위상차를 가지도록 위상이 지연된 각각의 신호는, 매트릭스회로(29)에 입력되어 각각의 신호의 차이와 합을 나타내는 신호는 제거된다.

상기 매트릭스회로(29)에서의 신호는 D/A변환기(30,31)에 의하여 아날로그 신호로 변환되고, AM 고주파신호의 양측 측대역(sideband)의 변조 신호는 분리되고, 저소음 신호가 선택적으로 스피터(35)에 출력된다. 이와 같이 하여, 저소음과 저무선간섭의 직접변환 수신장치를 실현하고 있다.

상기와 같이 구성되는 종래의 구성예에 있어서 각각의 부품의 동작에 필요한 전력소비에 대해서 살펴본다. 제39도에 도시한 종래의 구성예에 있어서, 인접하는 간섭 신호에서 수신된 신호를 분리하고 추출하는 채널필터는 저역필터(23,24)와 A/D변환 이후의 디지털회로에서 제공되는 디지털필터에 의하여 수행된다.

복조회로(42)에서 디지털회로에 의하여 상기 신호처리가 수행되면, 무선장치에 대하여 필터(23,24)를 간단하게 하는 것은 가능해진다. 그러나 충분한 진폭분리 성능과 주파수 분리 성능을 얻기 위해서는, 클릭척도의 계산이, 아날로그 신호의최고주파성분보다도 충분히 높은 것이 요구된다. 따라서 동작 부분의 동작 속도가 높아지고, 디지털 시스템(42)에서의 동작 진폭이 고정되어 몇 볼트 정도로 크기 때문에, 아날로그 시스템 보다 몇배 큰 출력 소비가 초래되는 단점이 있다.

더욱이, 논리회로에서 동작장치가 병렬로 동작한다. 이러한 것은, 비록 계산 클릭척도가 베이스밴드 주파수에 가깝다고 하더라도, 전체회로의 소비 전력은 (전압 진폭의 자승)X(처리속도)X(회로시스템 부하의 정전커패시턴스)X(병렬수)로 되고, 전체 소비전력은 커지게 된다. 즉, 디지털 회로에 의하여 처리되는 신호는 소비전력의 증가에 대하여 부정적인 요소를 가지는 것이다.

세 번째 문제점으로서, 신호처리를 디지털화하기 위한 경우에 있어서, 무선시스템에 의하여 처리가 진행되는 경우와 비교하여 몇배 많은 전력 소비를 초래하게 된다.

네 번째 문제점으로서, 종래의 디지털 필터는 복잡한 계산에 의존하고 있으며, 비록 구성은 간단한 경우에도 네 개의 수식 법칙을 필요로 하기 때문에 소비전력이 무시할 수 없게 된다.

또한, 신호를 디지털 처리하기 위한 A/D변환기(25,26)를 고려하면, 입력 신호에 대한 전압 진폭이 통상 1볼트 또는 2볼트 정도 높다. 따라서 제39도에 도시한 종래의 구성예에 있어서는 처리단계에서, 진폭을 공급하기 위한 성능이 믹서(18,19)에 요구된다. 제39도에 도시한 종래의 구성예에 의하여 다루어지는 소위 중간파 방송대역이라고 할 수 있는 AM 라디오 대역의 주파수에서는 그것이 가능하지만, 휴대용 전화장치와 TV방속 장치와 같은 고주파 대역에 있어서는, 상기와같은 큰 출력을 얻을 수 있는 믹서는 필요하기 않다. 이러한 이유로 인하여 상기 A/D변환기 이전의 단계에서 증폭기를 삽입하는 것에 의하여 전압을 증폭하는 것이 일반적으로 필요하다. 따라서 다섯 번째 문제점으로서, A/D변환기를 채택하는 방식이라면, 무선 시스템 또는 아날로그 시스템에서 소비 전력을 실질적으로 증가시키는 부정적인 요소가 존재하게 된다.

더욱이 제39도에 도시한 종래의 구성예에 있어서, 국부파동기에 의하여 발생하는 주파수는 수신 신호의 반송 주파수와 동일하다. 따라서 여섯 번째 문제점으로서, 많은 통신 장치에서 트러블이 발생하게 된다. 즉, 제40(a)도4 도시한 바와같이, 파동 주파수가 수신회로 시스템의 조화주파수와 동등하기 때문에, 파동주파수는 수신회로 시스템에 누설되어서, 누설된 파동주파수는, 안테나에서 인접 국(휴대전화)과 간섭을 일으키거나, 믹서(18,19)의 수신신호 입력측에서 들어가게 된다. 믹서(18,19)에 있어서, 국부파동신호의 다중화 믹싱이 일어나서, 제40(b)에 도시한 바와 같이(I-Q평면에서 위상 서클의 중심이 어긋남), DC요소는, DC오프셋 요소(예를 들면 BER의 증가)의 형태로 복조된 신호에 에러 사실을 알리게 된다. 따라서 국부 파동 주파수로서 반송 주파수를 선택하는 방식의 직접 수신 장치는, 단일 주파수 간섭에 대하여 각각 저항하는 주파수 복조 장치를 사용하는 통신에 있어서 많이 채용되고 있다.

여기서 상술한 문제점은 다음과 같이 정리될 수 있다.

제1문제점은, 무선수신장치는 바람직한 수신 채널을 선택하기 위하여 많은 부품을 필요로 한다는 것이다.

제2문제점은 상술한 제1문제점을 보이는 많은 부품이 많은 전력소비를 유발한다는 점이다.

제3문제점은 신호처리의 디지털화는 아날로그 처리보다 몇배의 전력 소비를 필요로 한다는 점이다.

제4문제점은 종래의 디지털 필터는 복잡한 계산과 관련되어 그 소비 전력이 크다는 점이다.

제5문제점은 신호의 디지털화를 위한 A/D변환기는 큰 입력 신호 진폭을 필요로 한다는 점이다.

제6문제점은 수신되는 신호의 반송 주파수와 동일한 국부파동신호를 가지는 직접 변환 수신장치에 있어서, 상기 국부 파동신호는 안테나에서 인접하는 기지국과 간섭을 일으키고, DC오프셋을 일으키고 복조 신호에 에러임을 알리게 되는 것이다.

다시 다중대역 시스템으로 돌아가서, 상이한 대역폭의 통신 신호를 수신하기 위해서는, 대역폭의 형식과 동일한 개수의 채널필터를 사용하는 것이 요구된다. 이러한 것은 무선수신장치의 크기를 크게하고 상기 필터 군 사이의 스위칭을 위한 회로를 증가시키기 때문에, 크기와 소비 전력이 증가하는 문제점으로 나타난다.

제54도는 일본국 실용신안 공개 소화 62-171228호에 개시되어 있는, 다중대역신호를 수신하기 위한 종래의 무선수신장치의 중요 부분을 보이고 있다. 안테나(101)에서 수신되는 신호는, 고주파증폭기(103)을 통하여, 스위치(104A,104B)에 의하여 스위칭되고 소정의 주파수 대역의 요소를 추출하는 네개의 필터에 공급된다. 추출된 신호는, 주파수 변조를 위하여 국부 파동신호(109)를 수신하는 주파수컨버터(113)에 의하여 두 개의 복조회로(115,116)로 공급된다. 이러한 종래의 장치에 있어서, 상기 복조회로(115, 116)는 각각 다른 대역폭을 가지는 AM신호와 FM신호를 위한 것이다. 상기와 같이 상이한 대역폭을 수용하기 위하여 복조회로(115,116)의 중간주파수증폭단계는, 각각 상이한 중간주파수 필터를 구비한다. 따라서 전체적으로 6개 또는 그 이상의 필터를 필요로 하게 된다.

제55(a) 내지 제55(d)도는 최근에 개발된 이동 다중대역 통신 시스템에서 주파수 이용의 예를 보이고 있다. 현재의 휴대용 전화 장치에 있어서, 좁은 주파수 대역폭의 채널은 제55(d)도에 도시한 바와 같이, 정기적인 주파수 간격으로 준비된다. 전화(음성신호) 뿐만 아니라 많은 정보량과 관련된 통신데이타를 수용하는 경우에는, 제55(c)도 및 제55(d)도에 도시된 바와 같이 복수개의 채널을 결합함으로서 광대역폭이 형성된다. 예를 들어 동화상 정보와 같이 더 많은 정보를 송신하는 경우에는, 제55(a)도에 도시된 바와 같이 주어진 통신 대역의 모든 통신 채널을 결합함으로서 광대역폭이 형성된다. 여러 가지 종류의 대역폭을 사용하는 통신 시스템에 있어서, 상기와 같은 종래의 구성예에서 각각의 대역폭에 대응하는 필터가 제공되면, 기생 커패시턴스에 기인하는 소비전력의 급증, 외형부분의 스위치 장치의 필요성, 외부형상의 복잡성의 증가, 크기의 증기와 같이 휴대용 장치로서는 많은 문제점이 발생하게 된다.

상기와 같은 몇가지의 문제점을 극복하기 위하여, 본 발명은 고주파 회로부품의 수를 줄여서 제조 단가와 고주파회로 부분에 의한 공간을 줄이는 것 뿐남 아니라 현재의 고주파 회로에서 나타나는 불안정 동작을 유발하는 요소와 높은 소비전력의 요소를 줄이는 것이 가능한 무선수신장치를 제공하는 것을 목적으로 한다.

본 발명의 다른 목적은, 보다 작은 크기와 보다 작은 전력소비를 기대할 수 있는 다중대역신호를 수신할 수 있는 우수한 무선수신장치를 제공하는 것이다.

상기와 같은 목적을 달성하기 위하여, 본 발명의 제1실시예에 의하면, 반송주파수가 동일한 주파수 간격으로 배열되거나 그와 유사하게 배열되고, 직각 복조기 또는 그와 유사한 복조장치를 사용하는 무선수신장치를 제공하는 것이다. 상기 무선수신장치는, 수신요구채널의 신호를 포함하는 수신신호를 수신하고, 인접채널과의 경계주파수 또는 수신요구채널의 상단 또는 하단인 중앙주파수의 상하단측의 대략 3가지의 채널을 포함하는 주파수 영영인 중간주파수 영역으로 선택적으로 컨버트하는 수단과; 무선시스템의 채널간격주파수의 1/2주파수의 16중(重) 또는 수신이 요구되는 채널의 대역폭의 16중의 주파수로 주파수 변환신호를 샌플링하는 수단과; 샘플링된 신호의 위상영역에서 직교성분을 추출하는 수단; 그리고 실축(real-axis)신호성분과 추출된 직교 성분의 가상축(imaginary-axis)신호성분에서 수신 요구 채널의 신호를 추출하는 수단을 포함한다. 이러한 실시예에 있어서, 세쌍 중에서 한쌍의 상하단 인접 채널은 단일 동작에 의하여 제거될 수 있다.

본 발명의 제2실시예에 의하면, 전송주파수가 동일한 주파수 간격으로 채널식으로 배열되거나 그와 유사하게 배열되고, 직각변조장치 또는 그와 유사한 변조장치를 사용하는 무선수신장치를 개시하고 있으며, 상기 무선수신장치는, 수신이 요구되는 채널의 신호를 포함하는 수신신호를 수신하고, 인접채널과의 경계 주파수또는 수신 요구 채널의 상하단의 중심주파수의 각 상하단의 대략 세 개의 채널을 DC주파수영역으로 선택적으로 변환하기 위한 수단과; 무선 시스템의 채널 간격 주파수의 1/2주파수의 16중 또는 수신 요구 채널 대역폭의 16중 주파수로 주파수 변환된 신호를 샘플링하기 위한 수단과; 샘플링된 신호에서 위상영역의 직교 성분을 추출하기 위한 수단; 그리고 실축신호 성분과 가상축 신호 성분을 추출하기 위한 수단을 포함한다. 이러한 실시예에 있어서, 세쌍 중에서 상하단 인접채널은 단일 작동에 의하여 제거될 수 있다.

제1실시예의 구체적인 구성예인 본 발명의 제3실시예에 의한 무선수신장치는, 수신 요구 채널의 신호를 포함하는 수신신호를 수신하고, 인접채널의 경계주파수 또는 수신요구채널의 상하단부의 중간주파수로 선택적으로 변환하는 주파수변환기와; 중간주파수인 중앙중파수의 상단과 하단에 이르는 약 세 개의 채널을 포함하는 주파수 영역에서 주파수 변환기의 변환된 주파수 출력의 부분을 패스하기 위한 중간 주파수 단계와; 무선시스템의 8중 채널간격주파수 또는 수신요구 채널 대역폭의 16중 주파수로 중간 주파수단계의 출력을 샘플링하기 위한 샘플앤드홀드회로와; 상기 샘플앤드홀드회로의 샘플링된 출력에서 위상영역에 직교성분을 추출하고, 실축신호성분과 가상축 신호성분을 발생시키는 힐버트변환기(Hilbert transformer)와; 상기 정위상축 신호 성분과 직교위상축 신호성분에서 요구되는 채널의 신호의 각 상단과 하단측의 세 개의 인접채널의 신호를 제거하기 위한 복소계수필터와; 상기 복소계수필터의 각각의 출력을 수신하기 위한 두 개의 위상이퀄라이저; 그리고 상기 위상이퀄라이저의 각각의 출력을 수신하기 위한 두 개의 저역필터로 구성되어; 수신이 요구되는 채널의 신호가 추출된다. 이러한 실시예에 있어서, 직각 필터링 기능은 상기 복소계수필터에 의하여 실현된다.

상기 제2실시예의 구체적인 구성예인 본 발명의 제4실시예에 의하면, 상기 무선수신장치는, 인접채널의 경계주파수 또는 수신이 요구되는 채널의 상단 또는 하단을 영주파수로 선택적으로 변환하고, 수신요구채널의 신호를 포함하는 수신 신호를 수신하는 주파수변환기와; 영주파수인 중앙주파수의 각 상부 및 하부측에서의 세 개에 이르는 채널을 포함하는 주파수 범위로 상기 주파수 변환기에서 주파수 변환된 출력의 일부를 패스하기 위한 저주파수단계와; 무선 시스템의 8중 채널 간격 또는 수신 요구 채널 대역폭의 16중 주파수로 상기 저주파수단계의 출력을 샘플링 하기 위한 샘플앤드홀드회로; 상기 샘플앤드홀드 회로의 샘플링된 출력에서 위상면의 직교 성분을 추출하고, 실축 신호 성분과 가상축 신호성분을 발생시키기 위한 힐버트 변환기와; 상기 실축신호 성분과 가상축신호 성분에서, 요구되는 채널의 신호의 각 상부와 하부측에 세 개의 인접 채널의 신호를 제거하기 위한 복소계수필터와; 상기 복소계수필터의 각 출력을 수신하는 두 개의 위상이퀄라이저; 그리고 상기 위상이퀄라이저의 각 출력을 수신하기 위한 두 개의 저역필터를 포함하여 구성되어, 수신이 요구되는 채널의 신호가 추출된다. 이러한 실시에에 있어서, 세 쌍중에서 한쌍의 상하 인접 채널은, 단일 동작에 의하여 제거될 수 있다. 더욱이 직각필터링 기능은 복소계수필터에 의하여 실현될 수 있다.

상기 제4실시예의 구체적인 구성예인 본 발명의 제5실시예에 의하면, 두 개의 저역필터에서 출력되는 수신요구채널의 실축신호성분과 가상축 신호성분에서 주파수를 얇게 하는 시닝(thinning)수단과; 상기 시닝(thinning)회로의 두 개의 출력에서 오프셋주파수를 제거하기 위한 이미지 억제 주파수 변환회로를 더 포함하여 구성된다. 본 실시예에 있어서, 수신 요구 채널은 상기 주파수를 가늘게 하는 과정과 오프셋주파수를 제거하는 것에 의하여 정확하게 추출된다.

상기 제4실시예의 구체적인 실시예인 본 발명의 제6실시예에 의하면, 본 발명에 의한 무선수신장치는, 상기 두 개의 이퀄라이저에서 출력되는 수신요구채널의 실축신호성분과 가상축 신호성분을 평균하기 위한 평균화회로와; 상기 평균화회로의 두 개의 출력에서 오프셋주파수를 제거하기 위한 이미지 억제 주파수 변환회로를 더 포함한다. 본 실시예에 의하면, 수신이 요구되는 채널은 상기 평균화와 오프셋주파스의 제거에 의하여 정확하게 추출된다.

본 발명의 제7실시예에 의한 무선수신장치에 의하면, 반송주파수는 동일한 주파수 간격으로 또는 이와 유사한 방법으로 채널 배열되고, 직각복조장치 또는 유사한 복조장치를 사용한다. 본 실시예의 무선수신장치는 수신희망채널신호를 포함하는 수신신호를 수신하고, 수신희망채널의 대역의 상단 또는 하단 또는 해당하는 인접채널과의 경계의 주파수를 상기 경계주파수를 중심으로 상하 대략 각 12채널에 이르는 주파수범위를 선택적으로 중간주파수 또는 DC 주파수 영역으로 주파수변환하는 주파수변환수단과; 수신희망채널의 대역폭 또는 상기 무선시스템의 채널간격 주파수의 1/2 주파수의 64배 주파수로 샘플링하는 샘플링수단과; 상기 샘플링수단의 샘플링 출력으로부터 위상영역의 직교성분을 추출하는 제 1 추출수단과; 상기 추출된 직교성분의 실축신호성분과 가상축신호성분으로부터 수신희망채널을 포함하는 4채널의 신호를 그것 이외의 인접 채널을 제거해서 추출하고, 상기 추출된 수신희망채널을 포함하는 4채널을, 수신희망채널의 대역폭 또는 상기 무선시스템의 채널간격주파수의 1/2 주파수의 16배의 주파수를 샘플링주파수로서, 수신희망채널 이외의 인접채널을 제거해서 수신희망채널만을 추출하는 제 2 추출수단을 포함하여 구성된다. 본 실시예에 있어서, 수신 요구 채널과 인접 채널을 커버하는 대역이 넓게 만들어지더라도, 요구되는 채널은 용이하게 추출된다.

제7실시예의 하위 개념인 본 발명의 제8실시예에 의한 무선수신장치는 수신희망채널신호를 포함하는 수신신호를 수신하고, 수신희망채널의 대역의 상단 또는 하단 또는 해당하는 인접채널과의 경계의 주파수를 상기 경계주파수를 중심으로 상하 대략 각 12채널에 이르는 주파수범위를 선택적으로 중간주파수 또는 DC 주파수영역으로 주파수변환하는 주파수변환수단과, 무선 시스템의 채널 간격 주파수의 1/2주파수의 64중 또는 수신 요구 채널의 대역폭의 64중 주파수로 주파수 변환된 신호를 샘플링하는 샘플앤드홀드 회로와; 상기 샘플앤드홀드 회로의 샘플링된 출력으로부터 위상영역에서 직교 성분을 추출하고, 실축 신호성분과 가상축 신호성분을 발생시키기 위한 힐버트변환기와; 상기 실축 신호성분과 가상축 신호성분으로부터 수신요구채널의 각 상부와 하부측의 세 개의 인접채널을 제외한 채널의 신호를 제거하는 제2복소계수필터와; 상기 제2복소계수필터의 각각의 출력을 수신하기 위한 두 개의 제2위상이퀄라이저와; 두 개의 제2위상이퀄라이저의 각각의 출력을 수신하기 위한 두 개의 제2저역필터와; 두 개의 제2저역필터의 출력을 1/4로 가늘게 하기위한 제2시닝(thinning)회로와; 상기 제2시닝(thinning)회로에서 출력되는 가상축신호성분과 실축 신호성분으로부터 요구되는 채널의 각 상부와 하부측의 세 개의 인접채널의 신호를 제거하고, 요구되는 채널의 신호를 베이스밴드 신호로 컨버트하기 위한 제1복소계수필터와; 상기 제1복소계수필터의 각각의 출력을 수신하기 위한 두 개의 제1위상이퀄라이저와; 두 개의 제1위상이퀄라이저의 출력을 각각 수신하기 위한 두 개의 제1저역필터와; 두 개의 제1저역필터의 출력을 1/4로 가늘게 하기 위한 제1시닝(thinning)회로; 그리고 상기 제1시닝(thinning)회로의 두 개의 출력에서 오프셋 주파수를 제거하기 위한 이미지 억제 주파수변환회로를 포함하여 구성된다. 본 실시예에 있어서, 기본신호처리 블럭을 캐스케이딩 연결함으로서, 수신요구채널의 상부 및 하부측의 세 개의 인접채널은 제거될 수 있고, 베이스밴드로의 변환이 가능해 진다.

상기 제7실시예에 대한 다른 하나의 실시예인 본 발명의 제9실시예에 의하면, 무선수신장치는, 수신희망채널신호를 포함하는 수신신호를 수신하고, 수신희망채널의 대역의 상단 또는 하단 또는 해당하는 인접채널과의 경계의 주파수를 상기 경계주파수를 중심으로 상하 대략 각 12채널에 이르는 주파수범위를 선택적으로 중간주파수 또는 DC 주파수 영역으로 주파수변환하는 주파수변환수단과; 무선시스템의 채널 간격 주파수의 1/2주파수의 64중, 또는 수신요구채널의 대역폭의 64중 주파수로 주파수 변환된 신호를 샘플링하는 샘플앤드홀드회로와; 상기 샘플앤드홀드회로의 샘플링된 출력으로부터 위상면의 직교성분을 추출하고 실축 신호성분과 가상축 신호성분을 발생시키기 위한 힐버트변환기와; 상기 실축 신호성분과 가상축 신호성분으로부터 수신요구채널의 각 상부 및 하부측의 세 개의 인접채널을 제외한채널의 신호를 제거하는 제2복소계수필터와; 상기 제2복소계수필터의 각각의 출력을 수신하기 위한 두 개의 제2위상이퀄라이저와; 8개의 샘플에 대하여 상기 두 개의 제2위상이퀄라이저의 출력을 평균화하기 위한 제2평균화회로와; 상기 제2평균화회로에서 출력되는 가상축 신호성분과 실축 신호성분으로부터 수신요구채널의 각 상부와 하부측의 세 개의 인접채널의 신호를 제거하고, 요구되는 채널의 신호를 베이스밴드로 변환하기 위한 제1복소계수필터와; 상기 제1복소계수필터의 각각의 출력을 수신하기 위한 두 개의 제1위상이퀄라이저와; 8개의 샘플에 대하여 상기 두개의 제1위상이퀄라이저의 출력을 평균화하기 위한 제1평균화회로; 그리고 상기 제1평균화회로의 두 개의 출력에서 오프셋 주파수를 제거하기 위한 이미지억제 주파수 변환회로를 포함하여 구성된다. 본 실시예에 의하면, 기본 신호처리 블럭을 캐스케이딩 연결함으로서, 수신 요구 채널의 상부 및 하부측의 세 개의 인접 채널은 제거되고 베이스밴드로의 변환이 가능해 진다.

본 발명의 제3, 4, 8 그리고 9실시예의 더욱 구체적인 구성예인 제10실시예에 의하면, 상기 힐버트변환기는, 버퍼증폭기와 반전증폭기를 포함하고, 그들은 스위치 기능을 가지는 커패시터인 스위치트 커패시터(switched capacitor)와 스위치 이다. 본 실시예에 있어서, 간단한 동기화 제어와 낮은 전력소비가 실현된다.

상기 제3, 4, 8, 그리고 9실시예의 구성예인 본 발명의 제11실시예에 의하면, 상기 복소계수필터는 계수의 절대값으로서 두가지 종류의 값만을 가진다. 이러한 실시예에 있어서, 회로는 제한되고 고정된 값을 가지는 회로 요소를 사용하는 것에 의하여 실시될 수 있으며, 따라서 회로 설계가 용이해지고, 회로 기구의 생산품질이 향상되며, 동작이 안정하게 된다.

상기 제3, 4, 그리고 8실시예의 구성예인 본 발명의 제12실시예에 의하면, 두 개의 위상이퀄라이저의 연산증폭기는 각각, 두 개의 위상이퀄라이저를 동작시키는 두 개의 저역필터와 관련하여 사용된다. 본 실시에에 있어서, 회로는 제한된 회로 요소에 의하여 실시될 수 있으며, 따라서 소비 전력이 감소하고 회로 기구의 제품의 질이 향상되며 안정된 동작특성을 가진다.

상기 제12실시예의 구성예인 본 발명의 제13실시예에 의하면, 두 개의 저역필터는 연산증폭기의 수를 줄이기 위하여 CCD를 사용하여 제조된다. 이러한 실시예에 있어서, 소비전력이 감소할 뿐만 아니라 회로 설계가 용이해지며, 그 연산 성능이 개선된다. 또한 안정된 동작특성을 가진다.

본 발명의 제3 내지 제8실시예, 그리고 제9실시예에 의하면, 복소계수필터 구성의 세단계의 연결 순서와 복소계수필터와 이퀄라이저의 연결순서에 대해서는 실질적으로 동일한 결과가 얻어진다, 그것은 비록그 순서가 바뀌더라도 수학적인 측면에서 각각의 요소의 특성은 같이 다중화될 수 있기 때문이다. 이러한 것은 일반적인 선형회로에서는 기본적인 특징이다. 상술한 바와 같은 연결 순서의 변경에 대해서는 본 발명의 기본 범주에 속하게 된다.

유사하게, 본발명의 제8 및 제9실시예에 있어서, 오프셋주파수를 제거하기 위한 주파수변환회로와 시닝(thinning)회로의 순서 또는 오스셋주파수를 제거하기 위한 주파수변환회로와 평균화회로의 순서의 변화는 본 발명의 범주에 속하는 것은 당연하며, 이는 수학적으로 각각의 요소의 특징이 승산될 수 있기 때문이다.

본 발명의 제1 내지 제9실시예에 있어서, 기본 샘플링 주파수는 요구되는 파의 16중 대역폭으로 세팅되어 있다. 그리고 상기 기본 샘플링주파수를 소정의 파의 32중 대역폭으로하는 것은 상기와 같은 본 발명의 기본 범주에 속하는 것으로 본 발명에 포함되는 것은 물론이다.

본 발명의 제7 내지 제9실시예에 있어서, 복소계수필터를 사용하는 인접파 제거회로수단은 이중으로 사용되고 있으며, 전체적인 샘플링 주파수는 요구되는 파의 64중 대역폭으로 세팅되어 있다. 이러한 것은 상기 회로 수단이 이중으로 또는 다중 방식으로 사용될 수 있음을 보여 준다. 64중 샘플링은 2의 정수배로 다중화 되는 다른 실시예를 충분하게 보여주고 있다.

본 발명에 있어서, 하드웨어에 의하여 신호처리를 목적으로 여러 가지 수치계산이 고안되어 있다. 예를 들면 샘플링 주파수가 요구되는 파의 16중 대역폭으로 세팅되고, 복소계수필터가 디지털 신호처리로 구현하고 있어서, 제2, 그리고 저3의 인접파는 제거되기 위하여 π/4 간격의 위상각을 가지도록 된다. 이러한 것 역시 본 발명의 범주에 속하는 것은 당연하다.

제1실시예 내지 제4실시예의 구성예인 본 발명의 제5 및 제6실시예에 있어서, 잔류 주파수오프셋은 디지털 시스템에 의하여 제거될 수 있으며, 이러한 것은 본 발명의 대단히 중요한 특징이다.

본 발명의 제8 및 제9실시예에 의한 시닝(thinning)회로와 평균화회로의 결합 사용은, 각각 기본적으로 본 발명의 제7실시예에 포함되어 있다.

유사하게, 본 발명의 제8 및 제9실시예에 의하면, 국부파동 주파수를 사용하는 것에 의하여 주파수 변환에서 중간 주파수 영역 또는 DC영역으로의 변환 사이의 선택과, 시닝(thinning)화 그리고 평균화회로 사이의 선택은 몇가지의 결합을 만들 수 있다. 이러한 결합은 기본적으로 본 발명의 제7실시예에 포함되어 있다.

본 발명의 제14실시예에 의하면, 다중대역 신호를 수신하기 위한 무선수신장치는, 캐스케이드 연결된 복수개의 채널필터를 포함하고, 각각의 채널필터는 복소계수필터로 구성되며, 채널필터의 각각의 샘플링 주파수는 대역폭비(N)을 가지는 다중대역신호의 수신을 가능하게 하도록 필요에 따라 적절하게 가늘어진다. 그리고 상기 채널필터는, N=4^M을 만족하는 숫자 M의 소수부분을 반반올림 또는 반올림하는 것에 의하여 얻어지는 숫자로 제공된다.

본 발명의 제14실시예의 구성예인 제15실시예에 의하면, 상기 채널필터는 채털필터의 적어도 한 부분에 공통적으로 사용되는 이퀄라이저를 더 포함한다. 본 실시예에 있어서, 채널필터의 구성이 간단해 질 수 있다.

상기 제14실시예 또는 제15실시예의 구성예인 본 발명의 제16실시예에 의하면, 무선수신장치는, 상기 채널필터의 하부에 제공되는 루트 나이키스트(root Nyquist) 필터를 더 포함하고, 그것은 요구되는 채널에 수신특성에 의하여 나이키스트 특성에 더해지는 열화 요소를 보상하게 된다.

제1실시예

제1도는 본 발명의 제1실시예의 구성도이다. 안테나에서 얻어지는 수신신호(1)는 고주파 증폭기(2)로 공급되어 증폭된다. 상기 고주파증폭기(2)에서의 출력은 제1밴드패스필터(3)으로 공급되어, 다른 무선 신호에서 관련된 통신 시스템의 모든 채널에서 필요한 신호만을 분리하게 된다. 상기 제1밴드패스필터(2)에서의 출력은 주파수변환기(4)로 공급되어 국부파동주파수(f_LO)를 사용하여 주파수변환된다.

상기 주파수변환기(4)에서의 출력은 제2밴드패스필터(6)로 공급되어, 채널 필터링 효과를 얻게 되고, 주파수변환기(4)에서 생기는 이미지 신호는 흡수되고 오직 원하는 파만이 그것을 통과하도록 된다. 상기 제2밴드패스필터(6)에서의 출력은 AGC증폭기(7)로 공급되어 소정의 신호 강도를 가지는 증폭된 신호로 출력된다. 이러한 출력은 샘플앤드홀드회로(8)로 공급되어, 샘플링 클럭신호(9)에 의하여 샘플링되고 홀드된다. 상기 동작에 의하여 샘플링된 주파수는, 제2밴드패스필터(6)등에 의하여 정의되는 밴드패스폭과 동일한 주파수의 정수 부분으로 세팅된다. 즉, 대역폭 제한 샘플링 법칙(bandwith limiting sampling theorem)이 사용되는 것이다. 수신된 신호의 디지털화 신호는 이렇게 하여 얻어져서, 각각 I축요소 분리회로(10)와 Q축요소 분리회로(11)으로 공급된다.

샘플링된 출력은, 상기 I축요소 분리회로(10)에서 모든 다른 클럭펄스에 대하여 얻어지는 반면, Q축요소 분리회로(11)에서의 샘플링된 출력은, 상기 I축요소분리회로(10)에서 샘플링된 출력이 얻어지지 않는 시점에서 얻어진다. 샘플링된 출력의 극성은, 힐버트(Hilbert) 변환을 위하여 각각의 I축요소와 Q축요소와 관련하여 모든 다른 클럭펄스로 반전되어, 샘플링된 출력은 위상면에서 두 개의 직교요소로 변환된다. 이러한 두 개의 신호는 복소계수필터(12)로 공급된다. 상기 복소계수필터(12)는, 인접 채널 신호 그룹에서 불필요한 것을 제거하고, 그 직교출력(13,14)는, 각각 I축이퀄라이저(15)와 Q축이퀄라이저(16)에 공급되어, 위상 지연이 등가화된다, 상기 I축이퀄라이저(15)와 Q축이퀄라이저(16)에서의 출력(17,18)은, 각각 I축저역필터(19)와 Q축저역필터(20)으로 공급되어, 불필요한 고주파잔류성분이 제거된다.

또한 필요하다면 레벨 변환이 실시되어, 상기 디지탈 신호 레벨의 출력(21,22)이 디지털 시스템에 제공될 수 있다. 상기 샘플앤드홀드회로 동작 이후의 모든 동작의 제어는 클럭신호발생제어기(23)에 의하여 발생하는 클럭신호에 의하여 수행된다.

제2도를 참조하여, 이하에서의 설명은 제1도에 도시된 본 발명의 제1실시예에서 주파수 변환에 이르기 까지 주파수축과 관련되어 도시된 바와 같은 신호처리와 관련되어 설명될 것이다.

제2(a)도에는, 본 발명의 통신 시스템에서 사용되는 주파수대역, 통신 대역의 통신채널, 그리고 그중에서 요구되는 채널의 배열을 보인 예시도이다. 이러한 상태는 본 통신 대역의 상하의 주파수 대역이 다른 통신 신호 그룹이 차지하고 있다.

제2(b)도는, 제1도에 도시한 제1저역필터(3)에 의하여 본 발명의 통신 대역이 추출되고, 다른 통신 신호 그룹은 제거되어 있는 상태이다.

제2(c)도는, 제1도의 주파수변환기(4)에 의하여 주파수 변환되어 저주파대역으로 이동한 본 발명의 통신대역과, 상기 통신 대역이, 제2밴드패스필터(6)에 의하여 요구되는 파 채널의 대역의 저단에 중심을 둔 중간주파수 대역폭(fFB)으로 대역 제한된 상태를 도시하고 있다.

제2(d)도는, 상술한 중간 주파수 대역폭(fFB)으로 대역 제한된 신호가 샘플링과 동시에 샘플앤드홀드회로(8)에 의하여 주파수 변환된 상태를 도시하고 있으며, 따라서 상기 신호를 베이스밴드 주파수의 근처로 이동시키고 있다. 여기서 fs는 샘플링 클럭 신호(9)의 주파수를 보이고 있으며, 본 발명에서 중간 주파수 대역폭(fFB)는 채널 간격의 폭 6배 이내로 세팅되어 있다. 이 때 샘플링 주파수는 채널간격 주파수(fw) 또는 베이스밴드 대역폭(fb)의 1/2 또는 짝수번의 16배의 주파수로 세팅된다.

종래의 샘플링에 있어서, 샘플링 주파수는 일반적으로 1차샘플링(first-order) 법칙에 의하여, 중간주파수의 중심주파수(f_IF)의 두배 또는 그 이상으로 세팅된다. 본 발명에 있어서, 대역제한 신호에 대하여 샘플링 이론을 사용하는 것에 의하여 최저 심플링 주파수(fs)는 중간 주파수 대역의 대역폭(f_FB)의 두배로 세팅된다.

제2(d)도에 있어서, 샘플링에 의한 하향 변환의 결과로, 요구 파(desired wave) 채널의 하단부가 베이스밴드 지역의 DC포인트의 주변에 위치하는 곳으로 요구파 채널이 이동하고, 동일한 수의 채널이 주파수축의 정역위치에서 DC축을 중심으로 대칭으로 배열되는 스펙트럼이 얻어지게 된다.

제3(a) 내지 3(e)도를 참조하여 살펴보면, 제1도에 도시한 바와 같이 주파수변환회로에서 샘플링 주파수축을 중심으로 도시한 바와 같은 관련된 처리를 설명한다.

제3(a)도는 제2(c)도에 도시한 것과 동일한 것으로, 제1도에 도시한 주파수변환기(4)에 의하여 통신대역이 주파수 변환된 상태를 보이고 있으며, 따라서 저주파수대역으로 이동하여, 통신 대역은, 제2밴드패스필터(6)에 의하여 요구파 채널대역의 하단부에서 중심인 중간주파수 대역폭(f_FB)으로 대역 제한된다.

제3(b)도는, 샘플앤드홀드 회로(8)의 샘플링 주파수(fs)와 중간주파수 및 중심주파수(fc-f_LO) 사이의 관계를 도시하고 있다 샘플링 주파수(fs)는, 2 또는 그이상의 정수에 의하여 중간주파수 및 중심주파수(fc-f_LO)를 분할함으로서 얻어지는 주파수로 되기 위하여 필요하게 된다.

제3(c)도는, 중간주파수 대역폭(f_FB)의 채널 그룹이 영주파수(zero frequency)를 포함하는 샘플링주파수의 다중파에 중첩된(제3(b)도 참조) 상태에서 얻어지는 스펙트럼을 도시하고 있다, 제3(c)도에 도시된 바와 같이, 중간주파수 및 중심주파수(fc-f_LO)는 중간주파수대역폭(f_FB)의 값보다 높은 주파수로 세팅되어 샘플링에서 에일리어싱(aliasing)의 발생을 방지하게 된다.

제3(d)도에 도시된 바와 같이, 복소계수필터(12), 위상이퀄라이저(15,16), 그리고 지연방식 저역필터(19,20)로 구성되는 인접채널 제거필터의 특성이 채널배열로 도시되어 있다. 상기 다이어그램에 의하면, 필터의 제로포인트는 인접채널의 중심주파수에 위치하는 것을 도시하고 있다.

제3(e)도는, 제3(e)도에 도시된 필터특성에 기초하여 인접채널 제거 효과를 개략적으로 보이고 있다.

실시예2

제4도는 본 발명의 제2실시예의 구성을 보이고 있다. 안테나에서 얻어지는 수신신호(1)은 고주파 증폭기(2)에 공급되어 증폭된다. 상기 고주파 증폭기(2)에서의 출력은 밴드패스필터(3)으로 공급되어, 관련된 통신 시스템의 모든 채널에서 필요한 신호만을 추출하고, 다른 무선신호를 필터링하게 된다. 상기 밴드패스필터(3)에서의 출력은 주파수변환기(4)로 공급되어, 국부파동주파수(f_LO)등을 사용하여, 요구되는 파(요구파)와 인접판 저역채널 사이의 경계에 있는 주파수로 주파수 변환된다.

주파수변환기(4)에서의 출력은 제1단계 저역필터(6')로 공급되어 채널 필터링 효과를 얻게 되고, 주파수변환기(4)에서 발생한 이미지 신호는 흡수되고, 오직 요구파만이 통과하도록 된다. 제1단계저역필터(6')에서의 출력은 AGC증폭기(7)로 공급되고, 소정의 신호 강도를 가진 증폭된 출력이 얻어진다. 이러한 출력은 샘플앤드홀드회로(8)에 공급되어, 샘플링 클럭신호(9)에 의하여 샘플링되고 홀드된다.

샘플앤드홀드 동작에서의 샘플링 주파수는, 제1단계저역필터(6')에 의하여 한정되는 통과대역폭의 두배의 주파수의 정수의 부분으로 세팅된다. 즉, 상기 샘플앤드홀드 회로에 의한 샘플링에 있어서, 1차 샘플링방법(first-order sampling theorem)이 사용된다. 이렇게 하여 얻어진 수신신호의 불연속 신호는, I축성분분리회로(10)와 Q축성분분리회로(11)에 각각 제공된다.

상기 I축성분분리회로(10)에서는 모든 클럭펄스에 대하여 샘플링된 출력이 얻어지는 반면, Q축성분 분리회로(11)에서는 상기 I축성분 분리회로(10)에서 샘플링된 출력이 얻어지지 않는 시점에서 샘플링된 출력이 얻어진다. 샘플링된 출력의 극성은, 힐버트 이론에 따르도록, 각각의 I축과 Q축에 대하여 모든 클럭펄스에 대하여 반전되고, 따라서 샘플링된 출력은 위상면에서 두 개의 직교성분의 형태로 변환된다.

상기 두 개의 신호는 복수계수필터(12)에 공급된다. 상기 복소계수필터(12)는 불필요한 인접 채널 신호그룹을 제거하고, 그 직교 출력(13,14)은 각각 I축이퀄라이저(15)와 Q축이퀄라이저(16)에 공급되어, 위상 지연이 등가화된다. 상기 I축이퀄라이저(15)와 Q축이퀄라이저(16)의 출력(17,18)은 각각 I축 저역필터(19)와 Q축저역필터(20)에 제공되어 불필요한 고주파 잔류성분을 제거한다,

더욱이 필요하다면 레벨 변환이 시행되어, 디지털 신호레벨의 출력(21,22)은 디지털 시스템으로 공급될 수 있다. 상기 샘플앤드홀드 동작 회로의 모든 동작의 제어는, 클럭신호 발생 제어회로(23')에 의하여 공급되는 여러가지 클럭신호에 의하여 수행된다.

다음에는 제5도를 참조하면서, 제4도에 도시된 본 발명의 제2실시예의 주파수변환회로에 이르기 까지 주파수축과 관련되어 설명하기로 한다.

제5(a)도는, 본 발명의 통신시스템과 통신채널, 그리고 그중에서 요구되는 요구파에 사용되는 주파수대역의 배열의 예를 보이고 있다. 도시된 상태는 본 통신 대역의 상하의 주파수대역을 다른 통신 신호그룹이 차지하는 상태를 도시한 것이다.

제5(b)도는, 본 발명의 저역필터(3)(제4도참조)에 의하여 본 통신 대역이 추출되고, 다른 통신신호그룹은 제거된 상태를 도시하고 있다.

제5(c)도는, 주파수변환기(4)(제4도참조)에 의하여 통신대역이 주파수 변환되어 저주파수 대역으로 이동하였으며, 통신대역은 제1단계저역필터(6')에 의하여 요구파 채널 대역의 하단부에 중심을 둔 중간주파수대역폭(f_FB)로 대역제한되어 있다.

제5(d)도에서는, 상기 중간주파수 대역폭(f_FB)로 대역 제한된 신호가 샘플링되면서 샘플앤드홀드회로(8)에 의하여 주파수변환되어, 베이스밴드 주파수 근처로 이동된 상태를 도시하고 있다. 여기서 fs는 샘플링 클럭신호(9)의 주파수를 보이고 있으며, 본 발명에서 중간주파수 대역폭(f_FB)은 채널 간격의 6배 이내로 설정되어 있다. 이 때의 샘플링 주파수는 채널간격 주파수(fw) 또는 베이스밴드 대역폭(fb)의 1/2 또는 짝수번의 16배의 주파수로 세팅된다.

본 발명에 있어서, 대역 제한되는 신호에 대하여 샘플링 이론을 적용함으로서, 최저 샘플링주파수(fs)는 중간주파수대역의 대역폭(f_FB)의 두배로 설정될 수 있다.

제5(d)도에 있어서, 샘플링에 의한 하향 변환의 결과로, 요구파 채널이, 베이스밴드 영역의 DC포인트의 부근에 요구파 채널의 하단이 위치하게 되는 위치로 이동하고, 동일한 숫자의 채널이 주파수축의 정역측으로 DC축을 중심으로 대칭으로 배열되어 있는 스펙트럼이 얻어진다.

다음에는 제6(a)도 내지 제6(e)도를 참조하면서, 제4도에 도시한 본 발명의 제2실시예에서 주파수변환회로에서 샘플링 이후의 과정에 대하여 주파수축을 중심으로 설명하기로 한다.

제6(a)도는 제5(b)도와 동일한 것이고, 제6(c)도는 제5(c)도와 동일한 것이다. 이와 같은 상태는, 본 발명의 통신 대역이 주파수변환기(4)(제4도)에 의하여 주파수변환되어 저주파수 대역으로 이동하였으며, 본 발명의 통신 대역은, 요구파채널의 대역의 하단부가 DC포인트 부근에 위치하는 베이스주파수영역(f_BB)으로, 제1 단계저역필터(6')에 의하여 대역 제한된 상태를 도시하고 있다.

제6(b)도는, [요구채널주파수(fc)-채널폭/2]의 값인 국부파동주파수(f_LO)와 샘플앤드홀드회로(8)의 샘플링주파수(fs)사이의 관계를 보이고 있다. 샘플링주파수(fs)는, 베이스밴드 주파수 영역(f_BB)의 두배 이상일 것이 요구되어, 샘플링에서 에일리어싱의 발생을 방지하게 된다.

제6(c)도는, 베이스밴드주파수 영역(f_BB)의 채널그룹이, 영주파수를 포함하는 샘플링주파수의 다중파(제6(b)도)에 중첩된 상태에서 얻어지는 스펙트럼을 보이고있다. 상기 국부파동주파수(f_LO)와 상기 샘플링 주파수(fs)사이의 관계에서 어떠한 제한된 부가되지 않았다는 점에 주목해야 한다.

제6(d)도에 있어서, 복소계수필터(12), 위상이퀄라이저(15,16) 그리고 지연방식 저역필터(19,20)으로 구성되는 인접채널 제거필터의 특성이 채널배열로 나타나 있다. 이에 의하면, 필터의 0포인트는 인접채널의 중심주파수에 있다.

제6(e)도는 제6(d)도에 도시된 필터 특성의 인접채널 제거효과를 개략적으로 도시하고 있다.

제3실시예

제7도는 본 발명의 제3실시예를 도시하고 있다, 제7도에 있어서는, 제4도에 도시된 실시예에서, I축시닝(thinning)회로(24)와, Q축시닝(thinning)회로(25) 그리고 이미지억제주파수 변환회로(26)이, I축저역필터(19)와 디지털시스템(21')의 사이, 또는 Q축저역필터(20)와 디지털시스템(22') 사이에 삽입되어 있다. 이러한 연결상태에서 클럭신호발생 및 제어회로(23')의 제어 시스템을 증가시키고 있다.

안테나(1)에서 수신되는 수신신호(1)는 고주파증폭기(2)에 의하여 증폭된다. 상기 고주파증폭기(2)에서의 출력은 밴드패스필터(93)에 공급되어 관련된 통신시스템에서 모든 채널과 관련되는 신호만을 추출하고 다른 무선신호는 제거한다. 상기 밴드패스필터(3)의 출력은 주파수변환기(4)로 출력되어 요구파와 그것의 저역 인접채널 사이의 경계 주파수인 국부파동주파수(fLO)를 사용하여 주파수 변환된다.

상기 주파수변환기(4)에서의 출력은 제1단계저역필터(6')으로 출력되어 채널필터링 효과를 억게되어, 주파수변환기(4)에서 생기는 이미지신호는 흡수되고 오직 요구파만이 통과된다. 제1단계저역필터(6')에서의 출력은 AGC증폭기(7)로 공급되어, 소정의 신호 강도를 가진 증폭된 신호가 출력된다. 이러한 출력은 샘플앤드홀드회로(8)에 공급되어 샘플링클럭신호(9)의 제어하에 샘플링되어 홀드된다.

샘플앤드홀드회로에서의 샘플링주파수는 제1단계저역필터(6') 등에 의하여 한정되는 통과대역의 두배에 해당하는 주파수의 정수의 부분으로 설정된다. 즉, 상기 샘플앤드홀드 회로에 의하여 샘플링에 있어서, 우선순위샘플링 이론이 적용된다. 이렇게 하여 얻어진 수신신호의 디지털 신호는 각각 I축성분분리회로(10)와 Q축성분 분리회로(11)로 공급된다.

I축성분 분리회러(10)에서는 모든 클럭펄스에 대하여 샘플링 출력이 얻어지는 반면, Q축성분 분리회로(11)에 있어서는 상기 I축성분 분리회로(10)에서 샘플링 출력이 얻어지지 않는 시점에서만 샘플링 출력이 얻어진다. 샘플링된 신호의 극성은 힐버트(Hilbert) 이론에 따르도록 각각의 I축과 Q축과 관련하여 모든 클럭펄스에 대하여 반전되어, 샘플링 출력은 위상면에서 두 개의 직교성분의 형태로 변환된다.

이러한 두 개의 신호는 복소계수필터(12)에 공급된다. 복수계수필터(12)는 불필요한 인접채널 신호그룹을 제거하고, 그 직교출력(13,14)은 각각 I축이퀄라이저(15)와 Q축이퀄라이저(16)로 공급되어, 위상 지연이 등가화된다. I축이퀄라이저(15)와 Q축이퀄라이저(16)의 출력은 I축저역필터(19)와 Q축저역필터(20)으로 공급되어, 불필요한 고주파 잔류성분이 제거된다.

상기 I축저역필터(19)와 Q축저역필터(20)의 출력은 I축시닝(thinning)회로(24)와 Q축시닝(thinning)회로(25)에 공급된다. 다음에 상기 I축시닝(thinning)회로(24)와 Q축시닝(thinning)회로(25)에서의 출력은 이미지 억제주파수변환회로(26)에 입력되고, 그 출력은 디지털 출력(21',22')의 형태로 디지털 시스템에 공급된다.

이러한 신호처리에 있어서, 제7도의 제3실시예에서 주파수변환회로에서 샘플링 및 그 이후의 과정은 주파수축으로 도시한 바와 같이 제5도에 도시한 실시예와 극히 유사하고, 주파수변환회로에 이르기 까지는 제4도에 도시한 제2실시예의 주파수 변환회로에서 샘플링 및 그 이후의 과정이 유사하기 때문에 자세한 설명은 생략하기로 한다.

그리고 제8(a)도 내지 제8(e)도를 참조하면서 시닝(thinning)회로(24,25)의 동작에 대하여 설명한다. 제8(a)도는 제6(d)도와 유사하고, 그것은 필터특성을 보이고 있다. 다음에는 I축시닝(thinning)회로(24)와 Q축시닝(thinning)회로(25)에 대하여 설명한다.

제8(b)도는, 복소계수필터(12), I축이퀄라이저(15), Q축이퀄라이저(16) I축저역필터(19), 그리고 Q축저역필터(20)으로 구성되는 인접 채널 제거필터에 의하여 요구파가 추출된 상태를 도시하고 있다. 그러나 요구파와 DC영역으로 이동한 그 인접채널 신호그룹의 잔류스펙트럼과 동일한 스펙트럼이 샘플링주파수(fs)와 조화를 이루면서 반복되고 있다.

제8(c)도는, 데이터가 1/2의 비율로 가늘어진 상태를 도시하고 있다. 원래의샘플링주파수(fs)의 반인 샘플링주파수(fs')과 같이, 주파수 배열 사이의 간격은 반으로 되어, 스펙트럼의 반복율은 두배로 된다. 이러한 것에 의하여, 16중 오버샘플링에 있어서, 8채널이 샘플링 주파수의 배열 사이에 존재하는 반면, 1/2 시닝(thinning)화에 의하여 오직 4채널이 그 사이에 존재하게 되고, 다른 채널의 잔류 신호는 각각의 채널의 위치에서 중첩된다.

제8(d)도에 있어서, 데이터는 1/2로 더 가늘어진다, 제8(e)도에 있어서는 더 1/2로 가늘어져서, 결국 제8(b)도의 상태에서 1/8의 비율로 가늘어진다. 결과적으로 요구되는 요구파 스펙트럼이 채널 간격에서 반복적으로 나타나게 된다. 이러한 상태에서의 샘플링 주파수(fs''')는 요구파와 관련된 이중 오버샘플링 주파수에 대응하게 된다. 이러한 것은 샘플링 주파수가, 샘플링 이론의 최소 한계를 만족시키기 까지 줄어든 것을 의미한다.

제8(e)도에 있어서, 인접채널 그풉의 신호는 요구파 스펙트럼의 범위 내에서 중첩된다. 그러나 기본적으로 인접채널 신호는 실질적으로, 복소계수필터(12), I축이퀄라이저(15), Q축이퀄라이저(16), I축저역필터(19), 그리고 Q축저역필터(20)으로 구성되는 인접채널 제거 필터에 의하여 감쇠된다.

따라서 제8(e)도에 도시한 상태는, 요구파는, 그것의 두배의 주파수로 샘플링되고 추출된 상태로 간주될 수 있다. 그러나 DC주파수에서의 주파수 오프셋은 여전히 존재한다. 상기 시닝(thinning)화회로(24,25)의 출력은, 이미지억제 주파수 변환회로(26)으로 입력되어 오프셋 주파수를 제거한다. 그리고 각각의 시닝(thinning)회로(24 또는 25)는, 매 8클럭펄스에 대하여 한번 샘플링하는 이송회로 또는 샘플앤드홀드회로이다.

상술한 본 발명의 제3실시예의 설명에서 명백한 바와 같이, 요구파는, 복소계수필터(12), I축이퀄라이저(15), Q축이퀄라이저(16), I축저역필터(19) 그리고 Q축저역필터(20)로 구성되는 인접채널 제거필터에 의하여 추출될 수 있다.

제4실시예

제9도에는 본 발명의 제4실시예가 도시되어 있다. 제9도에서는, I축평균화회로(27), Q축평균화회로(28), 그리고 이미지억제 주파수변환회로(26)가, 본 발명의 제2실시예를 도시한 제4도에 도시한 I축이퀄라이저(15)와 디지널 시스템(21')사이에 또는 Q축이퀄라이저(16)와 디지털시스템(22') 사이에 삽입되어 있다. 본 실시예에 의한 연결에 있어서, 클럭신호발생 및 제어회로(23')의 제어 시스템이 향상될 것이다.

안테나에서 수신되는 수신신호(1)는 고주파증폭기(2)에 공급되어 증폭된다. 상기 고주파증폭기(2)에서의 출력은 밴드패스필터(3)에 입력되어, 관련된 통신시스템의 모든 채널의 신호만을 추출하고, 나머지 무선신호는 제거된다. 상기 밴드패스필터(3)에서의 출력은 주파수변환기(4)로 공급되어, 요구파와 저인접채널의 경계주파수인 국부파동주파수(f_LO)를 사용하여 주파수 변환된다.

주파수변환기(4)에서의 출력은 제1단계저역필터(6')에 공급되어 채널필터링효과를 얻게 되고, 주파수변환기(4)에서 생긴 이미지 신호는 흡수되고 오직 요구파만이 그것을 통과한다. 상기 제1단계저역필터(6')에서의 출력은 AGC증폭기(7)에 공급되고, 소정 신호 강도를 가진 증폭된 신호가 출력된다. 이러한 출력은 샘플앤드홀드회로(8)에 입력되어, 샘플링클럭신호(9)에 의하여 샘플링되고 홀드된다.

샘플앤드홀드회로의 동작에 의한 샘플링주파수는, 제1단계저역필터(6')에 의하여 한정되는 통과대역폭의 두배에 해당하는 주파수의 정수의 부분으로 설정된다. 즉, 상기 샘플앤드홀드 회로에 의한 샘플링에 있어서, 1차 샘플링 이론이 적용된다. 이렇게 하여 얻어진 수신신호의 불연속신호는 각각 I축성분분리회로(10) 및 Q축성분분리회로(11)로 입력된다.

이러한 샘플링 출력은 I축성분분리회로(10)에서는 모든 클럭펄스마다 얻어지는 반면, Q축성분 분리회로(11)에서는 상기 I축성분 분리회로(10)에서 샘플링 출력이 얻어지지 않는 시점에서 샘플링 출력이 얻어진다. 상기 샘플링출력의 극성은, 힐버트 이론에 따르도록 I축과 Q축의 각각과 관련하여 매 클럭펄스에 대하여 반전되어, 샘플링 출력을 위상면에서 두 개의 직교성분의 형태로 변환하게 된다.

이러한 두 개의 신호는 복소계수필터(12)로 입력된다. 상기 복수계수필터(12)는 불필요한 인접채널 신호그룹을 제거하고, 상기 직교출력(13,14)은 각각 I축이퀄라이저(15)와 Q축이퀄라이저(16)으로 공급되어, 위상지연이 등가화된다. I축이퀄라이저(15)와 Q축이퀄라이저(16)에서의 출력(17,18)은 각각 I축평균화회로(27)와 Q축평균화회로(28)로 입력된다. 다음에 상기 I축평균화회로(27)와 Q축평균화회로(28)에서의 출력은, 이미지억제 주파수변화회로(26)으로 입력되고, 그 출력은 디지털 출력(21',22')형태로 디지털시스템에 공급된다.

주파수축을 통하여 도시한 바와 같이, 제9도에 도시한 본 발명의 제4실시예에 의한 주파수변환회로에 이르는 처리과정과 주파수변환회로에서 샘플링 및 이후의 처리과정은, 제5도에서 주파수축을 통하여 설명한 부분과, 제6(a)도 내지 제6(e)도에 도시한 주파수변환회로에 이르는 부분과, 주파수변환회로에서 샘플링 및 그 이후의 처리과정이 유사하기 때문에 자세한 설명은 생략하기로 한다.

다음에는 제10도를 참조하면서 평균화회로(27,28)의 동작에 대하여 설명하기로 한다. 제10도는 제6(d)도와 유사한 것으로, 필터특성을 보이고 있다. 다음에는 도면을 참조하면서 I축평균화회로(27)와 Q축평균화회로(28)에 대하여 설명하기로 한다.

제10(b)도는, 복소계수필터(12), I축이퀄라이저(15), Q축이퀄라이저(16), I축평균화회로(27), 그리고 Q축평균화회로(28)로 구성되는 인접채널 제거필터에 의하여 요구파가 추출된 상태를 보이고 있다. 그러나 DC영역으로 이동한 인접채널신호그룹과 요구파의 잔류 스펙트럼과 동일한 스펙트럼이 샘플링주파수(fs)의 가가배열에 대하여 반복되고 있다.

제10(c)도는, 두 개의 샘플링 주기에 대하여 데이터가 평균화된 상태를 보dl고 있다. 원래의 샘플링주파수(fs)의 반인 샘플링주파수(fs')에 의하여 주파수 배열 사이의 간격은 반으로 되고, 스팩트럼의 비율은 두배로 되어 있다. 16중에 있어서 오버샘플링된 8채널이 샘플링주파수의 배열에 나타나는 반면, 두 개 섹션에 대한 평균에 의하여 오직 4채널만이 그 사이에 존재하게 되고, 다른 채널의 잔류신호는 각 채널의 위치에서 중첩된다.

제10(d)도에 있어서, 데이터는 제10(b)도와 비교할 때 4주기에 대하여 평균화되도록 더욱 평균화된다. 제10(e)도에 있어서, 상기 데이터는 제10(b)도와 비교와 비교할 때 8주기에 대하여 평균화되도록 또 한번 평균화된다. 결과적으로 욕파스펙트럼은 채널 간격에서 반복적으로 나타나게 된다. 이 때의 샘플링주파수(fs''')는, 요구파에 대하여 2중 오버샘플린된 상태에 해당한다. 이러한 것은 샘플링 주파수가, 샘플링 이론의 최소 기준만을 만족시키도록 줄어든 것을 의미한다.

제10(e)도에 있어서, 인접채널 그룹의 신호는 요구파 스펙트럼에 중첩될 것으로 생각되더라도, 실질적으로 중첩된 인접채널성분은 평균화의 저역필터링 효과에 의하여 감쇠된다.

따라서, 제10(e)도에 도시된 상태는, 요구파는, 그것의 2배의 주파수로 샘플링되어 추출된 것으로 간주할 수 있다. 그러나 아직 DC주파수로부터의 주파수 오프셋은 여전히 존재한다. 상기 평균화회로(27,28)에서의 출력은 이와 같은 오프셋 주파수를 제거하기 위하여 이미지 억제주파수 변환회로(26)에 입력된다.

제11도는 8개의 샘플을 평균화하는 회로의 구성을 보이고 있다. 각각의 I축 및 Q축에 대하여 7단계의 지연수단이 캐스케이드 연결되어 있으며, 그 모든 입력과 출력이 평균화를 위하여 결합되어 있다. 엄격하게 말하면, 1/8로 분배되는 것이다. 그러나 여기서 전체적인 시스템의 필요한 증폭요소의 성분에 상기 요소를 분해하는 것에 의하여 반드시 분할을 수행할 필요는 없다.

상술한 제4실시예의 설명에서 명백한 바와 같이, 요구파는, 복소계수필터(12), I축이퀄라이저(15), Q축이퀄라이저(16), I축평균화회로(27), 그리고 Q축평균화회로(28)로 구성되는 인접 채널 제거필터에 의하여 추출될 수 있다.

제5실시예

제12도 및 제13도는 본 발명의 제5실시예를 도시하고 있다. 제12도에 있어서, 4중영역 복소계수필터(112)(제1복소계수필터)와, I축 4중영역이퀄라이저(115)(I축제2이퀄라이저)와, Q축 4중영역이퀄라이저(116)(Q축제2이퀄라이저), I축4중영역 평균화회로(127)(즉 I축 제2평균화회로), 그리고 Q축 4중영역 평균화회로(128)(즉, Q축 제2평균화회로) 등이, 본 발명의 제4실시예에서의 I축성분분리회로(10)과 제1복소계수필터(12) 사이, 그리고 Q축성분 분리회로(11)과 제1복소계수필터(12) 사이에 삽입되어 있다. 한편, 제13도에 있어서, 4종영역 복수계수필터(즉, 제2복소계수필터), I축 4중영역이퀄라이저(115)(즉, I축제2이퀄라이저), Q축 4중영역이퀄라이저(116)(즉, Q축제2이퀄라이저), I축4중영역 저역필터(119)(즉, I축 제2이퀄라이저), Q축4중저역필터(120)(즉, Q축제2저역필터), I축 4중영역시닝(thinning)회로(125)(즉, Q축제2시닝(thinning)회로) 등이, 본 발명의 제3실시예에 있어서의 I축성분분리회로(10)와 제1복소계수필터(12) 사이에, 그리고 Q축성분 분리회로(11)과 제1복소계수필터(12) 사이에 삽입되어 있다.

이렇게 삽입함에 의하여, 상기와 같은 방법으로, 복소계수필터, 이퀄라이저, 그리고 평균화회로 또는 시닝(thinning)회로로 구성되어 16중 오버샘플링에 의하여 인접파를 제거하는 회로 수단이 베이스밴드 주파수에서 본 바와 같이, 중복으로 실시된다. 그 결과로, 양측의 9 내지 16인접채널의 제거는 16X4, 즉 64중 오버샘플링에 의하여 수행된다.

제12도에 있어서, 안테나에서 샘플앤드홀드회로(8) 까지의 구성과 그 연결은 본 발명의 제3 및 제4실시예와 동일한 것으로 자세한 설명은 생략한다. 상기 샘플앤드홀드회로(8)는 클럭신호발생 및 제어회로(23')로부터 64중 오버샘플링에 필요한 샘플링클럭신호(9)를 받아서, 수신된 신호를 샘플링하고 홀드한다. 이러한 샘플링에서 대역제한 샘플링 이론(band-limited sampling theorem)이 사용된다.

이렇게 하여 얻어진 신호의 불연속 신호는 각각 I축성분 분리회로(10)와 Q축성분 분리회로(11)에 공급된다. 그 각각의 출력은 4중영역 복수계수필터(112)에 제공되고, 여덟 개의 인접채널 신호는 요구파의 상하측에서 제거된다. 그 각각의 출력(113,114)은 I축4중영역이퀄라이저(115)와 Q축4중이퀄라이저(116)에 각각 입력된다. 또한 그들의 출력은 I축4중영역평균화회로(127)와 Q축4중영역 평균화회로(128)에, 또는 I축4중저역필터(115)/시닝(thinning)회로(119)와 Q축4중저역필터(120)/시닝(thinning)회로(120)에 각각 제공된다. 요구파를 포함하는 4중 대역의 베이스밴드 출력은 저장된다.

이렇게 하여 얻어진 4중대역의 두 개의 베이스밴드출력은, 본 발명의 제3실시예 및 제4실시예에서 설명된 바와 같이 베이스밴드 신호를 추출하기 위하여 회로수단에 제공된다. 제4실시에에 의하면, 두 개의 출력은, 16중 오버샘플링에 대응하는 제1복소계수필터(12), 제1이퀄라이저(15,16), 제1평균화회로(27,28), 그리고 이미지억제 주파수변환회로(26)에 제공되고, 원래의 배이스밴드 신호는 거기서 추출된다.

제3실시예에 의하면, 두 개의 출력은, 16중 오버샘플링에 대응하는 이미지억제 주파수변환회로(26)과 제1복소계수필터(12), 제1이퀄라이저(15, 16), 제1저역필터(19,20) 제1시닝(thinning)회로(24,25)에 제공되어, 원래의 베이스밴드 신호가 추출된다.

제14도에는 상기와 같은 시닝(thinning)회로의 구체적인 실시예가 도시되어 있다. 도시된 시닝(thinning)회로는, 입력을 수신하기 위한 스위치(SW1)와; 입력전압에 의하여 충전되는 커패시터(C1)와; 반전증폭기(U6)와; 피드백 커패시터(C3); 접지와 연결된 커패시터(C2)와; 반전증폭기(U6)의 입력 또는 출력에 커패시터(C2)를 선택적으로 연결하기 위한 스위치(SW2)와; 클럭입력(CLK)에서 샘플링 클럭신호를 수신하기 위한 D형제1플립플롭(U1)과; 클럭입력(CLK)에서 출력(Q)을 수신하기 위한 D형제2플립플롭(U2)과; 클럭입력(CLK)에서 출력(Q)를 수신하기 위한 D형제3플립플롭(U3); 그리고 모든 출력(Q)과 샘플링클럭신호가 입력되는 AND회로(U4)를 포함하여 구성된다.

제14도를 참조하면서 그 동작에 대하여 설명한다. 상기 시닝(thinning)회로는 클럭입력에서 샘플링 클럭신호를 수신하면 매 8클럭클럭펄스마다 한번의 심플링을 행하는 전송회로(transfer circuit) 또는 샘플앤드홀드 회로이다. 샘플링 주파수는 D형제1플립플롭(U1), D형제2플립플롭(U2), D형제3플립플롭(U3)에 의하여 8로 나누어지고, AND회로(U4)의 출력은 매 8클럭펄스 마다 한번씩 고전위(H) 상태로 되며, 그것은 상술한 플립플롭의 모든 출력과 샘플링클럭신호가 고전위(H) 상태인 경우이다.

상기 스위치(SW1)는, 상기 출력에 의하여 제어되며, 그 입력을 커패시터(C2)에 입력되도록 한다. 그리고 동시에 스위치(SW2)는 상기 커패시터(C2)를 반전증폭기(U6)의 입력으로 연결시킨다. 이 때, 반전증폭기(U6)의 출력은, 선행하는 출력상태를 저장하는 커패시터(C2)에 의하여 그 출력상태를 유지하고 있다. AND회로(U4)의 출력은, 샘플링클럭신호의 1펄스 주기가 끝나면 저전위(L) 상태로 돌아가서, 상기 스위치(SW1, SW2)는 이전의 스위칭 상태로 변경된다. 그러나 이때 상기 커패시터(C1)는 순간적인 입력 전압에 의하여 충전되기 때문에 이러한 입력신호의 순간 전압이, 연속하는 15샘플링 펄스의 주기 동안 반전증폭기(U6)에서 전압으로 유지된다. 상술한 바와 같은 설명에 있어서, 입력신호는 상술한 회로에 의하여 1/8로 가늘어지게 되는 것은 명백하다.

제15(a)도 내지 제15(e)도는, 본 발명의 제5실시예에 있어서, 주파수 변환회로에서 샘플링 및 그 이후의 처리과정을 주파수축을 중심으로 도시하고 있다. 제15(a)도는, 64중 오버샘플링에 의하여 샘플링되고 홀드된수신신호그룹이, 하나의 세트인 4채널을 포함하는 가장채널로 여겨진다.

제15(b)도는 제3(d)도 또는 제6(d)도와 유사한 것으로, 결과 처리 까지의 스텝을 보이는 것이다.

상술한 제5실시예의 설명에서 명백한 바와 같이, 요구파는, 베이스밴드 주파수에서와 같이, 16중 오버샘플링에 의하여 인접파를 제거하는 동작을 수행하는 것에 의하여 추출되는 것은 명백하다.

샘플앤드홀드회로의 구체적인 실시예

제1도에 도시한 바와 같이, 본 발명에 있어서는 고주파회로의 부담을 경감시키기 위하여, 광대역 샘플링이, 한단계 하향 변환이 수행되는 상태에서 수행되고, 후속 신호처리는 디지털장치에 의하여 수행된다. 샘플앤드홀드회로(8)의 구체적인 구성요소는, 입력버터, 샘플링 게이트, 그리고 출력버퍼이다. 샘플링되고 홀드된 수신신호는 디지털화되고 데이터로 변환된 아날로그 신호라고 할 수 있다.

샘플링 주파수에 관하여, 중간주파수상태의 대역폭은 인접채널을 제거하기 위하여 필터의 기능에 부가되는 부담을 부분적으로 지기 위한 목적으로 넓게 만들어져서, 중간주파수 단계에서 필터에 요구되는 기능을 경감하는 것이 가능하게 된다. 중간주파수단계의 대역폭이 전체 5개의 상하 인접채널을 커버할 수 있도록 제공되면, 중간주파수단계의 대역폭은 요구채널을 포함하는 6채널 전체에 대응하게 된다. 따라서 베이스밴드 신호의 대역폭에서 본 바와 같이 오버샘플링은 16중 오버샘플링이다.

제16도는 예를 들어 GaAs와 같은 복합 반도체를 사용하는 샘플링 게이트로 구성되는 샘플앤드홀드회로의 예를 보인 것으로, 2중 또는 그 이상의 비율로 중간주파수 단계에서 신호를 오버샘플링할 수 있는 것이다.

더욱이 만일 샘플앤드홀드회로가, 예를 들어 GaAs와 같은 복합 반도체를 사용하여 저소음 디바이스로 만들어지면, 샘플링 입력 및 출력은, 종래의 A/D변환기에서 필요로 하는 큰 진폭의 신호를 필요로 하지 않기 때문에 전력 소비는 근본적으로 낮아진다.

제16도의 샘플링 클럭신호(CLK)의 부하싸이클은, 트랙보호 동작을 수행하기위하여 50%로 설정되어 있어서, 샘플링 게이트의 스위칭 아이들 전류를 줄인다. 이러한 방법은 좀더 엄격한 정정시간을 요구하지만 전체적으로 보다 작은 왜곡이 생긴다.

직교성분 분리회로의 구체적인 실시예

제17도는 제1도 또는 제4도에 도시한 I축성분 분리회로(10)와 Q축성분 분리회로(11)의 구체적인 실시예를 도시한 것으로, 제18도는 그 동작을 도시한 것이다.

제17도에 있어서, 샘플앤드홀드 회로(8)의 샘플앤드홀드출력은, 스위치(SW21)과 스위치(SW31)에 공급된다. 반전증폭기(U1)은 커패시터(C3)에 의한 부귀환에 기초한 병렬귀환증폭기이다. 스위치(SW21,SW22)가 제17도에 도시한 상태에서 출력은 커패시터(C1)의 충전에 의한 터미널 전압에 의하여 결정된다.

스위치(SW21,SW22)가 시간(t0)에서 역으로 되면, 반전증폭기(U1)의 출력단에 연결되고 그 때까지 출력전압에 의하여 충전되어 있는 커패시터(C2)는, 스위치(SW22)에 의하여 반전증폭기의 입력에 연결된다. 따라서 C2와 C3의 커패시턴스가 동일한 경우에, 반전증폭기(U1)의 출력전위는 동일한 전위로 홀딩된다. 이러한 주기 동안에, 상기 스위치(SW21)는, 샘플앤드홀드회로(8)의 출력을 커패시터(C1)에 연결하고, 상기 커패시터(C1)는 새로운 샘플값의 전압에 의하여 충전된다. 시간(t1)에서 스위치(SW21, SW22)가 제17도에 도시한 상태로 복귀하면, 커패시터(C1)에 저장되어 있는 샘플앤드홀드회로(8)의 출력전압은 반전증폭기(U1)에 공급되고, C1과 C3의 커패시턴스가 동일하면, 새로운 샘플값과 동일한 전압이 반전증폭기(U1)에서 발생된다. 이러한 것은, 반전증폭기(U1)이, 샘플앤드홀드회로(8)의출력의 극성을 유지하는 버퍼증폭기로 작용하는 것이다.

반전증폭기(U2)는, 커패시터(C6)에 의하여 부귀환에 기초하는 병렬귀환증폭기이다. 스위치(SW32,SW33)가 제17도에 도시한 상태로 있으면, 출력은 커패시터(C5)의 충전에 의한 단자전압에 의하여 결정된다.

스위치(SW31,SW32,SW33)가 시간(t0)에서 반전되면, 반전증폭기(U2)의 입력단에 연결되고, 그 때까지의 출력전압에 의하여 제어되는 커패시터(C5)는 스위치(SW33)에 의하여 반전증폭기(U2)의 출력에 연결된다. 이 때, 커패시터(C4)와 인접한 스위치(SW31)는 접지로 연결되고, 스위치(SW32)는 반전증폭기(U2)의 출력으로 연결된다. 커패시터(C4)와 커패시터(C6)의 커패시턴스가 동일하면, 샘플앤드홀드회로(8)의 샘플값의 전압은 반전증폭기(U2)의 출력으로 발생한다. 또한 이와 동시에 커패시터(C5)는 스위치(SW33)에 의하여 반전증폭기(U2)의 출력과 연결되고, 새로운 샘플값의 전압에 의하여 충전된다.

따라서, 시간(t1)에서 스위치(SW32 그리고 SW33)가 제17도에 도시한 상태로 복귀하면, 커패시터(C5)에 저장된 전압은 반전증폭기(U2)의 입력단자로 공급되고, 더욱이 출력전위를 홀딩하도록 유지한다. 이러한 것은, 반전증폭기(U2)가 샘플앤드홀드회로(8)의 출력의 극성을 반전시키는 증폭기로서 기능하는 것이다.

D형플립플롭(U3)은 그 입력단에 샘플링 클럭신호를 수신하고, 그 출력은 그 입력(D)으로 귀환된다, 따라서 상기 D형플립플롭(U3)는 주파수분할기를 구성하게 된다. 유사하게 플립플롭(U5) 역시 주파수 분할기로 동작하게 된다. 캐스케이드 연결된 2단계 플립플롭은 주파소를 4개로 분할한다.

이러한 회로의 동작을 제18도에 도시된 동작 타이밍챠트에 기초하면서 설명한다. 샘플링 클럭펄스는 시점(t1,t2,t3,t4,t5,t6,t7,t8...)에서 동일한 간격으로 도착한다. 샘플링클럭신호는 상술한 바와 같이 약 50%의 부하율을 가지는 직각파이다. 상기 신호를 수신하면, 플립플롭(U3)의 출력(Q)은, 홀수 시점(t1,t3,t5,t7...)에서 "1"이 된다. 이러한 출력을 수신하면, 플립플롭(U4)의 출력은 시점(t1,t5,t9...)에서 "1"이 된다.

한편, 직각변조 신호를 위상면에서 두 개로 분리하기 위하여, 동일한 주파수로 위상판별을 행하면 충분하다. 이러한 목적을 위한 직각검출은, π/2의 위상편차로 샘플링하는 것과 동등하다. 동일한 방법으로 연속적으로 샘플링된 샘플값의 스트링(string) 상에서, 이러한 샘플링을 수행하기 위하여, 코사인함수(I축성분측)와 사인함수(Q축성분측)에 의하여 샘플값을 다중화하는 것에 의하여 위상을 판별하면 충분하다.

상술한 동작이 샘플링 한계에서 수행되면, 제18(a)도에 도시한 각각의 샘플링 클럭 펄스는 π/2의 간격에 해당한다. 이러한 것은, 최고주파성분이, 제18(a)도에 도시한 바와 같이 4샘플링 클럭펄스에 의하여 샘플랭되는 것이다.

직교성분을 추출하기 위하여, I축성분 추출을 위한 코사인함수와 Q축성분을 추출하기 위한 사인함수에는, 최고주파수에 대응하는 주파수가 주어지고, 동시에 샘플링된다. 샘플링 클럭신호의 반복주파수의 1/4의 주파수를 가지는 정현파가 샘플링 클럭신호에 의하여 샘플링되면, 코사인함수에서 +1과 -1이 제8(d)도의 위치에서 샘플링되는 반면, 사인함수에서는 제8(e)도에 도시한 바와 같이, 한 샘플에 대응하는 π/2 위상에 의하여 코사인함수의 지연(또는 잔상) 위치에서 +1과 -1이 샘플링된다. 따라서 I축측 샘플은 극성의 반전없이 제18(d)도에 도시한 위치에서 얻어지고, Q축측 샘플은 제18(e)도에 도시한 위치에서 극선이 교대로 반전되면서 얻어진다.

상기와 같은 방법으로 샘플링이 행해지면, 직교신호와 관련되어 수행되는 샘플링과 동일한 샘플링 출력이, 한 시리즈의 샘플링에 의하여 얻어지는 샘플값으로 부터 얻어진다. 이와 같은 것을 회로로 구현하기 위하여, 제18(d)도의 I축다중화계수와 제18(e)도의 Q축다중화계수가 각각 동일한 극성을 가지는 섹션을 사용하여 그룹으로 분류되면, 제18(h)도 및 제18(i)도에 도시한 바와 같이 한쌍의 3샘플과 하나의 샘플이 얻어진다.

플립플롭(U4)의 출력(Q)를 수신하는 OR게이트(U5)는, 제18도에서 시점(t1,t2,t5 그리고 t6)에서 하이(H) 상태로 추정한다. 따라서 OR게이트(U5)의 출력과 샘플링 클러신호가 입력되는 AND게이트(U6)의 출력은 제19(h)도에 도시한 파형을 출력하게 된다. 한편, 샘플링 클럭신호와 OR게이트(U5) 부논리출력이 입력되는 AND게이트(U7)의 출력은 제18(i)도의 파형을 발생시킨다.

다른 한편, I축샘플과 Q축샘플은 제18(j)도에 도시한 바와 같이 교대로 출력된다. 이하에서는 제17도의 회로가 샘플앤드홀드회로(8)의 출력을 직각신호로 변환하는 것에 대하여 설명한다. 회로상에서, 상기 변환을 수행하기 위하여 상기 플립플롭의 출력을 이용하는 세종류의 게이트회로(U5,U6,U7)이 제공된다.

복소계수필터에 대한 구체적인 실시예

제19도에는 제1도의 복소계수필터의 구체적인 실시예가 도시되어 있다. 복소계수필터(12)는, 복소계수필터(I), 복소계수필터(II), 그리고 복소계수필터(III)와 같이 동일한 구조를 가지는 세 개의 필터를 케스케이드 연결하여 형성된다. 상기 세 개의 필터의 영점은 각각, 제2(d)도에서 베이스밴드 영역으로 이동하여 부주파수영역에 위치하는 세 개의 인접채널의 중심주파수로 설정되어 있다.

다음에는 복소계수필터의 특성의 설정을 도시하고 있는 제19도를 참조하여 설명하기로 한다. 제20(A)도는, 제2(b)도의 채널그룹과 동일한 채널그룹을 가지는 채널그룹을 도시하고 있다. 제20(B)도는 베이스밴드의 근처로 이동하고 제2(d)도와 동일한 채널을 보이고 있다. 그리고 국부파동주파수는 ω₀만큼 오프셋되어 있다.

복소계수필터(I,Ⅱ, 그리고 Ⅲ)의 영점은 인접채널의 중심주파수 -fb,-2tb,-5fb로 설정되어 있다. 제20(B-1)도는 중심주파수(-fb)를 가지는 채널을 제거하기 위하여 복소계수필터(I)만을 사용하는 경우를 도식적으로 보이고 있다. 유사하게 제20(B-2)도는 중심주파수 -fb,-3fb,-5fb를 가지는 세 개의 채널을 게거하기 위한 복소계수필터(I,Ⅱ 그리고 Ⅲ)의 특성을 도식적으로 도시하고 있다. 제20(C)도는 상기 세 개의 특성이 결합된 특성과, 정영역의 인접채널은 실질적으로 감쇠하는(요구파에 대하여 대칭인 특성) 것을 도시하고 있다.

제21(a) 내지 21(c)도는 복소계수필터(12)의 동작을 보이고 있다. 제21(a)도는 복소계수필터 I인 복소계수필터(12)의 기본적인 블럭구성을 보이고 있다. 제21(b)도는 위상면에서의 동작을, 그리고 제21(c)도는 위상-주파수 평면에서의 동작을 보이고 있다.

제21(b)도는 중심주파수(-fb)와 관련된 복소계수필터 I의 동작을 보이고, 그동작은 요구채널파와 반대방향으로 위상 회전하는 인접채널파를 향한다. 상기 샘플링은, 요구파 채널에서 설명한 바와 같이 16중 오버샘플링이고, 하나의 샘플주기에서 π/8의 위상차가 있다.

중심주파수(-fb)를 가지는 인접채널에 대해서는, 하나의 샘플 주기에서 -π/8의 위상차가 있다. 따라서 본 발명에서 한 샘플 후의 신호에 7π/8의 위상이 더해지기 전에 한 샘플의 신호 벡터를 회전시키는 것에 의하여 신호가 얻어져서, 중심주파수(-fb)를 가지는 인접채널을 제거하는 방법이 제안되었다.

제21(b)도에서 명백한 바와 같이, 반대향향으로 π의 위상차를 가지기 때문에 상기 두 개의 샘플은 없어진다. 이 때, 요구파는 6π/8의 위상차를 가지고 나타나서, 2sin(π/8)의 벡터로 존재하게 된다.

제22(a)도 및 제22(b)도는, 제21(b)도에서 도시한 인접채널을 제거하기 위한 위상회전각과 유사하게 제2, 제3인접채널을 제거하기 위한 위상회전각을 보이고 있다. 제2인접채널을 제거하기 위한 위상회전각은 5π/8이고, 제3인접채널을 제거하기 위한 위상각은 3π/8임을 알 수 있다.

시점(t0)에서의 I축샘플값과 Q축샘플값은 I0과 Q0으로 가정하면, 시점(t1)에서의 회전벡터는 다음과 같이 계산될 수 있다.

비록 위상에 의하여 I축은 코사인성분에 해당하고, Q축은 사인성분에 해당하지만, 각각의 회전벡터는 두 개의 성분을, 회전각의 사인과 코사인값으로 다중화하는 것에 의하여 성형될 수 있다.

제19도에 도시한 각각의 복소계수필터(I,Ⅱ, 그리고 Ⅲ)에 있어서, I축과 Q축을 연결하는 요소가 있다. 이하에서 알 수 있는 바와 같이, 시점(t1)에서의 복합치(composite value)는, 한 샘플 이전의 샘플값을 지연시키고 회전시키는 것에 의하여 얻어진다. 따라서 복소계수필터(I)의 I축 및 Q축 출력(I₁그리고 Q₁)은 다음과같이 계산된다.

여기서 t와 to는 시간을 나타내고, ts는 하나의 샘플주기를 표시한다.

이와 유사하게 제2인접채널을 제거하기 위한 복소계수필터(Ⅱ)에서 벡터의 회전각은 5π/8에 설정되는 반면, 제3인접채널을 제거하기 위한 복소계수필터(Ⅲ)에서 벡터의 회전각은 3π/8로 설정된다. 따라서 복소계수필터(Ⅱ)의 I축과 Q축출력은 다음과 같이 계산된다.

그리고 복소계수필터(Ⅲ)의 I축 및 Q축 출력은 다음과 같이 계산될 수 있다.

지연 관계는 시점(to)와 시점(to+ts) 사이의 샘플 사이에서 나타난다. 제9도에서, 지연수단은 시점(to)측에 준비된다. 따라서 복소계수필터들의 캐스케이딩의 순서에 대해서는, 어느 하나가 앞에 위치하더라도 이론상으로는 차이점이 없다. 그러나 실질적으로, 회로를 구현하기 위한 수단의 주파수 특성을 고려하면 바람직한 순서는 있다.

제21(c)도에서, 요구파의 중심각주파수는 +ω₀라고 표시되어 있고, 세 개의 저역 인접채널의 중심각주파수(angular frequency)는 가각 -ω₀, -3ω₀, -5ω₀라고 표시되어 있고, 인접채널파를 제거하기 위한 복소계수필터(I,Ⅱ 그리고 Ⅲ)의 위상 특성(P)는, 다음에 대응하는 우측으로 하향 경사진 세 개의 평행선으로 가정한다.

복소계수필터(I)(-ω₀제거):

복소계수필터(Ⅱ)(-3ω₀제거):

복소계수필터(Ⅲ)(-5ω₀제거):

만일 이러한 세 개의 필터위상특성이 결합되면, 다음과 같이 표현되는 제21(c)도의 라인(A)를 얻는다.

ω=0에서의 인터셉트(B)는 15π/16과 동일하다.

상술한 효과는 제23(a) 및 23(b)의 이론적인 계산결과로 도시되어 있다. 제23(a)도는, 복소계수필터(I,Ⅱ,Ⅲ)와 같은 형태의 필터의 세가지 특성을 개인적으로 도시하고 있고, 제23(b)도는 전체적인 특성을 보이고 있다. 제23(a)에서, 복소계수필터의 한 단계에서 영점은 4중채널 간격비율로 나타나지만, 결합된 특성에서 영점은 채널간격비율로 나타남을 알 수 있다. 또한 제23(b)도에서는, 상술한 상부와 하부의 인접 채널이 실질적으로 감쇠되는 결과로, 회색의 점선군으로 표시한 요구파는 보호됨을 알 수 있다.

상술한 결과는, 채널간격주파수의 1/2 주파수오프셋이 제2(a)도 및 제2(b)도에 도시한 바와 같이, 주파수변환과 주파수 샘플링 후에, 요구파의 중심주파수 사이에 제공되는 것에 의하여 얻어지는 것임을 알 수 있다.

또한 주파수오프셋은 DC오프셋의 영향과 복조후의 드리프트를 방지하는 다른 효과를 가지고 있다.

제21(c)도에 도시한 바와 같이, 복소계수필터는, 주파수와는 무관한 고정된위상의 선행 또는 지연과 같이 제공된다. 그러나 복수개의 복소계수필터가 캐스케이드 연결되어 사용되면, 주파수에 종속되는 위상 왜곡이 일어나며, 이는 제21(c)도의 B로 도시하고 있다.

위상 왜곡을 제거하기 위하여, 복소계수필터는 제24도에 도시한 바와 같이 이퀄라이저에 연결된다. 이러한 경우, 신호의 제거는 발생하지 않기 때문에 어떠한 지연수단이 필요없고, 단순히 위상을 복귀하는 것이 가능해 진다. 이퀄라이저에 의한 위상 등가화에 대해서는 제25도에 도시된 바와 같이, -15π/16의 회전위상과 같이, 이퀄라이저의 I축 및 Q축 출력(I4, !4)은 다음과 같이 표시될 수 있다.

제24도에 도시한 구성의 특성상, 위상보정은, 직각축을 위상회전하도록 하는 것에 의하여 I축 및 Q축 신호정보 상에서 수행될 수 있다.

여기서 상기 식(1) 내지 식(6)을 살펴보면, 회전을 만들기 위하여 필요한 계산 계수는오직 두 개밖에 없음을 알수 있다. π/8의 사인 및 코사인 값을 각각 α,β라고 하면,

따라서 식(1) 내지 식(6)에서의 계수의 절대값은 상기 두 개의 값으로 표현될 수 있다. 이러한 것은, 필터의 모든 계수는 상술한 두 개의 값으로 표현될 수있다는 사실은 각각의 채널의 각속도의 차이가 π/8에 기초하고 있다는 것을 의미한다. 이러한 잇점은, 채널간격주파수의 1/2 주파수 오프셋은 주파수 변환후의 요구파의 중심주파수와 샘플링 주파수 사이에 있다는 것에서도 추론할 수 있다.

상기와 같은 방법으로, 요구파의 양측의 두 개의 인접채널을 감쇠시킬 수 있다. 그러나 통과대역은 요구파에서 떨어진 주파수영역에서 형성되고, 그것은 이미지억제필터의 특유한 중첩된 주파수 영역이다.

저역필터의 구체적인 실시예

본 발명에 있어서, 저역필터는 지연수단을 사용하는 것에 의하여 마지막 단계에 구성되어 있어서, 상술한 바와 같이 간단한 구성으로 불필요한 고주파신호를 제거하는 역할을 한다. 제26도는, 주파수축에서 제거되어야 하는 불필요한 신호의 위치를 보이고 있으며, 제27도는 저역필터의 구성을 보이고 있다.

제27도에 의하면, 각각의 지연요소는, 지연시간에 의하여 결정되는 적분 기능을 가지고 있으며, 필터는, 이중파 및 4중파 뿐만 아니라 기본 주기로서 지연시간에 대응하는 기본 주파수와 관련하여 임피던스 기능을 보이고 있다. 이러한 이론적인 특성은 제28도에 도시하고 있다. 부주파수측 특성을 정주파수측 성성과 대칭이다.

이미지억제 주파수변환회로의 구체적인 실시예

제29(a)도 및 제29(b)도는 제7, 9, 12 그리고 13도에서 사용되는 이미지억제주파수변환회로의 구체적인 실시예를 보이고 있고, 제31도는 그 동작 타이밍도이다.

주파수변환은 이하에서 서술하는 바와 같이 복소수를 사용하는 것으로 표현될 수 있다. 중심주파수ω_c와 각 주파수ω₀를 가지는 각변조Φcosω₀를 결합하는 경우는 다음과 같다.

요구파의 경우에 있어서는 중앙주파수를 DC영역으로 낮추는 것이 필요하기 때문에, -ω₀가 ω_c로 대체되면, 다음과 같다.

Φcosω₀t〈 π/2 라고 가정하면,

각각의 코사인 및 사인 값은 샘플링주파수가 2ω₀인 경우에 샘플링 이론을 만족시킨다. 따라서 각주파수(ω₀)의 신호의 위상값이 π/2의 정수배인 경우 한 주기에 대하여 4샘플링점에서 샘플링이 수행된다.

제31(d)도 및 제31(e)도는, cosω₀t 및 sinω₀t가, 상술한 바와 같이 한 주기동안 4개의 샘플 비율로 샘플링된 경우를 보이고 있다. 상기 sinω₀t는 시점 nπ에서 0이 되는 반면, cosω₀t는 위상이 π/2 지연된 시점에서 0이된다. 따라서 0이 아닌 샘플값은, 제31(d)도 및 제31(e)도에 도시한 바와 같이 한 주기에서 오직 두개의 위치에서 발생하게 된다.

주파수변환은 상술한 바와 같이 다중화에 의하여 결정되기 때문에, cosω₀t 및 sinω₀t는 0이 되는 위상에서는 무시될 수 있다. 결과적으로 cosω₀t 및 sinω₀t에 의한 승산은 +1 또는 -1에 의한 승산으로 간주될 수 있다. 따라서 승산은 극성을 제어하는 것에 의해서만 실시될 수 있다. 제31(j)도 내지 제31(m)도의 신호는, 샘플링된 신호 In(nT) 또는 Qi(nT)를 +1 또는 -1에 의하여 다중화함으로서 얻어지는 신호인 부극성의 -Qi(nT) 또는 -In(nT) 및 정극성의 In(nT) 또는 Qi(nT)를 선택하기 위한 게이트 신호서로 뿐만 아이라, cosω₀t 또는 sinω₀t가 +1 또는 -1이 되는 시점을 보여준다.

제31도에 도시된 모든 제어신호는 클럭신호에 의하여 제어된다. 이러한 제어신호는 제17도에 도시한 제어회로와 매우 유사한 회로에 의하여 발생될 수 있다. 그러한 회로는 기본 로직회로를 사용하여 구현될 수 있기 때문에 자세한 설명은 생략하기로 한다.

제29(b)의 회로도에 있어서, 증폭기(U10)는 스위치(SW11)과 커패시터(C10)과 같이, 제17도의 반적증폭기(U1)과 동일한 기능을 수행하고, 입력신호의 극성을 유지하는 버퍼증폭기를 구성한다. 완전히 동일한 방법으로, 증폭기(U20)는 입력신호의 극성을 유지하는 버퍼증폭기를 구성한다. 증폭기(U11)는 제17도에 도시한 반전증폭기(U2)와 동일한 기능을 수행하고, 입력신호의 극성에서 반전된 극성을 가지는 출력신호를 발생하기 위한 반전증폭기로 구성된다. 그리고 증폭기(U21)에 대해서도 동일하다.

각각의 증폭기(U12 그리고 U22)는, 복수개의 커패시터(C17 및 C28 또는 C18 및 27)에서 신호를 수신하는 극성반전 승산기/가산기로 구성된다. 그 승산 이득은, 입력측 커패시턴스(C17, C28, C18 또는 C27)와 귀환 커패시턴스(C31 또는 C32)의 비율에 의하여 결정된다. 스위치(SW11 내지 SW15) 그리고 스위치(SW21 내지 SW25)는 제31(a), 31(b), 31(c)의 신호 또는 클럭신호와 동기화되어 얻어지는 반전된 신호에 의하여 제어되어, 증폭기(U11,U12,U21 그리고 U22)는 입력신호 Ii(nT) 또는 Qi(nT)를 수신하면, 정극성의 In(nT) 또는 Qi(nT) 및 부극성의 -In(nT) 또는 -Qi(nT)를 생성한다. 스위치(SW11 내지 SW19)는 정극성의 In(nT) 및 Qi(nT) 그리고 부극성의 -In(nT) 및 -Qi(nT)에서 선택하여, 그것을 증폭기(U12)를 포함하는 가산회로로 이송하고, 그 출력[Io(nT)]를 제어한다. 스위치(SW11 내지 SW19)를 제어하는 신호는 제31(j)도 내지 제31(m)도에 도시된 신호 또는 그들의 반전된 신호이다.

그리고 시점(t1)에서, 제31(j)도에 도시된 타이밍 제어(j)에 의하여 오직 코사인만이 +1로 만들어지고, 스위치(SW17)는 In(nT)를 통과시켜, 그것을 극성반전승산/가산회로(U12)에 공급하여, Ii(nT)가 그 출력[Io(nT)]로 나타나게 된다.

시점(t2)에서는, 제31(1)도에 도시한 타이밍 제어에 의하여 오직 사인만이 +1로 만들어지고, 스위치(SW18)은 +Ii(nT)를 통과시키고, 그것을 극성반적 승산/가산회로(U12)에 공급하여, Qi(nT)가 그 출력[Io(nT)]로 나타난다.

시점(t3)에서는, 제31(k)도에 도시한 타이밍제어에 의하여 오직 코사인만이 -1로 되고, 스위치(SW16)는 +Ii(nT)를 통과시켜 극성반전 승산/가산회로(U12)에 공급하여, -Ii(nT)가 그 출력[Io(nT)]으로 나타난다.

시점(t4)에서는, 제31(m)도에 도시한 타이밍제어에 의하여 오직 사인만이 -1로 되고, 스위치(SW19)는 -Qi(nT)를 통과시켜 극성반전 승산/가산회로(U12)에 공급하여, -Qi(nT)가 출력[Io(nT)]으로 나타난다.

유사하게 Qo(nT) 터미널 측에서는, 시점(t1)에서 제31(j)도에 도시한 타이밍제어에 의하여 오직 코사인만이 +1로 되고, 스위치(SW27)는 -Qi(nT)를 통과시켜 극성반전 승산/가산회로(U22)에 공급하여 Qi(nT)가 그 출력[Qo(nT)]로 나타난다.

시점(t2)에서는, 제31(1)도의 타이밍 제어에 의하여 오직 사인만이 +1로 되고, 스위치(SW28)는 -Ii(nT)를 통과시켜, 극성반전 승산/가산회로(U22)에 공급하여, Ii(nT)가 그 출력[Qo(nT)]로 나타난다.

시점(t3)에서는, 제31(k)도의 타이밍 제어에 의하여 오직코사인만이 -1로 되고, 스위치(SW26)는 +Ii(nT)를 통과시켜 극성반전 승산/가산회로(U22)에 공급하여, -Qi(nt)가 그 출력[Qo(nT)]로 나타난다.

시점(t4)에서는, 제31(m)도의 타이밍 제어에 의하여 오직 사인만이 -1로 되고, 스위치 (SW29)는 +Ii(nT)를 통과시켜 극성반전 승산/가산회로(U22)에 공급하여, -Ii(nT)가 그 출력[Qo(nT)]으로 나타난다.

그 다음에 시점(t1)에서 시점(t4) 주기에서와 동일한 회로 변화 제어가 매 4 클럭 주기로 수행되고, 상술한 식(7)(8)의 계산이 제29(a)도에 도시한 기본 원칙에 따라 수행된다.

상술한 바와 같이, 이미지억제 주파수변환회로는 스위치 커패시터(switched capacitor) 회로를 사용하여 실시될 수 있다.

제30도에는, 제29(a)도 및 제29(b)도에 도시한 이미지억제주파수변환회로(26)를 제어하는 회로에 대한 실시예가 도시되어 있다. 상기 회로는, 클럭입력터미널(CLK)에서 샘플링 클럭신호(a)를 수신하기 위한 D형제1플립플롭(U1)과; 클럭입력터미날(CLK)에서 출력(Q)를 수신하기 위한 D형제2플립플롭(U2)과; D형제1플립플롭(U1)에서의 출력(Q)를 그 입력으로 수신하고, 샘플클럭신호를 수신하기 위한 제1AND회로(U3)와; D형제1플립플롭(U1)의 출력(

)과 D형제2플립플롭(U2)에서의 출력(

)을 그 입력으로 수신하기 위한 제10R회로(U4)와; D형제1플릴플롭(U1)에서의 출력(

)과 D형제1플립플롭(U2)에서의출력(

)을 그 입력으로 수신하기 위한 제20R회로(U6)와; D형제1플립플롭(U1)에서의 출력(

)과 D형제2플립플롭(U2)에서의 출력(

)을 그 입력으로 수신하기 위한 제20R회로(U8)과; D형제1플립플롭(U1)에서의 출력(

)과 D형제2플립플롭(U2)에서의 출력(

)을 그 입력으로 수신하기 위한 제40R회로(U10)과; 샘플링클럭신호와 제10R회로(U4)에서의 부논리출력을 그 입력으로 수신하기 위한 제2AND회로(U5)와; 샘플링클럭신호(a)와 제10R회로(U4)에서의 부논리출력을 그 입력으로 수신하기 위한 제2AND회로(U7)와; 샘플링클럭신호(a)와 제20R회로(U6)에서의 부논리출력을 그 입력으로 수신하기 위한 제3AND회로(U7)와; 샘플링클럭신호(a)와 제30R회로(U8)에서의 부논리출력을 그 입력으로 수신하기 위한 제4AND회로(U9)와: 그리고 샘플링클럭신호(a)와 제40R회로(U10)에서의 부논리출력을 그 입력으로 수신하기 위한 제4AND회로(U11)을 포함하여 구성되고 있다.

제30도를 참조하면서 그 동작에 대하여 설명하기로 한다. 샘플링클럭신호(a)는, D형제1플립플롭(U1)의 클럭입력(CLK)의 입력으로 제공되고, 주파수분할된 출력(Q)와 부논리출력(

)이 얻어진다. 그 출력(

)은 D형제2플립플롭(U2)의 클럭입력(CLK)로 제공되어, 주파수분할된 출력(Q)과 부논리출력(

)이 얻어진다. 결과적으로, 샘플링클럭신호(a)의 4분할된 신호가, D형제2플립플롭(U2)의부논리출력(

) 및 출력(Q)에서 얻어진다. 따라서 샘플링클릭신호(a)와 D형제1플립플롭(U2)의 출력(Q)가 제1AND회로(U3)로 공급되고, 그 출력은, 출력(Q)가 하이포텐셜 "H"상태인 2클럭펄스의 주기동안에만 하이(H) 상태로 된다. 제2AND회로(U5)에 공급되는 신호는 샘플링클럭신호(a)와 제10R회로(U4)에서의 부논리 출력인 바, 그것은 D형제1플립플롭(U1)의 출력(

)에서 샘플링클럭신호(a)의 2분할된 주파수신호와 D형제2플립플롭회로(U2)의 출력(

)에서 샘플링클럭신호(a)의 4분할된 주파수신호로서 입력신호로 수신된 것인데, 이것은 제2AND회로(U5)의 출력이, 4샘플링클럭주기의 제1클럭주기 동안 고전위(H) 상태로 설정된 결과이다. 이와 비슷하게, 제2AND회로(U3)에 공급되는 신호는 샘플링클럭신호(a)와 제20R회로(U6)의 부논리출력인데, 그것은 D형제1플립플롭(U1)의 출력(Q)에서 샘플링클럭신호(a)의 2분할된 주파수신호와 D형제2플립플롭(U2)의 출력(

)에서 샘플링클럭신호(a)의4분할된 주파수신호로서 입력신호로 수신된 것인데, 이것은 제2AND회로(U5)의 출력이, 4샘플링클럭주기의 제2클럭주기 동안 고전위(H) 상태로 설정된 결과이다. 제4AND회로(U9)로 공급되는 신호는 샘플링클럭신호(a)와 제30R회로(U8)의 부논리출력인데, 그것은 D형제1플립플롭(U1)의 출력(*)에서 샘플링클럭신호(a)의 2분할된 주파수신호와, D형제2플립플롭(U2)의 출력(Q)에서 샘플링클럭신호(a)의 4분할된 주파수신호로 입력받은 것이며, 이것은 제2AND회로(U5)의 출력이, 4샘플링클럭주기의 제3클럭주기 동안 하이포텐셜(H) 상태로 설정된 결과이다. 제5AND회로(U11)로 공급되는 신호는 샘플링클럭신호(a)와 제40R회로(U10)의 부논리출력인데, 그것은D형제1플립플롭(U1)의 출력(Q)에서 샘플링클럭신호의 2분할된 주파수신호와 D형제2플립플롭(U2)의 출력(Q)에서 샘플링클럭신호(a)의 4분할된 주파수신호로서, 그것은 제2AND회로(U5)의 출력이, 4샘플링클럭주기의 제4클럭주기 동안 고전위(H) 상태로 설정된 결과이다.

상술한 제어회로에 의하여, 제31도에 도시한 이미지억제 주파수변환회로의 구체적인 실시예의 동작 타이밍챠트에서의 각각의 타이밍 파형에 관해서는, 상술한 제어회로의 제1AND회로(U3)의 출력신호는, 제31(h)도에 도시한 +1/-1 판별신호와 동등함을 알 수 있다. 이와 유사하게, D형제1플립플롭(U1)의 출력신호(Q)는 제31(i)도에 도시한 I/Q판별신호 대응한다. 그리고 제2AND회로(U5)의 출력신호는, 제31(j)도의 +1 타이밍 파형에 대응한다. 제3AND회로(U7)의 출력신호는, 제31(k)도의 코사인θ의 +1타이밍 파형에 해당한다. 제4AND회로(U9)의 출력신호는, 제31(1)도에 도시한 사인θ의 +1타이밍 파형에 대응한다. 그리고 제5AND회로(U11)의 출력신호는, 제31(m)도에 도시한 코사인θ의 -1타이밍파형에 대응한다. 따라서, 이미지억제 주파수변환은, 제30도의 제어회로와, 제29(a)도 및 제29(b)도에 도시한 이미지억제 주파수변환회로(26)의 구성에 의하여 달성될 수 있음을 알 수 있다.

스위치트커패시터(switched-capacitor) 회로를 사용하는 기능 요소에 대한 구체적인 실시예

제32(a)도 내지 제32(d)도는 복소계수필터의 구체적인 실시예를 보이고 있다. 제32(a)도 내지 제32(d)도에 있어서, 지연장치, 인버터, 그리고 승산 및 가산기(multiplying adder) 등이 도시되어 있으며, 이들은 복소계수필터를 구성하는 것으로, 스위치 커패시터 회로에 의하여 달성되고 있다.

스위치 커패시터회로의 동작원리에 대하여, 제17도에서 설명한 직각성분분리회로에 대한 동작이 사용되며, 따라서 자세한 설명은 생략하기로 한다. 복소계수 필터를 구성하는 스위치 커패시터회로의 회로 구성요소가 제32(b)도 내지 제32(d)도에 도시되어 있다. 제32(a)도에 도시한 바와 같이, 상기 복소계수필터를 구현하기 위해서는, 지연장치, 양수승산기, 음수승산기, 그리고 가산기가 필요하다.

제32(b)도는, 스위치 커패시터회로를 사용하는 지연장치가 도시되어 있다. 상기 커패시터에 의하여 승산함수가 제공된다. 승산식은 도면에 도시하고 있다.

음수승산기는 제32(c)도에 도시되어 있고, 승산 및 가산기는 제32(d)도 도시되어 있다. 양수의 승산을 실시하는 경우, 두 개의 음수승산기가 캐스케이드 연결된다.

상술한 구성 요소의 스위치 커패시터회로를 사용하는 복소계수필터의 한 단계의 구체적인 실시예가 제33도에 도시되어 있다. 이와 유사하게, 스위치 커패시터 회로를 사용하는 위상이퀄라이저가 제34도에 도시되어 있다.

제35도는 스위치 커패시터 회로를 사용하는 저역필터의 구체적인 실시예를 도시하고 있다. 제35도에 있어서, 동일한 구성을 가진 저역필터가 I축 및 Q축을 위하여 사용되고, 모든 동작은 클럭신호에 의하여 제어된다.

상기 스위치 커패시터회로의 소비전력은, 전송 클럭의 비율과, 정전커패시턴스에 비례하고, 신호의 진폭의 자승에 비례한다. 스위치커패시터회로가, 예를 들어 GaAs와 같은 복합조성물 반도체로 형성되는 조소음장치로 구성되면, 비록 작은 신호진폭으로도 충분히 큰 S/N비를 얻을 수 있고, 따라서 큰 진폭을 확보하지 않아도 된다. 따라서 중간주파수 신호가 고주파수를 가지더라도, 본 발명에 의한 전력소비는, 종래의 디지털 회로에 의한 처리과정 보다도 훨씬 낮은 수준으로 떨어진다.

제36도는, 스위치커패시터를 사용하는 이퀄라이저와 저역필터가 일체로 성형된 실시예를 보이고 있다. 기본적으로 스위치커패시터회로는 각 단계에서 연산증폭기를 구비하고 있으며, 상기 연산증폭기는, 스위치커패시터회로에서 소비전력을 증가시키는 많은 이류를 가지고 있다. 제36도에 있어서, 연산증폭기의 수는, 이퀄라이저 측과 저역필터 측에서 공통적인 연산증폭기를 사용함으로서, 많이 줄어든다. 기본적으로, 이퀄라이저(51)에서의 직각성분은 독립적으로 저역필터(52)에 연결된다. 그러나 제36도에 있어서, 굵은선으로 도시한 프레임의 내에서도 위치할 수 있는 이퀄라이저(51)의 출력 부근에 연산증폭기를 생략하기 위하여, 직각성분을 연산증폭기(54)와, 저역필터(52)의 출력의 부근의 연산폭기(55)에 연결할 수 있도록 구성하고 있다. 따라서 제36도에서는 Q축 측만을 도시하고 있으나, 이와 동일한 방법으로, I축측에 연산증폭기를 공통적으로 사용하는 것도 가능하다.

무선수신장치에서 전력소비를 더 줄이기 위하여, 제33도 내지 제36도에 도시한 스위치커패시터를 사용하는 필터 설계를 충분하지 않도록 하는 경우도 발생할 수 있다. 이러한 것은 제33도 내지 제36도에 명백하게 도시하고 있는 바와 같이, 특히 증폭기와 같이 많은 전력 소비가 많은 능동소자를 사용하기 때문이다.

CCD회로를 사용하는 기능소자에 대한 구체적인 실시예

제37(a)도 및 제37(b)도는, 샘플링 출력이 CCD회로로 구성되는 필터에 이송되는 실시예를 도시한 것이다. 제37(a)도는 CCD의 구조를 보인 것이다. 상기 CCD는, 충전을 위한 포텐셜웰(potential well)이 n형기판과 SiO₂층 사이에 형성되어, 상기 포텐셜웰이 저장된 전하가, 상기 SiO₂외측의 게이드전극 전위를 통하여 이송되도록 하고 있다.

제37(a)도에 도시된 바와 같이, 상기 전하 이송 방향에서 어떠한 능동 소자는 없다. 상기 과정은 전하의 이송에 의하여 수행되기 때문에 동등 정보를 위하여 새로운 전하를 공급할 필요는 없다. 따라서 CCD에서 기본적인 소비 전력은 낮다. 더욱이, 모든 동작은 게이드전극에서 제공되는 클럭신호에 의하여 제어된다. 그러나 스위칭 소자를 통한 클럭신호가 불필요하기 때문에 스위칭 소음 등이 작게 된다.

회로가 저소음 장치로 구성되면, 비록 신호의 진폭은 작더라도 충분히 큰 S/N비가 얻어져서, 큰 진폭을 확보할 필요가 없게 된다. 따라서 전력소비는, 스위치커패시터회로의 경우보다 훨씬 줄어드는 수준으로 저하된다. CCD는 이미지 시호의 전송에 많이 사용된다. 이러한 이유로 인하여 제37(a)도에 도시한 바와 같이, 신호는 입력된 전하만을 사용하는 것에 의하여, 최종 출력까지 전달될 수 있다.

본 발명을 실시하기 위하여 지연회로부분에 신호를 분배하는 기능과, 릴레이에서 차이점을 발생시키는 기능과, 그리고 지연된 신호와 비지연된 신호를 결합하는 기능등이 필요하다. 소음 저항을 고려하면, 입력된 전하만을 사용하여 과정의 끝까지 신호를 처리하는 것은 바람직하지 않다.

제37(b)도에 도시한 바와 같이, 상술한 기능을 구현하기 위한 회로가 제안되어 있다. 다음에는 저역필터의 하나의 단계와 관련하여 설명하기로 한다. 제37(b)도에 있어서, 회색의 점선군으로 도시한 부분은, 입력버퍼단계(61)와, 딜레이측 CCD열(62), 비지연측 CCD열(93), 가산CCD(64), 그리고 출력버퍼로서 동작하는 입력버퍼단계(65)로 구성되는 지연방식의 저역필터의 한단계의 기본 구성을 예시하고 있다. 제37(b)도는 제27도에 도시한 지연소자 방식 저역필터의 제1단계의 구체적인 실시예를 보이고 있다. 제37(b)도에 있어서, 제1단계는 도면부호 66을 사용한다. 이와 유사하게, 도면부호 67은, 두단계의 지연차를 가지는 저역필터단계를 말하며, 68은 4단계의 지연차를 가지는 지역필터단계를 말한다.

제1단계에 있어서, 입력버퍼단계(61)는, 지연측 CCD열(62)과, 동일한 비지연측 CCD열(63)에 계속하여 입력되는 전하와, 입력 전하의 두배에 해당하는 전하가 전원에서 상기 CCD열(62,63)에 공급되는 전하에 상당하는 전하를 공급하기 위하여 제공되는 버퍼이다. 지연측 CCD열(62)과 비연지연측 CCD열(63)에 관하여, 전송 손실이 무시될 수 있는 경우에, 유니트셀은 동일한 구성을 가질 것이다.

제1단계에서, 지연측 CCD열(62)의 길이는 비지연측 CCD열(63)보다 하나의 셀이 길도록 구성된다. 상기 두 개의 시스템에서 전하를 가산CCD(64)가 받기 때문에, 포텐셜웰은 넓게 만들어지고, 셀은 포화되지 않는다. 동일한 관계가, 출력버퍼로서도 동작하는 입력버퍼단계(65)에 적용된다. 버퍼단계(65)의 FET버퍼의 기능은 기본적으로, 입력버퍼단게(61)의 기능과 유사하다. 이러한 설명에서 알 수 있는 바와 같이, 저역필터는 CCD장치 기술을 사용하는 것에 의하여 실현될 수 있다.

상기 설명한 구성에의 본 발명에 있어서, 오직 하나의 중간주파수단계가 있으며, 그 출력은 샘플링되어 홀드된다. 즉 디지털화되어 연속하는 신호처리는 집적회로에 의하여 이미 수행될 수 있는 디지털회로에 의하여 수행될 것이다. 따라서 본 발명은 양호한 수신 채널 선택을 보장하기 위하여 많은 부품을 필요로 하는 무선수신장치의 제1문제점을 해결할 수 있는 방법을 제공하고 있다.

본 발명에 있어서, 디지털 신호처리는 디지털 논리회로 보다는 스위치커패시터회로를 사용하는 것에 의하여 수행되고, 따라서 신호진폭은 저하되고, 집적회로의 형식은 보다 작은 수의 회로 소자를 사용하는 것에 의하여 용이하게 된다. 따라서 본 발명은, 상술한 바와 같은 많은 부품이 많은 전력소비를 일으키는 것에 대한 해결책을 제시하고 있다.

본 발명에 있어서, 디지털화에 대한 샘플링은, 통상의 1차 샘플링 방식보다는 대역제한 샘플링 방식에 의하여 수행되어서, 샘플링 클럭주파수를 상당히 저하시키고 있다. 따라서 디지털신호처리가 아날로그 신호처리에 비하여 몇배의 전력을 소비하는 제3문제점에 대한 해결책을 제시하고 있다.

본 발명에 있어서, (1) 스위치커패시터회로를 채용하는 복소계수필터를 사용하는 것에 의하여, 실질적으로 종래의 것과 동일한 저소비전력으로 4개의 수식이 수행되고 있으며, (2) 상술한 복소계수필터를 사용하여 중간주파수로의 하향변환에서 채널간격주파수에 대응하는 주파수오프셋을 제공하는 것에 의하여 계산 수를 줄이고 있다. 따라서 종래의 디지털 필터가 복잡한 계산과 관련되고 많은 전력소비를 유발한다는 4번째의 문제점에 대한 해결책을 제시하고 있다.

본 발명에 있어서, 수신된 신호는 샘플앤드홀드회로에 의하여 불연속한 형태로 제공되지만, 논리 레벨으로의 변환은 수행되지 않고 디지털 신호처리는 스위치 커패시터회로를 사용하는 것에 의하여 수행되어서, 입력신호 진폭을 크게할 필요가 없다. 따라서 A/D변환기가 큰 진폭의 입력신호를 필요로 한다는 다섯 번째의 문제점을 해결하고 있다.

본 발명에 있어서, 국부파동신호는 수신 신호의 반송주파수에 동일하게 되지않으며, 채널간격주파수에 대응하는 주파수오프셋이 상술한 바와 같이 일어난다. 따라서 직접변환수신방식에 있어서, 국부파동신호는 안테나에서 방사형으로 송출되어 인접채널과 간섭을 일으키고 DC오프셋이 일어나서 복조신호에 에러를 일으키는 6번째의 문제점을 해결하고 있다.

이상과 같이 설명된 바와 같이, 본 발명은 종래의 기술이 가지고 있던 모든 문제점을 해결할 수 있게 된다.

제6실시예

다음에는 제41도 내지 제53도에 기초하면서 본 발명의 다른 실시예에 대하여 설명하기로 한다.

제41도는 본 발명의 제6실시예에 따라 다중대역신호를 수신하기 위한 무선수신장치의 구성을 보인 블럭도이다. 제41도에 도시된 바와 같이, 수신회로부(226)는, 저소음고주파증폭기(202)와, 통신시스템에 할당된 이외의 주파수를 제거하기 위한 제1필터(203)와, 주파수변환기(204)와, 중간주파수대역 필터(206)와, 자동이윽제어증폭기(207)과, 직각파검출/채널필터부(208)와, I신호 루트 나이키스트(rootNyquist)필터(222), Q신호 루트 나이키스트필터(223), 그리고 신호검출복조부(224)를 포함하여 구성된다.

상기 직각파검출/채널필터부(208)는, 샘플앤드홀드회로(209)와, 힐버트변환부(210)와, 제1채널필터(211) 내지 N번째채널필터(212)와, 클럭발생/제어부(213)로 구성된다. 기준클럭신호(218)와 클럭제어신호(219)를 받으면, 클럭발생/제어부(213)은, 샘플앤드홀드회로에 클럭신호(214)와, 힐버트변환부에 클럭신호(215)와, 제1채널필터와 N번째채널필터에 클럭신호를 발생한다.

다음에는 제41도의 무선수신장치의 동작에 대하여 설명한다. 안테나에서 수신되는 수신신호(201)는 저소음고주파수증폭기(202)에 의하여 증폭되고, 제1필터(203)에 공급되어, 본 발명의 통신시스템에 할당된 이외의 신호를 제거한다. 추출된 신호는, 국부파동주파수신호(205)를 사용하여 주파수변환기(204)에서 주파수 변환된다. 주파수변환기(204)의 출력은, 통신시스템에서 가장 넓은 주파수 대역폭의 하나로 설정된 중간주파수대역필터(206)으로 공급된다. 주파수변환기(206)의 출력은 자동이득제어증폭기(207)에 의하여 소정의 신호강도로 증폭되어 직각파검출/채널필터부(208)에 제공된다. 직각파검출/채널출력필터부(208)에서의 직각파검출출력, 즉, I신호출력(220)과 Q신호출력(221)은 I신호 루트 나이키스트필터(222)와 Q신호 루트 나이키스트필터(223)으로 선택적으로 공급되어, 각각의 신호는 나이키스트 특성을 가지도록 된다. 결과 신호는 신호검출복조부(224)에 의하여 베이스밴드신호(225)로 복조된다.

제42도에 도시한 바와 같이, 직각파검출/채널필터부(208)은 N단계의 채널필터(211,211a,211b, ..., 212)를 포함하고, 클럭신호(216,216a, 216b, ..., 217)이 클럭신호발생/제어부(213)에서 각각 그곳으로 공급된다.

N단계 채널필터의 동작에 대하여 이하에서는 N은 2와 동일하다는 가정하에 설명하기로 한다.

복소계수필터를 포함하는 채널필터의 기본적인 구성은 상술한 바와 같다. 따라서 N단계채널필터는, 제1도, 제11도, 제19도, 제29(a)도 및 제29(b)도 및 이와 관련된 설명과 관련하여 채널필터의 기본적인 구성으로 설명된 부분을 제외하고, 본 실시예와 관련된 부분에 대해서만 설명하기로 한다. 힐버트변환부(210)와 시닝(thinning)화부는 각각 제17도 및 제14도와 관련하여 설명된 것과 비슷하다. 채널필터의 기본적인 구성의 설명은 그 주파수특성을 가지고 이론적으로 설명함으로서, 본 발명이 다중대역 신호를 수용할 수 있음을 보이고자 한다.

제43도에는 본 채널필터의 핵심인 세 개의 복소계수필터의 주파수특성 이론이 도시되어 있다.

제44도는 제1단계 복수계수필터의 주파수특성을 보이고 있다. P0는 시점(t₀)에서 진폭(A₀)을 가지는 회전신호벡터라고 가정한다. 샘플링이 매 시간주기(τ) 마다 행해지면, 다음신호벡터(P+1)은, 시간주기(τ) 및 각주파수(ω)에 의해 만들어지는 것과 동일한 위상으로 회전된 위치에 위치하게 된다. 한편, 인접파를 제거하기 위하여 필요한 벡터회전각은 θ로 표시하고, 시점(t₀)에서의 벡터(Pr0)는 상기 벡터(P0)에서 얻어진다. 복소계수필터의 출력은 P+1과 Pr0의 합이기 때문에, 그 직각성분인 I성분[Ir(nT)]와 Q성분[Qr(nT)]는 다음과 같이 표현된다.

이러한 벡터의 주파수특성은 벡터의 포락선인 파워로 나타나고, 따라서

상기 식에 의하면, 주파수특성은 각주파수(ω)와, 두 개의 파라메터, 즉 샘플링간격(τ) 및 위상회전각(θ)과 관련있음을 알 수 있다.

제45(a)도 내지 제45(d)도는, 복소계수필터와 샘플링간격(τ)의 이득이 1인 경우로 가정한 상태의 각 주파수(ω)의 주파수특성을 보이고 있다.

제45(a)도는 위상회전각(θ)이 -π/4인 경우를 도시한 것에 해당하고, 제43도의 제1단계복소계수필터 블럭의 특성을 도시하고 있다, 제45(b)도는, 동일한 특성을 데시벨(dB)로 도시하고 있다. 제45(c)도는 위상회전각이 각각 -π/4, -2π/4, 그리고 -3π/4 인 경우의 제1, 제2 그리고 제3복소계수필터의 특성을 보이고 있다. 제45(c)도는, 인접파의 중심주파수에서 125dB 이상의 감쇠가 얻어진 경우의 세 개의 필터의 복합특성을 보이고 있다. 25dB의 감쇠는 인접파 사이의 경계지점에서 얻어진다.

본 발명의 처음에서 설명한 바와 같이, 상술한 바와 같은 결과는, 4채널의 필터주파수 영역이 16중 오버샘플링에 의하여 상하부측에 고정되어 있고, 요구파를 제외한 3단계 콤필터(comb filter)의 공백 포인트(null point) 주파수가, 주파수변환에서 베이스밴드 주파수의 오프셋을 실시하는 것에 의하여 인접파의 중심주파수에 세팅되어 있는 사실에 기인하고 있다. 채널주파수폭에 관해서, 4채널은 샘플링 주파수의 이미지 주파수 사이에 삽입될 수 있다.

따라서 각각 상술한 복소계수필터를 포함하는 캐스케이딩 채널필터에서 다음단계에서 1/4로 샘플링 주파수를 가늘게 하는 것은 높은 대칭 주파수 특성을 가지는 효과적인 필터를 실현하는 것임을 알 수 있다.

제46(a)도 내지 제46(b)도는 채널필터의 2단계 캐스케이드 연결의 이론적인 특성을 보이고 있다.

제46(a)도는, 제43도의 채널필터가 주파수대역폭파 관련하여 64중 오버샘플링으로 구동되는 경우에 얻어지는 주파수특성을 보이고 있다. 제46(b)도는, 제43도의 채널필터가 주파수 대역폭과 관련하여 16중 오버샘플링으로 구동되는 경우에 얻어지는 주파수 특성을 보이고 있다. 제46(c)도는 상기 두 개의 채널필터의 캐스케이드 연결의 주파수 특성을 보이고 있다. 제46(c)도에서 알 수 있는 바와 같이, 샘플링 주파수 하부에서 16채널이 수용된다. 30dB 이상의 감쇠는 제2인접파와 제3인접파 사이의 경계지점에서 얻어지고, 이러한 감쇠는 제7인접파와 제8인접파 사이의 경계에서 60dB까지 이르게 된다. 따라서 필터의 공백포인트는, 감쇠가 125dB 이상에 이르는 인접파의 중심주파수에 위치하게 된다.

제47도는 각각 복소계수필터를 포함하는 채널필터의 캐스케이드 연결의 구체적인 실시예를 보이고 있다. 제47도에 도시한 바와 같이, 통과대역필터는 입력신호의 요구밴드의 성분만을 통과시킨다. 이러한 결과 신호는 샘플링클럭신호의 주파수에서 샘플앤드홀드회로에 의하여 샘플링된다. 힐버트변환부는, 샘플앤드홀드회로의 출력을 직각성분으로 분리하고, 그것은 제2채널필터에 제공된다. (서로 캐스케이드 연결된 제1, 제2채널필터가 있다.)

먼저, 제1채널필터에서, 복소계수필터(I내지 Ⅲ)는 요구대역의 성분만을 통과시키고, 이 때 일어나는 위상회전에러는 다음 단계의 이퀄라이저에 의하여 보상된다. 이퀄라이저의 출력은, 고주파 중첩 노이즈를 제거하기 위한 저역필터로서 평균화회로에 공급되고, 다음에 저율샘플링주파수로 변환을 위한 샘플앤드홀드회로로서 시닝(thinning)회로에 공급되는데, 그것은 다음단계의 제2채널필터에서 필요로한다. 다음에 오프셋주파수는 변경된다. 오프셋주파수는 시닝(thinning)화된 다음에도 동일하게 유지되어야 한다.

다음에는 제46(a)도 및 제46(b)도를 참조하면서 설명한다. 제46(a)도에 도시된 바와 같이, 제1채널필터에 있어서, 요구파 대역은 제1필터의 통과 대역폭의 1/4인 것, 즉 대역폭의 1/2인 주파수오프셋이 수행된다. 제1채널필터의 출력이 가늘어지고, 제2채널필터에 공급되면, 주파수 오프셋은 제2채널필터의 통과대역폭의 1/4이 되어서, 제46(a)도 및 제46(b)도에 도시한 통과대역의 중심주파수 사이에서 차이가 발생한다. 이러한 편차를 수정하기 위하여, 주파수오프셋회로가 제1채널필터의 마지막 단계에서 준비된다. 제1채널필터의 출력은, 샘플링주파수에서의 차이점을 제외하고 제1채널필터와 동일한 구성 및 작용을 가지는 제2채널필터에 제공된다. 따라서 제46(b)도의 필터링 효과가 얻어진다.

상술한 바와 같이, 본 발명에 따라 다중대역을 수신하기 위한 필터는 제46(c)에 도시한 전체적인 특성을 가진다. 제2채널필터의 최종 단계에 있는 주파수오프셋회로에 있어서, 그 때까지 유지된 주파수오프셋이 제거되고, 완전한 베이스밴드 신호로서 I 및 Q신호로 출력된다.

제1채널필터에 있어서, 입력신호의 대역폭을 1, 1/2, 1/4로 샘플앤드홀드회로에 다중화하여 얻어진 각각의 대역폭을 가지는 신호는, 샘플앤드홀드회로에 대하여 샘플링클럭신호의 주파수를 스위칭함으로써 추출될 수 있다. 이러한 것은, 제46(a)도에 도시한 바와 같이 인접통과대역 사이에는 세 개의 공백포인트가 있기 때문이다.

이와 유사하게, 제2채널필터에 있어서는, 샘플앤드홀드회로에서 1/4, 1/8, 그리고 1/16로 입력신호의 대역폭을 다중화하는 것에 의하여 얻어진 각각의 대역폭을 가지는 신호는 추출될 수 있다. 이러한 것은 채널필터당 대역폭가변율이 1:4이기 때문이다.

따라서 다중대역 무선수신장치가, N, M의 대역폭비를 수용하면, 채널필터는 서로 캐스케이스 연결되는 것이 가능해 진다. 이 때, N은 4^M과 동일하다. 그러나 M이 정수일 것이 요구되기 때문에 소수점 이하는 반올림하는 것이 요구된다.

본 발명은, N=4^M을 만족하는 M의 소수부분을 반올림하는 것에 의하여 얻어지는 숫자에서 채널필터를 캐스케이드연결하는 것에 의하여 N 대역폭비에 대한 다중 대역 무선수신장치를 제공할 수 있게 된다.

제7실시예

제48도는 본 발명의 제7실시예에 의한 무선수신장치의 실시예를 보이고 있다. 본 실시예의 제1채널필터는, 이퀄라이저가 없는 부분을 제외하고는 제47도의 그것과 동일하다, 제1단계채널필터의 이퀄라이저는 제1채널필터의 이퀄라이저의 기능으로 얻어질 수 있기 때문이다.

제49(a)도 내지 제49(c)도에 도시된 바와 같이, 이퀄라이저의 위상보상각에 대하여 이론적으로 설명한다. 제49(a)도는, 제1인접파를 제거하기 위한 복소계수필터(I)를 도시하고 있다, 제49(a)도에 도시한 바와 같이, 위상0의 벡터(P0)가 시점(t₀)에서 부주파수인접파(-ω₀)를 나타낸다고 가정하면, 벡터(P0)를 시계방향으로 π/8회전시키는 것에 의하여 얻어지는 벡터(P-1)는, 하나의 샘플링클럭주기가 끝난 후의 인접파의 부주파수를 보이는 것이다. 벡터(P-1)을 제거하기 위한 벡터(Pr0)는 벡터(P0)를 반시계방향으로 7π/8만큼 회전시키는 것에 의하여 얻어질 수 있다. 이것은 다음과 같은 식으로 표현될 수 있으며, 벡터(Pr0)는 시점(t0)에서 코사인θ와 사인θ에 의하여 백터(P0)의 성분을 곱해서 얻을 수 있다.

제49(b)도 및 제49(c)도는 이와 유사한 방법으로 제2, 제3인접채널를 제거하기 위하여 위상회전각 5π/8 및 3π/8인 상태를 보이고 있다.

한편, 상술한 바와 같이, 위상회전의 적용은 위상 특성에서 왜곡의 발생을 의미한다. 제50도는, 각각의 복소계수필터에 의하여 발생된 위상왜곡을 도시하고 있다. 3단계필터의 위상특성은 제50도에서 A라고 표시되어 있으며, 이상태에서 B로 표시하고 있는 바와 같이 위상오프셋은 15π/16이다.

복소계수필터(I,Ⅱ,Ⅲ)의 공백포인트는 인접채널의 -fb, -3fb, -5fb로 설정되어 있다. 하나의 샘플주기에서 16중 오버샘플에 의하여 야기되는 요구파의 위상변환은 π/8이다. 중심주파수 -fb를 가지는 인접파에 관해서는, 한 샘플 주기동안 발생하는 위상차는 -1π/8이다. 이전의 한 샘플이 신호백터를 회전시켜서 이후의 한 샘플의 신호를 없개기 위한 샘플주기는 7π/8이다. 위상차 6π/8를 가지는 요구파는 2sin(π/8)의 백터로서 존재한다. 시점(t0)에서 I축 및 Q축 샘플값이 I₀및 Q₀라고 가정하면, 시점(t1)에서의 회전벡터는 다음과 같이 계산된다.

한샘플 이전의 벡터를 회전시킴에 의하여 얻어지는 값으로, 시점(t1)에서의 샘플값을 결합함으로서, 복소계수필터(I)의 I축 및 Q축 출력(I₁및 Q₁)은 다음과 같이 계산된다.

여기서, t와 to는 시간을 나타내고, ts는 하나의 샘플주기를 나타낸다.

이와 유사하게, 제2인접채널을 제거하기 위한 복소계수필터(II)에서, 벡터의 회전각은 5π/8로 설정되는 반면, 제3인접채널을 제거하기 위한 복소계수필터(Ⅲ)에서의 벡터의 회전각은 3π/8로 설정된다.

따라서 복소계수필터(Ⅱ)에서의 I축 및 Q축의 출력은 다음과 같이 계산된다.

그리고 복소계수필터(Ⅲ)의 I축 및 Q축출력은 다음과 같이 계산된다.

제50도에서, 요구파의 중심각주파수는, +ω₀으로 표시되고, 세 개의 저역 인접채널의 중심각주파수는 각각 -ω₀, -3ω₀, -5ω₀으로 표시된다. 인접채널파를 제거하기 위한 복소계수필터(I,Ⅱ,Ⅲ)의 위상특성(P)는 다음에 대응하는 것으로, 우측이 하향되도록 표시된 세 개의 평행선으로서;

복소계수필터(I)(-ω₀제거):

복소계수필터(Ⅱ)(-3ω₀제거):

복소계수필터(Ⅲ)(-5ω₀제거):

만약 이러한 세 개 필터의 위상특성이 결합되면, 제50도에 도시된 라인(A)를 얻으며, 그것은 다음과 같이 표시될 수 있다.

ω=0에서 인터셉트(B)는 15/16π과 동등하다. 따라서 이퀄라이저는 상기 값 15π/16을 없애는 위상쉬프트를 제공하여야 한다.

제50도에 알 수 있는 바와 같이, 복소계수필터(I,Ⅱ,Ⅲ)의 각각의 위상특성은 선형이다. 따라서 결합된 특성도 역시 선형임을 알수 있다. 복수개의 채널필터가 캐스케이드 연결되면, 전체특성은 후술하는 바와 같이 주파수의 우선순위함수에 의하여 나타나게 된다. 제1단계채널필터의 위상 특성은 다음과 같다.

만일 샘플링 클럭 주파수가 다음 단계의 채널 필터에서 1/4로 가늘어지면, 요구파의 주파수는 그 단계에서 ω₀가 된다. 따라서 제2단계 채널필터의위상특성(P2)는 다음과 같다.

n번째 채널필터의 위상특성 Pn은 다음과 같다.

따라서 n단계의 전체특성 Ptotoal은 다음과 같다.

이러한 것은 주파수(ω)의 우선순위 함수임이 명백하다. 따라서 위상왜곡은 마지막 단계에서 이퀄라이저에 의하여 15nπ의 위상 보상을 수행하는 것에 의하여제거될 수 있다. 비록 본 발명의 제6실시예에 있어서 이퀄라이저는 각각의 채널필터에 제공되었지만, 마지막 단계에서만 이퀄라이저가 제공되면 동일한 특성을 얻을 수 있고, 따라서 이퀄라이저의 회로는 충분히 줄어들 수 있다.

제8실시예

제51도는 본 발명의 제8실시예에 의한 무선수신장치의 구성을 보이고 있다. 본 실시예의 구성은, 루트 나이키스트 필터(222,223) 대신에 채널필터의 출력측에 루트 나이키스트 필터(322,323)가 보상을 위하여 제공되어 있는 점을 제외하면, 제41도 또는 제47도에 도시된 실시예와 동일한 구성을 가진다. 이러한 본 실시예는 루트 나이키스트필터(322,323)에 의하여 왜곡을 보상하기 위하여 나이키스트 전송을 유지하기 위한 것으로, 상기 나이키스트 필터는 채널필터에 의한 전송 특성을 도입하기 위한 것이다.

제52(a)도는 나이키스트 전송에 대하여 필요한 나이키스트 주파수 특성을 보이고 있으며, 제52(b)도는 본 발명의 제6 또는 제7실시예의 무선수신장치에서 일어나는 나이키스트 주파수 특성과 관련된 왜곡을 보이고 있다.

일반적인 디지털 전송에서, 정보는 양자화 레벨을 이용하여 전송되고, 전송파형은 나이키스트 파형으로 변환되어, 과동응답에 의하여 발생하는 정보를 가지는 코드 사이의 간섭을 제거하게 된다. 나이키스트 파형이 전체적인 전송시스템에서 실시되고 있기 때문에 나이키스트 파형 그 자체는 수신측의 디코더의 입력부의 판별부에 의하여 발생한다. 따라서 나이키스트 파형을 실시하기 위해서는, 전송 시스템의 전체 특성을 관리하고, 제52(a)도에 도시된 바와 같이, 전송 주파수(f0)에 대응하는 점과 관련하여 대칭인 롤오프(roll-off)특성을 가지도록 하는 것이다.

통상, 원하는 특성이 송신 및 수신측에 동일하게 부여되고, 따라서 루트 나이키스트 특성은 그 양측에 실시될 수 있다.

제52(b)도에서, 도면 부호(A)는, 루트 나이키스트 특성을 표시한다. 통상, 왜곡을 피하기 위하여, 저주파수영역에서 전송주파수(f0) 까지 평평한 주파수 특성을 유지하도록 하고 있다. 그러나 주파수 특성 0.5(1+cos2π/f0)를 제공하는 본 발명의 채널필터는에 있어서는, 상기 특성은 제52(b)도에 도시한 커브(B)로 가정하고, 그것은 f0 이하의 영역에서 많은 감쇄를 포함하고 있다. 제52(c)도의 커브(C)는 이러한 에러에 대한 보상값을 나타낸다. +5dB에서 -15dB로의 보상은 1.5f0 이하의 주파수 영역에서 요구된다.

제53도는 통상 사용되는 디지털 필터를 사용하는 루트 나이키스트 필터를 구현하기 위한 디지털 신호처리 시스템의 구성을 보이고 있다. 이러한 루트 나이키스트 필터는, 송신 샘플링 시간에 대응하는 신호 지연장치(302 내지 308)와, 웨이팅(weighting)을 위한 증폭기(309 내지 315), 그리고 가산기(316)를 포함한다.

증폭기(309 내지 315)의 웨이팅계수(h0, h2, h3, ... , hm-2, hm-1, hm)는 1과 동등하게 설정되고, 공지된 콤필터(comb filter)특성이 얻어진다. 루트 나이키스트 필터는, 웨이팅계수(h1, h2, h3, ..., hm-2, hm-1, hm)를 적절하게 설정하는 것에 의하여 실시될 수 있다. 본 발명에 있어서, 루트 나이키스트 필터(322,323)의 웨이팅계수(h1, h2, h3, ..., hm-2, hm-1, hm)는, 제52(b)도의 보상 특성을 제공하도록 설정되어, 채널 필터에 의하여 발생하는 나이키스트 전송특성에서의 왜곡을보상하기 위한 수단을 제공하게 된다. 이러한 방법에 의하면, 채널 필터 특성이 얻어지는 것 뿐만 아니라 수신측 시스템의 회로 크기의 변화 없이도 루트 나이키스트 특성이 고정될 수 있다.

상술한 바와 같이, 본 발명에 의하면, 각각의 채널필터는 복소계수필터를 포함하고, 각각의 채널필터의 샘플링 주파수는 대역폭비 N를 가지는 다중대역 신호의 수신을 가능하게 하기 위하여 필요하면 적적하게 가능하지도록 된다. 그리고 상기 채널필터는 N=4M을 만족하는 숫자 M의 소수 부분을 반올림하여 얻어지는 수자로 캐스케이드 연결된다. 다중대역신호를 수신하기 위하여 다중대역의 종류에 해당하는 숫자 N 만큼의 필터를 필요로 하는 종래의 기술에 비하여, 본 발명에 의하면, 필터의 숫자를 숫자 M 만큼 대폭 줄일 수 있다. 더욱이 본 발명에 의한 회로는 집적회로로 구현될 수 있어서, 수신장치가 크기와 전력 소비의 면에서 줄어들 수 있는 것이다.

제1도는 본 발명의 제1실시예를 보인 개략도.

제2도 내지 제3(a) 내지 3(e)는 본 발명의 제1실시예의 동작을 보인 설명도.

제4도는 본 발명의 제2실시예의 개략도.

제5도 및 제6(a) 내지 6(e)도는 본 발명의 제2실시예의 동작을 보인 설명도.

제7도는 본 발명의 제3실시예를 보인 개략도.

제8(a) 내지 8(e)도는 본 발명의 제3실시예의 동작을 보인 설명도.

제9도는 본 발명의 제4실시예의 개략도.

제10(a) 내지 10(e)도는 본 발명의 제4실시예의 동작을 보인 설명도.

제11도는 제4실시예의 평균화회로의 구성을 보인 구성도.

제12도 및 제13도는 본 발명의 제5실시예의 구성을 보인 개략도.

제14도는 본 발명의 시닝(thinning)회로의 구성도.

제15(a) 내지 15(e)도는 본 발명의 제5실시예의 예시도.

제16도는 본 발명의 고속 샘플앤드홀드 회로의 구성도.

제17도는 직교성분 분리회로의 예시도.

제18도는 제17도의 직교성분 분리회로의 동작 타이밍도.

제19도는 본 발명의 복소계수필터의 구성도.

제20도는 제19도의 복소계수필터의 특성도.

제21(a) 내지 21(c)도는 복소계수필터의 동작 특성도.

제22(a) 및 22(b)도는 제2, 제3인접채널을 제거하는 위상회전각을 보인 설명도.

제23(a) 및 23(b)도는 복수계수필터의 이론적인 특성을 보인 설명도.

제24도는 본 발명의 이퀄라이저의 구성도.

제25도는 제24도의 이퀄라이저의 동작을 보인 설명도.

제26도는 복소계수필터의 그룹의 출력에서 고주파대역에서 필터링 기능의 저하와 저역필터에 의하여 제거되는 필터특성의 부분을 보인 설명도.

제27도는 지연요소방식의 저역필터의 구성도.

제28도는 제27도의 지연요소방식의 저역필터와 각각의 채널파 사이의 위치관계를 보인 설명도.

제29도는 본 발명의 이미지 억제 주파수 변환회로의 구성도.

제30도는 제29(a) 및 29(b)도의 이미지 억제 방식의 주파수 변환회로를 제어하기 위한 회로 예시도.

제31도는 이미지 억제 방식의 주파수 변환회로의 동작 타이밍도.

제32(a) 내지 32(d)도는 스위치 커패시터 회로를 사용하여 필터의 보충관계를 보인 설명도.

제33도는 스위치 커패시터 회로를 사용하여 복소계수필터의 일단계를 보인 구성도.

제34도는 스위치 커패시터 회로를 사용하는 위상이퀄라이저의 구성도.

제35도는 스위치 커패시터 회로를 사용하는 저역필터의 구성도.

제36도는 공통적으로 연산증폭기를 사용하여 소비전력을 줄이기 위한 이퀄라이저와 저역필터의 회로에 대한 예시도.

제37(a) 및 37(b)도는 CCD를 사용하는 이퀄라이저와 저역필터의 구성도.

제38도는 종래의 무선수신장치의 구성도.

제39도는 종래의 직접변환 수신 장치의 예시도.

제40도는 직접 변환장치의 문제점을 보인 예시도.

제41도는 본 발명의 제6실시예에 따라 다중대역 신호를 수신하기 위한 무선수신장치의 구성도.

제42도는 본 발명의 제6실시예의 직각검출/채널필터 부분의 구성도.

제43도는 복소계수필터를 포함하는 채널필터의 기본 구성도.

제44도는 제1단계복수계수필터의 주파수 특성을 설명하기 위한 위상 다이어그램.

제45(a) 내지 45(d)도는 복소계수필터를 포함하는 채널필터의 이론적인 특성을 보인 설명도.

제46(a) 내지 46(c)도는 제2단계의 샘플링주파수가 1/4로 가늘어진 복소계수필터를 각각 포함하는 채널필터의 제2캐스케이드 연결의 전체주파수 특성을 보인 설명도.

제47도는 각각 복소계수필터를 포함하는 채널필터가 캐스케이드 상태로 서로연결된 본 발명의 제6실시예의 구체적인 구성도.

제48도는 각가 복수계수필터를 포함하는 채널필터가 캐스케이드 상태로 서로 연결된 본 발명의 제8실시예의 구체적인 구성도.

제49(a) 내지 49(c)도는 본 발명의 제7실시예의 복소계수필터의 각각의 단계에서 위상회전상태를 도시한 설명도.

제50도는 각각의 복소계수필터의 특성과, 그와 결합된 채널필터의 위상 특성을 보인 설명도.

제51도는 본 발명의 제8실시예에 의하여 다중대역 신호를 수신하는 무선수신장치의 구성을 보인 블럭다이어그램.

제52(a) 및 52(b)도는 본 발명의 제8실시예에 의한 보상을 위한 루트 나이키스트 필터의 특성을 보인 설명도.

제53도는 본 발명의 제8실시예에 의한 루트 나이키스트 필터의 구성도.

제54도는 종래의 무선수신장치의 다중대역 신호를 수신하는 요부를 보인 구성도.

제55(a) 내지 55(d)도는 동일 주파수 간격 채널 배열의 다중대역 통신 시스템에서의 주파수축의 채널 배열을 보인 설명도.

Claims (7)

1. 반송파주파수가 동일한 주파수 간격으로 채널 배치되고 또는 그와 유사한 주파수 배치의, 직교장치 또는 그와 유사한 종류의 변조방식을 이용하는 무선시스템을 대상으로 하는 수신장치에 있어서,

   수신희망채널신호를 포함하는 수신신호를 수신하고, 수신희망채널의 대역의 상단 또는 하단 또는 해당하는 인접채널과의 경계의 주파수를 상기 경계주파수를 중심으로 상하 대략 각 12채널에 이르는 주파수범위를 선택적으로 중간주파수 또는 DC 주파수 영역으로 주파수변환하는 주파수변환수단과;

   수신희망채널의 대역폭 또는 상기 무선시스템의 채널간격주파수의 1/2 주파수의 64배 주파수로 샘플링하는 샘플링수단과;

   상기 샘플링수단의 샘플링 출력으로부터 위상영역의 직교성분을 추출하는 제 1 추출수단과;

   상기 추출된 직교성분의 실축신호성분과 가상축신호성분으로부터 수신희망채널을 포함하는 4채널의 신호를 그것 이외의 인접 채널을 제거해서 추출하고,

   상기 추출된 수신희망채널을 포함하는 4채널을, 수신희망채널의 대역폭 또는 상기 무선시스템의 채널간격주파수의 1/2 주파수의 16배의 주파수를 샘플링주파수로서, 수신희망채널 이외의 인접채널을 제거해서 수신희망채널만을 추출하는 제 2 추출수단을 포함하여 구성되는 것을 특징으로 하는 무선수신장치.
2. 제 1 항에 있어서,

   상기 주파수변환수단은, 수신희망채널신호를 포함하는 수신신호를 수신하고 수신희망채널대역의 상단 또는 하단 또는 해당하는 인접채널과의 경계주파수를 상기 경계주파수를 중심으로 상하 대략 3채널에 이르는 주파수범위를 선택적으로 중간주파수로 주파수변환하고,

   상기 샘플링수단은, 수신희망채널의 대역폭 또는 상기 무선시스템의 채널 간격주파수의 1/2주파수의 16배의 주파수로 샘플링하고,

   상기 제 1 추출수단은, 상기 샘플링출력에서 위상영역의 직교성분을 추출하고,

   상기 제 2 추출수단은, 실축신호성분과 가상축신호성분으로부터 수신희망채널의 신호를 추출하는 것을 특징으로 하는 무선수신장치.
3. 제 1 항에 있어서,

   상기 주파수변환수단은, 수신희망채널신호를 포함하는 수신신호를 수신하고 수신희망채널대역의 상단 또는 하단 또는 해당하는 인접채널과의 경계주파수를 상기 경계주파수를 중심으로 상하 대략 3채널에 이르는 주파수범위를 선택적으로 DC영역으로 주파수변환하고,

   상기 샘플링수단은, 수신희망채널의 대역폭 또는 상기 무선시스템의 채널 간격주파수의 1/2주파수의 16배의 주파수로 샘플링하고,

   상기 제 2 추출수단은, 실축신호성분과 가상축신호성분으로부터 수신희망채널의 신호를 추출하는 것을 특징으로 하는 무선수신장치.
4. 제 1 항에 있어서,

   상기 제 1 추출수단은, 상기 샘플링수단의 출력으로부터 위상영역의 직교성분을 추출하고, 상기 실축신호성분과 가상축신호성분과를 생성하는 힐버트변환기를 포함하여 구성되고,

   상기 제 2 추출수단은, 상기 실축신호성분과 가상축신호성분과를 수신하고 희망채널신호에 인접하는 상측 또는 하측의 3채널의 인접채널 이외를 제거하는 기능을 갖는 제 2 복소계수필터와;

   상기 제 2 복소계수필터의 각각의 출력을 수신하기 위한 2개의 제 2 위상이퀄라이저와,

   상기 제 2 위상이퀄라이저의 각각의 출력을 수신하기 위한 2개의 제 2 저역필터와;

   상기 제 2 저역필터의 출력을 1/4로 가늘게 하기 위한 제 2 시닝회로와;

   상기 제 2 시닝회로에서 출력되는 실축신호성분과 가상축신호성분을 수신하고, 희망채널신호에 인접하는 상측 또는 하측의 3개의 인접채널을 제거함과 동시에 베이스밴드신호 대역으로 변환하는 기능을 갖는 제 1 복소계수필터와;

   상기 제 1 복소계수필터의 각각의 출력을 수신하기 위한 2개의 제 1 위상이퀄라이저와;

   상기 2개의 제 1 위상이퀄라이저의 각각의 출력을 수신하기 위한 2개의 제 1저역필터와;

   상기 제 1 저역필터의 출력을 1/4로 가늘게 하기 위한 제 1 시닝회로; 그리고

   상기 제 1 시닝회로의 두개의 출력에서 오프셋주파수를 제거하기 위한 이미지억제 주파수변환회로를 포함하여 구성되는 무선수신장치.
5. 제 1 항에 있어서,

   상기 제 1 추출수단은, 상기 샘플링수단의 출력으로부터 위상영역의 직교성분을 추출하고, 상기 실축신호성분과 가상축신호성분과를 생성하는 힐버트변환기를 포함하여 구성되고,

   상기 제 2 추출수단은, 상기 실축신호성분과 가상축신호성분과를 수신하고 희망채널신호에 인접하는 상측 또는 하측의 3채널의 인접채널 이외를 제거하는 기능을 갖는 제 2 복소계수필터와;

   상기 제 2 복소계수필터의 각각의 출력을 수신하기 위한 2개의 제 2 위상이퀄라이저와;

   상기 제 2 위상이퀄라이저의 각각의 출력을 8개의 샘플에 대하여 평균화하기 위한 제 2 평균화회로와;

   상기 제 2 평균화회로에서 출력되는 실축신호성분과 가상축신호성분을 수신하고, 희망채널신호에 인접하는 상측 또는 하측의 3개의 인접채널을 제거함과 동시에 베이스밴드신호 대역으로 변환하는 기능을 갖는 제 1 복소계수필터와;

   상기 제 1 복소계수필터의 각각의 출력을 수신하기 위한 2개의 제 1 위상이퀄라이저와;

   상기 2개의 제 1 위상이퀄라이저의 각각의 출력을 8개의 샘플에 대하여 평균화하기 위한 2개의 제 1 평균화회로; 그리고

   상기 제 1 평균화회로의 두개의 출력에서 오프셋주파수를 제거하기 위한 이미지억제 주파수변환회로를 포함하여 구성되는 무선수신장치.
6. 제 2 항, 제 4항, 제 5 항 중 어느 한 항에 있어서,

   상기 주파수변환수단은, 수신희망채널신호를 포함하는 수신신호를 수신하고 수신희망채널 대역의 상단 또는 하단 또는 해당하는 인접 채널과의 경계 주파수를 상기 경계주파수를 중간주파수로 하는 주파수변환기와;

   상기 주파수변환기에서 주파수 변환출력을 수신하고 중간주파수를 중심으로 상하 대략 3개 채널에 이르는 주파수범위를 통과 대역으로 하는 중간주파단을 포함하여 구성되고,

   상기 샘플링수단은, 상기 중간주파단의 출력을 수신하고 수신희망채널의 대역폭의 16배 또는 상기 무선시스템의 채널간격주파수의 8배의 주파수로 샘플링하는 샘플앤드홀드회로를 포함하여 구성되고,

   상기 제 1 추출수단은, 상기 샘플홀드회로의 출력으로부터 위상 영역에서 직교성분을 추출하고 상기 실축신호성분과 가상축신호성분을 생성하는 힐버트변환기를 포함하여 구성되고,

   상기 제 2 추출수단은, 상기 실축신호성분과 가상축신호성분을 수신해서 희망채널신호에 인접하는 상하 각 3채널의 인접채널을 제거하는 기능을 갖는 복소계수필터와;

   상기 복소계수필터를 각각 수신하는 2개의 위상이퀄라이저와;

   상기 위상이퀄라이저 각각의 출력을 수신하고 수신희망채널의 신호를 추출하는 2개의 저역필터를 포함하여 구성되는 것을 특징으로 하는 무선수신장치.
7. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,

   상기 주파수변환수단은, 수신희망채널신호를 포함하는 수신신호를 수신하고 수신희망채널 대역의 상단 또는 하단 또는 해당하는 인접 채널과의 경계 주파수를 상기 경계주파수를 직류 즉 제로(0)주파수로 하는 주파수변환기와;

   상기 주파수변환기에서 주파수 변환출력을 수신하고 직류 즉 제로주파수를 중심으로 상하 대략 3개 채널에 이르는 주파수범위를 통과 대역으로 하는 저주파단을 포함하여 구성되고,

   상기 샘플링수단은, 상기 저주파단의 출력을 수신하고 수신희망채널의 대역폭의 16배 또는 상기 무선시스템의 채널간격주파수의 8배의 주파수로 샘플링하는 샘플앤드홀드회로를 포함하여 구성되고,

   상기 제 1 추출수단은, 상기 샘플홀드회로의 출력으로부터 위상 영역에서 직교성분을 추출하고 상기 실축신호성분과 가상축신호성분을 생성하는 힐버트변환기를 포함하여 구성되고,

   상기 제 2 추출수단은, 상기 실축신호성분과 가상축신호성분을 수신해서 희망채널신호에 인접하는 상하 각 3채널의 인접채널을 제거하는 기능을 갖는 복소계수필터와;

   상기 복소계수필터를 각각 수신하는 2개의 위상이퀄라이저와;

   상기 위상이퀄라이저 각각의 출력을 수신하고 수신희망채널의 신호를 추출하는 2개의 저역필터를 포함하여 구성되는 것을 특징으로 하는 무선수신장치.

Images