KR100400678B1

KR100400678B1 - 불량률이 낮은 비휘발성 반도체 기억 장치

Info

Publication number: KR100400678B1
Application number: KR10-2001-0014937A
Authority: KR
Inventors: 츠루다다카히로
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2000-08-22
Filing date: 2001-03-22
Publication date: 2003-10-08
Also published as: JP2002063797A; US20020024843A1; KR20020015629A; US6577534B2

Abstract

본 발명에 의하면, 비휘발성 반도체 기억 장치는 섹터 선택 회로(10)를 구비한다. 어드레스 신호 X0∼Xn에 의해서 양호 섹터(non-defective sector)가 지정되었을 때 스페어 디코더(spare decoder)(121, 122)는 NAND 게이트(111∼11m)가 양호 섹터를 선택할 수 있는 신호를 출력하고, 어드레스 신호 X0∼Xn에 의해서 불량 섹터(defective sector)가 지정되었을 때 스페어 디코더(121, 122)는 대체용 양호 섹터(alternate non-defective sector)(1421 또는 1422)를 활성화하는 신호를 출력하며, 어드레스 신호 X0∼Xn에 의해서 대체용 양호 섹터(1421, 1422)가 지정되었을 때 복수의 섹터<O>∼섹터<m>를 모두 비선택으로 하는 신호를 출력한다.

그 결과, 비휘발성 반도체 기억 장치의 불량률을 저하할 수 있다.

Description

불량률이 낮은 비휘발성 반도체 기억 장치{NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE HAVING A LOW DEFECTIVE RATE}

본 발명은 비휘발성 반도체 기억 장치에 관한 것으로, 특히 양호 섹터(non-defective sector)로의 액세스율이 높은 비휘발성 반도체 기억 장치에 관한 것이다.

도 7을 참조하면, 종래의 비휘발성 반도체 기억 장치(300)는 용장 회로(310)와, 행 디코더(320)와, 워드선 드라이버(330)와, 메모리 셀 어레이(340)와, 판독/기록 회로(350)를 구비한다.

메모리 셀 어레이(340)는 용장 영역(341)과, 데이터 영역(342)과, 관리 영역(343)과, 용장 영역(344)으로 이루어진다. 용장 영역(341)은 데이터 영역(342)의 행 방향으로 배치된 복수의 행 섹터중 불량 섹터(defective sector)를 대신하는 양호 섹터를 포함한다. 행 섹터란 데이터 영역(342)의 행 방향으로 배치된 복수의 워드선중 하나의 워드선에 접속된 복수의 메모리 셀로 이루어지는 「블럭(block)」을 말한다. 데이터 영역(342)은 행 방향과 열 방향으로 어레이 형상으로 배치한 복수의 메모리 셀을 포함한다.

관리 영역(343)은 데이터 영역(342)의 복수의 섹터중 어떤 섹터가 불량 섹터인가의 정보를 유지한다. 용장 영역(344)은 데이터 영역(342)의 열 방향으로 배열된 복수의 열 섹터중 불량 섹터를 대신하는 양호 섹터를 포함한다. 열 섹터란 데이터 영역(342)의 열 방향으로 배치된 복수의 비트선중 하나의 비트선에 접속된 복수의 메모리 셀로 이루어지는 「블럭」을 말한다.

용장 회로(310)는, 행 어드레스 신호를 디코드한 행 어드레스에 의해서 지정된 데이터 영역(342)의 행 섹터가 불량 섹터일 때, 그 불량 섹터 대신에 용장 영역(341)중의 양호 섹터를 선택한다.

행 디코더(320)는 외부로부터 입력된 행 어드레스 신호를 디코드하여, 그 디코드한 행 어드레스를 용장 회로(310)와 워드선 드라이버(330)로 출력한다.

워드선 드라이버(330)는 행 디코더(320)로부터의 행 어드레스에 의해서 지정된 행 섹터를 활성화한다. 또한, 워드선 드라이버(330)는, 용장 회로(310)로부터의 선택 신호에 근거하여, 데이터 영역(342)중의 불량 섹터 대신에 용장 영역(341)중의 양호 섹터를 선택한다.

판독/기록 회로(350)는 워드선과 비트선에 의해서 지정된 메모리 셀로의 데이터의 기록/판독을 실행한다.

도 8을 참조하면, 용장 회로(310)는 스페어 디코더(spare decoder)(311, 312)와, AND 게이트(313)로 이루어진다. 도 8은 2개의 양호 섹터(3411, 3412)가 용장 영역(341)에 포함되는 경우를 나타낸다. 스페어 디코더(311, 312)는, 어드레스 신호 X0∼Xn을 디코드하여, 그 디코드한 행 어드레스가 불량 섹터일 때, 데이터 영역(342)중의 복수의 섹터를 모두 비활성화하고, 또한 불량 섹터 대신에 용장 영역(341)중의 양호 섹터를 활성화하기 위해서 L(논리 로우(logical low)) 레벨 또는 H(논리 하이(logical high)) 레벨의 신호를 출력한다. 예를 들면, 양호 섹터(3411)를 선택할 때, 스페어 디코더(311)는 L 레벨의 신호를 출력하고, 스페어 디코더(312)는 H 레벨의 신호를 출력한다. 또한, 스페어 디코더(311, 312)는 어드레스 신호 X0∼Xn에 의해서 지정된 섹터가 양호 섹터일 때 H 레벨의 신호를 출력한다.

AND 게이트(313)는 스페어 디코더(311, 312)로부터 출력된 L 레벨 또는 H 레벨의 신호의 논리곱을 연산한다.

행 디코더(320)는 NAND 게이트(321∼32n)와 인버터(351∼35n)로 이루어진다. 인버터(351∼35n) 각각은 제각기 어드레스 신호 X0∼Xn의 각각을 반전시킨다. NAND 게이트(321∼32n)의 각각은 어드레스 신호 X0∼Xn, /X0∼/Xn으로부터 선택된 2개의 신호와, AND 게이트(313)의 출력 신호와의 논리곱을 연산하여, 연산 결과의 반전 신호를 출력한다.

워드선 드라이버(330)는 인버터(328, 329, 331∼33n)로 이루어진다. 인버터(328, 329)는 스페어 디코더(311, 312)로부터의 출력 신호를 수신하여, 각각 용장 회로(341)에 포함되는 2개의 양호 섹터(3411, 3412)를 선택적으로 활성화시킨다. 또한, 인버터(331~33n) 각각은 제각기 NAND 게이트(321~32n)로부터의 출력 신호를 수신하여 대응하는 데이터 영역(342)중의 섹터를 선택적으로 활성화시킨다.

메모리 셀(340)은 m행 ×n열의 어레이 형태로 배열된 복수의 메모리 셀로 이루어진다.

데이터 영역(342)중의 메모리 셀(3421)이 불량일 때, 섹터(3422)는 불량 섹터로 된다. 따라서, 불량 섹터(3422)를 지정하는 어드레스 신호 X0~Xn, /X0~/Xn이 입력되었을 때, 스페어 디코더(311, 312)는 불량 섹터(3422) 대신에 용장 영역(341)중의 섹터(3411)를 선택하기 위한 신호를 출력한다. 즉, 스페어 디코더(311)는 L 레벨의 신호를 출력하고, 스페어 디코더(312)는 H 레벨의 신호를 출력한다.

그렇게 하면, AND 게이트(313)는 L 레벨의 신호를 행 디코더(320)의 NAND 게이트(321~32n)로 출력한다. NAND 게이트(321~32n) 각각은 어드레스 신호 X0~Xn,/X0~/Xn 중으로부터 섹터를 지정하기 위한 2개의 H 레벨의 신호도 입력되지만, AND 게이트(313)로부터 L 레벨의 신호가 입력되기 때문에, 반드시 H 레벨의 신호를 출력한다. 그리고, 워드선 드라이버(330)의 인버터(331~33n) 각각은 제각기 NAND 게이트(321~32n)로부터의 H 레벨의 신호를 수신하여 L 레벨의 신호를 출력하여, 대응하는 섹터를 비활성화한다. 즉, 불량 섹터(3422)를 지정하는 어드레스 신호 X0~Xn, /X0~/Xn이 입력되면, 데이터 영역(342)의 모든 섹터가 비활성화된다.

한편, 워드선 드라이버(330)의 인버터(328)는 스페어 디코더(311)로부터의 L 레벨의 신호를 수신하여 H 레벨의 신호를 출력해서, 양호 섹터(3411)를 활성화한다. 또한, 인버터(329)는 스페어 디코더(312)로부터의 H 레벨의 신호를 수신하여 L 레벨의 신호를 출력해서, 양호 섹터(3412)를 비활성화한다. 이것에 의해서, 데이터 영역(342)중의 불량 섹터(3422) 대신에 용장 영역(341)중의 양호 섹터(3411)가 선택된다. 그리고, 열 디코더(도시하지 않음)에 의해서 디코드된 열 어드레스에 대응하는 비트선이 활성화되어, 양호 섹터(3411)에 접속된 n개의 메모리 셀 각각으로의 데이터의 기록, 판독 및 소거가 판독/기록 회로(350)를 거쳐서 행해진다.

비휘발성 반도체 기억 장치(300)에 있어서는, 도 9에 도시하는 바와 같이 데이터 영역(342)을 소정 수(數)의 행 섹터를 포함하는 블럭 BLK1∼BLKr로 분할하고, 각 블럭 BLK1∼BLKr을 관리 단위(control unit)로 하여 데이터의 기록, 판독 및 소거가 행해진다. 각 블럭 BLK1∼BLKr은, 예컨대 8 섹터를 포함한다.

각 블럭 BLK1∼BLKr을 관리 단위로 하는 사용법은 MGM(Mostly Good Memory)법이라는 방법이며, 모든 블럭 BLK1∼BLKr이 양호 섹터로 구성되어 있지 않더라도비휘발성 반도체 기억 장치로서 사용 가능하게 하는 방법이다. 즉, 1개의 블럭에 불량 섹터가 포함되어 있더라도, 그 불량 섹터 대신에 양호 섹터를 액세스하여 사용하는 방법이다. 즉, 상술한 바와 같이, 데이터 영역(342)중의 불량 섹터(3422) 대신에 용장 영역(341)의 양호 섹터(3411)를 액세스하여 사용하는 방법이다.

그러나, 도 9에 도시하는 바와 같이 데이터 영역(342)의 블럭 BLK3, BLK6, BLKr-4에 불량 섹터를 포함하는 경우에, 상술한 방법에 의해서 불량 섹터를 대신하는 양호 섹터를 마련하면 논리적으로는 도 10에 나타내는 배치가 된다. 즉, 용장 영역(341)에 블럭 BLK3, BLK6, BLKr-4가 마련된 것과 동등하게 된다. 블럭 BLK1∼BLKr 각각을 관리 단위로 하는 사용 방법에 있어서는, 불량 섹터가 포함되는 BLK3, BLK6, BLKr-4에는 액세스되지 않고, BLK3, BLK6, BLKr-4는 불량 블럭으로서 취급되기 때문이다.

따라서, 각 블럭 BLK1∼BLKn 각각이 8섹터를 포함할 때 3 ×8= 24 섹터가 불량 섹터로 되어, MGM율을 낮아진다고 하는 문제가 있다.

그러므로, 본 발명의 목적은 불량률이 낮은 비휘발성 반도체 기억 장치를 제공하는 것이다.

도 1은 본 발명의 실시예에 따른 비휘발성 반도체 기억 장치의 개략 블럭도,

도 2는 도 1에 나타내는 비휘발성 반도체 기억 장치의 섹터 선택 회로의 회로도,

도 3은 도 2에 나타내는 섹터 선택 회로의 스페어 디코더의 회로도,

도 4a는 퓨즈 방식에 의한 메모리 셀에 있어서 정보를 기록하지 않은 때의 회로도이고, 도 4b는 퓨즈 방식에 의한 메모리 셀에 있어서 정보를 기록한 때의 회로도,

도 5는 도 1의 비휘발성 반도체 기억 장치의 데이터 영역에 포함되는 불량 섹터의 물리적 배치도,

도 6은 도 1의 비휘발성 반도체 기억 장치의 데이터 영역에 포함되는 불량 섹터의 논리적 배치도,

도 7은 종래의 비휘발성 반도체 기억 장치의 개략 블럭도,

도 8은 도 7에 나타내는 비휘발성 반도체 기억 장치의 용장 회로, 행 디코더 및 워드선 드라이버의 회로도,

도 9는 도 7의 비휘발성 반도체 기억 장치의 데이터 영역에 포함되는 불량 섹터의 물리적 배치도,

도 10은 도 7의 비휘발성 반도체 기억 장치의 데이터 영역에 포함되는 불량 섹터의 논리적 배치도.

도면의 주요 부분에 대한 부호의 설명

10 : 섹터 선택 회로 11 : 행 디코더

12 : 용장 회로 13 : 워드선 드라이버

20 : 전압 제어 회로 40 : 열 디코더

50 : 어드레스 버퍼 60 : 제어 회로

70 : 커맨드 디코더 80 : 입출력 회로

90 : 데이터 제어 회로 100 : 비휘발성 반도체 기억 장치

110 : 메인 앰프 120 : 데이터 래치 회로

130 : 센스 래치 회로

본 발명에 따른 비휘발성 반도체 기억 장치는, 복수의 메모리 셀을 갖는 행방향으로 배치된 섹터를 복수개 포함하는 블럭을 관리 단위로 하여 데이터의 기록, 판독 및 소거를 실행하는 비휘발성 반도체 기억 장치로서, 블럭을 복수개 포함하는 데이터 영역을 갖는 메모리 셀 어레이와, 데이터 영역에 포함되는 복수의 섹터 각각을 지정하기 위한 행 어드레스 신호를 입력하여, 행 어드레스 신호가 불량 섹터를 지정할 때 불량 섹터를 대신하는 대체용 양호 섹터(alternate non-defective sector)를 선택하고, 행 어드레스 신호가 대체용 양호 섹터를 지정할 때 대체용 양호 섹터를 비선택으로 하는 섹터 선택 회로와, 섹터 선택 회로에 의해서 선택된 섹터를 활성화하고, 섹터 선택 회로에 의해서 비선택으로 된 섹터를 비활성화하는 섹터 활성화 회로를 구비하되, 대체용 양호 섹터는 불량 섹터의 수에 따라 적어도 1개의 블럭에 마련된다.

본 발명에 따른 비휘발성 반도체 기억 장치는, 복수의 섹터를 포함하는 블럭을 단위로 하여 데이터의 기록, 판독 및 소거가 행해진다. 그리고, 데이터 영역에 포함되는 복수의 섹터의 각각을 액세스하는 경우에 행 어드레스 신호에 의해서 지정된 섹터가 불량일 때, 그 불량 섹터 대신에 대체용 양호 섹터를 액세스하여, 데이터의 기록, 판독 및 소거가 행하여진다. 또한, 행 어드레스 신호에 의해서 지정된 섹터가 대체용 양호 섹터일 때, 대체용 양호 섹터를 비선택으로 한다. 그리고, 대체용 양호 섹터는 불량 섹터의 수에 따라 마련된다. 불량 섹터가 복수개일 때, 그 불량 섹터에 대응하는 복수의 대체용 양호 섹터는 하나의 블럭에 모아진다. 그리고, 대체용 양호 섹터의 수가 하나의 블럭에 포함되는 섹터의 개수(個數)를 초과할 때 복수의 블럭에 걸쳐 대체용 양호 섹터가 마련된다.

따라서, 본 발명에 의하면, 데이터 영역에 포함되는 불량 섹터를 1개소에 모을 수 있다. 그 결과, 데이터 영역의 섹터를 액세스한 때 양호 섹터를 액세스하는 비율을 크게 할 수 있다.

바람직하게는, 섹터 선택 회로는 행 어드레스 신호가 대체 섹터를 지정할 때 복수의 섹터를 모두 비선택으로 하는 것에 따라 불량 섹터를 선택한다.

행 어드레스 신호에 의해서 지정된 섹터가 대체용 양호 섹터일 때, 데이터 영역에 포함되는 복수의 섹터의 모두를 비선택으로 하는 것에 의해 대체용 양호 섹터 대신에 불량 섹터를 액세스한다. 즉, 복수의 섹터를 모두 비선택으로 하는 것에 의해 데이터 「0」이 출력되기 때문에, 대체용 양호 섹터 대신에 불량 섹터를 선택한 것에 상당한다.

따라서, 본 발명에 의하면, 불량 섹터가 지정되는 경우에만, 그 불량 섹터를 대신하는 대체용 양호 섹터를 선택할 뿐이므로 불량 섹터와 대체용 양호 섹터를 치환할 수 있다.

바람직하게는, 메모리 셀 어레이의 데이터 영역은 대체용 양호 섹터가 마련된 적어도 하나의 블럭으로 이루어지는 용장 영역을 포함한다.

대체용 양호 섹터가 마련된 용장 영역은 데이터 영역에 포함된다.

따라서, 본 발명에 의하면, 점유 면적을 작게 하여, 양호 섹터를 액세스할 수 있는 확률을 높일 수 있다.

바람직하게는, 비휘발성 반도체 기억 장치의 섹터 선택 회로는, 행 어드레스 신호를 디코드하여, 그 디코드한 행 어드레스를 활성화 회로로 출력하는 행 디코더와, 행 어드레스 신호가 불량 섹터를 지정할 때 불량 섹터를 비선택으로 하는 구제 신호를 행 디코더로 출력하여, 대체용 양호 섹터를 활성화하는 활성화 신호를 활성화 회로로 출력해서, 행 어드레스 신호가 대체용 양호 섹터를 지정할 때 복수의 섹터를 비선택으로 하는 비선택 신호를 행 디코더로 출력하는 용장 회로를 포함한다.

행 디코더는 행 어드레스 신호를 디코드하여, 그 디코드한 행 어드레스 신호를 활성화 회로로 출력한다. 그리고, 행 어드레스 신호에 의해서 지정된 섹터가 불량 섹터일 때, 용장 회로는 구제 신호를 행 디코더로 출력하여 불량 섹터를 비선택으로 하여, 활성화 신호를 활성화 회로로 출력해서 비선택으로 한 불량 섹터를 대신하는 대체용 양호 섹터를 활성화한다. 또한, 행 어드레스 신호에 의해서 지정된 섹터가 대체용 양호 섹터일 때, 용장 회로는 비선택 신호를 행 디코더로 출력하여, 복수의 섹터를 모두 비선택으로 한다.

따라서, 본 발명에 의하면, 용장 회로에 의해서 불량 섹터 대신에 대체용 양호 섹터를 액세스할 수 있다.

바람직하게는, 비휘발성 반도체 기억 장치의 행 디코더는, 데이터 영역에 포함되는 복수의 섹터에 대응하여 마련되고, 행 어드레스 신호와 구제 신호와의 논리곱을 연산하는 복수의 제 1 논리 소자로 이루어지며, 활성화 회로는, 용장 영역에 포함되는 대체용 양호 섹터에 대응하여 마련되고, 제 1 논리 소자로부터의 출력 신호와 활성화 신호와의 논리곱을 연산하는 적어도 하나의 제 2 논리 소자와, 용장 영역 이외의 데이터 영역에 포함되는 복수의 섹터에 대응하여 마련되고, 제 1 논리 소자로부터의 출력 신호를 반전하는 복수의 제 3 논리 소자로 이루어진다.

행 디코더의 제 1 논리 소자는, 행 어드레스 신호와 용장 회로로부터의 구제 신호와의 논리곱을 연산하여 연산 결과를 활성화 회로로 출력한다. 활성화 회로의 제 2 논리 소자는, 행 디코더의 출력 신호와 용장 회로로부터의 활성화 신호와의 논리곱을 연산하여, 연산 결과에 근거하여 대응하는 대체용 양호 섹터를 활성화한다. 또한, 활성화 회로의 제 3 논리 소자는 행 디코더의 출력 신호를 반전하여 대응하는 섹터를 활성화한다.

따라서, 행 어드레스 신호가 데이터 영역의 불량 섹터를 지정할 때와 용장 영역의 대체 섹터를 지정할 때, 구제 신호 및 활성화 신호의 논리를 바꾸는 것에 의해 불량 섹터와 대체용 양호 섹터를 치환할 수 있다.

바람직하게는, 섹터 선택 회로의 용장 회로는, 용장 영역 이외의 영역에서의 불량 섹터를 대신하는 대체용 양호 섹터가 용장 영역에 유지되고 있는 것을 나타내는 용장 정보를 기억하는 PROM(Programmable Read Only Memory)을 포함한다.

용장 회로는, 데이터 영역의 복수의 섹터중 어떤 섹터가 불량 섹터인지를 나타내는 용장 정보를 PROM에 기억하여 유지한다. 그리고, 외부로부터 행 어드레스 신호가 섹터 선택 회로로 입력되었을 때, PROM을 액세스하여, 그 행 어드레스 신호에 의해서 지정된 섹터가 불량 섹터인지 여부를 판정한다. 불량 섹터가 지정되었을 때는 그 불량 섹터의 대체용 양호 섹터를 선택하고, 대체용 양호 섹터가 지정되었을 때는 복수의 섹터를 모두 비선택으로 한다.

따라서, 본 발명에 의하면, 불량 섹터 대신에 대체용 양호 섹터에 정확히 액세스할 수 있다.

바람직하게는, 용장 회로의 PROM은 퓨즈 방식에 의해서 용장 정보를 기억한다.

용장 회로는 행 어드레스 신호에 의해서 지정된 섹터가 불량 섹터인지를 퓨즈가 블로우(blow)되어 있는지 여부에 의해서 판정한다.

따라서, 본 발명에 의하면, 간단한 구성으로 불량 섹터 대신에 대체용 양호 섹터를 정확히 억세스할 수 있다.

본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.

본 발명의 실시예에 대하여 도면을 참조하면서 상세히 설명한다. 또, 도면중 동일 또는 상당 부분에는 동일 부호를 부여하고 그 설명은 반복하지 않는다.

도 1을 참조하면, 본 발명의 실시예에 따른 비휘발성 반도체 기억 장치(100)는 섹터 선택 회로(10)와, 워드선 드라이버(13)와, 전압 제어 회로(20)와, 용장 회로(30)와, 열 디코더(40)와, 어드레스 버퍼(50)와, 제어 회로(60)와, 커맨드 디코더(70)와, 입출력 회로(80)와, 데이터 제어 회로(90)와, 메인 앰프(110)와, 데이터 래치 회로(120)와, 센스 래치 회로(130)와, 메모리 셀 어레이(140)를 구비한다.

섹터 선택 회로(10)는 행 디코더(11)와, 용장 회로(12)를 포함한다. 메모리 셀 어레이(140)는 데이터 영역(141)과, 관리 영역(143)과, 용장 영역(144)으로 이루어진다. 데이터 영역(141)은 용장 영역(142)을 포함한다. 데이터 영역(141)은 행 방향과 열 방향과 어레이 형상에 배치된 복수의 메모리 셀을 포함한다. 용장영역(142)은 데이터 영역(141)중 용장 영역(142) 이외의 영역의 행 방향으로 배열된 복수의 행 섹터중 불량 섹터를 대신하는 대체용 양호 섹터를 포함한다. 행 섹터란 데이터 영역(141)의 행 방향으로 배치된 복수의 워드선중 하나의 워드선에 접속된 복수의 메모리 셀로 이루어지는 「블럭」을 말한다.

관리 영역(143)은 불량 섹터에 대한 정보를 기억한다. 용장 영역(144)은 데이터 영역(141)의 열 방향으로 배열된 복수의 열 섹터중 불량 섹터를 대신하는 양호 섹터를 포함한다. 열 섹터란 데이터 영역(141)의 열 방향으로 배치된 복수의 비트선중 하나의 비트선에 접속된 복수의 메모리 셀로 이루어지는 「블럭」을 말한다.

섹터 선택 회로(10)는, 후술하는 바와 같이 행 어드레스 신호에 의해서 지정된 행 섹터가 양호 섹터일 때 그 양호 섹터를 선택하고, 행 어드레스 신호에 의해서 지정된 행 섹터가 불량 섹터일 때 그 불량 섹터 대신에 용장 영역(142)의 대체용 양호 섹터를 선택하며, 행 어드레스 신호에 의해서 지정된 섹터가 용장 영역(142)의 대체용 양호 섹터일 때, 데이터 영역(141)의 모든 섹터를 비선택으로 한다.

행 디코더(11)는, 어드레스 버퍼(50)로부터의 워드 인에이블 신호 /WE에 근거하여 활성화되어, 행 어드레스 신호를 용장 회로(12)로 출력함과 동시에, 행 어드레스 신호를 디코드하여 행 어드레스를 워드선 드라이버(13)로 출력한다.

용장 회로(12)는, 후술하는 방법에 의해서, 행 어드레스 신호를 디코드하여, 그 디코드한 행 어드레스에 의해서 지정된 행 섹터가 불량 섹터일 때, 그 불량 섹터를 비선택으로 하기 위한 구제 신호와, 불량 섹터를 대신하는 용장 영역(142)의 대체용 양호 섹터를 활성화하기 위한 활성화 신호를 출력한다. 또한, 용장 회로(12)는, 디코드한 행 어드레스가 용장 회로(142)의 대체용 양호 섹터를 지정할 때, 데이터 영역(142)의 모든 행 섹터를 비선택으로 하기 위한 비선택 신호를 출력한다. 또한, 용장 회로(12)는, 디코드한 행 어드레스에 의해서 지정된 행 섹터가 양호 섹터일 때, 용장 영역(142) 이외의 데이터 영역(141)에 존재하는 복수의 행 섹터중 어느 하나를 선택하기 위한 신호를 출력한다.

워드선 드라이버(13)는 행 디코더(11)로부터의 행 어드레스에 대응하는 워드선을 활성화한다. 또한, 워드선 드라이버(13)는, 용장 회로(12)로부터의 구제 신호 및 활성화 신호에 의해서 불량 섹터 대신에 대체용 양호 섹터를 활성화하고, 비선택 신호에 의해서 데이터 영역(141)의 모든 행 섹터를 비활성화한다.

전압 제어 회로(20)는, 제어 회로(60)로부터의 제어에 근거하여, 메모리 셀로의 데이터의 기록시 및 소거시에 높은 전압을 워드선 드라이버(13)로 출력하여, 메모리 셀로부터의 데이터의 판독시에, 기록시 및 소거시보다도 낮은 전압을 워드선 드라이버(13)로 출력한다.

용장 회로(30)는, 어드레스 버퍼(50)로부터 열 디코더(40)를 거쳐서 입력된 열 어드레스 신호를 디코드하여, 그 디코드한 열 어드레스에 의해서 지정된 데이터 영역(141)의 열 섹터가 불량 섹터일 때, 그 불량 섹터 대신에 용장 영역(144)의 양호 섹터를 선택한다.

열 디코더(40)는, 어드레스 버퍼(50)로부터의 비트 인에이블 신호 /BE에 근거하여 활성화되어, 열 어드레스 신호를 디코드해서, 그 디코드한 열 어드레스를 데이터 래치 회로(120)로 출력한다.

어드레스 버퍼(50)는, 커맨드 디코더(70)로부터의 워드 인에이블 신호 /WE에 근거하여 행 디코더(11)를 활성화하고, 비트 인에이블 신호 /BE에 근거하여 열 디코더(40)를 활성화한다. 또한, 어드레스 버퍼(50)는, 행 어드레스 신호를 행 디코더(11)로 출력하고, 열 어드레스 신호를 열 디코더(40)로 출력한다.

제어 회로(60)는 전압 제어 회로(20), 데이터 제어 회로(90), 메인 앰프(110), 데이터 래치 회로(120) 및 센스 래치 회로(130)를 제어한다. 커맨드 디코더(70)는, 입출력 단자를 거쳐서 입력된 칩 인에이블 신호 /CE, 워드 인에이블 신호 /WE 및 비트 인에이블 신호 /BE 등의 각종 제어 신호를 디코드하여, 그 디코드한 제어 신호를 어드레스 버퍼(50) 제어 회로(60) 및 입출력 회로(80)로 출력한다.

입출력 회로(80)는, 커맨드 디코더(70)로부터의 제어 신호에 의해서, 데이터의 기록시에 입출력 단자로부터의 데이터를 데이터 제어 회로(90)로 출력하고, 데이터의 판독시에 데이터 제어 회로(90)로부터의 데이터를 입출력 단자로 출력한다.

데이터 제어 회로(90)는 제어 회로(60)에 의해서 제어되어, 데이터 기록시에, 입출력 회로(80)로부터의 데이터를 메인 앰프(110)를 거쳐서 데이터 래치 회로(120)로 출력하고, 데이터의 판독시에, 메인 앰프(110)에 의해서 증폭된 데이터를 입출력 회로(80)로 출력한다.

메인 앰프(110)는 메모리 셀로부터 판독된 데이터를 증폭하여 데이터 제어회로(90)로 출력한다. 데이터 래치 회로(120)는, 제어 회로(60)에 의해서 제어되어, 열 디코더(40)로부터의 열 어드레스에 의해서 지정된 비트선을 활성화한다. 그리고, 데이터 래치 회로(120)는, 데이터의 기록시에, 데이터를 활성화한 비트선에 기록하고, 데이터의 판독시에, 센스 래치 회로(130)에 의해서 증폭된 데이터를 메인 앰프(110)로 출력한다.

센스 래치 회로(130)는 래치형 센스 앰프로서, 제어 회로(60)에 의해서 제어된다. 그리고, 센스 래치 회로(130)는 활성화된 비트선상의 데이터를 증폭하여 데이터 래치 회로(120)로 출력한다.

도 2를 참조하면, 섹터 선택 회로(10)는 용장 회로(12)와, 행 디코더(11)와, AND 게이트(123)와, 인버터(151~15n)로 이루어진다. 용장 회로(12)는 스페어 디코더(121, 122)로 이루어진다. 행 디코더(11)는 NAND 게이트(111~11m)로 이루어진다. 워드선 드라이버(13)는 NAND 게이트(131, 132)와 인버터(133~13m)로 이루어진다. 도 2는 용장 영역(142)에 마련된 대체용 양호 섹터는 섹터<0>(1421), 섹터<1>(1422) 2개이다. 따라서, 섹터<2>~섹터<m>은 용장 영역(142) 이외의 데이터 영역(141)에 존재하는 섹터이다.

스페어 디코더(121, 122)는, 어드레스 신호 X0∼Xn을 디코드하여, 그 디코드한 행 어드레스에 의해서 지정된 행 섹터가 불량 섹터일 때, 데이터 영역(141)중 복수의 섹터<0>∼<m>의 각각을 선택하는 행 어드레스를 모두 비활성화하고, 또한 불량 섹터 대신에 용장 영역(142)중 대체용 양호 섹터를 활성화하기 위해서 L(논리 로우) 레벨 또는 H(논리 하이) 레벨의 신호 A∼D를 출력한다. 또한, 스페어 디코더(121, 122)는, 행 어드레스에 의해서 지정된 행 섹터가 용장 영역(142)중 대체용 양호 섹터(1421, 1422)일 때 데이터 영역(141)중의 모든 행 섹터를 비활성화하는 H 레벨 또는 L 레벨의 신호 A∼D를 출력한다. 또한, 스페어 디코더(121, 122)는, 행 어드레스에 의해서 지정된 행 섹터가 양호 섹터일 때, 그 지정된 행 섹터를 선택하기 위한 H 레벨 또는 L 레벨의 신호 A∼D를 출력한다.

AND 게이트(123)는 스페어 디코더(121, 122)로부터의 H 레벨 또는 L 레벨의 신호 A와 신호 D와의 논리곱을 연산하여 출력한다.

행 디코더(11)의 NAND 게이트(111∼11m)의 각각은, 어드레스 신호 X0∼Xn, /X0∼/Xn으로부터 선택된 2개의 신호와, AND 게이트(123)의 출력 신호와의 논리곱을 연산하여, 연산 결과의 반전 신호를 출력한다. 인버터(151∼15n) 각각은 제각기 어드레스 신호 X0∼Xn 각각을 반전시킨다.

워드선 드라이버(13)는 NAND 게이트(131, 132)와 인버터(133∼13m)로 이루어진다. NAND 게이트(131)는, 스페어 디코더(121)로부터의 신호 B와, NAND 게이트(111)의 출력 신호를 수신하여, 이 2개의 신호의 논리곱을 연산해서, 대체용 양호 섹터(1421)를 선택적으로 활성화시킨다. 또한, NAND 게이트(132)는, 스페어 디코더(122)로부터의 신호 C와, NAND 게이트(112)의 출력 신호를 수신하여, 이 2개의 신호의 논리곱을 연산해서, 대체용 양호 섹터(1422)를 선택적으로 활성화시킨다. 인버터(133∼13m) 각각은, 제각기 NAND 게이트(113∼11m)로부터의 출력 신호를 수신하여 대응하는 데이터 영역(141)중의 섹터를 선택적으로 활성화시킨다.

도 3을 참조하면, 스페어 디코더(121, 122)는 판정 회로(1200)와 제어회로(1220)로 이루어진다. 또한, 판정 회로(1200)는 PROM(Programmable Read Only Memory)(1210)을 포함한다. PROM(1210)는 용장 정보를 기억한다. 용장 정보는, 용장 영역(142) 이외의 데이터 영역(141)에 포함되는 복수의 행 섹터의 각각이 불량 섹터인지 양호 섹터인지의 정보와, 불량 섹터인 경우, 그 불량 섹터를 대신하는 대체용 양호 섹터를 용장 영역(142)에 유지하고 있는 것을 나타내는 정보로 구성된다.

판정 회로(1200)는, 어드레스 신호 X0∼Xn, /X0∼/Xn을 수신하여, 그 어드레스 신호 X0∼Xn, /X0∼/Xn을 디코드해서, 그 디코드한 행 어드레스에 의해서 지정된 행 섹터가 불량 섹터인지 양호 섹터인지를 PROM(1210)에 기억된 용장 정보에 근거하여 판정한다. 그리고, 판정 회로(1200)는, 행 어드레스에 의해서 지정된 행 섹터가 불량 섹터일 때, 불량 섹터인 것을 나타내는 신호와, 그 불량 섹터를 대신하는 용장 영역(142)중의 대체용 양호 섹터의 섹터 번호를 나타내는 신호를 제어 회로(1220)로 출력한다. 또한, 판정 회로(1200)는, 행 어드레스에 의해서 지정된 행 섹터가 용장 영역(142)의 대체용 양호 섹터일 때, 대체용 양호 섹터인 것을 나타내는 신호를 제어 회로(1220)로 출력한다. 또한, 판정 회로(1200)는, 행 어드레스에 의해서 지정된 행 섹터가 양호 섹터일 때, 양호 섹터인 것을 나타내는 신호를 제어 회로(1220)로 출력한다.

그렇게 하면, 제어 회로(1220)는, 불량 섹터가 지정되었을 때, 데이터 영역(141)에 포함되는 복수의 행 섹터의 각각을 선택하는 각 행 어드레스를 비활성화하기 위한 신호 A(또는 신호 D)와, 용장 영역(142)중의 대체용 양호 섹터를 활성화하기 위한 신호 B(또는 신호 C)를 출력한다. 또한, 제어 회로(1220)는, 용장 영역(142)중의 대체용 양호 섹터가 지정되었을 때, 데이터 영역(141)중의 모든 행 섹터를 비활성화하기 위한 신호 A∼D를 출력한다. 또한, 제어 회로(1220)는, 양호 섹터가 지정되었을 때, 어드레스 신호 X0∼Xn, /X0∼/Xn에 의해서 데이터 영역(141)에 포함되는 복수의 행 섹터의 각각을 선택 가능하게 하기 위한 신호 A∼D를 출력한다.

도 4a 및 도 4b를 참조하면, PROM(1210)는, 퓨즈 방식의 PROM으로서, npn형 트랜지스터(1213)와 퓨즈(1214)로 이루어진다. 퓨즈(1214)는 니켈 크롬(nickel chromiun : NiCr), 텅스텐 티탄(tungsten titanium : TiW), 폴리실리콘(poly-Si) 등의 재료를 이용하여 제작된다. 데이터의 기록은 전류 펄스를 퓨즈에 인가하여, 녹이는(fused) 것에 의해서 실행된다. 데이터의 판독은, 워드선(1211)에 판독한 전압을 인가하여 npn형 트랜지스터를 온(ON)한 상태에서 비트선(1212)에 전류가 흐르는지 여부에 의해서 실행된다. 도 4a는 데이터의 기록전의 상태를 나타내고, 도 4b는 데이터를 기록한 상태를 나타낸다.

데이터 영역(141)에 포함되는 복수의 행 섹터의 각각이 불량 섹터이면, 퓨즈(1214)를 녹이는 것에 의해서 불량 섹터인 것을 나타내는 정보를 기록함과 동시에, 그 불량 섹터를 대신하는 대체용 양호 섹터의 섹터 번호를 지정하는 정보를 퓨즈(1214)를 녹이는 것에 의해 기록한다. 따라서, 복수의 행 섹터의 각각이 양호 섹터이면, 퓨즈(1214)는 녹지 않고, 그 양호 섹터를 대신하는 대체용 양호 섹터의 섹터 번호도 기록되지 않는다.

그렇게 하면, 판정 회로(1200)는 디코드한 행 어드레스에 의해서 지정된 행 섹터가 불량 섹터인지 여부를 워드선(1211)에 판독 전압을 인가하고, 비트선(1212)에 전류가 흐르는지 여부에 의해서 판정한다. 그리고, 판정 회로(1200)는, 그 행 섹터가 불량 섹터이면, 그 불량 섹터를 대신하는 대체용 양호 섹터의 섹터 번호를 비트선(1212)에 전류가 흐르는지 여부에 의해서 PROM(1210)으로부터 취득한다.

다시 도 2를 참조하면, 어드레스 신호 X0~Xn, /X0~/Xn에 의해서 불량 섹터, 대체용 양호 섹터 및 양호 섹터가 지정된 경우의 섹터 선택 회로(10)의 동작에 대해서 설명한다. 비휘발성 반도체 기억 장치(100)의 테스트시에, 데이터 영역(141)의 복수의 행 섹터중 어떤 행 섹터가 불량 섹터인지가 검출된다. 그리고, 검출된 불량 섹터를 대신하는 용장 영역(142)중의 대체용 양호 섹터는 어떤 섹터인지가 미리 결정되어 있다. 도 2에 있어서는, 스페어 디코더(121)는, 불량 섹터인 섹터<m>(1423)이 어드레스 신호 X0~Xn, /X0~/Xn에 의해서 지정된 때, 대체용 양호 섹터로서 섹터<0>(1421)을 활성화하고, 스페어 디코더(122)는, 섹터<s>(2 ≤s < m)(도시하지 않음)가 어드레스 신호 X0~Xn, /X0~/Xn에 의해서 지정된 때, 대체용 양호 섹터로서 섹터<1>(1422)을 활성화한다.

따라서, 스페어 디코더(121)의 PROM(1210)은, 섹터<m>(1423)이 불량 섹터인 것을 나타내는 신호와, 섹터<m>(1423)의 대체용 양호 섹터인 섹터<0>(1421)의 섹터 번호를 기억한다. 또한, 스페어 디코더(122)의 PROM(1210)은 섹터<s>가 불량 섹터인 것을 나타내는 신호와, 섹터<s>의 대체용 양호 섹터인 섹터<1>(1422)의 섹터 번호를 기억한다.

우선, 어드레스 신호 X0~Xn, /X0~/Xn에 의해서 불량 섹터가 지정된 경우에 대해서 설명한다. 용장 회로(12)의 스페어 디코더(121, 122)에는 어드레스 신호 X0~Xn, /X0~/Xn이 입력된다. 그리고, 스페어 디코더(121, 122)의 판정 회로(1200)는, 어드레스 신호 X0~Xn, /X0~/Xn을 디코드하여, 상술한 방법에 의해서, 그 디코드한 행 어드레스에 의해서 지정된 행 섹터가 불량 섹터인지 여부의 판정을 행한다. 이 경우, 스페어 디코더(121)의 판정 회로(1200)는, 섹터<m>(1423)이 불량 섹터인 것을 나타내는 신호와, 섹터<m>(1423)을 대신하는 대체용 양호 섹터인 섹터<0>(1421)의 섹터 번호를 PROM(1210)으로부터 수취하여, 제어 회로(1220)로 출력한다. 또한, 스페어 디코더(122)의 판정 회로(1200)는, 섹터<m>(1423)이 불량 섹터인 것을 나타내는 신호와, 그 대체용 양호 섹터의 섹터 번호를 기억하고 있지 않기 때문에, 양호 섹터가 지정된 것을 나타내는 신호를 제어 회로(1220)로 출력한다.

그렇게 하면, 스페어 디코더(121)의 제어 회로(1220)는, 불량 섹터인 것을 나타내는 신호에 근거하여 불량 섹터가 지정된 것을 인식해서, 데이터 영역(141)중의 섹터<2>~섹터<m>을 선택하는 행 어드레스를 비활성화하는 L 레벨의 신호 A를 AND 게이트(123)로 출력하고, 용장 영역(142)중의 섹터<0>(1421)을 활성화하는 L 레벨의 신호 B를 워드선 드라이버(13)의 NAND 게이트(131)로 출력한다. 또한, 스페어 디코더(122)의 제어 회로(1220)는, H 레벨의 신호 C를 AND 게이트(123)로 출력하고, H 레벨의 신호 D를 워드선 드라이버(13)의 NAND 게이트(132)로 출력한다.

AND 게이트(123)는, L 레벨의 신호 A에 근거하여, L 레벨의 신호를 NAND 게이트(111∼11m)의 각각으로 출력한다. 따라서, NAND 게이트(111∼11m) 각각은, 입력되는 어드레스 신호 X0∼Xn, /X0∼/Xn의 논리에 관계없이, 반드시 H 레벨의 신호를 출력한다. 즉, 스페어 디코더(121)는, 행 디코더(11)에 입력되는 어드레스 신호 X0∼Xn, /X0∼/Xn을 모두 비활성화하는 신호 A를 행 디코더(11)로 출력한다. 그리고, 워드선 드라이버(13)의 인버터(133∼13m)의 각각은, H 레벨의 입력 신호에 근거하여 L 레벨의 신호를 출력해서, 섹터<2>∼섹터<m>의 각각을 비활성화한다. 또한, NAND 게이트(132)는, NAND 게이트(112)의 H 레벨의 출력 신호와 스페어 디코더(122)의 H 레벨의 신호 C에 근거하여 L 레벨의 신호를 출력해서, 대체용 양호 섹터(1422)를 비활성화한다. 또한, NAND 게이트(131)는, NAND 게이트(111)의 H 레벨의 출력 신호와, 스페어 디코더(121)의 L 레벨의 신호 B에 근거하여 H 레벨의 신호를 출력해서, 대체용 양호 섹터(1421)를 활성화한다.

이것에 의해서, 불량 섹터인 섹터<m>(1423) 대신에 용장 영역(142)의 대체용 양호 섹터(1421)가 선택되어, 데이터의 기록, 판독 및 소거가 행하여진다.

다음에, 어드레스 신호 X0∼Xn, /X0∼/Xn에 의해서 용장 영역(142)중의 대체용 양호 섹터가 지정된 경우에 대해서 설명한다. 스페어 디코더(121, 122)의 판정 회로(1200)는, 디코드된 행 어드레스에 근거하여 PROM(1210)를 검색해서, 대체용 양호 섹터가 지정된 것을 검출한다. 그리고, 스페어 디코더(121, 122)의 판정 회로(1200)는, 대체용 양호 섹터가 지정된 것을 나타내는 신호를 제어 회로(1220)로 출력한다.

그렇게 하면, 스페어 디코더(121, 122)의 제어 회로(1220)는 L 레벨의 신호A, D와 H 레벨의 신호 B, C를 출력한다. AND 게이트(123)는 L 레벨의 신호를 행 디코더(11)의 NAND 게이트(111∼11m)의 각각으로 출력한다. NAND 게이트(111∼11m) 각각은, 입력되는 어드레스 신호 X0∼Xn, /X0∼/Xn의 논리에 관계없이, 반드시 H 레벨의 신호를 출력한다. 그리고, 워드선 드라이버(13)의 인버터(133∼13m) 각각은, H 레벨의 입력 신호에 근거하여 L 레벨의 신호를 출력해서, 섹터<2>∼섹터<m>의 각각을 비활성화한다. 또한, NAND 게이트(132)는, NAND 게이트(112)의 H 레벨의 출력 신호와 스페어 디코더(122)의 H 레벨의 신호 C에 근거하여 L 레벨의 신호를 출력해서, 대체용 양호 섹터(1422)를 비활성화한다. 또한, NAND 게이트(131)는, NAND 게이트(111)의 H 레벨의 출력 신호와, 스페어 디코더(121)의 H 레벨의 신호 B에 근거하여 L 레벨의 신호를 출력해서, 대체용 양호 섹터(1421)를 비활성화한다.

즉, 용장 영역(142)의 대체용 양호 섹터가 행 어드레스에 의해서 지정될 때, 데이터 영역(141)중의 모든 섹터를 비활성화한다(「비선택으로 한다」라고도 함). 이 경우, 비트선을 활성화함으로써 데이터가 판독되지만, 어느 쪽의 메모리 셀로부터도 데이터 「0」밖에 판독되지 않는다. 통상, 어느 쪽의 메모리 셀의 데이터도 「0」인 것은 아니기 때문에, 데이터 영역(141)중의 모든 섹터를 비활성화하는 것에 의해 불량 섹터를 선택할 수 있다. 또한, 데이터 「0」이 아니라, 데이터「1」이 모든 메모리 셀로부터 판독되도록 하더라도 무방하다.

마지막으로, 어드레스 신호 X0∼Xn, /X0∼/Xn에 의해서 양호 섹터가 지정된 경우에 대해서 설명한다. 이 경우, 스페어 디코더(121, 122)의 판정 회로(1200)는, 어드레스 신호 X0∼Xn, /X0∼/Xn을 디코드한 행 어드레스에 근거하여 PROM(1210)을 검색해서, 행 어드레스에 의해서 지정된 행 섹터가 양호 섹터인 것을 검출한다. 그리고, 스페어 디코더(121, 122)의 판정 회로(1200)는 양호 섹터가 지정된 것을 나타내는 신호를 제어 회로(1220)로 출력한다.

그렇게 하면, 스페어 디코더(121, 122)의 제어 회로(1220)는, 행 디코더(11)가 어드레스 신호 X0~Xn, /X0~/Xn에 의해서 섹터<2>~섹터<m>중 어느 하나를 선택 가능하게 하는 H 레벨의 신호 A, D를 AND 게이트(123)로 출력하고, 용장 영역(142)중의 대체용 양호 섹터(1421, 1422)를 비활성화하는 H 레벨의 신호 B, C를 각각 워드선 드라이버(13)의 NAND 게이트(131, 132)로 출력한다.

AND 게이트(123)는 H 레벨의 신호를 행 디코더(11)의 NAND 게이트(111~11m)의 각각으로 출력한다. NAND 게이트(111~11m) 각각은, AND 게이트(123)로부터의 출력 신호 이외에 어드레스 신호 X0~Xn, /X0~/Xn으로부터 선택된 2개의 어드레스 신호가 입력되기 때문에, 그 2개의 어드레스 신호의 논리에 따른 신호를 출력한다. 예컨대, 섹터<2>가 행 어드레스에 의해서 지정될 때, NAND 게이트(113)에는, H 레벨의 2개의 어드레스 신호가 입력되기 때문에, NAND 게이트(113)는 L 레벨의 신호를 출력하고, 워드선 드라이버(13)의 인버터(133)는 L 레벨의 신호에 근거하여 H 레벨의 신호를 출력해서, 섹터<2>를 활성화한다.

그리고, 행 디코더(11)의 NAND 게이트(113) 이외의 NAND 게이트(111, 112, …, 11m)의 각각에는, 어느 한 쪽이 L 레벨인 2개의 어드레스 신호가 입력되기 때문에, NAND 게이트(113) 이외의 NAND 게이트(111, 112, …, 11m) 각각은 H 레벨의신호를 출력한다. 그렇게 하면, 워드선 드라이버(13)의 인버터(134~13m)의 각각은, H 레벨의 신호에 근거하여 L 레벨의 신호를 출력해서, 섹터<3>~섹터<m>을 비활성화한다. 또한, NAND 게이트(131)는, NAND 게이트(111)의 H 레벨의 출력 신호와 H 레벨의 신호 B에 근거하여 L 레벨의 신호를 출력해서, 대체용 양호 섹터(1421)를 비활성화한다. 또한, NAND 게이트(132)는, NAND 게이트(112)의 H 레벨의 출력 신호와 H 레벨의 신호 C에 근거하여 L 레벨의 신호를 출력해서, 대체용 양호 섹터(1422)를 비활성화한다.

이것에 의해서, 행 어드레스에 의해서 지정된 양호 섹터가 선택되어, 데이터의 기록, 판독 및 소거가 행해진다.

상기에 있어서는, 어드레스 신호 X0~Xn, /X0~/Xn에 의해서 대체용 양호 섹터가 지정된 때, 데이터 영역(141)의 모든 행 섹터를 비활성화하는 것에 의해서 불량 섹터를 선택하는 것을 설명했지만, 본 발명은, 일반적으로 불량 섹터와 대체용 양호 섹터를 1대 1로 치환하는 것이면 무방하다. 즉, 어드레스 신호 X0~Xn, /X0~/Xn에 의해서 불량 섹터가 지정된 때, 그 불량 섹터를 대신하는 대체용 양호 섹터를 선택하고, 어드레스 신호 X0~Xn, /X0~/Xn에 의해서 대체용 양호 섹터가 지정된 때, 그 대체용 양호 섹터에 대응하는 불량 섹터를 선택하도록 하여도 무방하다.

도 5를 참조하면, 비휘발성 반도체 기억 장치(100)의 데이터 영역(141)은, 소정 수의 행 섹터로 이루어지는 블럭 BLK1~BLKr로 분할되어, 각 블럭 BLK1~BLKr을 관리 단위로 하여 데이터의 기록, 판독 및 소거가 행해진다. 각 블럭 BLK1~BLKr을 구성하는 섹터 수로서는, 예컨대 8 섹터가 이용된다.

블럭 BLK3, BLK6, BLKr-4에 불량 섹터가 포함되어, 어드레스 신호 X0~Xn, /X0~/Xn에 의해서 각각 3개의 불량 섹터가 지정된 경우, 상술한 바와 같이, 불량 섹터를 대신하는 대체용 양호 섹터가 선택되어 데이터의 기록, 판독 및 소거가 행해진다. 또한, 어드레스 신호 X0~Xn, /X0~/Xn에 의해서 대체용 양호 섹터가 지정된 때, 그 대체용 양호 섹터에 대응하는 불량 섹터, 즉 블럭 BLK3, BLK6, BLKr-4에 포함되는 불량 섹터가 각각 선택된다.

따라서, 데이터 영역(141)의 물리적 배치로서는, 도 5에 나타내는 바와 같이 3개의 블럭 BLK3, BLK6, BLKr-4에 각각 하나의 불량 섹터가 존재하는 배치로 되지만, 논리적으로는 도 6에 나타내는 바와 같은 배치로 된다. 즉, 3개의 블럭 BLK3, BLK6, BLKr-4에 포함되어 있었던 3개의 불량 섹터는 용장 영역(142)의 하나의 블럭 BLKr로 종합하여 배치된다. 이것은, 불량 섹터와 용장 영역(142)의 대체용 양호 섹터를 1대 1로 대응시켜, 어드레스 신호 X0~Xn, /X0~/Xn에 의해서 한 쪽의 행 섹터가 지정된 때는 다른 쪽의 행 섹터를 선택하고, 어드레스 신호 X0~Xn, /X0~Xn에 의해서 다른 쪽의 행 섹터가 지정된 때는 한 쪽의 행 섹터를 선택하는 구성을 채용하고 있는 것에 의한 것이다. 즉, 불량 섹터와 용장 영역의 대체용 양호 섹터를 1대 1로 대응시키는 것에 의해서 3개의 블럭 BLK3, BLK6, BLKr-4에 각각 존재하는 3개의 불량 섹터를 용장 영역(142)의 블럭 BLKr로 종합하여 배치되어 있는 3개의 대체용 양호 섹터와, 독립적으로 치환하는 것이 가능해지는 것에 의한 것이다.

종래의 비휘발성 반도체 기억 장치(300)에 있어서는, 도 8에 나타내는 용장 회로(310), 행 디코더(320) 및 워드선 드라이버(330)의 회로도로부터도 명확한 바와 같이, 어드레스 신호 X0~Xn, /X0~/Xn에 의해서 용장 영역(341)에 배치된 행 섹터(3411, 3412)가 지정되는 것은 아니고, 불량 섹터(3422)와 용장 영역(341)의 행 섹터(3411)가 1대1로 치환되는 것은 아니다. 따라서, 데이터 영역(342)중의 불량 섹터를 용장 영역(341)의 양호 섹터로 치환하더라도, 논리적으로는 도 10에 도시된 바와 같이 불량 섹터를 포함하는 3개의 블럭 BLK3, BLK6, BLKr-4가 단지 용장 영역(341)으로 모이는 것에 지나지 않고, 3개의 블럭 BLK3, BLK6, BLKr-4가 불량 블럭으로서 데이터의 기록, 판독 및 소거가 행해지는 것으로 바뀌지 않는다.

이에 반하여, 본 발명에 따른 비휘발성 반도체 기억 장치(100)에 있어서는, 도 5에 도시하는 바와 같이 3개의 블럭 BLK3, BLK6, BLKr-4에 각각 하나의 불량 섹터가 존재하더라도(종래의 비휘발성 반도체 기억 장치(300)에 있어서의 불량 섹터의 배치와 동일함), 논리적으로는 도 6에 도시한 바와 같이 용장 영역(142)의 하나의 블럭 BLKr에 3개의 불량 섹터가 정리되게 되기 때문에, 불량 블럭은 1개로 되고, 비휘발성 반도체 기억 장치(100)의 불량률을 대폭 저하시킬 수 있다.

본 발명에 있어서는, 용장 영역(142)의 대체용 양호 섹터는, 불량 섹터의 수에 따라서 마련된다. 그리고, 불량 섹터의 수가 8 섹터까지는 대체용 양호 섹터는 용장 영역(142)의 하나의 블럭으로 모이고, 불량 섹터의 수가 8 섹터를 초과하면, 용장 영역의 2개의 블럭에 걸쳐 대체용 양호 섹터가 배치된다.

또한, 각 블럭 BLK1~BLKr을 구성하는 행 섹터의 수는 8 섹터에 한정되지 않고, 어떠한 섹터 수라도 무방하다.

또한, 상기에 있어서는, PROM(1210)은, 퓨즈 방식의 PROM이라고 설명했지만,이것에 한정되지 않고, PROM(1210)은 접합 단락형 메모리 셀 또는 절연막 파괴형 메모리 셀을 이용한 PROM이라도 무방하다.

다시 도 1을 참조하면, 비휘발성 반도체 기억 장치(100)로의 데이터의 기록, 판독 및 소거의 동작에 대해서 설명한다. 우선, 데이터의 기록 동작에 대해서 설명한다. 칩 인에이블 신호 /CE가 입출력 단자를 거쳐서 입력되면, 커맨드 디코더(70)는, 칩 인에이블 신호 /CE에 근거하여 내부 제어 신호를 생성하여, 어드레스 버퍼(50), 제어 회로(60) 및 입출력 회로(80)로 내부 제어 신호를 출력한다. 제어 회로(60)는, 기록시의 전압을 워드선 드라이버(13)로 출력하도록 전압 제어 회로(20)를 제어함과 동시에, 데이터 제어 회로(90) 및 데이터 래치 회로(120)를 기록 모드로 이행시킨다.

한편, 어드레스 버퍼(50)는, 입출력 단자를 거쳐서 입력된 워드 인에이블 신호 /WE에 근거하여 섹터 선택 회로(10)중의 행 디코더(11)를 활성화함 동시에, 행 디코더(11)로 어드레스 신호 X0~Xn, /X0~/Xn을 출력한다. 그렇게 하면, 섹터 선택 회로(10)는, 상술한 바와 같이, 어드레스 신호 X0~Xn, /X0~/Xn에 의해서 불량 섹터가 지정된 때 대체용 양호 섹터를 선택하고, 대체용 양호 섹터가 지정된 때 불량 섹터를 선택하며, 양호 섹터가 지정된 때 양호 섹터를 선택한다. 그리고, 섹터 선택 회로(10)는, 선택된 행 섹터를 전압 제어 회로(20)로부터의 전압을 이용하여 활성화한다. 또한 어드레스 버퍼(50)는, 입출력 단자를 거쳐서 입력된 비트 인에이블 신호 /BE에 근거하여 열 디코더를 활성화시켜, 열 디코더(40)로 어드레스 신호 X0~Xn, /X0~/Xn을 출력한다. 열 디코더(40)는, 어드레스 신호 X0~Xn, /X0~/Xn을디코드하여, 그 디코드한 열 어드레스를 데이터 래치 회로(120)로 출력한다.

그리고, 입출력 회로(80)는, 입출력 단자로부터 입력된 기록 데이터를 데이터 제어 회로(90)로 출력하고, 데이터 제어 회로(90)는, 메인 앰프(110)를 거쳐서 기록 데이터를 데이터 래치 회로(120)로 출력한다. 데이터 래치 회로(120)는, 열 디코더(40)로부터의 열 어드레스에 의해서 지정된 비트선을 활성화하여, 그 활성화한 비트선으로 기록 데이터를 센스 래치 회로(130)를 거쳐서 기록한다. 이것에 의해서, 메모리 셀 어레이(140)의 복수의 메모리 셀에 데이터가 기록된다.

다음으로, 데이터의 출력 동작에 대해서 설명한다. 섹터 선택 회로(10)가 어드레스 신호 X0~Xn, /X0~/Xn에 의해서 지정된 행 섹터를 선택할 때까지의 동작은 데이터의 기록시의 동작과 동일하다. 데이터의 판독시는, 제어 회로(60)는, 데이터의 기록시보다도 낮은 전압을 워드선 드라이버(13)로 출력하도록 전압 제어 회로(20)를 제어한다. 전압 제어 회로(20)는, 데이터의 기록시보다도 낮은 전압을 워드선 드라이버(13)로 출력하고, 워드선 드라이버(13)는 선택된 행 섹터를 데이터의 기록시보다도 낮은 전압에 의해서 활성화한다.

데이터 래치 회로(120)는, 열 디코더(40)로부터의 열 어드레스에 의해서 지정된 비트선을 활성화하고, 센스 래치 회로(130)는 활성화된 비트선상의 데이터를 증폭하여 데이터 래치 회로(120)로 출력한다.

데이터 래치 회로(120)는, 판독 데이터를 메인 앰프(110)로 출력하고, 메인 앰프(110)는 판독 데이터를 더 증폭하여 데이터 제어 회로(90)로 출력한다. 데이터 제어 회로(90)는 판독 데이터를 입출력 회로(80)로 출력하고, 입출력 회로(80)는 판독 데이터를 입출력 단자를 거쳐서 외부로 출력한다.

마지막으로, 데이터의 소거 동작에 대해서 설명한다. 데이터의 소거가 행해질 때, 제어 회로(6)는 데이터의 기록시와 동일한 전압을 워드선 드라이버(13)로 출력하도록 전압 제어 회로(20)를 제어한다. 전압 제어 회로(20)는 데이터의 기록시와 동일한 전압을 생성하여 워드선 드라이버(13)로 출력한다. 데이터의 기록시 및 판독시와 동일한 방법에 의해서 행 섹터가 선택되고, 그 선택된 섹터는 높은 전압에 의해서 활성화된다.

그리고, 데이터 래치 회로(120)는 열 디코더로부터의 열 어드레스에 의해서 지정된 비트선을 활성화하여 대응하는 메모리 셀에 기억된 데이터를 소거한다.

본 발명에 의하면, 비휘발성 반도체 기억 장치(100)는, 불량 섹터와 대체용 양호 섹터를 1대1로 치환하는 구성을 채용하기 때문에, 소정 수의 행 섹터로 이루어지는 블럭을 관리 단위로 하여 데이터의 기록, 판독 및 소거를 실행했을 때, 불량률을 크게 저하할 수 있다.

금회 개시된 실시예는 모든 점에서 예시로서 제한적인 것은 아니라고 생각될 수 있다. 본 발명의 범위는 상기한 실시예의 설명이 아니라, 특허청구범위에 의해서 나타내며, 특허청구범위와 균등한 의미 및 범위내에서의 모든 변경이 포함되는 것을 의미한다.

Claims

복수의 메모리 셀을 갖는 행 방향으로 배치된 섹터를 복수개 포함하는 블럭을 관리 단위(control unit)로 하여 데이터의 기록, 판독 및 소거를 실행하는 비휘발성 반도체 기억 장치(100)에 있어서,

상기 블럭을 복수개 포함하는 데이터 영역(141)을 갖는 메모리 셀 어레이(140)와,

상기 데이터 영역(141)에 포함되는 복수의 섹터의 각각을 지정하기 위한 행 어드레스 신호를 입력하여, 상기 행 어드레스 신호가 불량 섹터(defective sector)를 지정할 때 상기 불량 섹터를 대신하는 대체용 양호 섹터(alternate non-defective sector)를 선택하고, 상기 행 어드레스 신호가 상기 대체용 양호 섹터를 지정할 때 상기 대체용 양호 섹터를 비선택(non-selective)으로 하는 섹터 선택 회로(10)와,

상기 섹터 선택 회로(10)에 의해서 선택된 섹터를 활성화하고, 상기 섹터 선택 회로(10)에 의해서 비선택으로 된 섹터를 비활성화하는 섹터 활성화 회로(131~13m)

를 구비하되,

상기 대체용 양호 섹터는 상기 불량 섹터의 수에 따라 적어도 하나의 블럭에 마련되는 비휘발성 반도체 기억 장치.
제 1 항에 있어서,

상기 섹터 선택 회로(10)는 상기 행 어드레스 신호가 상기 대체용 양호 섹터를 지정할 때 상기 복수의 섹터를 모두 비선택으로 하는 것에 의해서 상기 불량 섹터를 선택하는 비휘발성 반도체 기억 장치.
제 1 항에 있어서,

상기 데이터 영역(141)은 상기 대체용 양호 섹터가 마련된 적어도 하나의 블럭으로 이루어지는 용장 영역(142)을 포함하는 비휘발성 반도체 기억 장치.