KR100372642B1 - 다마신 공정을 이용한 반도체 소자의 제조방법 - Google Patents

다마신 공정을 이용한 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100372642B1
KR100372642B1 KR10-2000-0036536A KR20000036536A KR100372642B1 KR 100372642 B1 KR100372642 B1 KR 100372642B1 KR 20000036536 A KR20000036536 A KR 20000036536A KR 100372642 B1 KR100372642 B1 KR 100372642B1
Authority
KR
South Korea
Prior art keywords
film
damascene process
manufacturing
semiconductor device
aluminum
Prior art date
Application number
KR10-2000-0036536A
Other languages
English (en)
Other versions
KR20020002094A (ko
Inventor
박대규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0036536A priority Critical patent/KR100372642B1/ko
Publication of KR20020002094A publication Critical patent/KR20020002094A/ko
Application granted granted Critical
Publication of KR100372642B1 publication Critical patent/KR100372642B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 다마신 공정을 이용한 반도체 소자의 제조방법에 관한 것으로, 게이트 전극용 금속막으로 알루미늄을 사용하고, 화학적기계적연마 공정 이후에 알루미늄 게이트 전극 상부 영역을 산화시켜 알루미늄산화막을 형성함으로써, 후속 자기 정렬 콘택을 용이하게 하여 워드라인 또는 비트라인의 손실을 제거할 수 있는 기술을 제공한다.

Description

다마신 공정을 이용한 반도체 소자의 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DIVICE USING DAMASCENE PROCESS}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는, 다마신 공정을 이용한 반도체 소자의 제조방법에 관한 것이다.
다마신(Damascence) 공정을 이용한 반도체 집적 기술은 반도체 소자의 고집적화가 진행됨에 따라, 그 이용이 더욱 증가되고 있다. 한 예로, 게이트 전극용 물질로서 금속막을 이용하는 반도체 제조 공정에서, 상기 다마신 공정을 이용하게 되면, 게이트 패터닝과 소오스/드레인 영역이 모두 형성된 후에 실질적인 게이트가 형성되므로, 열적 예산과 플라즈마에 기인한 손실을 감소시킬수 있고, 후속 산화공정이 없어지므로 산화 공정에 기인된 게이트 전극의 결함을 방지할 수 있는 잇점이 있다.
도 1a 내지 도 1e는 다마신 공정을 이용한 종래 기술에 따른 게이트 전극 형성방법을 설명하기 위한 각 공정별 단면도이다.
도 1a를 참조하면, 소자 분리막을 구비한 반도체 기판(1)의 전면 상에 더미 게이트 절연막(2)과 더미 게이트용 막(3)을 차례로 증착하고, 게이트 전극 영역상에 감광막 패턴(4)을 형성한다.
그 다음으로 도 1b를 참조하면, 상기 감광막 패턴(4)을 식각 장벽으로 하여 상기 더미 게이트용 막(3)과 더미 게이트 절연막(2)을 차례로 식각하여 더미 게이트 전극(5)을 형성한다. 그리고나서, 상기 결과물 전면상에 이온주입, 예컨대, 저농도 N타입 물질 이온주입하여 LDD(6)를 형성하고, 상기 감광막 패턴(4)을 제거한다. 이어서, 상기 더미 게이트 전극(5) 양측벽에 공지의 방식에 의해 스페이서(7)를 형성한 후, 소오스/드레인 영역상에 고농도의 N타입 물질을 이온주입하고, 후속열공정에 의하여 상기 이온 주입된 물질을 활성화시켜 소오스/드레인 영역(8)을 형성한다. 그런다음, 상기 결과물 전면상에 각 소자를 절연시키기 위해 층간 절연막(9)을 증착한다.
그 다음으로 도 1c를 참조하면, 상기 더미 게이트 전극(5)이 노출되도록, 상기 층간 절연막(9)을 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP) 공정으로 연마한다. 그런다음, 상기 노출된 더미 게이트 전극(5)을 건식 또는 습식 식각 공정을 통해 제거하여, 게이트 전극이 형성될 영역을 한정하는 홈(10)을 형성한다.
도 1d를 참조하면, 상기 홈(10)이 난 부분에 열산화막을 성장시키거나, 고 유전상수 k(High-k) 절연막을 증착시켜 게이트 절연막(11)을 형성하고, 그런다음, 상기 게이트 절연막 상부에 홈(10)이 완전히 매립될 정도의 두께로 도핑된 폴리 실리콘막 또는 금속막(12)을 증착한다.
그 다음으로 도 1e를 참조하면, 상기 결과물을 상기 층간 절연막(9)이 노출되도록 화학적기계적연마(CMP) 공정을 수행하여 평탄화시켜 실질적인 게이트 전극(13)을 형성한다.
그러나, 종래의 다마신을 이용한 반도체 소자의 제조방법은 다음과 같은 문제점이 있다.
금속막 재질의 게이트 전극을 형성한 상태에서, 공지된 후속 공정을 수행할 경우, 콘택 공정의 마진(margin)을 확보할 수 없기 때문에, 만약, 콘택 공정시에 마스크의 오정렬이 발생될 경우에는 상기 게이트 전극과 비트라인, 또는, 상기 게이트 전극과 금속배선 사이에서 쇼트가 발생되는 문제점이 있다.
한편, 상기한 쇼트 문제는 공지된 자기 정렬 콘택(self aligned contact) 공정을 이용하는 것에 의해 극복될 수 있다. 상기 자기 정렬 콘택 공정을 이용할 경우, 다마신 공정에 의해 형성된 금속막 재질의 게이트 전극 상에 절연막, 예를들어, 질화막을 형성하게 되며, 이러한 질화막을 후속의 콘택 공정에서 식각 정지층으로 이용함으로써, 마스크의 오정렬에 기인된 쇼트 불량을 방지한다.
그러나, 상기와 자기 정렬 콘택 공정은 상기 다마신 공정을 이용하여 형성된 게이트 전극 상부를 소정부분 식각하고, 질화막 증착 및 화학적기계적연마(CMP) 공정과 같은 복잡한 공정들이 추가된다. 즉, 다마신 공정을 이용해서 금속막 재질의 게이트 전극을 형성한 상태에서는, 상기 금속막 재질의 게이트 전극 상에만 질화막을 형성시켜야 하므로, 그 형성이 매우 어렵고, 아울러, 안정적이지 못한 문제점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 게이트 전극용 금속막으로 알루미늄(Al)을 사용하고, 화학적기계적연마(CMP) 공정 이후 Al 게이트 전극 상부 역역을 산화시켜 Al2O3막을 형성함으로써, 후속 자기 정렬 콘택을 용이하게 하여 워드라인 또는 비트라인의 손실을 제거할 수 있는 다마신 공정을 이용한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 종래의 다마신 공정을 이용한 반도체 소자의 제조방법을 설명하기 위한 단면도.
도 2a 내지 도 2f는 본 발명의 다마신 공정을 이용한 반도체 소자의 제조방법을 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호 설명 *
20 : 반도체 기판 21 : 더미 게이트 절연막
22 : 더미 게이트용 실리콘막 23 : 감광막 패턴
24 : LDD영역 25 : 스페이서
26 : 소오스/드레인 영역 27 : 층간 절연막
28 : 홈 29 : 게이트 절연막
30 : 배리어 금속막 31 : Al막
32 : Al2O3막
상기와 같은 문제점을 해결하기 위한, 본 발명에 의한 다마신 공정을 이용한 반도체 소자의 제조방법은,소자 분리막을 구비한 반도체 기판위에 더미 게이트 절연막 및 더미 게이트용 실리콘막을 형성한 후 더미 게이트 전극을 형성하는 단계;상기 구조물 위에 LDD 구조를 갖는 소오스/드레인 영역을 형성하는 단계; 상기 구조물 위에 층간 절연막을 형성하고, 상기 더미 게이트 전극이 노출될 때까지 화학적기계적연마 공정을 수행하여 평탄화하는 단계;상기 더미 게이트용 실리콘막 및 더미 게이트 절연막을 차례로 식각하여 게이트 전극을 형성하기 위한 영역을 한정하는 홈을 형성하는 단계;상기 홈 내부에 게이트 절연막 및 배리어 금속막을 형성한 다음 게이트용 금속막인 알루미늄(Al)막을 형성하는 단계;상기 층간 절연막이 노출되도록 화학적기계적연마 공정을 수행하여 연마하는 단계; 및 상기 구조물을 산화공정을 수행하여 상기 게이트 전극용 알루미늄막 위에 알루미늄산화막(Al2O3)을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 더미 게이트 절연막으로 열 산화막을 습식 또는 건식 방식으로 퍼니스 온도 650 ~ 950℃ 범위에서 형성하고, 그 두께는 20 ~ 80Å정도로 증착한다.
또한, 상기 층간 절연막 증착시 BPSG, HDP PSG, 또는 APL 절연막 중 하나를 선택하여 증착한다.
상기 게이트 절연막은 바람직하게 10 ~ 100Å 두께로 증착하고, 상기 배리어 금속막은 TiN, WN, 또는 TaN막 등으로 구성되고, 그 두께는 바람직하게 30 ~ 400Å 정도로 증착한다.
상기 게이트 금속막용 Al막은 바람직하게 500 ~ 3000Å 두께로 증착한다. 이 때 상기 Al막은 스퍼터링 방식 또는 화학기상증착(Chemical Vapor Deposition; CVD) 방식에 의해 형성된다.
상기 스퍼터링 방식은 고온 450 ~ 500℃ 범위 내에서 2단계 또는 3단계로 진행하는데, 제 1단계로 Al막을 증착한 다음, 인-시튜 방식으로 상기 Al막을 열처리하여 스텝 커버리지를 개선하고, 연속해서 제2 단계로 Al막을 증착한다. 그런다음 상기 홈을 완전히 매립하기 위해 제3 단계에서 고 전력(HIGH POWER)을 인가하여 Al막의 리플로어를 진행한다.
상기 CVD 방식은 전구체로 DMAH(Di methyl Al hydride: ((CH3)2ALH)3)를 이용하여, 온도는 150 ~ 500℃ 범위내에서, 용기내 압력은 0.2 ~ 10Torr로 하여 진행하거나, 아울러, 상기 전구체를 TMA(Al(CH4)3), Al(CH3)Cl, 또는, AlCl3를 이용하여, 온도는 200 ~ 600℃ 범위내에서, 증착시 용기내 압력은 0.1 ~ 10Torr로 하여 진행한다.
상기 게이트용 금속막인 Al막의 표면 산화는 RTP, UV-O3, 또는 퍼니스 열처리중 하나를 선택하여 바람직하게 30 ~ 200Å의 두께의 Al2O3막을 형성한다.
상기 RTP를 이용한 Al막의 표면 산화는 온도가 350 ~ 550℃ 범위 및 산소 또는 N20 분위기에서 10초 ~ 5분 동안 산화공정을 수행한다.
또한 상기 UV-O3를 이용한 Al 막의 표면 산화는 온도가 300 ~ 450℃ 범위 및 O3분위기에서 10초 ~ 10분 동안 산화공정을 수행한다.
아울러, 상기 퍼니스 어닐링을 이용한 Al 막의 표면 산화는 온도가 350 ~ 550℃ 범위 및 산소 또는 N20 분위기에서 1분 ~ 30분 동안 산화공정을 수행한다.
(실시예)
이하, 첨부한 도면을 참조하여, 본 발명의 다마신을 이용한 반도체 소자의 제조방밥에 관하여 상세히 설명한다.
도 2a를 참조하면, 소자 분리막을 구비한 반도체 기판(20)의 전면 상에 더미 게이트 산화막(21)과 더미 게이트용 실리콘막(22)을 차례로 증착하고, 게이트 전극영역상에 감광막 패턴(23)을 형성한다. 상기 더미 게이트 산화막은 습식 또는 건식방식으로 퍼니스 온도 650 ~ 950℃ 내에서, 두께는 바람직하게 20 ~ 80Å 두께로 증착하고 상기 더미 게이트용 실리콘막(22)은 도핑되거나 도핑되지 않은 폴리 실리콘막으로 구성되며, 그 두께는 700 ~ 2000Å으로 증착한다.
그 다음으로 도 2b를 참조하면, 상기 감광막 패턴(23)을 식각 장벽으로 하여 상기 더미 게이트용 실리콘막(22)과 더미 게이트 산화막(21)을 차례로 식각하여 더미 게이트 전극을 형성한다. 그런다음 상기 감광막 패턴(23)을 제거한다.
그 다음으로 도 2c를 참조하면, 소오스/드레인 형성 영역에 저농도 이온주입을 수행하여 LDD 영역(24)을 형성하고, 상기 더미 게이트 전극 양측벽에 스페이서(25)를 형성한다. 상기 스페이서(25)는 실리콘 옥사이드, 실리콘 옥시나이트라이드, Al2O3, SiC 또는 AlN중 하나를 선택하여 사용할 수 있다. 그런다음, 소오스/드레인 영역을 형성히기 위해 고농도 이온 주입을 수행하고, 상기 결과물을 열처리하여 상기 주입된 이온을 활성화함으로써 소오스/드레인 영역(26)을 형성한다. 그리고나서, 각 소자를 절연시키기 위해 상기 결과물 전면상에 층간 절연막(27)을 형성한다. 상기 층간 절연막(27)은 BPSG, HDP PSG, 또는 APS 절연막 중 하나를 선택하여 사용할 수 있다.
도 2d를 참조하면, 상기 더미 게이트 전극(24)이 노출될 때까지 더미 게이트 전극(24) 상부의 층간절연막(27)을 화학연마기계 공정을 수행하여 평탄화한다. 그런다음, 상기 더미 게이트용 실리콘막 및 더미 게이트 산화막을 차례로 식각하여 실질적인 게이트 전극 형성 영역을 한정하는 홈(28)을 형성한다. 상기 더미 게이트용 실리콘막(22)을 식각할 때, NH4OH : H2O = 1 : 6의 케미컬 내에서 1분당 100Å씩 딥 아웃(Dip Out)한다. 아울러, 상기 더미 게이트용 실리콘막(22) 식각시, TMAH[Tetra Methyl Ammonium Hydroxide : N(CH3)4OH)]를 이용하여 딥 아웃할 수 있다. 그런다음 상기 더미 게이트 절연막(21)을 제거하기 위해 50 : 1 HF 또는 100 : 1 HF를 이용하여 제거한다.
그 다음으로 도 2E를 참조하면, 상기 홈(28) 내에 게이트 절연막(29)을 증착한다. 상기 게이트 절연막(29)으로는 SiO2, Al2O3, SiO2/Ta2O5, ZrO2, HfO2또는 La2O3중 하나 또는 결합된 절연막으로 증착할 수 있으며, 그 두께는 바람직하게 10 ~ 100Å으로 한다. 그리고나서, 상기 게이트 절연막(28) 상부에 배리어 금속막(30)을 증착하는데 TiN, WN 또는 TaN막으로 증착하며, 그 두께는 바람직하게 30 ~ 400Å으로 한다. 이어서, 상기 배리어 금속막(30) 상부에 게이트 전극용 금속막으로 Al막(31)을 증착한다. 상기 게이트 금속막용 Al막(31)은 바람직하게 500 ~ 3000Å 두께로 증착한다. 이 때 상기 Al막은 스퍼터링 방식 또는 CVD 방식에 의해 형성된다. 상기 스퍼터링 방식은 고온 450 ~ 500℃ 범위 내에서 2단계 또는 3단계로 진행하는데, 제 1단계로 Al막을 증착한 다음, 인-시튜 방식으로 상기 Al막을 열처리하여 스텝 커버리지를 개선하고, 연속해서 제2 단계로 Al막을 증착한다. 그런다음 상기 홈을 완전히 매립하기 위해 제3 단계에서 고전원를 인가하여 Al막의 리플로어를 진행한다. 아울러, 상기 CVD 방식은 전구체로 DMAH(Di methyl Al hydride: ((CH3)2ALH)3)를 이용하여, 온도는 150 ~ 500℃ 범위내에서, 용기내 압력은 0.2 ~ 10Torr로 하여 진행하거나, 상기 전구체를 TMA(Al(CH4)3), Al(CH3)Cl, 또는, AlCl3를 이용하여, 온도는 200 ~ 600℃ 범위내에서, 증착시 용기내 압력은 0.1 ~ 10Torr로 하여 진행한다.
그 다음으로, 도 2f를 참조하면, 상기 결과물을 층간절연막(27)이 노출될때까지 상기 Al막(31), 배리어 금속막(30), 게이트 절연막(29)을 CMP공정으로 차례로 연마하여 평탄화를 시킨다. 그런다음, 상기 평탄화된 결과물 상부에 노출되어 있는 Al막(30)을 표면산화 처리를 수행하여 Al2O3막(32)를 형성한다. 상기 Al2O3막(32)은 RTP, UV-O3, 또는 퍼니스 열처리중 하나를 선택하여 바람직하게 30 ~ 200Å의 두께로 형성한다. 이 때, 상기 RTP를 이용한 Al막의 표면 산화는 온도가 350 ~ 550℃ 범위 및 산소 또는 N20 분위기에서 10초 ~ 5분 동안 산화공정을 수행한다. 또한, 상기 UV-O3를 이용한 Al 막의 표면 산화는 온도가 300 ~ 450℃ 범위 및 O3 분위기에서 10초 ~ 10분 동안 산화공정을 수행하고 아울러, 상기 퍼니스 어닐링을 이용한 Al 막의 표면 산화는 온도가 350 ~ 550℃ 범위 및 산소 또는 N20 분위기에서 1분 ~ 30분 동안 산화공정을 수행한다.
이에따라, 상기 산화막인 Al2O3막(32)을 다마신 공정을 이용한 게이트 전극 상부에 형성하여, 자기 정렬 콘택(SAC)의 호환성이 있는 구조를 형성할 수 있다.
이상에서 자세히 설명한 바와같이, 다마신 공정을 이용한 반도체 소자의 제조방법에 있어서 게이트 금속막으로 저저항의 Al막을 증착하고, 그 상부에 산화막인 Al2O3를 형성함으로써, 자기 정렬 콘택의 호환성 있는 구조를 형성하고, 단순한 공정으로 원가 절감 효과가 기대되며, 반도체 소자의 신호 전달 속도를 극대화 하여 부가가치를 높일 수 있으므로, 고속소자 시장의 선점에 일조할 수 있는 효과가 있다.

Claims (14)

  1. 소자 분리막을 구비한 반도체 기판위에 더미 게이트 절연막 및 더미 게이트용 실리콘막을 형성한 후 더미 게이트 전극을 형성하는 단계;
    상기 구조물 위에 LDD 구조를 갖는 소오스/드레인 영역을 형성하는 단계; 상기 구조물 위에 층간 절연막을 형성하고, 상기 더미 게이트 전극이 노출될 때까지 화학적기계적연마 공정을 수행하여 평탄화하는 단계;
    상기 더미 게이트용 실리콘막 및 더미 게이트 절연막을 차례로 식각하여 게이트 전극을 형성하기 위한 영역을 한정하는 홈을 형성하는 단계;
    상기 홈 내부에 게이트 절연막 및 배리어 금속막을 형성한 다음 게이트용 금속막인 알루미늄(Al)막을 형성하는 단계;
    상기 층간 절연막이 노출되도록 화학적기계적연마 공정을 수행하여 연마하는 단계; 및
    상기 구조물을 산화공정을 수행하여 상기 게이트 전극용 알루미늄막 위에 알루미늄산화막(Al2O3)을 형성하는 단계를 포함하여 구성하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 제조방법.
  2. 제 1항에 있어서, 상기 더미 게이트 절연막으로 열 산화막을 습식 또는 건식 방식으로 퍼니스 온도 650 ~ 950℃ 범위에서 형성하고, 그 두께는 20 ~ 80Å정도로 증착하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 제조방법.
  3. 제 1항에 있어서, 상기 층간 절연막 증착시 BPSG, HDP PSG, 또는 APL 절연막 중 하나를 선택하여 증착하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 제조방법.
  4. 제 1항에 있어서, 상기 게이트 절연막은 바람직하게 10 ~ 100Å 두께로 증착하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 제조방법.
  5. 제 1항에 있어서, 상기 배리어 금속막은 TiN, WN, 또는 TaN막 등으로 구성되고, 그 두께는 바람직하게 30 ~ 400Å 정도로 증착하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 제조방법.
  6. 제 1항에 있어서, 상기 게이트 금속막용 알루미늄막은 바람직하게 500 ~ 3000Å 두께로 증착하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 제조방법.
  7. 제 1항, 또는 제 6항에 있어서, 상기 알루미늄막은 스퍼터링 방식 또는 화학기상증착(CVD) 방식에 의해 형성되는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 제조방법.
  8. 제 7항에 있어서, 상기 스퍼터링 방식은 고온 450 ~ 500℃ 범위 내에서 2단계 또는 3단계로 진행하는데, 제 1단계로 알루미늄막을 증착하는 단계;
    인-시튜 방식으로 상기 알루미늄막을 열처리하여 스텝 커버리지를 개선하고, 연속해서 제2 단계로 알루미늄막을 증착하는 단계; 및
    상기 홈을 완전히 매립하기 위해 제3 단계에서 고전원을 인가하여 알루미늄막의 리플로어를 진행하여 증착하는 단계를 포함하여 구성하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 제조방법.
  9. 제 7항에 있어서, 상기 화학기상증착(CVD) 방식은 전구체로 ((CH3)2ALH)3를 이용하여, 온도는 150 ~ 500℃ 범위내에서, 용기내 압력은 0.2 ~ 10Torr로 하여 진행하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 제조방법.
  10. 제 7항에 있어서, 상기 화학기상증착(CVD) 방식인 전구체로 TMA(Al(CH4)3), Al(CH3)Cl, 또는, AlCl3를 이용하여, 온도는 200 ~ 600℃ 범위내에서, 증착시 용기내 압력은 0.1 ~ 10Torr로 하여 진행하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 제조방법.
  11. 제 1항에 있어서, 상기 게이트용 금속막인 알루미늄막의 표면 산화는 RTP, UV-O3, 또는 퍼니스 열처리중 하나를 선택하여 바람직하게 30 ~ 200Å의 두께로 Al2O3를 형성하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 제조방법.
  12. 제 11항에 있어서, 상기 RTP를 이용한 Al막의 표면 산화는 온도가 350 ~ 550℃ 범위 및 산소 또는 N20 분위기에서 10초 ~ 5분 동안 산화공정을 수행하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 제조방법.
  13. 제 11항에 있어서, 상기 UV-O3를 이용한 알루미늄막의 표면 산화는 온도가 300 ~ 450℃ 범위 및 O3분위기에서 10초 ~ 10분 동안 산화공정을 수행하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 제조방법.
  14. 제 11항에 있어서, 상기 퍼니스 어닐링을 이용한 알루미늄막의 표면 산화는 온도가 350 ~ 550℃ 범위 및 산소 또는 N20 분위기에서 1분 ~ 30분 동안 산화공정을 수행하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 제조방법.
KR10-2000-0036536A 2000-06-29 2000-06-29 다마신 공정을 이용한 반도체 소자의 제조방법 KR100372642B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0036536A KR100372642B1 (ko) 2000-06-29 2000-06-29 다마신 공정을 이용한 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0036536A KR100372642B1 (ko) 2000-06-29 2000-06-29 다마신 공정을 이용한 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20020002094A KR20020002094A (ko) 2002-01-09
KR100372642B1 true KR100372642B1 (ko) 2003-02-17

Family

ID=19674870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0036536A KR100372642B1 (ko) 2000-06-29 2000-06-29 다마신 공정을 이용한 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100372642B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100607728B1 (ko) * 2002-09-07 2006-08-01 동부일렉트로닉스 주식회사 반도체 소자의 다마신 게이트 프로세스 형성방법
KR100924195B1 (ko) * 2007-09-18 2009-10-29 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR102078187B1 (ko) 2013-05-31 2020-02-17 삼성전자 주식회사 반도체 장치 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040826A (ja) * 1999-07-16 2000-02-08 Toshiba Corp 半導体装置
JP2000077429A (ja) * 1998-08-27 2000-03-14 Nec Corp 半導体装置の製造方法
JP2000077658A (ja) * 1998-08-28 2000-03-14 Toshiba Corp 半導体装置の製造方法
JP2000183347A (ja) * 1998-12-17 2000-06-30 Hyundai Electronics Ind Co Ltd 半導体素子のゲ―ト電極形成方法
KR20000044907A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 게이트 워드 라인 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077429A (ja) * 1998-08-27 2000-03-14 Nec Corp 半導体装置の製造方法
JP2000077658A (ja) * 1998-08-28 2000-03-14 Toshiba Corp 半導体装置の製造方法
JP2000183347A (ja) * 1998-12-17 2000-06-30 Hyundai Electronics Ind Co Ltd 半導体素子のゲ―ト電極形成方法
KR20000044907A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 게이트 워드 라인 형성 방법
JP2000040826A (ja) * 1999-07-16 2000-02-08 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
KR20020002094A (ko) 2002-01-09

Similar Documents

Publication Publication Date Title
US6303447B1 (en) Method for forming an extended metal gate using a damascene process
KR100459724B1 (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
US6908801B2 (en) Method of manufacturing semiconductor device
US6635576B1 (en) Method of fabricating borderless contact using graded-stair etch stop layers
JP3530026B2 (ja) 半導体装置及びその製造方法
KR100234379B1 (ko) 비트라인의 산화를 방지하기 위한 반도체 메모리장치의 제조방법
KR100372642B1 (ko) 다마신 공정을 이용한 반도체 소자의 제조방법
KR19990030836A (ko) 자기정렬 콘택홀 형성방법
KR100434187B1 (ko) 반도체 장치의 절연막 패턴 형성 방법
US7163881B1 (en) Method for forming CMOS structure with void-free dielectric film
KR20060073818A (ko) 반도체 소자의 콘택 제조 방법
KR20020017796A (ko) 반도체 소자 제조방법
KR100345069B1 (ko) 반도체 소자의 폴리실리콘 플러그 형성방법
KR100855263B1 (ko) 반도체 소자의 커패시터 제조방법
KR20040007949A (ko) 반도체 소자의 제조 방법
KR100400784B1 (ko) 반도체 소자의 살리사이드 형성 방법
KR100321693B1 (ko) 티타늄실리사이드를이용한반도체소자의게이트전극및비트라인형성방법
KR100520514B1 (ko) 반도체 소자 및 그의 제조방법
KR100589498B1 (ko) 반도체 소자 및 그의 제조방법
KR100844953B1 (ko) 선택적 텅스텐 성장법을 이용한 게이트 제조 방법
KR100478479B1 (ko) 모스 트랜지스터 제조 방법
KR100746612B1 (ko) 반도체 소자의 리세스 채널용 트렌치 형성방법
KR100675896B1 (ko) 다마신 공정을 이용한 반도체 소자의 트랜지스터 형성방법
KR100745075B1 (ko) 반도체 장치의 랜딩플러그 콘택 형성 방법
KR20010045420A (ko) 반도체 소자의 층간절연막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee