KR100351930B1 - 파워증폭기용선형성향상회로 - Google Patents

파워증폭기용선형성향상회로 Download PDF

Info

Publication number
KR100351930B1
KR100351930B1 KR10-1998-0705845A KR19980705845A KR100351930B1 KR 100351930 B1 KR100351930 B1 KR 100351930B1 KR 19980705845 A KR19980705845 A KR 19980705845A KR 100351930 B1 KR100351930 B1 KR 100351930B1
Authority
KR
South Korea
Prior art keywords
phase
signal
input
port
gain
Prior art date
Application number
KR10-1998-0705845A
Other languages
English (en)
Other versions
KR19990082123A (ko
Inventor
존 에이. 아이젠버그
브라이언 엘. 배스킨
찰스 스튜어트 써드 로버슨
디어터 워너 스타테쯔니
랜스 토드 뮤쎄닉스
데이빗 리 브루베이커
Original Assignee
스펙트리안
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스펙트리안 filed Critical 스펙트리안
Publication of KR19990082123A publication Critical patent/KR19990082123A/ko
Application granted granted Critical
Publication of KR100351930B1 publication Critical patent/KR100351930B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3282—Acting on the phase and the amplitude of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/0052—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using diodes
    • H03G1/0064—Variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/438—Separate feedback of amplitude and phase signals being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/57—Separate feedback of real and complex signals being present

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

RF/마이크로파 파워 증폭기(113)의 선형성은 파워 증폭기를 관통하는 RF신호 바로 다음에 동작하는 신호 포락선 피드백에 근거한 진폭 및 위상 왜곡 교정기구에 의해 향상된다. 위상-진폭 제어기(124)는 RF 입력 파워, DC 전원전압, 시간, 온도, 및 그 외의 변수에 의해 야기된 RF/마이크로파 파워 증폭기 신호경로를 통한 이득 및 위상의 변호에 응답하고, 이득 및 위상 조절회로(111)의 동작을 제어하여, RF/마이크로파 파워 증폭기(113)를 통한 일정한 이득 및 전송위상을 유지한다.

Description

파워 증폭기용 선형성 향상회로
발명의 분야
본 발명은 일반적으로 통신 시스템에 관한 것으로, 특히 마이크로파에서의 진폭 및 위상 왜곡을 감소시키기 위한 극포락선 응답 교정기구와, 수 KHz ～ 수 MHz 스펙트럼 범위 내의 대역폭을 갖는 신호를 증폭하도록 구성된 RF 파워 증폭기에 관한 것이다.
발명의 배경
무선통신시장이 계속해서 확장됨에 따라, 용량이 증가되어야 하므로 주파수 변조(FM)와 같은 아날로그 변조방식에서 시분할 다중 액세스(TDMA) 및 코드 분할 다중 액세스(CDMA)와 같은 디지탈 변조방식으로의 이동에 초점을 맞추고 있는데, 여기서 디지탈 변조방식은 표 1에 기록된 대역폭을 갖는다.
TDMA 및 CDMA 변조는 부정확하지만 높은 효율의 AB급 파워 증폭기에서 기계적으로 획득될 수 있는 것보다 약간 좋은 선형성을 요구한다. 공교롭게도, 피드 포워드(feed forward) 또는 프리디스토션(prdistortion) 방식과 같은 종래의 교정기구는 다수의 신호 캐리어 선형 파워 증폭기에서의 왜곡을 수정하기 위한 실질적인 해결에는 복잡하고, 비효율적이며, 엄청나게 큰 비용이 든다. 베이스밴드 I 및 Q 데이터는 통상 파워 증폭기에서 이용할 수 없기 때문에, 베이스밴드 데카르트의 피드백과 같은 베이스밴드 신호를 사용하는 베이스밴드 교정방식도 적용할 수 없다.
발명의 요약
본 발명은 신호 포락선 피드백에 근거한 진폭 및 위상 왜곡 교정방법을 제공함으로써, 표 1에 나타낸 것과 같은 디지탈 변조방식의 비교적 적당한 대역폭을 이용한다. 특히, 본 발명은 파워 증폭기를 관통하는 RF신호에 대하여 즉각 동작하고, 어떠한 베이스밴드 정보도 요구하지 않으며, TDMA, CDMA 및 GSM과 같은 디지탈 변조방식의 스펙트럼 재성장을 야기시키는 AM-PM 및 AM-AM 왜곡을 줄이는 극 폭락선 응답 교정(PEC) 기구를 사용하여, 수 KHz ～ 수 MHz 범위의 신호 대역폭을 갖는 디지탈 변조방식에 사용된 비선형 마이크로파/RF 파워 증폭기의 선형성을 향상시키기 위한 간소하고, 여전히 효율적이며 효과적인 방법을 제공한다. 본 발명의 교정기구에 의해 파워 증폭기는 정부규정국(FCC: Federal Communication Commission) 및 산업표준에 의해 강요된 선형성 및 스펙트럼 재성장 요구에 부응할 수 있다.
본 발명의 극 포락선 응답 교정방식의 제1 실시예에 따르면, 파워 증폭기에 의해 증폭될 RF/마이크로파 입력신호는 2개의 신호성분으로 초기에 분할되고, 신호 중의 첫 번째는 증폭기를 통해서 주(M) 신호 경로를 통해서 전달되며, 신호 중의 두 번째는 증폭기를 통해서 주경로로부터 분리된 참조(R) 신호 경로를 통해서 전달된다. 주경로 신호가 RF 증폭기를 통과하기 전에, 진폭 및 위상 조절회로에 의해처리된다. RF 파워 증폭기 출력의 일부는 분기기(directional coupler) 및 고정된 이득 설정 감쇠기를 통해서 피드백되었다. 그 비교는 빠른 위상 진폭 제어기(PAC: Phase Amplitude Controller)에 의해 이루어진다.
지연회선은 통상 주경로의 보다 큰 지연으로부터 발생하는 주경로와 참조경로 사이의 위상차를 줄이기 위해 참조경로 내에 설치된다. 이것은 주경로와 참조경로가 위상 진폭 제어기에 동시에 도달되는 것을 확실하게 한다.
위상 진폭 제어기는 R입력에 참조경로를 통해서 전달된 지연 입력신호 스펙트럼의 합성의 진폭 및 위상을, M입력에 전달된 증폭기의 출력신호 스펙트럼의 대응하는 진폭 및 위상성분과 비교하여, 각 진폭 및 위상 조절 제어전압 VA및 Vφ를 발생한다. 이들 진폭 및 위상 조절 제어전압은 각 루프필터를 통해서 연결되어 진폭 및 위상 조절회로를 제어하여, 분기기 출력포트에 대하여 입력신호 분할기에서의 RF 입력 사이의 주신호경로를 통해서 일정한 이득 및 위상을 유지한다. 진폭조절 제어전압 VA은 신호의 포락선의 진폭차에 비례하고, 위상 제어신호 Vφ는 빠른 위상 진폭 제어기의 M 및 R 입력포트에 인가된 신호의 포락선 사이의 위상차에 비례한다.
PAC는 RF 입력 파워, DC 전원전압, 시간, 온도 및 그 외의 변수의 변화에 의해 야기된 주경로 이득 및 위상의 변화에 응답한다. 분기기로부터의 피드백 신호는 진폭/이득 및 위상 조절회로를 제어하기 때문에, RF 증폭기를 통한 일정한 이득 및 전송위상이 유지된다. 제어 시스템 대역폭은 통상 증폭기를 관통하는 RF신호의 포락선에 포함된 가장 높은 주파수 성분보다 위에 몇 번 설정된다.
안전성을 유지하기 위해, 피드백 경로를 통한 시간지연(1/t)의 역은 신호의 포락선이 처리됨으로써 점령된 대역폭보다 크다. 진폭 제어루프 및 위상 제어루프는 최소한으로 서로 상호작용하고, 입력신호 포락선의 스펙트럼에 포함된 주파수 구성성분을 모두 처리하도록 적당한 대역폭을 갖는다. 이득 및 위상 제어루프의 응답에 의해, 각 루프는 불안전하고, 수용할 수 없는 일시적인 작용을 방지하도록 적당한 이득 및 위상 마진을 갖는다.
진폭/이득 및 위상 조절회로는 주신호경로의 전송위상에 영향을 강한 주는 RF 입력 파워, 온도, 공급전압, 신호 주파수 또는 다른 환경적인 변수의 모든 상태하에서 주신호경로를 통한 최대의 위상보다 큰 위상 범위를 갖는다. 또한, 그것의 진폭범위는 그러한 상태의 어떤 조합하에서도 주신호경로를 통한 최대의 이득변화보다 크다. 또한, 피드백 루프의 고주파수 응답은 루프 대역폭을 넘어서 포락선 주파수 성분이 파워 증폭기의 원성능을 상당히 낮추도록 제어된다.
제어루프 안전성의 문제점을 제거하기 위해, 진폭/이득 및 위상 조절회로의 진폭 및 위상 전송함수는 빠른 위상-진폭 제어기에 의해 발생된 제어전압 VA및 Vφ에 대하여 평탄한 단조함수이다. PAC와 진폭 및 위상 제어소자의 대역폭은 전체 루프 대역폭보다 상당히 크기 때문에, 루프 대역폭은 루프 필터의 응답에 의해 설정된다.
제1 실시예에 따르면, 진폭/이득 및 위상 조절회로는 직렬 접속된 빠른 가변감쇠기와 빠른 위상 쉬프터를 구비한다. 가변 감쇠기는 12dB 이상의 동적인 범위와 20MHz보다 큰 제어 대역폭을 갖기 때문에, 위상이 선형이고, 매우 빠르고, 평탄하며 낮은 삽입손실을 갖는다. 그러한 감쇠기는 각 (GaAs) MESFET와 병렬로 접속된 동일한 가변 저항에서 종단되는 직교 하이브리드 회로를 갖는 MESFET에 그러한 감쇠회로로서 수행되는 것이 바람직하다. 위상 진폭 제어기에 의해 발생된 상기의 제어전압 VA를 수신하도록 게이트 전극이 접속된 MESFET는 가변 저항으로서 동작한다.
각 MESFET에 대한 제어 입력전압 VA이 제1 DC 전압값(예를 들면, -5V)에서 바이어스될 때, MESFET의 소스-드레인 경로를 통해서 흐르는 전류는 차단되기 때문에, MESFET는 비도통상태로 되거나, 고임피던스 상태에 놓이게 된다. 그 결과, 모드 MESFET의 병렬 50Ω저장이 빠른 가변 감쇠기 및 직교 하이브리드 감쇠기의 입력에 전달된 RF 에너지를 모두 흡수하여, 최대로 감소될 것이다. MESFET 게이트 단자에 인가된 제어전압 VA이 증가됨에 따라(예를 들면, -5V에서 0V쪽으로), MESFET의 저항을 단조 감소시킴으로써 병렬 저항이 분류되기 때문에, MESFET의 유효한 저항 및 그들 병렬 레지스터가 감소하여, 점점 더 RF 에너지가 빠른 가변 감쇠기의 RF 출력포트에 반영된다.
위상 쉬프터는 한 쌍의 인덕턴스를 통해서 바이어스되고, 한쌍의 커패시터에 의해 DC 절연된 한 쌍의 배향형으로 결합된 배랙터 다이오드를 갖는 감쇠기와 비슷한 방법으로 형성된다. 배향형의 배랙터는 상술한 병렬 레지스터 및 가변 감쇠회로의 MESFET와 교체된다. 각 쌍의 배랙터 다이오드의 통상적으로 접속된 캐소드는 위상-진폭 제어기에 의해 발생된 제어전압 Vφ을 수신하도록 접속된다. 동작에 있어서, Vφ가 변경됨에 따라(예를 들면, +1V에서 +10V로), 다이오드에 의해 직교 하이브리드 회로에 제공된 용량성의 서셉턴스(susceptance)가 충분히 변하여 위상의 변화(예를 들면, 120도와 비슷하게)를 산출한다. 선형의 커패시턴스 대 전압 특성에서, 배향형의 배랙터 다이오드 구성은 RF 구동으로는 어떠한 네트 커패시턴스 변화도 없기 때문에, 상호변조 적의 홀수 번째의 레벨을 상당히 감소시킨다(mf1-nf2, 단 m≤1, m+n은 홀수). 그 결과, 삽입손실 및 매우 빠른 응답을 갖는 평탄하고, 위상이 선형이며, 높은 인터셉트 포인트(intercept point)의 위상 쉬프터로 된다. 양쪽 MESFET 가변 감쇠기 및 배랙터 다이오드 위상 쉬프터는 +41Bm보다 큰 인터셉트 포인트를 갖기 때문에, 전체 이득 위상 조절기 인터셉트 포인트는 +38Bm 이상이다. 양쪽 가변 감쇠기 및 위상 쉬프터의 제어 대역폭은 20MHz을 초과한다.
제2 실시예에 따르면, 진폭/이득 및 위상 조절회로는 제1 실시예의 2개의 가변 감쇠기에 접속된 직교 하이브리드를 구비한 벡터 변조기로서 실행되고, 그것의 출력은 동상 파워 결합기에 결합된다. 직교 하이브리드는 입력신호를, 위상에서 벗어나서 90°(직교위상)인 2개의 동일한 진폭 신호로 분할한다. 2개의 직교신호는 분리된 제어신호에 따라서 동상(I) 및 직교(Q)의 빠른 가변 감쇠기에 의해 감쇠된다. 그 결과들은 2개의 위상 직교 벡터이고, 그 2개의 위상 직교 벡터의 각각은 RF 입력 파워 레벨의 0에서 1/2로 어떤 소망의 진폭을 갖는다. 위상 전력 결합기에서의 이들 2개의 벡터 신호를 합성하면, 거의 90°의 위상 제어범위와 15dB보다 큰진폭 제어범위를 갖는 합성 신호 벡터를 산출하게 된다.
진폭/이득 및 위상 조절회로의 제3 실시예에 따르면, 제2 실시예의 벡터 변조기의 가변 감쇠기는 제1 실시예의 위상 쉬프터와 교체된다. 직교 하이브리드는 2개의 위상 쉬프터에 접속되고, 2개의 위상 쉬프터의 출력은 다운스트림 위상 파워 결합기에 접속된다. 위상 쉬프트를 제공하기 위해, 제어전압에서의 동일한 스텝이 각 위상 쉬프터의 각각에 인가되기 때문에, 위상 쉬프터는 동일한 위상 쉬프트를 생성한다. 그 결과, 직교 하이브리드에서 얻은 각 직교 신호는 동일한 양의 위상 쉬프트에 영향을 받는다. 제어전압에서의 반대의 스텝이 선형 위상 쉬프터의 각각에 인가되면, 합성 신호 벡터 R의 진폭이 제어된다. 이와 같이, 2개이 제어전압 사이의 차동 변화는 진폭변조를 발생하고, 2개의 제어전압 사이의 공통변화는 위상 쉬프트를 제공한다.
고속 위상/진폭 제어기의 제1 실시예는 위상 검출기로서 동작하는 위상 브리지 및 포락선 진폭비교에 사용된 차동의 피크 검출회로를 포함한다. 차동의 피크 검출기에서, 주경로신호 및 참조경로신호는 피크 검출 다이오드 회로 및 제1 차동 증폭기의 (+) 및 (-) 입력포트에 접속된다. 제1 차동 증폭기는 피크 검출회로에 인가된 전압차를 갖고, R 및 M 포트에 입력된 신호의 포락선의 진폭차에 비례하는 차동 제어신호 VA를 제공한다.
위상 검출 브리지회로는 저항 분할기 회로망에 의해 각 전송회선부에 접속된다. 바이어스된 다이오드 피크 검출기는 각 분할기 회로망의 노드를 중심으로 제2차동 증폭기의 (-) 및 (+) 입력에 접속되고, R 및 M신호를 전송하는 결합되어 종단된 전송회선을 따라 노드로부터 얻은 신호의 포락선을 샘플링한다. 이들 피크 검출기의 출력 사이의 차는 제어전압 Vφ으로서 도출된다. 적당한 동작에 필요한 응답인 R 및 M 입력전압이 위상을 벗어나서 정확히 180°인 경우에는, 위상 검출기의 차동 증폭기 출력전압 Vφ이 0으로 된다. 위상 검출기는 출력에서 180°널(null)에 대하여 ±60°보다 큰 실질적인 범위를 갖는다. 주경로 전송회선을 따라 저항 분할기 노드 사이의 간격을 변경함으로써, 감도에 대한 범위가 교환될 수 있다.
고속 위상/진폭 제어기의 제2 실시예는 피크 검출기 및 길버트 곱셈기(Gilbert multiplier)를 구비한다. 이 실시예에서, R 및 M 입력은 서로 90°만큼 벗어나서, 파워 분할기에 의해 2개의 경로로 분할된다. R경로 중의 하나와 M경로 중의 하나는 한 쌍의 정합 바이어스된 다이오드 검출기에 의해 검출된 각 피크이고, 차동 증폭기의 (+) 및 (-)입력에 접속된다. 이 차동 증폭기의 출력은 제어전압 VA이다. Vφ는 광대역 길버트 셀 곱셈기 내의 위상 정합된 리미터(limiter)에 의해 한정된 나머지 R신호와 M신호를 곱하여, 저대역 필터 또는 적분기에 의해 그 결과를 저대역 필터링함으로써 획득된다. 위상 정합된 리미터는 진폭 정보를 제거하고, 거의 진폭과 관계없이 제어전압 Vφ을 만든다. 저대역 필터의 출력은 차동 증폭기의 (+)입력에 접속되고, 가변 전압 기준에서 얻은 조절 가능한 DC 오프셋 전압은 차동 증폭기의 (-)입력에 공급된다.
길버트 셀 곱셈기는 국부 발진기 포트에 대하여 10dB의 동적인 범위보다 작은 다이오드 믹서와 반대로, 그것의 입력 중 어느 한 쪽에 대해서 적어도 40dB의 동적인 범위 이상의 곱셈기로서 작용한다. 저대역 필터는 RF 주파수의 두 번째 적을 제거하지만, 루프 대역폭에는 영향을 주지 않는다. 리미터, 길버트 셀 곱셈기, 저 대역 필터, 전압 오프셋 및 스케일링 증폭기의 조합은 거의 180°의 위상차 이상의 위상 검출기로서 동작한다.
위상/진폭 제어기의 제3 실시예는 수동의 ±45°위상 쉬프트 회로망을 사용한다. 위상/진폭 제어기의 R 및 M포트에 입력된 신호는 제1 동상, 3웨이 파워 분할기에 의해 3개의 동상 경로로 분할되고, 제2 동상, 3웨이 파워 분할기에 의해 3개의 동상 경로로 분할된다. R신호 경로 및 M신호 경로의 각각은 차동 증폭기의 각 (+) 및 (-) 입력에 접속되는 각 피크 검출기에 접속된다. 이 차동 증폭기의 출력은 이전 실시예와 같이, 진폭 제어전압 VA을 제공한다. 나머지 2개의 경로는 ±45°위상 쉬프터에 의해 위상 쉬프트되어, 2개의 R신호 사이의 광대역 +90°차동 위상을 산출한다. 비슷하게, M 경로는 ±45°위상 쉬프터에 의해 위상 쉬프트되어, 2개의 M신호 사이의 -90°의 광대역 차동 위상을 산출한다.
+45°위상 쉬프터의 출력에서의 +45°쉬프트된 R신호는 -45°위상 쉬프터의 출력에서 -45°쉬프트된 M신호와 합계된다. 그 결과의 합은 피크 검출회로에 의해 피크 검출되고, 고속 차동 증폭기의 제1 (+)입력에 인가된다. 비슷하게, -45°위상 쉬프터의 출력에서 -45°쉬프트된 R신호는 +45°위상 쉬프터의 출력에서 +45°쉬프트된 M신호와 합계된다. 그 결과의 합은 피크 검출회로에 의해 피크 검출되고, 차동 증폭기의 제2 (-)입력에 인가된다. 차동 증폭기는 2개의 피크 검출기의 출력 사이의 차로서 출력전압 Vφ을 도출하여, ±90°범위의 고속 위상 검출기를 제공한다.
위상/진폭 제어기의 제4 실시예에서는 종래의 다이오드계 믹서 대신에 길버트 곱셈기를 사용하여, I, Q 변조기로서 형성된다. 이 실시예에서, R입력은 직교 하이브리드에 의해 각 길버트 곱셈기의 제1 입력에 연결된 직교신호로 분할된다. 두 번째로, 길버트 곱셈기의 동상 입력은 M신호가 인가되는 동상 파워 분할기의 출력으로부터 도출된다. 길버트 곱셈기의 출력은 각 저대역 필터를 통해서 광대역 증폭기에 접속되고, 제어전압 VI및 VQ는 광대역 증폭기로부터 도출된다. 이들 전압은 이 위상 진폭 제어기의 R 및 M 포트에 인가된 신호 사이의 진폭 A 및 위상(φ) 차의 직각 표시를 구동하는데 적합하다. 이와 같이, VI는 ACOSφ에 비례하고, VQ는 ASINφ에 비례한다.
이전 실시예와는 달리, 위상/진폭 제어기는 극 출력 장치이기 때문에, 벡터 변조기(진폭/이득 및 위상 조절회로)의 I 및 Q 제어입력을 구동하기 위해 극-직각 변환동작에 접근하는 변환 회로망을 요구하고, 위상/진폭 제어기의 제4 실시예는 벡터 변조기를 바로 구동할 수 있는 직각 좌표계 제어전압을 제공한다.
증폭기의 왜곡을 감소시키는데 필요한 제어루프의 대역폭은 증폭기에 입력된 변조신호의 점유 대역폭이 증가함에 따라 증가한다. 제어루프 대역폭이 증가하면, 양쪽 연산 증폭기와 진폭 및 위상 변조기가 매우 빠른 레이트로 슬루하는 것을 요구한다. 그러나, 루프에 의해 수정되는 일부 오류는 온도, 구성소자의 오랜 사용등의 다른 파라미터에 의해 발생되므로, 비교적 느리다.
본 발명의 극포락선 교정기구의 또 다른 실시예에 따르면, 각 제어루프(진폭 및 위상)는 RF신호의 변조에 의해 부과된 레이트로, 실시간 내에 증폭기의 왜곡을 수정할 수 있는 비교적 빠른 루프와, 환경의 변화에 의해 유도된 진폭 및 위상의 느린 변화에 응답하는 비교적 느린 루프로 분할된다. 비교적 느린 루프는 아래에서 DC에 응답하고, 빠른 루프는 AC 접속된다.
이 목적을 위해, 주신호경로에서의 이득/위상 조절기는 빠른 이득/위상 조절기와 직렬로 접속된 느린 이득/위상 조절기로서 실행된다. 2개의 이득/위상 조절기에 대한 위상/진폭 제어기에 의해 발생된 제어전압 VA및 Vφ은 각각의 느린 쌍의 루프필터와 빠른 쌍의 루프필터를 통해서 접속된다. 그러한 분리된 루프는 루프 구성소자에 부과된 슬루 레이트 요구들을 감소시킬 뿐만 아니라, 빠른 레이트로 횡단되어야 하는 진폭 및 위상 조절기의 범위의 양도 감소시킨다. 그 결과, 비교적 느린 루프와 빠른 루프는 제어 구성소자(가변 감쇠기, 위상 쉬프터, 벡터 변조기)의 동작 곡선의 최적부분에 집중될 수 있다. 이것에 의해 안정되고, 넓은 대역폭 제어 루프를 얻는 일은 매우 쉽다. 즉, 각 루프를 RF 증폭기에 입사된 신호의 변조 포락선을 추적하는 비교적 빠른 루프와, 환경적으로 유발된 변화만 추적하는 비교적 느린 루프로 분할하면, 안정된 광대역 극 포락선 교정 루프의 구성을 용이하게 할 수 있다.
교정회로가 정당히 작용하고 있는지의 여부를 판정하기 위해, 본 발명의 극포락선 교정기구는 벡터 변조기 입력신호를 모니터하는 윈도우 비교회로를 사용하는 경보회로를 내장한다. 정상의 전압레벨을 넘은 어떤 왕복운동이 벡터 변조기를 고장을 나타내어 오류신호를 수정한다. 전체 수정은 순간적이 아니라 평균적인 벡터 변조기의 응답에 의해 판정되기 때문에, 윈도우 비교기의 출력은 통합되어야 한다. 통합된 출력이 기준 진폭 및 위상전압보다 아래에 있는 경우, 각 한계치 검출기는 교정이 무효하다는 것을 나타내는 경보신호를 제공한다. 출력단자에서의 출력신호가 입력신호를 추적하지 않은 경우에 교정회로의 고장이 구동상태에서의 고장, 환경 및 입력에서 발생한 것인지의 여부에 따라 판정된다. 이 방법은 고정을 판정하고, 파워 증폭기, RF 이득 스테이지, 검출회로 및 어떤 비디오 회로를 포함하는 일정한 시스템 내의 다양한 전자회로를 모두 모니터하는 것을 필요로 하지 않는다.
도 1은 전형적인 A급 또는 AB급 파워 증폭기를 도식으로 나타낸 도면,
도 2 및 도 3은 도 1의 증폭기의 AM-AM 왜곡 및 AM-PM 왜곡을 각각 나타낸 도면,
도 4는 본 발명의 극포락선 교정기구를 내장한 선형 파워 증폭기를 도식적으로 나타낸 도면,
도 5 및 도 6은 본 발명의 극 포락선 제어기구를 구비한 경우와 구비하지 않은 경우의 전형적인 RF 파워 증폭기의 RF 파워 입력의 기능으로서 진폭 및 위상 왜곡의 변화를 각각 나타낸 도면,
도 7은 도 4의 진폭기의 이득/위상 조절장치의 구성을 도식적으로 나타낸 도면,
도 8은 MESFET계 가변 감소회로를 도식적으로 나타낸 도면,
도 9는 배랙터계 위상 쉬프터의 구성을 도식적으로 나타낸 도면,
도 10은 직교 하이브리드가 도 8의 2개의 가변 감쇠기와 접속된 벡터 변조기의 구성을 도식적으로 나타낸 도면,
도 11 및 도 12는 각 진폭 및 위상이 도 10의 각 가변 감쇠기의 제어단자에 인가된 I 및 Q 제어전압을 동시에 조절함으로써 각각 제어되는 방법을 나타낸 도면,
도 13은 도 10의 가변 감쇠기를 조절하여 얻은 위상 및 진폭의 합성벡터 변화를 나타낸 도면,
도 14는 도 10의 벡터 변조기의 가변 감쇠기를 도 9의 위상 쉬프터로 교체한 것을 도식적으로 나타낸 도면,
도 15는 양쪽 위상 쉬프터로부터 동일한 위상변화를 얻도록 도 14의 위상 쉬프터 143-I와 143-Q를 동시에 조절하여 얻은 합성벡터 R을 나타낸 도면,
도 16은 도 14의 위상 쉬프터가 I벡터와 Q벡터 사이의 위상각을 변화시켜서, 합성신호 벡터 R의 진폭변화를 얻도록 제어되는 방법을 나타낸 도면,
도 17은 포락선 진폭 비교를 위한 차동의 피크 검출기 및 위상 검출기로서 기능하는 위상 브리지로 구성된 도 4의 고속 위상/진폭 제어기의 회로완성의 제1 실시예를 도식적으로 나타낸 도면,
도 18은 피크 검출기와 길버트 곱셈기로 구성된 도 4의 고속 위상/진폭 제어기로 완성된 회로의 제2 실시예를 도식적으로 나타낸 도면,
도 19는 수동의 ±45°위상 쉬프트 회로망을 사용하는 도 4의 위상/진폭 제어기의 실시예를 나타낸 개략도,
도 20은 종래의 다이오드계 혼합기 대신에 길버트 곱셈기를 사용하여, I, Q 복조기로 구성된 도 4의 PAC의 실시예를 나타낸 도면,
도 21은 각 제어루프(진폭 및 위상)를 빠른 루프와 느린 루프로 분리한 본 발명의 제2 실시예의 극 포락선 교정기구를 도식적으로 나타낸 도면, 및
도 22는 본 발명의 벡터 변조기에 근거한 본 발명의 극 포락선 교정기구를 사용하는 파워 증폭회로 내에 경보회로를 구비한 것을 나타낸 도면.
상세한 설명
본 발명에 따른 RF 증폭기의 선형성을 향상시키기 위한 신규, 개량된 극 포락선 교정기구를 상세히 설명하기 전에, 본 발명은 사실상 종래의 통신회로 및 구성소자의 미리 정해진 구성에 주로 속한다는 것에 주의해야 한다. 그 결과, 다른 통신 시스템 설비와 인터페이스하는 그러한 회로 및 구성소자의 구성 및 방식은 거의 모든 부분에 대해서, 본 발명에 속하는 이들 특정한 세부항목만을 나타내는 쉽게 이해할 수 있는 블록도로 도면에 도시되어 있어, 본 발명의 설명의 이점을 갖고 있으면서 본 발명이 속하는 기술분야의 당업자에게서 보다 분명해질 것이다. 이와 같이, 블록도는 편리한 기능적인 그룹핑으로 시스템의 주요 구성소자를 나타내도록 되어 있어, 본 발명을 보다 쉽게 이해 수 있을 것이다.
간단히 설명한 바와 같이, 본 발명의 극 포락선 교정기구는 수 KHz ～ 수MHz 범위의 신호 대역폭을 가진 신호를 증폭하는 RF 파워 증폭기와 마이크로파의 진폭왜곡 및 위상왜곡을 줄이기 위해 사용되고, 실질적으로는 파워 증폭기에서의 TDMA, CDMA, GSM과 같은 디지탈 변조방식의 스펙트럼 재성장을 줄일 수 있다.
도 1은 전형적인 A급 또는 AB급 파워 증폭기를 도식적으로 나타낸 것이고, 도 2 및 도 3은 RF 파워 입력의 함수로서 그러한 증폭기의 AM-AM 왜곡 및 AM-PM 왜곡을 각각 나타낸다. 증폭기의 AM-AM 및 AM-PM 왜곡은 스펙트럼 재성장 및 상호변조 왜곡의 원인이다. 본 발명의 극 포락선 교정기구는 가능한 넓은 입력 활동 범위에서 그러한 파워 증폭기의 AM-AM 및 AM-PM 왜곡을 감소시키는데 효과적이고, 일반적으로 행해지고 있는 변조방식에 대한 정부 및 산업 표준 요구사항을 충족시키는데 충분한 선형성을 달성한다.
도 4를 참조하면, 본 발명의 극 포락선 교정기구를 구비한 선형 파워 증폭기의 비제한적인 예가 입력단자(103)에 인가된 입력신호를 2개의 신호 경로(105, 107)로 분할하는 입력 파워 분할기(101)를 구비한 채로 도식적으로 도시되어 있다. 제1 또는 주신호경로(105)는 t초의 지연을 주고, 고속 이득/위상 조절기(111)(이후에 설명될 도 7에 상세히 도시되어 있다)에 입력신호를 전달하며, 고속 이득/위상 조절기(111)의 출력은 RF 파워 증폭기(113)의 입력(114)에 접속된다. RF 파워 증폭기(113)의 출력(115)은 분기기(117)를 통해서 RF 출력단자(119)에 접속된다.
제2 또는 참조 입력신호 경로(107)는 지연회선(121)을 통해서 입력신호를 전달하고, 이 지연회선(121)은, 분기기(117)에 의해 추출되어 PAC(125)의 제2 M입력(124)에 이득 설정 감쇠기(127)를 통해서 피드백된 파워 증폭기(113)의 출력에 대응하는 신호로서 동시에 경로(107) 상의 분할된 입력신호가 빠른 위상-진폭 제어기(PAC)(125)(도 17을 참조하면서 다음에 상세히 설명한다)의 제1 R입력(123)에 도달하도록 하게 한다. PAC(125)는 그것의 R입력에 경로(107) 상에 전달된 지연 입력 스펙트럼(참조)의 합성 진폭 및 위상과, PAC(125)의 M입력에 전달된 증폭기(113)의 출력신호 스펙트럼의 대응하는 진폭 및 위상 성분을 비교한다.
PAC(125)는 전체 시스템의 RF 입력에서 그것의 출력(119)까지의 일정한 이득 및 위상을 유지하도록 이득/위상 조절기(111)를 제어하기 위해 사용되는 각 루프 필터(131, 133)의 출력에서 제어전압 VA및 Vφ를 발생한다. PAC(125)는 RF 입력 전력, DC 전원전압, 시간, 온도 및 그 외의 변수의 변동에 의해 야기된 주경로 이득 및 위상의 변동에 응답한다. 이 피드백은 주신호경로(105)로 이득/위상 조절기(111)를 제어하기 때문에, 일정한 이득 및 전송위상을 유지한다. 제어 시스템의 밴드폭의 몇 번 증폭기를 통과하는 RF신호의 포락선에 포함된 고주파수 성분으로 된다. 이 프로세스가 RF 파워 증폭기의 AM-AM 및 AM-PM 왜곡에 영향을 미치는 방식이 도 5 및 도 6에 도식적으로 도시되어 있고, 이들 도면은 본 발명의 극 포락선 제어기구를 구비한 경우와 구비하지 않은 경우의 전형적인 RF 파워 증폭기의 RF 파워 입력의 함수로서 진폭 및 위상 왜곡의 변화를 각각 나타낸다.
어떤 다른 제어루프와 같이, 대부분 서로 독립적인 진폭 제어루프 및 위상 제어루프는 신호 포락선의 스펙트럼에 포함한 주파수의 구성성분을 모두 처리하도록 적당한 밴드폭을 가져야 한다. 각 루프가 불안전성 및 용인할 수 없는 일시적인행동을 방지하도록 적절한 이득 및 위상마진을 갖도록 양쪽 루프가 응답해야 한다. 안전성을 유지하기 위해, 피드백 경로를 통해서 시간지연(T)의 역은 신호의 포락선이 처리됨으로써 점유된 밴드폭(WENV)보다 훨씬 커야 한다. 즉, 1/>>BWENV.
고속 이득/위상 조절기(111)는 다음의 수행 요구사항을 만족해야 한다. 먼저, 그것의 위상 범위는 주신호경로(105)의 전송위상에 강한 영향을 미치는 RF 입력 전력, 온도, 전원전압, 신호 주파수 또는 그 외의 환경적인 변수의 어떤 상태하에서 주경로에서 측정된 최대 위상변화보다 켜야 한다. 또한, 그것의 진폭범위는 상술한 상태의 어떤 조합하에서 주신호경로(105)에서 측정된 최대 이득변화보다 커야 한다. (위상 선형성 및 진폭 평탄도는 전형적으로 적당한 포락선 대역폭에 대한 논점이 아니다). 루프 주파수 응답은 루프 대역폭의 범위를 넘어서 증폭기의 왜곡을 더 감소시키지 않도록 설계되어야 한다.
게다가, 진폭 및 위상 전송함수는 제어 루프의 안정 문제점을 피하기 위해, 제어전압의 평탄하고 단조함수이어야 한다. 최종적으로, 진폭 및 위상 검출 및 제어성분의 대역폭은 전체 루프 대역폭보다 현저하게 커야 하기 때문에, 루프 대역폭은 루프 필터의 응답에 의해 설정된다. 양쪽 진폭 및 위상 제어루프의 구성소자의 응답 및 주경로(105)에 의해 전달된 지연시간은 이들 파라미터가 제어루프 응답을 결정할 때 중요한 요소가 아니도록 설계되어야 한다.
도 7은 직렬 접속된 빠른 가변 감쇠기(141)와 빠른 위상 쉬프터(143)를 구비한 것으로, 도 4의 이득/위상 조절기(111)의 구성을 도식적으로 나타낸 도면이다.가변 감쇠기(141)는 각 GaAs MESFET(161, 162)와 병렬 접속된 50W 저항(151, 152)으로 각각 구성된 동일한 가변 저항에서 종단되는 직교 하이브리드 회로(150)로 이루어진 도 8에 개략적으로 나타낸 MESFET계 감쇠회로로서 수행될 수도 있다. MESFET(161, 162)는 각 노드(166, 167)와 접지 사이에 접속된 소스-드레인 경로와, 제어단자(155)에 인가된 제어전압 VA를 수신하도록 접속된 게이트 전극(163, 164)을 갖는 가변 저항으로서 동작한다. 제어전압 VA은 각 절연저항(156, 157)을 통해서 MESFET(161, 162)의 게이트(163, 164)에 접속된다. 노드(172A)는 커플링 커패시터(171)를 통해서 주경로 RF 입력단자(172)에 접속된다. 노드(174A)는 커플링 커패시터(173)을 통해서 주경로 출력단자(174)에 접속된다. 이들 커패시터는 RF 신호 경로에서 DC 블로킹 커패시터로서 기능한다.
동작시, 가변저장 MESFET(161, 162)이 바이어스될 때(VA=-5V), 소스-드레인 경로를 통해서 흐르는 전류가 차단되어, MESFET(161, 162)는 비도통상태 또는 오프상태로 된다. 그 결과, 50W 저항(151, 152)가 직교 하이브리드 감쇠기(150)의 입력단자(172)에 전달된 RF 에너지를 모두 흡수하여, 감쇠가 최대로 될 것이다. 이 오프상태에서, 제어단자(155)에 인가된 제어전압 VA이 증가함에 따라(-5V에서 0볼트 쪽으로), 노드(166, 167)와 접지 사이의 효율적인 저항이 감소하여, 50W 저항(151, 152)은 MESFET(151, 152)의 저항을 단조 감소시킴으로써 분류되기 때문에, 점점 더 RF 에너지가 RF 출력포트(174)에 반영된다. 그 결과는 매우 빠르고, 평탄하며, 삽입손실이 작고, 위상 선형 가변 감쇠기는 12dB 이상의 동적인 범위와 20MHz보다 큰제어 대역폭을 갖는다.
도 9는 도 8의 가변 감쇠회로의 저항(151, 152) 및 MESFET(161, 162) 대신에 2쌍의 배향형으로 접속된 배랙터 다이오드(181, 182, 191, 192)로 구성된 도 7의 배랙터계 위상 쉬프터(143)의 구성을 도식적으로 나타낸 것이다. 인덕터(186, 187)는 RF 주파수에서 고임피던스이고, 상위 배랙터(181, 191)에게 회답하는 접지로서 기능한다. 즉, 도 9의 회로에서, 직교 하이브리드 회로(150)는 노드(166, 167)와 접지 사이에 접속된 각 쌍의 배향형으로 접속된 배랙터 다이오드(181, 182, 191, 192)에서 종단된다. 일반적으로 접속된 각 쌍의 배랙터 다이오드의 캐소드 노드(185, 195)는 제어단자(175)에 인가된 제어전압 Vφ를 수신하도록 접속된다. 제어전압 Vφ은 각 결합 저항(196, 197)을 통해서 제어노드(185, 195)에 접속된다.
도 9의 배랙터계의 위상 쉬프터의 동작에 따르면, Vφ가 +1V에서 +10V로 변하기 때문에, 직교 하이브리드 회로(150)의 다이오드 노드(166, 167)를 통해서 커패시턴스-접지의 어드미턴스가 위상변화(120도와 거의 비슷하여)를 산출하도록 충분히 변한다. 도 9의 배향형의 다이오드 구성은 RF 구동에 의해 도입된 네트 커패시턴스 변화를 제거하여, 홀수 상호변조 적의 레벨을 상당히 낮춘다(mf1-mf2, 단 m≤1, m+n은 홀수). 그 결과, 낮은 삽입 손실 및 매우 빠른 응답을 갖는 평탄하고, 위상 선형이며, 높은 인터셉트 포인트의 위상 쉬프터로 된다.
가변 감쇠기(141) 및 위상 쉬프터(143)가 적당히 선택된 배랙터 다이오드 및 MESFET와 함께 +41dBm보다 큰 인터셉트 포인트를 갖기 때문에, 전체 이득 위상 조절기 인터셉트 포인트는 +38 dBm 이상이다. 양쪽 가변 감쇠기(141) 및 위상 쉬프터(143)의 제어 대역폭은 20MHz를 초과한다. 진폭 및 위상은 사실상 독립적이기 때문에, 이득/위상 조절기(111)의 동작은 제어하기가 쉽다. 위상 쉬프터(143)의 위상 제어 범위의 크기는 상기 120°의 범위를 쉽게 초과할 수 있어, 이 장치는 1/4이상 유용하다.
도 10에 도식적으로 나타낸 바와 같이, 벡터 변조기는 도 8의 2개의 가변 감쇠기(141-I, 141-Q) 및 동상 파워 결합기(204)와, 직교 하이브리드(201)를 접속함으로써 획득될 수 있다. 도 10의 벡터 변조기의 동작에서, 직교 하이브리드(201)는 RF 입력단자(211)에서의 입력신호를, 포트(212, 213)에서 위상(위상 직교)을 벗어나서 90°인 2개의 동일한 진폭신호로 분할한다. 각 직교 신호는 제어 전압입력(155-I, 155-Q)에 인가된 제어 입력신호(I) 및 (Q)에 따라서, 각 빠른 가변 감쇠기(141-I, 141-Q)에 의해 감소된다. 그 결과, 2개의 위상 직교 벡터로 되고, 그것의 각각은 RF 입력 파워 레벨의 0에서 1/2까지의 어떤 소망의 진폭을 가질 수 있다.
이들 신호가 동상 파워 결합기(204)에 의해 합계되면, 어떤 결과들은 거의 90°의 위상 제어범위와 15dB의 진폭 제어범위를 갖는 벡터 변조기로 된다. 도 10의 벡터 변조기의 인터셉트 포인트는 입력 직교 하이브리드(201)에서 발생하고 있는 입력 파워 분할로 인해, 개별적인 감쇠기(141-I, 141-Q)의 것보다 큰 3dB이다. 벡터 변조기의 전체 삽입 손실은 감쇠기(141-I, 141-Q)의 삽입 손실에 대하여 6dB이므로, 8dB와 거의 비슷하여 손실이 최소로 된다. +42dB 인터셉트는 쉽게 달성된다. 변조 대역폭은 개별적인 감쇠기(141-I, 141-Q)의 변조 대역폭이다. 도 11 및 도 12에 도시한 바와 같이, 진폭 및 위상은 각각 제어단자(155-I 및 155-Q)에 인가된 I 및 Q 제어전압을 동시에 조절함으로써 각각 제어되기 때문에, 도 13에 도식으로 나타낸 바와 같이, 소망의 진폭 및 위상을 갖는 합성벡터로 된다.
도 14는 도 10의 벡터 변조기의 가변 감쇠기를 도 9의 위상 쉬프터로 교체한 것을 도식으로 나타낸 것으로, 벡터 변조기의 선택적인 실시예를 제공한다. 도 14의 벡터 변조기에서, 직교 하이브리드(221)는 도 9의 2개의 가변 위상 쉬프터(143-I 및 143-Q)와, 동상 파워 결합기(224)와 결합되어 있다. 위상 쉬프터로서 도 14의 벡터 변조기를 동작시키기 위해, 동일한 제어전압 스텝이 위상 쉬프터(143-I, 143-Q)의 각각에 인가되기 때문에, 양쪽 위상 쉬프터는 동일한 위상 변이를 생성한다. 그 결과, 직교 하이브리드(221)에 의해 전달된 각 직교 신호는 도 15에서의 합성벡터 R로 표시한 바와 같이, 위상 쉬프터(143-I, 143-Q)에 의해 동일한 양의 위상 변이를 필요로 한다. 차동의 단계가 위상 쉬프터들 사이에 인가되면, 출력포트(234)에서 도출된 합성신호 벡터 R의 진폭은 도 16에 도시한 바와 같이 제어된다. 이와 같이, 정확한 진폭을 얻기 위해 I벡터와 Q벡터 사이의 각도를 동시에 제어함으로써, 그리고 정확한 위상 각도를 얻기 위해 일제히 양쪽 벡터를 회전시킴으로써, 위상 변이 범위의 상한 이상의 어떤 소망의 진폭이라도, 어떤 소망의 각도라도 합성신호 벡터 R을 획득한다.
도 14의 벡터 변조기는 가장 좋은 귀환손실, 진폭 평탄도 및 위상 선형성을 갖는다. 그것의 인터셉트 포인트는 또한 개별적인 위상 쉬프터(142-I, 143-Q)의 것보다 큰 3dB이다. 변조 대역폭은 개별적인 위상 쉬프터(142-I, 143-Q)의 변조 대역폭과 동일하여, 50MHz을 초과할 수 있다. 이와 같이, +40dB보다 큰 3번째의 인터셉트를 갖는 매우 빠른 이득 위상 조절기를 얻을 수도 있다.
간략히 상술한 바와 같이, 도 4의 고속 PAC(125)의 기능은 R 및 M포트(123, 124)에 각각 인가된 신호의 포락선의 진폭의 차에 비례하는 진폭 제어신호 VA를 발생시키는 것이고, 신호의 포락선들 사이의 위상차에 비례하는 위상 제어신호 Vφ를 발생시키는 것이다.
도 17은 포락선 진폭 비교를 위한 차동의 피크 검출기(240) 및 위상 검출로서 기능을 하는 위상 브리지(250)로 형성된, 도 4의 고속 위상/진폭 제어기(125)의 회로 완성에 대한 제1 실시예를 개략적으로 나타낸 것이다. 차동의 피크 검출기(240)에서, 입력신호는 차동 증폭기(260)의 (-) 및 (+) 입력포트(257, 258)에 대한 각 DC 블로킹 커패시터(245, 246), 저항(251, 253) 및 피크 검출기 다이오드(255, 256)를 통해서 각 R(기준) 및 M(측정) 입력포트(123, 124)에 접속된다. 차동 증폭기(260)의 (-) 및 (+) 입력포트(257, 258)는 또 각 커패시터(265, 266) 및 레지스터(271, 273)를 통해서 접지에 접속된다. 절연 저항(251, 253), 검출 다이오드(255, 256), 바이패스 커패시터(265, 266) 및 비디오 부하 저항(271, 273)은 PAC의 R 및 M포트에 전달된 신호의 포락선의 진폭을 측정하는 한 쌍의 빠른 바이어스된 피크 검출기를 구비한다.
차동의 증폭기(260)는 R 및 M 포트(123, 124)에 수신된 신호의 포락선의 진폭의 차에 비례하는 출력전압을 제공하기 위해 입력노드(257, 258)에 인가된 전압 사이의 차를 갖는다. 이 차이 전압은 필요한 진폭 제어신호 VA이다. 검출시간은 일정하고, 차동 증폭기 대역폭은 제어루프의 전체 응답을 설정할 때 우세한 요인이 아니도록 선택되기 때문에, 단일의 우세한 극성을 가진 안정한 루프를 확보할 수 있다.
위상 브리지 검출기(250)는 단순한 위상 브리지 회로에 의해 실현될 수 있다. 브리지회로는 커패시터(245)에 접속된 전송회선(268)의 50Ω부(261)와, 커패시터(246)에 접속된 전송회선(269)의 50Ω저항부(262)에 접속된다. 저항 분할기 회로망는 100Ω저항(274, 275)으로 구성되어, 노드(270)와 노드(280) 사이에 접속된다. 또 전송회선(269)의 50Ω전송회선부(266)는 노드(280)와 노드(290) 사이에 접속된다. 100Ω저항(276, 277)으로 구성된 저항 분할기 네트워크는 노드(270)와 노드(290) 사이에 접속되어 있다. 저항(274, 276)은 각 저항 분할기의 중심에 존재하는 수직 접지로 인해 결합된 50Ω부하로 저항(275, 277)의 병렬 결합은 전송회선(269)을 종단하고, 저항(274, 276)은 전송회선(268)을 종단한다.
각 바이어스된 다이오드 피크 검출기(281, 282)는 차동 증폭기(300)의 (-) 및 (+) 입력(301, 302)에 저항성의 분할기 회로망의 중심 노드(284, 285)를 접속하여, R 및 M신호를 전달하는 결합되어 종단된 전송회선을 따라 노드(270, 280, 290)로부터 얻은 신호의 포락선을 샘플링한다. 피크 검출기(281, 282)의 출력들 사이의 차는 차동 증폭기에 의해 출력 전압 Vφ으로서 도출된다.
입력단자(123, 124)에 인가된 R 및 M 입력전압이 적당한 동작에 필요한 응답인 위상을 벗어나서 정확히 180°인 경우에, 위상 검출기의 차동 증폭기 출력 전압 Vφ은 0으로 된다. 위상 검출기(250)는 정확히 ±60°의 범위, 대략 180°를 갖는다. M 전송회선(269)을 따라 저항 분할기 노드 또는 탭 포인트(280, 290) 사이의 15°간격을 변경함으로써 감도에 대한 범위가 교환될 수 있다. 도 17에 나타낸 회로는 큰 진폭신호가 R 및 M 입력포트(123, 124)에서 발생될 때, 매우 효율적인 비용이 든다. 적당한 대칭을 이루고, 반사가 위상 검출기의 단조 작용을 업세트하거나, 0을 180°포인트 이동시키는 것을 방지하는 것에 주의해야 한다.
도 18은 피크 검출기와 길버트 곱셈기로 형성된, 도 4의 고속 위상/진폭 제어기(125)의 회로 실행에 대한 제2 실시예를 개략적으로 나타낸 것이다. 도 18의 실시예에서, R 및 M입력단자(123, 124)는 각각 직교 파워 분할기(311) 및 동상 파워 분할기(312)에 의해 2개의 경로로 분할된다. 동상 R경로 및 M경로 중의 하나는 각각 한쌍의 결합되어 바이어스된 다이오드 검출기(321, 322)에 의해 피크 검출되고, 차동 증폭기(330)의 (+) 및 (-) 입력(331, 332)에 접속된다. 차동 증폭기(330)의 출력은 제어전압 VA이다.
제어전압 Vφ는 길버트 셀 곱셈기(350) 내에서 각 위상 결합된 미터기(341, 343)에 의해 제한된 남아 있는 직교 R신호와 동상 M신호를 곱셈하여, 저대역 필터(352)에 의한 결과를 필터링함으로써 획득된다. 위상 정합된 리미터(341, 343)는 진폭 정보를 제거하고, 제어전압 Vφ을 진폭으로부터 독립시킨다. 저 대역필터(352)의 출력은 차동 증폭기(360)의 (+) 입력(361)에 접속되고, 가변 저항(364)으로부터 도출된 조절 가능한 DC 오프셋 전압은 그것의 (-)입력(362)에 공급된다.
길버트 셀 곱셈기(350)는 그것의 국부 발진기 포트에 대해서 동적인 범위 10dB보다 적은 다이오드 믹서와는 반대이기 때문에, 그것의 입력 중 어느 한 쪽에 대하여 동적인 범위의 적어도 40dB 이상 곱셈기로서 기능한다. 저대역 필터(352)는 2회 RF주파수의 적을 제거하기 위해 동작하지만, 저대역 대역폭에 강한 영향을 주지는 않는다. 리미터(341, 343), 길버트 셀 곱셈기(350), 저대역 필터(352), 전압 오프셋(364) 및 차동 증폭기(360)의 결합은 위상차의 거의 180°이상 위상 검출기로서 작용한다.
도 19는 수동 ±45°위상 변이 회로망에 의해 도 4의 위상/진폭 제어기(125)에 대한 다른 실시예를 개략적으로 나타낸 것이다. 도 19에 도시한 바와 같이, 위상/진폭 제어기(125)의 R 및 M포트(123, 124)에 입력된 각 신호는 제1 동상, 3-웨이 파워 분할기(401)에 의해서 3개의 동상 경로(412, 413, 414)로 분할되고, 제2 동상, 3-웨이 파워 분할기(402)에 의해서 3개의 동상 경로(422, 423, 424)로 분할된다.
R신호 경로(412) 및 M신호 경로(422)는 차동 증폭기(440)의 각 (+) 및 (-) 입력(441, 442)에 적용되는 각 피크 검출기(431, 432)에 접속된다. 차동 증폭기(440)의 출력은 이전 실시예와 같이 진폭 제어전압 VA을 제공한다. 남아 있는M경로(423, 424)는 ±45°위상 쉬프터(451, 452)에 의해 위상 쉬프트되어, 2개의 M신호 사이의 광대역 +90°차동 위상을 산출한다. 비슷하게, R경로(413, 414)는 ±45°위상 쉬프터(453, 454)에 의해 위상 쉬프트되어, 2개의 R신호 사이의 광대역 -90°차동 위상을 산출한다.
+45°위상 쉬프터(451)의 출력에서 +45°쉬프트된 M신호는 50Ω저항(456)을 통해서 접속되고, 50Ω저항(457)을 통해서 노드(460)에 접속된 위상 쉬프터(453)의 출력에서 -45°쉬프트된 R신호와 노드(460)에서 합계된다. 결과로서 생긴 합계는 피크 검출회로(461)에 의해 피크 검출되고, 고속 차동 증폭기(470)의 제1 (+) 입력(471)에 인가된다. 비슷하게, -45°위상 쉬프터(452)의 출력에서 -45°쉬프트된 M신호는 50Ω저항(458)을 통해서 접속되고, 50Ω저항(459)을 통해서 노드(462)에 접속된 +45°위상 쉬프터(454)의 출력에서 +45°쉬프트된 R신호와 노드(462)에서 합계된다. 노드(460, 462)에 존재하는 수직의 RF접지로 인해, 위상 쉬프터의 각각은 정합된 50Ω부하로 종단된다. 결과로서 생긴 합계는 피크 검출회로(463)에 의해 피크 검출되고, 차동 증폭기(470)의 제2 (-)입력(472)에 인가된다. 차동 증폭기(470)는 2개의 피크 검출기(461, 463)의 출력 사이의 차로서 출력전압 Vφ을 도출하여, 고속 위상 검출기에 ±90°범위를 제공한다.
도 20은 I, Q 복조기로 형성되고, 종래의 다이오드계 믹서 대신에 길버트 곱셈기를 사용한, 도 4의 PAC(125)에 대한 다른 실시예를 나타낸 것이다. 도 20의 실시예에서, R입력(123)은 직교 하이브리드(500)에 의해 각 길버트 곱셈기(504, 514)의 제1 입력(501, 511)에 접속된 직교 신호로 분할된다. 두 번째로, 길버트 곱셈기(504, 514)의 동상 입력(502, 512)은 동상 파워 분할기(520)의 출력(522, 523)으로부터 입력포트(124)에서 M신호가 인가되는 입력(521)으로 도출된다. 길버트 곱셈기(504, 514)의 출력(503, 513)은 각 저대역 필터(531, 532)를 통해서 광대역 증폭기(541, 542)에 접속되고, 광대역 증폭기로부터 제어전압 VI및 VQ가 각각 도출된다.
도 20의 실시예를 제외하고는, PAC(125)의 실시예의 각각은 합성된 RF입력(R 및 M)신호의 진폭 및 위상의 차에 비례하는 출력전압을 생성하는 극 출력장치이다. 이와 같이, 2개의 RF 입력신호는 진폭 제어전압 및 위상 제어전압으로 구성된 극형식으로 한 쌍의 출력 제어전압을 생성한다.
도 10에 나타낸 벡터 변조기는 동상소자용 I와 직교소자용 Q로 나타낸 직각 제어신호에 의해 구동된다. 이와 같이, 극에 근거한 PAC는 도 7에 나타낸 간단한 이득/위상 조절기를 직접 구동할 것이고, 극을 직각 컨버터에 접근시키는 회로망은 도 10에 나타낸 벡터 변조기에 근거한 이득/위상 조절기를 구동하는데 필요하다. 도 20에 나타낸 PAC는 도 10에 나타낸 것과 같은 벡터 변조기를 직접 구동할 것이다. 도 14에 나타낸 벡터 변조기는 적당한 동작을 위한 극 PAC 출력전압을 일부 처리하는 것을 요구한다.
양쪽 진폭 및 위상 피드백 루프의 안전성은 통신기술에 종래에 사용된 어떠한 표준기술을 사용하여도 분석될 수 있다. 잘 설계된 루프는 단일의 극에 의해서만 지배된다. 이 극은 도 4의 진폭 및 위상 루프 필터에 의해 제공된다. 루프(이득-위상 조절기 및 위상 진폭 제어기)에서의 다른 제어 구성소자는 루프 필터보다 훨씬 넓은 대역폭을 갖고, 전체 제어 대역폭을 넘어서 선형의 위상을 나타내도록 설계되어 있다. 파워 증폭기의 주신호경로(105)를 통한 시간지연 t로 인해 1/t가 전체 제어 대역폭보다 훨씬 크다. 이와 같이, 루프 안전성은 루프 필터의 각각의 위상 및 진폭 함수에 의해 주로 결정된다. 양쪽 루프(즉, 위상 제어루프 및 진폭 제어루프)는 적당한 이득/위상 마진을 가지고서 전체 주위조건에서 안전하고 용인할 수 있는 일시적인 작용을 보장하도록 구성되어 있다. 증폭기에서 발생한 변조신호의 점유 대역폭이 증가함에 따라, 증폭 왜곡을 감소시키기 위해 필요한 제어루프의 대역폭도 증가한다. 제어루프 대역폭이 증가하면, 작동중인 증폭기와, 진폭 및 위상 변조기가 매우 빠른 속도로 슬루(slew)하는 것을 요구한다. 그러나, 루프에 의해 수정되고 있는 오류의 일부가 온도, 구성소자의 오랜 사용 등에 의해 발생되기 때문에, 속도가 떨어진다.
도 21에 도식적으로 나타낸 바와 같이, RF신호에 대한 변조에 의해 부과된 레이트로, 실시간 동안 증폭기의 왜곡을 교정할 수 있는 빠른 루프와, 환경의 변화에 의해 유도된 진폭 및 위상의 느린 변화에 응답하는 느린 루프로 각 제어루프(진폭 및 위상)가 침입하는 본 발명의 제2 실시예의 극 포락선 교정기구에 의해 이러한 사실의 이점이 획득될 수 있다. 느린 루프는 DC쪽으로 내려가서 응답하고, 빠른 루프는 AC결합된다.
특히, 도 21의 실시예에서, RF 입력신호는 입력 파워 분할기(101)에 인가되고, 입력 파워 분할기(101)는 입력단자에 인가된 입력신호를 2개의 신호경로(105, 107)로 분할한다. 주신호경로(105)는 t초의 지연을 주어, 입력신호를 느린 이득/위상 조절기(111S)에 전달하고, 느린 이득/위상 조절기(111S)의 출력은 빠른 이득/위상 조절기(111F)와 직렬로 접속된다. 빠른 이득/위상 조절기(111F)의 출력은 RF 파워 증폭기(113)의 입력(114)에 접속된다. RF 파워 증폭기(113)의 출력(115)은 분기기(117)를 통해서 RF 출력단자(119)에 접속된다.
보조입력 신호경로(107)는 입력신호를 지연회선(121)을 통해서 위상-진폭 제어기(PAC)(125)의 제1 R입력(123)으로 전달한다. PAC(125)의 제2 M입력(124)은 분기기(117)에 의해 추출된 출력신호를 수신하도록 접속되고, 이득 설정 감쇠기(127)를 통해서 피드백된다. PAC(125)에 의해 발생된 제어전압 VA및 Vφ의 각각은 느린 한 쌍의 루프필터(131S, 133S) 및 빠른 한 쌍의 루프필터(131F, 133F)를 통해서 접속되고, 느린 이득/위상 조절기(111S) 및 빠른 이득/위상 조절기(111F)를 제어하는데 사용되므로, 전체 시스템의 RF입력에서 그것의 출력(119)까지 일정한 이득 및 위상을 유지할 수 있다.
이러한 형태의 루프는 루프 구성소자에 부과된 슬루 레이트(slew rate) 요구를 감소시킬 뿐만 아니라, 빠른 레이트로 진폭 및 위상 조절기가 통과되어야 하는 범위의 양도 감소시킬 수 있다. 이와 같이, 빠른 루프는 제어 구성소자(가변 감쇠기, 위상 쉬프터, 벡터 변조기)의 동작 곡선의 최적의 부분에 집중될 수 있다. 이것에 의해 안정하고, 넓은 대역폭의 제어루프를 얻는 일은 매우 용이하다. 또, 도10 및 도 14에 나타낸 벡터 변조기와 같은 빠르고, 높은 인터셉트 제어장치를 사용하여, 루프의 안정성을 계속해서 유지하는 것이 실용적이다. 이와 같이, RF 증폭기에서 발생한 신호의 변조 포락선을 추적하는 빠른 루프와 환경적으로 도입된 변화만 추적하는 느린 루프로 각 루프가 침입하는 것은 중요한 것이기 때문에, 안정적인 광대역 극 포락선 교정루프의 구성을 용이하게 할 수 있다.
모두 수정된 증폭기의 기본적인 문제점은 교정회로가 적당히 작용하고 있는 경우에 결정하는 것이다. 본 발명은 도 22에 도식으로 나타낸 벡터 변조기에 근거한 극 포락선 교정 시스템 내에 내장되고, 교정이 유효한 상태인 경우에만 결정하는 경보회로를 사용한다. 경호회로가 어떻게 작용하는가를 인식하기 위해서는, 극 포락선 교정의 기본 동작을 이해할 필요가 있다.
도 22에 나타낸 블록도에서, RF 입력단자(103)에 인가된 후에 파워 분할기 (101)에 의해 지연경로(107) 상에 출력된 왜곡되지 않은 입력파형의 샘플을, PAC(125)에서 분기기(117)로부터 도출된 출력파형(왜곡된)과 비교한다. RF 입력과 출력신호 사이의 어떤 차(즉, 왜곡)에 응답하여, 루프필터(131, 133)를 통해서 극/직각 컨버터(601)에 접속된 PAC(125)는 진폭 및 위상 오류신호를 발생한다. 극/직각 컨버터(601)는 증폭기(602, 603)에 의해 증폭되고, 벡터 변조기(600)에 인가되며, 피드백 루프 안전성 제한에 영향을 받는 각 직각의 진폭 및 위상신호를 제공하고, 또 주경로(105)를 통해서 전공된 신호의 위상 및 진폭 왜곡을 즉각적으로 교정한다.
극 포락선 교정기구가 적당히 작동하고 있는 경우에, 벡터 변조기(600)를 구동하는 신호는 소정의 교정 전압 범위(예컨대, 2-8V) 내에 있을 것이다. 정상 동작을 위한 전압범위는 시스템 파라미터의 결합에 의해서 결정되지만, 각 구성을 위해서는 고정된다. 그 결과, 벡터 변조기의 입력신호는 벡터 변조기의 고장을 나타내는 정상적인 전압 레벨을 넘어서 어떤 왕복운동으로, 윈도우 비교회로(610, 620)에 의해 모니터되어, 오류신호를 교정한다.
특히, 진폭을 위한 제1 및 제2 각 한계전압 V1및 V2와, 위상을 위한 제3 및 제4 한계전압 V3및 V4는 교정이 유효한 각 범위를 규정한다. 전체 교정은 즉각적이지 않고 평균적인 벡터 변조기의 응답에 의해 결정되고, 그 결과, 적분기(621, 622)로, 윈도우 비교기(610, 620)의 출력을 적분할 필요가 있다. 적분기(621)의 출력이 진폭을 위한 V5보다 아래에 있는 경우, 또는 적분기(622)의 출력이 위상을 위한 V6보다 아래에 있는 경우에, 각 한계치 검출기(625, 626)는 교정이 유효하지 않다는 것을 나타내는 경보신호를 제공한다. 한계치 검출기(625, 626)의 출력은 OR 게이트(630)를 통해서 경보 출력단자(631)에 결합된다.
도 22의 교정회로의 고장은 기본적으로 출력단자(119)에서의 출력신호가 입력신호를 추적하지 않는 경우에, 구동상태에서의 고장, 환경 또는 입력에서 유래되었는지의 여부에 따라 판정된다. 이 접근법은 정확하게 고장을 판정하므로, 파워 증폭기, RF 이득 스테이지, 검출회로 및 어떤 비디오 회로를 포함하는 일정한 시스템에서의 다양한 전기회로를 모두 모니터할 필요가 없다.
상기 설명으로부터 알 수 있듯이, 신호 포락선 피드백에 근거하는 진폭 및위상 왜곡 교정방법을 제공함으로써, 본 발명은 디지탈 변조방식의 비교적 적당한 대역폭을 이용할 수 있고, 디지탈 변조 응용에 사용된 RF 파워 증폭기 및 비선형 마이크로파의 선형성을 확장하고, 수 KHz ～ 수 MHz 범위 내의 스펙트럼 구성소자를 갖는 간단하고, 여전히 효율적이고, 효과적인 방법을 제공한다. 본 발명의 극 포락선 교정기구는 정부단속기관에 의해 강요된 선형성 및 스펙트럼 재성장 요구에 따르지만, 베이스밴드 정보를 요구하지 않기 때문에, 파워 증폭기를 통과하는 RF신호에 직접 작용한다. 위상-진폭 제어기는 RF 입력 파워, DC전원전압, 시간, 온도 및 그 외의 변수의 변화에 의해 야기된 주경로 이득 및 위상의 변호에 응답한다. 분기기로부터의 피드백 신호는 진폭/이득 및 위상 조절회로를 제어하기 때문에, RF 증폭기를 통해서 일정한 이득 및 전송 위상이 유지된다. 제어 시스템 대역폭은 증폭기를 통과하는 RF신호의 포락선에 포함된 가장 높은 주파수 구성성분으로 된다.
본 발명에 따른 몇몇 실시예에 대해서 설명했지만, 이것에 제한되는 것이 아니라, 본 발명이 속하는 기술분야의 당업자에게 알 수 있듯이 다양한 변형이 가능하다. 따라서, 본원에 설명한 세부항목에 제한되는 것이 아니라, 본 발명이 속하는 기술분야의 당업자에게서 분명해지도록 그러한 모든 변형을 포괄할 것이다.

Claims (15)

  1. 증폭될 입력신호가 인가되는 제1 입력포트와,
    출력신호가 획득되는 출력포트와,
    상기 제1 입력포트에 접속된 제1 신호경로와,
    상기 제1 신호경로에 배치되고, 상기 제1 입력포트에 인가된 상기 입력신호를 증폭하여 증폭된 상기 출력신호를 상기 출력포트에 제공하도록 동작하는 파워 증폭기와,
    상기 제1 신호경로 내에 설치되고, 회로 내에서 상기 파워 증폭기와 접속된 이득 및 위상 조절회로와,
    상기 제1 입력포트에 접속되고, 전송된 상기 입력신호의 일부를 지연시키도록 동작하는 제2 신호경로와,
    상기 증폭된 출력신호의 일부를 수신하도록 피드백 신호경로를 통해서 접속된 제1 입력 및 상기 제2 신호경로 상에 전달된 상기 입력신호의 지연된 부분을 수신하도록 접속된 제2 입력포트를 갖고, 상기 파워 증폭기에 의해 증폭될 상기 입력신호에 상기 이득 및 위상 조절회로에 의해 주어진 이득 및 위상 조절을, 상기 제2 신호경로 상에 전달된 상기 입력신호의 지연된 부분의 포락선과 상기 피드백 신호경로 상에 전달된 상기 증폭된 출력신호의 부분의 포락선의 진폭 및 위상 사이의 관계에 따라 제어하여, 상기 제1 입력포트와 상기 출력포트 사이의 상기 파워 증폭기를 통해서 일정한 이득 및 위상을 유지하는 위상/진폭 제어기를 구비하고,
    상기 이득 및 위상 조절회로는, 제1 전압 기준노드와 직교 하이브리드 회로의 제1 포트 사이에 접속된 제1 한 쌍의 배랙터 다이오드와, 상기 제1 전압 기준노드와 상기 직교 하이브리드 회로의 제2 포트 사이에 접속된 제2 한 쌍의 배랙터 다이오드를 구비하는 배랙터 다이오드 회로에서 종결된 직교 하이브리드 회로를 구비한 위상 쉬프터와 직렬로 접속된 가변 감쇠기를 구비하고,
    상기 제1 한 쌍의 배랙터 다이오드 및 상기 제2 한 쌍의 배랙터 다이오드 각각은 제1 전극이 공통으로 접속되고, 상기 위상/진폭 제어기에 의해 발생된 제어 전압을 수신하도록 접속되는 것을 특징으로 하는 파워 증폭회로.
  2. 증폭될 입력신호가 인가되는 제1 입력포트와,
    출력신호가 획득되는 출력포트와,
    상기 제1 입력포트에 접속된 제1 신호경로와,
    상기 제1 신호경로에 배치되고, 상기 제1 입력포트에 인가된 상기 입력신호를 증폭하여 증폭된 출력신호를 상기 출력포트에 제공하도록 동작하는 파워 증폭기와,
    상기 제1 신호경로 내에 설치되고, 회로 내에서 상기 파워 증폭기와 접속된 이득 및 위상 조절회로와,
    상기 제1 입력포트에 접속되고, 전송된 상기 입력신호의 일부를 지연시키도록 동작하는 제2 신호경로와,
    상기 증폭된 출력신호의 일부를 수신하도록 피드백 신호경로를 통해서 접속된 제1 입력 및 상기 제2 신호경로 상에 전달된 상기 입력신호의 지연된 부분을 수신하도록 접속된 제2 입력포트를 갖고, 상기 파워 증폭기에 의해 증폭될 상기 입력신호에 상기 이득 및 위상 조절회로에 의해 주어진 이득 및 위상 조절을, 상기 제2 신호경로 상에 전달된 상기 입력신호의 지연된 부분의 포락선과 상기 피드백 신호경로 상에 전달된 상기 증폭된 출력신호의 부분의 포락선의 진폭 및 위상 사이의 관계에 따라 제어하여, 상기 제1 입력포트와 상기 출력포트 사이의 상기 파워 증폭기를 통해서 일정한 이득 및 위상을 유지하는 위상/진폭 제어기를 구비하고,
    상기 이득 및 위상 조절회로는, 동상 파워 결합기에 벡터 출력이 결합된 제1 및 제2 제어 위상 쉬프터에 접속된 직교 하이브리드를 포함하여, 상기 위상/진폭 제어기에 의해 발생된 제어신호에 따라 가변 진폭 및 위상을 갖는 합성 신호 벡터를 생성하고,
    상기 위상 쉬프터의 각각은, 제1 전압 기준노드와 직교 하이브리드 회로의 제1 포트 사이에 접속된 제1 한 쌍의 배랙터 다이오드와, 상기 제1 전압 기준노드와 상기 직교 하이브리드 회로의 제2 포트 사이에 접속된 제2 한 쌍의 배랙터 다이오드를 구비하는 배랙터 다이오드 회로에서 종결된 직교 하이브리드 회로를 구비하고,
    상기 제1 한 쌍의 배랙터 다이오드 및 제2 한 쌍의 배랙터 다이오드 각각은 제1 전극이 공통으로 접속되고, 상기 위상/진폭 제어기에 의해 발생된 제어신호를 수신하도록 접속되는 것을 특징으로 하는 파워 증폭회로.
  3. 증폭될 입력신호가 인가되는 제1 입력포트와,
    출력신호가 획득되는 출력포트와,
    상기 제1 입력포트에 접속된 제1 신호경로와,
    상기 제1 신호경로에 배치되고, 상기 제1 입력포트에 인가된 상기 입력신호를 증폭하여 증폭된 출력신호를 상기 출력포트에 제공하도록 동작하는 파워 증폭기와,
    상기 제1 신호경로 내에 설치되고, 회로 내에서 상기 파워 증폭기와 접속된 이득 및 위상 조절회로와,
    상기 제1 입력포트에 접속되고, 전송된 상기 입력신호의 일부를 지연시키도록 동작하는 제2 신호경로와,
    상기 증폭된 출력신호의 일부를 수신하도록 피드백 신호경로를 통해서 접속된 제1 입력 및 상기 제2 신호경로 상에 전달된 상기 입력신호의 지연된 부분을 수신하도록 접속된 제2 입력포트를 갖고, 상기 파워 증폭기에 의해 증폭될 상기 입력신호에 상기 이득 및 위상 조절회로에 의해 주어진 이득 및 위상 조절을, 상기 제2 신호경로 상에 전달된 상기 입력신호의 지연된 부분의 포락선과 상기 피드백 신호경로 상에 전달된 상기 증폭된 출력신호의 부분의 포락선의 진폭 및 위상 사이의 관계에 따라 제어하여, 상기 제1 입력포트와 상기 출력포트 사이의 상기 파워 증폭기를 통해서 일정한 이득 및 위상을 유지하는 위상/진폭 제어기를 구비하고,
    상기 위상/진폭 제어기는,
    상기 피드백 신호경로에 접속되어 상기 피드백 신호경로를 제3 및 제4 신호경로로 분할하도록 동작하는 제1 파워 분할기와,
    상기 제2 신호경로에 접속되어 상기 제2 신호경로를 제5 및 제6 신호경로로 분할하는 제2 파워 분할기를 구비하고,
    상기 제3 및 제5 신호경로는 상기 제3 및 제5 신호경로 상의 신호의 피크를 제1 차동 증폭기에 공급하는 피크 검출기에 접속되고,
    상기 제1 차동 증폭기의 출력은 상기 이득 및 위상 조절회로에 의해 상기 입력신호의 이득의 조절을 제어하기 위한 제어전압 VA인 것을 특징으로 하는 파워 증폭회로.
  4. 제3 항에 있어서,
    상기 제4 및 제6 신호경로는 위상 정합된 리미터를 통해서 광대역 길버트 셀 곱셈기에 접속되고, 상기 광대역 길버트 셀 곱셈기의 출력은 저대역 필터에 의해 필터링되어 제2 차동 증폭기의 제1 입력에 인가되며,
    상기 제1 차동 증폭기는 제2 입력이 조절 가능한 DC 오프셋 전압을 수신하도록 접속되고,
    상기 제2 차동 증폭기는 상기 이득 및 위상 조절회로에 의해 상기 입력신호의 위상 조절을 제어하기 위한 제어전압 Vφ을 발생하는 출력을 갖는 것을 특징으로 하는 파워 증폭회로,
  5. 증폭될 입력신호가 인가되는 제1 입력포트와,
    출력신호가 획득되는 출력포트와,
    상기 제1 입력포트에 접속된 제1 신호경로와,
    상기 제1 신호경로에 배치되고, 상기 제1 입력포트에 인가된 상기 입력신호를 증폭하여 증폭된 출력신호를 상기 출력포트에 제공하도록 동작하는 파워 증폭기와,
    상기 제1 신호경로 내에 설치되고, 회로 내에서 상기 파워 증폭기와 접속된 이득 및 위상 조절회로와,
    상기 제1 입력포트에 접속되고, 전송된 상기 입력신호의 일부를 지연시키도록 동작하는 제2 신호경로와,
    상기 증폭된 출력신호의 일부를 수신하도록 피드백 신호경로를 통해서 접속된 제1 입력 및 상기 제2 신호경로 상에 전달된 상기 입력신호의 지연된 부분을 수신하도록 접속된 제2 입력포트를 갖고, 상기 파워 증폭기에 의해 증폭될 상기 입력신호에 상기 이득 및 위상 조절회로에 의해 주어진 이득 및 위상 조절을, 상기 제2 신호경로 상에 전달된 상기 입력신호의 지연된 부분의 포락선과 상기 피드백 신호경로 상에 전달된 상기 증폭된 출력신호의 부분의 포락선의 진폭 및 위상 사이의 관계에 따라 제어하여, 상기 제1 입력포트와 상기 출력포트 사이의 상기 파워 증폭기를 통해서 일정한 이득 및 위상을 유지하는 위상/진폭 제어기를 구비하고,
    상기 위상/진폭 제어기는,
    상기 피드백 신호경로를 제3, 제4, 및 제5 동상 경로로 분할하는 제1 동상 3웨이 파워 분할기와,
    상기 제2 신호경로를 제6, 제7 및 제8 동상 경로로 분할하는 제2 동상 3웨이 파워 분할기를 구비하고,
    상기 제3 및 제6 경로는 상기 이득 및 위상 조절회로에 의해 상기 입력신호의 이득의 조절을 제어하기 위한 진폭 제어전압 VA을 제공하는 제1 차동 증폭기의 각 입력에 접속된 각 피크 검출기에 연결되는 것을 특징으로 하는 파워 증폭회로.
  6. 제5 항에 있어서,
    상기 제4 및 제5 경로는 ±45°위상 쉬프터에 의해 위상 쉬프트되어, 상기 제4 및 제5 경로 사이의 +90°의 차동 위상을 산출하고,
    상기 제7 및 제8 경로는 ±45°위상 쉬프터에 의해 위상 쉬프트되어, 상기 제7 및 제8 경로 사이의 -90°차동 위상을 산출하며.
    상기 위상 쉬프트된 제4 및 제7 경로는 제1 피크 검출기에 의해 상기 제2 차동 증폭기의 제1 입력에 통합되어 접속되고,
    상기 위상 쉬프트된 제5 및 제8 경로는 상기 이득 및 위상 조절회로에 의해 상기 입력신호의 위상 조절을 제어하기 위한 제어전압 Vφ을 발생하는 상기 제2 차 동 증폭기의 제2 입력에 제2 피크 검출기에 의해 통합되어 접속되는 것을 특징으로 하는 파워 증폭회로.
  7. 증폭될 입력신호가 인가되는 제1 입력포트와,
    출력신호가 획득되는 출력포트와,
    상기 제1 입력포트에 접속된 제1 신호경로와,
    상기 제1 신호경로에 배치되고, 상기 제1 입력포트에 인가된 상기 입력신호를 증폭하여 증폭된 출력신호를 상기 출력포트에 제공하도록 동작하는 파워 증폭기와,
    상기 제1 신호경로 내에 설치되고, 회로 내에서 상기 파워 증폭기와 접속된 이득 및 위상 조절회로와,
    상기 제1 입력포트에 접속되고, 전송된 상기 입력신호의 일부를 지연시키도록 동작하는 제2 신호경로와,
    상기 증폭된 출력신호의 일부를 수신하도록 피드백 신호경로를 통해서 접속된 제1 입력 및 상기 제2 신호경로 상에 전달된 상기 입력신호의 지연된 부분을 수신하도록 접속된 제2 입력포트를 갖고, 상기 파워 증폭기에 의해 증폭될 상기 입력신호에 상기 이득 및 위상 조절회로에 의해 주어진 이득 및 위상 조절을, 상기 제2신호경로 상에 전달된 상기 입력신호의 지연된 부분의 포락선과 상기 피드백 신호경로 상에 전달된 상기 증폭된 출력신호의 부분의 포락선의 진폭 및 위상 사이의 관계에 따라 제어하여, 상기 제1 입력포트와 상기 출력포트 사이의 상7l 파워 증폭기를 통해서 일정한 이득 및 위상을 유지하는 위상/진폭 제어기를 구비하고,
    상기 위상/진폭 제어기는 상기 제2 신호경로를 제1 및 제2 길버트 곱셈기의 제1 입력에 각각 접속된 직교 신호로 변환하도록 접속된 직교 하이브리드를 구비하고,
    제1 및 제2 길버트 곱셈기의 제2 입력은 상기 피드백 신호경로가 접속된 동상 파워 분할기의 제1 및 제2 동상 출력으로부터 얻어지며,
    상기 제1 및 제2 길버트 곱셈기는 상기 이득 및 위상 조절회로에 의해 상기 입력신호의 이득 및 위상의 조절을 각각 제어하기 위한 제어전압 VA및 Vφ를 발생하는 증폭기에 각 저대역 필터를 통해서 접속되는 것을 특징으로 하는 파워 증폭회로.
  8. 증폭될 입력신호가 인가되는 제1 입력포트와,
    출력신호가 획득되는 출력포트와,
    상기 제1 입력포트에 접속된 제1 신호경로와,
    상기 제1 신호경로에 배치되고, 상기 제1 입력포트에 인가된 상기 입력신호를 증폭하여 증폭된 출력신호를 상기 출력포트에 제공하도록 동작하는 파워 증폭기와,
    상기 제1 신호경로 내에 설치되고, 회로 내에서 상기 파워 증폭기와 접속된 이득 및 위상 조절회로와,
    상기 제1 입력포트에 접속되고, 전송된 상기 입력신호의 일부를 지연시키도록 동작하는 제2신호경로와,
    상기 증폭된 출력신호의 일부를 수신하도록 피드백 신호경로를 통해서 접속된 제1 입력 및 상기 제2 신호경로 상에 전달된 상기 입력신호의 지연된 부분을 수신하도록 접속된 제2 입력포트를 갖고, 상기 파워 증폭기에 의해 증폭될 상기 입력신호에 상기 이득 및 위상 조절회로에 의해 주어진 이득 및 위상 조절을, 상기 제2 신호경로 상에 전달된 상기 입력신호의 지연된 부분의 포락선과 상기 피드백 신호경로 상에 전달된 상기 증폭된 출력신호의 부분의 포락선의 진폭 및 위상 사이의 관계에 따라 제어하여, 상기 제1 입력포트와 상기 출력포트 사이의 상기 파워 증폭기를 통해서 일정한 이득 및 위상을 유지하는 위상/진폭 제어기를 구비하고,
    상기 이득/위상 제어기는 빠른 이득/위상 조절기와 직렬 접속된 느린 이득/위상 조절기를 구비한 것을 특징으로 하는 파워 증폭기.
  9. 제8 항에 있어서,
    상기 위상/진폭 제어기는 각 느린 루프필터 및 빠른 루프필터를 통해서 상기 느린 이득/위상 조절기 및 상기 빠른 이득/위상 조절기에 각각 접속되는 것을 특징으로 하는 파워 증폭기.
  10. 증폭될 입력신호가 인가되는 제1 입력포트와,
    출력신호가 획득되는 출력포트와,
    상기 제1 입력포트에 접속된 제1 신호경로와,
    상기 제1 신호경로에 배치되고, 상기 제1 입력포트에 인가된 상기 입력신호를 증폭하여 증폭된 출력신호를 상기 출력포트에 제공하도록 동작하는 파워 증폭기와,
    상기 제1 신호경로 내에 설치되고, 회로 내에서 상기 파워 증폭기와 접속된 이득 및 위상 조절회로와,
    상기 제1 입력포트에 접속되고, 전송된 상기 입력신호의 일부를 지연시키도록 동작하는 제2 신호경로와,
    상기 증폭된 출력신호의 일부를 수신하도록 피드백 신호경로를 통해서 접속된 제1 입력 및 상기 제2 신호경로 상에 전달된 상기 입력신호의 지연된 부분을 수신하도록 접속된 제2 입력포트를 갖고, 상기 파워 증폭기에 의해 증폭될 상기 입력신호에 상기 이득 및 위상 조절회로에 의해 주어진 이득 및 위상 조절을, 상기 제2 신호경로 상에 전달된 상기 입력신호의 지연된 부분의 포락선과 상기 피드백 신호경로 상에 전달된 상기 증폭된 출력신호의 부분의 포락선의 진폭 및 위상 사이의 관계에 따라 제어하여, 상기 제1 입력포트와 상기 출력포트 사이의 상기 파워 증폭기를 통해서 일정한 이득 및 위상을 유지하는 위상/진폭 제어기를 구비하고,
    상기 이득 및 위상 조절회로에 인가된 제어신호를 모니터하고, 상기 파워 증폭기에 의해 증폭될 상기 입력신호의 이득 및 위상을 적당히 조절하는 상기 이득 및 위상 조절회로의 고장을 나타내는 정상의 제어전압 레벨을 넘어서 왕복운동에 응답하여 경보신호를 발생하도록 동작하는 윈도우 비교회로를 포함하는 경보회로를 더 구비한 것을 특징으로 하는 파워 증폭회로.
  11. 제10 항에 있어서,
    상기 윈도우 비교회로의 출력은 상기 제1 입력포트에 인가된 입력신호를 추적하기 위해 상기 출력포트에서의 증폭된 신호의 고장에 응답하여, 상기 파워 증폭기에 의해 증폭될 상기 입력신호의 이득 및 위상의 조절이 무효하다는 것을 나타내는 경보신호를 제공하는 각 한계치 검출기에 통합되어 접속되는 것을 특징으로 하는 파워 증폭회로.
  12. 증폭될 입력신호가 인가되는 입력포트와,
    출력신호가 획득되는 출력포트와,
    상기 입력포트에 접속된 제1 신호경로와,
    상기 제1 신호경로에 배치되고, 상기 입력포트에 인가된 상기 입력신호를 증폭하여 증폭된 출력신호를 상기 출력포트에 제공하도록 동작하는 파워 증폭기와,
    상기 제1 신호경로 내에 설치되고, 회로 내에서 상기 파워 증폭기와 접속된 이득 및 위상 조절회로와,
    상기 입력포트에 접속되고, 전송된 상기 입력신호의 일부를 지연시키도록 동작하는 제2 신호경로와,
    상기 증폭된 출력신호의 일부를 수신하도록 피드백 신호경로를 통해서 접속된 제1 입력 및 제2 신호경로 상에 전달된 상기 입력신호의 지연된 부분을 수신하도록 접속된 제2 입력포트를 갖고, 상기 파워 증폭기에 의해 증폭될 상기 입력신호에 상기 이득 및 위상 조절회로에 의해 주어진 이득 및 위상 조절을, 상기 제2 신호경로 상에 전달된 상기 입력신호의 지연된 부분의 포락선과 상기 피드백 신호경로 상에 전달된 상기 증폭된 출력신호의 부분의 포락선의 진폭 및 위상 사이의 관계에 따라 제어하여, 상기 입력포트와 상기 출력포트 사이의 상기 파워 증폭기를 통해서 일정한 이득 및 위상을 유지하는 위상/진폭 제어기를 구비하고,
    상기 위상/진폭 제어기는 차동의 피크 검출기를 구비하여, 상기 파워 증폭기에 의해 증폭될 상기 입력신호에 상기 이득 및 위상 조절회로에 의해 주어진 이득조절을, 상기 제2 신호경로 상에 전달된 상기 입력신호의 지연된 부분의 포착선과 상기 피드백 신호경로 상에 전달된 상기 증폭된 출력신호의 상기 부분의 포락선의 진폭 사이의 관계에 따라 제어하여, 상기 입력포트와 상기 출력포트 사이의 상기 파워 증폭기를 통해서 일정한 이득을 유지하도록 동작하고, 상기 위상/진폭 제어기는 위상 검출 브리지회로를 더 구비하여, 상기 이득 및 위상 조절회로에 의해 주어진 상기 입력신호의 위상 조절을, 상기 제2 신호경로 상에 전달된 상기 입력신호의 지연된 부분의 포락선과 상기 피드백 신호경로 상에 전달된 상기 증폭된 출력신호의 상기 부분의 포락선의 위상 사이의 관계에 따라서 제어하여, 상기 입력포트와 상기 출력포트 사이의 상기 파워 증폭기를 통해서 일정한 위상을 유지하도록 동작하며, 상기 위상 검출 브리지회로는, 전송회선 브리지의 각 전송회선부를 통해서 상기 제1 및 제2 신호경로에 연결되고, 상기 각 전송회선부를 통해서 연결된 신호의 피크를 검출하기 위해 동작하는 피크 검출기를 포함하며, 상기 신호의 피크는 상기 각 전송회선부를 통해서 연결된 신호의 포락선의 위상차에 비례하는 차 제어신호 Vφ를 상기 이득 및 위상 조절회로에 제공하는 차동 증폭기에 연결된 것을 특징으로 하는 파워 증폭회로.
  13. 증폭될 입력신호가 인가되는 입력포트와,
    증폭된 출력신호가 유도되어 나오는 출력포트와,
    상기 입력포트와 상기 출력포트 사이에 결합되고 입력신호를 증폭하여 상기 증폭된 출력신호를 상기 출력포트에 제공하도록 동작하는 파워 증폭기와,
    상기 입력신호의 위상과 진폭을 조절하고, 상기 입력포트와 상기 파워 증폭기 사이에 결합되고, 위상 쉬프터와 직렬로 결합된 가변 감쇠기를 포함하고, 상기 위상 쉬프터는 배랙터 다이오드 회로에서 종결된 직교 하이브리드 회로를 구비하고, 상기 배랙터 다이오드 회로는 상기 위상 쉬프터에 의한 상기 입력신호의 위상이동을 조절하는 제어전압을 입력받도록 결합되는 이득 및 위상 조절회로를 포함하며,
    상기 배랙터 다이오드 회로는 제1 전압기준노드와 상기 직교 하이브리드 회로의 제1 포트 사이에 결합되는 제1 복수개의 배랙터 다이오드들과, 상기 제1 전압기준노드와 상기 직교 하이브리드 회로의 제2 포트 사이에 결합되는 제2 복수개의 배랙터 다이오드들을 포함하고, 상기 제1 및 제2 복수개의 배랙터 다이오드들 각각은 상기 위상 쉬프터에 의한 상기 입력신호의 위상이동을 조절하는 상기 제어전압을 입력받도록 결합되는 제1 전극을 가지며,
    상기 제1 복수개의 배랙터 다이오드들의 상기 제1 전극들은 상기 제어전압이 인가되는 제어포트에 제1 저항을 통하여 공통으로 접속되고, 상기 제2 복수개의 배랙터 다이오드들의 상기 제1 전극들은 상기 제어포트에 제2 저항을 통하여 공통으로 접속되는 것을 특징으로 하는 파워 증폭회로.
  14. 증폭될 RF 입력신호가 인가되는 입력포트와,
    증폭된 RF출력신호가 유도되어 나오는 출력포트와,
    상기 입력포트와 상기 출력포트 사이에 결합되고 RF 입력신호를 증폭하여 상기 증폭된 RF 출력신호를 상기 출력포트에 제공하도록 동작하는 파워 증폭기와,
    상기 RF 입력신호의 위상과 진폭을 조절하고, 상기 입력포트와 상기 RF 파워 증폭기 사이에 결합되고, 위상 쉬프터와 직렬로 결합된 가변 감쇠기를 포함하고, 상기 위상 쉬프터는 배랙터 다이오드 회로에서 종결된 직교 하이브리드 회로를 구비하고, 상기 배랙터 다이오드 회로는 제1 전압기준노드와 상기 직교 하이브리드 회로의 제1 포트 사이에 백투백(bact-to-back)으로 결합되는 제1 한 쌍의 정합된 배랙터 다이오드와 제1 전압기준노드와 상기 직교 하이브리드 회로의 제2 포트 사이에 백투백(bact-to-back)으로 결합되는 제2 한 쌀의 정합된 배랙터 다이오드를 포함하며, 상기 제1 및 제2 한 쌍의 정합된 배랙터 다이오드 각각은 공통으로 접속된 캐소드를 가지고, 상기 위상 쉬프터에 의한 상기 RF 입력신호의 위상이동을 조절하는 제어전압을 입력받도록 결합되는 이득 및 위상 조절회로를 포함하며,
    상기 제1 한 쌍의 정합된 백투백(bact-to-back) 배랙터 다이오드의 캐소드는 상기 위상 쉬프터에 의한 상기 RF 입력신호의 위상이동을 조절하는 상기 제어전압이 인가되는 제어포트에 제1 저항을 통하여 공통으로 접속되고, 상기 제2 한 쌍의정합된 백투백(bact-to-back) 배럭터 다이오드의 캐소드는 상기 제어포트에 제2 저항을 통하여 공통으로 접속되는 것을 특징으로 하는 RF 파워 증폭회로.
  15. 입력포트와,
    출력포트와,
    상기 입력포트와 상기 출력포트 사이에 접속되고, 배랙터 다이오드 회로에서 종결되는 직교 하이브리드 회로를 포함하며,
    상기 배랙터 다이오드 회로는 제1 전압기준노드와 상기 직교 하이브리드 회로의 제1 포트 사이에 결합되는 제1 한 쌍의 배랙터 다이오드와 제1 전압기준노드와 상기 직교 하이브리드 회로의 제2 포트 사이에 결합되는 제2 한 쌍의 정합된 배랙터 다이오드를 포함하며, 상기 제1 및 제2 한 쌍의 배랙터 다이오드 각각은 공통으로 접속된 제1 전극을 가지고, 상기 위상 쉬프터에 의한 위상이동을 정의하는 전압을 입력받도록 결합되며,
    상기 제1 한 쌍의 배랙터 다이오드의 상기 제1 전극은 상기 위상 쉬프터에 의한 위상이동을 정의하는 전압이 인가되는 제어포트에 제1 저항을 통하여 공통으로 접속되고, 상기 제2 한 쌍의 배랙터 다이오드의 상기 제1 전극은 상기 제어포트에 제2 저항을 통하여 공통으로 접속되는 것을 특징으로 하는 위상 쉬프트 회로.
KR10-1998-0705845A 1996-01-30 1997-01-30 파워증폭기용선형성향상회로 KR100351930B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/594,089 1996-01-30
US08/594,089 1996-01-30
US08/594,089 US5742201A (en) 1996-01-30 1996-01-30 Polar envelope correction mechanism for enhancing linearity of RF/microwave power amplifier

Publications (2)

Publication Number Publication Date
KR19990082123A KR19990082123A (ko) 1999-11-15
KR100351930B1 true KR100351930B1 (ko) 2003-02-17

Family

ID=24377483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0705845A KR100351930B1 (ko) 1996-01-30 1997-01-30 파워증폭기용선형성향상회로

Country Status (5)

Country Link
US (2) US5742201A (ko)
EP (1) EP0878053A4 (ko)
JP (1) JP3343260B2 (ko)
KR (1) KR100351930B1 (ko)
WO (1) WO1997028598A1 (ko)

Families Citing this family (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19712161C2 (de) * 1997-03-22 1999-04-15 Lucent Tech Network Sys Gmbh Vorrichtung zur Pulsformung von Hochfrequenzsignalen
GB9715278D0 (en) * 1997-07-18 1997-09-24 Cambridge Consultants Signal processing system
DE19736660C1 (de) * 1997-08-22 1999-03-11 Siemens Ag Regelanordnung zur Linearisierung einer Verstärkerschaltung
FI103743B1 (fi) * 1997-08-27 1999-08-31 Insinoeoeritoimisto Juhana Yli Linearisointipiiri
FI105625B (fi) * 1997-10-29 2000-09-15 Nokia Networks Oy Säätömenetelmä ja säätöjärjestely
SE511323C2 (sv) 1997-12-23 1999-09-13 Ericsson Telefon Ab L M Metod och anordning för fasreglering
JPH11220412A (ja) * 1998-02-02 1999-08-10 Alps Electric Co Ltd 送信機の出力電力検出回路
US6232835B1 (en) * 1998-02-13 2001-05-15 Nortel Networks Limited System and method of linearizing the gain error of a power amplifier
JPH11261436A (ja) * 1998-03-10 1999-09-24 Sony Corp 増幅回路及び送受信装置
GB2337169A (en) * 1998-05-07 1999-11-10 Nokia Mobile Phones Ltd An adaptive predistorter for an amplifier
GB9811381D0 (en) 1998-05-27 1998-07-22 Nokia Mobile Phones Ltd Predistortion control for power reduction
US6091298A (en) * 1998-08-27 2000-07-18 Nortel Networks Corporation Linear amplifier arrangement
US6069531A (en) * 1998-08-31 2000-05-30 Lucent Technologies Inc. Feed forward amplifier improvement incorporating an automatic gain and phase controller
US6118339A (en) * 1998-10-19 2000-09-12 Powerwave Technologies, Inc. Amplification system using baseband mixer
JP3214463B2 (ja) * 1998-10-21 2001-10-02 日本電気株式会社 無線通信装置
US6018266A (en) * 1998-11-18 2000-01-25 Hughes Electronics Corporation Radio frequency system having reflective diode linearizer with balanced tunable impedance loads
US6275685B1 (en) * 1998-12-10 2001-08-14 Nortel Networks Limited Linear amplifier arrangement
IT1308604B1 (it) 1999-02-12 2002-01-08 Cit Alcatel Circuito linearizzatore della risposta,particolarmente per sistemi aradiofrequenza micronde e metodo per linearizzare l'uscita di un
US6515961B1 (en) * 1999-03-10 2003-02-04 Qualcomm Incorporated Decresting peaks in a CDMA signal
US6208207B1 (en) 1999-05-05 2001-03-27 Simon Fraser University Adaptive linearizer for RF power amplifiers
US6393372B1 (en) 1999-05-17 2002-05-21 Eugene Rzyski Automated frequency stepping noise measurement system
US6242976B1 (en) * 1999-06-09 2001-06-05 Space Systems/Loral, Inc. Low cost linearized channel amplifier for use with high power amplifiers
US6438360B1 (en) 1999-07-22 2002-08-20 Motorola, Inc. Amplifier system with load control to produce an amplitude envelope
US6166598A (en) * 1999-07-22 2000-12-26 Motorola, Inc. Power amplifying circuit with supply adjust to control adjacent and alternate channel power
US6160449A (en) * 1999-07-22 2000-12-12 Motorola, Inc. Power amplifying circuit with load adjust for control of adjacent and alternate channel power
US6349216B1 (en) 1999-07-22 2002-02-19 Motorola, Inc. Load envelope following amplifier system
US6172564B1 (en) 1999-07-30 2001-01-09 Eugene Rzyski Intermodulation product cancellation circuit
US6211733B1 (en) * 1999-10-22 2001-04-03 Powerwave Technologies, Inc. Predistortion compensation for a power amplifier
GB2356756B (en) 1999-11-25 2004-08-11 Ericsson Telefon Ab L M Power amplifiers
KR20010064900A (ko) * 1999-12-20 2001-07-11 서평원 적응성 선왜곡 선형화 장치
CA2329100A1 (en) * 1999-12-21 2001-06-21 Nortel Networks Limited Phase and amplitude detector and method of determining errors
EP1113637B1 (en) * 1999-12-28 2006-04-05 NTT DoCoMo, Inc. Circuit for the compression of the dynamic range of a signal
KR100674586B1 (ko) * 1999-12-30 2007-01-25 엘지전자 주식회사 전력증폭기의 전치왜곡 선형화기
KR20030009337A (ko) 2000-01-07 2003-01-29 스펙트리안 코퍼레이션 알 에프 전력 증폭기 왜곡을 측정 및 정정하는데 사용된검출기를 소인하는 반송파-블랭킹 메카니즘
US6384681B1 (en) 2000-01-07 2002-05-07 Spectrian Corporation Swept performance monitor for measuring and correcting RF power amplifier distortion
US6831954B1 (en) * 2000-02-01 2004-12-14 Nokia Corporation Apparatus, and associated method, for compensating for distortion introduced upon a send signal by an amplifier
GB2359432B (en) 2000-02-17 2002-07-03 Wireless Systems Int Ltd Signal detection
GB0011326D0 (en) * 2000-05-11 2000-06-28 Nortel Networks Corp A linear amplifier arrangement
US6489846B2 (en) * 2000-05-25 2002-12-03 Sony Corporation Distortion compensating device and distortion compensating method
JP2002026665A (ja) * 2000-07-07 2002-01-25 Sony Corp 歪補償装置および歪補償方法
US6590449B2 (en) * 2000-05-30 2003-07-08 Matsushita Electric Industrial Co., Ltd. Predistortion circuit, low-distortion power amplifier, and control methods therefor
US6496064B2 (en) 2000-08-15 2002-12-17 Eugene Rzyski Intermodulation product cancellation circuit
US6359508B1 (en) 2000-08-17 2002-03-19 Spectrian Corporation Distortion detection apparatus for controlling predistortion, carrier cancellation and feed-forward cancellation in linear RF power amplifiers
US6670849B1 (en) 2000-08-30 2003-12-30 Skyworks Solutions, Inc. System for closed loop power control using a linear or a non-linear power amplifier
JP2002094335A (ja) * 2000-09-19 2002-03-29 Japan Science & Technology Corp 非線形歪み補償電力増幅器
GB0030693D0 (en) * 2000-12-15 2001-01-31 Nokia Mobile Phones Ltd Amplifier circuit radio transmitter method and use
GB2370435A (en) * 2000-12-22 2002-06-26 Nokia Mobile Phones Ltd A polar loop transmitter for a mobile phone
US6525603B1 (en) 2001-01-05 2003-02-25 Remec, Inc. Feedforward amplifier linearization adapting off modulation
US6735419B2 (en) * 2001-01-18 2004-05-11 Motorola, Inc. High efficiency wideband linear wireless power amplifier
JP2002353744A (ja) * 2001-05-23 2002-12-06 Shimada Phys & Chem Ind Co Ltd 歪補償増幅装置
US6701138B2 (en) * 2001-06-11 2004-03-02 Rf Micro Devices, Inc. Power amplifier control
US7015751B2 (en) * 2001-06-28 2006-03-21 Simon Fraser University Decorrelated power amplifier linearizers
US6734731B2 (en) 2001-06-28 2004-05-11 Simon Fraser University Self-calibrated power amplifier linearizers
US6683495B2 (en) 2001-06-28 2004-01-27 Simon Fraser University Reduced architecture for multibranch feedforward power amplifier linearizers
US6734726B2 (en) * 2001-06-29 2004-05-11 Remec, Inc. Balanced distortion reduction circuit
US6703897B2 (en) * 2001-12-26 2004-03-09 Nortel Networks Limited Methods of optimising power amplifier efficiency and closed-loop power amplifier controllers
US7362821B1 (en) 2002-05-22 2008-04-22 Marvel International Ltd. Method and apparatus for amplifier linearization using adaptive predistortion
US7085330B1 (en) 2002-02-15 2006-08-01 Marvell International Ltd. Method and apparatus for amplifier linearization using adaptive predistortion
US6566948B1 (en) 2002-02-26 2003-05-20 Agilent Technologies, Inc. Method and system for reducing non-linearities
JP4071526B2 (ja) * 2002-04-10 2008-04-02 松下電器産業株式会社 非線形歪補償装置および送信装置
US6700439B2 (en) 2002-04-11 2004-03-02 Andrew Corporation Zero-bias bypass switch
US6812786B2 (en) 2002-04-11 2004-11-02 Andrew Corporation Zero-bias bypass switching circuit using mismatched 90 degrees hybrid
US7801244B2 (en) * 2002-05-16 2010-09-21 Rf Micro Devices, Inc. Am to AM correction system for polar modulator
US7991071B2 (en) * 2002-05-16 2011-08-02 Rf Micro Devices, Inc. AM to PM correction system for polar modulator
GB2412512B (en) * 2002-05-31 2005-11-16 Renesas Tech Corp A communication semiconductor integrated circuit, a wireless communication apparatus, and a loop gain calibration method
US6850115B2 (en) * 2002-08-26 2005-02-01 Powerwave Technologies, Inc. Enhanced efficiency LDMOS based feed forward amplifier
US7149484B2 (en) * 2002-10-03 2006-12-12 Intel Corporation Portable communication device having adjustable amplification and method therefor
US7254195B2 (en) * 2003-08-25 2007-08-07 M/A-Com, Inc. Apparatus, methods and articles of manufacture for dynamic differential delay correction
US6701134B1 (en) * 2002-11-05 2004-03-02 Rf Micro Devices, Inc. Increased dynamic range for power amplifiers used with polar modulation
GB2396279A (en) * 2002-12-09 2004-06-16 Acuid Corp Simultaneous bidirectional differential signalling interface with echo cancellation
US7702004B2 (en) * 2002-12-09 2010-04-20 Alexander Roger Deas Simultaneous bidirectional differential signalling interface
US7149257B2 (en) * 2003-07-03 2006-12-12 Powerwave Technologies, Inc. Digital predistortion system and method for correcting memory effects within an RF power amplifier
JP3844352B2 (ja) * 2003-08-07 2006-11-08 松下電器産業株式会社 送信装置
KR20050069152A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 횡형 디모스 트랜지스터 소자
FI20040139A0 (fi) * 2004-01-30 2004-01-30 Nokia Corp Elektroninen piiri
FI20040140A0 (fi) * 2004-01-30 2004-01-30 Nokia Corp Säätöpiiri
US6998909B1 (en) * 2004-02-17 2006-02-14 Altera Corporation Method to compensate for memory effect in lookup table based digital predistorters
US20050225396A1 (en) * 2004-04-08 2005-10-13 M/A-Com, Eurotec B.V. Bias circuit for power amplifier operated as a digital to analog converter
US7551686B1 (en) 2004-06-23 2009-06-23 Rf Micro Devices, Inc. Multiple polynomial digital predistortion
US7109791B1 (en) 2004-07-09 2006-09-19 Rf Micro Devices, Inc. Tailored collector voltage to minimize variation in AM to PM distortion in a power amplifier
JP4458968B2 (ja) * 2004-07-23 2010-04-28 三洋電機株式会社 自動レベル調整回路
US7190290B2 (en) * 2004-08-24 2007-03-13 M/A-Com, Eurotec B.V. Method and apparatus for addressing receive band noise problems associated with the use of a digital power amplifier
WO2006054246A1 (en) 2004-11-19 2006-05-26 Koninklijke Philips Electronics N.V. Device comprising a controlled matching stage
DE102004059088A1 (de) * 2004-12-03 2006-06-08 Deutsche Telekom Ag Verfahren für eine optimale Ansteuerung bei Leistungsverstärkern für digitale Übertragung
US7457586B1 (en) * 2005-03-15 2008-11-25 Rf Micro Devices, Inc. Method of in-device phase measurement and correlation to programmable factors
US7193462B2 (en) * 2005-03-22 2007-03-20 Powerwave Technologies, Inc. RF power amplifier system employing an analog predistortion module using zero crossings
US7336127B2 (en) * 2005-06-10 2008-02-26 Rf Micro Devices, Inc. Doherty amplifier configuration for a collector controlled power amplifier
US8224265B1 (en) 2005-06-13 2012-07-17 Rf Micro Devices, Inc. Method for optimizing AM/AM and AM/PM predistortion in a mobile terminal
US7593753B1 (en) * 2005-07-19 2009-09-22 Sprint Communications Company L.P. Base station antenna system employing circular polarization and angular notch filtering
US20070018701A1 (en) * 2005-07-20 2007-01-25 M/A-Com, Inc. Charge pump apparatus, system, and method
US7773695B2 (en) 2005-08-19 2010-08-10 Dominic Kotab Amplitude modulator
US7330071B1 (en) 2005-10-19 2008-02-12 Rf Micro Devices, Inc. High efficiency radio frequency power amplifier having an extended dynamic range
US7680176B2 (en) * 2005-11-21 2010-03-16 Telefonaktiebolaget Lm Ericsson (Publ) Simplified generalized rake receiver method and apparatus
US8884714B2 (en) * 2005-12-22 2014-11-11 Pine Valley Investments, Inc. Apparatus, system, and method for digital base modulation of power amplifier in polar transmitter
US7268530B1 (en) * 2006-01-24 2007-09-11 Jan Verspecht Method to measure the mutual phase relationship of a set of spectral components generated by a signal generator
US7869542B2 (en) 2006-02-03 2011-01-11 Quantance, Inc. Phase error de-glitching circuit and method of operating
US7933570B2 (en) * 2006-02-03 2011-04-26 Quantance, Inc. Power amplifier controller circuit
US8032097B2 (en) 2006-02-03 2011-10-04 Quantance, Inc. Amplitude error de-glitching circuit and method of operating
US7599448B2 (en) * 2006-02-03 2009-10-06 Pine Valley Investments, Inc. Multi-mode selectable modulation architecture calibration and power control apparatus, system, and method for radio frequency power amplifier
US7917106B2 (en) 2006-02-03 2011-03-29 Quantance, Inc. RF power amplifier controller circuit including calibrated phase control loop
US7761065B2 (en) 2006-02-03 2010-07-20 Quantance, Inc. RF power amplifier controller circuit with compensation for output impedance mismatch
CN101401261B (zh) 2006-02-03 2012-11-21 匡坦斯公司 功率放大器控制器电路
US8095090B2 (en) 2006-02-03 2012-01-10 Quantance, Inc. RF power amplifier controller circuit
US7877060B1 (en) * 2006-02-06 2011-01-25 Rf Micro Devices, Inc. Fast calibration of AM/PM pre-distortion
US7653362B2 (en) * 2006-03-16 2010-01-26 Pine Valley Investments, Inc. Method and apparatus for on-chip measurement of power amplifier AM/AM and AM/PM non-linearity
US20070216455A1 (en) * 2006-03-17 2007-09-20 M/A-Com, Inc. Partial cascode delay locked loop architecture
US7962108B1 (en) 2006-03-29 2011-06-14 Rf Micro Devices, Inc. Adaptive AM/PM compensation
US7860466B2 (en) * 2006-06-04 2010-12-28 Samsung Electro-Mechanics Company, Ltd. Systems, methods, and apparatuses for linear polar transmitters
US7873331B2 (en) * 2006-06-04 2011-01-18 Samsung Electro-Mechanics Company, Ltd. Systems, methods, and apparatuses for multi-path orthogonal recursive predistortion
US7518445B2 (en) * 2006-06-04 2009-04-14 Samsung Electro-Mechanics Company, Ltd. Systems, methods, and apparatuses for linear envelope elimination and restoration transmitters
US7570928B2 (en) * 2006-08-04 2009-08-04 Axiom Microdevices, Inc. System and method for low delay corrective feedback power amplifier control
US7839213B2 (en) * 2006-09-12 2010-11-23 Nxp B.V. Amplifier architecture for polar modulation
US7689182B1 (en) 2006-10-12 2010-03-30 Rf Micro Devices, Inc. Temperature compensated bias for AM/PM improvement
US7889810B2 (en) * 2006-12-15 2011-02-15 Pine Valley Investments, Inc. Method and apparatus for a nonlinear feedback control system
US8009762B1 (en) 2007-04-17 2011-08-30 Rf Micro Devices, Inc. Method for calibrating a phase distortion compensated polar modulated radio frequency transmitter
US7656236B2 (en) 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
US7783269B2 (en) * 2007-09-20 2010-08-24 Quantance, Inc. Power amplifier controller with polar transmitter
US8179045B2 (en) 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
US7791413B2 (en) 2008-06-05 2010-09-07 Her Majesty The Queen In Right Of Canada Linearizing technique for power amplifiers
US7777566B1 (en) * 2009-02-05 2010-08-17 Quantance, Inc. Amplifier compression adjustment circuit
JP2010258597A (ja) * 2009-04-22 2010-11-11 Fujitsu Ltd 電力増幅器の歪補償装置、電力増幅器の歪補償装置における故障検出方法
US8498591B1 (en) 2009-08-21 2013-07-30 Marvell International Ltd. Digital Predistortion for nonlinear RF power amplifiers
US8489042B1 (en) 2009-10-08 2013-07-16 Rf Micro Devices, Inc. Polar feedback linearization
KR101095936B1 (ko) * 2010-03-30 2011-12-19 (주)에어포인트 증폭 특성 정보를 가지는 전력 증폭 장치 및 그 방법과 그를 이용한 전치 왜곡 시스템 및 그 방법
US8699620B1 (en) 2010-04-16 2014-04-15 Marvell International Ltd. Digital Predistortion for nonlinear RF power amplifiers
US8964892B2 (en) 2011-08-23 2015-02-24 Motorola Solutions, Inc. Apparatus and method for operating a transmitter
EP2582043A1 (en) * 2011-10-10 2013-04-17 Astrium Limited Control system for a power amplifier
US8842771B2 (en) * 2012-11-20 2014-09-23 Tektronix, Inc. Amplitude flatness and phase linearity calibration for RF sources
KR101757093B1 (ko) * 2013-03-04 2017-07-12 주식회사 아도반테스토 스위칭가능 신호 라우팅 회로
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
US9160586B1 (en) 2013-07-24 2015-10-13 Marvell International Ltd. Method and apparatus for estimating and compensating for in-phase and quadrature (IQ) mismatch in a receiver of a wireless communication device
US9130660B2 (en) * 2014-01-08 2015-09-08 Broadcom Corporation Multiple-path noise cancellation
US9974038B2 (en) * 2016-06-30 2018-05-15 Macom Technology Solutions Holdings, Inc. Circuits and operating methods thereof for correcting phase errors caused by gallium nitride devices
JP7091862B2 (ja) 2018-06-14 2022-06-28 住友電工デバイス・イノベーション株式会社 可変減衰器
US11627024B2 (en) * 2020-10-27 2023-04-11 Mixcomm, Inc. Wideband vector modulator phase shifter
CN114427854B (zh) * 2022-01-10 2023-04-07 北京自动化控制设备研究所 一种微机电陀螺正交耦合误差抑制电路

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579147A (en) * 1969-01-08 1971-05-18 Nasa Phase modulator
US3886470A (en) * 1973-12-04 1975-05-27 Amplifier Design And Service I Feed-forward amplifier system
JPS57113603A (en) * 1980-12-30 1982-07-15 Fujitsu Ltd Nonlinear characteristic compensation circuit for amplifier
US4389618A (en) * 1981-04-15 1983-06-21 The United States Of America As Represented By The Secretary Of The Navy Adaptive feed-forward system
US4524336A (en) * 1982-10-15 1985-06-18 General Electric Company Wide range reflective phase shifter/modulator
US4560945A (en) * 1984-09-04 1985-12-24 Westinghouse Electric Corp. Adaptive feedforward cancellation technique that is effective in reducing amplifier harmonic distortion products as well as intermodulation distortion products
US4580105A (en) * 1985-01-25 1986-04-01 At&T Bell Laboratories Automatic reduction of intermodulation products in high power linear amplifiers
JPS6278902A (ja) * 1985-10-01 1987-04-11 Nec Corp 線形化回路付高出力増幅器
JPS6356008A (ja) * 1986-08-26 1988-03-10 Nec Corp 歪発生回路
JPH0768573B2 (ja) * 1986-09-08 1995-07-26 日本鋼管株式会社 鉄鉱石の溶融還元方法
US4885551A (en) * 1988-10-31 1989-12-05 American Telephone And Telegraph Company At&T Bell Laboratories Feed forward linear amplifier
US4879519A (en) * 1988-10-31 1989-11-07 American Telephone And Telegraph Company, At&T Bell Labs Predistortion compensated linear amplifier
GB2238197A (en) * 1989-11-16 1991-05-22 Motorola Inc Feed-forward amplifier with amplitude and phase pre-correction
GB2238196A (en) * 1989-11-16 1991-05-22 Motorola Inc Feed forward amplifier with pre-distortion
GB2238195A (en) * 1989-11-16 1991-05-22 Motorola Inc Feed forward amplifier with pilot tone cancellation
US5015965A (en) * 1989-11-22 1991-05-14 General Electric Company Predistortion equalizer with resistive combiners and dividers
US4987378A (en) * 1989-11-28 1991-01-22 General Electric Company Feedforward predistortion linearizer
JPH03198407A (ja) * 1989-12-26 1991-08-29 Mitsubishi Electric Corp 線形増幅器
US5051704A (en) * 1990-02-06 1991-09-24 Motorola, Inc. Feedforward distortion cancellation circuit
US5334946A (en) * 1990-04-25 1994-08-02 British Technology Group Limited Apparatus and method for reducing distortion in amplification
GB2254505B (en) * 1990-04-25 1993-05-05 British Tech Group Apparatus and method for reducing distortion in amplification
GB9009295D0 (en) * 1990-04-25 1990-06-20 Kenington Peter B Apparatus and method for reducing distortion in amplification
US5065110A (en) * 1990-05-02 1991-11-12 Teledyne Mec Feed-forward amplifier including phase correction
JPH0440703A (ja) * 1990-06-07 1992-02-12 Fujitsu Ltd 自動歪補償装置
CA2046413C (en) * 1990-07-11 1994-01-04 Shoichi Narahashi Feed-forward amplifier
US5119399A (en) * 1990-09-28 1992-06-02 Hewlett-Packard Co. Quadrature measurement and calibration of a vector modulator
US5117197A (en) * 1990-11-09 1992-05-26 Hughes Aircraft Company High-power feed-forward microwave amplifier apparatus with out-of-band intermodulation product suppression
US5077532A (en) * 1990-12-17 1991-12-31 Motorola, Inc. Feed forward distortion minimization circuit
US5307022A (en) * 1991-04-15 1994-04-26 Motorola, Inc. High dynamic range modulation independent feed forward amplifier network
US5148117A (en) * 1991-11-25 1992-09-15 American Nucleonics Corporation Adaptive feed-forward method and apparatus for amplifier noise reduction
JPH05235648A (ja) 1992-02-24 1993-09-10 Hitachi Denshi Ltd 電力増幅器の位相補償回路
US5304945A (en) * 1993-04-19 1994-04-19 At&T Bell Laboratories Low-distortion feed-forward amplifier
US5365190A (en) * 1993-05-03 1994-11-15 Duly Research, Inc. Feed-forward digital phase and amplitude correction system
US5508657A (en) * 1995-01-30 1996-04-16 Aml Communications, Inc. Feed forward cancellation amplifier utilizing dynamic vector control

Also Published As

Publication number Publication date
WO1997028598A1 (en) 1997-08-07
USRE37407E1 (en) 2001-10-16
JP3343260B2 (ja) 2002-11-11
JP2000507751A (ja) 2000-06-20
EP0878053A4 (en) 1999-08-11
EP0878053A1 (en) 1998-11-18
KR19990082123A (ko) 1999-11-15
US5742201A (en) 1998-04-21

Similar Documents

Publication Publication Date Title
KR100351930B1 (ko) 파워증폭기용선형성향상회로
CN101361264B (zh) 提供用于极性调制和功率放大器线性化的发射机的系统和方法
US5508657A (en) Feed forward cancellation amplifier utilizing dynamic vector control
US6384681B1 (en) Swept performance monitor for measuring and correcting RF power amplifier distortion
US5105164A (en) High efficiency uhf linear power amplifier
US6414562B1 (en) Circuit and method for impedance matching
US20020071497A1 (en) IQ modulation systems and methods that use separate phase and amplitude signal paths and perform modulation within a phase locked loop
US20100073085A1 (en) Generation and Amplification of Substantially Constant Envelope Signals, Including Switching an Output Among a Plurality of Nodes
JPH05507834A (ja) 無線周波数電力増幅器のクリッピング制御方法および無線周波数通信システム用送信機
JPH04504345A (ja) 増幅器内の改良または増幅器に関する改良
EP0507919B1 (en) Controlled slew rate amplifier
Park et al. A predistortion linearizer using envelope-feedback technique with simplified carrier cancellation scheme for class-A and class-AB power amplifiers
EP1652294B1 (en) Cartesian loop transmitter and method of adjusting an output level of such transmitter
US7088968B2 (en) Method and polar-loop transmitter with origin offset for zero-crossing signals
US4882547A (en) Linearizer control system
US6784731B2 (en) System and method for reducing amplifier distortion using distortion feedback
KR100768684B1 (ko) 카테시안 루프 송신기 및 이러한 송신기의 출력레벨을조정하는 방법
US6424212B1 (en) Power amplifiers
US4319196A (en) Temperature compensated wide dynamic range linear envelope detector
CN105119597B (zh) 一种基于中频限幅电路的宽带低噪声信号发生器
WO1999063659A1 (en) A gain control circuit and method for providing gain control of a variable amplifier using a pilot signal
US4251782A (en) Multiple tuned circuit correction apparatus
CN218603456U (zh) 一种具备温度补偿功能的模拟预失真器
JPH0548346A (ja) 線形化電力増幅回路
JPS6316923B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120803

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140225

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140821

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 15