KR100674586B1

KR100674586B1 - 전력증폭기의 전치왜곡 선형화기

Info

Publication number: KR100674586B1
Application number: KR1019990067170A
Authority: KR
Inventors: 이재혁
Original assignee: 엘지전자 주식회사
Priority date: 1999-12-30
Filing date: 1999-12-30
Publication date: 2007-01-25
Also published as: US6337599B2; KR20010059649A; US20010006354A1

Abstract

본 발명은 보다 빠르고 정확하게 전력 증폭기의 비선형 특성을 개선하고, 전력 증폭기의 특성이 외부환경에 따라 변하더라도 항상 전력 증폭기의 선형성을 유지할 수 있는 전력증폭기의 전치왜곡 선형화기에 관한 것이다.

본 발명의 전력증폭기의 전치왜곡 선형화기는 입력 및 출력신호의 포락선을 각각 검출하는 제1,제2 포락선검출기; 상기 제1,제2 포락선 검출기의 출력신호를 비교하여 일함수의 계수값을 조절하는 DSP제어부; 상기 입력신호의 포락선으로부터 일함수를 발생하고 상기 일함수 계수값을 따라 이득 및 위상 제어전압을 출력하는 일함수 발생기; 및 상기 일함수 발생기로 부터의 출력된 제어전압에 따라 상기 입력신호를 왜곡시켜 왜곡 보상신호를 전력 증폭기로 출력하는 벡터 변조기;로 구성된 것을 특징으로 한다.

Description

전력증폭기의 전치왜곡 선형화기{Predistortion linearizer for HPA}

도 1은 종래 전력증폭기의 전치왜곡 선형화기를 나타낸 도면,

도 2는 본 발명에 따른 전력증폭기의 전치왜곡 선형화기를 나타낸 도면,

도 3은 도 2에 있어서, DSP의 세부 구성을 나타내는 도면,

도 4는 도 2에 있어서 일함수 발생기의 세부 구성을 나타낸 도면.

＜도면의 주요부분에 대한 부호의 설명＞*

20 : 감산기 21 : 공액부

22,56,57,66,67 : 승산기 23 : 인버터

24 : 적분기 31,32 : 제곱기

33 : 제1제어전압 발생부 34 : 제2제어전압 발생부

58,68 : 가산기 110,113 : 방향성 결합기

111 : 벡터 변조기 112 : 전력 증폭기

114,115 : 포락선검출기 116 : DSP제어부

117 : 일함수 발생기

삭제

본 발명은 전력증폭기(HPA : High Power Amplifier)에 관한 것으로서, 특히 전력증폭기의 비선형 특성을 개선하기 위한 전력증폭기의 전치왜곡 선형화기에 관한 것이다.

일반적으로 전력 증폭기는 입력 RF신호의 전력을 증가시키기 위해 사용된다. 이상적인 전력증폭기는 입력 RF 신호를 왜곡시키지 않고 단지 크기만을 증가시킨다.
그런데, 전력 증폭기는 비선형 특성을 갖는 능동소자들을 구성되어 있기 때문에 전력증폭기의 출력에는 필연적으로 왜곡성분이 포함된다. 따라서, 전력 증폭기의 비선형 특성을 향상시키기 위한 여러 가지 선형화기술과 알고리즘등이 제안되고 있으며, 대표적인 선형화화 방법으로는 전치왜곡(Predistortion) 방식, 포락선 피드백(Envelope Feedback) 방식 및 피드포워드(Feedforward) 방식등이 있다.

상기 방법들 중에서 전치왜곡 방식은 피드포워드 방식에 비하여 구조가 간단하고 효율이 뛰어나고 포락선 피드백 방식처럼 대역폭이 대한 제한이 없어 현재 이동통신 기지국 등에서 널리 사용되고 있다. 전치왜곡 방식의 기본원리는 전력 증폭기의 비선형 왜곡특성과 반대로 입력신호를 미리 왜곡시켜 전력 증폭기의 입력으로 제공하여 선형성을 개선하는 방법이다.

도 1은 종래의 전력 증폭기의 전치왜곡 선형화기(Predistortion Linearizer)이다.
도 1에 도시된 바와 같이 종래 전력 증폭기의 전치왜곡 선형화기는 입력신호의 일부를 샘플링하는 제1방향성 결합기(1)와, 샘플링된 입력신호의 위상을 변화시키는 위상 쉬프터(2)와, 샘플링된 신호의 이득을 변화시키는 가변 감쇄기(Variable Attenuator)(3)와, 가변 감쇄기(3)의 출력을 증폭하는 전력 증폭기(4)와, 전력 증폭기의 출력을 샘플링하는 제2방향성 결합기(5)와, 제1,제2 방향성 결합기(1),(5)의 출력을 비교하여 위상 쉬프터(2)와 가변 감쇄기(3)를 조절하는 비교부(6)로 구성된다.

이와 같이 구성된 종래의 종래 기술에 의한 전력 증폭기의 전치왜곡 선형화기의 동작은 다음과 같다.
전력 증폭기(4)는 입력신호의 증가에 따라 이득이 감소하고 위상이 지연되는 비선형 특성을 갖는다. 따라서, 위상 쉬프터(2)와 가변 감쇄기(3)를 이용하여 전력 증폭기(4)가 갖는 이득감소 및 위상변화에 역이 되도록 입력신호를 변화시키면 전력 증폭기(4)의 비선형 특성이 개선된다.
만약, 위상 쉬프터(2)와 가변 감쇄기(3)가 정상적으로 동작된다면 샘플링 비율을 적절히 조절할 경우 제1,제2 방향성 결합기(1),(5)에서 출력된 신호는 서로 동일하게 된다. 이때, 샘플링 비율은 두 신호의 크기가 같도록 결정되며, 전력 증폭기(4)의 출력신호에 맞추어 샘플링을 수행한다.

그런데, 종래의 위상 쉬프터(2)와 가변 감쇄기(3)는 대부분 FET 또는 다이오드로 구현되어 있기 때문에 FET 또는 다이오드의 비선형 특성이 전력 증폭기의 비선형 특성과 정확히 역이 되도록 구현하는 것은 대단히 어렵다. 따라서, OP앰프로 구성된 비교부(6)를 통하여 제1,제2 방향성 결합기(1),(5)에서 출력된 신호의 차이, 즉 에러값을 측정하며, 그 측정된 에러 값으로 위상 쉬프터(2)와 가변 감쇄기(3)를 제어하여 전력 증폭기(4)의 비선형 특성을 보상한다.
그러나, 종래 기술에 따른 전력 증폭기의 전치왜곡 선형화기는 전력 증폭기의 비선형 특성이 시간이나 외부환경에 따라 변화하면 적절히 대응하지 못하게 되어, 전체 전력 증폭기의 선형성이 떨어지는 단점이 있었다.

즉, 종래 전력증폭기의 전치왜곡 선형화기에서 위상 쉬프터와 가변 감쇄기는 다이오드로 구현되며 비교부는 OP앰프로 구현된다. 그런데, 상기와 같은 아날로그 회로는 외부환경(온도 및 노이즈)에 영향을 많이 받으며, 디지털회로보다 정확도가 떨어지는 단점을 갖는다. 또한, 아날로그 회로는 정확한 조정전압의 전달이 어려울 뿐만 아니라 입력신호의 대역폭이 넓을수록 응답속도를 따라가지 못하기 때문에 전체 전력증폭기의 선형특성이 떨어지는 단점이 있었다.

본 발명의 목적은 보다 빠르고 정확하게 전력 증폭기의 비선형 특성을 개선할 수 있는 전력증폭기의 전치왜곡 선형화기를 제공하는데 있다.
본 발명의 다른 목적은 전력 증폭기의 특성이 외부환경에 따라 변하더라도 항상 전력 증폭기의 선형성을 유지할 수 있는 전력증폭기의 전치왜곡 선형화기를 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 전력증폭기의 전치왜곡 선형화기는 입력 및 출력신호의 포락선을 각각 검출하는 제1,제2 포락선검출기; 상기 제1,제2 포락선 검출기의 출력신호를 비교하여 일함수의 계수값을 조절하는 DSP제어부; 상기 입력신호의 포락선으로부터 일함수를 발생하고 상기 일함수 계수값을 따라 이득 및 위상 제어전압을 출력하는 일함수 발생기; 및 상기 일함수 발생기로 부터의 출력된 제어전압에 따라 상기 입력신호를 왜곡시켜 왜곡 보상신호를 전력 증폭기로 출력하는 벡터 변조기;로 구성된 것을 특징으로 한다.

이하, 본 발명의 바람직한 실시예를 도면을 참조하여 상세하게 설명하면 다음과 같다.

도 2는 본 발명에 따른 전력증폭기의 전치왜곡 선형화기이다. 도면을 참조하면, 본 발명에 따른 전력증폭기의 전치왜곡 선형화기는 입력신호를 추출하는 제1방향성 결합기(110)와, 추출된 입력신호의 이득과 위상을 변화시키는 벡터 변조기(111)와, 벡터 변조기(111)의 출력을 증폭하는 전력 증폭기(HPA)(112)와, 출력신호를 추출하는 제2방향성 결합기(113)와, 입력 및 출력신호의 포락선을 각각 검출하는 제1,제2 포락선 검출부(114),(115)와, 검출된 포락선신호(E1),(E2)을 비교하여 일함수의 계수값(C1),(C2)을 출력하는 DSP제어부(116)와, 제1 포락선 검출부(114)의 출력과 계수값(C1),(C2)을 이용하여 벡터 변조기(111)의 이득과 위상과 제어하기 위한 제어전압(V1),(V2)을 발생하는 일함수 발생기(117)로 구성된다.
제1 포락선 검출부(114)는 입력신호를 소정 지연시키는 지연기(10)와, 입력신호의 포락선(E1)을 검출하는 제1 포락선 검출기(11)와, 검출된 포락선(E1)의 저주파성분을 검출하는 저역통과 필터(12)로 구성된다.
제2 포락선 검출부(115)는 출력신호의 크기를 입력신호의 크기와 같도록 조절하는 가변감쇄기(13)와, 크기가 조절된 출력신호의 포락선을 검출하는 제2포락선 검출기(15)와, 검출된 포락선의 저주파성분을 검출하는 제2포락선 검출기(15)로 구성된다.

상기 DSP(Digital Signal Processor)제어부(116)는 도 3에 도시된 바와 같이, 제1, 제2 포락선 검출부(114),(115)에서 검출된 포락선신호(E1),(E2)를 감산하는 감산기(20)와, 제1 포락선 검출부(114)에서 검출된 포락선신호(E1)에서 허수부분의 부호를 반대로 바꾸는 공액부(21)와, 감산기(20)와 공액부(21)의 출력을 곱하는 승산기(22)와, 승산기(22)의 출력신호를 반전시키는 인버터(23)와, 인버터(23)의 출력을 적분하는 적분기(Intergrator)(24)로 구성된다.
일함수 발생기(117)는 도 4에 도시된 바와 같이, 제1 포락선 검출부(114)에서 출력된 포락선신호(E1)를 제곱하는 제1 제곱기(Square unit)(31)와, 제1 제곱기(31)의 출력을 다시 제곱하는 제2제곱기(32)와, 제1,제2 제곱기(31),(32)의 출력과 DSP제어부(116)의 변수값(C1),(C2)을 근거로 이득왜곡을 제어하기 위한 전압(V1)을 발생하는 제1제어전압 발생부(33)와, 제1,제2 제곱기(31),(32)의 출력과 DSP제어부(116)의 변수값(C1),(C2)을 근거로 위상왜곡을 제어하기 위한 전압(V2)을 발생하는 제2제어전압 발생부(34)로 구성된다.
제1, 제2 제어전압 발생부(33),(34)는 제1 제곱기(31)의 출력과 변수값C1)을 곱셈하는 제1승산기(56)와, 제2제곱기(32)의 출력과 변수값(C2)를 곱셈하는 제2승산기(56)와, 상기 제1,제2승산기(56),(57)의 출력을 가산하는 가산기(58)로 구성된다.

이와 같이 구성된 본 발명에 따른 전력증폭기의 전치왜곡 선형화기의 동작을 첨부된 도면을 참조하여 설명하면 다음과 같다.
일반적으로 전력 증폭기의 비선형성에 의해 발생되는 왜곡신호는 전력 증폭기의 3차와 5차성분에 의해 만들어진다. 즉, 입력신호를 y라 하고 y=x라고 가정하면, 전력증폭기의 출력은 p=x+bx³+cx⁵가 되어 bx³+cx⁵가 왜곡신호를 형성하게 된다. 따라서, 전치왜곡회로를 이용하여 부호가 반대인 3차와 5차의 왜곡신호 즉 -bx³-cx⁵를 생성하여 전력증폭기(112)로 입력으로 제공하면 전력 증폭기(112)로부터 왜곡이 보상된 출력신호(p)를 얻을 수 있게 된다.

일함수 발생기(117)는 2차와 4차의 왜곡신호(-bx²-cx⁴)를 발생하는 역할을 수행한다. 즉, 제4도에 도시된 바와 같이 포락선신호(E1)을 x라하고 x=I+jQ라고 가정하면 제1제곱기(Square unit)(31)의 출력은 x²이 되고, 제2제곱기(32)의 출력은 x⁴이 된다. 따라서, 상기 제1,제2 제곱기의 출력이 제1,제2 제어전압 발생부(33),(34)를 통과하면 V1과 V2는 C1X²+C2X⁴이 된다. 그 결과, 벡터 변조기(111)는 입력신호(y=x)와 일함수 발생기(117)에서 생성된 왜곡신호(-bx²-cx⁴)를 승산하여 최종적으로 3차와 5차의 왜곡신호(-bx³-cx⁵)를 생성한다.
그리고, DSP제어부(116)는 왜곡신호(-bx²-cx⁴)의 계수값(b,c)를 결정하는 역할을 수행한다. 즉, DSP제어부(116)의 감산기(20)는 포락선신호(E1,E2)를 감산하여 에러(error)값을 출력한다. 이때, 포락선신호(E1=x)에서 x=I+jQ라고 가정하면 공액부(21)은 포락선신호(E1=x=I+jQ)를 공액(conjugate)하고(I-jQ), 승산기(22)는 에러값과 I-jQ를 승산한다. 따라서, 승산기(22)의 출력이 인버터에서 반점됨으로써 (-I+jQ), 적분기(24)는 인버터(23)의 출력을 적분하여 계수값(C1),(C2)을 출력한다.

먼저, 초기에 전력 증폭기(112)의 특성을 정확하게 측정하여 전력 증폭기(112)의 3차와 5차의 왜곡성분을 검출한다. 왜곡성분이 검출되면 DSP제어부(116)를 이용하여 일 함수 발생기(117)의 2차와 4차 성분의 계수값(b,c)을 결정한다. 따라서, 벡터 변조기(111)는 일 함수 발생기(117)의 제어전압(V1),(V2)에 따라 이득왜곡 및 위상 왜곡을 제어함으로써 벡터 변조기(11)로부터 원하는 왜곡신호가 발생된다.
그런데, 전력 증폭기의 비선형 특성이 시간이나 외부환경(온도나 바이어스)에 따라 변화하면 입력신호의 전치왜곡 특성도 함께 변화되어야 전력증폭기(112)의 선형성이 보장된다.

만약, 전력 증폭기(112)의 비선형 특성이 시간이나 외부환경(온도나 입력전압)에 따라 변하면 DSP(116)는 제1,제2 포락선 검출부(114),(115)에서 검출된 입력 및 출력신호의 포락선신호(E1,E2)를 비교하여 일함수 발생기(117)의 2차와 4차성분의 계수값(b,c)을 조절한다. 따라서, 전력 증폭기의 특성이 온도나 입력전압에 의해 변하더라도 전력증폭기의 선형성을 유지할 수 있게 된다. 그리고, 이러한 조절동작은 DSP제어부(116)를 사용함으로써 보다 빠르고 정확하게 수행할 수 있다.

그리고, 본 발명에서 선행된 실시 예들은 단지 한 예로서 청구범위를 한정하지 않으며, 여러 가지 대안, 수정 및 변경들이 통상의 지식을 갖춘 자에게 자명한 것이 될 것이다.

상술한 바와 같이 본 발명에 따른 전력증폭기의 전치왜곡 선형화기는 일함수를 발생기를 이용하여 출력신호에 나타나는 왜곡성분과 반대인 왜곡신호를 생성하고, DSP는 입력 및 출력신호의 포락선을 비교하여 일함수의 계수를 조절한다. 따라서, 본 발명은 보다 빠르고 정확하게 전력 증폭기의 비선형성을 개선할 수 있으며, 특히 DSP에 의해 외부 환경에 둔감하고 보다 정확한 동작을 수행할 수 있는 효과가 있다.

그리고, 본 발명에 따른 전력증폭기의 전치왜곡 선형화기는 전력 증폭기의 비선형 특성이 시간이나 외부환경(온도나 바이어스)에 따라 변하더라도 전력 증폭기의 선형성을 계속 유지할 수 있는 효과가 있다.

Claims

삭제
삭제
삭제
입력신호의 일부를 샘플링하는 방향성 결합기와, 입력신호를 소정 지연시키는 지연기와, 지연된 입력신호의 포락선을 검출하는 포락선 검출기와, 포락선 검출기의 출력중에서 저주파성분만을 통과시키는 저역통과 필터로 구성된 제1 포락선검출기;

출력신호의 일부를 샘플링하는 방향성 결합기와, 출력신호의 크기를 입력신호와 같도록 조절하는 가변감쇄기와, 크기가 조절된 출력신호의 포락선을 검출하는 포락선 검출기와, 포락선 검출기의 출력중에서 저주파성분만을 통과시키는 저역통과 필터로 구성된 제2 포락선검출기;

제1,제2 포락선 검출부에서 검출된 포락선 신호를 감산하는 감산기와, 제1 포락선 검출부에서 검출된 포락선 신호에서 허수부분의 부호를 반대로 바꾸는 공액부와, 감산기와 공액부의 출력을 곱하는 승산기와, 승산기의 출력신호를 반전시키는 인버터와, 인버터의 출력을 적분하는 적분기로 구성되어, 상기 제1,제2 포락선 검출기의 출력신호를 비교하여 일함수의 계수값을 조절하는 DSP제어부;

상기 입력신호의 포락선로부터 일함수를 발생하고 상기 일함수 계수값을 따라 이득 및 위상 제어전압을 출력하는 일함수 발생기; 및

상기 일함수 발생기로 부터의 출력된 제어전압에 따라 상기 입력신호를 왜곡시켜 왜곡 보상신호를 전력 증폭기로 출력하는 벡터 변조기

를 포함하여 구성된 것을 특징으로 하는 전력 증폭기의 전치 왜곡 선형화기.
삭제
삭제
삭제
제 4항에 있어서, 상기 일함수 발생기는

입력신호의 포락선 신호를 제곱하는 제1 제곱기;

제1제곱기의 출력을 다시 제곱하는 제 2제곱기;

제1,제2 제곱기의출력과 DSP제어부로부터 입력된 변수값을 근거로 이득 제어전압을 발생하는 제1제어전압 발생부; 및

제1,제2 제곱기의 출력과 DSP제어부로부터 입력된 변수값을 근거로 위상 제어전압을 발생하는 제2제어전압 발생부;로 구성된 것을 특징으로 하는 전력증폭기의 전치 왜곡 선형화기.
제 8항에 있어서, 상기 제1,제2제어전압 발생부는

제1제곱기의 출력과 변수값(C1)을 곱셈하는 제1 승산기;

제2 제곱기의 출력과 변수값(C2)을 곱셈하는 제2 승산기; 및

제1,제2 승산기의 출력을 가산하는 가산기;로 구성된 것을 특징으로 하는 전력증폭기의 전치왜곡 선형화기.