KR101265241B1 - 디지털 전치왜곡 장치 및 그 방법 - Google Patents

디지털 전치왜곡 장치 및 그 방법 Download PDF

Info

Publication number
KR101265241B1
KR101265241B1 KR1020110104534A KR20110104534A KR101265241B1 KR 101265241 B1 KR101265241 B1 KR 101265241B1 KR 1020110104534 A KR1020110104534 A KR 1020110104534A KR 20110104534 A KR20110104534 A KR 20110104534A KR 101265241 B1 KR101265241 B1 KR 101265241B1
Authority
KR
South Korea
Prior art keywords
power amplifier
output
predistortion
envelope detector
coefficient
Prior art date
Application number
KR1020110104534A
Other languages
English (en)
Other versions
KR20130039886A (ko
Inventor
이용훈
소진현
최성호
안승혁
정의림
홍성철
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020110104534A priority Critical patent/KR101265241B1/ko
Publication of KR20130039886A publication Critical patent/KR20130039886A/ko
Application granted granted Critical
Publication of KR101265241B1 publication Critical patent/KR101265241B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 디지털 전치왜곡 장치 및 그 방법에 관한 것으로서, 본 발명의 목적은 전치왜곡 기능을 구현할 때 필요한 기존 궤환 루프의 복조(demodulation) 기능을 포락선 검출 방식으로 대체함으로써, 전치왜곡 구현에 필요한 궤환 루프의 구현 복잡도를 줄여 구현 비용 및 부피를 최소화하면서 동일한 기능을 수행할 수 있는 디지털 전치왜곡 장치 및 그 방법을 제공함에 그 목적이 있다.
이러한 기술적 과제를 달성하기 위한 본 발명은, 전력증폭기 및 전치왜곡기와 연결되어 궤환 루프에 형성되는 전력증폭기의 비선형 특성을 보상하기 위한 전치왜곡 장치에 있어서, 전력증폭기의 출력을 기저대역 신호로 변환하는 제1포락선 검출기; 전력증폭기의 입력과 출력의 차이를 기저대역 신호로 변환하는 제2포락선 검출기; 및 상기 제1포락선 검출기의 기저대역 신호를 이용하여 증폭기 출력의 절대값을 계산하고, 상기 제2포락선 검출기의 기저대역 신호를 이용하여 전력증폭기로 인한 변화된 위상을 추정하여 전력증폭기의 출력과 전치왜곡 계수를 계산하여 전치왜곡기로 전송하는 연산부; 를 포함하는 것을 특징으로 한다.
한편, 전력증폭기 및 전력증폭기와 연결되어 궤환 루프에 형성되는 전력증폭기의 비선형 특성을 보상하기 위한 디지털 전치왜곡 방법에 있어서, (a) 연산부가 전치왜곡기 계수를 추정하기 위하여 전력 증폭기의 출력의 특성을 판단하는 단계; (b) 연산부가 선형화를 위한 전력증폭기의 출력의 역함수를 이용하여 전치왜곡 계수를 계산하는 단계; 및 (c) 전치왜곡기가 추출된 전치왜곡 계수를 적용하여 전력증폭기의 출력을 선형화하는 단계; 를 포함하는 것을 특징으로 한다.

Description

디지털 전치왜곡 장치 및 그 방법{Apparatus and method for implementation of adaptive digital predistortion algorithm}
본 발명은 디지털 전치왜곡 장치 및 그 방법에 관한 것으로서, 더욱 상세하게는 전치왜곡 기능을 갖는 송신기에 필요한 궤환(feedback) 루프에서 기존의 주파수 믹서와 아날로그 필터로 구성된 복조(demodulation) 방식을 포락선 검출 (envelope detection) 방식으로 대체함으로써 전치왜곡 기능을 갖는 송신기를 저비용으로 구현할 수 있도록 해주는 디지털 전치왜곡 장치 및 그 방법에 관한 것이다.
전력 증폭기는 통신시스템에서 필수적인 장치이고 일반적으로 비선형적인 특성을 가지고 있다. 인접 채널간 간섭을 유발하는 spectral regrowth(혹은 spectral broadening)와 수신단에서의 BER(bit error rate) 성능 저하를 유발하는 inband distortion은 주로 전력 증폭기의 비선형성에서 온다. 이러한 비선형성을 보상하기 위하여 predistortion, feedforward, feedback과 같은 다양한 기술들이 제안되어 왔다. 그 중 디지털 전치왜곡(DPD: Digital PreDistortion) 기법은 간단한 구조와 적은 구성요소, 적은 비용으로 구현이 가능하다는 장점을 가지고 있어, 전력 증폭기의 선형화에 많이 쓰이는 기술이다. 디지털 전치왜곡은 전력 증폭기의 역 특성을 가지는 전치왜곡기 (predistorter)를 기저대역에서 디지털로 구현하여 전치왜곡기를 통해 역 왜곡된 신호가 전력 증폭기의 비선형 특성을 거치면서 전체적으로 선형특성을 가지도록 하는 기술이다.
이러한 전치왜곡 장치 및 그 방법에 대해서는 대한민국 등록특허 제10-0808336호(발명의 명칭 : 전치왜곡 선형화기의 DPD 계수산출방법 및 그방법을 이용한 전치왜곡 선형화기)(이하 '선행발명')외에 다수 출원 및 등록되어있다.
상기 선행발명인 전치왜곡 선형화기는 전력증폭기의 비선형특성을 보상하기 위한 전치왜곡 선형화기에 있어서, 서로 다른 평균전력을 갖는 복수의 입력신호로부터 왜곡신호들을 출력하는 수단과, 상기 복수의 입력신호 각각의 평균전력을 산출하는 수단과, 상기 산출한 평균전력들의 각각을 인덱스로 지정하고 상기 복수의 입력신호 및 상기 왜곡신호들을 각각 비교함으로써 복수의 DPD 계수 테이블을 작성하는 수단을 포함하여 구성된 것을 특징으로 한다. 따라서, 입력신호의 평균전력을 변화시켜서 복수의 DPD 계수테이블을 만들어 놓고 이 계수테이블을 이용하여 온도에 따른 전력증폭기의 비선형특성의 변화 즉 메모리 효과를 보상함으로써 전치왜곡 선형화기의 성능이 열화되는 것을 방지할 수 있는 효과가 있었다.
다만, 기존 전치왜곡 기술은 전력 증폭기의 비선형 왜곡 특성을 추정하고, 그 특성을 보상하기 위한 전치왜곡 계수를 계산하기 위하여 증폭기 출력 신호를 디지털 기저대역 신호로 변환하기 위한 궤환 루프를 필요로 하며, 이때 믹서와 아날로그 필터 등을 구성하여 복조(demodulation) 기능을 구현한다. 따라서 전치왜곡 기능을 갖는 송신기에 있어 그 구현 복잡도 및 구현 비용이 높아지며, 단말 등과 같이 공간상의 제약이 있는 시스템에서는 적용하기 어려운 단점이 있었다.
본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로, 본 발명의 목적은 전치왜곡 기능을 구현할 때 필요한 기존 궤환 루프의 복조(demodulation) 기능을 포락선 검출 방식으로 대체함으로써, 전치왜곡 구현에 필요한 궤환 루프의 구현 복잡도를 줄여 구현 비용 및 부피를 최소화하면서 동일한 기능을 수행할 수 있는 디지털 전치왜곡 장치 및 그 방법을 제공함에 그 목적이 있다.
이러한 기술적 과제를 달성하기 위한 본 발명은, 전력증폭기 및 전치왜곡기와 연결되어 궤환 루프에 형성되는 전력증폭기의 비선형 특성을 보상하기 위한 디지털 전치왜곡 장치에 있어서, 전력증폭기의 출력을 기저대역 신호로 변환하는 제1포락선 검출기; 전력증폭기의 입력과 출력의 차이를 기저대역 신호로 변환하는 제2포락선 검출기; 및 상기 제1포락선 검출기의 기저대역 신호를 이용하여 증폭기 출력의 절대값을 계산하고, 상기 제2포락선 검출기의 기저대역 신호를 이용하여 전력증폭기로 인한 변화된 위상을 추정하여 전력증폭기의 출력과 전치왜곡 계수를 계산하여 전치왜곡기로 전송하는 연산부; 를 포함하는 것을 특징으로 한다.
또한 바람직하게, 상기 연산부는, 상기 제1포락선 검출기를 통하여 얻은 전력증폭기 출력의 절대값인 |a(n)|과 상기 제2포락선 검출기를 통하여 얻은 전력증폭기의 입력과 출력의 차이의 절대값인 |a(n)-y(n)|을 이용하여 전력증폭기의 출력을 계산하는 것을 특징으로 한다.
그리고 바람직하게, 상기 연산부는, 기 설정된 전력증폭기의 위상변이의 부호와 상기 제1포락선 검출기를 통하여 얻은 전력증폭기 출력의 절대값인 |a(n)|과 상기 제2포락선 검출기를 통하여 얻은 전력증폭기의 입력과 출력의 차이의 절대값인 |a(n)-y(n)|을 이용하여 전력증폭기의 출력을 계산하는 것을 특징으로 한다.
한편, 전력증폭기 및 전력증폭기와 연결되어 궤환 루프에 형성되는 전력증폭기의 비선형 특성을 보상하기 위한 디지털 전치왜곡 방법에 있어서, (a) 연산부가 전치왜곡기 계수를 추정하기 위하여 전력 증폭기의 출력의 특성을 판단하는 단계; (b) 연산부가 선형화를 위한 전력증폭기의 출력의 역함수를 이용하여 전치왜곡 계수를 계산하는 단계; 및 (c) 전치왜곡기가 추출된 전치왜곡 계수를 적용하여 전력증폭기의 출력을 선형화하는 단계; 를 포함하는 것을 특징으로 한다.
그리고 바람직하게, 상기 (b) 단계는, 비용함수에 전력증폭기의 역함수를 대입하여 비용함수를 최소화하도록 전치 왜곡 계수를 계산하는 것을 특징으로 한다.
상기와 같은 본 발명에 따르면, 기존 궤환 루프의 복조(demodulation) 기능을 포락선 검출 방식으로 대체함으로써, 전치왜곡 구현에 필요한 궤환 루프의 구현 복잡도를 줄여 구현 비용 및 부피를 최소화하면서도 동일한 기능을 수행하도록 하는 효과가 있다.
도 1 은 기존의 복조(demodulation) 기능의 궤환 루프를 갖는 송신기 블록도.
도 2 는 본 발명의 일실시예에 따른 포락선 검출 방식의 궤환 루프를 갖는 송신기 블록도.
도 3 은 본 발명의 일실시예에 따른 포락선 검출 궤환 루프 방식 송신기의 기저대역 등가 블록도.
도 4 는 복소 평면에서의 증폭기 입출력관계도.
도 5 는 본 발명의 일실시예에 따른 전치왜곡 방법의 흐름도.
도 6 은 본 발명의 일실시예에 따른 다항식 방식 전치왜곡 방식 블록도.
도 7 은 기존 기술과 본 발명의 일실시예에 따른 전치왜곡 장치의 스펙트럼 성능 비교도.
본 발명의 구체적 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다. 이에 앞서 본 발명에 관련된 공지 기능 및 그 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 구체적인 설명을 생략하였음에 유의해야 할 것이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세하게 설명한다.
참고로, 도 1 은 기존의 복조(demodulation) 기능의 궤환 루프를 갖는 송신기 블록도로서, 기존 전치왜곡 기술은 전력 증폭기(40)의 비선형 왜곡 특성을 추정하고, 그 특성을 보상하기 위한 전치왜곡 계수를 계산하기 위하여 증폭기 출력 신호를 디지털 기저대역 신호로 변환하기 위한 궤환 루프를 필요로 하며, 이때 믹서와 아날로그 필터 등을 구성하여 복조(demodulation) 기능을 구현하였다. 따라서 전치왜곡 기능을 갖는 송신기에 있어 그 구현 복잡도 및 구현 비용이 높아지며, 크기가 작은 단말기 등과 같이 공간상의 제약이 있는 시스템에서는 적용하기 어려운 단점을 갖는다. 본 발명에서는 이와 같은 궤환 루프 구현에서의 어려움을 극복하기 위한 새로운 궤환 방식을 제안한다. 본 발명이 제안하는 궤환 방식은 복조(demodulation) 대신 가격이 저렴하며 구조가 간단한 포락선 검출기를 이용하여 기존 궤환보다 값싸고 적은 부품으로 디지털 전치왜곡 기능 구현이 가능도록 한다.
여기서, PD는 전치왜곡기(predistorter), ADC는 analog-to-digital converter, DAC는 digital-to-analog converter, BPF는 band pass filter, PA는 power amplifier이다.
본 발명에 따른 디지털 전치왜곡 장치(100) 및 그 방법에 관하여 도 2 내지 도 6 를 참조하여 설명하면 다음과 같다.
도 2 는 본 발명의 일실시예에 따른 포락선 검출 방식의 궤환 루프를 갖는 송신기 블록도로서, 본 발명에서는 기존 복조(demodulation) 기능을 갖는 궤환 루프대신에 포락선 검출기를 갖는 궤환 루프를 포함한다. 본 발명에서 제안하는 송신기 구조 및 알고리즘의 설명을 용이하게 하기 위하여 전력 증폭기(40)에 메모리효과가 없는 경우(협대역 전송 시스템)만을 기술한다. 그러나 메모리 효과가 있는 광대역 전송 시스템에서 전력 증폭기(40)로의 확장은 Wiener 혹은 Hammerstein과 같은 블록 기반 모델, 혹은 메모리 다항식 등의 모델 등을 사용하여 쉽게 확장이 가능하다.
일반적으로 기존 전치왜곡 방식은 궤환 루프에서 증폭기 출력의 복조(demodulation)를 통해 전력 증폭기(40) 출력 신호의 이득 및 위상 변화를 추출한 후 기저대역에서 전력 증폭기(40)의 비선형 특성을 추정하여 모델링하고 그 역 특성을 전치왜곡 알고리즘에서 계산하여 전치왜곡기(10)(PD) 를 구성한다. 그러나 본 발명에서는 포락선 검출기를 이용하여 기존 변조(demodulation) 기능을 대체하기 위하여 두 개의 궤환 루프를 구성하였다. 제1궤환 루프는 전력 증폭기(40) 출력을 그대로 제1포락선 검출기(110)를 거쳐 기저대역 신호로 변환한 후 ADC를 통해 디지털 신호로 변환한다. 상기 제1궤환 루프 신호를 통해 증폭기 출력의 절대 값을 추출할 수 있다.
그러나 상기 제1궤환 루프 신호만으로는 증폭기 출력단에서의 위상 변화를 검출할 수 없다. 이를 극복하기 위하여 제2궤환 루프를 이용하여 증폭기 입력과 증폭기 출력의 차이를 포락선 검출기를 통해 기저대역 신호로 변환한 후 ADC를 거쳐 디지털 신호로 변환한다. 이 신호를 이용하여 전력 증폭기(40)를 통해 변환된 위상 변화를 추정한다.
설명을 간단히 하기 위해 도 2 의 송신 블록을 기저대역 등가 블록으로 변환하면 도 3 과 같다. 이때 증폭기 최종 출력에서는 기본(fundamental) 주파수 대역 신호만 출력된다고 가정하였고, 이상적인 포락선 검출기를 가정하였다.
도 3 에 나타난 바와 같이 전치왜곡장치(100)는 전력 증폭기(40) 및 전치왜곡기(10)와 연결되어 궤환 루프에 형성되는 전력 증폭기(40)의 비선형 특성을 보상하기 위한 것으로, 전력 증폭기(40)의 출력을 기저대역 신호로 변환하는 제1포락선 검출기(110), 전력 증폭기(40)의 입력과 출력의 차이를 기저대역 신호로 변환하는 제2포락선 검출기(120) 및 전력 증폭기(40)의 출력과 전치왜곡 계수를 계산하기 위한 연산부(130)를 포함한다.
연산부(130)는 전력 증폭기(40)의 비선형 특성을 보상하기 위하여 상기 제1포락선 검출기(110)의 기저대역 신호를 이용하여 증폭기 출력의 절대값을 계산하고, 상기 제2포락선 검출기(120)의 기저대역 신호를 이용하여 전력 증폭기(40)로 인한 변화된 위상을 추정하여 전력 증폭기(40)의 출력과 전치왜곡 계수를 계산하여 전치왜곡기(10)로 전송한다.
상기 연산부(130)는 제1포락선 검출기(110) 및 제2포락선 검출기(120)를 통해 들어온 궤환 루프 신호를 이용하여 전력 증폭기(40)의 출력을 추정하고, 이어서 추정한 증폭기 출력을 전치왜곡 알고리즘에 적용하여 전치왜곡기(10)가 출력을 보정할 수 있도록 한다. 전치왜곡 계수를 계산하는 것은 다양한 방법을 적용할 수 있으며, 본 특허에서는 실시예로 다항 모델(Polynomial model)을 이용한 전치왜곡 계수를 계산하는 것에 대해 기술한다.
기존의 전치왜곡 방식에서는 증폭기 출력의 궤환(feedback) 루프에 변조(demodulation)를 통한 수신기가 설치되어 전력 증폭기(40) 출력의 진폭(amplitude) 및 위상(phase) 정보를 완벽하게 알 수 있었다.
이와 달리 본 발명에서는 전력 증폭기(40) 출력을 제1포락선 검출기(110)를 통과시킨 출력과 전력 증폭기(40) 입출력의 차이를 제2포락선 검출기(120)를 통과시켰을 때의 출력을 이용하여 전력 증폭기(40)의 출력을 추정하는 단계가 필요하다.
도 3 에 나타난 바와 같이, 상기 제1포락선 검출기(110) 및 제2포락선 검출기(120)를 포함하는 두 궤환 루프를 통해 받는 정보는
Figure 112011080029803-pat00001
과
Figure 112011080029803-pat00002
에 해당한다. 전력 증폭기(40)의 출력
Figure 112011080029803-pat00003
이고,
Figure 112011080029803-pat00004
은 [수식1]과 같이 나타낼 수 있다.
[수식 1]
Figure 112011080029803-pat00005
여기서
Figure 112011080029803-pat00006
는 전력 증폭기(40)의 출력.
Figure 112011080029803-pat00007
은 두 번째 궤환 루프를 통해 받는 정보이므로,
Figure 112011080029803-pat00008
만을 구하면 된다.
Figure 112011080029803-pat00009
을 구하기 위해서, a(n), y(n), a(n)-y(n) 값을 복소평면에 나타내면 도 4와 같다.
도 4 는 복소 평면에서의 증폭기 입출력관계도로서 나타난 바와 같이, 위상각은
Figure 112011080029803-pat00010
으로 다음과 같이 계산된다.
[수식 2]
Figure 112011080029803-pat00011
여기서, θ 는 위상각, a(n)는 전력 증폭기(40)의 출력, y(n)은 전력 증폭기(40)의 입력.
[수식 2]에서 위상각 θ는 음의 값을 가질 수도 있으나, 일반적으로 송신기 설계시 전반적인 특성이 정해진 전력 증폭기(40)를 사용하므로 본 발명에서는 전력 증폭기(40)의 θ의 부호는 사전에 설정된 양 또는 음 부호를 가진다. [수식 2]로부터
Figure 112011080029803-pat00012
을 통해 a(n)의 위상을 계산 할 수 있고, [수식 1] 및 [수식 2]를 통해 전력 증폭기(40)의 출력은 다음과 같이 추정된다.
[수식 3]
Figure 112011080029803-pat00013
여기서, θ 는 위상각, a(n)는 전력 증폭기(40)의 출력, y(n)은 전력 증폭기(40)의 입력.
[수식 3]으로부터 본 발명의 포락선 궤환 방식을 통해 증폭기 출력을 추정할 수 있으며, 기존 궤환루프의 주파수 믹서와 아날로그 필터 없이도 증폭기 출력을 기저대역 신호로 변환할 수 있음을 알 수 있다.
한편, 본 발명의 일실시예에 따른 포락선 검출기를 이용하는 전치왜곡 방법을 정리하면, 도 5 에 도시된 바와 같다.
먼저, 연산부(130)가 전치왜곡기(10) 계수를 추정하기 위하여 전력 증폭기(40)의 출력의 특성을 판단한다(S100).
이어서, 연산부(130)가 선형화를 위한 전력 증폭기(40)의 출력의 역함수를 이용하여 전치왜곡 계수를 계산한다(S200).
그리고, 전치왜곡기(10)가 추출된 전치왜곡 계수를 적용하여 전력 증폭기(40)의 출력을 선형화한다(S300).
이때 상기 S200 단계는, 상술한 바와같이 비용함수에 전력 증폭기(40)의 역함수를 대입하여 비용함수를 최소화하도록 전치 왜곡 계수를 계산한다.
전치 왜곡 계수 계산 실시예
상기 S100단계에서 추정한 전력 증폭기(40)의 출력을 통해 다양한 방식으로 전치왜곡 계수를 계산한다. 본 발명에서는 실시예로 다항식(polynomial) 방식을 제시한다.
전력 증폭기(40)의 비선형 특성은 복소 계수를 갖는 다항식 모델로 표현 가능하다. 이때 증폭기 특성은 [수식 4]과 같이 근사 표현이 가능하다.
[수식 4]
Figure 112011080029803-pat00014
여기서 2L-1 은 전력 증폭기(40)의 비선형 차수, {ωj}는 전력 증폭기(40)의 특성을 나타내는 계수이며,
Figure 112011080029803-pat00015
이다.
[수식 4] 과 같이 표현되는 비선형 모델의 정확한 역 함수를 구하는 것은 일반적으로 어렵기 때문에 전치왜곡 구현에서는 일반적으로 역함수의 근사 모델을 사용한다. [수식 4]의 역 함수는 다음과 같은 다항식으로 근사 표현된다.
[수식 5]
Figure 112011080029803-pat00016
여기서 2Q-1 은 전치왜곡기(10)의 비선형 차수, {hk}는 전치왜곡기(10)의 특성을 나타내는 계수이며,
Figure 112011080029803-pat00017
이다.
이때 전치왜곡기(10)의 계수 {hk}를 계산하기 위한 방식에는 직접학습 방식과 간접학습 방식이 있다. 본 발명에서는 아래에 실시예로 간접학습 방식만을 기술하나 직접학습 방식도 유도가능하다.
도 6 은 본 발명의 일실시예에 따른 다항식 방식 전치왜곡 방식 블록도이다. 연산부(130)은 전력출력측정기(131)과 증폭역함수 연산부(133)으로 구성되고 전력출력측정기(131)은 상술한 바와 같이 전력 증폭기(40)의 출력을 측정하고, 증폭역함수 연산부(133)는 전력 증폭기의 증폭역함수를 계산한다.
이 경우 연산부(130)에서 전력 증폭기(40)의 역함수
Figure 112011080029803-pat00018
을 구할 때 전치왜곡기(10)는 바이패스(bypass) 모드라고 가정하고
Figure 112011080029803-pat00019
추정 후 그 계수들이 전치왜곡기(10)에 복사 되도록 한다. 간접학습 방식을 이용하여 전력 증폭기(40)의 계수를 갱신하기 위하여 다음과 같은 비용 함수를 정의한다.
[수식 6]
Figure 112011080029803-pat00020
여기서
Figure 112011080029803-pat00021
이다. 이때 기저대역에서 전력 증폭기(40) 출력값 a(n)은 제1포락선 검출기(110) 및 제2포락선 검출기의 궤환 값을 통해 [수식 3]을 이용하여 추정한
Figure 112011080029803-pat00022
을 이용한다. 그러면 증폭기 역함수 특성은 다음과 같이 표현된다.
[수식 7]
Figure 112011080029803-pat00023
여기서
Figure 112011080029803-pat00024
이다. [수식 6]에 [수식 7]을 대입한 후 [수식 6]의 비용함수를 최소화 하는 적응 알고리즘을 유도하면 다음과 같다.
[수식 8]
Figure 112011080029803-pat00025
여기서 μ는 스텝 사이즈, D는 수렴 속도 개선을 위한 대각 스케일링 행렬이다. [수식 8]을 이용하여 전치왜곡 계수를 계산할 수 있으며, 알고리즘 수렴 후 해당 계수가 전치왜곡기(10)에 적용되도록 한다.
이하, 본 발명에 따른 전치왜곡 장치 및 그 방법에 따른 전력 증폭기(40) 특성 추정 성능에 대한 검증을 도 7을 참고하여 살피면 아래와 같다.
본 발명에서 제안하는 전치왜곡 알고리즘의 성능을 컴퓨터 모의실험을 통해 검증하였다. 모의실험 환경은 다음과 같다. 송신 비트 데이터는 임의로 생성되며 16-QAM(Quadrature Amplitude Modulation) 방식에 의해 변조된다. 변조된 신호는 0.25의 roll-off 값을 갖는 square root raised cosine 펄스 성형 필터(PSF: Pulse Shaping Filter)에 의해 필터링되었다. 펄스 성형 필터의 샘플링 클록은 16-QAM 심볼 신호의 10배이다. 실제 전력 증폭기(40)의 모델링을 위해 [수식 9]과 같은 Saleh 모델이 적용되었다 . [수식 9] 모델의 이상적인 이득은 1 (K=1)이라고 가정하였다.
[수식 9]
Figure 112011080029803-pat00026
다항식 전치왜곡 모델에서 7차 다항식 모델을 사용했으며, [수식 8]에서 전치왜곡 계수의 갱신을 위하여 μD의 대각 행렬 값으로 [0.05, 3, 6, 10]이 사용되었다. 도 7 은 증폭기 출력에서의 스펙트럼 성능이다. 전치왜곡을 적용하지 않았을 때 비선형 특성에 의해 spectral regrowth가 발생한 것을 확인할 수 있으며, 제안 방식을 통해 이러한 비선형 효과가 거의 제거되었음을 확인할 수 있다. 일반적인 수신기를 통해 궤환 루프를 사용한 시스템의 증폭기 출력 결과와 거의 유사한 성능을 냄을 알 수 있다. 따라서 본 발명에서 제안하는 구조 및 알고리즘을 적용하면 송신기의 구현하는 대신 포락선 검출기를 이용하여 비용 및 부피를 크게 줄일 수 있는 장점을 가진다.
이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것이 아니며, 기술적 사상의 범주를 일탈함이 없이 본 발명에 대해 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서, 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
10 : 전치왜곡기 20 : DAC
30 : 변조기 40 : 전력 증폭기
50 : 복조기 60 : ADC
70 : 연산부 100 : 전치왜곡장치
110 : 제1포락선 검출기 120 : 제2포락선 검출기
130 : 연산부

Claims (5)

  1. 전력증폭기 및 전치왜곡기와 연결되어 궤환 루프에 형성되는 전력증폭기의 비선형 특성을 보상하기 위한 디지털 전치왜곡 장치에 있어서,
    상기 전력증폭기의 출력을 기저대역 신호로 변환하는 제1포락선 검출기;
    상기 전력증폭기의 입력과 출력의 차이를 기저대역 신호로 변환하는 제2포락선 검출기; 및
    상기 제1포락선 검출기의 기저대역 신호를 이용하여 상기 전력증폭기의 출력의 절대값을 계산하고, 상기 제2포락선 검출기의 기저대역 신호를 이용하여 상기 전력증폭기로 인한 변화된 위상을 추정하여 상기 전력증폭기의 출력과 전치왜곡 계수를 계산하여 전치왜곡기로 전송하는 연산부; 를 포함하는 것을 특징으로 하는 디지털 전치왜곡 장치.
  2. 제 1 항에 있어서,
    상기 연산부는,
    상기 제1포락선 검출기를 통하여 얻은 전력증폭기 출력의 절대값인 |a(n)|과 상기 제2포락선 검출기를 통하여 얻은 전력증폭기의 입력과 출력의 차이의 절대값인 |a(n)-y(n)|을 이용하여 전력증폭기의 출력을 계산하는 것을 특징으로 하는 디지털 전치왜곡 장치.
  3. 제 2 항에 있어서,
    상기 연산부는,
    기 설정된 전력증폭기의 위상 변이의 부호와 상기 제1포락선 검출기를 통하여 얻은 전력증폭기 출력의 절대값인 |a(n)|과 상기 제2포락선 검출기를 통하여 얻은 전력증폭기의 입력과 출력의 차이의 절대값인 |a(n)-y(n)|을 이용하여 전력증폭기의 출력을 계산하는 것을 특징으로 하는 디지털 전치왜곡 장치.
  4. 전력증폭기 및 전력증폭기와 연결되어 궤환 루프에 형성되는 전력증폭기의 비선형 특성을 보상하기 위한 디지털 전치왜곡 방법에 있어서,
    (a) 연산부가 전치왜곡기 계수를 추정하기 위하여 전력 증폭기의 출력의 특성을 판단하는 단계;
    (b) 연산부가 선형화를 위한 전력증폭기의 출력의 역함수를 이용하여 전치왜곡 계수를 계산하는 단계; 및
    (c) 전치왜곡기가 추출된 전치왜곡 계수를 적용하여 전력증폭기의 출력을 선형화하는 단계; 를 포함하는 것을 특징으로 하는 디지털 전치왜곡 방법.
  5. 제4항에 있어서,
    상기 (b) 단계는,
    비용함수에 전력증폭기의 역함수를 대입하여 비용함수를 최소화하도록 전치 왜곡 계수를 계산하는 것을 특징으로 하는 디지털 전치왜곡 방법.
KR1020110104534A 2011-10-13 2011-10-13 디지털 전치왜곡 장치 및 그 방법 KR101265241B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110104534A KR101265241B1 (ko) 2011-10-13 2011-10-13 디지털 전치왜곡 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110104534A KR101265241B1 (ko) 2011-10-13 2011-10-13 디지털 전치왜곡 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20130039886A KR20130039886A (ko) 2013-04-23
KR101265241B1 true KR101265241B1 (ko) 2013-05-16

Family

ID=48439901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110104534A KR101265241B1 (ko) 2011-10-13 2011-10-13 디지털 전치왜곡 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR101265241B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019174051A1 (en) * 2018-03-16 2019-09-19 Telefonaktiebolaget Lm Ericsson (Publ) Method and arrangement for compensating memory effects in power amplifier
KR102112011B1 (ko) 2018-10-27 2020-05-18 주식회사 큐비츠 대역폭을 갖는 신호의 왜곡율을 균등하게 처리하는 등화기

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674586B1 (ko) 1999-12-30 2007-01-25 엘지전자 주식회사 전력증폭기의 전치왜곡 선형화기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674586B1 (ko) 1999-12-30 2007-01-25 엘지전자 주식회사 전력증폭기의 전치왜곡 선형화기

Also Published As

Publication number Publication date
KR20130039886A (ko) 2013-04-23

Similar Documents

Publication Publication Date Title
KR101389880B1 (ko) 포락선 검출 궤환 방식의 저비용 디지털 전치왜곡 장치 및 그 방법
JP6492102B2 (ja) スイッチドモード電力増幅器に対するデジタルプリディストーションのための方法及び装置
US8989307B2 (en) Power amplifier system including a composite digital predistorter
US8836426B2 (en) Adaptive linearizer with narrowband feedback path
US20030184374A1 (en) Type-based baseband predistorter function estimation technique for non-linear circuits
EP2575310B1 (en) Method and device for digital baseband predistortion
US9136887B2 (en) Subtracting linear impairments for non-linear impairment digital pre-distortion error signal
JP2007282066A (ja) ディジタルプリディストーション送信機
CN113054917B (zh) 校正非线性功率放大器的失真的方法和系统、预失真部件
KR20120011281A (ko) 왜곡 보상 장치, 신호 송신 장치 및 그 방법
CN104052414B (zh) 基带数字预失真架构
US8811532B2 (en) Architecture and the training method of a PA DPD system with space mapping applied in the predistorter
JP2015050770A (ja) デジタルプリディストーション装置及び方法
KR20120070047A (ko) 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법
CN103929136B (zh) 宽带移动通信lte系统发射机功率放大器预失真处理方法
Liu et al. On the robustness of look-up table digital predistortion in the presence of loop delay error
KR101265241B1 (ko) 디지털 전치왜곡 장치 및 그 방법
So et al. Digital predistortion based on envelope feedback
CN102983820A (zh) 一种非线性注入式线性化系统及数字预失真方法
KR101040763B1 (ko) 비선형 전력 증폭기에 부분 선형 근사를 적용한 직접 학습 구조 기반의 적응 전치 왜곡 방법
KR100873106B1 (ko) 직접 학습 구조의 다항식 기반 전치 왜곡을 이용한 증폭장치 및 그 방법
KR101464753B1 (ko) 협대역 신호를 이용한 광대역 신호의 비선형 모델 파라미터추출 방법 및 이를 이용한 전치 왜곡 장치 및 그 방법
JP7278364B2 (ja) 高帯域幅電力増幅器のマルチレートの反復メモリ多項式ベースのモデル化および予歪み
JP6064906B2 (ja) 歪補償増幅装置及び歪補償増幅方法
KR101451912B1 (ko) 전력증폭기 모델을 포함하는 광대역 신호 송신장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee