JP6492102B2 - スイッチドモード電力増幅器に対するデジタルプリディストーションのための方法及び装置 - Google Patents
スイッチドモード電力増幅器に対するデジタルプリディストーションのための方法及び装置 Download PDFInfo
- Publication number
- JP6492102B2 JP6492102B2 JP2016556936A JP2016556936A JP6492102B2 JP 6492102 B2 JP6492102 B2 JP 6492102B2 JP 2016556936 A JP2016556936 A JP 2016556936A JP 2016556936 A JP2016556936 A JP 2016556936A JP 6492102 B2 JP6492102 B2 JP 6492102B2
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- dpd
- baseband representation
- signal
- predistortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 22
- 238000012545 processing Methods 0.000 claims description 72
- 230000008569 process Effects 0.000 description 8
- 230000004044 response Effects 0.000 description 8
- 230000003595 spectral effect Effects 0.000 description 7
- 238000004422 calculation algorithm Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 230000003446 memory effect Effects 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 238000012549 training Methods 0.000 description 6
- 230000006872 improvement Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000006399 behavior Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 101710165631 Dihydropyrimidine dehydrogenase [NADP(+)] Proteins 0.000 description 1
- 101710183660 NAD-dependent dihydropyrimidine dehydrogenase subunit PreA Proteins 0.000 description 1
- 101710183648 NAD-dependent dihydropyrimidine dehydrogenase subunit PreT Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000026676 system process Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03343—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
- H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Description
及び
は、それぞれ、ベースバンド入力及び出力信号を表すために用いられると仮定する。また、項x(t)及びy(t)は、それぞれ、パスバンド入力及び出力信号を表すために用いられると仮定する。それらの関係は次のように求められ得る。
ここで、ω0は搬送周波数であり、LPFはローパスフィルタを表す。項x(t)はまた次のように表され得る。
ここで、τk=[τ1,...,τk]T,hk(.)は、k次のボルテラカーネルであり、dτk=dτ1dτ2...dτkである。
ここで、
である。
ここで、l1,l2,...,l2k+1は遅延項である。
を受信し、DPD入力信号を、上記の式(20)(乗算器507及び加算器509を用いて実装される)に従って、LUT501a〜501c及び数学的演算器を用いて処理する。DPD処理ブロック500は、前置逆数化されたDPD出力信号
を生成し、この信号はメモリレスPAに送信され、そこで、図4に示されるように線形化される。
ここで、
である。
ここで、
である。
を受信し、並列に動作するDPD処理ユニット710〜730を用いてDPD入力信号を処理する。DPD処理ブロック700は、前置逆数化されたDPD出力信号
を生成し、この信号はスイッチドモードPA(PA420又はPA600等)に送信され、そこで図4に示されるように線形化される。
のベースバンド表現を処理するように構成される。
のベースバンド表現を処理するように構成される。特に、DPD処理ユニット720は、式(35)を用いて、m次の高調波ゾーンにおいてDPD入力信号
のベースバンド表現を処理する。式(35)にあるように、DPD処理ユニット720におけるmの値は、1以外の非負整数であり得る(即ち、mは、0、2、3、4、....であり得る)。m=1の場合、DPD処理ユニット720はDPD処理ユニット710と同様に動作する。
のベースバンド表現の共役を処理する。式(28)にあるように、DPD処理ユニット730におけるmの値は、任意の非負整数であり得る(即ち、mは0、1、2、3、...であり得る)。
のm乗を用いるのに対し、DPD処理ユニット730は共役
のm乗を用いる。指数演算は、それぞれ指数演算器725及び共役指数演算器735により、DPD処理ユニット720、730において実施される。従って、DPD処理ユニット720は、DPD入力信号
のベースバンド表現を受信し、指数演算器725を用いて
から
に指数演算を行う。同様に、DPD処理ユニット730は、DPD入力信号
のベースバンド表現を受信し、共役指数演算器735を用いて共役
から
に指数演算を実施する。
を提供するように合計される。出力は、その後、スイッチドモードPAに送信され得る。
Claims (3)
- 方法であって、
入力信号を受信することと、
搬送周波数と1つ又は複数の高調波周波数とで前記入力信号のベースバンド表現をプリディストーションすることと、
前記入力信号の前記プリディストーションされたベースバンド表現に基づいて出力信号を生成することと、
前記出力信号を電力増幅器に送信することと、
を含み、
前記1つ又は複数の高調波周波数で前記入力信号の前記ベースバンド表現をプリディストーションすることが、
前記入力信号の前記ベースバンド表現のm乗に基づいてプリディストーションすることと、
前記入力信号の前記ベースバンド表現の共役のm乗に基づいてプリディストーションすること、
を含み、mが正の整数である、方法。 - 装置であって、
入力信号を受信し、搬送周波数で前記入力信号のベースバンド表現をプリディストーションするように構成される、第1の処理ユニットと、
前記入力信号を受信し、1つ又は複数の高調波周波数で前記入力信号のベースバンド表現をプリディストーションするように構成される、第2の処理ユニットと、
を含む、デジタルプリディストーションブロックを含み、
前記デジタルプリディストーションブロックが、前記入力信号の前記プリディストーションされたベースバンド表現に基づいて出力信号を生成し、前記出力信号を電力増幅器に送信するように構成され、
前記第2の処理ユニットが、前記入力信号の前記ベースバンド表現のm乗に基づいてプリディストーションし、前記入力信号の前記ベースバンド表現の共役のm乗に基づいてプリディストーションするように構成され、mが正の整数である、装置。 - コンピュータ実行可能命令を用いてエンコードされる非一時的コンピュータ可読媒体であって、
前記コンピュータ実行可能命令が、実行されるときに、少なくとも1つの処理デバイスに、
入力信号を受信させ、
搬送周波数と1つ又は複数の高調波周波数とで前記入力信号のベースバンド表現をプリディストーションさせ、
前記入力信号の前記プリディストーションされたベースバンド表現に基づいて出力信号を生成させ、
前記出力信号を電力増幅器に送信させ、
実行されるときに前記少なくとも1つの処理デバイスに前記1つ又は複数の高調波周波数で前記入力信号の前記ベースバンド表現をプリディストーションさせる前記コンピュータ実行可能命令が、
実行されるときに、前記少なくとも1つの処理デバイスに、前記入力信号の前記ベースバンド表現のm乗に基づいてプリディストーションさせ、前記入力信号の前記ベースバンド表現の共役のm乗に基づいてプリディストーションさせる命令を含み、mが正の整数である、非一時的コンピュータ可読媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/203,236 US9184784B2 (en) | 2014-03-10 | 2014-03-10 | Method and apparatus for digital predistortion for a switched mode power amplifier |
US14/203,236 | 2014-03-10 | ||
PCT/US2015/019747 WO2015138482A1 (en) | 2014-03-10 | 2015-03-10 | Method and apparatus for digital predistortion for a switched mode power amplifier |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017508399A JP2017508399A (ja) | 2017-03-23 |
JP2017508399A5 JP2017508399A5 (ja) | 2018-04-19 |
JP6492102B2 true JP6492102B2 (ja) | 2019-03-27 |
Family
ID=54018475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016556936A Active JP6492102B2 (ja) | 2014-03-10 | 2015-03-10 | スイッチドモード電力増幅器に対するデジタルプリディストーションのための方法及び装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US9184784B2 (ja) |
EP (1) | EP3117520B1 (ja) |
JP (1) | JP6492102B2 (ja) |
CN (1) | CN106031027B (ja) |
WO (1) | WO2015138482A1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI542139B (zh) * | 2014-07-31 | 2016-07-11 | 瑞昱半導體股份有限公司 | 數位預失真電路與方法以及數位預失真訓練電路 |
US9484962B1 (en) * | 2015-06-05 | 2016-11-01 | Infineon Technologies Ag | Device and method for adaptive digital pre-distortion |
US9590668B1 (en) | 2015-11-30 | 2017-03-07 | NanoSemi Technologies | Digital compensator |
US10033413B2 (en) * | 2016-05-19 | 2018-07-24 | Analog Devices Global | Mixed-mode digital predistortion |
EP3523856A4 (en) | 2016-10-07 | 2020-06-24 | NanoSemi, Inc. | DIGITAL BEAM ORIENTATION PREDISTORSION |
EP3340477B1 (en) * | 2016-12-23 | 2021-11-03 | Nxp B.V. | A wireless transmitter, a circuit, and method for driver harmonic reduction |
EP3586439A4 (en) | 2017-02-25 | 2021-01-06 | NanoSemi, Inc. | MULTI-BAND DIGITAL PRE-STORAGE DEVICE |
US10141961B1 (en) | 2017-05-18 | 2018-11-27 | Nanosemi, Inc. | Passive intermodulation cancellation |
US10931318B2 (en) * | 2017-06-09 | 2021-02-23 | Nanosemi, Inc. | Subsampled linearization system |
US10581470B2 (en) | 2017-06-09 | 2020-03-03 | Nanosemi, Inc. | Linearization system |
US11115067B2 (en) | 2017-06-09 | 2021-09-07 | Nanosemi, Inc. | Multi-band linearization system |
US11323188B2 (en) | 2017-07-12 | 2022-05-03 | Nanosemi, Inc. | Monitoring systems and methods for radios implemented with digital predistortion |
WO2019029827A1 (en) * | 2017-08-11 | 2019-02-14 | Nokia Solutions And Networks Oy | PREDISTORING DIGITAL POLYPHASE SIGNAL IN A RADIO TRANSMITTER |
US11303251B2 (en) | 2017-10-02 | 2022-04-12 | Nanosemi, Inc. | Digital predistortion adjustment based on determination of load condition characteristics |
US10644657B1 (en) | 2018-05-11 | 2020-05-05 | Nanosemi, Inc. | Multi-band digital compensator for a non-linear system |
JP2021523629A (ja) | 2018-05-11 | 2021-09-02 | ナノセミ, インク.Nanosemi, Inc. | 非線形システム用デジタル補償器 |
US11863210B2 (en) | 2018-05-25 | 2024-01-02 | Nanosemi, Inc. | Linearization with level tracking |
US10931238B2 (en) | 2018-05-25 | 2021-02-23 | Nanosemi, Inc. | Linearization with envelope tracking or average power tracking |
EP3804127A1 (en) | 2018-05-25 | 2021-04-14 | NanoSemi, Inc. | Digital predistortion in varying operating conditions |
US10985951B2 (en) | 2019-03-15 | 2021-04-20 | The Research Foundation for the State University | Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers |
CN109889216B (zh) * | 2019-03-25 | 2021-04-02 | Oppo广东移动通信有限公司 | 射频前端装置及终端 |
CN110907694A (zh) * | 2020-02-07 | 2020-03-24 | 南京派格测控科技有限公司 | 功率放大器的输入电流的计算方法及装置 |
CN111371722B (zh) | 2020-03-18 | 2021-12-31 | 南京创远信息科技有限公司 | 针对5g nr带内调制信号实现预失真补偿处理的方法 |
US10992326B1 (en) | 2020-05-19 | 2021-04-27 | Nanosemi, Inc. | Buffer management for adaptive digital predistortion |
CN113358212B (zh) * | 2021-06-21 | 2022-09-30 | 重庆理工大学 | 基于相对谐阶次的机电故障诊断方法、系统及建模方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9804835D0 (en) * | 1998-03-06 | 1998-04-29 | Wireless Systems Int Ltd | Predistorter |
RU2178946C2 (ru) * | 2000-03-07 | 2002-01-27 | Новосибирский государственный технический университет | Корректор нелинейных искажений |
US7346122B1 (en) * | 2002-08-21 | 2008-03-18 | Weixun Cao | Direct modulation of a power amplifier with adaptive digital predistortion |
US7577211B2 (en) * | 2004-03-01 | 2009-08-18 | Powerwave Technologies, Inc. | Digital predistortion system and method for linearizing an RF power amplifier with nonlinear gain characteristics and memory effects |
JP2006108937A (ja) * | 2004-10-01 | 2006-04-20 | Matsushita Electric Ind Co Ltd | 送信装置及び歪補償方法 |
JP2006279780A (ja) * | 2005-03-30 | 2006-10-12 | Matsushita Electric Ind Co Ltd | 歪み補償装置及び歪み補償方法 |
CN101233684B (zh) * | 2005-10-17 | 2011-08-24 | 株式会社日立国际电气 | 非线形失真检测方法和失真补偿放大装置 |
CA2637228C (en) * | 2006-04-10 | 2014-04-08 | Telefonaktiebolaget L M Ericsson (Publ) | A method and apparatus for reducing frequency memory effects in rf power amplifiers |
US7773692B2 (en) * | 2006-12-01 | 2010-08-10 | Texas Instruments Incorporated | System and methods for digitally correcting a non-linear element using a digital filter for predistortion |
US8064851B2 (en) * | 2008-03-06 | 2011-11-22 | Crestcom, Inc. | RF transmitter with bias-signal-induced distortion compensation and method therefor |
JP5233651B2 (ja) * | 2008-12-18 | 2013-07-10 | 富士通株式会社 | 歪補償装置及び方法 |
KR101102465B1 (ko) * | 2010-05-03 | 2012-01-05 | 한국과학기술원 | 광대역 전력 증폭기를 위한 디지털 전치왜곡 장치 및 그 방법 |
JP5603785B2 (ja) * | 2011-01-14 | 2014-10-08 | 株式会社日立国際電気 | 増幅装置 |
CN103493367B (zh) * | 2011-03-28 | 2016-06-08 | 中兴通讯股份有限公司 | 进行预失真的方法和预失真器 |
US9093958B2 (en) * | 2011-10-20 | 2015-07-28 | Mediatek Singapore Pte. Ltd. | Predistortion circuit, wireless communication unit and method for coefficient estimation |
US8564368B1 (en) * | 2012-04-11 | 2013-10-22 | Telefonaktiebolaget L M Ericsson | Digital Predistorter (DPD) structure based on dynamic deviation reduction (DDR)-based volterra series |
CN102970261A (zh) * | 2012-10-31 | 2013-03-13 | 华南理工大学 | 一种提高数字预失真处理速度的方法 |
-
2014
- 2014-03-10 US US14/203,236 patent/US9184784B2/en active Active
-
2015
- 2015-03-10 EP EP15761878.6A patent/EP3117520B1/en active Active
- 2015-03-10 WO PCT/US2015/019747 patent/WO2015138482A1/en active Application Filing
- 2015-03-10 CN CN201580008790.0A patent/CN106031027B/zh active Active
- 2015-03-10 JP JP2016556936A patent/JP6492102B2/ja active Active
- 2015-10-06 US US14/876,310 patent/US20160028433A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2017508399A (ja) | 2017-03-23 |
EP3117520B1 (en) | 2020-08-05 |
US20160028433A1 (en) | 2016-01-28 |
CN106031027A (zh) | 2016-10-12 |
EP3117520A1 (en) | 2017-01-18 |
EP3117520A4 (en) | 2017-10-18 |
US20150256216A1 (en) | 2015-09-10 |
CN106031027B (zh) | 2020-02-28 |
WO2015138482A1 (en) | 2015-09-17 |
US9184784B2 (en) | 2015-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6492102B2 (ja) | スイッチドモード電力増幅器に対するデジタルプリディストーションのための方法及び装置 | |
Yu et al. | Band-limited Volterra series-based digital predistortion for wideband RF power amplifiers | |
US8989307B2 (en) | Power amplifier system including a composite digital predistorter | |
JP5236661B2 (ja) | 多チャンネル広帯域通信システムにおけるベースバンドプリディストーション線形化の方法及びシステム | |
JP5834804B2 (ja) | 狭帯域のフィードバック経路を有する適応的リニアライザ | |
KR101440121B1 (ko) | 왜곡 보상 장치, 신호 송신 장치 및 그 방법 | |
JP5402817B2 (ja) | 電力増幅器のメモリ効果キャンセラ、無線送信機 | |
KR101679230B1 (ko) | 전력증폭기의 비선형 특성을 보상하는 다항식 디지털 전치왜곡 장치 및 그 방법 | |
EP2820762A1 (en) | Fir/iir filter predistorter for power amplifiers exhibiting short-term and/or long-term memory effects | |
KR20050071821A (ko) | 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상 장치 | |
JP2019135876A (ja) | 基底帯域デジタル前置歪アーキテクチャ | |
WO2013153485A1 (en) | Digital predistorter (dpd) structure based on dynamic deviation reduction (ddr)-based volterra series | |
Aziz et al. | Rational function based model for the joint mitigation of I/Q imbalance and PA nonlinearity | |
Safari et al. | Spline-based model for digital predistortion of wide-band signals for high power amplifier linearization | |
Liszewski et al. | Low-complexity FPGA implementation of Volterra predistorters for power amplifiers | |
Huang et al. | Linear filter assisted envelope memory polynomial for analog/radio frequency predistortion of power amplifiers | |
JP6182973B2 (ja) | 信号増幅装置と歪み補償方法及び無線送信装置 | |
KR101470817B1 (ko) | 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치 및 방법 | |
JP6064906B2 (ja) | 歪補償増幅装置及び歪補償増幅方法 | |
KR101265241B1 (ko) | 디지털 전치왜곡 장치 및 그 방법 | |
EP3061185B1 (en) | Pre-distortion based power control | |
Kiran | ACPR reduction for better power efficiency using adaptive DPD | |
Lekashri et al. | FPGA based Silicon on Chip using Flexible Digital Pre-Distortion for Software Defined Radio Transceiver | |
Shokri et al. | A combination Technique based on Polynomial Method and look-up Table for Linearity Digital Pre-distortion in Power Amplifiers | |
Abi Hussein et al. | Piecewise complex circular approximation of the inverse characteristics of power amplifiers for digital predistortion techniques |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180308 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6492102 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |