KR101102465B1

KR101102465B1 - 광대역 전력 증폭기를 위한 디지털 전치왜곡 장치 및 그 방법

Info

Publication number: KR101102465B1
Application number: KR1020100041263A
Authority: KR
Inventors: 이용훈; 최성호; 정의림
Original assignee: 한국과학기술원
Priority date: 2010-05-03
Filing date: 2010-05-03
Publication date: 2012-01-05
Also published as: US8912848B2; KR20110121805A; WO2011139002A1; US20130200948A1

Abstract

본 발명은 인지통신(Cognitive Radio, CR) 시스템과 같이 광대역 주파수 범위를 활용하는 동적 스펙트럼 할당 시스템에서 동작하는 디지털 전치왜곡 장치 및 그 방법을 구현할 수 있도록 한다.
또한, 기존 전치왜곡 장치는 기본(fundamental) 주파수 대역의 신호만 선형화하는데 목적을 가진 반면, 본 발명은 주파수

위치의 기본 신호의 선형화뿐만 아니라,

,

, ... 의 고주파수 위치에서 발생하는 고조파 신호의 제거를 동시에 수행하는 디지털 전치왜곡 장치 및 그 방법을 구현하는 것에도 그 목적이 있다.
본 발명의 바람직한 일실시예에 따른 광대역 전력 증폭기를 위한 디지털 전치왜곡 장치는, 비선형 전력 증폭기; 등가 증폭기 모델 추정기; N개의 전치왜곡기; 및 N개의 전치왜곡기의 계수를 추출하는 계수 추출기;를 포함한다.

Description

광대역 전력 증폭기를 위한 디지털 전치왜곡 장치 및 그 방법{Digital Predistortion Apparatus for Wideband Power Amplifiers and Method Therefor}

본 발명은 디지털 전치왜곡 장치 및 그 방법에 관한 것으로, 특히 인지통신(Cognitive Radio, CR) 시스템과 같이 광대역 주파수 범위를 활용하는 동적 스펙트럼 할당 시스템에서 동작하는 광대역 전력 증폭기를 위한 디지털 전치왜곡 장치 및 그 방법에 관한 것이다.

이동 통신, TV 방송, 근거리 또는 도시내 망 네트워크 등과 같은 통신 수요의 기하급수적인 증가에 의해 한정된 주파수 자원은 거의 포화 상태에 이르고 있다. 따라서 한정된 주파수 자원을 효율적으로 분배하고 사용하기 위한 기술들이 최근 주목받고 있다.

이러한 기술 중에서도 지속적으로 변화하는 주파수 대역들의 사용 현황을 인지하고 빈 주파수 대역을 선정, 기존의 전파 환경에 간섭을 주지 않으면서 빈 주파수 대역을 활용하여 주파수 사용률을 극대화할 수 있는 인지통신(Cognitive Radio, CR)에 대한 연구가 활발히 진행되고 있다.

CR은 기존 통신 방식과 같이 고정된 반송 주파수(Carrier Frequency)를 이용하여 전송하는 방식이 아닌, 매우 넓은 주파수 범위의 스펙트럼(Spectrum)을 검색한 후 현재 사용 가능한 주파수 대역을 활용하여 반송 주파수 및 대역폭을 조절하여 전송하는 방식이다. 즉 CR 시스템은 매우 넓은 광대역을 검색 후 임의의 주파수 대역을 사용하여 전송을 할 수 있는 것이 특징이다.

기존 통신 시스템에서 신호의 전송 대역폭(Bandwidth, BW) 값은 일반적으로 반송 주파수(

)보다 훨씬 작다(

). 그러므로 전력 증폭기의 비선형 특성에서 기인한

의 정수배(

,

, ... )에서 발생하는 고조파 (harmonic) 신호들은 원하지 않는 신호이며, 증폭기 출력단에서 필터에 의해 쉽게 제거될 수 있었다.

그러나 CR 시스템은 앞서 설명했듯이 기존 통신 시스템보다 광대역을 고려해야 하며, 해당 대역에서 반송 주파수 및 대역폭이 자유로이 바뀔 수 있어야 하므로 고려하는 전송 대역폭은 반송 주파수보다 매우 크다(

). 따라서 증폭기 출력 필터는 특정 주파수만을 통과시켜 주지 않고 광대역 통과 기능을 갖는다. 결국 전송 가능한 주파수 대역이 광대역에 걸쳐 있어 증폭기에서 발생하는 고조파 신호들은 해당 통신 대역에 들어 있을 수 있기 때문에 증폭기 출력단에서 제거가 어렵다. 즉 고조파 신호의 주파수가 필요에 따라 송신 신호를 보내기 위해 쓰일 수 있기 때문에 특정 주파수 필터를 설치할 수 없다. 또한 CR 시스템에서는, 전송하고자 하는 신호의 반송 주파수가 동적으로 변화하기 때문에 고조파 신호들도 동적으로 변화하게 되어 비선형 출력 신호에 의한 제거는 필터 등에 의해 쉽게 이루어지지 않는다.

이러한 고조파 신호들을 제거하지 않을 경우 CR 시스템과 같이 임의의 빈 스펙트럼을 빌려 쓰는 시스템에서 고조파 신호는 기존 통신 시스템에 간섭으로 작용하게 되어 영향을 주게 되기 때문에 반드시 제거되어야 한다.

본 발명은 전술한 바와 같은 기술적 과제를 해결하는 데 목적이 있는 발명으로서, CR 시스템과 같이 광대역 주파수 범위를 활용하는 동적 스펙트럼 할당 시스템에서 동작하는 디지털 전치왜곡 장치 및 그 방법을 구현하는 것에 그 목적이 있다.

또한, 기존 전치왜곡 장치는 기본(fundamental) 주파수 대역의 신호만 선형화하는데 목적을 가진 반면, 본 발명은 주파수

위치의 기본 신호의 선형화뿐만 아니라,

,

, ... 의 고주파수 위치에서 발생하는 고조파 신호의 제거를 동시에 수행하는 디지털 전치왜곡 장치 및 그 방법을 구현하는 것에도 그 목적이 있다.

본 발명의 바람직한 일실시예에 따른 디지털 전치왜곡 장치는 랜덤 신호 발생기에 의해 생성된 N개의 입력 신호를 증폭한 후, N개의 출력 신호를 생성하는 비선형 전력 증폭기; 상기 N개의 입력 신호와 상기 N개의 출력 신호를 입력받아 상기 비선형 전력 증폭기의 특성을 추정하는 등가 증폭기 모델 추정기;상기 추정한 비선형 전력 증폭기의 특성을 이용하여 N개의 전치왜곡기의 계수를 추출하는 계수 추출기; 및 상기 N개의 출력 신호 중 전부 또는 일부의 신호를 제거하거나 보상하는 N개의 전치왜곡기;를 포함한다.

또한 상기 N개의 전치왜곡기는,상기 비선형 전력 증폭기로부터의 상기 N개의 출력 신호 중 두 번째 고조파 신호부터 N번째 고조파 신호까지를 제거하는 N-1개의 고조파 제거 전치왜곡기; 및 상기 비선형 전력 증폭기로부터의 상기 N개의 출력 신호 중 기본 신호의 비선형 특성을 보상하는 기본 신호 전치왜곡기;를 포함하는 것이 바람직하다.

본 발명의 다른 일실시예에 따른 디지털 전치왜곡 장치는, 상기 N개의 입력 신호를 아날로그 신호로 변환하는 디지털 아날로그 변환기; 상기 아날로그 신호로 변환된 N개의 신호를 업컨버팅(Upconverting)하는 제1믹서기; 상기 업컨버팅된 신호 중 실수 신호를 선택하는 실수연산기; 상기 비선형 전력 증폭기의 상기 N개의 출력 신호를 다운컨버팅(Downconverting)하는 제2믹서기; 상기 다운컨버팅된 신호를 디지털 신호로 변환하는 아날로그 디지털 변환기; 및 상기 디지털 신호로 변환된 신호 중 이미지(Image) 신호를 제거하는 저역 통과 필터;를 더 포함할 수 있다.

아울러 상기 계수 추출기는, 상기 N-1개의 고조파 제거 전치왜곡기 중 제일 높은 주파수의 고조파에 대한 고조파 제거 전치왜곡기의 계수를 제일 먼저 추출한 후, 단계적으로 주파수가 낮은 고조파에 대한 고조파 제거 전치왜곡기의 계수를 추출하는 것을 특징으로 한다.

또한, 상기 고조파 제거 전치왜곡기의 계수를 모두 추출하여 고정한 후, 상기 기본 신호 전치왜곡기의 계수를 추출하는 것을 특징으로 한다.

구체적으로 본 발명의 바람직한 일실시예에 따른 디지털 전치왜곡 방법은 (a) 랜덤 신호 발생기가, N개의 입력 신호를 생성하는 단계; (b) 비선형 전력 증폭기가 상기 생성된 N개의 입력 신호를 증폭한 후, N개의 출력 신호를 생성하는 단계; (c) 등가 증폭기 모델 추정기가, 상기 N개의 입력 신호와 상기 N개의 출력 신호를 입력받아 상기 비선형 전력 증폭기의 특성을 추정하는 단계; (d) 계수 추출기가, 상기 추정한 비선형 전력 증폭기의 특성을 이용하여 N-1개의 고조파 제거 전치왜곡기 및 하나의 기본 신호 전치왜곡기를 위한 계수를 추출하는 단계; (e) 상기 N-1개의 고조파 제거 전치왜곡기가, 상기 N개의 출력 신호 중 두 번째 고조파 이상의 신호를 제거하는 단계; 및 (f) 상기 기본 신호 전치왜곡기가, 상기 N개의 출력 신호 중 기본 신호에서 발생한 비선형 특성을 보상하는 단계;를 포함한다.

또한, 상기 (a) 단계와 (b) 단계의 사이에는, (a-1) 디지털 아날로그 변환기가, 상기 N개의 입력 신호를 아날로그 신호로 변환하는 단계; (a-2) 제1믹서기가, 상기 아날로그 신호로 변환된 신호를 업컨버팅 (Upconverting) 하는 단계; (a-3) 실수연산기가 상기 업컨버팅된 신호 중 실수 신호를 선택하는 단계; 및 (a-4) 상기 (a-3) 단계로부터의 선택된 실수 신호를 상기 비선형 전력 증폭기에 입력하는 단계;를 더 포함할 수 있다.

아울러 상기 (b) 단계와 (c) 단계의 사이에는, (b-1) 상기 비선형 전력 증폭기의 상기 N개의 출력 신호를 제2믹서기에 입력하여 다운컨버팅(Downconverting)하는 단계; (b-2) 아날로그 디지털 변환기가 상기 다운컨버팅된 신호를 디지털 신호로 변환하는 단계; (b-3) 저역 통과 필터가, 상기 디지털 신호로 변환된 신호 중 이미지(Image) 신호를 제거하는 단계;를 더 포함할 수 있다.

구체적으로 상기 (d) 단계는, 상기 N-1개의 고조파 제거 전치왜곡기 중 제일 높은 주파수의 고조파에 대한 고조파 제거 전치왜곡기의 계수를 제일 먼저 추출한 후, 단계적으로 주파수가 낮은 고조파에 대한 고조파 제거 전치왜곡기의 계수를 추출하는 단계; 및 상기 N-1개의 고조파 제거 전치왜곡기의 계수를 모두 추출하여 고정한 후, 상기 기본 신호 전치왜곡기의 계수를 추출하는 단계;를 포함하는 것을 특징으로 한다.

본 발명의 디지털 전치왜곡 장치 및 그 방법에 따르면, CR 시스템과 같이 광대역 주파수 범위를 활용하는 동적 스펙트럼 할당 시스템에서 동작하는 디지털 전치왜곡 장치 및 그 방법을 구현할 수 있다.

또한, 기존 전치왜곡 장치는 기본(fundamental) 주파수 대역의 신호만 선형화하는 효과에 머무르고 있으나, 본 발명은 주파수

위치의 기본 신호의 선형화뿐만 아니라,

,

, ... 의 고주파수 위치에서 발생하는 고조파 신호의 제거를 동시에 수행하는 디지털 전치왜곡 장치 및 그 방법을 구현할 수 있다.

도 1은 기존 통신 시스템과 인지통신(Cognitive Radio, CR) 시스템의 비교도이다.
도 2는 기존 통신 시스템의 통과대역 송신기 모델을 나타낸다.
도 3은 비선형 전력 증폭기의 비선형 특성에 의해 발생하는 고조파 신호의 제거를 위한 전치왜곡 장치의 일실시예를 나타낸다.
도 4는 K=3일 경우 비혼조 항들을 나타낸다.
도 5는 본 발명의 바람직한 일실시예에 따른 전치왜곡 장치의 구성도를 나타낸다.
도 6은 본 발명의 바람직한 일실시예에 따른 디지털 전치왜곡 방법의 흐름도를 나타낸다.
도 7은 비선형 전력 증폭기에 입력하기 위한 입력 신호의 전처리 과정을 나타낸다.
도 8은 등가 증폭기 모델 추정기의 입력을 위한 신호의 흐름도를 나타낸다.
도 9는 계수 추출기의 계수 추출의 흐름도를 나타낸다.
도 10은 본 발명의 효과를 검증하기 위한 모의실험 환경을 나타낸다.
도 11은 본 발명의 일실시예에 따른 고조파 제거 성능을 나타낸다.
도 12는 본 발명의 일실시예에 따른 기본 신호의 주파수 스펙트럼을 나타낸다.
도 13은 본 발명의 일실시예에 따른 두 번째 고조파 신호의 주파수 스펙트럼을 나타낸다.
도 14는 본 발명의 일실시예에 따른 세 번째 고조파 신호의 주파수 스펙트럼을 나타낸다.

이하, 첨부된 도면을 참조하면서 본 발명의 일실시예에 따른 광대역 전력 증폭기를 위한 디지털 전치왜곡 장치 및 그 방법에 대해 상세히 설명하기로 한다.

본 발명의 하기의 실시예는 본 발명을 구체화하기 위한 것일 뿐 본 발명의 권리범위를 제한하거나 한정하는 것이 아님은 물론이다. 본 발명의 상세한 설명 및 실시예로부터 본 발명이 속하는 기술 분야의 전문가가 용이하게 유추할 수 있는 것은 본 발명의 권리범위에 속하는 것으로 해석된다.

우선, 도 1에 기존 통신 시스템과 인지통신(Cognitive Radio, CR) 시스템을 비교하였다.

도 1의 (a)로부터 알 수 있는 바와 같이 기존 통신 시스템에서의 신호의 전송 대역폭(Bandwidth, BW) 값은 일반적으로 반송 주파수(

)보다 훨씬 작다 (

). 그러므로 전력 증폭기의 비선형 특성에서 기인한

의 정수배 (

,

, ... )에서 발생하는 고조파(harmonic) 신호들은 원하지 않는 신호이며, 증폭기 출력단에서 필터에 의해 쉽게 제거될 수 있었다.

그러나 도 1의 (b)로부터 알 수 있는 바와 같이, CR 시스템과 같이 광대역 주파수 범위를 활용하는 동적 스펙트럼 할당 시스템에서는 기존 통신 시스템보다 광대역을 고려해야 하며, 해당 대역에서 반송 주파수 및 대역폭이 자유로이 바뀔 수 있어야 하므로 고려하는 전송 대역폭은 반송 주파수보다 매우 크다(

). 따라서 증폭기 출력 필터는 특정 주파수만을 통과시켜주지 않고 광대역 통과 기능을 갖는다. 결국 전송 가능한 주파수 대역이 광대역에 걸쳐 있어 증폭기에서 발생하는 고조파 신호들은 해당 통신 대역에 들어 있을 수 있기 때문에 증폭기 출력단에서 제거가 어렵다.

따라서, 기존 전치왜곡 송신기는 기본(fundamental) 주파수 대역의 신호만 선형화하는데 목적을 가진 반면, 본 발명은 주파수

위치의 기본 신호의 선형화뿐만 아니라,

,

, ... 의 고주파수 위치에서 발생하는 고조파 신호의 제거를 동시에 수행할 필요가 있다.

하기에 기존 통신 시스템과 CR 시스템과 같은 동적 스펙트럼 할당 시스템에 있어서 전치왜곡 장치 및 방법의 차이점에 대해 좀 더 상세히 설명하기로 한다.

기존 통신 시스템

도 2에 기존 통신 시스템의 통과대역 송신기 모델을 나타내었다.

복소신호

는 디지털 아날로그 변환기(Digital to Analog Converter, DAC)에 의해 아날로그 신호

로 변환되고,

는 믹서기(mixer)에 의해 업컨버팅(upconverting)된 후 실수(real) 신호

로 변환된다.

는 비선형 전력 증폭기에 의해 증폭된 후 전송되는데, 비선형 전력 증폭기

는 수학식 1과 같이 K 차수의 다항식으로 표현된다.

여기서

는 비선형 전력 증폭기의 특성을 나타내는 계수이다. 비선형 전력 증폭기의 비선형 특성에 의한 영향을 고려하기 위하여 수학식 2와 같은 통과대역(passband)과 기저대역(baseband)의 관계식을 이용한다.

여기서

이며,

는 반송 주파수이다. 수학식 2를 수학식 1에 대입하면, 수학식 3과 같은 식을 얻을 수 있다.

여기서

를 의미하며,

는 DC(direct current) 위치의 출력 신호이며,

는 송신 신호의 첫번째 고조파 신호인 기본 신호,

는 송신 신호의 두 번째 고조파 신호,

는 송신 신호의 세 번째 고조파 신호이다. 기존 전치왜곡 기법은 기본 신호 (

)의 선형화만을 고려했으며, 비선형 특성에 의해 발생하는 두 번째 이상의 고조파 신호는 고려하지 않았다. 그러나, CR 시스템과 같은 동적 스펙트럼 할당 시스템에서 이러한 두 번째 이상의 고조파 신호는 반드시 제거되어야 한다. 따라서, 본 발명은 두 번째 이상의 고조파 신호의 제거뿐만 아니라 기본 신호의 선형화를 동시에 고려한 전치왜곡 알고리즘을 제시한다.

동적 스펙트럼 할당 시스템

도 3에 비선형 전력 증폭기의 출력에서 발생하는 고조파 성분을 제거할 수 있는 일반적인 전치왜곡 장치의 일실시예를 나타내었다.

전치왜곡기는 기저대역에서 반송 주파수의 정수배에 해당하는 위치마다 존재하며,

은 기본 신호를 선형화하는 기본 신호 전치왜곡기이며,

,

, ...은 각각 두 번째, 세 번째 고조파 신호들을 제거하는 고조파 제거 전치왜곡기이다.

도 3과 같은 다중 입력 송신기에서 출력 신호는 증폭기의 비선형 특성에 의해 매우 복잡한 형태를 갖는다. N=3일 때를 실시예로 설명한다.

를 각각 비선형 전력 증폭기의 입력이라고 하면,

,

와 같다.

를 수학식 1에 대입하면, 수학식 4와 같은 식을 얻을 수 있다.

여기서

이다. 시간 인덱스 t는 간단한 표현을 위해 생략되었고,

는 비선형전력 증폭기의 비선형 함수를 나타낸다. 모든 비혼조 항(Intermodulation Term)은 도 4에 K=3일 때에 관해 정리되었다.

위 수학식 4를 이산(Discrete) 영역에서 다시 표현하면서,

관계식을 적용하면 수학식 5를 얻을 수 있다.

여기서

이다. 시간 인덱스 n은 간단한 표현을 위해 생략되었다.

본 발명의 일실시예로, N=3일 경우 출력 식으로부터 전치왜곡기 설계 문제는 다음의 수학식 6을 동시에 만족하는

을 구하는 것으로 요약된다.

그러나, 수학식 6에서

는 비선형 함수이기 때문에 수학식 6을 직접 동시에 푸는 것은 쉽지 않다.

따라서, 도 5와 같은 본 발명의 바람직한 일실시예의 전치왜곡 장치의 구성도를 제안한다. 다만, 도 5에서는 N=3인 경우를 예시로 도시하였으나, N은 2 이상의 임의의 자연수로서 확장될 수 있음은 물론이다.

도 5에 나타낸 바와 같이, 본 발명의 바람직한 일실시예에 따른 디지털 전치왜곡장치는, 랜덤 신호 발생기(미도시); 비선형 전력 증폭기(10)(Power Amplifier, PA); 등가 증폭기 모델 추정기(20); 계수 추출기(30); 및 N개의 전치왜곡기(40);를 포함한다.

본 발명의 상기 구성 요소들의 역할을 하기에서 살펴 보기로 한다.

상기 비선형 전력 증폭기(10)는 랜덤 신호 발생기에 의해 생성된 N개의 입력 신호를 입력받아 증폭한 후, N개의 출력 신호를 생성하는 역할을 한다. 본 발명에서의 상기 비선형 전력 증폭기(10)는 실제 소자로서의 전력 증폭기뿐만 아니라, 전력 증폭기의 모델도 포함하는 개념이다.

상기 등가 증폭기 모델 추정기(20)는 상기 N개의 입력 신호와 상기 비선형 전력 증폭기(10)로부터 상기 N개의 출력 신호를 입력받아 상기 비선형 전력 증폭기(10)의 기저대역에서의 특성을 추정하는 역할을 한다.

또한, 상기 등가 증폭기 모델 추정기(20)에의 N개의 입력 신호와 N개의 출력 신호가 기저대역에서의 신호가 아닌 경우, 상기 등가 증폭기 모델 추정기(20)의 내부 또는 외부에 기저대역에서의 N개의 입력 신호와 N개의 출력 신호로 변환하는 과정이 추가적으로 포함될 수도 있다.

또한, 상기 계수 추출기(30)는 상기 추정한 비선형 전력 증폭기(10)의 특성을 이용하여 상기 전치 왜곡기(40)를 위한 계수를 추출한다.

상기 전치왜곡기(40)는 고조파 제거 전치왜곡기 및 기본 신호 전치왜곡기를 포함할 수 있다.

N-1개의 고조파 제거 전치왜곡기는 상기 비선형 전력 증폭기(10)의 N개의 출력 신호 중 두 번째 고조파 신호부터 N번째 고조파 신호까지를 제거하는 역할을 하며, 기본 신호 전치왜곡기는 상기 비선형 전력 증폭기(10)의 N개의 출력 신호 중 기본 신호의 비선형 특성을 보상하는 역할을 한다.

즉, 본 발명의 일실시예에 따른 디지털 전치왜곡 장치는 도 3의 일반적인 전치왜곡 장치와는 달리 상기 등가 증폭기 모델 추정기(20)와 상기 계수 추출기(30)를 포함하는 것에 의해 적응 계수 알고리즘을 구현할 수 있다.

또한 본 발명의 디지털 전치왜곡 장치는, 상기 비선형 전력 증폭기(10)를 위한 상기 N개의 입력 신호를 아날로그 신호로 변환하는 디지털 아날로그 변환기(50)(Digital to Analog Converter, DAC); 상기 아날로그 신호로 변환된 N개의 신호를 업컨버팅(Upconverting) 하는 제1믹서기(60)(Mixer); 상기 업컨버팅된 신호 중 실수 신호만 선택하는 실수연산기(70)(Real Operator); 상기 비선형 전력 증폭기(10)의 출력 신호를 다운컨버팅(Downconverting)하는 제2믹서기(80)(Mixer); 상기 다운컨버팅된 신호를 아날로그 신호로부터 디지털 신호로 변환하는 아날로그 디지털 변환기(90)(Analog to Digital Converter, ADC); 및 상기 디지털 신호로 변환하는 과정에서 발생한 이미지(Image) 신호를 제거하는 저역 통과 필터(100)(Low Pass Filter, LPF);를 더 포함할 수 있다.

도 5의 일실시예에 따른 본 발명에서는 수학식 6은 수학식 7과 같이 쓸 수 있다.

새로운 구조에서는 수학식 7의 마지막 식에서 임의의

,

입력에 대해

를 우선 구할 수 있다. 이후에 두 번째 식에서

를 고정한 후

를 구할 수 있다. 마지막으로

와

를 고정한 후 첫 번째 식에서

를 구할 수 있다. 따라서 단계적으로 고조파 신호를 제거하며, 기본 신호를 선형화하는 상기 N개의 전치왜곡기(40)의 설계가 가능하다. 또한, 더욱 고차의 고조파 신호에 대해서도 같은 방식에 의해 단계 구조로 확장 가능하다.

하기에 N=3일 때의 본 발명의 구체적인 실시 예에 대해 상세하게 설명하기로 한다.

등가 전력 증폭기 모델 추정

첫 번째 단계에서는 상기 등가 증폭기 모델 추정기(20)에서 상기 비선형 전력 증폭기(10)의 기저대역에서의 고조파 주파수 위치의 등가 증폭기 모델을 추정한다. 수학식 4와 도 4로부터 기본 신호의 등가 증폭기 모델을 정리하면 수학식 8과 같이 나타낼 수 있다.

여기서

,

이다.

의 각 항목은 상기 비선형 전력 증폭기(10)의 출력에서

항의 출력을 만드는

의 조합이다. 이때 위 계수의 개수는 상기 비선형 전력 증폭기(10)의 비선형 차수 K에 따라 달라진다. 예를 들어 K=3인 경우 3차까지의 비선형 항을 가지게 된다. 유사하게, 두 번째와 세 번째 고조파 신호의 등가 비선형 전력 증폭기 모델은 각각 수학식 9 및 수학식 10과 같이 나타낼 수 있다.

여기서

,

이다.

여기서

,

이다.

상기 수학식 8, 수학식 9 및 수학식 10에서는 비선형 전력 증폭기 모델 예는 3차까지의 다항식으로 제한하였다. 그러나 성능 향상을 위하여 다항식 차수는 시스템 설계자에 의하여 확장 가능하다.

수학식 9 및 수학식 10에서

,

의 각 항목은 각각 상기 비선형 전력 증폭기(10)의 출력에서

항 및

항의 출력을 만드는

의 조합이다. 상기 비선형 전력 증폭기(10)의 특성을 나타내는

를 구하기 위한 비용 함수(cost function)는 각각 수학식 11과 같이 정의된다.

여기서

,

이며,

는 각각

의 추정 벡터이다. LMS(least mean squares) 알고리즘을 유도하기 위하여 수학식 11을 수학식 12와 같이 변경할 수 있다.

수학식 12를 최소화하는

의 업데이트 식은 수학식 13과 같이 유도된다.

여기서

는 수렴 속도와 안정도(stability)를 조절하는 스텝사이즈이다.

고조파 제거 전치왜곡기의 계수 추출

등가 증폭기 모델을 추정한 후 고조파 제거 및 기본 신호를 선형화하기 위한 상기 전치왜곡기(40)의 계수를 추출할 수 있다. 우선 세 번째 고조파의 증폭기 모델에 기반하여 세 번째 고조파를 제거한 후, 두 번째 고조파를 제거한다. 세 번째 고조파 신호를 제거하기 위한 세 번째 전치왜곡기는 수학식 14과 같이 표현할 수 있다.

여기서

,

이며, 전치왜곡기의 다항식 차수는 설계자에 의해 결정될 수 있다.

의 각 항은 상기 비선형 전력 증폭기(10)의 출력에서

을 만드는

의 조합으로 구성된다. 최적의 세 번째 전치왜곡기의 계수를 구하기 위한 비용 함수는 수학식 15와 같이 정의된다.

여기서

이다. 즉

위치의 출력 신호를 최소화하는 것이다.

를 최소화하기 위한 적응 계수 알고리즘은 수학식 16과 같이 유도된다.

여기서

은 스텝사이즈이다.

같은 방법으로 두 번째 고조파를 제거하기 위한 두 번째 전치왜곡기의 계수 갱신 알고리즘을 얻을 수 있다. 두 번째 전치왜곡기는 수학식 17과 같이 표현될 수 있다.

여기서

,

이다.

의 각 항은 증폭기 출력에서

을 만드는

의 조합이며, 다항식 차수는 설계자에 의해 결정될 수 있다. 최적의 두 번째 전치왜곡기의 계수를 구하기 위한 비용 함수는 수학식 18과 같이 정의된다.

여기서

이다. 즉

위치의 출력 신호를 최소화 하는 것이다.

를 최소화하기 위한 적응 계수 알고리즘은 다음 수학식 19과 같이 유도된다.

여기서

는 스텝사이즈이다.

이상의 과정을 거쳐 고조파를 제거하는 세 번째 전치왜곡기 및 두 번째 전치왜곡를 설계한 이후, 기본 신호 선형화를 위한 첫 번째 전치왜곡기의 계수를 추출할 수 있다.

기본 신호 선형화를 위한 전치왜곡기의 계수 추출

상기에서 추출된 세 번째 전치왜곡기의 계수 및 두 번째 전치왜곡기의 계수를 고정한 후 첫 번째 전치왜곡기인 기본 신호 전치 왜곡기의 계수를 최종적으로 추출한다. 기본 신호는 홀수 차수로 구성되므로, 첫 번째 전치왜곡기는 수학식 20과 같이 표현된다.

여기서

,

이며, 여기서 전치왜곡기의 다항식 차수는 설계자에 의해 결정될 수 있다.

첫 번째 전치왜곡기의 계수를 구하기 위한 비용 함수는 수학식 21과 같이 정의된다.

여기서

이다.

를 최소화하기 위한 적응 계수 알고리즘은 수학식 22와 같이 유도된다.

여기서

은 스텝사이즈이다. 이상의 과정을 거쳐 고조파 제거 전치 왜곡기를 설계한 후, 기본 신호 선형화를 위한 첫 번째 전치왜곡기인 기본 신호 전치왜곡기의 계수를 추정할 수 있다.

상술한 바와 같은 바람직한 본 발명의 일실시예에 따른 디지털 전치왜곡 방법을 정리하면, 도 6과 같이 나타낼 수 있다.

즉, 본 발명에 따른 디지털 전치왜곡 방법은 랜덤 신호 발생기가 N개의 입력 신호를 생성하는 단계(S200); 상기 비선형 전력 증폭기(10)가 상기 생성된 N개의 입력 신호를 증폭한 후, N개의 출력 신호를 생성하는 단계(S300); 상기 등가 증폭기 모델 추정기(20)가 상기 N개의 입력 신호와 상기 N개의 출력 신호를 입력받아 상기 비선형 전력 증폭기(10)의 특성을 추정하는 단계(S400); 상기 계수 추출기(30)가 상기 추정한 비선형 전력 증폭기의 특성을 이용하여 고조파 제거 전치왜곡기 및 기본 신호 전치왜곡기를 위한 계수를 추출하는 단계(S500); N-1개의 고조파 제거 전치왜곡기가, 상기 N개의 출력 신호 중 두 번째 고조파 이상의 신호를 제거하는 단계(S600); 및 상기 기본 신호 전치왜곡기가, 상기 N개의 출력 신호 중 기본 신호에서 발생한 비선형 특성을 보상하는 단계(S700);를 포함한다.

또한 도 7은 상기 비선형 전력 증폭기(10)에 입력하기 위한 입력 신호의 전처리 과정을 나타내었다.

도 7에 도시한 바와 같이, 본 발명에 따른 디지털 전치왜곡 방법은 상기 S200 단계와 상기 S300 단계 사이에 상기 디지털 아날로그 변환기(50)가 N개의 입력 신호를 아날로그 신호로 변환하는 단계(S210); 제1믹서기(60)가 상기 아날로그 신호로 변환된 신호를 업컨버팅(Upconverting)하는 단계(S220); 실수연산기(70)가 상기 업컨버팅된 신호 중 실수 신호를 선택하는 단계(S230); 및 상기 S230 단계로부터 선택된 실수 신호를 상기 비선형 전력 증폭기(10)에 입력하는 단계(S240);를 더 포함할 수 있다.

도 8은 상기 등가 증폭기 모델 추정기(20)의 입력을 위한 신호의 처리를 위한 흐름도를 나타낸다.

즉, 본 발명에 따른 디지털 전치왜곡 방법은 상기 등가 증폭기 모델 추정기(20)의 입력을 위한 신호의 처리를 위해 상기 비선형 전력 증폭기(10)의 상기 N개의 출력 신호를 제2믹서기(80)에 입력하여 다운컨버팅하는 단계(S310); 아날로그 디지털 변환기(90)가 상기 다운컨버팅(Downconverting)된 신호를 디지털 신호로 변환하는 단계(S320); 저역 통과 필터(100)가 상기 디지털 신호로 변환된 신호 중 허수에서 이미지(Image) 신호를 제거하는 단계(S330);를 더 포함할 수 있다.

구체적인 상기 계수 추출기(30)의 계수 추출 단계인 S500 단계의 상세한 흐름도를 도 9에 나타내었다. 도 9에 도시한 바와 같이, 계수 추출 단계는 상기 N-1개의 고조파 제거 전치왜곡기 중 제일 높은 주파수의 고조파에 대한 고조파 제거 전치왜곡기의 계수를 제일 먼저 추출한 후, 단계적으로 주파수가 낮은 고조파에 대한 고조파 제거 전치왜곡기의 계수를 추출하는 단계(S510); 및 상기 고조파 제거 전치왜곡기의 계수를 모두 추출하여 고정한 후, 상기 기본 신호 전치왜곡기의 계수를 추출하는 단계(S520);를 포함할 수 있다.

효과의 검증

본 발명의 효과를 검증하기 위하여 컴퓨터 모의 실험을 수행하였다. 모의 실험 환경은 도 10에 도시한 바와 같다. 송신기의 전송 신호

는 16-QAM 신호를 0.25의 롤오프(roll-off) 값과 10배 오버샘플링(oversampling)된 값을 갖는 SRRC (Square Root Raised Cosine) 필터로 필터링한 신호를 사용하였다. 통과대역에서의 증폭기 출력을 검증하기 위하여 10배 오버샘플링된 신호를 전치왜곡기 블록을 거쳐 프로세싱을 한 후 다시 20배 업샘플링(upsampling)한 후 믹서기를 통해 업컨버팅 하여 통과대역 전력 증폭기에 입력하였다. 귀환 경로(Feedback Path)에서는 등가 증폭기 모델 및 전치왜곡기의 계수를 추정하기 위하여

,

주파수 신호를 다운컨버팅한 후 필터링하고 20배 다운샘플링(downsampling)하였다. 모의 실험에 사용한 비선형 전력 증폭기는 수학식 23과 같이 나타낼 수 있다.

도 11은 본 발명에서 제안한 전치왜곡 방식을 적용했을 때의 고조파 제거 성능을 나타낸 것이다.

도 11로부터 알 수 있는 바와 같이, 전치왜곡기를 적용하지 않았을 때 주파수

위치에 기본 신호가 출력되며,

및

위치에 고조파 신호가 발생하여 원하지 않는 간섭 신호를 발생시키게 된다. 해당 고조파 신호를 제거하기 위하여 본 발명에서 제안한 전치왜곡 방식을 적용하면 고조파 신호를

위치에서는 약 40dB 가량,

위치에서는 약 20dB 가량 줄일 수 있음을 알 수 있다.

도 12, 도 13 및 도 14는 각 주파수 위치의 신호를 기저대역으로 변환한 후 각 주파수 위치에서 본 주파수 스펙트럼이다. 도 8에서 제안한 전치왜곡 방식의 선형화를 통해 기본 신호의 인접 대역에서 약 20dB 이상 간섭을 줄일 수 있었다. 도 13 및 도 14에서 비선형에 의해 발생한 고조파 신호의 감쇄를 확인할 수 있다. 도 13에서 두 번째 고조파 신호를 약 40dB가량 감소시켰음을 확인할 수 있고, 도 14에서 세 번째 고조파 신호를 약 20dB 가량 감소시켰음을 확인할 수 있다.

이상으로부터 본 발명에서 제안하는 새로운 전치왜곡 기법을 통해 두 번째 이상의 고조파 신호를 효과적으로 제거하는 동시에, 기본 신호 또한 선형화할 수 있음을 확인할 수 있다. 본 발명은 CR 시스템에 유용하게 쓰일 것으로 판단되며, 기존 시스템에서도 고조파 제거 목적으로 사용될 수 있다.

10 : 비선형 전력 증폭기
20 : 등가 증폭기 모델 추정기 30 : 계수 추출기
40 : 전치왜곡기 50 : 디지털 아날로그 변환기
60 : 제1믹서기 70 : 실수연산기
80 : 제2믹서기 90 : 아날로그 디지털 변환기
100 : 저역 통과 필터

Claims

디지털 전치왜곡 장치에 있어서,
랜덤 신호 발생기에 의해 생성된 2이상의 자연수 N(이하, 'N')개의 입력 신호를 증폭한 후, N개의 출력 신호를 생성하는 비선형 전력 증폭기;
상기 N개의 입력 신호와 상기 N개의 출력 신호를 입력받아 상기 비선형 전력 증폭기의 특성을 추정하는 등가 증폭기 모델 추정기;
상기 추정한 비선형 전력 증폭기의 특성을 이용하여 N개의 전치왜곡기의 계수를 추출하는 계수 추출기; 및
상기 N개의 출력 신호 중 전부 또는 일부의 신호를 제거하거나 보상하는 N개의 전치왜곡기;를 포함하는 광대역 전력 증폭기를 위한 디지털 전치왜곡 장치.
제1항에 있어서, 상기 N개의 전치왜곡기는,
상기 비선형 전력 증폭기로부터의 상기 N개의 출력 신호 중 두 번째 고조파 신호부터 N번째 고조파 신호까지를 제거하는 N-1개의 고조파 제거 전치왜곡기; 및
상기 비선형 전력 증폭기로부터의 상기 N개의 출력 신호 중 기본 신호의 비선형 특성을 보상하는 기본 신호 전치왜곡기;를 포함하는 것을 특징으로 하는 광대역 전력 증폭기를 위한 디지털 전치왜곡 장치.
제1항 또는 제2항에 있어서,
상기 N개의 입력 신호를 아날로그 신호로 변환하는 디지털 아날로그 변환기;
상기 아날로그 신호로 변환된 N개의 신호를 업컨버팅(Upconverting)하는 제1믹서기;
상기 업컨버팅된 신호 중 실수 신호를 선택하는 실수연산기;
상기 비선형 전력 증폭기의 상기 N개의 출력 신호를 다운컨버팅(Downconverting)하는 제2믹서기;
상기 다운컨버팅된 신호를 디지털 신호로 변환하는 아날로그 디지털 변환기; 및
상기 디지털 신호로 변환된 신호 중 이미지(Image) 신호를 제거하는 저역 통과 필터;를 더 포함하는 것을 특징으로 하는 광대역 전력 증폭기를 위한 디지털 전치왜곡 장치.
제1항에 있어서,
기본 신호를 위한 상기 등가 증폭기 모델 추정기에 의한 비선형 전력 증폭기의 특성 추정은 다음의 수학식과 같이 표현 가능한 것을 특징으로 하는 광대역 전력 증폭기를 위한 디지털 전치왜곡 장치.

여기서
,
이다.
(상기 수학식에서,
은 비선형 전력 증폭기의 특성을 나타내는 계수이고,
는 비선형 전력 증폭기의 N개의 입력 신호,
는 N개의 입력 신호의 복소공액이다. 다만, 비선형 전력 증폭기 모델 예는 3차까지의 다항식으로 제한하였다. 그러나 성능 향상을 위하여 다항식 차수는 시스템 설계자에 의하여 확장 가능하다.)
제1항에 있어서,
두 번째 및 세 번째 고조파 신호를 위한 상기 등가 증폭기 모델 추정기에 의한 비선형 전력 증폭기의 특성 추정은 각각 다음의 수학식 (5-1) 및 (5-2)과 같이 표현 가능한 것 특징으로 하는 광대역 전력 증폭기를 위한 디지털 전치왜곡 장치.
(5-1)

여기서
,
이다.

(5-2)

여기서
,
이다.
(상기 수학식에서,
및
는 비선형 전력 증폭기의 특성을 나타내는 계수이고, 는 비선형 전력 증폭기의 N개의 입력 신호,
는 N개의 입력 신호의 복소공액이다. 다만, 비선형 전력 증폭기 모델 예는 3차까지의 다항식으로 제한하였다. 그러나 성능 향상을 위하여 다항식 차수는 시스템 설계자에 의하여 확장 가능하다.)
제4항 또는 제5항에 있어서, 상기 비선형 전력 증폭기의 특성을 나타내는
를 위한 비용 함수는 다음의 수학식에 의하는 것을 특징으로 하는 광대역 전력 증폭기를 위한 디지털 전치왜곡 장치.

(상기 수학식에서
,
,
이며,
는 각각
의 추정 벡터이다.)
제4항 또는 제5항에 있어서, 상기 비선형 전력 증폭기의 특성을 나타내는
를 위한 비용 함수는 LMS(Least Mean Squares) 알고리즘을 유도하기 위해 다음의 수학식에 의하는 것을 특징으로 하는 광대역 전력 증폭기를 위한 디지털 전치왜곡 장치.

.
(상기 수학식에서
,
,
이며,
는 각각
의 추정 벡터이다.)
제7항에 있어서, 상기 비용 함수를 최소화하는
의 업데이트 식은 다음의 수학식에 의하는 것을 특징으로 하는 광대역 전력 증폭기를 위한 디지털 전치왜곡 장치.

(상기 수학식에서
는 수렴 속도와 안정도(Stability)를 조절하는 스텝사이즈이다.)
제2항에 있어서, 상기 계수 추출기는,
상기 N-1개의 고조파 제거 전치왜곡기 중 제일 높은 주파수의 고조파에 대한 고조파 제거 전치왜곡기의 계수를 제일 먼저 추출한 후, 단계적으로 주파수가 낮은 고조파에 대한 고조파 제거 전치왜곡기의 계수를 추출하는 것을 특징으로 하는 광대역 전력 증폭기를 위한 디지털 전치왜곡 장치.
제2항에 있어서, 상기 계수 추출기는,
상기 고조파 제거 전치왜곡기의 계수를 모두 추출하여 고정한 후, 상기 기본 신호 전치왜곡기의 계수를 추출하는 것을 특징으로 하는 광대역 전력 증폭기를 위한 디지털 전치왜곡 장치.
제9항에 있어서, 세 번째 고조파 신호를 제거하기 위한 고조파 제거 전치왜곡기와, 그 계수를 구하기 위한 비용 함수 및 비용 함수를 최소화하는 적응 계수 알고리즘은 N=3인 경우 각각 다음의 수학식 (11-1), (11-2), (11-3)에 의하는 것을 특징으로 하는 광대역 전력 증폭기를 위한 디지털 전치왜곡 장치.
(11-1)

(상기 수학식에서
,
,
과
은 각각 첫 번째 및 두 번째의 비선형 전력증폭기의 입력 신호이다. 다만, 전치왜곡기의 다항식 차수는 설계자가 결정할 수 있다.)

(11-2)

,
(상기 수학식에서
이다.)

(11-3)

(상기 수학식에서
은 스텝사이즈이다.)
제9항에 있어서, 두 번째 고조파 신호를 제거하기 위한 고조파 제거 전치왜곡기와, 그 계수를 구하기 위한 비용 함수 및 비용 함수를 최소화하는 적응 계수 알고리즘은 N=3인 경우 각각 다음의 수학식 (12-1), (12-2), (12-3)에 의하는 것을 특징으로 하는 광대역 전력 증폭기를 위한 디지털 전치왜곡 장치.
(12-1)

(상기 수학식에서
,
,
은 각각 첫 번째 비선형 전력 증폭기의 입력 신호이다. 다만, 전치왜곡기의 다항식 차수는 설계자가 결정할 수 있다.)

(12-2)

(상기 수학식에서
이다.)

(12-3)

(상기 수학식에서
는 스텝사이즈이다.)
제10항에 있어서, 상기 기본 신호에서 발생한 비선형 특성을 보상하는 기본 신호 전치왜곡기와, 그 계수를 구하기 위한 비용 함수 및 비용 함수를 최소화하는 적응 계수 알고리즘은 N=3인 경우 각각 다음의 수학식 (13-1), (13-2), (13-3)에 의하는 것을 특징으로 하는 광대역 전력 증폭기를 위한 디지털 전치왜곡 장치.
(13-1)

(상기 수학식에서
,
,
은 기본 신호 전치왜곡기에 입력되는 송신기의 전송 신호이다. 다만, 전치왜곡기의 다항식 차수는 설계자가 결정할 수 있다.)

(13-2)

(상기 수학식에서
이다.)

(13-3)

(상기 수학식에서
은 스텝사이즈이다.)
광대역 전력 증폭기를 위한 디지털 전치왜곡 장치에 의한 디지털 전치왜곡 방법에 있어서,
(a) 랜덤 신호 발생기가, 2이상의 자연수 N(이하, 'N')개의 입력 신호를 생성하는 단계;
(b) 비선형 전력 증폭기가 상기 생성된 N개의 입력 신호를 증폭한 후, N개의 출력 신호를 생성하는 단계;
(c) 등가 증폭기 모델 추정기가, 상기 N개의 입력 신호와 상기 N개의 출력 신호를 입력받아 상기 비선형 전력 증폭기의 특성을 추정하는 단계;
(d) 계수 추출기가, 상기 추정한 비선형 전력 증폭기의 특성을 이용하여 N-1개의 고조파 제거 전치왜곡기 및 하나의 기본 신호 전치왜곡기를 위한 계수를 추출하는 단계;
(e) 상기 N-1개의 고조파 제거 전치왜곡기가, 상기 N개의 출력 신호 중 두 번째 고조파 이상의 신호를 제거하는 단계; 및
(f) 상기 기본 신호 전치왜곡기가, 상기 N개의 출력 신호 중 기본 신호에서 발생한 비선형 특성을 보상하는 단계;를 포함하는 광대역 전력 증폭기를 위한 디지털 전치왜곡 방법.
제14항에 있어서, 상기 (a) 단계와 (b) 단계의 사이에는,
(a-1) 디지털 아날로그 변환기가, 상기 N개의 입력 신호를 아날로그 신호로 변환하는 단계;
(a-2) 제1믹서기가, 상기 아날로그 신호로 변환된 신호를 업컨버팅 (Upconverting) 하는 단계;
(a-3) 실수연산기가 상기 업컨버팅된 신호 중 실수 신호를 선택하는 단계; 및
(a-4) 상기 (a-3) 단계로부터의 선택된 실수 신호를 상기 비선형 전력 증폭기에 입력하는 단계;를 더 포함하는 것을 특징으로 하는 광대역 전력 증폭기를 위한 디지털 전치왜곡 방법.
제14항에 있어서, 상기 (b) 단계와 (c) 단계의 사이에는,
(b-1) 상기 비선형 전력 증폭기의 상기 N개의 출력 신호를 제2믹서기에 입력하여 다운컨버팅(Downconverting)하는 단계;
(b-2) 아날로그 디지털 변환기가 상기 다운컨버팅된 신호를 디지털 신호로 변환하는 단계;
(b-3) 저역 통과 필터가, 상기 디지털 신호로 변환된 신호 중 이미지(Image) 신호를 제거하는 단계;를 더 포함하는 것을 특징으로 하는 광대역 전력 증폭기를 위한 디지털 전치왜곡 방법.
제14항 내지 제16항 중 어느 한 항에 있어서, 상기 (d) 단계는,
상기 N-1개의 고조파 제거 전치왜곡기 중 제일 높은 주파수의 고조파에 대한 고조파 제거 전치왜곡기의 계수를 제일 먼저 추출한 후, 단계적으로 주파수가 낮은 고조파에 대한 고조파 제거 전치왜곡기의 계수를 추출하는 단계; 및
상기 N-1개의 고조파 제거 전치왜곡기의 계수를 모두 추출하여 고정한 후, 상기 기본 신호 전치왜곡기의 계수를 추출하는 단계;를 포함하는 것을 특징으로 하는 광대역 전력 증폭기를 위한 디지털 전치왜곡 방법.