JP2019135876A - 基底帯域デジタル前置歪アーキテクチャ - Google Patents

基底帯域デジタル前置歪アーキテクチャ Download PDF

Info

Publication number
JP2019135876A
JP2019135876A JP2019080953A JP2019080953A JP2019135876A JP 2019135876 A JP2019135876 A JP 2019135876A JP 2019080953 A JP2019080953 A JP 2019080953A JP 2019080953 A JP2019080953 A JP 2019080953A JP 2019135876 A JP2019135876 A JP 2019135876A
Authority
JP
Japan
Prior art keywords
signal
filter
component
input signal
predistorter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019080953A
Other languages
English (en)
Inventor
ドン・チェン
Chen Don
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Global ULC
Original Assignee
Analog Devices Global ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Global ULC filed Critical Analog Devices Global ULC
Publication of JP2019135876A publication Critical patent/JP2019135876A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36Modulator circuits; Transmitter circuits
    • H04L27/366Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

【課題】基底帯域非線形性を補償する、改善された電力増幅器を提供すること。【解決手段】増幅器は、入力信号を受信して、前置歪信号を生成する前置補償器と、前置歪信号を受信して、前置増幅された信号を生成する第1の変換器と、前置増幅された信号を受信して、前置増幅された信号および入力信号に基づいて出力信号を生成する電力増幅器と、出力信号をサンプリングして、フィードバック信号を生成する第2の変換器とを含んでもよい。前置補償器は、同位相入力信号に対する前置歪信号成分および直交入力信号に対する前置歪信号成分を別個にかつ独立して生成してもよい。【選択図】図1

Description

基底帯域デジタル前置歪アーキテクチャに関する。
電力増幅器(PA)は、無線通信のための放送機器において等、種々の用途に使用され得る。放送機器は、ベーストランシーバ基地局(BTS)もしくはユーザ機器(UE)、またはLTE、WiMax、WiFi、CDMA、GSM(登録商標)、EDGE、およびUMTS規格等の、無線移動通信のために使用される他のトランシーバ機器内に含まれ得る。
入力信号を増幅する電力のための電力増幅器は、理想的には、入力信号の線形増幅である出力信号を作り出し得る。しかしながら、適用中の電力増幅器は、電力増幅器における非線形特性、または非線形性に起因する歪みを有するであろう。出力信号におけるかかる歪みを低減するために、電力増幅器における非線形性は、補償される必要があり得る。
例えば、BTSにおける典型的な電力増幅器は、BTSの費用および電力需要のかなりの部分、例えば、電力需要の30%および費用の30%に相当し得る。典型的な電力増幅器は、1つ以上の非線形性ゾーンを有する場合があり、典型的な電力増幅器の非線形挙動は、電力供給、温度、ゲイン設定等の種々の要因によって影響を受ける場合がある。電力増幅器における非線形性は、無線送信機または受信器の性能を定量化するために使用される、エラーベクトル振幅(EVM)を劣化させ、歪みに起因する信号帯域の拡散である、スペクトルリグロース(spectral regrowth)を増加させる場合がある。典型的に、出力に近いバックエンド成分における非線形性、すなわち、高周波(RF)歪みのみが、補償のために考慮される。しかしながら、非線形性はまた、フロントエンドの近くで生じる、すなわち、基底帯域非線形歪みでもあり得る。フロントエンド回路において、同位相信号路における非線形性は、直交位相信号路における非線形性とは異なり得る。
故に、基底帯域非線形性を補償する、改善された電力増幅器に対する必要性が存在する。
本開示の例となる実施形態によれば、増幅器は、入力信号を受信して、前置歪信号を生成する前置補償器と、前置歪信号を受信して、前置増幅された信号を生成する第1の変換器と、前置増幅された信号を受信して、前置増幅された信号および入力信号に基づいて出力信号を生成する電力増幅器と、出力信号をサンプリングして、フィードバック信号を生成する第2の変換器とを含んでもよい。前置補償器は、同位相入力信号に対する前置歪信号成分および直交入力信号に対する前置歪信号成分を別個にかつ独立して生成してもよい。
故に、入力信号は、同位相部分と直交位相部分とに分離されてもよく、アルゴリズムを使用して、2つの分離かつ独立した組の複素数係数を計算してもよく、係数は、フロントエンドの近くの入力信号の同位相信号路および直交信号路に、別個にかつ独立して適用されてもよい。I路およびQ路に対する2組の係数は、異なり得、故に、独立してI路およびQ路を補償することによって、基底帯域型の非線形性に対して補正するときにより良好な性能で達成し得る。
本開示の実施形態による、増幅器の簡略ブロック図を例示する図である。 本開示の実施形態による、例となる前置補償器における例となるフィルタを例示する図である。 本開示の実施形態による、例となる方法を例示する図である。
図1は、本開示の実施形態による、増幅器100の簡略ブロック図を例示する。増幅器100は、入力信号を受信して、前置歪信号を生成する前置補償器110と、前置歪信号を受信して、前置増幅された信号を生成する第1の変換器130と、前置増幅された信号を受信して、前置増幅された信号および入力信号に基づいて出力信号を生成する電力増幅器150と、出力信号をサンプリングして、フィードバック信号を生成する第2の変換器140とを含んでもよい。
前置補償器110は、同位相入力信号に対する前置歪信号成分および直交入力信号に対する前置歪信号成分を別個にまたは独立して生成してもよい。
出力信号は、アンテナ170を介して伝送されてもよい。第2の変換器140は、結合160を介して出力信号を受信してもよい。第1の変換器130と電力増幅器150との間に、追加の部品、例えば、伝送路において信号を基底帯域/中間周波数(IF)から高周波(RF)に変換する変調器が存在してもよい。第2の変換器130と結合160との間に、追加の部品、例えば、受信/フィードバック路において信号をRFからIF/基底帯域に変換する変調器が存在してもよい。追加の部品は、スーパーヘテロダインまたはゼロIFトランシーバを含んでもよい。
本開示の実施形態によれば、前置補償器110は、第1のフィルタ110.2および第2のフィルタ110.3を含んでもよく、各フィルタは、入力信号の成分を別個にまたは独立して変形して、前置歪信号の成分を生成してもよい。第1のフィルタ110.2は、入力信号の同位相成分を受信してもよく、また前置歪信号の第1の成分を生成してもよい。第2のフィルタ110.3は、入力信号の直交成分を受信してもよく、また前置歪信号の第2の成分を生成してもよい。前置歪信号の第1および第2の成分は各々、複素信号であってもよい。
第1および第2のフィルタ110.2および110.3は、ルックアップテーブル(LUT)を有するストレージを含んでもよい。第1および第2のフィルタ110.2および110.3は、非線形歪みに対する補償を含む多元の多項方程式に基づいて入力信号を歪め得る、多項式に基づくフィルタを含んでもよい。多項式に基づくフィルタは、大幅な追加の修正なしにPAのメモリ効果を効果的に補償することが可能であってもよい。通信用途に使用される前置補償器の多項式に基づくフィルタは、5次多項方程式により十分な補償を達成し得る。しかしながら、他の次数が可能である。
前置補償器110は、第1の復調器110.1および第2の復調器110.5を含んでもよい。第1の復調器110.1は、入力信号を復調し、それを、その同位相成分とその直交成分とに分割してもよい。第1の復調器110.1は、入力信号の同位相成分を、前置歪処理のために第1のフィルタ110.2に送信してもよい。第1の復調器110.1は、入力信号の直交成分を、前置歪処理のために第2のフィルタ110.3に送信してもよい。第2の復調器110.5は、フィードバック信号を復調し、それを、その同位相成分とその直交成分とに分割してもよい。第2の復調器110.5は、フィードバック信号の同位相成分を、前置歪処理のために第1のフィルタ110.2に送信してもよく、またフィードバック信号の直交成分を、前置歪処理のために第2のフィルタ110.3に送信してもよい。代替的に、第2の復調器110.5は、フィードバック信号の任意のまたは全ての成分を、前置歪処理のために第1のフィルタ110.2に送信してもよく、またフィードバック信号の任意のまたは全ての成分を、前置歪処理のために第2のフィルタ110.3に送信してもよい。
代替的に、第2の復調器110.5は、アナログドメインにあり、第2の変換器140の前のフィードバック路に配置されてもよい。例えば、フィードバック路は、アナログ直交復調器から受信された復調された出力をサンプリングするための2つのアナログ・デジタル変換器(ADC)を含み得る、ゼロ中間周波数(IF)受信器構成であってもよい。
前置補償器110は、前置歪信号の第1の成分および第2の成分を受信し、それらを組み合わせて、前置歪信号を生成し得る、変調器110.4を含んでもよい。
第1のフィルタ110.2および第2のフィルタ110.3は、入力信号を変形して、電力増幅器100における非線形性、例えば、基底帯域非線形性、RF非線形性等を補償するための、前置歪信号の第1の成分および第2の成分を生成するように、各々調整および制御されてもよい。
第1のフィルタ110.2および第2のフィルタ110.3は、第1のフィルタ110.2および第2のフィルタ110.3の設定またはパラメータを調整するための適応フィルタアルゴリズムを含んでもよい。適応フィルタアルゴリズムは、最小平均二乗(LMS)、最小二乗(LS)、反復最小二乗(RLS)、線形2次推定(LQE、カルマンフィルタ)、またはベイズ推定アルゴリズムを含んでもよい。
加えて、第1のフィルタ110.2および第2のフィルタ110.3は、増幅器100の性能を継続的に較正および改善するために、フィードバック信号またはエラー信号(ならびにPAの性能レベルおよび環境条件等の他の情報)のログを継続的に取り、それを監視する、学習アルゴリズムを含んでもよい。第1のフィルタ110.2および第2のフィルタ110.3は、入力信号に対するフィードバック信号の時間遅延を補償するための時間遅延アルゴリズムを含んでもよい。
第1のフィルタ110.2および第2のフィルタ110.3は各々、打切り離散時間ボルテラ級数方程式等の非線形性に関する多項方程式に従ってモデル化される、信号変形を行ってもよい。
図2は、本開示の実施形態による、例となる前置補償器における例となるフィルタ110.2および110.3を例示する。図2に示されるように、第1のフィルタ110.2および第2のフィルタ110.3は各々、5次の打切り離散時間ボルテラ級数方程式に従ってモデル化される、前置歪信号の第1のおよび第2の成分を生成するための多項式アーキテクチャを含んでもよい。第1のフィルタ110.2および第2のフィルタ110.3は各々、それらのそれぞれの非線形性モデルにつき、それらの独自の分離かつ独立した組の係数を含んでもよい。第1のフィルタ110.2は、係数a10、a30、a50、a11、a31、a51、a12、a32、およびa52を含んでもよく、第2のフィルタ110.3は、係数b10、b30、b50、b11、b31、b51、b12、b32、およびb52を含んでもよい。係数a10、a30、a50、a11、a31、a51、a12、a32、およびa52、ならびにb10、b30、b50、b11、b31、b51、b12、b32、およびb52等は、各々、複素数であってもよい。(例えば、a10=ai10+i*aq10
第1のフィルタ110.2および第2のフィルタ110.3が各々、それらのそれぞれの非線形性モデルにつき、それらの独自の分離かつ独立した組の係数を含んでもよいため、同位相信号路における非線形性は、PAの直交信号路における非線形性とは別個にモデル化されてもよい。故に、追加の係数および独立した非線形性モデル化は、PAのフロントエンドに近い非線形性、すなわち、基底帯域非線形性に対する補償を改善し得る。
代替的に、第1のフィルタ110.2および第2のフィルタ110.3は、PAにおける制御装置(図示せず)によって制御されてもよい。
本開示の特徴によれば、第1の変換器130は、デジタル・アナログ変換器、または複数の信号チャネルを有する複数のデジタル・アナログ変換器を含んでもよい。第2の変換器140は、アナログ・デジタル変換器、または複数の信号チャネルを有する複数のアナログ・デジタル変換器を含んでもよい。
図3は、PAにおける歪みを補償するための例となる方法300を例示する。本方法は、ブロック310で、第1の変換器130によって、前置歪信号に基づいて前置増幅された信号を生成することを含んでもよい。ブロック320で、電力増幅器150は、前置増幅された信号および入力信号に基づいて出力信号を生成してもよい。ブロック330で、第2の変換器140は、出力信号をサンプリングして、フィードバック信号を生成してもよい。ブロック340で、前置補償器110は、入力信号の同位相成分に基づいて前置歪信号の第1の成分を生成してもよい。ブロック350で、前置補償器110は、入力信号の直交成分に基づいて前置歪信号の第2の成分を生成してもよい。ブロック360で、前置補償器110は、前置歪信号の第1の成分および第2の成分を組み合わせて、入力信号に基づいてPAにおける非線形性を補償しもよい。
本開示は、記載される実施形態に限定されないこと、ならびに相反する装備が存在する任意の数のシナリオおよび実施形態は、分解され得ることが理解される。
本開示は、複数の例となる実施形態を参照して記載されてきたが、使用されてきた語は、限定する語であるよりはむしろ、説明および例示する語であることが理解される。添付の特許請求の範囲の権限内で、現在定められ、また補正されるように、その態様において本開示の範囲および趣旨から逸脱することなく、変更が行われてもよい。本開示は、特定の手段、材料、および実施形態を参照して記載されてきたが、本開示は、開示される詳細に限定されるようには意図されず、むしろ本開示は、添付の特許請求の範囲の範囲内にあるもの等の、全ての機能的に均等の構造、方法、および使用にまで及ぶ。
コンピュータ可読媒体は、単一の媒体として記載され得るが、「コンピュータ可読媒体」という用語は、集中データベースもしくは分散データベース等の単一の媒体もしくは複数の媒体、ならびに/または1つ以上の組の命令を記憶する関連付けられたキャッシュおよびサーバーを含む。「コンピュータ可読媒体」という用語はまた、本明細書に開示される実施形態のうちの任意の1つ以上をプロセッサによって実行するための、またはコンピュータシステムにそれを行わせる、1組の命令を記憶する、符号化する、または携持することが可能である、任意の媒体を含むものとする。
コンピュータ可読媒体は、非一時的なコンピュータ可読媒体(単数または複数)を含んでも、かつ/または一時的なコンピュータ可読媒体(単数または複数)を含んでもよい。特定の非限定的な例となる実施形態において、コンピュータ可読媒体は、メモリカードまたは1つ以上の不揮発性の読み取り専用メモリを収容する他のパッケージ等の、固体メモリを含むことができる。更に、コンピュータ可読媒体は、ランダムアクセスメモリまたは他の揮発性の書き換え可能なメモリあり得る。加えて、コンピュータ可読媒体は、ディスクもしくはテープまたは伝送媒体を介して通信される信号等の搬送波信号を捕捉するための他のストレージデバイス等の、光磁気媒体または光媒体を含むことができる。したがって、本開示は、データまたは命令が記憶され得る、任意のコンピュータ可読媒体または他の均等物および後継媒体を含むと考えられている。
本出願は、コンピュータ可読媒体において符号セグメントとして実装されてもよい特定の実施形態を記載するが、アプリケーションに特化した集積回路、プログラマブルロジックアレイ、および他のハードウェアデバイス等の専用のハードウェア実装形態を構築して、本明細書に記載される実施形態のうちの1つ以上を実装可能であることが理解されるべきである。本明細書に記載される種々の実施形態を含み得る用途は、様々な電子およびコンピュータシステムを広く含んでもよい。したがって、本出願は、ソフトウェア、ファームウェア、およびハードウェア実装、またはそれらの組み合わせを包含してもよい。
本明細書は、特定の実施形態において、特定の規格およびプロトコルを参照して実装され得る、構成要素および機能を記載するものであり、本開示は、かかる規格およびプロトコルに限定されない。かかる規格は、定期的に、本質的に同じ機能を有する、より高速のまたはより効率的な均等物に取って代わられる。したがって、同じまたは同様の機能を有する置換の規格およびプロトコルは、それらの均等物と見なされる。
本明細書に記載される実施形態の図解は、種々の実施形態の一般的理解を提供するように意図される。図解は、本明細書に記載される構造または方法を利用する、装置およびシステムの要素および特徴の全ての完全な説明としての役目を果たすようには意図されない。本開示を再検討すれば、多くの他の実施形態が当業者に明らかとなり得る。本開示の範囲から逸脱することなく構造的および論理的置換および変更が行われてもよいように、本開示から他の実施形態が利用および派生されてもよい。加えて、例示は、代表的なものにすぎず、一定の縮尺で描かれていない場合がある。図解内のある特定の比率は、誇張される場合がある一方で、他の比率は、最小化される場合がある。したがって、本開示および図は、制限的であるよりはむしろ例示説明として見なされるべきである。
本開示の1つ以上の実施形態は、本明細書で、個々におよび/または集合的に、単に利便性のために「本開示」という用語によって、本出願の範囲を任意の特定の開示または発明的概念に自発的に限定することを意図することなく、言及され得る。更に、具体的な実施形態が本明細書に例示され、記載されてきたが、同じまたは同様の目的を達成するように設計される任意の後続の取り決めが、示される具体的な実施形態の代わりに置換され得ることが理解されるべきである。本開示は、種々の実施形態のありとあらゆる後続の適応または変形形態を網羅するように意図される。本明細書に具体的に記載されない上の実施形態の組み合わせ、および他の実施形態は、本説明を再検討すれば、当業者に明らかとなろう。
加えて、前述の詳細な説明において、種々の特徴は、本開示を効率化する目的のために、一緒にグループ化されても、または単一の実施形態において記載されてもよい。本開示は、特許請求される実施形態が、各請求項に明示的に列挙されるものよりも多い特徴を必要とするという意図を反映するものとして解釈されるものではない。むしろ、次の特許請求の範囲が反映するように、発明の対象物は、開示される実施形態のいずれかの特徴の全てよりも少ないものを対象としてもよい。故に、次の特許請求の範囲は、詳細な説明に組み込まれ、各請求項が、別個に特許請求される対象物を規定するものとしてそれ自体で成立している。
上に開示される対象物は、制限的なものではなく例示説明として見なされるものであり、添付の特許請求の範囲は、本開示の真の趣旨および範囲内に入る全てのかかる修正、向上、および他の実施形態を網羅するように意図される。故に、法律によって許可される最大限の程度まで、本開示の範囲は、次の特許請求の範囲およびそれらの均等物の許容される限り広義の解釈によって決定されるものであり、前述の詳細な説明によって制限または限定されないものとする。
100 電力増幅器
110 前置補償器
130 第1の変換器
140 第2の変換器
150 電力増幅器
160 結合
170 アンテナ

Claims (3)

  1. 増幅器であって、
    第1のフィルタおよび第2のフィルタを備え、入力信号を受信する前置補償器と、
    前記前置補償器の出力を受信して、前置増幅された信号を生成する、第1の変換器と、
    前記前置増幅された信号を受信して、前記前置増幅された信号に基づいて出力信号を生成する、電力増幅器と、
    前記出力信号をサンプリングして、フィードバック信号を生成する、第2の変換器と、
    を備え、
    前記前置補償器の前記第1のフィルタが、前記入力信号の同位相成分および前記フィードバック信号の同位相成分に基づいて、前記入力信号の前記同位相成分に対応する前置歪信号の第1の成分を導入し、
    前記前置補償器の前記第2のフィルタが、前記入力信号の直交成分および前記フィードバック信号の直交成分に基づいて、前記入力信号の前記直交成分に対応する前置歪信号の第2の成分を導入し、
    前記第1のフィルタおよび前記第2のフィルタのうちの少なくとも1つが、前記フィードバック信号のログおよび前記電力増幅器の性能レベルのログを取るとともに監視することによって、前記同位相成分または前記直交成分における非線形性を補償する学習アルゴリズムを含む、
    増幅器。
  2. 方法であって、
    第1の変換器によって、前置歪信号に基づいて前置増幅された信号を生成することと、
    電力増幅器によって、前記前置増幅された信号に基づいて出力信号を生成することと、
    第2の変換器によって、前記出力信号をサンプリングして、フィードバック信号を生成することと、
    前置補償器によって、入力信号に基づいて前記前置歪信号を生成することと、を含み、
    前記前置補償器が、第1のフィルタおよび第2のフィルタを備え、
    前記前置補償器の前記第1のフィルタが、前記入力信号の同位相成分および前記フィードバック信号の同位相成分に基づいて、前記入力信号の前記同位相成分に対応する前記前置歪信号の第1の成分を導入し、
    前記前置補償器の前記第2のフィルタが、前記入力信号の直交成分および前記フィードバック信号の前記直交成分に基づいて、前記入力信号の前記直交成分に対応する前記前置歪信号の第2の成分を導入し、
    前記第1のフィルタおよび前記第2のフィルタのうちの少なくとも1つが、前記フィードバック信号のログおよび前記電力増幅器の性能レベルのログを取るとともに監視することによって、前記同位相成分または前記直交成分における非線形性を補償する学習アルゴリズムを含む、方法。
  3. 非一時的なコンピュータ可読媒体であって、プロセッサに、
    第1の変換器によって、前置歪信号に基づいて前置増幅された信号を生成することと、
    電力増幅器によって、前記前置増幅された信号に基づいて出力信号を生成することと、
    第2の変換器によって、前記出力信号をサンプリングして、フィードバック信号を生成することと、
    前置補償器によって、入力信号に基づいて前記前置歪信号を生成することと、を実行させるコンピュータコードを格納しており、
    前記前置補償器が、第1のフィルタおよび第2のフィルタを備え、
    前記前置補償器の前記第1のフィルタが、前記入力信号の同位相成分および前記フィードバック信号の同位相成分に基づいて、前記入力信号の前記同位相成分に対応する前記前置歪信号の第1の成分を導入し、
    前記前置補償器の前記第2のフィルタが、前記入力信号の直交成分および前記フィードバック信号の前記直交成分に基づいて、前記入力信号の前記直交成分に対応する前記前置歪信号の第2の成分を導入し、
    前記第1のフィルタおよび前記第2のフィルタのうちの少なくとも1つが、前記フィードバック信号のログおよび前記電力増幅器の性能レベルのログを取るとともに監視することによって、前記同位相成分または前記直交成分における非線形性を補償する学習アルゴリズムを含む、非一時的なコンピュータ可読媒体。
JP2019080953A 2013-03-14 2019-04-22 基底帯域デジタル前置歪アーキテクチャ Pending JP2019135876A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/803,797 2013-03-14
US13/803,797 US8995571B2 (en) 2013-03-14 2013-03-14 Baseband digital pre-distortion architecture

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016216335A Division JP2017038404A (ja) 2013-03-14 2016-11-04 基底帯域デジタル前置歪アーキテクチャ

Publications (1)

Publication Number Publication Date
JP2019135876A true JP2019135876A (ja) 2019-08-15

Family

ID=50179518

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2014049840A Active JP6554265B2 (ja) 2013-03-14 2014-03-13 基底帯域デジタル前置歪アーキテクチャ
JP2016216335A Pending JP2017038404A (ja) 2013-03-14 2016-11-04 基底帯域デジタル前置歪アーキテクチャ
JP2019080953A Pending JP2019135876A (ja) 2013-03-14 2019-04-22 基底帯域デジタル前置歪アーキテクチャ

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2014049840A Active JP6554265B2 (ja) 2013-03-14 2014-03-13 基底帯域デジタル前置歪アーキテクチャ
JP2016216335A Pending JP2017038404A (ja) 2013-03-14 2016-11-04 基底帯域デジタル前置歪アーキテクチャ

Country Status (5)

Country Link
US (1) US8995571B2 (ja)
EP (1) EP2779440B1 (ja)
JP (3) JP6554265B2 (ja)
KR (1) KR101700008B1 (ja)
CN (1) CN104052414B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107005527B (zh) * 2015-01-16 2019-12-20 联发科技(新加坡)私人有限公司 信号发送设备及信号发送方法
US9590567B2 (en) * 2015-07-02 2017-03-07 Xilinx, Inc. Moving mean and magnitude dual path digital predistortion
US10148296B2 (en) * 2016-12-02 2018-12-04 Mediatek, Inc. Transmitter, communication unit and methods for limiting spectral re-growth
US10586522B2 (en) * 2017-06-09 2020-03-10 Foster-Miller, Inc. Acoustic and RF cancellation systems and methods
JP7024420B2 (ja) * 2018-01-12 2022-02-24 日本電気株式会社 歪補償装置及び歪補償方法
US10985951B2 (en) 2019-03-15 2021-04-20 The Research Foundation for the State University Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers
KR102550079B1 (ko) * 2020-01-14 2023-07-03 (주)유캐스트 딥러닝 기반의 전력 증폭기의 비선형 왜곡에 대한 보상 방법 및 장치
JP2022112245A (ja) 2021-01-21 2022-08-02 住友電気工業株式会社 コントローラ、歪補償装置、通信機、及び歪補償のために入力信号を調整する方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0123416D0 (en) * 2001-09-28 2001-11-21 Memquest Ltd Non-volatile memory control
JP4012725B2 (ja) * 2001-12-05 2007-11-21 株式会社日立コミュニケーションテクノロジー プリディストーション型増幅装置
US6985704B2 (en) * 2002-05-01 2006-01-10 Dali Yang System and method for digital memorized predistortion for wireless communication
JP3957077B2 (ja) * 2002-05-31 2007-08-08 富士通株式会社 歪補償装置
US7403573B2 (en) * 2003-01-15 2008-07-22 Andrew Corporation Uncorrelated adaptive predistorter
JP4255849B2 (ja) * 2004-01-29 2009-04-15 株式会社エヌ・ティ・ティ・ドコモ べき級数型ディジタルプリディストータ
US6998909B1 (en) * 2004-02-17 2006-02-14 Altera Corporation Method to compensate for memory effect in lookup table based digital predistorters
US7336725B2 (en) * 2004-03-03 2008-02-26 Powerwave Technologies, Inc. Digital predistortion system and method for high efficiency transmitters
JP2006270638A (ja) * 2005-03-24 2006-10-05 Shimada Phys & Chem Ind Co Ltd 非線形歪み補償装置
JP2007221613A (ja) * 2006-02-20 2007-08-30 Fujitsu General Ltd 歪補償方法および装置
JP4835241B2 (ja) * 2006-04-11 2011-12-14 株式会社日立製作所 ディジタルプリディストーション送信機
EP2248255A4 (en) * 2007-12-07 2014-05-28 Dali Systems Co Ltd DIGITAL PREDISTORSION RF DERIVED BASEBAND
JP5137973B2 (ja) * 2008-01-15 2013-02-06 三菱電機株式会社 プレディストータ
JP5124655B2 (ja) * 2008-12-22 2013-01-23 株式会社日立国際電気 歪補償増幅器
JP5071370B2 (ja) * 2008-12-26 2012-11-14 富士通株式会社 歪補償装置及び方法
US8498591B1 (en) * 2009-08-21 2013-07-30 Marvell International Ltd. Digital Predistortion for nonlinear RF power amplifiers
US8351877B2 (en) * 2010-12-21 2013-01-08 Dali Systems Co. Ltfd. Multi-band wideband power amplifier digital predistorition system and method
US8699620B1 (en) * 2010-04-16 2014-04-15 Marvell International Ltd. Digital Predistortion for nonlinear RF power amplifiers
JP6081741B2 (ja) * 2012-08-30 2017-02-15 株式会社Nttドコモ 移動局及び送信電力決定方法
CN102882818B (zh) * 2012-09-06 2015-06-17 大唐移动通信设备有限公司 一种针对零中频反馈不平衡的修正方法和系统

Also Published As

Publication number Publication date
US20140269990A1 (en) 2014-09-18
EP2779440A3 (en) 2015-10-21
CN104052414A (zh) 2014-09-17
CN104052414B (zh) 2017-08-08
US8995571B2 (en) 2015-03-31
EP2779440B1 (en) 2017-03-22
EP2779440A2 (en) 2014-09-17
KR20140113378A (ko) 2014-09-24
KR101700008B1 (ko) 2017-01-26
JP2017038404A (ja) 2017-02-16
JP2014179987A (ja) 2014-09-25
JP6554265B2 (ja) 2019-07-31

Similar Documents

Publication Publication Date Title
JP2019135876A (ja) 基底帯域デジタル前置歪アーキテクチャ
EP2779441B1 (en) Under-sampling digital pre-distortion architecture
US11394412B2 (en) Predistortion circuit, method for generating a predistorted baseband signal, control circuit for a predistortion circuit, method to determine parameters for a predistortion circuit, and apparatus and method for predistorting a baseband signal
US8489043B2 (en) Distortion compensation apparatus and apparatus and method for transmitting signal
US9374044B2 (en) Architecture of nonlinear RF filter-based transmitter
US8649745B2 (en) Adaptive predistortion for a non-linear subsystem based on a model as a concatenation of a non-linear model followed by a linear model
WO2013128300A1 (en) Fir/iir filter predistorter for power amplifiers exhibiting short-term and/or long-term memory effects
US9680422B2 (en) Power amplifier signal compensation
US8792583B2 (en) Linearization in the presence of phase variations
US9819318B2 (en) Architecture of a low bandwidth predistortion system for non-linear RF components
WO2014050383A1 (ja) 歪補償装置および無線通信装置
KR101470817B1 (ko) 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치 및 방법
JP2011135143A (ja) プリディストーション方式の歪補償装置
EP2846460A1 (en) Arrangement and method for radio frequency power amplification
KR20120070143A (ko) 포락선 왜곡 감소 전력 증폭 장치
KR101712752B1 (ko) 전치왜곡 아날로그 빔 포밍 시스템 및 전치왜곡 방법
Mwangi Bandlimited Digital Predistortion of Wideband RF Power Amplifiers
JP2011228999A (ja) 増幅回路及び無線通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200923

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210419